CN110704366A - 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法 - Google Patents

一种基于fpga内部iddr和oddr电路的管脚复用装置及方法 Download PDF

Info

Publication number
CN110704366A
CN110704366A CN201910858177.8A CN201910858177A CN110704366A CN 110704366 A CN110704366 A CN 110704366A CN 201910858177 A CN201910858177 A CN 201910858177A CN 110704366 A CN110704366 A CN 110704366A
Authority
CN
China
Prior art keywords
fpga
circuit
oddr
iddr
pin multiplexing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910858177.8A
Other languages
English (en)
Inventor
许晓红
刘亮
王硕
高红光
赵冠一
郑方
石嵩
吕晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201910858177.8A priority Critical patent/CN110704366A/zh
Publication of CN110704366A publication Critical patent/CN110704366A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及大规模FPGA验证平台实现技术领域，具体为一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法。一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，包括输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，包括1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。本申请采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元，实现多FPGA片间的信号传输，有效控制了输入输出的延迟一致性；FPGA片间仅传输数据信号，不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，该电路通过动态配置接口来调节接收时钟的相位，从而实现不同传输延迟下的可靠传输。

Description

一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法
技术领域
本发明涉及大规模FPGA验证平台实现技术领域，具体为一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法。
背景技术
采用FPGA（Field Programmable Gate Array的缩写，即现场可编程门阵列）仿真验证是芯片正确性验证必不可少的环节，随着芯片规模的扩大，使得FPGA仿真平台的规模庞大，分片数量急速增加，片间信号量大与FPGA管脚有限的矛盾更为突出，对片间信号传输的稳定性和可靠性提出了更高的要求。
为了解决FPGA管脚有限的问题，需要对有限管脚进行复用，常规的方法是对信号进行倍频传输，该方法对全局时钟要求很高，到各个芯片的时钟偏差、各个芯片间传输延迟的偏差，将影响传输的速率和有效传输窗口。随着规模的增大，常规方法只能通过降低工作频率来解决传输的可靠性，这将使验证效率受到严重影响。
发明内容
本发明针对现有技术存在的问题，提出了一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法。
本发明解决其技术问题所采用的技术方案是：一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，包括
输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。
作为优选，还包括
本地时钟，用于产生倍频接收时钟。
作为优选，还包括
动态配置接口，用于在线调节接收时钟相位。
一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
作为优选，还包括
2）FPGA片间传输数据信号，其数据通过本地时钟产生的倍频接收时钟进行采样接收。
作为优选，还包括
3）通过动态配置接口在线调节接收时钟相位。
作为优选，还包括
4）通过自动训练测试得到片间传输的有效传输窗口以选择合适的接收相位。
本发明的有益效果是，本申请采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元，实现多FPGA片间的信号传输，有效控制了输入输出的延迟一致性；FPGA片间仅传输数据信号，不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，该电路通过动态配置接口来调节接收时钟的相位，从而实现不同传输延迟下的可靠传输；通过自动训练测试得到片间传输的有效传输窗口，选择合适的接收相位，进一步保证了传输的稳定性，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。
一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，实施例一，包括
输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，实施例二，包括
输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。
本地时钟，用于产生倍频接收时钟。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性。FPGA片间仅传输数据信号, 不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，使其不受FPGA的规模限制，可靠性高，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，实施例三，包括
输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。
本地时钟，用于产生倍频接收时钟。
动态配置接口，用于在线调节接收时钟相位。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性。FPGA片间仅传输数据信号, 不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，使其不受FPGA的规模限制，可靠性高。接收时钟相位可通过动态配置接口在线调节，实现不同传输延迟下的可靠传输，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，实施例一，包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，实施例二，包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
2）FPGA片间传输数据信号，其数据通过本地时钟产生的倍频接收时钟进行采样接收。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性。FPGA片间仅传输数据信号, 不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，使其不受FPGA的规模限制，可靠性高，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，实施例三，包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
2）FPGA片间传输数据信号，其数据通过本地时钟产生的倍频接收时钟进行采样接收。
3）通过动态配置接口在线调节接收时钟相位。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性。FPGA片间仅传输数据信号, 不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，使其不受FPGA的规模限制，可靠性高。接收时钟相位可通过动态配置接口在线调节，实现不同传输延迟下的可靠传输，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，实施例四，包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
2）FPGA片间传输数据信号，其数据通过本地时钟产生的倍频接收时钟进行采样接收。
3）通过动态配置接口在线调节接收时钟相位。
4）通过自动训练测试得到片间传输的有效传输窗口以选择合适的接收相位。
采用FPGA内部的IDDR/ODDR电路为基本输入输出单元，有效保证了输入输出的延迟一致性。FPGA片间仅传输数据信号, 不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，使其不受FPGA的规模限制，可靠性高。接收时钟相位可通过动态配置接口在线调节，实现不同传输延迟下的可靠传输。通过自动训练测试得到片间传输的有效传输窗口，选择合适的接收相位以进一步保证传输的稳定性，从而能够对信号进行更好地倍频传输，在保证可靠性和高效的前提下，达到管脚复用的目的。
上面所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。

Claims (7)

1.一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，其特征在于：包括
输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。
2.根据权利要求1所述的一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，其特征在于：还包括
本地时钟，用于产生倍频接收时钟。
3.根据权利要求2所述的一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，其特征在于：还包括
动态配置接口，用于在线调节接收时钟相位。
4.一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，其特征在于：包括
1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。
5.根据权利要求7所述一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，其特征在于：还包括
2）FPGA片间传输数据信号，其数据通过本地时钟产生的倍频接收时钟进行采样接收。
6.根据权利要求8所述一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，其特征在于：还包括
3）通过动态配置接口在线调节接收时钟相位。
7.根据权利要求9所述一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，其特征在于：还包括
4）通过自动训练测试得到片间传输的有效传输窗口以选择合适的接收相位。
CN201910858177.8A 2019-09-11 2019-09-11 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法 Pending CN110704366A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910858177.8A CN110704366A (zh) 2019-09-11 2019-09-11 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910858177.8A CN110704366A (zh) 2019-09-11 2019-09-11 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法

Publications (1)

Publication Number Publication Date
CN110704366A true CN110704366A (zh) 2020-01-17

Family

ID=69195115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910858177.8A Pending CN110704366A (zh) 2019-09-11 2019-09-11 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法

Country Status (1)

Country Link
CN (1) CN110704366A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114911738A (zh) * 2022-05-11 2022-08-16 北京云枢创新软件技术有限公司 基于信号相位的fpga管脚复用方法、电子设备和介质
CN114911737A (zh) * 2022-05-11 2022-08-16 北京云枢创新软件技术有限公司 基于信号频率的fpga管脚复用方法、电子设备和介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466185A (zh) * 2002-06-18 2004-01-07 华为技术有限公司 一种高速信元传输的实现方法
CN102981116A (zh) * 2012-11-02 2013-03-20 北京创毅讯联科技股份有限公司 一种验证专用集成电路的装置和方法
CN103901414A (zh) * 2012-12-28 2014-07-02 北京华清瑞达科技有限公司 基于lvds接口的双fpga雷达回波处理装置及方法
CN105915241A (zh) * 2016-04-13 2016-08-31 信阳师范学院 Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统
CN107395218A (zh) * 2017-07-10 2017-11-24 西安电子科技大学 基于fpga和射频捷变收发器的收发装置及设计方法
CN207302637U (zh) * 2017-10-31 2018-05-01 广东高云半导体科技股份有限公司 一种HiFi播放器及其MIPI显示屏控制电路
CN108984446A (zh) * 2018-07-25 2018-12-11 郑州云海信息技术有限公司 基于fpga原语的phy接口及fpga芯片
CN110022201A (zh) * 2019-05-10 2019-07-16 上海观源信息科技有限公司 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466185A (zh) * 2002-06-18 2004-01-07 华为技术有限公司 一种高速信元传输的实现方法
CN102981116A (zh) * 2012-11-02 2013-03-20 北京创毅讯联科技股份有限公司 一种验证专用集成电路的装置和方法
CN103901414A (zh) * 2012-12-28 2014-07-02 北京华清瑞达科技有限公司 基于lvds接口的双fpga雷达回波处理装置及方法
CN105915241A (zh) * 2016-04-13 2016-08-31 信阳师范学院 Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统
CN107395218A (zh) * 2017-07-10 2017-11-24 西安电子科技大学 基于fpga和射频捷变收发器的收发装置及设计方法
CN207302637U (zh) * 2017-10-31 2018-05-01 广东高云半导体科技股份有限公司 一种HiFi播放器及其MIPI显示屏控制电路
CN108984446A (zh) * 2018-07-25 2018-12-11 郑州云海信息技术有限公司 基于fpga原语的phy接口及fpga芯片
CN110022201A (zh) * 2019-05-10 2019-07-16 上海观源信息科技有限公司 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114911738A (zh) * 2022-05-11 2022-08-16 北京云枢创新软件技术有限公司 基于信号相位的fpga管脚复用方法、电子设备和介质
CN114911737A (zh) * 2022-05-11 2022-08-16 北京云枢创新软件技术有限公司 基于信号频率的fpga管脚复用方法、电子设备和介质
CN114911738B (zh) * 2022-05-11 2022-11-11 北京云枢创新软件技术有限公司 基于信号相位的fpga管脚复用方法、电子设备和介质

Similar Documents

Publication Publication Date Title
US9213054B2 (en) Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
CN106021044A (zh) 可重用spi总线协议模块验证环境平台及其验证方法
CN110704366A (zh) 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法
EP3058468B1 (en) Receiver architecture for memory reads
US8594966B2 (en) Data processing interface device
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US8405415B2 (en) Test apparatus synchronous module and synchronous method
CN101303711A (zh) 一种现场可编程门阵列中的门控时钟及其实现方法
CN102567587A (zh) Fpga互联装置及方法
CN105450433B (zh) 高速串行总线参数的配置方法、装置和系统
CN105337677A (zh) 一种高带宽大规模mimo信道模拟的方法与装置
CN114660523A (zh) 一种数字通道输出同步精度测量和校准方法
CN108614206B (zh) 一种芯片测试装置、测试方法及测试板
CN112448867B (zh) 信号延时测试方法、装置、计算机可读存储介质及电子设备
KR100560616B1 (ko) 메모리 자동 테스트 장치에서 고속 테스트를 위한 분기방법
TW200819771A (en) Apparatus and related method for chip i/o test
US7375561B2 (en) Timing adjustment circuit and method thereof
US7657804B2 (en) Plesiochronous transmit pin with synchronous mode for testing on ATE
CN115801503B (zh) 面向跨芯片互连的lvds并行数据自动校准电路及方法
Zong Pin multiplexing optimization in FPGA prototyping system
CN117852488B (zh) 一种高速串行数据收发系统及时序自适应方法
TWI843015B (zh) 插槽連通性測試裝置及其測試方法
KR20120137963A (ko) 신호전송장치 및 이를 이용한 반도체 테스트 장치
CN115575792B (zh) 一种多背板架构的ate测试设备
WO2024113681A1 (zh) 一种时钟架构及处理模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination