CN110287073A - 一种针对多种多个异步串行通信外设的测试装置及方法 - Google Patents

一种针对多种多个异步串行通信外设的测试装置及方法 Download PDF

Info

Publication number
CN110287073A
CN110287073A CN201910565634.4A CN201910565634A CN110287073A CN 110287073 A CN110287073 A CN 110287073A CN 201910565634 A CN201910565634 A CN 201910565634A CN 110287073 A CN110287073 A CN 110287073A
Authority
CN
China
Prior art keywords
interface chip
serial communication
asynchronous serial
chip
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910565634.4A
Other languages
English (en)
Other versions
CN110287073B (zh
Inventor
关帅
李军福
曹彪
李有池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN201910565634.4A priority Critical patent/CN110287073B/zh
Publication of CN110287073A publication Critical patent/CN110287073A/zh
Application granted granted Critical
Publication of CN110287073B publication Critical patent/CN110287073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种针对多种多个异步串行通信外设的测试装置和测试方法，包括FPGA和N类待测试的异步串行通信接口芯片；每类异步串行通信接口芯片中包含1个或多个接口芯片；N类异步串行通信接口芯片按序排列，各类异步串行通信接口芯片中的所有芯片按序排列；连接一次对接外部数据输出输入装置的异步通信接口连接线，不需要测试一个转换器连接一次接口连接线，大大减少了连接线连接接口的时间，减少接口多次连接的损耗，通过串行连接可一次测试所有串行外设，减少了测试时间，提升了测试效率；可以根据实际外接异步通信接口的种类和数量，灵活地进行增加或裁减，测试方法有较高的普遍适应性。

Description

一种针对多种多个异步串行通信外设的测试装置及方法
技术领域
本发明涉及一种针对多种多个异步串行通信外设的测试装置及方法，属于测试技术领域。
背景技术
现有技术只注重实现不同核心控制器对异步串行通信接口的实现，或是对单一异步串行通信外设功能的测试，如：一种基于FPGA的异步串行通信接口，专利号：CN201720325355.7，对于多种多个异步串行通信外设功能的测试较少涉及，而随着电路功能的复杂化，生产过程中同一块电路中会集成多种多个异步串行通信外设，电路制作完成后需要进行功能测试，故而本发明提出了一种可以同时测试多种多个异步串行通信外设功能的测试装置和方法。
发明内容
本发明的目的：本发明设计了一种测试装置及方法，将多种多个异步串行通信外设串联起来进行功能测试，大大减少程序烧写次数，测试结果迅速、可靠。
实现本发明目的的技术解决方案为：
一种针对多种多个异步串行通信外设的测试装置，包括FPGA和N类待测试的异步串行通信接口芯片；每类异步串行通信接口芯片中包含1个或多个接口芯片；
N类异步串行通信接口芯片按序排列，各类异步串行通信接口芯片中的所有芯片按序排列；
排序为第一类的异步串行通信接口芯片中的第一个接口芯片用于接收外部输入的异步串行数据，经电平转换后输入FPGA中；第偶数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一奇数位置的接口芯片；其他第奇数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一偶数位置的接口芯片；
其他各类中的第一个接口芯片用于接收排序在前的一类异步串行通信接口芯片中的最后一个接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；其他第奇数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；第偶数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一奇数位置的接口芯片；
排序在最后一类的异步串行通信接口芯片中的最末尾的一个芯片将数据电平转换后输入FPGA中，FPGA解析后发送给第一类的异步串行通信接口芯片中的第一个接口芯片，第一个接口芯片进行数据转换后向外部输出结果。
上述过程形成测试数据的闭环传输，就完成了对所有转换器的双向数据传输功能的测试。最后对需要单独测试的转换器完成双向通信功能的测试，就完成了所有待测器件的测试工作。
进一步地，异步串行通信接口芯片的类型包括RS485、RS422和RS232芯片。
进一步地，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为奇数个。
进一步地，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为偶数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
进一步地，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为偶数个。
进一步地，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为奇数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
一种针对多种多个异步串行通信外设的测试方法，包括FPGA和N类待测试的异步串行通信接口芯片；每类异步串行通信接口芯片中包含1个或多个接口芯片；
N类异步串行通信接口芯片按序排列，各类异步串行通信接口芯片中的所有芯片按序排列；
排序为第一类的异步串行通信接口芯片中的第一个接口芯片用于接收外部输入的异步串行数据，经电平转换后输入FPGA中；第偶数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一奇数位置的接口芯片；其他第奇数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一偶数位置的接口芯片；
其他各类中的第一个接口芯片用于接收排序在前的一类异步串行通信接口芯片中的最后一个接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；其他第奇数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；第偶数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一奇数位置的接口芯片；
排序在最后一类的异步串行通信接口芯片中的最末尾的一个芯片将数据电平转换后输入FPGA中，FPGA解析后发送给第一类的异步串行通信接口芯片中的第一个接口芯片，第一个接口芯片进行数据转换后向外部输出结果。
上述过程形成测试数据的闭环传输，就完成了对所有转换器的双向数据传输功能的测试。最后对需要单独测试的转换器完成双向通信功能的测试，就完成了所有待测器件的测试工作。
进一步地，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为奇数个或偶数个；
当为偶数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
进一步地，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为偶数个或奇数个；
当为奇数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
进一步地，异步串行通信接口芯片的类型包括RS485、RS422和RS232芯片。
本发明创造的优点以及达到的效果：
（1）只需要连接一次对接外部数据输出输入装置的异步通信接口连接线，不需要测试一个转换器连接一次接口连接线，大大减少了连接线连接接口的时间，减少接口多次连接的损耗，即使有需要单独测试的转换器，总体上转换接口的连接次数也是少于对每个转换器都单独测试的连接次数。
（2）通过串行连接可一次测试所有串行外设，减少了测试时间，如果有功能不正常的器件，也可以由二分法快速定位失效器件，便捷高效。
（3）屏蔽了不同异步串行通信外设的电气差异，实现互联测试。RS485、RS422、RS232的电平有很大差异，各个转换器无法直接进行电气连接，本测试方法不直接连接不同电平标准的器件，通过中间平台实现测试，提升了测试效率。
（4）本测试方法可以根据实际外接异步通信接口的种类和数量，灵活地进行增加或裁减，测试方法有较高的普遍适应性。
（5）本方法针对生产环节中电路制作完成后的测试工作，可以大大简化测试时间，提升效率。
附图说明
图1 测试系统硬件连接示意图；
图2 多种多个异步串行通信测试方案图；
图3 本方法实施方案的软件流程图；
图4 本实施方案示波器波形图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图1硬件装置连接示意图所示，测试装置是以FPGA为核心控制器的电路系统。将所有异步串行通信芯片（RS485、RS422、RS232芯片或转换器）转换成的TTL电平，接入FPGA，另外一起始端、终端连接在外部数据发送、接收装置上，这个装置可以是上位机也可以是其他微控制器等具有异步串行通信接口的系统上。
完成硬件连接后，本发明设计了如下的测试方案，该方案对于首先输入数据的芯片类型没有要求，但是要求同类芯片一起测试，这样能够最大化简化测试中连接线。如图2所示，异步串行数据由外部装置输入进入第一类的异步串行通信接口芯片中的第一个芯片，本实施例中为第一RS-485，第一RS-485进行转换电平后输入FPGA中，FPGA程序识别输入的数据，并判断解析的数据，然后向第二RS-485发送数据，第二RS-485与第三RS-485由连接线连接，输入第二RS-485的数据转换后传输到第三RS-485再次转换电平后输入FPGA中，如此进行所有RS-485的测试，至此完成第一类异步串行通信接口芯片的软硬件连接，第一类的异步串行通信接口芯片需要为2n+1个，n为整数，如果有偶数个，则需要留下一个芯片单独测试。
第一类芯片中最后一片芯片的数据经过电平转换进入FPGA，FPGA经过数据解析处理发送到第二类异步串行通信接口芯片的第一片内，本实施例中为第一RS-422中，第一RS-422转换电平后由连接线接入第二RS-422中，第二RS-422进行电平转换，数据传入FPGA中，FPGA经过数据解析处理发送到第三RS-422中，如此进行所有RS-422的测试，至此完成第二类异步串行通信接口芯片软硬件连接，为了保证第二类与第三类的连接，需要第二类异步串行通信接口芯片有偶数个待测试的转换芯片，若为奇数个时则需要留出一个芯片单独测试。
第二类芯片中最后一片芯片的数据经过电平转换进入FPGA，FPGA经过数据解析处理发送到到第三类异步串行通信接口芯片的第一片内，本实施例中为第一RS-232中，第一RS-232转换电平后由连接线接入第二RS-232中，第二RS-232进行电平转换，数据传入FPGA中，FPGA经过数据解析处理发送到第三RS-232中，如此进行所有RS232的测试，至此完成第三类异步串行通信接口芯片软硬件连接，为了保证所有待测转换器都被测试，并且能够对转换器的双向数据传输都进行测试，需要第三类异步串行通信接口芯片有偶数个待测试的转换芯片，若为奇数个时则需要留出一个芯片单独测试。
第三类芯片中的最后一片芯片的数据经过电平转换后输入FPGA，经由FPGA解析处理发送到第一类的异步串行通信接口芯片中的第一片内，本实施例中为第一RS485，由第一RS485转换数据后发送给外部装置，如果输入数据与输出数据相同证明所有异步串行装置均功能正常，如果输出结果与输入数据不相同则通过二分法定位功能异常位置。具体来说，将测试类别进行二分，当有4类异步串行通信芯片时，将第二类的最后一片的数据经过电平转换接入FPGA由FPGA发送给第一RS485，即只进行前一半类别芯片的测试工作，察看功能是否正常，如果工作正常则故障芯片位于后一半类别芯片中，当定位故障到某一类芯片中，也通过二分法，找到这类芯片数量的一半，将这一半中排序最大的芯片转换后的数据接入FPGA由FPGA解析发送给第一RS485，检测功能是否正常，直至定位到故障芯片，去除故障芯片，继续按照本发明方法完成测试工作，如果测试类别为奇数类，某一类芯片为奇数个在总数取一半后向上计数一个，即3类或3个芯片测试前2类、前2个芯片，就完成了对所有串联的转换器的数据传输功能的测试，如果需要测试双向数据通信功能只需软件程序将数据原路返回传输，即将本实施方案的接收数据的异步串行模块作为发送数据模块，发送数据模块作为接收模块。最后对需要单独测试的转换器完成双向通信功能的测试，就完成了所有待测器件的测试工作。
本实施例中仅以异步串行通信接口芯片为例进行说明，本领域技术人员知道，其他转换器同理。
本实施例中仅以三类异步串行通信接口芯片为例进行说明，本领域技术人员知道，若包含更多类的异步串行通信接口芯片或转换器，同理。
图3软件流程图是以一个RS485、两个RS422和两个RS232的异步串行通信设备的电路系统为例对展示软件处理过程。
图4 在第一个RS485芯片数据收发引脚检测的示波器测试波形图。由于程序是循环运行的在前一半较高区间波动的波形（图中第一个矩形框中的波形）是上一测试周期FPGA应发送到外部通信装置的数据，后一半在较低区间波动的波形（第二个点划线框中的波形）是本周期接收外部装置数据到FPGA，根据异步串行通信协议可以解析出收发数据都是十六进制5A，发送与接收一致所有芯片功能正常。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种针对多种多个异步串行通信外设的测试装置，其特征是，
包括FPGA和N类待测试的异步串行通信接口芯片；每类异步串行通信接口芯片中包含1个或多个接口芯片；
N类异步串行通信接口芯片按序排列，各类异步串行通信接口芯片中的所有芯片按序排列；
排序为第一类的异步串行通信接口芯片中的第一个接口芯片用于接收外部输入的异步串行数据，经电平转换后输入FPGA中；第偶数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一奇数位置的接口芯片；其他第奇数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一偶数位置的接口芯片；
其他各类中的第一个接口芯片用于接收排序在前的一类异步串行通信接口芯片中的最后一个接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；其他第奇数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；第偶数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一奇数位置的接口芯片；
排序在最后一类的异步串行通信接口芯片中的最末尾的一个芯片将数据电平转换后输入FPGA中，FPGA解析后发送给第一类的异步串行通信接口芯片中的第一个接口芯片，第一个接口芯片进行数据转换后向外部输出结果。
2.根据权利要求1所述的一种针对多种多个异步串行通信外设的测试装置，其特征是，异步串行通信接口芯片的类型包括RS485、RS422和RS232芯片。
3.根据权利要求1所述的一种针对多种多个异步串行通信外设的测试装置，其特征是，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为奇数个。
4.根据权利要求1或3所述的一种针对多种多个异步串行通信外设的测试装置，其特征是，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为偶数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
5.根据权利要求1所述的一种针对多种多个异步串行通信外设的测试装置，其特征是，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为偶数个。
6.根据权利要求1或5所述的一种针对多种多个异步串行通信外设的测试装置，其特征是，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为奇数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
7.一种针对多种多个异步串行通信外设的测试方法，其特征是，
包括FPGA和N类待测试的异步串行通信接口芯片；每类异步串行通信接口芯片中包含1个或多个接口芯片；
N类异步串行通信接口芯片按序排列，各类异步串行通信接口芯片中的所有芯片按序排列；
排序为第一类的异步串行通信接口芯片中的第一个接口芯片用于接收外部输入的异步串行数据，经电平转换后输入FPGA中；第偶数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一奇数位置的接口芯片；其他第奇数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一偶数位置的接口芯片；
其他各类中的第一个接口芯片用于接收排序在前的一类异步串行通信接口芯片中的最后一个接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；其他第奇数个接口芯片均用于接收排序在前一个的接口芯片传输至FPGA中并由FPGA判断解析后发送出的数据，并进行电平转换后发送给排序在后一偶数位置的接口芯片；第偶数个接口芯片均用于将接收到的数据经电平转换后发送给排序在后一奇数位置的接口芯片；
排序在最后一类的异步串行通信接口芯片中的最末尾的一个芯片将数据电平转换后输入FPGA中，FPGA解析后发送给第一类的异步串行通信接口芯片中的第一个接口芯片，第一个接口芯片进行数据转换后向外部输出结果。
8.根据权利要求7所述的一种针对多种多个异步串行通信外设的测试方法，其特征是，排序为第一类的异步串行通信接口芯片中的接口芯片总数量为奇数个或偶数个；
当为偶数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
9.根据权利要求7所述的一种针对多种多个异步串行通信外设的测试方法，其特征是，除排序第一类以外的其他任一类异步串行通信接口芯片中的接口芯片总数量为偶数个或奇数个；
当为奇数个时，则留下其中一个接口芯片单独测试，不参与排序连接。
10.根据权利要求7所述的一种针对多种多个异步串行通信外设的测试方法，其特征是，异步串行通信接口芯片的类型包括RS485、RS422和RS232芯片。
CN201910565634.4A 2019-06-27 2019-06-27 一种针对多种多个异步串行通信外设的测试装置及方法 Active CN110287073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910565634.4A CN110287073B (zh) 2019-06-27 2019-06-27 一种针对多种多个异步串行通信外设的测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910565634.4A CN110287073B (zh) 2019-06-27 2019-06-27 一种针对多种多个异步串行通信外设的测试装置及方法

Publications (2)

Publication Number Publication Date
CN110287073A true CN110287073A (zh) 2019-09-27
CN110287073B CN110287073B (zh) 2023-03-24

Family

ID=68007687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910565634.4A Active CN110287073B (zh) 2019-06-27 2019-06-27 一种针对多种多个异步串行通信外设的测试装置及方法

Country Status (1)

Country Link
CN (1) CN110287073B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984478A (zh) * 2020-07-21 2020-11-24 江苏艾科半导体有限公司 一种eeprom芯片传递式测试方法及系统
CN113985750A (zh) * 2021-09-30 2022-01-28 中国兵器工业集团第二一四研究所苏州研发中心 一种接口电路板级板卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078745A1 (en) * 2003-10-09 2005-04-14 Sangeeta Sinha System and method for auto baud rate detection in asynchronous serial communication
US20050207356A1 (en) * 2004-03-17 2005-09-22 Gross Lawrence C Jr Stand-alone device for determining communication parameters and channel configuration of an asynchronous serial channel using a user determined methodology
CN102315983A (zh) * 2010-12-30 2012-01-11 杭州鼎利环保科技有限公司 一种多路串行通讯接口波特率自动检测电路及方法
CN103577378A (zh) * 2013-11-15 2014-02-12 哈尔滨工业大学深圳研究生院 一种全双工异步串行通信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078745A1 (en) * 2003-10-09 2005-04-14 Sangeeta Sinha System and method for auto baud rate detection in asynchronous serial communication
US20050207356A1 (en) * 2004-03-17 2005-09-22 Gross Lawrence C Jr Stand-alone device for determining communication parameters and channel configuration of an asynchronous serial channel using a user determined methodology
CN102315983A (zh) * 2010-12-30 2012-01-11 杭州鼎利环保科技有限公司 一种多路串行通讯接口波特率自动检测电路及方法
CN103577378A (zh) * 2013-11-15 2014-02-12 哈尔滨工业大学深圳研究生院 一种全双工异步串行通信方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984478A (zh) * 2020-07-21 2020-11-24 江苏艾科半导体有限公司 一种eeprom芯片传递式测试方法及系统
CN113985750A (zh) * 2021-09-30 2022-01-28 中国兵器工业集团第二一四研究所苏州研发中心 一种接口电路板级板卡

Also Published As

Publication number Publication date
CN110287073B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN104297623B (zh) 机上电缆完整性自动测试系统
CN104348673B (zh) 一种调测的方法、主控板和业务板
CN209299281U (zh) 一种多功能电缆网自动测试装置
CN201319606Y (zh) 测试治具
CN103941240B (zh) 一种基于雷达系统通信分机检测装置的检测方法
CN208156118U (zh) 一种二次线线芯核对装置
CN203191491U (zh) 线缆线序检测装置
CN110287073A (zh) 一种针对多种多个异步串行通信外设的测试装置及方法
CN207817089U (zh) 一种多设备测试转换装置及其系统
CN105954623B (zh) 一种通用频率源类插件的调测系统及其测试方法
CN102882508A (zh) 一种简易的rs485接口极性切换电路
CN112578197B (zh) 一种变电站二次回路自动测试系统和方法
CN104614607B (zh) 一种测试方法及测试系统
CN113938159A (zh) Hplc通信模块检测方法
CN205898948U (zh) 连接线线序检测装置
CN214540463U (zh) 一种多路信号切换检测的继电器板
CN215375738U (zh) 一种线束检测装置及线束检测系统
CN106546833A (zh) 一种电能表用rs-485通讯芯片组网测试系统
CN214703812U (zh) 测试设备和测试系统
CN211375588U (zh) 一种多调试接口切换电路
CN212750729U (zh) 一种旁路控制电路及网络安全设备
CN104062530A (zh) 一种移动终端硬件故障检测装置及方法
CN205139323U (zh) 智能变电站继电保护遥试试验系统
CN211906270U (zh) 自适应串行总线极性的485装置及rs485接口
CN111258836B (zh) 一种多功能车辆总线一致性测试装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant