CN110118921B - 集成电路输入端测试装置及集成电路 - Google Patents
集成电路输入端测试装置及集成电路 Download PDFInfo
- Publication number
- CN110118921B CN110118921B CN201810122634.2A CN201810122634A CN110118921B CN 110118921 B CN110118921 B CN 110118921B CN 201810122634 A CN201810122634 A CN 201810122634A CN 110118921 B CN110118921 B CN 110118921B
- Authority
- CN
- China
- Prior art keywords
- input
- tested
- state
- pin
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 134
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 104
- 238000004891 communication Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 13
- 238000005259 measurement Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 11
- 230000007488 abnormal function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供一种集成电路输入端测试装置及集成电路，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元和功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。用于提高集成电路输入端的测试效率。
Description
技术领域
本发明实施例涉及电路测试技术领域，尤其涉及一种集成电路输入端测试装置及集成电路。
背景技术
集成电路中包括多个引脚，例如，输入引脚、输出引脚、双向引脚、和三态引脚等。在实际应用过程中，为了确保集成电路中各个引脚的正确性，需要对各个引脚进行测试。
集成电路中的多个引脚中，输入引脚和双向引脚具有输入功能，当需要对集成电路的输入性能进行测试时，需要对集成电路的输入引脚和双向引脚进行测试。在现有技术中，当需要对集成电路的输入性能进行测试时，需要为每一个输入引脚和双向引脚(下文简称待测试输入态引脚)加入一个边界扫描单元和测试控制逻辑，并通过联合测试工作组(Joint Test Action Group，简称JTAG)接口控制边界扫描单元的状态，以实现将双向引脚设置为输入状态。在待测试输入态引脚施加激励，并通过控制JTAG接口将在待测试输入态引脚施加的激励捕获到边界扫描单元中，通过测试数据输出端(Test DataOutput，简称TDO)管脚对边界扫描单元进行移位操作，以观测待测试输入态引脚的实际输出结果，并判断被测输入的输出结果是否正确，进而确定待测试输入态引脚的正确性。
然而，在现有技术中，需要通过TDO引脚对边界扫描单元进行移位操作，步骤繁琐，导致对集成电路输入端的测试效率低下。
发明内容
本发明实施例提供一种集成电路输入端测试装置及集成电路，提高了对集成电路输入端的测试效率。
第一方面，本发明实施例提供一种集成电路输入端测试装置，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；所述测试逻辑组合单元以及所述功能单元均包括多个输入端；所述多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；其中，
每个待测试输入态引脚分别与所述逻辑组合单元的一个输入端以及所述功能单元的一个输入端连接；所述多个待测试输入态引脚中的所述待测试双向引脚还与对应的状态选择单元连接，所述状态选择单元用于控制所述待测试双向引脚的状态；
所述输出选择单元的第一输入端与所述测试逻辑组合单元的输出端连接，所述输出选择单元的第二输入端与所述功能单元的输出端连接；所述输出选择单元的输出端与输出引脚连接。
在一种可能的实施方式中，所述状态选择单元包括模式选择端、第一状态选择端和第二状态选择端，其中，
所述模式选择端用于将所述第一状态选择端或所述第二状态选择端使能；
所述第一状态选择端和所述第二状态选择端分别与所述待测试双向引脚连接，所述第一状态选择端或所述第二状态选择端用于控制所述待测试双向引脚的状态。
在另一种可能的实施方式中，所述状态选择单元为二选一数据选择器。
在另一种可能的实施方式中，所述待测试双向引脚包括公共端、第一三态缓冲器和第二三态缓冲器，其中，
所述公共端通过所述第一三态缓冲器与所述待测试双向引脚的输出端连接；
所述公共端还通过所述第二三态缓冲器与所述待测试双向引脚的输入端连接；
所述状态选择单元的输出端分别所述第一三态缓冲器和所述第二三态缓冲器连接，用于控制所述第一三态缓冲器或所述第二三态缓冲器导通。
在另一种可能的实施方式中，所述输出选择单元包括测试输入端、功能输入端和控制端，其中，
所述测试输入端与所述测试逻辑组合单元的输出端连接；
所述功能输入端与所述功能单元的输出端连接；
所述输出选择单元的控制端分别与所述测试输入端和所述功能输入端连接，用于控制将所述测试输入端或所述功能输入端与所述输出选择单元的输出端连通。
在另一种可能的实施方式中，所述测试逻辑组合单元包括多个与非门，所述与非门的数量等于所述待测试双向引脚和所述待测试输入引脚的数量之和。
在另一种可能的实施方式中，所述多个与非门以链路的形式依次排列以构成与非门链路，所述与非门链路的输入端接入高电平，所述与非门链路的输出端为所述测试逻辑组合单元的输出端；所述与非门链路中的第一个与非门的第一输入端为所述与非门链路的输入端，所述与非门链路中的最后一个与非门的输出端为所述测试逻辑组合单元的输出端；位于所述与非门链路中间的与非门的第一输入端与前一个与非门的输出端连接，位于所述与非门链路中间的与非门的输出端与后一个与非门的第一输入端连接；所述与非门链路中的各与非门的第二输入端均与对应的输入态引脚连接。
在另一种可能的实施方式中，所述装置还包括所述待测试双向引脚和所述待测试输入引脚对应的输入选择单元，其中，所述输入选择单元包括低电平输入端、信号输入端和控制端，其中，
所述低电平输入端接低电平；
所述信号输入端与对应的所述待测试双向引脚或对应的所述待测试输入引脚连接；
所述输入选择单元的控制端分别与所述低电平输入端和所述信号输入端连接，用于控制所述低电平输入端或所述信号输入端与所述输入选择单元的输出端连通。
在另一种可能的实施方式中，所述输出选择单元为二选一数据选择器；和/或，
所述输入选择单元为二选一数据选择器。
第二方面，本发明实施例提供一种集成电路，包括上述第一方面任一项所述的集成电路输入端测试装置。
本发明实施例提供的集成电路输入端测试装置及集成电路，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元以及功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；其中，每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接，状态选择单元用于控制待测试双向引脚的状态；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。通过状态选择单元即可控制待测试双向引脚的状态，通过输出选择单元即可控制输出结果的类型，通过测试逻辑组合单元可以实现通过一个测试结果推断出来各个待测试输入态引脚的输入，无需进行移位操作，测试过程简单方便，进而提高了对集成电路输入端的测试效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的集成电路输入端测试装置的结构示意图一；
图2为本发明实施例提供的集成电路输入端测试装置的结构示意图二。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的集成电路输入端测试装置的结构示意图一。请参见图1，包括：包括至少一个待测试双向引脚11和/或至少一个待测试输入引脚13的待测试输入态引脚、测试逻辑组合单元14、功能单元15、输出选择单元16和输出引脚17，测试逻辑组合单元14以及功能单元15均包括多个输入端，其中，
每个待测试输入态引脚分别与逻辑组合单元14的一个输入端以及功能单元15的一个输入端连接。其中，多个待测试输入态引脚中的待测试双向引脚11还与对应的状态选择单元12连接，状态选择单元12用于控制待测试双向引脚的状态。
输出选择单元16的第一输入端与测试逻辑组合单元14的输出端连接，输出选择单元16的第二输入端与功能单元15的输出端连接；输出选择单元16的输出端与输出引脚17连接。
需要说明的是，本领域技术人员可以理解，当集成电路输入端测试装置中不包括待测试双向引脚时，集成电路输入端测试装置也可以不包括仅与待测试双向引脚相关的结构。例如，当集成电路输入端测试装置中不包括待测试双向引脚时，集成电路输入端测试装置也可以不包括待测试双向引脚对应的状态选择单元。
在图1所示的实施例中，待测试双向引脚11至少包括输入状态和输出状态。可以对待测试双向引脚11进行控制以调节待测试双向引脚11的状态。其中，当需要对待测试双向引脚11的输入性能进行测试时，需要将待测试双向引脚11的状态调节至输入状态。当待测试双向引脚11为输入状态时，待测试双向引脚11用于接收一个电压值，并将该电压值转化为内部逻辑可以识别的低电平“0”或者高电平“1”。
每一个待测试双向引脚11对应一个状态选择单元12，状态选择单元12可以控制待测试双向引脚11的状态。在本发明实施例中，当需要对待测试双向引脚11进行测试时，则通过状态选择单元12将待测试双向引脚11的状态设置为输入状态。
每一个待测试双向引脚11分别与功能单元15的一个输入端和测试逻辑组合单元14的一个输入端连接，这样，待测试双向引脚11在接收到输入数据(例如输入电压)之后，可以将输入数据传输至功能单元15和测试逻辑组合单元14。
待测试输入引脚13用于接收一个电压值，并将该电压值转化为内部逻辑可以识别的低电平“0”或者高电平“1”。
每一个待测试输入引脚13分别与功能单元15的一个输入端和测试逻辑组合单元14的一个输入端连接，这样，待测试输入引脚13在接收到输入数据(例如输入电压)之后，可以将输入数据传输至功能单元15和测试逻辑组合单元14。
可选的，测试逻辑组合单元14可以为多种逻辑单元的组合。例如，测试逻辑组合单元14中可以包括与非门、与门、非门等，在实际应用过程中，可以根据实际需要设计测试逻辑组合单元14中包括的逻辑单元。通过测试逻辑组合单元14的输出、以及测试逻辑组合单元14的逻辑功能，可以推断出来各个待测试输入态引脚(待测试双向引脚11和待测试输入引脚13)向测试逻辑组合单元14中的输入。
测试逻辑组合单元14的输出端和功能单元15的输出端分别与输出选择单元16的输入端连接，输出选择单元16的输出端与输出引脚17连接。这样，输入选择单元可以对测试逻辑组合单元14和功能单元15的输入结果进行选择，并将测试逻辑组合单元14或功能单元15的输出结果传输至输出引脚17。例如，在测试模式下，输出选择单元16可以将测试逻辑组合单元14的输出结果传输至输出引脚17，并通过输出引脚17的输出观测测试结果。在功能模式下，输出选择单元16可以将功能单元15的输出结果传输至输出引脚17。
下面，对通过图1实施例所示的集成电路输入端测试装置对待测试输入态引脚(待测试输入引脚13和/或待测试双向引脚11)的测试过程进行详细说明。
可选的，可以通过VIH(输入高电压)/VIL(输入低电压)测量对待测试双向引脚11和待测试输入引脚13进行测试。
VIH测量是指，向待测试输入态引脚输入一个高电平“1”对应的电压值，并观测待测试输入态引脚的输出，判断待测试输入态引脚是否能够将电压值转换为高电平“1”。
VIL测量是指，向待测试输入态引脚输入一个低电平“0”对应的电压值，并观测待测试输入态引脚的输出，判断待测试输入态引脚是否能够将电压值转换为高电平“0”。
进一步的，在通过VIH/VIL测试之后，还可以通过和IIH(输入高电压漏电流)/IIL(输入低电压漏电流)测量对待测试输入态引脚进行测试。
IIH测量是指，向待测试输入态引脚输入一个高电平“1”对应的电压值，并通过自动试验设备(Automatic Test Equipment，ATE)测试对应的电流值，通过输入的电压值和测试得到的电流值，得到待测试输入态引脚到VSS的阻抗，并判断该阻抗是否满足预设要求。
IIL测量是指，向待测试输入态引脚输入一个低电平“0”对应的电压值，并通过ATE测试对应的电流值，通过输入的电压值和测试得到的电流值，得到待测试输入态引脚到VDD的阻抗，并判断该阻抗是否满足预设要求。
当需要对待测试输入态引脚进行测试量时，先通过状态选择单元12将待测试双向引脚11的状态调节至输入状态。通过输入选择单元选择测试逻辑组合单元14，以实现将测试逻辑组合单元14的输出结果输出至输出引脚17。
对于VIH/VIL测量，先分别向被测试输入端I1输入电压值，电压值通过待测试输入态引脚之后，被转化为“0”或“1”，并向测试逻辑单元的输入端输入各待测试输入态引脚转化后的“0”或“1”，多个“0”或“1”经过测试逻辑组合单元14组合之后，得到测试输出结果，并通过输出选择单元16向输出引脚17输出测试输出结果。根据测试输出结果和测试逻辑组合单元14的逻辑功能，推测各个待测试输入态引脚对电压值的转换结果，并根据各个待测试输入态引脚输入的电压值和转换结果，判断待测试输入态引脚是否能够将电压值转换为正确的“0”或“1”，进而确定待测试输入态引脚的正确性。
对于IIH测量，先分别向待测试输入态引脚输入一个高电平“1”对应的电压值，并通过ATE测试电路的IIH，以得到待测试输入态引脚到VSS的阻抗，并判断该阻抗是否满足预设要求。
对于IIL测量，先分别向待测试输入态引脚输入一个低电平“0”对应的电压值，并通过ATE测试电路的IIL，以得到待测试输入态引脚到VDD的阻抗，并判断该阻抗是否满足预设要求。
本发明实施例提供的集成电路输入端测试装置，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元以及功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；其中，每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接，状态选择单元用于控制待测试双向引脚的状态；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。通过状态选择单元12即可控制待测试双向引脚11的状态，通过输出选择单元16即可控制输出结果的类型，通过测试逻辑组合单元14可以实现通过一个测试结果推断出来各个待测试输入态引脚的输入，无需进行移位操作，测试过程简单方便，进而提高了对集成电路输入端的测试效率。
在图1所示实施例的基础上，下面，通过图2所示的实施例，对集成电路输入端测试装置的结构进行进一步详细说明。
图2为本发明实施例提供的集成电路输入端测试装置的结构示意图二。
请参见图2，状态选择单元12包括模式选择端T1、第一状态选择端TEN和第二状态选择端OE。其中，模式选择端T1用于将第一状态选择端TEN或第二状态选择端OE使能；第一状态选择端TEN和第二状态选择端OE分别与待测试双向引脚11连接，第一状态选择端TEN或第二状态选择端OE用于控制待测试双向引脚11的状态。
可以选的，模式选择端T1可以分别与第一状态选择端TEN的输入端和第二状态选择端OE的输入端连接，以实现将第一状态选择端TEN或第二状态选择端OE使能。
在测试模式下，可以将模式选择端T1设置为高电平，以使第一状态选择端TEN被使能，此时，可以通过第一状态选择端TEN控制待测试双向引脚11的状态。例如，当第一状态选择端TEN为高电平时，待测试双向引脚11的状态被设置为输入状态，当第一状态选择端TEN为低电平时，待测试双向引脚11的状态被设置为输出状态。
在功能模式下，可以将模式选择端T1设置为低电平，以使第二状态选择端OE被使能，此时，可以通过第二状态选择端OE控制待测试双向引脚11的状态。例如，当第二状态选择端OE为高电平时，待测试双向引脚11的状态被设置为输入状态，当第二状态选择端OE为低电平时，待测试双向引脚11的状态被设置为输出状态。
可选的，图2实施例中所示的状态选择单元12可以为二选一数据选择器。
需要说明的是，图2只是以示例的形式示意状态选择单元12的一种结构，当然，在实际应用过程中，可以根据实际需要设计状态选择单元12，本发明实施例对此不作具体限定。
请参见图2，待测试双向引脚11包括公共端I/O、第一三态缓冲器OUT和第二三态缓冲器ZI。其中，公共端I/O通过第一三态缓冲器OUT与待测试双向引脚11的输出端连接；公共端I/O还通过第二三态缓冲器ZI与待测试双向引脚11的输入端连接；状态选择单元12的输出端分别第一三态缓冲器OUT和第二三态缓冲器ZI连接，用于控制第一三态缓冲器OUT或第二三态缓冲器ZI导通。
在测试模式下，由第一状态选择端TEN控制待测试双向引脚11的状态。即，当第一状态选择端TEN为高电平时，第一三态缓冲器OUT断开、第二三态缓冲器ZI导通，此时，待测试双向引脚11为输入状态。当第一状态选择端TEN为低电平时，第一三态缓冲器OUT导通、第二三态缓冲器ZI断开，此时，待测试双向引脚11为输出状态。
在功能模式下，由第二状态选择端OE控制待测试双向引脚11的状态。即，当第二状态选择端OE为高电平时，第一三态缓冲器OUT断开、第二三态缓冲器ZI导通，此时，待测试双向引脚11为输入状态。当第二状态选择端OE为低电平时，第一三态缓冲器OUT导通、第二三态缓冲器ZI断开，此时，待测试双向引脚11为输出状态。
需要说明的是，图2只是以示例的形式示意双向引脚的一种结构，当然，在实际应用过程中，可以根据实际需要设计双向引脚，本发明实施例对此不作具体限定。
请参见图2，输出选择单元16包括测试输入端I1、功能输入端I2和控制端T2。其中，测试输入端I1与测试逻辑组合单元14的输出端连接；功能输入端I2与功能单元15的输出端连接；输出选择单元16的控制端分别与测试输入端I1和功能输入端I2连接，用于控制将测试输入端I1或功能输入端I2与输出选择单元16的输出端连通。
在测试模式下，可以将控制端T2设置为高电平，进而使得测试输入端I1与输出选择单元16的输出端连通、功能输入端I2与输出选择单元16的输出端断开，进而使得将测试逻辑组合单元14的输出结果传输给输出引脚17。
在功能模式下，可以将控制端T2设置为低电平，进而使得功能输入端I2与输出选择单元16的输出端连通、测试输入端I1与输出选择单元16的输出端断开，进而使得将功能单元15的输出结果传输给输出引脚17。
可选的，输出选择单元16可以为二选一数据选择器。
需要说明的是，图2只是以示例的形式示意输出选择单元16的一种结构，当然，在实际应用过程中，可以根据实际需要设计输出选择单元16，本发明实施例对此不作具体限定。
请参见图2，测试逻辑组合单元14包括多个与非门，与非门的数量等于待测试双向引脚11和待测试输入引脚13的数量之和。
可选的，多个与非门以链路的形式依次排列以构成与非门链路。与非门链路的输入端接入高电平，与非门链路的输出端为测试逻辑组合单元14的输出端。与非门链路中的第一个与非门NAND1的第一输入端为与非门链路的输入端。与非门链路中的最后一个与非门NAND3的输出端为测试逻辑组合单元14的输出端。位于与非门链路中间的与非门NAND2的第一输入端与前一个与非门的输出端连接，位于与非门链路中间的与非门NAND2的输出端与后一个与非门的第一输入端连接。与非门链路中的各与非门的第二输入端均与对应的输入态引脚连接。
需要说明的是，图2只是以示例的形式示意测试逻辑组合单元14的一种结构，当然，在实际应用过程中，可以根据实际需要设计测试逻辑组合单元14，本发明实施例对此不作具体限定。
请参见图2，集成电路输入端测试装置还包括待测试双向引脚11和待测试输入引脚13对应的输入选择单元18，其中，输入选择单元18包括低电平输入端I3、信号输入端I4和控制端T3。其中，低电平输入端I3接低电平；信号输入端I4与对应的待测试双向引脚11或对应的待测试输入引脚13连接；输入选择单元的控制端分别与低电平输入端I3和信号输入端I4连接，用于控制低电平输入端I3或信号输入端I4与输入选择单元的输出端连通。
在测试模式下，可以将控制端T3设置为高电平，以使低电平输入端I3与输入选择单元的输入端连通，进而使得向功能单元15输入低电平“0”。
在功能模式下，可以将控制端T3设置为低电平，以使信号输入端I4与输入选择单元的输入端连通，进而使得向功能单元15输入测试信号。
需要说明的是，图2只是以示例的形式示意输入选择单元的一种结构，当然，在实际应用过程中，可以根据实际需要设计输入选择单元，本发明实施例对此不作具体限定。
可选的，输入选择单元可以为二选一数据选择器。
下面，对通过图2实施例所示的集成电路输入端测试装置对输入端(待测试输入引脚13和待测试双向引脚11)的测试过程进行详细说明。
当需要对待测试输入态引脚进行测试量时，先将状态选择单元12中的模式选择端T1设置为高电平，以使第一状态选择端TEN使能。然后，将第一状态选择端TEN设置为高电平，使得第二三态缓冲器ZI导通，使得待测试双向引脚11的状态为输入状态。
将输出选择单元16的控制端设置为高电平，使得测试输入端I1与输出选择单元16的输出端连通，以实现将测试逻辑组合单元14的输出结果输出给输出引脚17。
将输入选择单元的控制端设置为高电平，使得低电平输入端与输入选择单元的输出端连通，以实现向功能单元15输入低电平“0”。
假设待测试输入态引脚中包括一个双向引脚和两个输入引脚，该两个输入引脚分别记为输入引脚1和输入引脚2。再假设电压3.3V对应高电平“1”，电压1.2V对应低电平“0”。
对于VIH/VIL测量，可以先进行如下功能性测量，即，在向引脚输入高/低电平对应的预设电压值(例如，3.3V或1.2V)时，判断各个引脚是否能够将电压值转换为正确的高电平“1”或低电平“0”，具体功能性测量如下：
先向双向引脚和两个输入引脚分别输入电压3.3V，观测从输入引脚的输出的结果，若双向引脚和两个输入引脚均正常，即，双向引脚和两个输入引脚可以将3.3V的电压转换为高电平“1”，相应的，输出结果应为“0”。若输出结果为“0”，则说明三个引脚均功能正常，若输出结果为“1”，则说明三个引脚中至少存在一个引脚功能不正常。
进一步的，可以向双向引脚输入1.2V电压，若双向引脚功能正常，则双向引脚应该将1.2V电压转换为低电平“0”。向两个输入引脚分别输入3.3V电压，若输入引脚功能正常，则输入引脚应该将3.3V电压转换为高电平“1”。即，若双向引脚和两个输入引脚均功能正常，则输出结果应该为“1”。若输出结果为1，则说明三个引脚可能功能正常，若输出结果为“0”，则说明三个引脚中至少存在一个引脚功能不正常。
需要说明的是，当确定三个引脚均功能正常时，可以暂停VIH/VIL测量，当确定三个引脚中存在功能不正常的引脚时，可以调节向三个引脚中输入的电压值，以确定功能不正常的引脚。
例如，假设向双向引脚和两个输入引脚分别输入电压3.3V时，输出结果为“1”，则说明三个引脚中存在功能不正常的引脚，则可以变换向双向引脚输入的电压值，即，向双向引脚输入电压1.2V，若输出结果变为“0”，则说明双向引脚功能不正常。
对于VIH/VIL测量，在进行过功能性测量之后，还可以先进行如下极限测量，即，在向引脚输入与预设电压具有偏差的电压(不等于3.3V或1.2V)时，判断各个引脚是否能够将电压值转换为正确的高电平“1”或低电平“0”，具体极限测量如下：
在实际应用过程中，有可能出现电压不稳定的情况。例如，当需要向引脚输入3.3V电压时，实际输入的电压可能只有2.8V，此时，需要确定输入引脚或双向引脚是否能够将2.8V的电压转换为高电平“1”。
可以先向双向引脚输入电压2.8V，向两个输入引脚分别输入电压3.3V，观测从输入引脚的输出的结果，若双向引脚在极限情况下正常，则输出结果应该为“0”。因此，若输出结果为“0”，则说明双向引脚在极限情况下功能正常，若输出结果为“1”，则说明双向引脚在极限情况下功能不正常。
相应的，可以通过上述方法，分别测试两个输入引脚在极限情况下功能是否正常。
对于IIH测量，先分别向双向引脚和两个输入引脚输入一个高电平“1”对应的电压值，并通过ATE测试电路的IIH，以得到双向引脚和两个输入引脚到VSS的阻抗，并判断该阻抗是否满足预设要求。
对于IIL测量，先分别向双向引脚和两个输入引脚输入一个低电平“0”对应的电压值，并通过ATE测试电路的IIL，以得到双向引脚和两个输入引脚到VDD的阻抗，并判断该阻抗是否满足预设要求。
本发明实施例还提供一种集成电路，该集成电路中包括上述图1或图2任意实施例所示的集成电路输入端测试装置。
最后应说明的是：以上各实施例仅用以说明本发明实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例方案的范围。
Claims (9)
1.一种集成电路输入端测试装置，其特征在于，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；所述测试逻辑组合单元以及所述功能单元均包括多个输入端；所述多个待测试输入态引脚包括至少一个待测试双向引脚和至少一个待测试输入引脚；其中，
每个待测试输入态引脚分别与所述逻辑组合单元的一个输入端以及所述功能单元的一个输入端连接；所述多个待测试输入态引脚中的所述待测试双向引脚还与对应的状态选择单元连接，所述状态选择单元用于控制所述待测试双向引脚的状态；
所述输出选择单元包括测试输入端、功能输入端和控制端，其中，
所述测试输入端与所述测试逻辑组合单元的输出端连接；所述功能输入端与所述功能单元的输出端连接；所述输出选择单元的控制端分别与所述测试输入端和所述功能输入端连接，用于控制将所述测试输入端或所述功能输入端与所述输出选择单元的输出端连通。
2.根据权利要求1所述的集成电路输入端测试装置，其特征在于，所述状态选择单元包括模式选择端、第一状态选择端和第二状态选择端，其中，
所述模式选择端用于将所述第一状态选择端或所述第二状态选择端使能；
所述第一状态选择端和所述第二状态选择端分别与所述待测试双向引脚连接，所述第一状态选择端或所述第二状态选择端用于控制所述待测试双向引脚的状态。
3.根据权利要求2所述的集成电路输入端测试装置，其特征在于，所述状态选择单元为二选一数据选择器。
4.根据权利要求2或3所述的集成电路输入端测试装置，其特征在于，所述待测试双向引脚包括公共端、第一三态缓冲器和第二三态缓冲器，其中，
所述公共端通过所述第一三态缓冲器与所述待测试双向引脚的输出端连接；
所述公共端还通过所述第二三态缓冲器与所述待测试双向引脚的输入端连接；
所述状态选择单元的输出端分别所述第一三态缓冲器和所述第二三态缓冲器连接，用于控制所述第一三态缓冲器或所述第二三态缓冲器导通。
5.根据权利要求1-3任一项所述的集成电路输入端测试装置，其特征在于，所述测试逻辑组合单元包括多个与非门，所述与非门的数量等于所述待测试双向引脚和所述待测试输入引脚的数量之和。
6.根据权利要求5所述的集成电路输入端测试装置，其特征在于，所述多个与非门以链路的形式依次排列以构成与非门链路，所述与非门链路的输入端接入高电平，所述与非门链路的输出端为所述测试逻辑组合单元的输出端；所述与非门链路中的第一个与非门的第一输入端为所述与非门链路的输入端，所述与非门链路中的最后一个与非门的输出端为所述测试逻辑组合单元的输出端；位于所述与非门链路中间的与非门的第一输入端与前一个与非门的输出端连接，位于所述与非门链路中间的与非门的输出端与后一个与非门的第一输入端连接；所述与非门链路中的各与非门的第二输入端均与对应的输入态引脚连接。
7.根据权利要求1-3任一项所述的集成电路输入端测试装置，其特征在于，所述装置还包括所述待测试双向引脚和所述待测试输入引脚对应的输入选择单元，其中，所述输入选择单元包括低电平输入端、信号输入端和控制端，其中，
所述低电平输入端接低电平；
所述信号输入端与对应的所述待测试双向引脚或对应的所述待测试输入引脚连接；
所述输入选择单元的控制端分别与所述低电平输入端和所述信号输入端连接，用于控制所述低电平输入端或所述信号输入端与所述输入选择单元的输出端连通。
8.根据权利要求7所述的集成电路输入端测试装置，其特征在于，
所述输出选择单元为二选一数据选择器；和/或，
所述输入选择单元为二选一数据选择器。
9.一种集成电路，其特征在于，包括权利要求1-8任一项所述的集成电路输入端测试装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810122634.2A CN110118921B (zh) | 2018-02-07 | 2018-02-07 | 集成电路输入端测试装置及集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810122634.2A CN110118921B (zh) | 2018-02-07 | 2018-02-07 | 集成电路输入端测试装置及集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110118921A CN110118921A (zh) | 2019-08-13 |
| CN110118921B true CN110118921B (zh) | 2021-08-03 |
Family
ID=67519576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810122634.2A Active CN110118921B (zh) | 2018-02-07 | 2018-02-07 | 集成电路输入端测试装置及集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110118921B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11567130B1 (en) * | 2020-12-03 | 2023-01-31 | Amazon Technologies, Inc. | Input/output voltage testing with boundary scan bypass |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519573A (zh) * | 2002-12-30 | 2004-08-11 | ���ǵ�����ʽ���� | 包括扫描测试电路的集成电路器件及其测试方法 |
| CN1693917A (zh) * | 2004-05-06 | 2005-11-09 | 横河电机株式会社 | 半导体集成电路以及测试系统 |
| CN103698689A (zh) * | 2013-12-25 | 2014-04-02 | 龙芯中科技术有限公司 | 集成电路的老炼方法及老炼装置 |
| CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN104090225A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN203950020U (zh) * | 2014-07-09 | 2014-11-19 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN105067988A (zh) * | 2015-07-02 | 2015-11-18 | 开曼群岛威睿电通股份有限公司 | 集成电路、集成电路测试装置以及方法 |
-
2018
- 2018-02-07 CN CN201810122634.2A patent/CN110118921B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519573A (zh) * | 2002-12-30 | 2004-08-11 | ���ǵ�����ʽ���� | 包括扫描测试电路的集成电路器件及其测试方法 |
| CN1693917A (zh) * | 2004-05-06 | 2005-11-09 | 横河电机株式会社 | 半导体集成电路以及测试系统 |
| CN103698689A (zh) * | 2013-12-25 | 2014-04-02 | 龙芯中科技术有限公司 | 集成电路的老炼方法及老炼装置 |
| CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN104090225A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN203950020U (zh) * | 2014-07-09 | 2014-11-19 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN105067988A (zh) * | 2015-07-02 | 2015-11-18 | 开曼群岛威睿电通股份有限公司 | 集成电路、集成电路测试装置以及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110118921A (zh) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2428808A1 (en) | Integrated circuit with scan chain and chip testing method | |
| CN109406902B (zh) | 逻辑扫描老化测试系统 | |
| CN101841237B (zh) | 包括电源可控区域的半导体集成电路 | |
| JP4890180B2 (ja) | クロック分配回路とテスト方法 | |
| CN113721131A (zh) | 输入测试电路及芯片 | |
| CN110118921B (zh) | 集成电路输入端测试装置及集成电路 | |
| US6918073B2 (en) | Differential self-test of input/output circuits | |
| CN113740710A (zh) | 输出测试电路及芯片 | |
| CN104090226A (zh) | 测试芯片管脚连通性的电路 | |
| CN104090225A (zh) | 测试芯片管脚连通性的电路 | |
| CN215219053U (zh) | 芯片测试设备、系统、芯片及蓝牙耳机 | |
| JP5167975B2 (ja) | 半導体装置 | |
| US9880195B2 (en) | Test systems and methods of testing devices | |
| CN102279356A (zh) | 集成电路测试方法 | |
| CN110118922B (zh) | 集成电路输出端测试装置及集成电路 | |
| CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
| CN110133481B (zh) | Io桥接短路的测试方法及测试电路 | |
| US11073558B2 (en) | Circuit having multiple scan modes for testing | |
| CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
| CN1516015B (zh) | 多链边界扫描测试系统及多链边界扫描测试方法 | |
| CN110133486A (zh) | Fpga的管脚桥接短路测试方法 | |
| KR101068568B1 (ko) | 반도체 장치의 테스트용 인터페이스 보드 | |
| CN108155979B (zh) | 一种检测设备 | |
| US7733112B2 (en) | Semiconductor testing circuit and semiconductor testing method | |
| KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |