CN215219053U - 芯片测试设备、系统、芯片及蓝牙耳机 - Google Patents

Abstract

本申请涉及一种芯片测试设备、系统、芯片及蓝牙耳机。其中，芯片测试设备包括控制单元、扫描链、数据选择设备和寄存器设备；数据选择设备包括第一数据选择器、第二数据选择器和第三数据选择器；寄存器设备包括第一寄存器和第二寄存器；在芯片内部引入输入旁路直接连通到芯片扫描输出的路径，可以将自动化测试设备寄生应引起时序变化导致的失效与芯片本身缺陷引起的失效区分开，便于快速定位失效原因。芯片测试数据通过自动测试设备发送，只经过两级移位寄存器，便于同时观察自动测试设备的输入/输出状态，没有经过扫描链而直接送出，可以快速将扫描链的缺陷引起的失效与测试机的寄生干扰引起的失效区分开。

Description

芯片测试设备、系统、芯片及蓝牙耳机

技术领域

本申请涉及集成电路技术领域，特别是涉及一种芯片测试设备、系统、芯片及蓝牙耳机。

背景技术

随着现在集成电路的规模越来越大，在电路中植入移位寄存器，从而从外部控制和观测电路的扫描链测试(scan chain)可以有效简化测试开发的难度。传统扫描链测试原理如下：将数字电路中的寄存器替换成扫描寄存器后(scan replace)，将片上的扫描寄存器的Q和SI串起来形成一条扫描链。

在实现过程中，发明人发现传统技术中至少存在如下问题：传统扫描链测试结构无法区分故障原因。

实用新型内容

基于此，有必要针对上述技术问题，提供一种能够区分故障原因的芯片测试设备、系统、芯片及蓝牙耳机。

为了实现上述目的，一方面，本实用新型实施例提供了一种芯片测试设备，包括控制单元、扫描链、数据选择设备和寄存器设备；数据选择设备包括第一数据选择器、第二数据选择器和第三数据选择器；寄存器设备包括第一寄存器和第二寄存器；

第一寄存器的输入端用于连接自动化测试设备，输出端连接第一数据选择器的第一输入端；第一数据选择器的第二输入端用于连接自动化测试设备，输出端连接第二数据选择器的第一输入端和扫描链的输入端；第二数据选择器的第二输入端连接扫描链的输出端，输出端分别连接第二寄存器的输入端和第三数据选择器的第一输入端；第二寄存器输出端连接第三数据选择器的第二输出端；第三数据选择器的输出端用于连接自动化测试设备；控制单元分别连接第一数据选择器的使能端、第二数据选择器的使能端和第三数据选择器的使能端。

在其中一个实施例中，第一寄存器的输入端包括第一D输入端和第一时钟信号输入端；第二寄存器的输入端包括第二D输入端和第二时钟信号输入端；第一D输入端、第一时钟信号输入端、第二D输入端和第二时钟信号输入端均用于连接自动化测试设备。

在其中一个实施例中，扫描链的数量为多个；

各扫描链的输入端连接第一数据选择器的输出端，输出端连接第二数据选择器的第二输入端。

在一个实施例中，还包括扫描控制开关；扫描控制开关与扫描链一一对应；

第一数据选择器的输出端通过对应的扫描控制开关连接各扫描链的输入端。

在一个实施例中，还包括解压单元和压缩单元；

第一数据选择器通过压缩单元连接扫描链的输入端；第二数据选择器通过解压单元连接扫描链的输出端。

在一个实施例中，第一寄存器和第二寄存器均为D型触发器

一方面，本实用新型实施例还提供了一种芯片测试系统，包括自动化测试设备以及多个如上述任一项的芯片测试设备。

在一个实施例中，芯片测试系统还包括逻辑状态配置单元；

逻辑状态配置单元用于配置第一数据选择器的使能端、第二数据选择器的使能端和第三数据选择器的使能端。

一方面，本实用新型实施例还提供了一种芯片，包括多个如上述任一项的芯片测试设备。

另一方面，本实用新型实施例还提供了一种蓝牙耳机，包括如上述的芯片。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述芯片测试设备，在不影响扫描链测试的前提下，在芯片内部引入输入旁路直接连通到芯片扫描输出的路径，可以将自动化测试设备寄生应引起时序变化导致的失效与芯片本身缺陷引起的失效区分开，便于快速定位失效原因。芯片测试数据通过自动测试设备发送，只经过两级移位寄存器，便于同时观察自动测试设备的输入/输出状态，没有经过扫描链而直接送出，可以快速将扫描链的缺陷引起的失效与测试机的寄生干扰引起的失效区分开。

附图说明

通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1为一个实施例中芯片测试设备的第一示意性结构框图；

图2为一个实施例中芯片测试设备的第二示意性结构框图；

图3为一个实施例中芯片测试设备的第三示意性结构框图；

图4为一个实施例中芯片测试设备的第四示意性结构框图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

当进入scan模式(扫描链测试模式)时，在数据的输入/输出(load_unload)时，SE＝1，一方面，数据通过移位(shift)的方式串行输入到每个寄存器的SI端，从而控制每个寄存器状态。另一方面，寄存器Q端的数据通过串行的方式输出，达到观测的目的；在捕获(capture)模式下，SE＝0，芯片组合逻辑的状态通过D端反馈传回寄存器Q端。由此可见，进行扫描链测试的前提，需要测试load_unload数据移位没有问题(验证扫描链的串通)。

因此，进行扫描链测试，通用的做法是先判断扫描链是否串通(即进行扫描链chain test测试)，确定链串通后，再根据ATPG(自动测试向量生成)计算输出的测试向量进行扫描链测试，判断芯片是否失效。而导致扫描链串不通(扫描链串不通具体指，输入端SI的输入信号无法正确地从扫描链传输至输出端SO，比较常见的原因有两点：1、测试机台提供出来的信号时序有问题，导致芯片没采准数；2、待测芯片本身有缺陷(移位寄存器有问题等)。

针对扫描链的时序，一般来说测试工具软件会有推荐的时序。但是在ATE(自动化测试设备)上使用扫描链测试时，由于ATE设备上排线或者针卡接触的寄生效应的影响，信号的传输会发生变化，导致信号的时序会发生一些不可预期的变化，由此可能会导致扫描链chain test测试时失效，这种失效并不是芯片本身有问题，而是由外围硬件环境引入的误测。

本申请提供的芯片测试设备可以有效区分是芯片本身存在问题还是外围硬件环境引入的问题。

在一个实施例中，如图1所示，提供了一种芯片测试设备，包括控制单元、扫描链、数据选择设备和寄存器设备；数据选择设备包括第一数据选择器、第二数据选择器和第三数据选择器；寄存器设备包括第一寄存器和第二寄存器；

第一寄存器的输入端用于连接自动化测试设备，输出端连接第一数据选择器的第一输入端；第一数据选择器的第二输入端用于连接自动化测试设备，输出端连接第二数据选择器的第一输入端和扫描链的输入端；第二数据选择器的第二输入端连接扫描链的输出端，输出端分别连接第二寄存器的输入端和第三数据选择器的第一输入端；第二寄存器输出端连接第三数据选择器的第二输出端；第三数据选择器的输出端用于连接自动化测试设备；控制单元分别连接第一数据选择器的使能端、第二数据选择器的使能端和第三数据选择器的使能端。

其中，控制单元用于对第一数据选择器、第二数据选择器和第三数据选择器进行控制。数据选择器用于根据控制单元的信号执行相应的分路数据传输。第一寄存器和第二寄存器用于进行数据缓存。在一个实施例中，第一寄存器和第二寄存器均为D型触发器。

具体的，第一数据选择器的输入端分别连接自动化测试设备以及第一寄存器的输出端，可以根据其使能端的配置信号进行选择向后输出自动化测试设备输出的测试数据，或是第一寄存器输出的测试数据。第二数据选择器的输入端分别连接扫描链的输出端以及第一数据选择器的输出端，可以根据使能端的配置信号进行选择向后输出第一数据选择器输出的测试数据。第三数据选择器的输入端分别连接第二数据选择器的输出端和第二寄存器的输出端，可以根据其使能端的配置信号选择向后输出第二数据选择器输出的测试数据，或是第二寄存器输出的测试数据。

通过第一数据选择器、第二数据选择器和第三数据选择器可以构成测试数据的旁路通道。当正常扫描链测试失效需要调试的情况发生时，可以对数据选择器进行设置，使得自动化测试设备的测试数据可以经过第一寄存器、第二数据选择器和第三寄存器回到自动化测试设备中，通过上述结构，可以使得自动化测试设备可以通过数据选择器形成的旁路通道传输测试数据，并根据输出数据、输入数据，或根据输出数据和期望数据判断问题原因。举例而言，第一数据选择器的使能端为con1，第二数据选择器的使能端为con2，第三数据选择器的使能端为con3；当con1＝0,con2＝0,con3＝0时，判断输入数据与输出数据是否一致；当con1＝0,con2＝0,con3＝1时，判断输出信号是否与第一期望数据一致；当con1＝1,con2＝0,con3＝1时，判断输出信号与是否与第二期望数据一致。。若一致的话，则证明是芯片的扫描链设计存在缺陷。如果不一致的话，则证明芯片在当前测试环境下存在寄生干扰，导致信号传输过程中发生变化，从而使得信号的时序发生变化，导致扫描链测试失效，从而采用本申请的芯片测试设备能够区分故障原因。

上述芯片测试设备，在不影响扫描链测试的前提下，在芯片内部引入输入旁路直接连通到芯片扫描输出的路径，可以将自动化测试设备寄生应引起时序变化导致的失效与芯片本身缺陷引起的失效区分开，便于快速定位失效原因。芯片测试数据通过自动测试设备发送，只经过两级移位寄存器，便于同时观察自动测试设备的input/output输入/输出状态，没有经过扫描链而直接送出，可以快速将扫描链的缺陷引起的失效与测试机的寄生干扰引起的失效区分开。

在其中一个实施例中，如图2所示，第一寄存器的输入端包括第一D输入端D1和第一时钟信号输入端CLK1；第二寄存器的输入端包括第二D输入端D2和第二时钟信号输入端CLK2；第一D输入端D1、第一时钟信号输入端CLK1、第二D输入端D2和第二时钟信号输入端CLK2均用于连接自动化测试设备。

具体的，自动化测试设备的时钟信号输入至第一时钟信号输入端和第二时钟信号输入端，同时给扫描链提供同步时钟，确保两个寄存器与扫描链数据传输在时域上同步，保证芯片在理想测试环境下时序一致，使得输出数据和期望数据一致，当存在寄生干扰，信号的传输(transition)会发生变化，导致信号的时序会发生一些不可预期的变化，输出数据和期望数据不一致。

在其中一个实施例中，扫描链的数量为多个；

各扫描链的输入端连接第一数据选择器的输出端，输出端连接第二数据选择器的第二输入端。

具体而言，根据测试需求，扫描链的数量可以为单条，也可以为多条。在多条扫描链的情况下，可以通过多扫描链执行并行多芯片测试验证。

在一个实施例中，如图3所示，还包括扫描控制开关；扫描控制开关与扫描链一一对应；

第一数据选择器的输出端通过对应的扫描控制开关连接各扫描链的输入端。

具体的，扫描控制开关与扫描链的数量相同，也即扫描控制开关均有一个扫描控制开关与其连接。通过扫描控制开关，可以导通或断开某一条或某几条扫描链，从而在检测多条扫描链的情况下，可以定位到问题扫描链的具体位置。

在一个实施例中，如图4所示，还包括解压单元和压缩单元；

第一数据选择器通过压缩单元连接扫描链的输入端；第二数据选择器通过解压单元连接扫描链的输出端。

具体的，受芯片规模的影响，使用不压缩的模式扫描链的长度往往比较长，scanin/scan out的状态会难以同时观测；而在扫描链穿不通的情况下，工具诊断(diagnosis)也无法进行。在本申请中，通过压缩单元将测试数据进行压缩并输送给扫描链，并在扫描链的输出端通过解压单元将压缩的数据解压出来，以克服上述问题。

在一个实施例中，还提供了一种芯片测试系统，包括自动化测试设备以及多个如上述任一项的芯片测试设备。

具体的，上述芯片测试设备包括控制单元、扫描链、数据选择设备和寄存器设备；所述数据选择设备包括第一数据选择器、第二数据选择器和第三数据选择器；所述寄存器设备包括第一寄存器和第二寄存器；

所述第一寄存器的输入端用于连接自动化测试设备，输出端连接所述第一数据选择器的第一输入端；所述第一数据选择器的第二输入端用于连接所述自动化测试设备，输出端连接所述第二数据选择器的第一输入端和扫描链的输入端；所述第二数据选择器的第二输入端连接所述扫描链的输出端，输出端分别连接所述第二寄存器的输入端和所述第三数据选择器的第一输入端；所述第二寄存器输出端连接所述第三数据选择器的第二输出端；所述第三数据选择器的输出端用于连接所述自动化测试设备；所述控制单元分别连接所述第一数据选择器的使能端、所述第二数据选择器的使能端和所述第三数据选择器的使能端。

在一个实施例中，芯片测试系统还包括逻辑状态配置单元；

逻辑状态配置单元用于配置第一数据选择器的使能端、第二数据选择器的使能端和第三数据选择器的使能端。

具体的，芯片测试系统可以通过逻辑状态配置单元对第一数据选择器、第二数据选择器和第三数据选择器进行配置。举例而言，第一数据选择器的使能端为con1，第二数据选择器的使能端为con2，第三数据选择器的使能端为con3；当con1＝1，con2＝0，con3＝1时，相当于将ATE发送给芯片的数据，不经过扫描链scan chain，而是经过两级寄存器之后直接由scan out输出。芯片只通过三个数据选择器采集数据，输出ATE SO，比较期望数据和输出数据是否一致；

当con2＝1时，芯片进入测试模式，扫描链的输出(SO)与原有的扫描链测试路径相同。其中，在进入扫描测试模式或调试模式之前，数据选择器是可配置的；而在进入扫描测试模式之后，控制寄存器会保持先前配置的值，无法改写，直到退出扫描测试模式之后才可以重新配置。

在一个实施例中，还提供了一种芯片，包括多个如上述任一项的芯片测试设备。

在一个实施例中，本实用新型实施例还提供了一种蓝牙耳机，包括如上述的芯片。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片测试设备，其特征在于，包括控制单元、扫描链、数据选择设备和寄存器设备；所述数据选择设备包括第一数据选择器、第二数据选择器和第三数据选择器；所述寄存器设备包括第一寄存器和第二寄存器；

所述第一寄存器的输入端用于连接自动化测试设备，输出端连接所述第一数据选择器的第一输入端；所述第一数据选择器的第二输入端用于连接所述自动化测试设备，输出端连接所述第二数据选择器的第一输入端和扫描链的输入端；所述第二数据选择器的第二输入端连接所述扫描链的输出端，输出端分别连接所述第二寄存器的输入端和所述第三数据选择器的第一输入端；所述第二寄存器输出端连接所述第三数据选择器的第二输出端；所述第三数据选择器的输出端用于连接所述自动化测试设备；所述控制单元分别连接所述第一数据选择器的使能端、所述第二数据选择器的使能端和所述第三数据选择器的使能端。

2.根据权利要求1所述的芯片测试设备，其特征在于，所述第一寄存器的输入端包括第一D输入端和第一时钟信号输入端；所述第二寄存器的输入端包括第二D输入端和第二时钟信号输入端；所述第一D输入端、所述第一时钟信号输入端、所述第二D输入端和所述第二时钟信号输入端均用于连接所述自动化测试设备。

3.根据权利要求1所述的芯片测试设备，其特征在于，所述扫描链的数量为多个；

各所述扫描链的输入端连接所述第一数据选择器的输出端，输出端连接所述第二数据选择器的第二输入端。

4.根据权利要求3所述的芯片测试设备，其特征在于，还包括扫描控制开关；所述扫描控制开关与所述扫描链一一对应；

所述第一数据选择器的输出端通过对应的所述扫描控制开关连接各所述扫描链的输入端。

5.根据权利要求1所述的芯片测试设备，其特征在于，还包括解压单元和压缩单元；

所述第一数据选择器通过所述压缩单元连接所述扫描链的输入端；所述第二数据选择器通过所述解压单元连接所述扫描链的输出端。

6.根据权利要求1所述的芯片测试设备，其特征在于，所述第一寄存器和所述第二寄存器均为D型触发器。

7.一种芯片测试系统，其特征在于，包括自动化测试设备以及多个如权利要求1至6任一项所述的芯片测试设备。

8.根据权利要求7所述的芯片测试系统，其特征在于，所述芯片测试系统还包括逻辑状态配置单元；

所述逻辑状态配置单元用于配置所述第一数据选择器的使能端、所述第二数据选择器的使能端和所述第三数据选择器的使能端。

9.一种芯片，其特征在于，包括如权利要求1至6任一项所述的芯片测试设备。

10.一种蓝牙耳机，其特征在于，包括如权利要求9所述的芯片。

Images