CN116699372B - 一种芯片老化测试电路 - Google Patents

Abstract

本发明实施例公开了一种芯片老化测试电路。该芯片老化测试电路包括：老化输入控制模块，用于输出控制数据；选择模块，与老化输入控制模块电连接，用于选择输出的数据；伪随机数生成模块，与选择模块电连接，用于生成伪随机数；移位器，与伪随机数生成模块电连接，用于对伪随机数进行移位处理；老化测试沿检测模块，与老化输入控制模块电连接，并通过芯片中的扫描链与移位器电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试。本发明实施例提供的芯片老化测试电路，能够保证测试的可靠性。

Description

一种芯片老化测试电路

技术领域

本发明实施例涉及芯片老化测试技术，尤其涉及一种芯片老化测试电路。

背景技术

对于电子产品如手机、电脑等，芯片是必不可少的组成部分。芯片的寿命是影响其自身以及其所在产品性能的重要因素，因此，为保证芯片自身以及其所在产品性能，需对芯片进行老化测试。

目前，现有的芯片老化测试，通常是采用静态高温老化测试或动态老化测试，动态老化测试则需要耗费较高的外部资源，而静态高温老化测试存在测试可靠性较低的问题。

发明内容

本发明实施例提供一种芯片老化测试电路，以保证测试的可靠性。

本发明实施例提供了一种芯片老化测试电路，包括：

老化输入控制模块，用于输出控制数据；

选择模块，与老化输入控制模块电连接，用于选择输出的数据；

伪随机数生成模块，与选择模块电连接，用于生成伪随机数；

移位器，与伪随机数生成模块电连接，用于对伪随机数进行移位处理；

老化测试沿检测模块，与老化输入控制模块电连接，并通过芯片中的扫描链与移位器电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试。

可选的，上述芯片老化测试电路还包括压缩逻辑模块，移位器的输出端依次通过扫描链和压缩逻辑模块与老化测试沿检测模块电连接。

可选的，压缩逻辑模块包括多个逻辑单元和放大器，逻辑单元与放大器电连接，逻辑单元与扫描链电连接，放大器与老化测试沿检测模块电连接。

可选的，逻辑单元与扫描链一一对应，一个放大器对应两个逻辑单元。

可选的，上述芯片老化测试电路还包括老化测试管脚，老化测试管脚与老化输入控制模块电连接。

可选的，上述芯片老化测试电路还包括老化测试使能模块，老化测试使能模块与老化输入控制模块以及老化测试沿检测模块电连接。

可选的，上述芯片老化测试电路还包括扫描链路数据输入模块，扫描链路数据输入模块与选择模块电连接；选择模块具体用于选择输出扫描链路数据输入模块传输的数据或控制数据。

可选的，芯片老化测试电路设置在芯片，用于对芯片中的各个待测试节点进行老化测试。

可选的，待测试节点通过扫描链与芯片老化测试电路电连接。

可选的，扫描链具体用于将移位器输出的数据传输至待测试节点，并将待测试节点反馈的数据传输至老化测试沿检测模块。

本发明实施例提供的芯片老化测试电路，包括：老化输入控制模块，用于输出控制数据；选择模块，与老化输入控制模块电连接，用于选择输出的数据；伪随机数生成模块，与选择模块电连接，用于生成伪随机数；移位器，与伪随机数生成模块电连接，用于对伪随机数进行移位处理；老化测试沿检测模块，与老化输入控制模块电连接，并通过芯片中的扫描链与移位器电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试。本发明实施例提供的芯片老化测试电路，通过老化测试沿检测模块检测扫描链上的数据是否发生翻转，如在一定时间内检测到的扫描链上的数据均发生翻转，则可确定芯片正常无老化，若扫描链上的数据存在未翻转情况，则可确定芯片存在老化趋势，从而实现对芯片的老化测试，并保证测试的可靠性。

附图说明

图1是本发明实施例提供的一种芯片老化测试电路的结构框图；

图2是本发明实施例提供的一种芯片老化测试电路的结构示意图；

图3是本发明实施例提供的一种老化测试管脚和芯片的结构框图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是本发明实施例提供的一种芯片老化测试电路的结构框图，图2是本发明实施例提供的一种芯片老化测试电路的结构示意图。参考图1和图2，芯片老化测试电路包括：老化输入控制模块10、选择模块20、伪随机数生成模块30、移位器40和老化测试沿检测模块50。

其中，老化输入控制模块10用于输出控制数据；选择模块20与老化输入控制模块10电连接，用于选择输出的数据；伪随机数生成模块30与选择模块20电连接，用于生成伪随机数；移位器40与伪随机数生成模块30电连接，用于对伪随机数进行移位处理；老化测试沿检测模块50与老化输入控制模块10电连接，并通过芯片中的扫描链与移位器40电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试。

具体的，老化输入控制模块10可生成控制数据，并将生成的控制数据传输至选择模块20，选择模块20可选择是否输出控制数据。当选择模块20选择输出控制数据时，选择模块20将控制数据传输至伪随机数生成模块30。伪随机数生成模块30接收到控制数据时，可生成伪随机数，并将生成的伪随机数传输至移位器40，移位器40对接收到的伪随机数进行移位处理，并将移位处理后的伪随机数传输至芯片的扫描链，若芯片正常无老化，则扫描链传输的数据进行了翻转如将0翻转为1,1翻转为0。老化测试沿检测模块50可检测扫描链上的数据是否发生翻转，在一定时间内检测到的扫描链上的数据均发生翻转，则可确定芯片正常无老化，若扫描链上的数据存在未翻转情况，则可确定芯片存在老化趋势，从而实现芯片的老化测试。

进一步地，伪随机数生成模块30可周期性地生成伪随机数，在进行芯片老化测试时，可先对伪随机数生成模块30进行初始化设置，也是伪随机序列的种子设置。通常情况下伪随机数生成模块30中设置的种子对应的伪随机序列的最高位设置为1，其他位为0。利用线性反馈原理在每次进行移位时，伪随机数生成模块30的输出可以根据设定的种子进行有序的变化(伪随机)，然后通过移位器40和扫描链将数据传输至与扫描链连接的待测试节点，再经过压缩逻辑(可以旁路掉)将数据传输至老化测试沿检测模块50，从而检测数据是否有0/1翻转，以监视老化测试时芯片状态。在经过 2^n (n为伪随机序列的比特数)移位周期后，伪随机数生成模块30的输出遍历完所有可能的组合，芯片内部的所有待测节点必然经历了0和1的翻转(通常所需时间小于2^n移位周期对应的时间)，并且在整个测试扫描移位过程中，老化测试沿检测模块50可以有效地将被测逻辑的结果即接收到的数据收集记录，通过JTAG观测对应寄存器，得知各个节点翻转的情况，以监视老化测试时芯片的状态。

本实施例提供的芯片老化测试电路，包括：老化输入控制模块，用于输出控制数据；选择模块，与老化输入控制模块电连接，用于选择输出的数据；伪随机数生成模块，与选择模块电连接，用于生成伪随机数；移位器，与伪随机数生成模块电连接，用于对伪随机数进行移位处理；老化测试沿检测模块，与老化输入控制模块电连接，并通过芯片中的扫描链与移位器电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试。本实施例提供的芯片老化测试电路，通过老化测试沿检测模块检测扫描链上的数据是否发生翻转，如在一定时间内检测到的扫描链上的数据均发生翻转，则可确定芯片正常无老化，若扫描链上的数据存在未翻转情况，则可确定芯片存在老化趋势，从而实现对芯片的老化测试，并保证测试的可靠性。

可选的，上述芯片老化测试电路还包括压缩逻辑模块60，移位器40的输出端依次通过扫描链和压缩逻辑模块60与老化测试沿检测模块50电连接。

具体的，参考图2，压缩逻辑模块60可对扫描链传输的数据进行压缩，如将扫描链传输的数据进行成倍压缩。由于扫描链上传输的数据较大，通过压缩逻辑模块60对数据进行压缩，并将压缩后的数据传输至老化测试沿检测模块50，以减轻老化测试沿检测模块50的工作压力。

另外，芯片老化测试电路可包括压缩工作模式和旁路工作模式，在压缩工作模式，扫描链传输至老化测试沿检测模块50的数据通过压缩逻辑模块60进行压缩再传输至老化测试沿检测模块50，这种工作模式测试的数据随机性强，均匀性强，多数情况采用压缩工作模式，扫描链的状态和压缩逻辑模块60的工作状态均可以由老化测试沿检测模块50监控。在旁路工作模式，伪随机数生成模块30、移位器40旁路掉，由老化输入控制模块10、选择模块20和老化测试沿检测模块50进行工作，这种工作模式测试的数据随机性较弱，较少使用。在对芯片进行老化测试时，老化测试沿检测模块清零，使能老化输入控制模块10，伪随机数生成模块30复位到初始状态(全0)，老化输入控制模块10对伪随机数生成模块30进行配置(全1)，然后伪随机数生成模块30配置种子，通常种子对应的伪随机序列的最高位为1，其他位均为0即可。移位器40对伪随机数生成模块30生成的伪随机数进行移位操作，并等待。等待时间的计算：可以根据伪随机数的位宽，计算出在多少移位周期后，伪随机数生成模块30可以完成所有伪随机数的遍历。通常只需进行10K 周期即可完成对所有节点的0和1的翻转，并且由于很强的随机性，待测试逻辑可以达到较高的翻转率(>90%)。在等待时间中可以周期性的访问老化测试沿检测模块，监视扫描链的状态(是否在正常进行移位操作)，以及其他模块是否在正常工作。读取操作自动复位老化测试沿检测模块，方便周期性的监视。这样只需要交替使用上述的压缩工作模式和旁路工作模式，并周期性的访问老化测试沿检测模块，即可实现对芯片老化测试的目的。

参考图2，可选的，压缩逻辑模块60包括多个逻辑单元61和放大器62，逻辑单元61与放大器62电连接，逻辑单元61与扫描链电连接，放大器62与老化测试沿检测模块50电连接。

其中，放大器62的输入端与逻辑单元61电连接，放大器62的输出端与老化测试沿检测模块50电连接。逻辑单元61的输入端与扫描链电连接，逻辑单元61的输出端与放大器62的输入端电连接。逻辑单元61可将扫描链传输的数据进行逻辑运算如逻辑与运算，并将逻辑运算后的数据传输至放大器62的输入端，放大器62对输入端接收的数据进行压缩，并将压缩后的数据通过放大器62的输出端传输至老化测试沿检测模块50，以节省数据空间。

可选的，逻辑单元61与扫描链一一对应，一个放大器62对应两个逻辑单元61。

具体的，放大器62对应的两个逻辑单元61分别与放大器62的两个输入端电连接，即放大器62的每个输入端对应连接一个逻辑单元61。逻辑单元61可以包括逻辑门如与门，放大器62的两个输入端分别接收各自对应的逻辑单元61传输的数据，以将各逻辑单元61的数据传输至放大器62。

可选的，上述芯片老化测试电路还包括老化测试管脚70，老化测试管脚70与老化输入控制模块10电连接。

示例性地，图3是本发明实施例提供的一种老化测试管脚和芯片的结构框图。参考图3，老化测试管脚70为JTAG IO管脚，可对芯片中各个模块Block0-Blockm+n中的各节点进行测试。芯片需要进行老化测试时，老化测试管脚70可与老化输入控制模块10电连接，以通过老化测试管脚70驱动芯片老化测试电路，从而使得芯片老化测试电路开始工作，并对芯片中各模块Block0-Blockm+n的节点进行老化测试。

继续参考图2，可选的，上述芯片老化测试电路还包括老化测试使能模块80，老化测试使能模块80与老化输入控制模块10以及老化测试沿检测模块50电连接。

具体的，老化测试使能模块80可使能老化输入控制模块10和老化测试沿检测模块50，老化输入控制模块10和老化测试沿检测模块50均工作，以使得老化输入控制模块10输出控制数据，并由老化测试沿检测模块50接收扫描链上传输的数据。

继续参考图2，可选的，上述芯片老化测试电路还包括扫描链路数据输入模块90，扫描链路数据输入模块90与选择模块20电连接；选择模块20具体用于选择输出扫描链路数据输入模块90传输的数据或控制数据。

具体的，扫描链路数据输入模块90可输出扫描链路数据，选择模块20接收扫描链路数据输入模块90传输的扫描链路数据以及老化输入控制模块10传输的控制数据。选择模块20可选择输出扫描链路数据或控制数据，扫描链路数据或控制数据可以相同也可以不同，具体可根据实际测试需求确定，在此不做限定。

可选的，芯片老化测试电路设置在芯片，用于对芯片中的各个待测试节点进行老化测试。

其中，芯片老化测试电路设置在芯片，使得芯片本身即具有老化测试功能，无需消耗大量外部资源。芯片中有多个待测试节点，芯片老化测试电路可对各个待测试节点进行老化测试，以保证芯片老化测试的可靠性。

可选的，待测试节点通过扫描链与芯片老化测试电路电连接。

具体的，芯片老化测试电路传输至扫描链的数据，由扫描链传输至待测试节点，并通过扫描链将待测试节点反馈的数据传输至芯片老化测试电路，以使得芯片老化测试电路根据扫描链传输的数据对芯片进行老化测试。

可选的，扫描链具体用于将移位器40输出的数据传输至待测试节点，并将待测试节点反馈的数据传输至老化测试沿检测模块50。

具体的，芯片老化测试电路中的移位器40将移位处理后的伪随机数传输至芯片的扫描链，扫描链将接收到的数据传输至待测试节点，并接收待测试节点反馈的数据，扫描链将接收到的数据传输至老化测试沿检测模块50，以使得老化测试沿检测模块50根据扫描链传输的数据对芯片进行老化测试，如根据数据的翻转情况检测芯片的老化程度，在一定时间内，扫描链传输至老化测试沿检测模块50的数据，相比移位器40传输至扫描链的数据均发生翻转，则可确定芯片正常无老化，若扫描链上的数据存在未翻转情况，则可确定芯片存在老化趋势。

需要说明的是，上述一定时间的具体值可根据实际检测需求确定，在此不做限定。

本实施例提供的芯片老化测试电路，包括：老化输入控制模块，用于输出控制数据；选择模块，与老化输入控制模块电连接，用于选择输出的数据；伪随机数生成模块，与选择模块电连接，用于生成伪随机数；移位器，与伪随机数生成模块电连接，用于对伪随机数进行移位处理；老化测试沿检测模块，与老化输入控制模块电连接，并通过芯片中的扫描链与移位器电连接；用于检测扫描链上的数据是否发生翻转，以对芯片进行老化测试；还包括压缩逻辑模块，移位器的输出端依次通过扫描链和压缩逻辑模块与老化测试沿检测模块电连接，压缩逻辑模块包括多个逻辑单元和放大器，逻辑单元与放大器电连接，逻辑单元与扫描链电连接，放大器与老化测试沿检测模块电连接；并且，逻辑单元与扫描链一一对应，一个放大器对应两个逻辑单元。本实施例提供的芯片老化测试电路，通过老化测试沿检测模块检测扫描链上的数据是否发生翻转，如在一定时间内检测到的扫描链上的数据均发生翻转，则可确定芯片正常无老化，若扫描链上的数据存在未翻转情况，则可确定芯片存在老化趋势，从而实现对芯片的老化测试，并保证测试的可靠性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种芯片老化测试电路，其特征在于，包括：

老化输入控制模块，用于输出控制数据；

选择模块，与所述老化输入控制模块电连接，用于选择输出的数据；

伪随机数生成模块，与所述选择模块电连接，用于生成伪随机数；

移位器，与所述伪随机数生成模块电连接，用于对所述伪随机数进行移位处理；

老化测试沿检测模块，与所述老化输入控制模块电连接，并通过芯片中的扫描链与所述移位器电连接；用于检测所述扫描链上的数据是否发生翻转，以对芯片进行老化测试；

还包括压缩逻辑模块，所述移位器的输出端依次通过所述扫描链和所述压缩逻辑模块与所述老化测试沿检测模块电连接；

所述压缩逻辑模块包括多个逻辑单元和放大器，所述逻辑单元与所述放大器电连接，所述逻辑单元与所述扫描链电连接，所述放大器与所述老化测试沿检测模块电连接。

2.根据权利要求1所述的芯片老化测试电路，其特征在于，所述逻辑单元与所述扫描链一一对应，一个所述放大器对应两个所述逻辑单元。

3.根据权利要求1所述的芯片老化测试电路，其特征在于，还包括老化测试管脚，所述老化测试管脚与所述老化输入控制模块电连接。

4.根据权利要求1所述的芯片老化测试电路，其特征在于，还包括老化测试使能模块，所述老化测试使能模块与所述老化输入控制模块以及所述老化测试沿检测模块电连接。

5.根据权利要求1所述的芯片老化测试电路，其特征在于，还包括扫描链路数据输入模块，所述扫描链路数据输入模块与所述选择模块电连接；所述选择模块具体用于选择输出所述扫描链路数据输入模块传输的数据或所述控制数据。

6.根据权利要求1所述的芯片老化测试电路，其特征在于，所述芯片老化测试电路设置在芯片，用于对所述芯片中的各个待测试节点进行老化测试。

7.根据权利要求6所述的芯片老化测试电路，其特征在于，所述待测试节点通过所述扫描链与所述芯片老化测试电路电连接。

8.根据权利要求7所述的芯片老化测试电路，其特征在于，所述扫描链具体用于将所述移位器输出的数据传输至所述待测试节点，并将所述待测试节点反馈的数据传输至所述老化测试沿检测模块。