CN109406902A - 逻辑扫描老化测试系统 - Google Patents

逻辑扫描老化测试系统 Download PDF

Info

Publication number
CN109406902A
CN109406902A CN201811438616.1A CN201811438616A CN109406902A CN 109406902 A CN109406902 A CN 109406902A CN 201811438616 A CN201811438616 A CN 201811438616A CN 109406902 A CN109406902 A CN 109406902A
Authority
CN
China
Prior art keywords
test
burn
access port
controller
inside modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811438616.1A
Other languages
English (en)
Other versions
CN109406902B (zh
Inventor
许小丽
张心标
曾辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese Corp Dawning Information Industry Chengdu Co Ltd
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chinese Corp Dawning Information Industry Chengdu Co Ltd
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinese Corp Dawning Information Industry Chengdu Co Ltd, Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chinese Corp Dawning Information Industry Chengdu Co Ltd
Priority to CN201811438616.1A priority Critical patent/CN109406902B/zh
Publication of CN109406902A publication Critical patent/CN109406902A/zh
Application granted granted Critical
Publication of CN109406902B publication Critical patent/CN109406902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003—Environmental or reliability tests

Abstract

本发明提供一种逻辑扫描老化测试系统。所述系统包括测试访问端口、多个控制器以及与每个控制器对应的模块内部老化测试相关控制电路，其中，所述测试访问端口为状态控制器，与每个控制器连接，用于控制捕获、移位或更新状态的跳转；所述控制器，与所对应的模块内部老化测试相关控制电路连接，用于产生老化测试需要的控制信号并发送给所述模块内部老化测试相关控制电路，并将所述模块内部老化测试相关控制电路生成的老化测试的结果发送给所述测试访问端口；所述模块内部老化测试相关控制电路，用于根据所述控制器产生的老化测试需要的控制信号，对待测电路进行老化测试，生成老化测试的结果。本发明能够降低芯片逻辑扫描老化测试的成本。

Description

逻辑扫描老化测试系统
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种逻辑扫描老化测试系统。
背景技术
随着工艺尺寸的急剧缩小，数字电路性能带来大幅度提高的同时，也给数字电路的可靠性带来了更多新的挑战。目前，老化是影响数字电路可靠性的主要问题之一。老化会导致晶体管阈值电压的升高，逻辑门单元翻转速度减慢，电路时延增大，导致时序违例的发生，最终引起电路失效。对芯片进行老化测试可以剔除容易发生“早期失效”的元器件，使批量元器件缩短失效期，提前进入稳定的工作期，从而提高芯片的可靠性。
现有的逻辑扫描老化测试一般是激励矢量老化测试，激励矢量老化测试主要基于固定性故障测试，使用现有的自动测试向量生成(Automatic Test Pattern Generation，ATPG)算法设计老化测试时所需要的测试向量。它通过给芯片各管脚输入ATPG生成的测试向量，控制芯片内部的寄存器和组合逻辑一起翻转，和芯片固定故障测试十分相似。
芯片逻辑扫描老化测试中，广泛采用的ATPG测试矢量产生方法，可以较好的压缩备选测试向量集合，优选产生漏电功耗大的激励矢量。
在芯片进行老化时，老化测试机和芯片的电接触管脚包括电源、地、时钟和其他信号输入输出管脚。基于ATPG测试矢量产生方法，在老化测试的时候，需要使用与固定故障扫描测试(Stuck-at-Fault Scan Test)一样的管脚，除了电源、地外，还包括JTAG(JointTest Action Group，联合测试工作组)管脚、扫描输入、扫描输出、扫描使能等信号管脚，数量很多。当需要进行老化测试的芯片数量也很多的时候，对老化测试机系统、信号分配板等的花费就会很大，这样会导致成本大大增加。同时，在测试过程中，随着探针与芯片管脚的不断接触，两者之间的接触电阻会不断增大，从而严重影响测试结果。
发明内容
本发明提供的逻辑扫描老化测试系统，能够降低芯片逻辑扫描老化测试的成本。
第一方面，本发明提供一种逻辑扫描老化测试系统，包括测试访问端口、多个控制器以及与每个控制器对应的模块内部老化测试相关控制电路，其中，
所述测试访问端口为状态控制器，与每个控制器连接，用于控制捕获、移位或更新状态的跳转；
所述控制器，与所对应的模块内部老化测试相关控制电路连接，用于产生老化测试需要的控制信号并发送给所述模块内部老化测试相关控制电路，并将所述模块内部老化测试相关控制电路生成的老化测试的结果发送给所述测试访问端口；
所述模块内部老化测试相关控制电路，用于根据所述控制器产生的老化测试需要的控制信号，对待测电路进行老化测试，生成老化测试的结果。
可选地，所述测试访问端口包括5个JTAG测试管脚，其中，四个输入管脚：测试数据输入、测试时钟、测试模式选择和测试复位；以及一个输出管脚：测试数据输出。
可选地，所述测试访问端口还输出包括ClockDR、UpdateDR、shiftDR、ClockIR、UpdateIR、ShiftIR、Select和Enable信号，用于对后续子网络进行配置和控制。
可选地，模块内部老化测试相关控制电路包括测试数据寄存器、老化信号相关的多路选择器、线性反馈移位寄存器、待测电路以及多输入信号特征寄存器，其中，
所述测试数据寄存器，用于产生控制系统进入老化测试模式的信号、老化测试时的扫描使能信号以及扫描通道在老化测试时的值；
所述多路选择器，用于对老化测试相关信号进行切换；
所述线性反馈移位寄存器，用于生成老化随机测试向量，作为待测电路扫描链的输入；
所述待测电路在扫描老化测试时，所有的寄存器在扫描链上；
所述多输入信号特征寄存器，用于将待测电路扫描链的输出进行向量压缩。
可选地，所述多路选择器有三个，当进入老化测试模式时，第一多路选择器用于将数据通道值切换为所述测试数据寄存器输出的扫描通道老化值，第二多路选择器用于将扫描使能信号切换为所述测试数据寄存器产生的扫描使能信号，第三多路选择器用于将时钟切换为老化测试时钟。
可选地，在所述第二多路选择器切换得到的扫描使能信号以及由所述第三多路选择器切换得到的老化测试时钟的作用下，以所述线性反馈移位寄存器生成的老化随机测试向量作为待测电路扫描链的输入，进行老化测试，得到待测电路扫描链的输出。
可选地，所述控制器，用于将接收到的各模块的多输入信号特征寄存器的值通过所述测试访问端口的测试数据输出管脚串行发送给所述测试访问端口。
可选地，所述测试访问端口，用于从测试数据输出管脚检测传输的数据是否正常，若正常，则芯片正常老化，否则芯片失效。
可选地，所述测试访问端口为基于IEEE1149.1协议的标准测试访问端口。
可选地，所述控制器为基于IEEE1500或IEEE1687的控制节点。
本发明实施例提供的逻辑扫描老化测试系统，主要基于芯片已有的可测性设计的网络架构，如IEEE1149.1/IEEE1500等，采用线性反馈移位寄存器进行老化随机测试向量的生成，老化测试过程类似于固定故障扫描测试，最后多输入信号特征寄存器的值通过IEEE1149/IEEE1500/IEEE1687的网络从TDO端口串行移出。与现有技术相比，本发明充分利用芯片可测性设计的网络架构，没有额外增加太多的面积；在老化测试时，除了电源、地、测试时钟外，只需要JTAG相关的几个管脚；使用LFSR生成老化随机测试向量，不需要从外部管脚输入测试向量。与现有技术相比，本发明可以大大降低逻辑扫描老化测试需要的老化测试系统和信号分配板的花费，大大降低了逻辑扫描老化测试的成本。
附图说明
图1为本发明实施例提供的逻辑扫描老化测试系统的结构示意图；
图2为本发明实施例提供的模块内部老化测试相关控制电路的结构示意图；
图3为本发明实施例提供的逻辑扫描老化测试系统的工作流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种逻辑扫描老化测试系统，如图1所示，所述系统主要包括TAP(Test Access Port，测试访问端口)、Controller(控制器)、各模块内部老化测试相关控制电路。
TAP是基于IEEE1149.1协议的标准测试访问端口，是一个状态控制器，用于控制捕获、移位、更新等状态的跳转。
TAP主要包括5个JTAG测试管脚，其中，四个输入管脚：测试数据输入(TDI)、测试时钟(TCK)、测试模式选择(TMS)、测试复位(TRSTn)；以及一个输出管脚：测试数据输出(TDO)。TAP还可以输出包括ClockDR、UpdateDR、shiftDR、ClockIR、UpdateIR、ShiftIR、Select、Enable等信号，用来对后续子网络进行配置和控制。
通过TAP可以给整个系统网络进行配置，同时老化测试的MISR((Multi InputSignature Register，多输入信号特征寄存器)值可以通过TDO从芯片管脚输出进行观测。
Controller是可测性设计网络结构的各个节点控制器。它可以是基于IEEE1500/IEEE1687的控制节点。Controller用于产生老化测试需要的控制信号，同时还可以把老化测试的结果从模块内部移出给顶层TAP。
模块内部老化测试相关控制电路如图2所示，它主要包括测试数据寄存器(TDR，Test Data Register)、老化信号相关的多路选择器(MUX)、线性反馈移位寄存器(LinearFeedback Shifting Register，LFSR)、待测电路(Design Under Test，DUT)以及多输入信号特征寄存器(MISR)。
其中测试数据寄存器(TDR)用来产生控制系统进入老化测试模式的信号(Burn_in_mode)，老化测试时的扫描使能信号(Se_burn_in)，扫描通道在老化测试时的值(Channel_in_burn_in)。
多路选择器(MUX)用来对老化测试相关信号进行切换。当进入老化测试模式时(Burn_in_mode有效)，MUX1用来使数据通道值(channel_value)切换为TDR输出的扫描通道老化值Channel_in_burn，MUX2用来使扫描使能信号切换为TDR产生的扫描使能信号(Se_burn_in)，MUX3用来使时钟切换为老化测试时钟(Clk_burn_in)。
线性反馈移位寄存器(LFSR)用来生成老化随机测试向量，作为待测电路扫描链的输入(scan_in)。
待测电路(DUT)在扫描老化测试时，所有的寄存器在扫描链上，工作状态和固定故障扫描测试类似。在MUX2切换得到的扫描使能信号(Se_burn_in)以及由MUX3切换得到的老化测试时钟(Clk_burn_in)的作用下，以所述线性反馈移位寄存器生成的老化随机测试向量作为待测电路扫描链的输入(scan_in)，进行老化测试，得到待测电路扫描链的输出(scan_out)。
多输入信号特征寄存器把待测电路扫描链的输出(scan_out)进行向量压缩。
所述控制器，还用于将接收到的各模块的多输入信号特征寄存器的值通过所述测试访问端口的测试数据输出管脚(TDO)串行发送给所述测试访问端口。
如图3所示，本发明实施例提供的逻辑扫描老化测试系统的工作流程包括如下步骤：
S301、检测测试板是否完全复位，当测试板完全复位时，执行下述步骤。
S302、老化参数传递。
S303、给芯片测试管脚传递向量，进入逻辑扫描老化测试模式。
S304、使能扫描测试信号。
S305、初始化LFSR和MISR。
S306、扫描链开始进行老化测试。
S307、待测电路扫描链的输出传给MISR。
S308、各模块MISR的值传递给控制器。
S309、MISR的值从顶层测试访问端口的测试数据输出管脚串行输出。
S310、从TDO管脚检测传出的数据是否正常，若正常，则转至步骤S311，否则转至步骤S312。
S311、芯片正常老化。
S312、芯片失效。
本发明实施例提供的逻辑扫描老化测试系统，主要基于芯片已有的可测性设计的网络架构，如IEEE1149.1/IEEE1500等，采用线性反馈移位寄存器进行老化随机测试向量的生成，老化测试过程类似于固定故障扫描测试，最后多输入信号特征寄存器的值通过IEEE1149/IEEE1500/IEEE1687的网络从TDO端口串行移出。与现有技术相比，本发明充分利用芯片可测性设计的网络架构，没有额外增加太多的面积；在老化测试时，除了电源、地、测试时钟外，只需要JTAG相关的几个管脚；使用LFSR生成老化随机测试向量，不需要从外部管脚输入测试向量。与现有技术相比，本发明可以大大降低逻辑扫描老化测试需要的老化测试系统和信号分配板的花费，大大降低了逻辑扫描老化测试的成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种逻辑扫描老化测试系统，其特征在于，包括测试访问端口、多个控制器以及与每个控制器对应的模块内部老化测试相关控制电路，其中，
所述测试访问端口为状态控制器，与每个控制器连接，用于控制捕获、移位或更新状态的跳转；
所述控制器，与所对应的模块内部老化测试相关控制电路连接，用于产生老化测试需要的控制信号并发送给所述模块内部老化测试相关控制电路，并将所述模块内部老化测试相关控制电路生成的老化测试的结果发送给所述测试访问端口；
所述模块内部老化测试相关控制电路，用于根据所述控制器产生的老化测试需要的控制信号，对待测电路进行老化测试，生成老化测试的结果。
2.根据权利要求1所述的系统，其特征在于，所述测试访问端口包括5个JTAG测试管脚，其中，四个输入管脚：测试数据输入、测试时钟、测试模式选择和测试复位；以及一个输出管脚：测试数据输出。
3.根据权利要求2所述的系统，其特征在于，所述测试访问端口还输出包括ClockDR、UpdateDR、shiftDR、ClockIR、UpdateIR、ShiftIR、Select和Enable信号，用于对后续子网络进行配置和控制。
4.根据权利要求1至3中任一项所述的系统，其特征在于，模块内部老化测试相关控制电路包括测试数据寄存器、老化信号相关的多路选择器、线性反馈移位寄存器、待测电路以及多输入信号特征寄存器，其中，
所述测试数据寄存器，用于产生控制系统进入老化测试模式的信号、老化测试时的扫描使能信号以及扫描通道在老化测试时的值；
所述多路选择器，用于对老化测试相关信号进行切换；
所述线性反馈移位寄存器，用于生成老化随机测试向量，作为待测电路扫描链的输入；
所述待测电路在扫描老化测试时，所有的寄存器在扫描链上；
所述多输入信号特征寄存器，用于将待测电路扫描链的输出进行向量压缩。
5.根据权利要求4所述的系统，其特征在于，所述多路选择器有三个，当进入老化测试模式时，第一多路选择器用于将数据通道值切换为所述测试数据寄存器输出的扫描通道老化值，第二多路选择器用于将扫描使能信号切换为所述测试数据寄存器产生的扫描使能信号，第三多路选择器用于将时钟切换为老化测试时钟。
6.根据权利要求5所述的系统，其特征在于，在所述第二多路选择器切换得到的扫描使能信号以及由所述第三多路选择器切换得到的老化测试时钟的作用下，以所述线性反馈移位寄存器生成的老化随机测试向量作为待测电路扫描链的输入，进行老化测试，得到待测电路扫描链的输出。
7.根据权利要求5所述的系统，其特征在于，所述控制器，用于将接收到的各模块的多输入信号特征寄存器的值通过所述测试访问端口的测试数据输出管脚串行发送给所述测试访问端口。
8.根据权利要求7所述的系统，其特征在于，所述测试访问端口，用于从测试数据输出管脚检测传输的数据是否正常，若正常，则芯片正常老化，否则芯片失效。
9.根据权利要求1所述的系统，其特征在于，所述测试访问端口为基于IEEE1149.1协议的标准测试访问端口。
10.根据权利要求1所述的系统，其特征在于，所述控制器为基于IEEE1500或IEEE1687的控制节点。
CN201811438616.1A 2018-11-28 2018-11-28 逻辑扫描老化测试系统 Active CN109406902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811438616.1A CN109406902B (zh) 2018-11-28 2018-11-28 逻辑扫描老化测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811438616.1A CN109406902B (zh) 2018-11-28 2018-11-28 逻辑扫描老化测试系统

Publications (2)

Publication Number Publication Date
CN109406902A true CN109406902A (zh) 2019-03-01
CN109406902B CN109406902B (zh) 2021-03-19

Family

ID=65456168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811438616.1A Active CN109406902B (zh) 2018-11-28 2018-11-28 逻辑扫描老化测试系统

Country Status (1)

Country Link
CN (1) CN109406902B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111539176A (zh) * 2019-03-29 2020-08-14 成都海光集成电路设计有限公司 集成电路设计与制造的多实例时间预算
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路
CN114019268A (zh) * 2021-09-30 2022-02-08 惠科股份有限公司 老化测试方法、装置、设备及存储介质
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
CN115512672A (zh) * 2022-10-25 2022-12-23 业成科技（成都）有限公司 扫描驱动电路及其操作方法
CN116699372A (zh) * 2023-08-08 2023-09-05 北京燧原智能科技有限公司 一种芯片老化测试电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501250A (zh) * 2002-11-14 2004-06-02 株式会社瑞萨科技 多处理器系统
CN1729401A (zh) * 2002-12-20 2006-02-01 皇家飞利浦电子股份有限公司 通过单个测试访问端口连接多个测试访问端口控制器
CN101124547A (zh) * 2004-12-20 2008-02-13 皇家飞利浦电子股份有限公司 可测试的多处理器系统和用于测试处理器系统的方法
CN101228451A (zh) * 2005-07-22 2008-07-23 Nxp股份有限公司 可测试集成电路，系统级封装和测试指令集
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
CN103116121A (zh) * 2013-01-21 2013-05-22 合肥工业大学 基于自振荡回路的电路老化测试方法
CN106291313A (zh) * 2015-06-10 2017-01-04 飞思卡尔半导体公司 用于测试集成电路的方法和设备
US20170102431A1 (en) * 2015-10-07 2017-04-13 Lantiq Beteiligungs-GmbH & Co., KG On-Chip Test Pattern Generation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501250A (zh) * 2002-11-14 2004-06-02 株式会社瑞萨科技 多处理器系统
CN1729401A (zh) * 2002-12-20 2006-02-01 皇家飞利浦电子股份有限公司 通过单个测试访问端口连接多个测试访问端口控制器
CN101124547A (zh) * 2004-12-20 2008-02-13 皇家飞利浦电子股份有限公司 可测试的多处理器系统和用于测试处理器系统的方法
CN101228451A (zh) * 2005-07-22 2008-07-23 Nxp股份有限公司 可测试集成电路，系统级封装和测试指令集
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
CN103116121A (zh) * 2013-01-21 2013-05-22 合肥工业大学 基于自振荡回路的电路老化测试方法
CN106291313A (zh) * 2015-06-10 2017-01-04 飞思卡尔半导体公司 用于测试集成电路的方法和设备
US20170102431A1 (en) * 2015-10-07 2017-04-13 Lantiq Beteiligungs-GmbH & Co., KG On-Chip Test Pattern Generation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111539176A (zh) * 2019-03-29 2020-08-14 成都海光集成电路设计有限公司 集成电路设计与制造的多实例时间预算
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路
CN114019268A (zh) * 2021-09-30 2022-02-08 惠科股份有限公司 老化测试方法、装置、设备及存储介质
CN114019268B (zh) * 2021-09-30 2023-06-27 惠科股份有限公司 老化测试方法、装置、设备及存储介质
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
CN114076883B (zh) * 2021-11-10 2023-09-05 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
CN115512672A (zh) * 2022-10-25 2022-12-23 业成科技（成都）有限公司 扫描驱动电路及其操作方法
CN115512672B (zh) * 2022-10-25 2023-10-27 业成科技（成都）有限公司 扫描驱动电路及其操作方法
CN116699372A (zh) * 2023-08-08 2023-09-05 北京燧原智能科技有限公司 一种芯片老化测试电路
CN116699372B (zh) * 2023-08-08 2023-11-07 北京燧原智能科技有限公司 一种芯片老化测试电路

Also Published As

Publication number Publication date
CN109406902B (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
CN109406902A (zh) 逻辑扫描老化测试系统
US5396170A (en) Single chip IC tester architecture
US7574637B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
EP0882239B1 (en) Assembly and method for testing integrated circuit devices
US7036062B2 (en) Single board DFT integrated circuit tester
US20120204073A1 (en) Ieee 1149.1 interposer method and apparatus
US8412994B2 (en) Design-for-test technique to reduce test volume including a clock gate controller
CN103698689B (zh) 集成电路的老炼方法及老炼装置
US7761751B1 (en) Test and diagnosis of semiconductors
US20090307548A1 (en) Method and apparatus for performing logic built-in self-testing of an integrated circuit
US5621740A (en) Output pad circuit for detecting short faults in integrated circuits
TWI389129B (zh) 積體電路裝置
US11680981B2 (en) Test access port with address and command capability
US20140289576A1 (en) Semiconductor integrated circuit and method for self test of semiconductor integrated circuit
CN104049203A (zh) 具有边界扫描测试功能的管脚和包括该管脚的集成电路
US7478302B2 (en) Signal integrity self-test architecture
US10459029B2 (en) On-chip clock control monitoring
KR19980064249A (ko) Ｊｔａｇ 명령 디코드 테스트 레지스터 및 그 테스트 방법
CN101031809B (zh) 电路互联测试装置及其方法
US6742149B2 (en) Apparatus for testing semiconductor integrated circuits
CN102565664B (zh) 一种测试覆盖率的评估方法
KR100750397B1 (ko) 웨이퍼 검사장치의 멀티 테스트 구현시스템
KR20060095283A (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US10018672B2 (en) Reducing power requirements and switching during logic built-in-self-test and scan test
KR100672082B1 (ko) 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant