CN115512672A - 扫描驱动电路及其操作方法 - Google Patents

扫描驱动电路及其操作方法 Download PDF

Info

Publication number
CN115512672A
CN115512672A CN202211309814.4A CN202211309814A CN115512672A CN 115512672 A CN115512672 A CN 115512672A CN 202211309814 A CN202211309814 A CN 202211309814A CN 115512672 A CN115512672 A CN 115512672A
Authority
CN
China
Prior art keywords
circuit
pull
electrically connected
noise
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211309814.4A
Other languages
English (en)
Other versions
CN115512672B (zh
Inventor
陈得富
陈伯纶
陈俊达
黄达人
刘柏村
郑光廷
易庭翊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Original Assignee
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
Yecheng Optoelectronics Wuxi Co Ltd
General Interface Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interface Optoelectronics Shenzhen Co Ltd, Interface Technology Chengdu Co Ltd, Yecheng Optoelectronics Wuxi Co Ltd, General Interface Solution Ltd filed Critical Interface Optoelectronics Shenzhen Co Ltd
Priority to CN202211309814.4A priority Critical patent/CN115512672B/zh
Priority to TW111141695A priority patent/TWI829409B/zh
Priority to US18/064,278 priority patent/US11961489B1/en
Publication of CN115512672A publication Critical patent/CN115512672A/zh
Application granted granted Critical
Publication of CN115512672B publication Critical patent/CN115512672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

本揭示内容提出一种扫描驱动电路，其包含上拉输出充电电路、下拉放电电路、预充电电路、抗杂讯启动电路以及抗杂讯下拉放电电路。上拉输出充电电路电性连接输出端，下拉放电电路电性连接输出端。预充电电路透过驱动节点电性连接上拉输出充电电路与下拉放电电路。抗杂讯启动电路电性连接预充电电路。抗杂讯下拉放电电路电性连接抗杂讯启动电路，抗杂讯下拉放电电路电性连接驱动节点。扫描驱动电路能够防止在非工作状态漏电的问题。达到省功耗的效果。

Description

扫描驱动电路及其操作方法
技术领域
本揭示内容是有关于一种扫描驱动系统与扫描驱动方法，且特别是有关于一种扫描驱动电路与操作方法。
背景技术
近年来，随着显示器技术的蓬勃发展，高对比度度和低功耗等优势的主动式有机发光二极管显示技术已经在手机、平板、屏幕显示器被广泛使用。现今的市场中主要是以电晶体液晶显示器具有庞大的市占率，此技术主要是将面板技术进行整合以达到高信赖性与高分辨率等需求。显示器中扫描驱动电路的功能是将画素的开关电晶体进行开启以利数据写入液晶中的储存电容。
然而，现有的扫描驱动电路在非工作状态时，还是会有漏电，或是功耗等杂讯问题产生，可能导致信赖性下降。
由此可见，上述现有的扫描驱动电路，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能防止在非工作状态漏电的杂讯问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
发明内容
本揭示内容提出一种扫描驱动电路以及其操作方法，改善背景技术的问题。
在本揭示内容的一或多个实施例中，本揭示内容所提出的扫描驱动电路，其包含上拉输出充电电路、下拉放电电路、预充电电路、抗杂讯启动电路以及抗杂讯下拉放电电路。上拉输出充电电路电性连接输出端，下拉放电电路电性连接输出端。预充电电路通过驱动节点电性连接上拉输出充电电路与下拉放电电路。抗杂讯启动电路电性连接预充电电路。抗杂讯下拉放电电路电性连接抗杂讯启动电路，抗杂讯下拉放电电路电性连接驱动节点。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含电压增强电路。电压增强电路电性连接驱动节点。
在本揭示内容的一或多个实施例中，电压增强电路包含电晶体，电晶体通过电容器电性连接驱动节点。电晶体的一端电性连接电容器，电晶体的另一端与闸极电性耦合于下一级扫描驱动电路的驱动节点。
在本揭示内容的一或多个实施例中，预充电电路包含两电晶体，彼此串接。两电晶体电性连接于第一起始讯号端与驱动节点之间，两电晶体的两闸极电性连接第一频率讯号端。
在本揭示内容的一或多个实施例中，上拉输出充电电路包含电晶体以及另一电晶体，前述电晶体电性连接于第一电压端与输出端之间，前述电晶体的闸极电性连接于抗杂讯启动电路与抗杂讯下拉放电电路之间的连接点。前述另一电晶体电性连接于第二起始讯号端与第二频率讯号端之间，前述另一电晶体的闸极电性连接驱动节点。
在本揭示内容的一或多个实施例中，下拉输出充电电路包含电晶体以及另一电晶体。前述电晶体电性连接于第二电压端与第二起始讯号端之间，前述电晶体的闸极电性连接于抗杂讯启动电路与抗杂讯下拉放电电路之间的连接点。前述另一电晶体电性连接于输出端与第二电压端之间，前述另一电晶体的闸极电性连接驱动节点。
在本揭示内容的一或多个实施例中，抗杂讯启动电路包含两电晶体以及另两电晶体。前述两电晶体彼此串接，前述两电晶体电性连接于第二电压端与第一电压端之间，前述两电晶体中之一者的闸极电性连接预充电电路，前述两电晶体中之另一者的闸极电性连接第一电压端。前述另两电晶体彼此串接，前述另两电晶体电性连接于第二电压端与第一电压端之间，前述另两电晶体中之一者的闸极电性连接预充电电路，前述另两电晶体中之另一者的闸极电性连接于前述两电晶体之间。
在本揭示内容的一或多个实施例中，抗杂讯下拉放电电路包含两电晶体，彼此串接。两电晶体电性连接于第二电压端与驱动节点之间，两电晶体的两闸极电性连接抗杂讯启动电路。
在本揭示内容的一或多个实施例中，上拉输出充电电路电性连接第一电压端，下拉输出充电电路电性连接第二电压端，抗杂讯启动电路电性连接于第二电压端与第一电压端之间，抗杂讯下拉放电电路电性连接于第二电压端与驱动节点之间，第一电压端的第一电压位准高于第二电压端的第二电压位准。
在本揭示内容的一或多个实施例中，预充电电路受控于第一频率讯号端，预充电电路电性连接于第一起始讯号端与驱动节点之间，上拉输出充电电路与下拉输出充电电路皆电性连接第二起始讯号端，上拉输出充电电路电性连接第二频率讯号端，第二频率讯号端的第二频率讯号相反于第一频率讯号端的第一频率讯号。
在本揭示内容的一或多个实施例中，本揭示内容所提出的扫描驱动电路，其包含上拉输出充电电路、下拉放电电路、抗杂讯启动电路以及抗杂讯下拉放电电路。上拉输出充电电路电性连接第一电压端。下拉放电电路电性连接一第二电压端，第一电压端的第一电压位准高于第二电压端的第二电压位准。抗杂讯下拉放电电路通过驱动节点电性连接上拉输出充电电路与下拉放电电路，上拉输出充电电路与下拉放电电路电性连接输出端。抗杂讯启动电路电性连接抗杂讯下拉放电电路，于非工作状态时，抗杂讯启动电路启用抗杂讯下拉放电电路以下拉驱动节点的电位，藉以停用下拉放电电路并启用上拉输出充电电路，从而上拉输出端的电位。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含预充电电路。预充电电路电性连接于第一起始讯号端与驱动节点之间，预充电电路受控于第一频率讯号端，于起始区间，第一频率讯号端导通预充电电路，第一起始讯号端接收第一起始讯号，使预充电电路得以将驱动节点预充至第一驱动位准，藉以停用上拉输出充电电路并启用下拉放电电路，从而下拉输出端的电位以输出控制讯号。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含电压增强电路，电压增强电路电性连接驱动节点。于电压增强区间，电压增强电路将下一级扫描驱动电路的驱动节点的电压回授以对扫描驱动电路的驱动节点进行耦合，藉以将驱动节点从第一驱动位准冲高至第二驱动位准，使输出端的电位维持输出控制讯号。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含预充电电路，预充电电路电性连接于第一起始讯号端与驱动节点之间，预充电电路受控于第一频率讯号端。于输出完成区间，第一起始讯号端处于第二电压位准，第一频率讯号端导通预充电电路，使预充电电路得以将驱动节点的电位拉低，藉以启用上拉输出充电电路以上拉输出端的电位，从而完成控制讯号的输出。
在本揭示内容的一或多个实施例中，抗杂讯启动电路电性连接于第二电压端与第一电压端之间，抗杂讯下拉放电电路电性连接于第二电压端与驱动节点之间。于抗杂讯区间，抗杂讯启动电路将第二电压端电性隔离于抗杂讯启动电路与抗杂讯下拉放电电路之间的连接点，抗杂讯启动电路通过第一电压端的第一电压位准以提高连接点的电位以导通抗杂讯下拉放电电路，从而下拉驱动节点的电位。
在本揭示内容的一或多个实施例中，本揭示内容提出扫描驱动电路的操作方法，扫描驱动电路包含上拉输出充电电路、下拉放电电路、抗杂讯下拉放电电路与抗杂讯下拉放电电路，抗杂讯下拉放电电路通过驱动节点电性连接上拉输出充电电路与下拉放电电路，上拉输出充电电路与下拉放电电路电性连接输出端，操作方法包含：于非工作状态时，通过抗杂讯启动电路启用抗杂讯下拉放电电路以下拉驱动节点的电位；当驱动节点的电位被下拉时，停用下拉放电电路并启用上拉输出充电电路，从而上拉输出端的电位。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含预充电电路，操作方法更包含：于起始区间，通过预充电电路将驱动节点预充至第一驱动位准，藉以停用上拉输出充电电路并启用下拉放电电路，从而下拉输出端的电位以输出控制讯号。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含电压增强电路，操作方法更包含：于电压增强区间，通过电压增强电路将下一级扫描驱动电路的驱动节点的电压回授以对扫描驱动电路的驱动节点进行耦合，藉以将驱动节点从第一驱动位准冲高至第二驱动位准，使输出端的电位维持输出控制讯号。
在本揭示内容的一或多个实施例中，扫描驱动电路更包含预充电电路，操作方法更包含：于输出完成区间，通过预充电电路将驱动节点的电位拉低，藉以启用上拉输出充电电路以上拉输出端的电位，从而完成控制讯号的输出。
在本揭示内容的一或多个实施例中，抗杂讯启动电路电性连接于第二电压端第一电压端之间，第一电压端的第一电压位准高于第二电压端的第二电压位准，抗杂讯下拉放电电路电性连接于第二电压端与驱动节点之间，操作方法更包含：于抗杂讯区间，抗杂讯启动电路将第二电压端电性隔离于抗杂讯启动电路与抗杂讯下拉放电电路之间的一连接点，抗杂讯启动电路通过第一电压端的第一电压位准来提高连接点的电位以导通抗杂讯下拉放电电路，从而下拉驱动节点的电位。
综上所述，本揭示内容之技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。具体而言，本揭示内容的扫描驱动电路及其操作方法，能够防止在非工作状态漏电的问题。达到省功耗的效果。
以下将以实施方式对上述之说明作详细的描述，并对本揭示内容之技术方案提供更进一步的解释。
附图说明
为让本揭示内容之上述和其他目的、特征、优点与实施例能更明显易懂，所附附图之说明如下：
图1是依照本揭示内容一些实施例之一种扫描驱动电路的方块图；
图2是依照本揭示内容一些实施例之一种扫描驱动电路的操作方法的时序图；
图3和图4是依照本揭示内容一些实施例之各级扫描驱动电路的输出端的波形图；
图5和图6是依照本揭示内容一些实施例之各级扫描驱动电路的第二起始讯号端的波形图；
图7和图8是依照本揭示内容一些实施例之各级扫描驱动电路的驱动节点的波形图；以及
图9和图10是依照本揭示内容一些实施例之各级扫描驱动电路的连接点的波形图。
附图标记为：
100:扫描驱动电路
110:预充电电路
120:抗杂讯启动电路
130:抗杂讯下拉放电电路
140:上拉输出充电电路
150:下拉放电电路
160:电压增强电路
C7:电容器
CK1:第一频率讯号端
CK2:第二频率讯号端
Cout(n-1)、Cn-1:第一起始讯号端
Cout(n):第二起始讯号端
G(n)、Gn、q1、q10、q20、q30、q40、q50、q60、q70、q80、q90:输出端
Q:驱动节点
Q(n+1):驱动节点
Qb:连接点
T11、T12、T20、T21、T22、T31、T32、T41、T42、T51、T52、T53、T54:电晶体
VGH:第一电压端
VGL:第二电压端
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节之情况下实践本发明之实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于附图中。
为了使本揭示内容之叙述更加详尽与完备，可参照所附之附图及以下所述各种实施例，附图中相同之号码代表相同或相似之组件。另一方面，众所周知的组件与步骤并未描述于实施例中，以避免对本揭示内容造成不必要的限制。
关于本文中所使用之用词，除有特别注明外，通常具有每个用词使用在此领域中、在本案之内容中与特殊内容中的平常意义。某些用以描述本案之用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本案之描述上额外的引导。
于实施方式与申请专利范围中，除非内文中对于冠词有所特别限定，否则『一』与『该』可泛指单一个或复数个。
于实施方式与申请专利范围中，除非本文中有所特别限定，否则所提及的『设置于…』也包含『设置在…里』、『设置在…上』与『设置在…下』之涵意。
本文中所使用之『约』、『大约』或『大致』系用以修饰任何可些微变化的数量，但这种些微变化并不会改变其本质。于实施方式中若无特别说明，则代表以『约』、『大约』或『大致』所修饰之数值的误差范围一般是容许在百分之二十以内，较佳地是于百分之十以内，而更佳地则是于百分之五以内。
至于本文中所使用之『包含』、『包括』、『具有』及相似词汇，皆认定为开放式连接词。例如，『包含』表示组件、成分或步骤之组合中不排除权利要求未记载的组件、成分或步骤。
请参照图1，本揭示内容之技术态样是一种扫描驱动电路100，其可整合在显示器的玻璃上，或是广泛地运用在相关之技术环节。值得一提的是，本揭示内容之扫描驱动电路100能够防止在非工作状态漏电的问题。达到省功耗的效果。因此，本技术态样之扫描驱动电路100可达到相当的技术进步，并具有产业上的广泛利用价值。以下将搭配图1来说明扫描驱动电路100之具体实施方式。
应了解到，扫描驱动电路100的多种实施方式搭配图1进行描述。于以下描述中，为了便于解释，进一步设定许多特定细节以提供一或多个实施方式的全面性阐述。然而，本揭示内容可以在没有这些特定细节的情况下实施。于其他举例中，为了有效描述这些实施方式，已知结构与装置以方块图形式显示。此处使用的「举例而言」的用语，以表示「作为例子、实例或例证」的意思。此处描述的作为「举例而言」的任何实施例，无须解读为较佳或优于其他实施例。
图1是依照本揭示内容一些实施例之一种扫描驱动电路100的方块图。如图1所示，扫描驱动电路100可至少包含上拉输出充电电路140、下拉放电电路150、抗杂讯启动电路120以及抗杂讯下拉放电电路130。
在架构上，上拉输出充电电路140电性连接第一电压端VGH。下拉放电电路150电性连接第二电压端VGL，第一电压端VGH的第一电压位准高于第二电压端VGL的第二电压位准；举例而言，第一电压端VGH的第一电压位准可为相对高电压位准，第二电压端VGL的第二电压位准可为相对低电压位准，前述相对高电压位准可为正电压位准(如：约3V)，前述相对低电压位准可为负电压位准(如：约-3V)。抗杂讯启动电路120电性连接抗杂讯下拉放电电路130。抗杂讯下拉放电电路130通过驱动节点Q电性连接上拉输出充电电路140与下拉放电电路150，上拉输出充电电路140与下拉放电电路150电性连接输出端G(n)，其中n可为正整数；举例而言，G(1)表示第一级扫描驱动电路的输出端，G(10)表示第十级扫描驱动电路的输出端，G(20)表示第二十级扫描驱动电路的输出端，以此类推。输出端G(n)可电性连接画素电路中对应的开关电晶体。
通过上述架构，于非工作状态时，抗杂讯启动电路120启用抗杂讯下拉放电电路130以下拉驱动节点Q的电位，藉以停用下拉放电电路150并启用上拉输出充电电路140，从而上拉输出端G(n)的电位，使得画素电路中对应的开关电晶体(如：P型电晶体)关断。如此，扫描驱动电路100能够防止在非工作状态漏电的问题。达到省功耗的效果。
如图1所示，在本揭示内容的一或多个实施例中，扫描驱动电路100可包含预充电电路110。在架构上，预充电电110路通过驱动节点Q电性连接上拉输出充电电路150与下拉放电电路140，抗杂讯启动电路120电性连接预充电电路110。预充电电路110电性连接于第一起始讯号端Cout(n-1)与驱动节点Q之间，预充电电路110受控于第一频率讯号端CK1。
通过上述架构，若扫描驱动电路100于工作状态要开始输出控制讯号，于起始区间，第一频率讯号端CK1导通预充电电路110，第一起始讯号端Cout(n-1)接收第一起始讯号(如：约3V)，使预充电电路110得以将驱动节点Q预充至第一驱动位准(如：约2-3V)，藉以停用上拉输出充电电路140并启用下拉放电电路150，从而下拉输出端G(n)的电位(如：约-3V)以输出控制讯号(如：开启讯号)，控制讯号将画素电路的开关电晶体进行开启以利数据写入储存电容。
如图1所示，在本揭示内容的一或多个实施例中，扫描驱动电路100可包含电压增强电路160。在架构上，电压增强电路160电性连接驱动节点Q，电压增强电路160电性耦合于下一级扫描驱动电路的驱动节点Q(n+1)。
通过上述架构，在上述起始区间之后，于电压增强区间，电压增强电路160将下一级扫描驱动电路的驱动节点Q(n+1)的电压回授以对扫描驱动电路100的驱动节点Q进行耦合，藉以将驱动节点Q从第一驱动位准(如：约2-3V)冲高至第二驱动位准(如：约4-5V)，使输出端G(n)的电位维持输出控制讯号。藉此，扫描驱动电路100具有良好的驱动能力，使其输出的控制讯号得以有好的上升及下降时间。
在上述电压增强区间之后，于输出完成区间，第一起始讯号端Cout(n-1)处于第二电压位准(如：约-3V)，第一频率讯号端CK1导通预充电电路，使预充电电路110得以将驱动节点Q的电位拉低，藉以启用上拉输出充电电路140以上拉输出端G(n)的电位，从而完成控制讯号的输出。
如图1所示，在本揭示内容的一或多个实施例中，抗杂讯启动电路120电性连接于第二电压端VGL与第一电压端VGH之间，抗杂讯下拉放电电路130电性连接于第二电压端VGL与驱动节点Q之间。
通过上述架构，在上述输出完成区间之后，于抗杂讯区间，抗杂讯启动电路120将第二电压端VGL电性隔离于抗杂讯启动电路120与抗杂讯下拉放电电路130之间的连接点Qb，抗杂讯启动电路120通过第一电压端VGH的第一电压位准以提高连接点Qb的电位以导通抗杂讯下拉放电电路130，从而下拉驱动节点Q的电位。相较于传统的扫描驱动电路，扫描驱动电路100中增加防漏电设计(如：抗杂讯启动电路120以及抗杂讯下拉放电电路130)，能够增加电路的稳定性。
关于抗杂讯启动电路120的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，抗杂讯启动电路120包含彼此串接的电晶体T52、T51以及彼此串接的电晶体T54、T53。
在架构上，串接的电晶体T52、T51电性连接于第二电压端VGL与第一电压端VGH之间，电晶体T52的闸极电性连接预充电电路110，电晶体T51的闸极电性连接第一电压端VGH。串接的电晶体电性T54、T53连接于第二电压端VGL与第一电压端VGH之间，电晶体电性T54的闸极电性连接预充电电路110，电晶体电性T53的闸极电性连接于两电晶体T52、T51之间。
关于抗杂讯下拉放电电路130的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，抗杂讯下拉放电电路130包含电晶体T31、T32，彼此串接。
在架构上，串接的电晶体T31、T32电性连接于第二电压端VGL与驱动节点Q之间，电晶体T31、T32的两闸极电性连接抗杂讯启动电路120。于抗杂讯下拉放电电路130启用时，电晶体T31、T32导通。
关于电压增强电路160的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，电压增强电路160包含电晶体T20。在架构上，电晶体T20通过电容器C7电性连接驱动节点Q。电晶体T20的一端电性连接电容器C7，电晶体的T20另一端与闸极电性耦合于下一级扫描驱动电路的驱动节点Q(n+1)。藉此，电压增强电路160内部使用电容器C7的电容耦合个特性，并且搭配讯号回授，来进行驱动节点Q的电压增强动作，从而改善驱动能力。
关于预充电电路110的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，预充电电路110包含电晶体T11、T12，彼此串接。在架构上，电晶体T11、T12电性连接于第一起始讯号端Cout(n-1)与驱动节点Q之间，电晶体T11、T12的两闸极电性连接第一频率讯号端CK1。
关于上拉输出充电电路140的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，上拉输出充电电路140电性连接第一电压端VGH，上拉输出充电电路140电性连接第二起始讯号端Cout(n)，上拉输出充电电路140电性连接第二频率讯号端CK2。
具体而言，上拉输出充电电路140包含电晶体T21以及电晶体T42。在架构上，电晶体T21电性连接于第一电压端VGH与输出端G(n)之间，电晶体T21的闸极电性连接于抗杂讯启动电路120与抗杂讯下拉放电电路130之间的连接点Qb。电晶体T42电性连接于第二起始讯号端Cout(n)与第二频率讯号端CK2之间，电晶体T42的闸极电性连接驱动节点Q。
于上拉输出充电电路140启用时，电晶体T21导通，电晶体T42关断。相反地，于上拉输出充电电路140停用时，电晶体T21关断，电晶体T42导通。
关于下拉输出充电电路150的电路架构方面，如图1所示，在本揭示内容的一或多个实施例中，下拉输出充电电路150电性连接第二电压端VGL，下拉输出充电电路电性连接第二起始讯号端Cout(n)。
具体而言，下拉输出充电电路150包含电晶体T22以及电晶体T41。在架构上，电晶体T22电性连接于第二电压端VGL与第二起始讯号端Cout(n)之间，电晶体T22的闸极电性连接于抗杂讯启动电路120与抗杂讯下拉放电电路130之间的连接点Qb。电晶体T41电性连接于输出端G(n)与第二电压端VGL之间，电晶体T41的闸极电性连接驱动节点Q。
于下拉输出充电电路150启用时，电晶体T41导通，电晶体T22关断。相反地，于下拉输出充电电路150停用时，电晶体T41关断，电晶体T22导通。
于一控制实验中，若扫描驱动电路100省略抗杂讯启动电路120与抗杂讯下拉放电电路130，当显示器在进行操作时，大部分时间扫描驱动电路100(如：闸极驱动电路)皆处于关闭的状态，使内部液晶维持在显示色彩所需之电压值，而在电路操作上可能会受到电压源、频率讯号或是寄生电容耦合的杂讯干扰，使输出点G(n)产生误开启进而使面板产生闪烁或是错误的画面。因此，本发明的扫描驱动电路100通过抗杂讯区块(抗杂讯启动电路120与抗杂讯下拉放电电路130)，将输出点G(n)在非工作状态时通过电晶体T41持续上拉至高准位，避免开启画素电路的P型开关电晶体，使闸极线保持关闭，维持液晶内部电压值。
为了对上述扫描驱动电路100的操作方法做更进一步的阐述，请同时参照图1和图2，图2是依照本发明一实施例之一种扫描驱动电路100的操作方法的时序图。图2中Gn为图1的输出端G(n)，图2中Cn-1为图1的第一起始讯号端Cout(n-1)。如图2所示，操作方法包含起始区间P1、电压增强区间P2、输出完成区间P3以及于抗杂讯区间P4。在本揭示内容的一或多个实施例中，第二频率讯号端CK2的第二频率讯号相反于第一频率讯号端CK1的第一频率讯号。
于起始区间P1，第一起始讯号端Cout(n-1)接收具有第一电压位准的第一起始讯号，第一频率讯号端CK1的第一频率讯号为第一电压位准，第二频率讯号端CK2的第二频率讯号为第二电压位准，第二起始讯号端Cout(n)处于第二电压位准。举例而言，第一电压位准为约3V，第二电压位准为约-3V。预充电电路110的电晶体T11、T12导通，抗杂讯启动电路的电晶体T51、T52、T54导通，抗杂讯启动电路的电晶体T53关断，抗杂讯下拉放电电路130的电晶体T31、T32关断，电压增强电路160的电晶体T20关断，上拉输出充电电路140的电晶体T21关断，上拉输出充电电路140的电晶体T42导通，下拉放电电路150的电晶体T22关断，下拉放电电路150的电晶体T41导通。如此，于起始区间P1，通过预充电电路110将驱动节点Q预充至第一驱动位准，藉以停用上拉输出充电电路140并启用下拉放电电路150，从而下拉输出端G(n)的电位以输出控制讯号。
于电压增强区间P2，第一起始讯号端Cout(n-1)处于第二电压位准，第一频率讯号端CK1的第一频率讯号为第二电压位准，第二频率讯号端CK2的第二频率讯号为第一电压位准，第二起始讯号端Cout(n)接收具有第一电压位准的第二起始讯号。举例而言，第一电压位准为约3V，第二电压位准为约-3V。预充电电路110的电晶体T11、T12关断，抗杂讯启动电路的电晶体T51、T52、T54导通，抗杂讯启动电路的电晶体T53关断，抗杂讯下拉放电电路130的电晶体T31、T32关断，电压增强电路160的电晶体T20导通，上拉输出充电电路140的电晶体T21关断，上拉输出充电电路140的电晶体T42导通，下拉放电电路150的电晶体T22关断，下拉放电电路150的电晶体T41导通。如此，于电压增强区间P2，通过电压增强电路160将下一级扫描驱动电路的驱动节点Q(n+1)的电压回授以对扫描驱动电路的驱动节点Q进行耦合，藉以将驱动节点Q从第一驱动位准冲高至第二驱动位准，使输出端G(n)的电位维持输出控制讯号。
于输出完成区间P3，第一起始讯号端Cout(n-1)处于第二电压位准，第一频率讯号端CK1的第一频率讯号为第一电压位准，第二频率讯号端CK2的第二频率讯号为第二电压位准，第二起始讯号端Cout(n)处于第二电压位准。举例而言，第一电压位准为约3V，第二电压位准为约-3V。预充电电路110的电晶体T11、T12导通，抗杂讯启动电路的电晶体T51、T53导通，抗杂讯启动电路的电晶体T52、T54关断，抗杂讯下拉放电电路130的电晶体T31、T32导通，电压增强电路160的电晶体T20导通，上拉输出充电电路140的电晶体T21导通，上拉输出充电电路140的电晶体T42关断，下拉放电电路150的电晶体T22导通，下拉放电电路150的电晶体T41关断。如此，于输出完成区间P3，通过预充电电路110将驱动节点Q的电位拉低，藉以启用上拉输出充电电路140以上拉输出端G(n)的电位，从而完成控制讯号的输出。
于抗杂讯区间P4，第一起始讯号端Cout(n-1)处于第二电压位准，第一频率讯号端CK1的第一频率讯号为第二电压位准，第二频率讯号端CK2的第二频率讯号为第一电压位准，第二起始讯号端Cout(n)处于第二电压位准。举例而言，第一电压位准为约3V，第二电压位准为约-3V。预充电电路110的电晶体T11、T12导通，抗杂讯启动电路的电晶体T51、T53导通，抗杂讯启动电路的电晶体T52、T54关断，抗杂讯下拉放电电路130的电晶体T31、T32导通，电压增强电路160的电晶体T20导通，上拉输出充电电路140的电晶体T21导通，上拉输出充电电路140的电晶体T42关断，下拉放电电路150的电晶体T22导通，下拉放电电路150的电晶体T41关断。如此，于抗杂讯区间P4，抗杂讯启动电路120将第二电压端VGL电性隔离于抗杂讯启动电路120与抗杂讯下拉放电电路130之间的连接点Qb，抗杂讯启动电路120通过第一电压端VGH的第一电压位准来提高连接点Qb的电位以导通抗杂讯下拉放电电路130，从而下拉驱动节点Q的电位。
综合以上，举例而言，输出完成区间P3以及于抗杂讯区间P4皆可为非工作状态，但不以此为限。在本揭示内容的一或多个实施例中，于非工作状态时，通过抗杂讯启动电路120启用抗杂讯下拉放电电路130以下拉驱动节点Q的电位；当驱动节点Q的电位被下拉时，停用下拉放电电路150并启用上拉输出充电电路140，从而上拉输出端的电位G(n)，使得画素电路中对应的电晶体(如：P型电晶体)关断。如此，扫描驱动电路100的操作方法能够防止在非工作状态漏电的问题。达到省功耗的效果。
为了对各级扫描驱动电路的波形做具体阐述，参照图1-图10，图3和图4是依照本揭示内容一些实施例之各级扫描驱动电路100的输出端Q的波形图；图5和图6是依照本揭示内容一些实施例之各级扫描驱动电路的第二起始讯号端Cout(n)的波形图；图7和图8是依照本揭示内容一些实施例之各级扫描驱动电路的驱动节点Q的波形图；图9和图10是依照本揭示内容一些实施例之各级扫描驱动电路的连接点Qb的波形图。
如图1-图10所示，于一实验例中，仿真以第一电压端VGH为直流电压3V，第二电压端VGL为电压直流-3V，第一频率讯号端CK1、第二频率讯号端CK2接收高电压3V、低电压-3V的交流讯号。模拟计算输出端Gn上升时间与下降时间，上升时间定义为从-3V充电到3V中10％到90％电压变化所需的时间；下降时间定义为从3V放电到-3V中90％到10％的电压变化所需的时间。模拟将呈现模拟1～90级闸极线在常温之波形结果。
在常温摄氏25度下，第一级扫描驱动电路的输出端q1的上升时间约为99.9μs，下降时间约为0.142μs。第十级扫描驱动电路的输出端q10的上升时间约为100μs，下降时间约为0.191μs。第二十级扫描驱动电路的输出端q20的上升时间约为100μs，下降时间约为0.192μs。第三十级扫描驱动电路的输出端q30的上升时间约为100μs，下降时间约为0.192μs。第四十级扫描驱动电路的输出端q40的上升时间约为100μs，下降时间约为0.193μs。第五十级扫描驱动电路的输出端q50的上升时间约为100μs，下降时间约为0.192μs。第六十级扫描驱动电路的输出端q60的上升时间约为100μs，下降时间约为0.193μs。第七十级扫描驱动电路的输出端q70的上升时间约为100μs，下降时间约为0.193μs。第八十级扫描驱动电路的输出端q80的上升时间约为100μs，下降时间约为0.192μs。第九十级扫描驱动电路的输出端q90的上升时间约为100μs，下降时间约为0.192μs。
于应用上，举例而言，扫描驱动电路100具有数量相对较少的电晶体(如：薄膜电晶体)，并且消除传统闸极驱动电路所需的耦合电容，易于整合在显示器的玻璃上，无需额外的集成电路，不仅降低成本，且更精简架构，但不以此为限。
综上所述，本揭示内容之技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。具体而言，本揭示内容的扫描驱动电路100与操作方法，能够防止在非工作状态漏电的问题。达到省功耗的效果。
虽然本揭示内容已以实施方式揭露如上，然其并非用以限定本揭示内容，任何熟习此技艺者，在不脱离本揭示内容之精神和范围内，当可作各种之更动与润饰，因此本揭示内容之保护范围当视后附之申请专利范围所界定者为准。

Claims (20)

1.一种扫描驱动电路，其特征在于，包含：
上拉输出充电电路，电性连接输出端；
下拉放电电路，电性连接输出端；
预充电电路，通过驱动节点电性连接上述上拉输出充电电路与所述下拉放电电路；
抗杂讯启动电路，电性连接所述预充电电路；以及
抗杂讯下拉放电电路，电性连接所述抗杂讯启动电路，所述抗杂讯下拉放电电路电性连接所述驱动节点。
2.如权利要求1所述的扫描驱动电路，其特征在于，更包含：电压增强电路，电性连接所述驱动节点。
3.如权利要求2所述的扫描驱动电路，其特征在于，所述电压增强电路包含：
电晶体，通过电容器电性连接所述驱动节点，所述电晶体的一端电性连接所述电容器，所述电晶体的另一端与闸极电性耦合于下一级扫描驱动电路的驱动节点。
4.如权利要求1所述的扫描驱动电路，其特征在于，所述预充电电路包含：
两电晶体，彼此串接，所述两电晶体电性连接于第一起始讯号端与所述驱动节点之间，所述两电晶体的两闸极电性连接第一频率讯号端。
5.如权利要求1所述的扫描驱动电路，其特征在于，所述上拉输出充电电路包含：
电晶体，电性连接于第一电压端与所述输出端之间，所述电晶体的闸极电性连接于所述抗杂讯启动电路与所述抗杂讯下拉放电电路之间的连接点；以及
另一电晶体，电性连接于第二起始讯号端与第二频率讯号端之间，所述另一电晶体的闸极电性连接所述驱动节点。
6.如权利要求1所述的扫描驱动电路，其特征在于，所述下拉输出充电电路包含：
电晶体，电性连接于第二电压端与第二起始讯号端之间，所述电晶体的闸极电性连接于所述抗杂讯启动电路与所述抗杂讯下拉放电电路之间的连接点；以及
另一电晶体，电性连接于所述输出端与所述第二电压端之间，所述另一电晶体的闸极电性连接所述驱动节点。
7.如权利要求1所述的扫描驱动电路，其特征在于，所述抗杂讯启动电路包含：
两电晶体，彼此串接，所述两电晶体电性连接于第二电压端与第一电压端之间，所述两电晶体中的一者的闸极电性连接所述预充电电路，所述两电晶体中的另一者的闸极电性连接所述第一电压端；以及
另两电晶体，彼此串接，所述另两电晶体电性连接于所述第二电压端与所述第一电压端之间，所述另两电晶体中的一者的闸极电性连接所述预充电电路，所述另两电晶体中的另一者的闸极电性连接于所述两电晶体之间。
8.如权利要求1所述的扫描驱动电路，其特征在于，所述抗杂讯下拉放电电路包含：
两电晶体，彼此串接，所述两电晶体电性连接于第二电压端与所述驱动节点之间，所述两电晶体的两闸极电性连接所述抗杂讯启动电路。
9.如权利要求1所述的扫描驱动电路，其特征在于，所述上拉输出充电电路电性连接第一电压端，所述下拉输出充电电路电性连接第二电压端，所述抗杂讯启动电路电性连接于所述第二电压端与所述第一电压端之间，所述抗杂讯下拉放电电路电性连接于所述第二电压端与所述驱动节点之间，所述第一电压端的第一电压位准高于所述第二电压端的第二电压位准。
10.如权利要求1所述的扫描驱动电路，其特征在于，所述预充电电路受控于第一频率讯号端，所述预充电电路电性连接于第一起始讯号端与所述驱动节点之间，所述上拉输出充电电路与所述下拉输出充电电路皆电性连接第二起始讯号端，所述上拉输出充电电路电性连接第二频率讯号端，所述第二频率讯号端的第二频率讯号相反于所述第一频率讯号端的第一频率讯号。
11.一种扫描驱动电路，其特征在于，包含：
上拉输出充电电路，电性连接第一电压端；
下拉放电电路，电性连接第二电压端，所述第一电压端的第一电压位准高于所述第二电压端的第二电压位准；
抗杂讯下拉放电电路，通过驱动节点电性连接所述上拉输出充电电路与所述下拉放电电路，所述上拉输出充电电路与所述下拉放电电路电性连接输出端；以及
抗杂讯启动电路，电性连接所述抗杂讯下拉放电电路，于非工作状态时，所述抗杂讯启动电路启用所述抗杂讯下拉放电电路以下拉所述驱动节点的电位，藉以停用所述下拉放电电路并启用所述上拉输出充电电路，从而上拉所述输出端的电位。
12.如权利要求11所述的扫描驱动电路，其特征在于，更包含：
预充电电路，电性连接于第一起始讯号端与所述驱动节点之间，所述预充电电路受控于第一频率讯号端，于起始区间，所述第一频率讯号端导通所述预充电电路，所述第一起始讯号端接收第一起始讯号，使所述预充电电路得以将所述驱动节点预充至第一驱动位准，藉以停用所述上拉输出充电电路并启用所述下拉放电电路，从而下拉所述输出端的所述电位以输出控制讯号。
13.如权利要求11所述的扫描驱动电路，其特征在于，更包含：
电压增强电路，电性连接所述驱动节点，于电压增强区间，所述电压增强电路将下一级扫描驱动电路的驱动节点的电压回授以对所述扫描驱动电路的所述驱动节点进行耦合，藉以将所述驱动节点从第一驱动位准冲高至第二驱动位准，使所述输出端的所述电位维持输出控制讯号。
14.如权利要求11所述的扫描驱动电路，其特征在于，更包含：
预充电电路，电性连接于第一起始讯号端与所述驱动节点之间，所述预充电电路受控于第一频率讯号端，于输出完成区间，所述第一起始讯号端处于所述第二电压位准，所述第一频率讯号端导通所述预充电电路，使所述预充电电路得以将所述驱动节点的所述电位拉低，藉以启用所述上拉输出充电电路以上拉所述输出端的所述电位，从而完成控制讯号的输出。
15.如权利要求11所述的扫描驱动电路，其特征在于，所述抗杂讯启动电路电性连接于所述第二电压端与所述第一电压端之间，所述抗杂讯下拉放电电路电性连接于所述第二电压端与所述驱动节点之间，于抗杂讯区间，所述抗杂讯启动电路将所述第二电压端电性隔离于所述抗杂讯启动电路与所述抗杂讯下拉放电电路之间的连接点，所述抗杂讯启动电路通过所述第一电压端的所述第一电压位准以提高所述连接点的电位以导通所述抗杂讯下拉放电电路，从而下拉所述驱动节点的所述电位。
16.一种扫描驱动电路的操作方法，其特征在于，所述扫描驱动电路包含上拉输出充电电路、下拉放电电路、抗杂讯下拉放电电路与抗杂讯下拉放电电路，所述抗杂讯下拉放电电路通过驱动节点电性连接所述上拉输出充电电路与所述下拉放电电路，所述上拉输出充电电路与所述下拉放电电路电性连接输出端，所述操作方法包含：
于非工作状态时，通过所述抗杂讯启动电路启用所述抗杂讯下拉放电电路以下拉驱动节点的电位；以及
当所述驱动节点的电位被下拉时，停用所述下拉放电电路并启用所述上拉输出充电电路，从而上拉所述输出端的电位。
17.如权利要求16所述的操作方法，其特征在于，所述扫描驱动电路更包含预充电电路，所述操作方法更包含：
于起始区间，通过所述预充电电路将所述驱动节点预充至第一驱动位准，藉以停用所述上拉输出充电电路并启用所述下拉放电电路，从而下拉所述输出端的所述电位以输出控制讯号。
18.如权利要求16所述的操作方法，其特征在于，所述扫描驱动电路更包含电压增强电路，所述操作方法更包含：
于电压增强区间，通过所述电压增强电路将下一级扫描驱动电路的驱动节点的电压回授以对所述扫描驱动电路的所述驱动节点进行耦合，藉以将所述驱动节点从第一驱动位准冲高至第二驱动位准，使所述输出端的所述电位维持输出控制讯号。
19.如权利要求16所述的操作方法，其特征在于，所述扫描驱动电路更包含预充电电路，是操作方法更包含：
于输出完成区间，通过所述预充电电路将所述驱动节点的所述电位拉低，藉以启用所述上拉输出充电电路以上拉所述输出端的所述电位，从而完成控制讯号的输出。
20.如权利要求16所述的操作方法，其特征在于，所述抗杂讯启动电路电性连接于第二电压端与所述第一电压端之间，所述第一电压端的第一电压位准高于所述第二电压端的第二电压位准，所述抗杂讯下拉放电电路电性连接于所述第二电压端与所述驱动节点之间，所述操作方法更包含：
于抗杂讯区间，所述抗杂讯启动电路将所述第二电压端电性隔离于所述抗杂讯启动电路与所述抗杂讯下拉放电电路之间的连接点，所述抗杂讯启动电路通过所述第一电压端的所述第一电压位准来提高所述连接点的电位以导通所述抗杂讯下拉放电电路，从而下拉所述驱动节点的所述电位。
CN202211309814.4A 2022-10-25 2022-10-25 扫描驱动电路及其操作方法 Active CN115512672B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211309814.4A CN115512672B (zh) 2022-10-25 2022-10-25 扫描驱动电路及其操作方法
TW111141695A TWI829409B (zh) 2022-10-25 2022-11-01 掃描驅動電路及其操作方法
US18/064,278 US11961489B1 (en) 2022-10-25 2022-12-11 Scan driving circuit and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211309814.4A CN115512672B (zh) 2022-10-25 2022-10-25 扫描驱动电路及其操作方法

Publications (2)

Publication Number Publication Date
CN115512672A true CN115512672A (zh) 2022-12-23
CN115512672B CN115512672B (zh) 2023-10-27

Family

ID=84511647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211309814.4A Active CN115512672B (zh) 2022-10-25 2022-10-25 扫描驱动电路及其操作方法

Country Status (3)

Country Link
US (1) US11961489B1 (zh)
CN (1) CN115512672B (zh)
TW (1) TWI829409B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673582A (zh) * 2009-10-28 2010-03-17 友达光电股份有限公司 移位缓存器电路
CN102385916A (zh) * 2011-09-21 2012-03-21 清华大学 一种具有读写分离的双端口sram单元6t结构
CN103996370A (zh) * 2014-05-30 2014-08-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104050941A (zh) * 2014-05-27 2014-09-17 深圳市华星光电技术有限公司 一种栅极驱动电路
TWI540558B (zh) * 2015-06-29 2016-07-01 凌巨科技股份有限公司 雙向掃描閘極驅動模組
US20160275886A1 (en) * 2014-04-21 2016-09-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array (goa) circuit and lcd device using the same
TWM537289U (zh) * 2016-08-29 2017-02-21 凌巨科技股份有限公司 全時段抗雜訊的顯示器
US20170108989A1 (en) * 2015-10-15 2017-04-20 Boe Technology Group Co., Ltd. Shift register unit, its driving method, gate driver circuit and display device
CN106814911A (zh) * 2017-01-18 2017-06-09 京东方科技集团股份有限公司 触控式电子设备、触控显示装置及阵列基板栅极驱动电路
CN107784983A (zh) * 2016-08-25 2018-03-09 中华映管股份有限公司 栅极驱动电路
US20180293924A1 (en) * 2016-10-31 2018-10-11 Boe Technology Group Co., Ltd. Shift Register and Driving Method, Gate Driving Circuit and Display Device
CN109406902A (zh) * 2018-11-28 2019-03-01 中科曙光信息产业成都有限公司 逻辑扫描老化测试系统
CN112992091A (zh) * 2021-02-04 2021-06-18 业成科技（成都）有限公司 多输出之单级闸极驱动电路与闸极驱动装置
TWI742752B (zh) * 2020-07-07 2021-10-11 凌巨科技股份有限公司 顯示面板之閘極驅動電路
TW202215398A (zh) * 2020-06-19 2022-04-16 日商凸版印刷股份有限公司 移位暫存器及顯示裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105529009B (zh) * 2016-02-04 2018-03-20 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
CN107657983B (zh) * 2017-11-09 2024-03-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107833552B (zh) * 2017-11-17 2020-09-25 合肥鑫晟光电科技有限公司 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN108389539B (zh) * 2018-03-15 2020-06-16 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108288460B (zh) * 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
TWM572556U (zh) * 2018-09-21 2019-01-01 凌巨科技股份有限公司 顯示裝置
CN109872699B (zh) * 2019-04-15 2021-08-06 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路和显示装置
TWI712020B (zh) * 2019-10-04 2020-12-01 凌巨科技股份有限公司 顯示裝置
CN111179808B (zh) * 2020-01-22 2023-04-18 合肥京东方卓印科技有限公司 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
CN112164365A (zh) * 2020-10-28 2021-01-01 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及显示面板

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673582A (zh) * 2009-10-28 2010-03-17 友达光电股份有限公司 移位缓存器电路
CN102385916A (zh) * 2011-09-21 2012-03-21 清华大学 一种具有读写分离的双端口sram单元6t结构
US20160275886A1 (en) * 2014-04-21 2016-09-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array (goa) circuit and lcd device using the same
CN104050941A (zh) * 2014-05-27 2014-09-17 深圳市华星光电技术有限公司 一种栅极驱动电路
CN103996370A (zh) * 2014-05-30 2014-08-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI540558B (zh) * 2015-06-29 2016-07-01 凌巨科技股份有限公司 雙向掃描閘極驅動模組
US20170108989A1 (en) * 2015-10-15 2017-04-20 Boe Technology Group Co., Ltd. Shift register unit, its driving method, gate driver circuit and display device
CN107784983A (zh) * 2016-08-25 2018-03-09 中华映管股份有限公司 栅极驱动电路
TWM537289U (zh) * 2016-08-29 2017-02-21 凌巨科技股份有限公司 全時段抗雜訊的顯示器
US20180293924A1 (en) * 2016-10-31 2018-10-11 Boe Technology Group Co., Ltd. Shift Register and Driving Method, Gate Driving Circuit and Display Device
CN106814911A (zh) * 2017-01-18 2017-06-09 京东方科技集团股份有限公司 触控式电子设备、触控显示装置及阵列基板栅极驱动电路
CN109406902A (zh) * 2018-11-28 2019-03-01 中科曙光信息产业成都有限公司 逻辑扫描老化测试系统
TW202215398A (zh) * 2020-06-19 2022-04-16 日商凸版印刷股份有限公司 移位暫存器及顯示裝置
TWI742752B (zh) * 2020-07-07 2021-10-11 凌巨科技股份有限公司 顯示面板之閘極驅動電路
CN112992091A (zh) * 2021-02-04 2021-06-18 业成科技（成都）有限公司 多输出之单级闸极驱动电路与闸极驱动装置

Also Published As

Publication number Publication date
CN115512672B (zh) 2023-10-27
TWI829409B (zh) 2024-01-11
US11961489B1 (en) 2024-04-16
US20240135897A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
CN108564930B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106504720B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
US8754674B2 (en) Gate drive circuit and method of driving the same
US9053677B2 (en) Gate driving circuit and display panel having the same
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
JP6419324B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
WO2021007932A1 (zh) Goa电路
CN107909971B (zh) Goa电路
WO2021174607A1 (zh) Goa 驱动电路、显示面板及显示装置
TW200403606A (en) Liquid crystal display apparatus
WO2021203485A1 (zh) Goa 电路及显示面板
CN113299223B (zh) 一种显示面板和显示装置
CN112102768A (zh) Goa电路及显示面板
US7592989B2 (en) Method for eliminating residual image in display device
US8354985B2 (en) Driving apparatus, liquid crystal display having the same and driving method thereof
CN211181598U (zh) 栅极驱动电路及显示装置
CN112837647A (zh) 一种低功耗显示屏的gip驱动电路及其控制方法
US9153191B2 (en) Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency
WO2004105221A1 (ja) 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
CN109671382A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
CN110164381B (zh) 栅极驱动装置
CN115512672B (zh) 扫描驱动电路及其操作方法
CN107767827B (zh) 补偿电路和显示装置
CN116229904A (zh) 栅极驱动器及包括该栅极驱动器的显示装置
CN111210787B (zh) 像素驱动电路、显示装置及像素驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240112

Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province

Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee after: Interface Technology (Chengdu) Co., Ltd.

Patentee after: GENERAL INTERFACE SOLUTION Ltd.

Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province

Patentee before: Interface Technology (Chengdu) Co., Ltd.

Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd.

Patentee before: GENERAL INTERFACE SOLUTION Ltd.

TR01 Transfer of patent right