TWI829409B - 掃描驅動電路及其操作方法 - Google Patents

Abstract

本揭示內容提出一種掃描驅動電路，其包含上拉輸出充電電路、下拉放電電路、預充電電路、抗雜訊啟動電路以及抗雜訊下拉放電電路。上拉輸出充電電路電性連接輸出端，下拉放電電路電性連接輸出端。預充電電路透過驅動節點電性連接上拉輸出充電電路與下拉放電電路。抗雜訊啟動電路電性連接預充電電路。抗雜訊下拉放電電路電性連接抗雜訊啟動電路，抗雜訊下拉放電電路電性連接驅動節點。

Description

掃描驅動電路及其操作方法

本揭示內容是有關於一種掃描驅動系統與掃描驅動方法，且特別是有關於一種掃描驅動電路與操作方法。

近年來，隨著顯示器技術的蓬勃發展，高對比度和低功耗等優勢的主動式有機發光二極體顯示技術已經在手機、平板、螢幕顯示器被廣泛使用。現今的市場中主要是以電晶體液晶顯示器具有龐大的市占率，此技術主要是將面板技術進行整合以達到高信賴性與高解析度等需求。顯示器中掃描驅動電路的功能是將畫素的開關電晶體進行開啟以利資料寫入液晶中的儲存電容。

然而，現有的掃描驅動電路在非工作狀態時，還是會有漏電，或是功耗等雜訊問題產生，可能導致信賴性下降。

由此可見，上述現有的掃描驅動電路，顯然仍存在不便與缺陷，而有待加以進一步改進。為了解決上述問題， 相關領域莫不費盡心思來謀求解決之道，但長久以來一直未見適用的方式被發展完成。因此，如何能防止在非工作狀態漏電的雜訊問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本揭示內容提出一種掃描驅動電路以及其操作方法，改善先前技術的問題。

在本揭示內容的一或多個實施例中，本揭示內容所提出的掃描驅動電路，其包含上拉輸出充電電路、下拉放電電路、預充電電路、抗雜訊啟動電路以及抗雜訊下拉放電電路。上拉輸出充電電路電性連接輸出端，下拉放電電路電性連接輸出端。預充電電路透過驅動節點電性連接上拉輸出充電電路與下拉放電電路。抗雜訊啟動電路電性連接預充電電路。抗雜訊下拉放電電路電性連接抗雜訊啟動電路，抗雜訊下拉放電電路電性連接驅動節點。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含電壓增強電路。電壓增強電路電性連接驅動節點。

在本揭示內容的一或多個實施例中，電壓增強電路包含電晶體，電晶體透過電容器電性連接驅動節點。電晶體的一端電性連接電容器，電晶體的另一端與閘極電性耦合於下一級掃描驅動電路的驅動節點。

在本揭示內容的一或多個實施例中，預充電電路包含兩電晶體，彼此串接。兩電晶體電性連接於第一起始訊號端與驅動節點之間，兩電晶體的兩閘極電性連接第一時脈訊號端。

在本揭示內容的一或多個實施例中，上拉輸出充電電路包含電晶體以及另一電晶體，前述電晶體電性連接於第一電壓端與輸出端之間，前述電晶體的閘極電性連接於抗雜訊啟動電路與抗雜訊下拉放電電路之間的連接點。前述另一電晶體電性連接於第二起始訊號端與第二時脈訊號端之間，前述另一電晶體的閘極電性連接驅動節點。

在本揭示內容的一或多個實施例中，下拉輸出充電電路包含電晶體以及另一電晶體。前述電晶體電性連接於第二電壓端與第二起始訊號端之間，前述電晶體的閘極電性連接於抗雜訊啟動電路與抗雜訊下拉放電電路之間的連接點。前述另一電晶體電性連接於輸出端與第二電壓端之間，前述另一電晶體的閘極電性連接驅動節點。

在本揭示內容的一或多個實施例中，抗雜訊啟動電路包含兩電晶體以及另兩電晶體。前述兩電晶體彼此串接，前述兩電晶體電性連接於第二電壓端與第一電壓端之間，前述兩電晶體中之一者的閘極電性連接預充電電路，前述兩電晶體中之另一者的閘極電性連接第一電壓端。前述另兩電晶體彼此串接，前述另兩電晶體電性連接於第二 電壓端與第一電壓端之間，前述另兩電晶體中之一者的閘極電性連接預充電電路，前述另兩電晶體中之另一者的閘極電性連接於前述兩電晶體之間。

在本揭示內容的一或多個實施例中，抗雜訊下拉放電電路包含兩電晶體，彼此串接。兩電晶體電性連接於第二電壓端與驅動節點之間，兩電晶體的兩閘極電性連接抗雜訊啟動電路。

在本揭示內容的一或多個實施例中，上拉輸出充電電路電性連接第一電壓端，下拉輸出充電電路電性連接第二電壓端，抗雜訊啟動電路電性連接於第二電壓端與第一電壓端之間，抗雜訊下拉放電電路電性連接於第二電壓端與驅動節點之間，第一電壓端的第一電壓位準高於第二電壓端的第二電壓位準。

在本揭示內容的一或多個實施例中，預充電電路受控於第一時脈訊號端，預充電電路電性連接於第一起始訊號端與驅動節點之間，上拉輸出充電電路與下拉輸出充電電路皆電性連接第二起始訊號端，上拉輸出充電電路電性連接第二時脈訊號端，第二時脈訊號端的第二時脈訊號相反於第一時脈訊號端的第一時脈訊號。

在本揭示內容的一或多個實施例中，本揭示內容所提出的掃描驅動電路，其包含上拉輸出充電電路、下拉放電電路、抗雜訊啟動電路以及抗雜訊下拉放電電路。上拉 輸出充電電路電性連接第一電壓端。下拉放電電路電性連接一第二電壓端，第一電壓端的第一電壓位準高於第二電壓端的第二電壓位準。抗雜訊下拉放電電路透過驅動節點電性連接上拉輸出充電電路與下拉放電電路，上拉輸出充電電路與下拉放電電路電性連接輸出端。抗雜訊啟動電路電性連接抗雜訊下拉放電電路，於非工作狀態時，抗雜訊啟動電路啟用抗雜訊下拉放電電路以下拉驅動節點的電位，藉以停用下拉放電電路並啟用上拉輸出充電電路，從而上拉輸出端的電位。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含預充電電路。預充電電路電性連接於第一起始訊號端與驅動節點之間，預充電電路受控於第一時脈訊號端，於起始區間，第一時脈訊號端導通預充電電路，第一起始訊號端接收第一起始訊號，使預充電電路得以將驅動節點預充至第一驅動位準，藉以停用上拉輸出充電電路並啟用下拉放電電路，從而下拉輸出端的電位以輸出控制訊號。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含電壓增強電路，電壓增強電路電性連接驅動節點。於電壓增強區間，電壓增強電路將下一級掃描驅動電路的驅動節點的電壓回授以對掃描驅動電路的驅動節點進行耦合，藉以將驅動節點從第一驅動位準衝高至第二驅動位準，使輸出端的電位維持輸出控制訊號。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含預充電電路，預充電電路電性連接於第一起始訊號端與驅動節點之間，預充電電路受控於第一時脈訊號端。於輸出完成區間，第一起始訊號端處於第二電壓位準，第一時脈訊號端導通預充電電路，使預充電電路得以將驅動節點的電位拉低，藉以啟用上拉輸出充電電路以上拉輸出端的電位，從而完成控制訊號的輸出。

在本揭示內容的一或多個實施例中，抗雜訊啟動電路電性連接於第二電壓端與第一電壓端之間，抗雜訊下拉放電電路電性連接於第二電壓端與驅動節點之間。於抗雜訊區間，抗雜訊啟動電路將第二電壓端電性隔離於抗雜訊啟動電路與抗雜訊下拉放電電路之間的連接點，抗雜訊啟動電路透過第一電壓端的第一電壓位準以提高連接點的電位以導通抗雜訊下拉放電電路，從而下拉驅動節點的電位。

在本揭示內容的一或多個實施例中，本揭示內容提出掃描驅動電路的操作方法，掃描驅動電路包含上拉輸出充電電路、下拉放電電路、抗雜訊下拉放電電路與抗雜訊下拉放電電路，抗雜訊下拉放電電路透過驅動節點電性連接上拉輸出充電電路與下拉放電電路，上拉輸出充電電路與下拉放電電路電性連接輸出端，操作方法包含：於非工作狀態時，透過抗雜訊啟動電路啟用抗雜訊下拉放電電路以下拉驅動節點的電位；當驅動節點的電位被下拉時，停 用下拉放電電路並啟用上拉輸出充電電路，從而上拉輸出端的電位。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含預充電電路，操作方法更包含：於起始區間，透過預充電電路將驅動節點預充至第一驅動位準，藉以停用上拉輸出充電電路並啟用下拉放電電路，從而下拉輸出端的電位以輸出控制訊號。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含電壓增強電路，操作方法更包含：於電壓增強區間，透過電壓增強電路將下一級掃描驅動電路的驅動節點的電壓回授以對掃描驅動電路的驅動節點進行耦合，藉以將驅動節點從第一驅動位準衝高至第二驅動位準，使輸出端的電位維持輸出控制訊號。

在本揭示內容的一或多個實施例中，掃描驅動電路更包含預充電電路，操作方法更包含：於輸出完成區間，透過預充電電路將驅動節點的電位拉低，藉以啟用上拉輸出充電電路以上拉輸出端的電位，從而完成控制訊號的輸出。

在本揭示內容的一或多個實施例中，抗雜訊啟動電路電性連接於第二電壓端第一電壓端之間，第一電壓端的第一電壓位準高於第二電壓端的第二電壓位準，抗雜訊下拉放電電路電性連接於第二電壓端與驅動節點之間，操作 方法更包含：於抗雜訊區間，抗雜訊啟動電路將第二電壓端電性隔離於抗雜訊啟動電路與抗雜訊下拉放電電路之間的一連接點，抗雜訊啟動電路透過第一電壓端的第一電壓位準來提高連接點的電位以導通抗雜訊下拉放電電路，從而下拉驅動節點的電位。

綜上所述，本揭示內容之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值。具體而言，本揭示內容的掃描驅動電路及其操作方法，能夠防止在非工作狀態漏電的問題。達到省功耗的效果。

以下將以實施方式對上述之說明作詳細的描述，並對本揭示內容之技術方案提供更進一步的解釋。

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下:

100:掃描驅動電路

110:預充電電路

120:抗雜訊啟動電路

130:抗雜訊下拉放電電路

140:上拉輸出充電電路

150:下拉放電電路

160:電壓增強電路

C7:電容器

CK1:第一時脈訊號端

CK2:第二時脈訊號端

Cout(n-1)、Cn-1:第一起始訊號端

Cout(n):第二起始訊號端

G(n)、Gn、q1、q10、q20、q30、q40、q50、q60、q70、q80、q90:輸出端

Q:驅動節點

Q(n+1):驅動節點

Qb:連接點

T11、T12、T20、T21、T22、T31、T32、T41、T42、T51、T52、T53、T54:電晶體

VGH:第一電壓端

VGL:第二電壓端

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本揭示內容一些實施例之一種掃描驅動電路的方塊圖；第2圖是依照本揭示內容一些實施例之一種掃描驅動電路的操作方法的時序圖；第3、4圖是依照本揭示內容一些實施例之各級掃描驅動電路的輸出端的波形圖； 第5、6圖是依照本揭示內容一些實施例之各級掃描驅動電路的第二起始訊號端的波形圖；第7、8圖是依照本揭示內容一些實施例之各級掃描驅動電路的驅動節點的波形圖；以及第9、10圖是依照本揭示內容一些實施例之各級掃描驅動電路的連接點的波形圖。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖式中。

為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本揭示內容造成不必要的 限制。

關於本文中所使用之用詞，除有特別註明外，通常具有每個用詞使用在此領域中、在本案之內容中與特殊內容中的平常意義。某些用以描述本案之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案之描述上額外的引導。

於實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或複數個。

於實施方式與申請專利範圍中，除非本文中有所特別限定，否則所提及的『設置於…』也包含『設置在…裡』、『設置在…上』與『設置在…下』之涵意。

本文中所使用之『約』、『大約』或『大致』係用以修飾任何可些微變化的數量，但這種些微變化並不會改變其本質。於實施方式中若無特別說明，則代表以『約』、『大約』或『大致』所修飾之數值的誤差範圍一般是容許在百分之二十以內，較佳地是於百分之十以內，而更佳地則是於百分之五以內。

至於本文中所使用之『包含』、『包括』、『具有』及相似詞彙，皆認定為開放式連接詞。例如，『包含』表示元件、成分或步驟之組合中不排除請求項未記載的元件、成分或步驟。

請參照第1圖，本揭示內容之技術態樣是一種掃描驅動電路100，其可整合在顯示器的玻璃上，或是廣泛地運用在相關之技術環節。值得一提的是，本揭示內容之掃描驅動電路100能夠防止在非工作狀態漏電的問題。達到省功耗的效果。因此，本技術態樣之掃描驅動電路100可達到相當的技術進步，並具有產業上的廣泛利用價值。以下將搭配第1圖來說明掃描驅動電路100之具體實施方式。

應瞭解到，掃描驅動電路100的多種實施方式搭配第1圖進行描述。於以下描述中，為了便於解釋，進一步設定許多特定細節以提供一或多個實施方式的全面性闡述。然而，本揭示內容可以在沒有這些特定細節的情況下實施。於其他舉例中，為了有效描述這些實施方式，已知結構與裝置以方塊圖形式顯示。此處使用的「舉例而言」的用語，以表示「作為例子、實例或例證」的意思。此處描述的作為「舉例而言」的任何實施例，無須解讀為較佳或優於其他實施例。

第1圖是依照本揭示內容一些實施例之一種掃描驅動電路100的方塊圖。如第1圖所示，掃描驅動電路100可至少包含上拉輸出充電電路140、下拉放電電路150、抗雜訊啟動電路120以及抗雜訊下拉放電電路130。

在架構上，上拉輸出充電電路140電性連接第一電壓端VGH。下拉放電電路150電性連接第二電壓端VGL， 第一電壓端VGH的第一電壓位準高於第二電壓端VGL的第二電壓位準；舉例而言，第一電壓端VGH的第一電壓位準可為相對高電壓位準，第二電壓端VGL的第二電壓位準可為相對低電壓位準，前述相對高電壓位準可為正電壓位準(如：約3V)，前述相對低電壓位準可為負電壓位準(如：約-3V)。抗雜訊啟動電路120電性連接抗雜訊下拉放電電路130。抗雜訊下拉放電電路130透過驅動節點Q電性連接上拉輸出充電電路140與下拉放電電路150，上拉輸出充電電路140與下拉放電電路150電性連接輸出端G(n)，其中n可為正整數；舉例而言，G(1)表示第一級掃描驅動電路的輸出端，G(10)表示第十級掃描驅動電路的輸出端，G(20)表示第二十級掃描驅動電路的輸出端，以此類推。輸出端G(n)可電性連接畫素電路中對應的開關電晶體。

藉由上述架構，於非工作狀態時，抗雜訊啟動電路120啟用抗雜訊下拉放電電路130以下拉驅動節點Q的電位，藉以停用下拉放電電路150並啟用上拉輸出充電電路140，從而上拉輸出端G(n)的電位，使得畫素電路中對應的開關電晶體(如：P型電晶體)關斷。如此，掃描驅動電路100能夠防止在非工作狀態漏電的問題。達到省功耗的效果。

如第1圖所示，在本揭示內容的一或多個實施例中，掃描驅動電路100可包含預充電電路110。在架構上， 預充電電110路透過驅動節點Q電性連接上拉輸出充電電路140與下拉放電電路150，抗雜訊啟動電路120電性連接預充電電路110。預充電電路110電性連接於第一起始訊號端Cout(n-1)與驅動節點Q之間，預充電電路110受控於第一時脈訊號端CK1。

藉由上述架構，若掃描驅動電路100於工作狀態要開始輸出控制訊號，於起始區間，第一時脈訊號端CK1導通預充電電路110，第一起始訊號端Cout(n-1)接收第一起始訊號(如：約3V)，使預充電電路110得以將驅動節點Q預充至第一驅動位準(如：約2-3V)，藉以停用上拉輸出充電電路140並啟用下拉放電電路150，從而下拉輸出端G(n)的電位(如：約-3V)以輸出控制訊號(如：開啟訊號)，控制訊號將畫素電路的開關電晶體進行開啟以利資料寫入儲存電容。

如第1圖所示，在本揭示內容的一或多個實施例中，掃描驅動電路100可包含電壓增強電路160。在架構上，電壓增強電路160電性連接驅動節點Q，電壓增強電路160電性耦合於下一級掃描驅動電路的驅動節點Q(n+1)。

藉由上述架構，在上述起始區間之後，於電壓增強區間，電壓增強電路160將下一級掃描驅動電路的驅動節點Q(n+1)的電壓回授以對掃描驅動電路100的驅動節點Q進行耦合，藉以將驅動節點Q從第一驅動位準(如：約 2-3V)衝高至第二驅動位準(如：約4-5V)，使輸出端G(n)的電位維持輸出控制訊號。藉此，掃描驅動電路100具有良好的驅動能力，使其輸出的控制訊號得以有好的上升及下降時間。

在上述電壓增強區間之後，於輸出完成區間，第一起始訊號端Cout(n-1)處於第二電壓位準(如：約-3V)，第一時脈訊號端CK1導通預充電電路，使預充電電路110得以將驅動節點Q的電位拉低，藉以啟用上拉輸出充電電路140以上拉輸出端G(n)的電位，從而完成控制訊號的輸出。

如第1圖所示，在本揭示內容的一或多個實施例中，抗雜訊啟動電路120電性連接於第二電壓端VGL與第一電壓端VGH之間，抗雜訊下拉放電電路130電性連接於第二電壓端VGL與驅動節點Q之間。

藉由上述架構，在上述輸出完成區間之後，於抗雜訊區間，抗雜訊啟動電路120將第二電壓端VGL電性隔離於抗雜訊啟動電路120與抗雜訊下拉放電電路130之間的連接點Qb，抗雜訊啟動電路120透過第一電壓端VGH的第一電壓位準以提高連接點Qb的電位以導通抗雜訊下拉放電電路130，從而下拉驅動節點Q的電位。相較於傳統的掃描驅動電路，掃描驅動電路100中增加防漏電設計(如：抗雜訊啟動電路120以及抗雜訊下拉放電電路130)，能夠增加電路的穩定性。

關於抗雜訊啟動電路120的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，抗雜訊啟動電路120包含彼此串接的電晶體T52、T51以及彼此串接的電晶體T54、T53。

在架構上，串接的電晶體T52、T51電性連接於第二電壓端VGL與第一電壓端VGH之間，電晶體T52的閘極電性連接預充電電路110，電晶體T51的閘極電性連接第一電壓端VGH。串接的電晶體電性T54、T53連接於第二電壓端VGL與第一電壓端VGH之間，電晶體電性T54的閘極電性連接預充電電路110，電晶體電性T53的閘極電性連接於兩電晶體T52、T51之間。

關於抗雜訊下拉放電電路130的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，抗雜訊下拉放電電路130包含電晶體T31、T32，彼此串接。

在架構上，串接的電晶體T31、T32電性連接於第二電壓端VGL與驅動節點Q之間，電晶體T31、T32的兩閘極電性連接抗雜訊啟動電路120。於抗雜訊下拉放電電路130啟用時，電晶體T31、T32導通。

關於電壓增強電路160的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，電壓增強電路160包含電晶體T20。在架構上，電晶體T20透過電容器C7電性連接驅動節點Q。電晶體T20的一端電性連接電容器 C7，電晶體的T20另一端與閘極電性耦合於下一級掃描驅動電路的驅動節點Q(n+1)。藉此，電壓增強電路160內部使用電容器C7的電容耦合個特性，並且搭配訊號回授，來進行驅動節點Q的電壓增強動作，從而改善驅動能力。

關於預充電電路110的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，預充電電路110包含電晶體T11、T12，彼此串接。在架構上，電晶體T11、T12電性連接於第一起始訊號端Cout(n-1)與驅動節點Q之間，電晶體T11、T12的兩閘極電性連接第一時脈訊號端CK1。

關於上拉輸出充電電路140的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，上拉輸出充電電路140電性連接第一電壓端VGH，上拉輸出充電電路140電性連接第二起始訊號端Cout(n)，上拉輸出充電電路140電性連接第二時脈訊號端CK2。

具體而言，上拉輸出充電電路140包含電晶體T21以及電晶體T42。在架構上，電晶體T21電性連接於第一電壓端VGH與輸出端G(n)之間，電晶體T21的閘極電性連接於抗雜訊啟動電路120與抗雜訊下拉放電電路130之間的連接點Qb。電晶體T42電性連接於第二起始訊號端Cout(n)與第二時脈訊號端CK2之間，電晶體T42的閘極電性連接驅動節點Q。

於上拉輸出充電電路140啟用時，電晶體T21導通，電晶體T42關斷。相反地，於上拉輸出充電電路140停用時，電晶體T21關斷，電晶體T42導通。

關於下拉放電電路150的電路架構方面，如第1圖所示，在本揭示內容的一或多個實施例中，下拉放電電路150電性連接第二電壓端VGL，下拉輸出充電電路電性連接第二起始訊號端Cout(n)。

具體而言，下拉放電電路150包含電晶體T22以及電晶體T41。在架構上，電晶體T22電性連接於第二電壓端VGL與第二起始訊號端Cout(n)之間，電晶體T22的閘極電性連接於抗雜訊啟動電路120與抗雜訊下拉放電電路130之間的連接點Qb。電晶體T41電性連接於輸出端G(n)與第二電壓端VGL之間，電晶體T41的閘極電性連接驅動節點Q。

於下拉放電電路150啟用時，電晶體T41導通，電晶體T22關斷。相反地，於下拉放電電路150停用時，電晶體T41關斷，電晶體T22導通。

於一控制實驗中，若掃描驅動電路100省略抗雜訊啟動電路120與抗雜訊下拉放電電路130，當顯示器在進行操作時，大部分時間掃描驅動電路100(如：閘極驅動電路)皆處於關閉的狀態，使內部液晶維持在顯示色彩所需之電壓值，而在電路操作上可能會受到電壓源、時脈訊號 或是寄生電容耦合的雜訊干擾，使輸出點G(n)產生誤開啟進而使面板產生閃爍或是錯誤的畫面。因此，本發明的掃描驅動電路100透過抗雜訊區塊(抗雜訊啟動電路120與抗雜訊下拉放電電路130)，將輸出點G(n)在非工作狀態時透過電晶體T41持續上拉至高準位，避免開啟畫素電路的P型開關電晶體，使閘極線保持關閉，維持液晶內部電壓值。

為了對上述掃描驅動電路100的操作方法做更進一步的闡述，請同時參照第1、2圖，第2圖是依照本發明一實施例之一種掃描驅動電路100的操作方法的時序圖。第2圖中Gn為第1圖的輸出端G(n)，第2圖中Cn-1為第1圖的第一起始訊號端Cout(n-1)。如第2圖所示，操作方法包含起始區間P1、電壓增強區間P2、輸出完成區間P3以及於抗雜訊區間P4。在本揭示內容的一或多個實施例中，第二時脈訊號端CK2的第二時脈訊號相反於第一時脈訊號端CK1的第一時脈訊號。

於起始區間P1，第一起始訊號端Cout(n-1)接收具有第一電壓位準的第一起始訊號，第一時脈訊號端CK1的第一時脈訊號為第一電壓位準，第二時脈訊號端CK2的第二時脈訊號為第二電壓位準，第二起始訊號端Cout(n)處於第二電壓位準。舉例而言，第一電壓位準為約3V，第二電壓位準為約-3V。預充電電路110的電晶體T11、T12導通，抗雜訊啟動電路的電晶體T51、T52、T54導通， 抗雜訊啟動電路的電晶體T53關斷，抗雜訊下拉放電電路130的電晶體T31、T32關斷，電壓增強電路160的電晶體T20關斷，上拉輸出充電電路140的電晶體T21關斷，上拉輸出充電電路140的電晶體T42導通，下拉放電電路150的電晶體T22關斷，下拉放電電路150的電晶體T41導通。如此，於起始區間P1，透過預充電電路110將驅動節點Q預充至第一驅動位準，藉以停用上拉輸出充電電路140並啟用下拉放電電路150，從而下拉輸出端G(n)的電位以輸出控制訊號。

於電壓增強區間P2，第一起始訊號端Cout(n-1)處於第二電壓位準，第一時脈訊號端CK1的第一時脈訊號為第二電壓位準，第二時脈訊號端CK2的第二時脈訊號為第一電壓位準，第二起始訊號端Cout(n)接收具有第一電壓位準的第二起始訊號。舉例而言，第一電壓位準為約3V，第二電壓位準為約-3V。預充電電路110的電晶體T11、T12關斷，抗雜訊啟動電路的電晶體T51、T52、T54導通，抗雜訊啟動電路的電晶體T53關斷，抗雜訊下拉放電電路130的電晶體T31、T32關斷，電壓增強電路160的電晶體T20導通，上拉輸出充電電路140的電晶體T21關斷，上拉輸出充電電路140的電晶體T42導通，下拉放電電路150的電晶體T22關斷，下拉放電電路150的電晶體T41導通。如此，於電壓增強區間P2，透過電壓增強電路 160將下一級掃描驅動電路的驅動節點Q(n+1)的電壓回授以對掃描驅動電路的驅動節點Q進行耦合，藉以將驅動節點Q從第一驅動位準衝高至第二驅動位準，使輸出端G(n)的電位維持輸出控制訊號。

於輸出完成區間P3，第一起始訊號端Cout(n-1)處於第二電壓位準，第一時脈訊號端CK1的第一時脈訊號為第一電壓位準，第二時脈訊號端CK2的第二時脈訊號為第二電壓位準，第二起始訊號端Cout(n)處於第二電壓位準。舉例而言，第一電壓位準為約3V，第二電壓位準為約-3V。預充電電路110的電晶體T11、T12導通，抗雜訊啟動電路的電晶體T51、T53導通，抗雜訊啟動電路的電晶體T52、T54關斷，抗雜訊下拉放電電路130的電晶體T31、T32導通，電壓增強電路160的電晶體T20導通，上拉輸出充電電路140的電晶體T21導通，上拉輸出充電電路140的電晶體T42關斷，下拉放電電路150的電晶體T22導通，下拉放電電路150的電晶體T41關斷。如此，於輸出完成區間P3，透過預充電電路110將驅動節點Q的電位拉低，藉以啟用上拉輸出充電電路140以上拉輸出端G(n)的電位，從而完成控制訊號的輸出。

於抗雜訊區間P4，第一起始訊號端Cout(n-1)處於第二電壓位準，第一時脈訊號端CK1的第一時脈訊號為第二電壓位準，第二時脈訊號端CK2的第二時脈訊號為第 一電壓位準，第二起始訊號端Cout(n)處於第二電壓位準。舉例而言，第一電壓位準為約3V，第二電壓位準為約-3V。預充電電路110的電晶體T11、T12導通，抗雜訊啟動電路的電晶體T51、T53導通，抗雜訊啟動電路的電晶體T52、T54關斷，抗雜訊下拉放電電路130的電晶體T31、T32導通，電壓增強電路160的電晶體T20導通，上拉輸出充電電路140的電晶體T21導通，上拉輸出充電電路140的電晶體T42關斷，下拉放電電路150的電晶體T22導通，下拉放電電路150的電晶體T41關斷。如此，於抗雜訊區間P4，抗雜訊啟動電路120將第二電壓端VGL電性隔離於抗雜訊啟動電路120與抗雜訊下拉放電電路130之間的連接點Qb，抗雜訊啟動電路120透過第一電壓端VGH的第一電壓位準來提高連接點Qb的電位以導通抗雜訊下拉放電電路130，從而下拉驅動節點Q的電位。

綜合以上，舉例而言，輸出完成區間P3以及於抗雜訊區間P4皆可為非工作狀態，但不以此為限。在本揭示內容的一或多個實施例中，於非工作狀態時，透過抗雜訊啟動電路120啟用抗雜訊下拉放電電路130以下拉驅動節點Q的電位；當驅動節點Q的電位被下拉時，停用下拉放電電路150並啟用上拉輸出充電電路140，從而上拉輸出端的電位G(n)，使得畫素電路中對應的電晶體(如：P型電晶體)關斷。如此，掃描驅動電路100的操作方法能夠防止 在非工作狀態漏電的問題。達到省功耗的效果。

為了對各級掃描驅動電路的波形做具體闡述，參照第1~10圖，第3、4圖是依照本揭示內容一些實施例之各級掃描驅動電路100的輸出端Q的波形圖；第5、6圖是依照本揭示內容一些實施例之各級掃描驅動電路的第二起始訊號端Cout(n)的波形圖；第7、8圖是依照本揭示內容一些實施例之各級掃描驅動電路的驅動節點Q的波形圖；第9、10圖是依照本揭示內容一些實施例之各級掃描驅動電路的連接點Qb的波形圖。

如第1~10圖所示，於一實驗例中，模擬以第一電壓端VGH為直流電壓3V，第二電壓端VGL為電壓直流-3V，第一時脈訊號端CK1、第二時脈訊號端CK2接收高電壓3V、低電壓-3V的交流訊號。模擬計算輸出端Gn上升時間與下降時間，上升時間定義為從-3V充電到3V中10%到90%電壓變化所需的時間；下降時間定義為從3V放電到-3V中90%到10%的電壓變化所需的時間。模擬將呈現模擬1~90級閘極線在常溫之波形結果。

在常溫攝氏25度下，第一級掃描驅動電路的輸出端q1的上升時間約為99.9μs，下降時間約為0.142μs。第十級掃描驅動電路的輸出端q10的上升時間約為100μs，下降時間約為0.191μs。第二十級掃描驅動電路的輸出端q20的上升時間約為100μs，下降時間約為 0.192μs。第三十級掃描驅動電路的輸出端q30的上升時間約為100μs，下降時間約為0.192μs。第四十級掃描驅動電路的輸出端q40的上升時間約為100μs，下降時間約為0.193μs。第五十級掃描驅動電路的輸出端q50的上升時間約為100μs，下降時間約為0.192μs。第六十級掃描驅動電路的輸出端q60的上升時間約為100μs，下降時間約為0.193μs。第七十級掃描驅動電路的輸出端q70的上升時間約為100μs，下降時間約為0.193μs。第八十級掃描驅動電路的輸出端q80的上升時間約為100μs，下降時間約為0.192μs。第九十級掃描驅動電路的輸出端q90的上升時間約為100μs，下降時間約為0.192μs。

於應用上，舉例而言，掃描驅動電路100具有數量相對較少的電晶體(如：薄膜電晶體)，並且消除傳統閘極驅動電路所需的耦合電容，易於整合在顯示器的玻璃上，無需額外的積體電路，不僅降低成本，且更精簡架構，但不以此為限。

綜上所述，本揭示內容之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值。具體而言，本揭示內容的掃描驅動電路100與操作方法，能夠防止在非工作狀態漏電的問題。達到省功耗的效果。

雖然本揭示內容已以實施方式揭露如上，然其並非 用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100:掃描驅動電路

110:預充電電路

120:抗雜訊啟動電路

130:抗雜訊下拉放電電路

140:上拉輸出充電電路

150:下拉放電電路

160:電壓增強電路

C7:電容器

CK1:第一時脈訊號端

CK2:第二時脈訊號端

Cout(n-1):第一起始訊號端

Cout(n):第二起始訊號端

G(n):輸出端

Q:驅動節點

Q(n+1):驅動節點

Qb:連接點

T11、T12、T20、T21、T22、T31、T32、T41、T42、T51、T52、T53、T54:電晶體

VGH:第一電壓端

VGL:第二電壓端

Claims (20)

1. 一種掃描驅動電路，包含：一上拉輸出充電電路，電性連接一輸出端；一下拉放電電路，電性連接該輸出端；一預充電電路，透過一驅動節點電性連接該上拉輸出充電電路與該下拉放電電路；一抗雜訊啟動電路，電性連接該預充電電路；以及一抗雜訊下拉放電電路，電性連接該抗雜訊啟動電路，該抗雜訊下拉放電電路電性連接該驅動節點。
2. 如請求項1所述之掃描驅動電路，更包含：一電壓增強電路，電性連接該驅動節點。
3. 如請求項2所述之掃描驅動電路，其中該電壓增強電路包含：一電晶體，透過一電容器電性連接該驅動節點，該電晶體的一端電性連接該電容器，該電晶體的另一端與一閘極電性耦合於一下一級掃描驅動電路的一驅動節點。
4. 如請求項1所述之掃描驅動電路，其中該預充電電路包含：兩電晶體，彼此串接，該兩電晶體電性連接於一第一 起始訊號端與該驅動節點之間，該兩電晶體的兩閘極電性連接一第一時脈訊號端。
5. 如請求項1所述之掃描驅動電路，其中該上拉輸出充電電路包含：一電晶體，電性連接於一第一電壓端與該輸出端之間，該電晶體的一閘極電性連接於該抗雜訊啟動電路與該抗雜訊下拉放電電路之間的一連接點；以及另一電晶體，電性連接於一第二起始訊號端與一第二時脈訊號端之間，該另一電晶體的一閘極電性連接該驅動節點。
6. 如請求項1所述之掃描驅動電路，其中該下拉放電電路包含：一電晶體，電性連接於一第二電壓端與一第二起始訊號端之間，該電晶體的一閘極電性連接於該抗雜訊啟動電路與該抗雜訊下拉放電電路之間的一連接點；以及另一電晶體，電性連接於該輸出端與該第二電壓端之間，該另一電晶體的一閘極電性連接該驅動節點。
7. 如請求項1所述之掃描驅動電路，其中該抗雜訊啟動電路包含：兩電晶體，彼此串接，該兩電晶體電性連接於一第二 電壓端與一第一電壓端之間，該兩電晶體中之一者的一閘極電性連接該預充電電路，該兩電晶體中之另一者的一閘極電性連接該第一電壓端；以及另兩電晶體，彼此串接，該另兩電晶體電性連接於該第二電壓端與該第一電壓端之間，該另兩電晶體中之一者的一閘極電性連接該預充電電路，該另兩電晶體中之另一者的一閘極電性連接於該兩電晶體之間。
8. 如請求項1所述之掃描驅動電路，其中該抗雜訊下拉放電電路包含：兩電晶體，彼此串接，該兩電晶體電性連接於一第二電壓端與該驅動節點之間，該兩電晶體的兩閘極電性連接該抗雜訊啟動電路。
9. 如請求項1所述之掃描驅動電路，其中該上拉輸出充電電路電性連接一第一電壓端，該下拉放電電路電性連接一第二電壓端，該抗雜訊啟動電路電性連接於該第二電壓端與該第一電壓端之間，該抗雜訊下拉放電電路電性連接於該第二電壓端與該驅動節點之間，該第一電壓端的一第一電壓位準高於該第二電壓端的一第二電壓位準。
10. 如請求項1所述之掃描驅動電路，其中該預 充電電路受控於一第一時脈訊號端，該預充電電路電性連接於一第一起始訊號端與該驅動節點之間，該上拉輸出充電電路與該下拉放電電路皆電性連接一第二起始訊號端，該上拉輸出充電電路電性連接一第二時脈訊號端，該第二時脈訊號端的一第二時脈訊號相反於該第一時脈訊號端的一第一時脈訊號。
11. 一種掃描驅動電路，包含：一上拉輸出充電電路，電性連接一第一電壓端；一下拉放電電路，電性連接一第二電壓端，該第一電壓端的一第一電壓位準高於該第二電壓端的一第二電壓位準；一抗雜訊下拉放電電路，透過一驅動節點電性連接該上拉輸出充電電路與該下拉放電電路，該上拉輸出充電電路與該下拉放電電路電性連接一輸出端；以及一抗雜訊啟動電路，電性連接該抗雜訊下拉放電電路，於一非工作狀態時，該抗雜訊啟動電路啟用該抗雜訊下拉放電電路以下拉該驅動節點的電位，藉以停用該下拉放電電路並啟用該上拉輸出充電電路，從而上拉該輸出端的電位。
12. 如請求項11所述之掃描驅動電路，更包含：一預充電電路，電性連接於一第一起始訊號端與該驅 動節點之間，該預充電電路受控於一第一時脈訊號端，於一起始區間，該第一時脈訊號端導通該預充電電路，該第一起始訊號端接收一第一起始訊號，使該預充電電路得以將該驅動節點預充至一第一驅動位準，藉以停用該上拉輸出充電電路並啟用該下拉放電電路，從而下拉該輸出端的該電位以輸出一控制訊號。
13. 如請求項11所述之掃描驅動電路，更包含：一電壓增強電路，電性連接該驅動節點，於一電壓增強區間，該電壓增強電路將一下一級掃描驅動電路的一驅動節點的電壓回授以對該掃描驅動電路的該驅動節點進行耦合，藉以將該驅動節點從一第一驅動位準衝高至一第二驅動位準，使該輸出端的該電位維持輸出一控制訊號。
14. 如請求項11所述之掃描驅動電路，更包含：一預充電電路，電性連接於一第一起始訊號端與該驅動節點之間，該預充電電路受控於一第一時脈訊號端，於一輸出完成區間，該第一起始訊號端處於該第二電壓位準，該第一時脈訊號端導通該預充電電路，使該預充電電路得以將該驅動節點的該電位拉低，藉以啟用該上拉輸出充電電路以上拉該輸出端的該電位，從而完成一控制訊號的輸出。
15. 如請求項11所述之掃描驅動電路，其中該抗雜訊啟動電路電性連接於該第二電壓端與該第一電壓端之間，該抗雜訊下拉放電電路電性連接於該第二電壓端與該驅動節點之間，於一抗雜訊區間，該抗雜訊啟動電路將該第二電壓端電性隔離於該抗雜訊啟動電路與該抗雜訊下拉放電電路之間的一連接點，該抗雜訊啟動電路透過該第一電壓端的該第一電壓位準以提高該連接點的電位以導通該抗雜訊下拉放電電路，從而下拉該驅動節點的該電位。
16. 一種掃描驅動電路的操作方法，該掃描驅動電路包含一上拉輸出充電電路、一下拉放電電路、一抗雜訊下拉放電電路與一抗雜訊啟動電路，該抗雜訊下拉放電電路透過一驅動節點電性連接該上拉輸出充電電路與該下拉放電電路，該上拉輸出充電電路與該下拉放電電路電性連接一輸出端，該操作方法包含：於一非工作狀態時，透過該抗雜訊啟動電路啟用該抗雜訊下拉放電電路以下拉該驅動節點的電位；以及當該驅動節點的電位被下拉時，停用該下拉放電電路並啟用該上拉輸出充電電路，從而上拉該輸出端的電位。
17. 如請求項16所述之操作方法，其中該掃描驅動電路更包含一預充電電路，該操作方法更包含：於一起始區間，透過該預充電電路將該驅動節點預充至一第一驅動位準，藉以停用該上拉輸出充電電路並啟用該下拉放電電路，從而下拉該輸出端的該電位以輸出一控制訊號。
18. 如請求項16所述之操作方法，其中該掃描驅動電路更包含一電壓增強電路，該操作方法更包含：於一電壓增強區間，透過該電壓增強電路將一下一級掃描驅動電路的一驅動節點的電壓回授以對該掃描驅動電路的該驅動節點進行耦合，藉以將該驅動節點從一第一驅動位準衝高至一第二驅動位準，使該輸出端的該電位維持輸出一控制訊號。
19. 如請求項16所述之操作方法，其中該掃描驅動電路更包含一預充電電路，該操作方法更包含：於一輸出完成區間，透過該預充電電路將該驅動節點的該電位拉低，藉以啟用該上拉輸出充電電路以上拉該輸出端的該電位，從而完成一控制訊號的輸出。
20. 如請求項16所述之操作方法，其中該抗雜訊啟動電路電性連接於一第二電壓端一該第一電壓端之間， 該第一電壓端的一第一電壓位準高於該第二電壓端的一第二電壓位準，該抗雜訊下拉放電電路電性連接於該第二電壓端與該驅動節點之間，該操作方法更包含：於一抗雜訊區間，該抗雜訊啟動電路將該第二電壓端電性隔離於該抗雜訊啟動電路與該抗雜訊下拉放電電路之間的一連接點，該抗雜訊啟動電路透過該第一電壓端的該第一電壓位準來提高該連接點的電位以導通該抗雜訊下拉放電電路，從而下拉該驅動節點的該電位。