CN106356015B - 移位寄存器及驱动方法、显示装置 - Google Patents

Abstract

一种移位寄存器、显示装置和驱动方法。所述移位寄存器包括：多个驱动单元，各驱动单元被配置为给相应的像素单元组提供栅线信号；和与所述驱动单元一一对应设置的补偿电路；其中，各所述补偿电路被配置为补偿与其对应的驱动单元中的一或多个晶体管的阈值电压偏移。本公开实施例在显示装置不工作期间进行相关晶体管的阈值电压补偿，可以实现移位寄存器使用寿命的延长。

Description

移位寄存器及驱动方法、显示装置

技术领域

本公开的实施例涉及一种移位寄存器及驱动方法、显示装置。

背景技术

当今人类不仅对产品的外观和质量有高要求，而且对产品的价格和实用性有更高的关注。在显示领域，由于晶体管阈值电压导致的不稳定性因素，会进一步导致由多个晶体管构成的栅驱动电路的工作不稳定且缩短栅驱动电路的工作寿命。

发明内容

本公开的至少一个实施例提供一种移位寄存器，包括：多个驱动单元，各驱动单元被配置为给相应的像素单元组提供栅线信号；和与所述驱动单元一一对应设置的补偿电路；其中，各所述补偿电路被配置为补偿与其对应的驱动单元中的一个或多个晶体管的阈值电压偏移。

例如，在所述移位寄存器的一些实施例中，各所述补偿电路包括：补偿晶体管，所述补偿晶体管的栅极与补偿控制线相连，所述补偿晶体管的第一极与第一补偿信号线相连，所述补偿晶体管的第二极与上拉节点相连；其中，所述补偿控制线用于向所述栅极提供控制所述补偿晶体管导通的控制信号；所述第一补偿信号线用于向所述第一极提供正向补偿电压或者负向补偿电压。

例如，在所述移位寄存器的一些实施例中，各所述补偿电路包括：第一补偿晶体管以及第二补偿晶体管；其中所述第一补偿晶体管为N型晶体管和所述第二补偿晶体管中为P型晶体管；所述第一补偿晶体管的栅极同时与第二补偿信号线和所述第一补偿晶体管的第一极相连，所述第一补偿晶体管的第二极与相应的驱动单元的上拉节点相连；所述第二补偿晶体管的栅极同时与所述第二补偿信号线和所述第二补偿晶体管的第一极相连，所述第二补偿晶体管的第二极与相应的驱动单元的所述上拉节点相连；其中，所述第二补偿信号线用于向所述第一补偿晶体管的第一极或者向所述第二补偿晶体管的第一极提供补偿电压。

例如，在所述移位寄存器的一些实施例中，各所述驱动单元包括：上拉电路，被配置为将第一时钟信号输出为栅线信号；上拉控制电路，被配置为控制所述上拉电路的打开时间；下拉电路，被配置为在第一时间将所述栅线信号拉低为低电位；下拉维持电路，被配置为维持所述栅线信号的低电位状态；下拉维持控制电路，被配置为维持下拉控制点处于低电位；所述上拉电路或者下拉维持控制电路均至少包含一个晶体管；其中，与各所述驱动单元相应的补偿电路，被配置为向所述上拉电路或者下拉维持控制电路中的部分晶体管写入补偿电压。

例如，在所述移位寄存器的一些实施例中，所述上拉控制电路包括第一晶体管，所述第一晶体管的第一极与输入信号线连接以接收输入信号，所述第一晶体管的栅极与所述第一极连接，所述第一晶体管的第二极与所述上拉节点相连；所述上拉电路包括第二晶体管，该第二晶体管的栅极与所述上拉节点相连，所述第二晶体管的第一极与所述第一时钟相连，所述第二晶体管的第二极与输出端相连；所述下拉电路包括第三晶体管，所述第三晶体管的第一极与所述输出端连接，所述第三晶体管的栅极与复位信号线连接，所述第三晶体管的第二极与第一电源线连接；其中，所述第一电压线用于传输所述第一电压；所述复位信号线用于传输所述复位信号；所述下拉维持控制电路包括第四晶体管和第五晶体管，所述第四晶体管的第一极与第二时钟信号线连接，所述第四晶体管的栅极与所述第二下拉节点相连，所述第四晶体管的第二极与所述第一下拉节点相连；所述第五晶体管的第一极与所述下拉节点相连，所述第五晶体管的栅极与所述上拉节点相连，所述第五晶体管的第二极与所述第一电源线连接；其中，所述第二时钟限号线用于传输第二时钟信号；所述第一电源线用于传输所述第一电压；所述下拉维持电路包括第六晶体管以及第七晶体管，所述第六晶体管与所述第七晶体的第一极均与所述第一电源线连接，所述第六晶体管与所述第七晶体管的栅极均与第一下拉节点连接，所述第六晶体管与所述第七晶体管的第二极均与所述上拉节点连接；其中，所述第一电压线用于传输所述第一电压。

例如，在所述移位寄存器的一些实施例中，所述下拉维持控制电路还包括第八晶体管和第九晶体管；所述第八晶体管的第一极与所述第二下拉节点相连，所述第八晶体管的栅极与所述上拉节点相连，所述第八晶体管的第二极与所述第一电源线连接；所述第九晶体管的第一极与所述第二时钟信号连接以接收第二时钟信号，所述第九晶体管的栅极与所述第一极相连，所述第九晶体管的第二极与所述第二下拉节点相连。

例如，在所述移位寄存器的一些实施例中，所述移位寄存器还包括复位电路，被配置为初始化阶段使得所述上拉节点放电。

例如，在所述移位寄存器的一些实施例中，所述复位电路包括第十晶体管，所述第十晶体管的第一极与所述上拉节点相连，所述第十晶体管的栅极与所述复位信号连接，所述第十晶体管的第二极与所述第一电源线连接。

本公开的至少一个实施例还提供一种显示装置，包括上述实施例的移位寄存器以及与所述栅驱动电路相连的显示面板。

例如，在所述显示装置的一些实施例中，还包括：计时测温装置，被配置为测量所述显示面板开机时所述栅驱动电路的各驱动单元的工作时长以及工作时的温度，基于统计的时间和温度得到各驱动单元的上拉电路或者下拉维持控制电路中晶体管的阈值电压偏移情况，并依据阈值电压偏移情况计算晶体管的补偿时长及补偿电压；控制装置，被配置为存储由所述计时测温装置计算得到的补偿电压和补偿时长，并向与所述栅驱动电路的各驱动单元对应的补偿电路提供所述补偿电压；以及内置电源，被配置为向所述栅驱动电路的补偿电路及所述控制装置供电。

例如，在所述显示装置的一些实施例中，所述控制装置还被配置为：当判断所述显示面板处于关机状态时，向所述栅驱动电路的补偿电路提供所述补偿电压，其中所述补偿电压用于对驱动单元的上拉电路或者下拉维持控制电路中部分晶体管进行阈值电压补偿。

例如，在所述显示装置的一些实施例中，所述控制装置还被配置为在所述补偿时间段内向所述补偿电路提供补偿电压。

例如，在所述显示装置的一些实施例中，所述补偿电压包括正向补偿电压或负向补偿电压；当执行正向偏压补偿时，所述控制装置向所述第一补偿信号线传输正向补偿电压；当执行负向偏压补偿时，所述控制装置向所述第一补偿信号线传输负向补偿电压。

本公开的至少一个实施例还提供一种驱动方法，用于所述移位寄存器，包括：在充电阶段，设置输入信号为有效信号，设置第一时钟信号为无效信号，设置第二时钟信号为有效信号，设置复位信号为关闭电压；在输出阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为有效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压；在放电阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为开启电压；在保持阶段，设置所述输入信号为无效信号，设置所述第二时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压；以及在补偿阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压，设置所述补偿控制信号为开启电压并设置所述第一补偿信号线在补偿时间内传输有效信号，或者设置所述第二补偿信号线在补偿时长内传输有效信号。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为本公开的一个实施例提供的移位寄存器的示意图；

图2A为本公开的一个实施例提供的补偿电路的示意图；

图2B为本公开的另一个实施例提供的补偿电路的示意图；

图3A为本公开的一个实施例提供的驱动单元的示意框图；

图3B为图3A所示的驱动单元和补偿电路的一个示例性的电路图；

图3C为图3A所示的驱动单元和补偿电路的另一个示例性的电路图；

图4为本公开的一个实施例提供的显示装置的示意图；

图5A和图5B为本公开的一个实施例提供的用于图3B和图3C所示的电路结构的驱动时序图；

图6A-图6D为本公开的一个实施例提供的基于图5B时序图的各个晶体管的工作示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管该连接是直接还是间接的。

本公开的实施例提供了一种具备阈值漂移修正功能的移位寄存器。在显示面板不工作期间，本公开的实施例对移位寄存器中的多个晶体管施加反向栅压或者正向栅压，以恢复显示装置在工作中产生的阈值电压漂移，进而延长栅移位寄存器的寿命。此外，本公开实施例由于在显示装置不工作期间进行相关晶体管的阈值电压补偿因而对显示器的电量消耗较少，所以可以实现移位寄存器使用寿命的大大延长，尤其适合用于类似公共显示等需要超长时间持续稳定工作的应用场景中的显示器。

如图1所示，移位寄存器100包括：多个驱动单元115(例如，115a、115b，……，115n)和与每个驱动单元115一一对应设置的补偿电路110(例如，110a、110b、……，110n)。各驱动单元115可以被配置为给相应的像素单元组提供栅线信号。各所述补偿电路110被配置为补偿与其对应的驱动单元115中的一或多个晶体管的阈值电压偏移。

在一些实施例中，一个像素单元组的结构与像素单元的在显示面板上的排列方式相关。例如，当像素单元以行的形式排列时，一个像素单元组为一整行的像素单元。当像素单元以列的方式排列时，一个像素单元组也可以为一整列的像素单元。本公开实施例并不对像素单元的排列方式进行限制，例如像素单元也可以以斜线的方式在显示面板上排列，此时一个像素单元组也可以为一条斜线上所包含的所有像素单元。

在一些实施例中，补偿电路110所补偿的一个或多个晶体管与驱动单元115的具体电路结构相关。通常驱动单元115包含复数个晶体管，且这些晶体管可以被用作时序控制管或输出管。由于不同的晶体管在工作中所处的状态各不相同，因此它们阈值电压漂移的程度也不相同。所以需要根据具体驱动电路中各晶体管的工作状态而获得需要采用补偿电路110进行补偿的晶体管。例如，可以采用补偿电路110补偿驱动单元115所包含的下拉晶体管。此外，图1中示出的驱动单元115a、115b,……,115n可以分别称为第一级驱动单元115a、第二级驱动单元115b，……，第n级驱动单元115n。

下面结合图2A和图2B分析两种不同的补偿电路。

图2A示出了本公开的实施例提供一种补偿电路110的具体结构,该补偿电路110可以包括：补偿晶体管211，该补偿晶体管211的栅极与补偿控制线213相连，补偿晶体管211的第一极与第一补偿信号线215相连，补偿晶体管211的第二极与驱动单元115中的上拉节点(示出于图3A中)相连。补偿控制线213用于向补偿晶体管211的栅极提供用来控制该补偿晶体管211导通的控制信号，例如，控制信号可以为脉冲信号。此外，第一补偿信号线用于向补偿晶体管211的第一极提供正向补偿电压或者负向补偿电压。

例如，当图2A示出的补偿控制线213向补偿晶体管211的栅极提供高电平时，该补偿晶体管211被导通，此时再通过第一补偿信号线输入高电平以实现对驱动单元115中一个或多个晶体管的正偏压补偿，或者通过第一补偿信号线输入低电平信号以实现对驱动单元115中一个或多个晶体管的负偏压补偿。

图2A提供的补偿电路110可以对驱动单元115包括的一个或多个晶体管进行正向偏压补偿或者负向偏压补偿，进而校正被补偿的晶体管的阈值电压Vth漂移，提高栅驱动电路的工作寿命。

图2B示出了本公开的实施例提供的补偿电路110的另一结构示意图。该补偿电路110包括：第一补偿晶体管212和第二补偿晶体管213，其中第一补偿晶体管212和第二补偿晶体管213中的一个为N型晶体管而另一个为P型晶体管。此外，参考图2B可知第一补偿晶体管212的栅极同时与第二补偿信号线225和第一补偿晶体管212的第一极相连，第一补偿晶体管212的第二极与上拉节点(示出在图3A中)相连。第二补偿晶体管213的栅极同时与第二补偿信号线225和第二补偿晶体管213的第一极相连，第二补偿晶体管213的第二极与相应的驱动单元的上拉节点相连(示出在图3A中)。例如，第一补偿晶体管212的第二极与第二补偿晶体管213的第二极相连；第一补偿晶体管212的栅极与第二补偿晶体管213的栅极相连；其中，第二补偿信号线225用于向第一补偿晶体管212的第一极或者向第二补偿晶体管213的第一极提供一个补偿电压。例如，可以采用图2B示出的第二补偿信号线225向第一补偿晶体管212或者第二补偿晶体管213的第一极提供一个正向补偿电压或者负向补偿电压，进而对驱动单元115中的一个或多个晶体管进行偏压补偿。例如，可以采用第二补偿信号线225向第一补偿晶体管212的栅极和第一极加载正向补偿电压，使得第一补偿晶体管212导通，之后再由第一补偿晶体管212的第二极向上拉节点输出该正向补偿电压。同时可以采用第二补偿信号线225向第二补偿晶体管213的栅极和第一极加载负向补偿电压，使得第二补偿晶体管213导通，之后再由第二补偿晶体管213的第二极向上拉节点输出该负向补偿电压。具体为，可以通过图2B示出的第二补偿信号线225输入高电平信号以通过第一补偿晶体管212实现对驱动单元115中一个或多个晶体管的正偏压补偿。或者也可以通过图2B示出的第二补偿信号线225输入低电平信号以通过第二补偿晶体管213实现对驱动单元115中一个或多个晶体管的负偏压补偿。

下面结合图3A-图3C中提供的驱动单元的电路结构进一步阐述栅驱动电路的结构。

图3A仅示出了栅驱动电路中的一个驱动单元以及与该驱动单元对应设置的一个补偿电路310。补偿电路310的结构可以与图2A或图2B所示的补偿电路110的结构相同或相类似。图3A示出的驱动单元可以包括：上拉电路316、上拉控制电路312、下拉电路318、下拉维持电路320以及下拉维持控制电路314。

上拉电路316被配置为将第一时钟信号输出为栅线信号(该栅线信号将被传输到像素单元组)。上拉控制电路312被配置为控制上拉电路316的打开时间。下拉电路318被配置为在第一时间将输出端输出的栅线信号拉低为低电位。下拉维持电路320被配置为维持栅线信号的低电位状态。下拉维持控制电路314被配置为维持下拉控制点(例如，图中示出的第一下拉节点)处于低电位。例如，上拉电路316或者下拉维持控制电路314均至少包含一个晶体管。补偿电路310，被配置为向上拉电路316或者下拉维持控制电路314中的部分晶体管写入补偿电压。

例如，上拉控制电路312与输入端相连以接收输入信号，例如，输入信号可以为上一级驱动单元的输出端输出的信号。下拉维持控制电路314与第二时钟信号相连以接收第二时钟信号。上拉电路316与第一时钟信号相连以接收第一时钟信号，例如，第一时钟信号为脉冲信号。下拉电路318以及下拉维持电路320还与第一电源线相连以接收第一电压。例如，第一电压可以为一个低电平信号。例如，输入端的输入信号为上一级驱动单元的输出端输出的信号(例如，对于图1示出的第二级驱动单元115b，其上一级驱动单元为第一级驱动单元115a)。第二时钟信号与第一时钟信号相位相反。复位线上的复位信号为下一级驱动单元的输出端输出的信号(例如，对于图1示出第一级的驱动单元115a，其下一级驱动单元为第二极驱动单元115b)。由于驱动单元115a不存在上一级驱动单元，因此可以在其输入端输入一脉冲激活信号。

例如，驱动单元还可以包括一复位电路322，该复位电路322与复位信号线相连以接收复位信号。复位电路322被配置为在初始化阶段使得上拉节点放电，为驱动单元稳定工作做好准备。

例如，图3A示出的驱动单元还包括第二下拉节点(图3B和图3C中示出)，第一下拉节点与第二下拉节点又分别与下拉维持控制电路314相连。

下面以图3B和图3C中的晶体管均为N型晶体管为例，详细说明图3A示出的栅驱动电路的结构。

图3B示出了移位寄存器中的一个驱动单元和一个补偿电路。驱动单元的上拉控制电路312包括第一晶体管M1，第一晶体管M1的第一极与输入信号线连接以接收输入信号，第一晶体管M1的栅极与第一极连接，第一晶体管M1的第二极与上拉节点相连。驱动单元的上拉电路316包括第二晶体管M2，该第二晶体管M2的栅极与上拉节点pu相连，第二晶体管M2的第一极与第一时钟相连，第二晶体管M2的第二极与输出端相连。驱动单元的下拉电路318包括第三晶体管M3，第三晶体管M3的第一极与输出端连接，第三晶体管M3的栅极与复位信号线连接，第三晶体管M3的第二极与第一电源线连接，例如，第一电压线用于传输第一电压；复位信号线用于传输复位信号；下拉维持电路包括第六晶体管M6以及第七晶体管M7，第六晶体管M6与第七晶体M7的第一极均与第一电源线连接，第六晶体管M6与第七晶体管M7的栅极均与第一下拉节点pd连接，第六晶体管M6与第七晶体管M7的第二极均与上拉节点pu连接；第一电压线用于传输第一电压Vss；下拉维持控制电路包括第四晶体管M4和第五晶体管M5，第四晶体管M4的第一极与第二时钟信号线连接，第四晶体管M4的栅极与第二下拉节点PD-CN相连，第四晶体管M4的第二极与第一下拉节点pd相连；第五晶体管M5的第一极与第一下拉节点pd相连，第五晶体管M5的栅极与上拉节点pu相连，第五晶体管M5的第二极与第一电源线连接；其中，第二时钟信号线用于传输第二时钟信号，第一电源线用于传输第一电压。

例如，图3B示出驱动单元的下拉维持控制电路314还可以包括第八晶体管M8和第九晶体管M9；第八晶体管M8的第一极与第二下拉节点PD-CN相连，第八晶体管M8的栅极与上拉节点pu相连，第八晶体管M8的第二极与第一电源线Vss连接；第九晶体管M9的第一极与第二时钟信号连接以接收第二时钟信号，第九晶体管M9的栅极与第一极相连，第九晶体管M9的第二极与第二下拉节点PD-CN相连。

例如，图3B示出的驱动单元的复位电路包括第十晶体管M10，第十晶体管M10的第一极与上拉节点pu相连，第十晶体管M10的栅极与复位信号连接以接收复位信号RESET，第十晶体管M10的第二极与第一电源线连接以接收第一电压Vss。

例如，图3B示出的补偿电路具体可以参考图2A提供的补偿电路。此时补偿电路的输出端与上拉节点pu相连。例如，通过图3B的补偿电路可以实现对上拉电路包括的第二晶体管M2、以及上拉维持电路314包括的第五晶体管M5以及第八晶体管M8进行正向偏压补偿或者负向偏压补偿。

此外，针对图3B示出的补偿电路所补偿的驱动单元，该驱动单元所包括的晶体管的分析过程如下：如图3B所示的阵列基板栅驱动电路的一个驱动单元，该驱动单元采用一个与第一时钟信号反相的第二时钟信号控制第一下拉节点pd电压来降低输出端输出VGL时的噪音水平，进而维持移位寄存器的稳定工作。结合图3B可知通过第四晶体管M4、第五晶体管M5、第八晶体管M8以及第九晶体管M9控制第一下拉节点(pd点)的电压，由此可知第四晶体管M4、第五晶体管M5、第八晶体管M8以及第九晶体管M9这四个晶体管的状态决定了栅驱动电路的正常工作与否。影响晶体管持续工作条件下阈值电压偏移的外界因素主要包括两点，其一是施加在晶体管栅极上的电压，其二是加在栅极上的电压信号的占空比。在本例中，第四晶体管M4、第五晶体管M5、第八晶体管M8以及第九晶体管M9这四个晶体管栅压的占空比有显著不同。如下表1列出了估算得到的占空比。下面仅考虑由于晶体管阈值电压Vth漂移造成栅驱动电路的失效现象。结合表1可知负责第一下拉节点pd点与第二下拉节点PD-CN点下拉的第五晶体管M5和第八晶体管M8在栅驱动电路工作时栅极所受电压的占空比约为99.2％，远高于负责第一下拉节点pd和第二下拉节点PD-CN充电的第四晶体管M4和第九晶体管M9，负责输出的第二晶体管M2同样有负向压力高的问题。因此经过较长时间的持续工作后，第五晶体管M5和第八晶体管M8的阈值电压Vth偏移会严重的负向漂移，所以导致第五晶体管M5以及第八晶体管M8在较低栅压下就会很容易打开，而进一步导致栅驱动电路不稳定。此时，若上拉节点pu点输入噪声，则第五晶体管M5和第八晶体管M8将同时打开，导致第一下拉节点pd点至较低电平，第六晶体管M6对上拉节点pu点的放电作用由于其栅压降低而减弱，上拉节点pu点的噪声由于得不到很快释放而积累，并通过第二晶体管M2的输出传递给后续行，而造成整个栅驱动电路失效。

表1

编号	节点	占空比
			M5	PD-CN	50％
M3	pu	99.2％
			M6	pu	99.2％
M8	pu	99.2％
			M9	第二时钟	50％

通过图3B示出的补偿电路可以补偿驱动单元包括的第二晶体管M2，第五晶体管M5以及第八晶体管M8的阈值电压偏移，该处偏移包括正向偏移或者负向偏移。此外，图3B示出的补偿电路具体可以参考图2A提供的补偿电路，也可以采用图2B示出的补偿电路。

图3C与图3B的不同在于补偿电路部分，图3C的补偿电路的具体结构可以参考图2B提供的补偿电路。采用图3C提供的补偿电路可以对驱动单元包括的第二晶体管M2，第五晶体管M5以及第八晶体管M8的阈值电压偏移进行补偿，该处补偿仅包括正向偏移补偿。例如，通过图2B的第二补偿信号(对应于图3C的补偿信号)提供的正向偏压补偿第二晶体管M2，第五晶体管M5以及第八晶体管M8的阈值电压偏移。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如，本公开实施例所述的晶体管的第一极可以为源极，第二极可以为漏极；或者，晶体管的第一极为漏极，第二极为源极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管，本公开的实施例以第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7等均为N型晶体管为例进行说明。基于本公开对该实现方式的描述和教导，本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用P型晶体管或N型和P型晶体管组合的实现方式，因此，这些实现方式也是在本公开的保护范围内的。

如图4所示，本公开的实施例还提供一种显示装置，该显示装置包括移位寄存器100以及与栅驱动电路100相连的显示面板420。图4示出了栅驱动电路100包括补偿电路(110a、110b、……、110n)以及与各补偿电路对应设置的驱动单元(115a、115b、……、115n)，补偿电路和驱动单元的具体结构可以参考图1、图2A-2B以及图3A-3C。此外，图4仅示出了显示装置包含的部分单元，例如，图4的显示装置还可以包括数据驱动电路，多条扫描线，多条数据线或者时钟电路(图中未示出)等。

在一些实施例中，显示装置还包括：计时测温装置430，控制装置440以及内置电源450。计时测温装置430被配置为测量显示面板420开机时栅驱动电路100的各驱动单元115的工作时长以及工作时的温度，之后基于统计的时间和温度得到各驱动单元115的上拉电路或者下拉维持控制电路中晶体管的阈值电压偏移情况，最后依据阈值电压偏移情况计算晶体管的补偿时长及补偿电压。控制装置440被配置为存储由计时测温装置430计算得到的补偿电压和补偿时长，并向与栅驱动电路100的各驱动单元115对应的补偿电路110提供补偿电压。内置电源450被配置为向所述栅驱动电路的补偿电路及所述控制装置供电。

例如，在一些实施例中计时测温装置430可以采用计时传感器和温度测量传感器实时采集相关的数据,并采用处理器基于采集的数据计算补偿电压。计时测温装置430还可以设置有存储器，该存储器可以用于预先存储一阈值补偿对照表，该阈值补偿对照表依据晶体管工作的温度和时间提供一个阈值电压补偿参考值或者阈值电压补偿参考范围。之后计时测温装置430再根据统计的晶体管的工作时长和温度通过查表获得对应的补偿电压或者补偿范围。

例如，在一些实施例中，控制装置440还被配置为：当判断显示面板处于关机状态时，向栅驱动电路100的补偿电路110提供计时测温装置430得到的补偿电压。例如，补偿电压用于对与补偿电路110相连的驱动单元115的上拉电路或者下拉维持控制电路中的部分晶体管进行阈值电压补偿。

例如，在一些实施例中控制装置440还被配置为在计时测温装置430计算得到的补偿时长内向补偿电路110提供补偿电压。

例如，在一些实施例中，补偿电压包括正向补偿电压或负向补偿电压。当执行正向偏压补偿时，控制装置440向第一补偿信号线(具体可以参考图2A示出的第一补偿信号)传输正向补偿电压。当执行负向偏压补偿时，控制装置3440向第一补偿信号线(图2A示出的)传输负向补偿电压。

例如，在一些实施例中，补偿电压可以仅包括正向补偿电压，此时当监测显示面板处于不工作状态时，由控制装置440向第二补偿信号线传输正向补偿电压(具体可以参考图2B示出的第二补偿信号线225)。

如图5A和图5B所示，本公开实施例还提供一种用于驱动图3B和图3C示出的栅驱动电路的驱动时序图。

如5A所示，驱动方法包括充电阶段、输出阶段、放电阶段、保持阶段以及补偿阶段。

在充电阶段，设置输入信号Out(n-1)为有效信号，设置第一时钟信号CLK为无效信号，设置第二时钟信号CLKB为有效信号，设置复位信号Out(n+1)为关闭电压。在输出阶段，设置输入信号Out(n-1)为无效信号，设置第一时钟信号CLK为有效信号，设置第二时钟信号CLKB为无效信号，设置复位信号Out(n+1)为关闭电压。在放电阶段，设置输入信号Out(n-1)为无效信号，设置第一时钟CLK信号为无效信号，设置第二时钟信号CLKB为无效信号，设置复位信号Out(n+1)为开启电压。在保持阶段，设置输入信号Out(n-1)为无效信号，设置第一时钟信号CLK为无效信号，设置第二时钟信号CLKB为无效信号，设置复位信号Out(n+1)为关闭电压。在补偿阶段，设置输入信号Out(n-1)为无效信号，设置第一时钟信号CLK为无效信号，设置第二时钟信号CLKB为无效信号，设置复位信号Out(n+1)为关闭电压，设置补偿控制信号Off_Compensation_Ctrl为开启电压并设置所述第一补偿信号线Off_Compensation_PW在补偿时间T内传输有效信号，或者设置所述第二补偿信号线在补偿时长T(如图5B所示)内传输有效信号。

以上示例中的输入信号Out(n-1)信号为第n级驱动单元的上一级驱动单元(即第“n-1”级驱动单元)的输出端信号。复位信号Out(n+1)信号为第n级驱动单元的下一级驱动单元(即第“n+1”级驱动单元)的输出端信号。此外，当n等于1时，由于其不存在上一级驱动单元所以此时可以设置Out(n-1)信号为一激励脉冲信号作为Out(n+1)信号。当n为最后一级驱动单元时，其不存在下一级驱动单元此时也可以设置一激励脉冲信号作为Out(n+1)信号。

下面结合图4、图5A、图5B以及图6A-6D详细说明用于驱动图3C电路的驱动过程。

当显示装置开机时计时测温装置430负责统计驱动单元115的工作时间和工作温度，并评估第二晶体管M2、第五晶体管M5和第八晶体管M8的阈值电压偏移情况，并将结果保存在控制装置440中。图3B示出的电路的工作过程包括阶段一的充电过程，阶段二的输出过程，阶段三的放电过程，阶段四的保持过程共四个部分，各个阶段的时序图可以参考图5A和图5B。此外，这四个阶段对应开启的晶体管如图6A-6D(其中图中的补偿电路部分仅包含图2B中的第一补偿晶体管或者图3C提供的补偿电路中的一个补偿晶体管)中所示，其中图6A-6D中以实线加粗的部分表示晶体管为导通状态，其他无加粗为关闭状态。

阶段一：充电阶段将输入信号Out(n-1)输入至输入端，第一晶体管M1打开，上拉节点pu被充电至Vgh。第五晶体管M5及第八晶体管M8打开，将第一下拉节点pd和第二下拉节点PD-CN下拉至低电平；

阶段二：输出阶段在充电阶段上拉节点pu被拉升至高电平，第五晶体管M5和第八晶体管M8打开，继续对第一下拉节点pd和第二下拉节点PD_CN放电，此时由于第一时钟信号CLK变为高电平，在电容C1的作用下，上拉节点pu点自举至更高的电位，第二晶体管M2更为充分的打开，将第一时钟CLK输出至输出端。

阶段三：放电阶段将Out(n+1)输入至复位信号线，第十晶体管M10及第三晶体管M3开启，分别对上拉节点pu和输出端放电，随着上拉节点pu电位降低，第四晶体管M4和第五晶体管M5开启，将第一下拉节点pd拉升至高电位。

阶段四：保持阶段在放电阶段下拉节点pd已被拉升至高电位，此时第四晶体管M4、第九晶体管M9、第六晶体管M6以及第七晶体管M7打开，将上拉节点pu点和输出端拉至低电位，保持该级驱动单元在关机状态下的输出为Vgl。

关机阶段：在显示器关机状态下，控制装置440依赖电源装置提供的电力，向第二补偿信号线输出一个正向偏压，进行正向偏压补偿。此时的时序和开启的晶体管如图5B所示，该正向偏压使第十一晶体管M11导通，输出至上拉节点pu点，对第二晶体管M2、第五晶体管M5和第八晶体管M8施加正向偏压，可以恢复这三个晶体管在驱动单元工作期间积累的负向阈值电压Vth偏移。此外，第二补偿信号Off_Compensation的输出时间T由计时测温装置430记录的数据计算得出。在恢复过程结束后，则补偿电路停止工作。

本公开实施例附图只涉及到与本公开实施例涉及到的结构，而其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的不同特征可以相互组合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种移位寄存器，包括：

多个驱动单元，各驱动单元被配置为给相应的像素单元组提供栅线信号；和

与所述驱动单元一一对应设置的补偿电路；

其中，各所述补偿电路被配置为补偿与其对应的驱动单元中的一个或多个晶体管的阈值电压偏移；

各所述补偿电路包括：补偿晶体管，所述补偿晶体管的栅极与补偿控制线相连，所述补偿晶体管的第一极与第一补偿信号线相连，所述补偿晶体管的第二极与上拉节点相连；其中，所述补偿控制线用于向所述栅极提供控制所述补偿晶体管导通的控制信号；所述第一补偿信号线用于向所述第一极提供正向补偿电压或者负向补偿电压；或者

各所述补偿电路包括：第一补偿晶体管以及第二补偿晶体管；其中所述第一补偿晶体管为N型晶体管和所述第二补偿晶体管中为P型晶体管；

所述第一补偿晶体管的栅极同时与第二补偿信号线和所述第一补偿晶体管的第一极相连，所述第一补偿晶体管的第二极与相应的驱动单元的上拉节点相连；

所述第二补偿晶体管的栅极同时与所述第二补偿信号线和所述第二补偿晶体管的第一极相连，所述第二补偿晶体管的第二极与相应的驱动单元的所述上拉节点相连；

其中，所述第二补偿信号线用于向所述第一补偿晶体管的第一极或者向所述第二补偿晶体管的第一极提供补偿电压。

2.如权利要求1所述移位寄存器，其中，

各所述驱动单元包括：

上拉电路，被配置为将第一时钟信号输出为栅线信号；

上拉控制电路，被配置为控制所述上拉电路的打开时间；

下拉电路，被配置为在第一时间将所述栅线信号拉低为低电位；

下拉维持电路，被配置为维持所述栅线信号的低电位状态；

下拉维持控制电路，被配置为维持下拉控制点处于低电位；

所述上拉电路或者下拉维持控制电路均至少包含一个晶体管；

其中，与各所述驱动单元相应的补偿电路，被配置为向所述上拉电路或者下拉维持控制电路中的部分晶体管写入补偿电压。

3.如权利要求2所述的移位寄存器，其中，

所述上拉控制电路包括第一晶体管，所述第一晶体管的第一极与输入信号线连接以接收输入信号，所述第一晶体管的栅极与所述第一极连接，所述第一晶体管的第二极与所述上拉节点相连；

所述上拉电路包括第二晶体管，该第二晶体管的栅极与所述上拉节点相连，所述第二晶体管的第一极与所述第一时钟相连，所述第二晶体管的第二极与输出端相连；

所述下拉电路包括第三晶体管，所述第三晶体管的第一极与所述输出端连接，所述第三晶体管的栅极与复位信号线连接，所述第三晶体管的第二极与第一电源线连接；其中，所述第一电压线用于传输所述第一电压；所述复位信号线用于传输所述复位信号；

所述下拉维持控制电路包括第四晶体管和第五晶体管，所述第四晶体管的第一极与第二时钟信号线连接，所述第四晶体管的栅极与第二下拉节点相连，所述第四晶体管的第二极与第一下拉节点相连；所述第五晶体管的第一极与所述第一下拉节点相连，所述第五晶体管的栅极与所述上拉节点相连，所述第五晶体管的第二极与所述第一电源线连接；其中，所述第二时钟限号线用于传输第二时钟信号；所述第一电源线用于传输所述第一电压；

所述下拉维持电路包括第六晶体管以及第七晶体管，所述第六晶体管与所述第七晶体的第一极均与所述第一电源线连接，所述第六晶体管与所述第七晶体管的栅极均与第一下拉节点连接，所述第六晶体管与所述第七晶体管的第二极均与所述上拉节点连接；其中，所述第一电压线用于传输所述第一电压。

4.如权利要求3所述的移位寄存器，其中，

所述下拉维持控制电路还包括第八晶体管和第九晶体管；

所述第八晶体管的第一极与所述第二下拉节点相连，所述第八晶体管的栅极与所述上拉节点相连，所述第八晶体管的第二极与所述第一电源线连接；

所述第九晶体管的第一极与所述第二时钟信号连接以接收第二时钟信号，所述第九晶体管的栅极与所述第一极相连，所述第九晶体管的第二极与所述第二下拉节点相连。

5.如权利要求3所述移位寄存器，其中，还包括复位电路，被配置为初始化阶段使得所述上拉节点放电。

6.如权利要求5所述的移位寄存器，其中，所述复位电路包括第十晶体管，所述第十晶体管的第一极与所述上拉节点相连，所述第十晶体管的栅极与所述复位信号连接，所述第十晶体管的第二极与所述第一电源线连接。

7.一种显示装置，包括权利要求1-6中任一项所述的移位寄存器以及与栅驱动电路相连的显示面板。

8.如权利要求7所述的显示装置，还包括：

计时测温装置，被配置为测量所述显示面板工作时所述栅驱动电路的各驱动单元的工作时长以及工作时的温度，基于统计的时间和温度得到各驱动单元的上拉电路或者下拉维持控制电路中晶体管的阈值电压偏移情况，并依据阈值电压偏移情况计算晶体管的补偿时长及补偿电压；

控制装置，被配置为存储由所述计时测温装置计算得到的补偿电压和补偿时长，并向与所述栅驱动电路的各驱动单元对应的补偿电路提供所述补偿电压；以及

内置电源，被配置为向所述栅驱动电路的补偿电路及所述控制装置供电。

9.如权利要求8所述的显示装置，其中，

所述控制装置还被配置为：当判断所述显示面板处于关机状态时，向所述栅驱动电路的补偿电路提供所述补偿电压，其中所述补偿电压用于对驱动单元的上拉电路或者下拉维持控制电路中部分晶体管进行阈值电压补偿。

10.如权利要求9所述的显示装置，其中，所述控制装置还被配置为在所述补偿时间段内向所述补偿电路提供补偿电压。

11.如权利要求9所述的显示装置，其中，

所述补偿电压包括正向补偿电压或负向补偿电压；

当执行正向偏压补偿时，所述控制装置向所述第一补偿信号线传输正向补偿电压；

当执行负向偏压补偿时，所述控制装置向所述第一补偿信号线传输负向补偿电压。

12.一种驱动方法，用于驱动权利要求1-6所述移位寄存器，包括：

在充电阶段，设置输入信号为有效信号，设置第一时钟信号为无效信号，设置第二时钟信号为有效信号，设置复位信号为关闭电压；

在输出阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为有效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压；

在放电阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为开启电压；

在保持阶段，设置所述输入信号为无效信号，设置所述第二时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压；以及

在补偿阶段，设置所述输入信号为无效信号，设置所述第一时钟信号为无效信号，设置所述第二时钟信号为无效信号，设置所述复位信号为关闭电压，设置补偿控制信号为开启电压并设置所述第一补偿信号线在补偿时间内传输有效信号，或者设置所述第二补偿信号线在补偿时长内传输有效信号。

Images