CN112837647A - 一种低功耗显示屏的gip驱动电路及其控制方法 - Google Patents

一种低功耗显示屏的gip驱动电路及其控制方法 Download PDF

Info

Publication number
CN112837647A
CN112837647A CN202110210996.9A CN202110210996A CN112837647A CN 112837647 A CN112837647 A CN 112837647A CN 202110210996 A CN202110210996 A CN 202110210996A CN 112837647 A CN112837647 A CN 112837647A
Authority
CN
China
Prior art keywords
transistor
drain
source
gate
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110210996.9A
Other languages
English (en)
Inventor
谢建峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202110210996.9A priority Critical patent/CN112837647A/zh
Publication of CN112837647A publication Critical patent/CN112837647A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及GIP驱动电路技术领域，特别涉及一种低功耗显示屏的GIP驱动电路及其控制方法，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容C1，通过将晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，这样使得晶体管T4漏极端可以接到直流电压准位，可以有效降低显示屏的功耗，提升显示设备的续航时间和使用寿命。

Description

一种低功耗显示屏的GIP驱动电路及其控制方法
技术领域
本发明涉及GIP驱动电路技术领域，特别涉及一种低功耗显示屏的GIP驱动电路及其控制方法。
背景技术
随着信息化社会的不断发展，人们对高分辨率显示屏的需求不断增加，相同尺寸下更高的分辨率往往代表着更加细腻的显示画面。然而更高的分辨率对于显示屏来说，意味着更高的功耗，这样子就减少了续航时间。
发明内容
本发明所要解决的技术问题是：提供一种低功耗显示屏的GIP驱动电路及其控制方法，可以有效的降低显示屏GIP驱动电路的功耗，提升显示设备的续航时间和使用寿命。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种低功耗显示屏的GIP驱动电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容C1，所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，所述晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，所述晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，所述晶体管T5的栅极与晶体管T5的漏极电连接，所述电容C1的另一端与晶体管T3的源极电连接，所述晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接。
本发明采用的第二种技术方案为：
一种低功耗显示屏的GIP驱动电路的控制方法，包括以下步骤：
S1、在第一时刻，控制晶体管T1的栅极输入高电平；
S2、在第二时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由低电平切换至高电平；所述第二时刻晚于第一时刻；
S3、在第三时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由高电平切换至低电平；所述第三时刻晚于第二时刻；
S4、在第四时刻，控制晶体管T2的栅极输入高电平；所述第四时刻晚于第三时刻；
S5、在第五时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均输入高电平；所述第五时刻晚于第四时刻。
本发明的有益效果在于：
通过将晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，晶体管T5的栅极与晶体管T5的漏极电连接，电容C1的另一端与晶体管T3的源极电连接，晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接，这样使得晶体管T4漏极端可以接到直流电压准位，可以有效降低显示屏的功耗，提升显示设备的续航时间和使用寿命。
附图说明
图1为根据本发明的一种低功耗显示屏的GIP驱动电路的结构示意图；
图2为根据本发明的一种低功耗显示屏的GIP驱动电路的控制方法的步骤流程图；
图3为根据本发明的一种低功耗显示屏的GIP驱动电路的时序波形图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明提供的一种技术方案：
一种低功耗显示屏的GIP驱动电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容C1，所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，所述晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，所述晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，所述晶体管T5的栅极与晶体管T5的漏极电连接，所述电容C1的另一端与晶体管T3的源极电连接，所述晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接。
从上述描述可知，本发明的有益效果在于：
通过将晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，晶体管T5的栅极与晶体管T5的漏极电连接，电容C1的另一端与晶体管T3的源极电连接，晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接，这样使得晶体管T4漏极端可以接到直流电压准位，可以有效降低显示屏的功耗，提升显示设备的续航时间和使用寿命。
进一步的，所述晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均接第一时钟信号，所述晶体管T8的栅极和晶体管T10的栅极均接第二时钟信号。
进一步的，所述晶体管T4的漏极接电源的正极。
进一步的，所述晶体管T6的源极、晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极均接电源的负极。
进一步的，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为N沟道MOS管。
由上述描述可知，通过N沟道的MOS管能够进一步稳定GIP电路的输出波形，节约了改善GIP制程的成本，优化显示屏的显示效果。
请参照图2，本发明提供的另一种技术方案：
一种低功耗显示屏的GIP驱动电路的控制方法，包括以下步骤：
S1、在第一时刻，控制晶体管T1的栅极输入高电平；
S2、在第二时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由低电平切换至高电平；所述第二时刻晚于第一时刻；
S3、在第三时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由高电平切换至低电平；所述第三时刻晚于第二时刻；
S4、在第四时刻，控制晶体管T2的栅极输入高电平；所述第四时刻晚于第三时刻；
S5、在第五时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均输入高电平；所述第五时刻晚于第四时刻。
从上述描述可知，本发明的有益效果在于：
通过将晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，晶体管T5的栅极与晶体管T5的漏极电连接，电容C1的另一端与晶体管T3的源极电连接，晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接，这样使得晶体管T4漏极端可以接到直流电压准位，可以有效降低显示屏的功耗，提升显示设备的续航时间和使用寿命。
进一步的，步骤S4还包括以下步骤：
控制晶体管T8的栅极和晶体管T10的栅极均输入高电平。
请参照图1和图3，本发明的实施例一为：
请参照图1，一种低功耗显示屏的GIP驱动电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容C1，所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，所述晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，所述晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，所述晶体管T5的栅极与晶体管T5的漏极电连接，所述电容C1的另一端与晶体管T3的源极电连接，所述晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接。
所述晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均接第一时钟信号，所述晶体管T8的栅极和晶体管T10的栅极均接第二时钟信号。
所述晶体管T4的漏极接电源的正极。
所述晶体管T6的源极、晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极均接电源的负极。
所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为N沟道MOS管。
本方案的每一级GIP驱动电路共有10颗TFT，1个电容C1，FW和VGH是直流高电压，BW和VGL是直流低电压。在本方案中，CK(n)和CK(n+4)的高电位是VGH电位，低电位是VGL电位。本方案的GIP驱动电路中晶体管T4的尺寸远比晶体管T3的尺寸要大的多，参考功耗公式P＝1/2*F*C*V2可知，F为频率，C为电容，V为电压，由于尺寸大的晶体管T4的漏极端接的是直流电压VGH，因此晶体管T4的功耗得到极大的降低(相比于drain端接到高频交流信号CKn而言)，因此该GIP驱动电路的功耗很低。
以下介绍GIP驱动电路的驱动过程(请结合图3分析)：
在t1时刻，K(n-2)为高电位，晶体管T1打开，Q点电位充电到FW的高电位，此时晶体管T3和晶体管T4打开，K(n)接收到CKn的低电位，输出为低电位；G(n)接收到VGH的高电位，输出如图中虚线所示(此时Q点的电位还不够高，G(n)电位无法达到VGH)。
在t2时刻，CKn由低电位转为高电位，Q点由于耦合电容C1的存在，电位升高，此时K(n)通过晶体管T3的作用接收到CKn的高电位，K(n)输出高电位。由于Q点的电位相比于t1时刻来说更高，故晶体管T4打开的更彻底，因此G(n)输出为VGH电位如图所示。
在t3时刻，CKn由高电位转为低电位，Q点由于耦合电容C1的存在，电位下降，此时K(n)通过晶体管T5的作用接收到CKn的低电位，K(n)输出低电位。晶体管T4仍处于开启状态，因此G(n)的输出仍为VGH电位。
在t4时刻，K(n+4)为高电位，晶体管T2、晶体管T8和晶体管T10打开，Q点、P点、G(n)点分别下拉到VGL准位。
在t5时刻，CKn为高电位，此时晶体管T5处于开启状态，P点为高电位，晶体管T9打开，G(n)通过晶体管T9的作用下拉到VGL准位。
本方案设计的低功耗显示屏的GIP驱动电路通过将晶体管T4的漏极端接到直流电压准位，可以有效的降低显示屏GIP驱动电路的功耗，提升显示设备的续航时间和使用寿命。
请参照图1至图3，本发明的实施例二为：
请参照图2，一种低功耗显示屏的GIP驱动电路的控制方法，包括以下步骤：
S1、在第一时刻，控制晶体管T1的栅极输入高电平；
S2、在第二时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由低电平切换至高电平；所述第二时刻晚于第一时刻；
S3、在第三时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由高电平切换至低电平；所述第三时刻晚于第二时刻；
S4、在第四时刻，控制晶体管T2的栅极输入高电平；所述第四时刻晚于第三时刻；
S5、在第五时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均输入高电平；所述第五时刻晚于第四时刻。
步骤S4还包括以下步骤：
控制晶体管T8的栅极和晶体管T10的栅极均输入高电平。
请参照图1，本方案的每一级GIP驱动电路共有10颗TFT，1个电容C1，FW和VGH是直流高电压，BW和VGL是直流低电压。在本方案中，CK(n)和CK(n+4)的高电位是VGH电位，低电位是VGL电位。本方案的GIP驱动电路中晶体管T4的尺寸远比晶体管T3的尺寸要大的多，参考功耗公式P＝1/2*F*C*V2可知，F为频率，C为电容，V为电压，由于尺寸大的晶体管T4的漏极端接的是直流电压VGH，因此晶体管T4的功耗得到极大的降低(相比于drain端接到高频交流信号CKn而言)，因此该GIP驱动电路的功耗很低。
以下介绍GIP驱动电路的驱动过程(请结合图3分析)：
在t1时刻(即第一时刻)，K(n-2)为高电位，晶体管T1打开，Q点电位充电到FW的高电位，此时晶体管T3和晶体管T4打开，K(n)接收到CKn的低电位，输出为低电位；G(n)接收到VGH的高电位，输出如图中虚线所示(此时Q点的电位还不够高，G(n)电位无法达到VGH)。
在t2时刻(即第二时刻)，CKn由低电位转为高电位，Q点由于耦合电容C1的存在，电位升高，此时K(n)通过晶体管T3的作用接收到CKn的高电位，K(n)输出高电位。由于Q点的电位相比于t1时刻来说更高，故晶体管T4打开的更彻底，因此G(n)输出为VGH电位如图所示。
在t3时刻(即第三时刻)，CKn由高电位转为低电位，Q点由于耦合电容C1的存在，电位下降，此时K(n)通过晶体管T5的作用接收到CKn的低电位，K(n)输出低电位。晶体管T4仍处于开启状态，因此G(n)的输出仍为VGH电位。
在t4时刻(即第四时刻)，K(n+4)为高电位，晶体管T2、晶体管T8和晶体管T10打开，Q点、P点、G(n)点分别下拉到VGL准位。
在t5时刻(即第五时刻)，CKn为高电位，此时晶体管T5处于开启状态，P点为高电位，晶体管T9打开，G(n)通过晶体管T9的作用下拉到VGL准位。
本方案设计的低功耗显示屏的GIP驱动电路通过将晶体管T4的漏极端接到直流电压准位，可以有效的降低显示屏GIP驱动电路的功耗，提升显示设备的续航时间和使用寿命。
综上所述，本发明提供的一种低功耗显示屏的GIP驱动电路及其控制方法，通过将晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，晶体管T5的栅极与晶体管T5的漏极电连接，电容C1的另一端与晶体管T3的源极电连接，晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接，这样使得晶体管T4漏极端可以接到直流电压准位，可以有效降低显示屏的功耗，提升显示设备的续航时间和使用寿命。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种低功耗显示屏的GIP驱动电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容C1，所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T2的源极、晶体管T3的栅极和电容C1的一端电连接，所述晶体管T6的漏极分别与晶体管T7的栅极、晶体管T8的漏极、晶体管T5的源极和晶体管T9的栅极电连接，所述晶体管T9的漏极分别与晶体管T10的漏极和晶体管T4的源极电连接且晶体管T9的漏极、晶体管T10的漏极和晶体管T4的源极均接栅极走线，所述晶体管T5的栅极与晶体管T5的漏极电连接，所述电容C1的另一端与晶体管T3的源极电连接，所述晶体管T6的源极分别与晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极电连接。
2.根据权利要求1所述的低功耗显示屏的GIP驱动电路，其特征在于，所述晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均接第一时钟信号，所述晶体管T8的栅极和晶体管T10的栅极均接第二时钟信号。
3.根据权利要求1所述的低功耗显示屏的GIP驱动电路，其特征在于，所述晶体管T4的漏极接电源的正极。
4.根据权利要求1所述的低功耗显示屏的GIP驱动电路，其特征在于，所述晶体管T6的源极、晶体管T7的源极、晶体管T8的源极、晶体管T9的源极和晶体管T10的源极均接电源的负极。
5.根据权利要求1所述的低功耗显示屏的GIP驱动电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为N沟道MOS管。
6.一种权利要求1所述的低功耗显示屏的GIP驱动电路的控制方法，其特征在于，包括以下步骤：
S1、在第一时刻，控制晶体管T1的栅极输入高电平；
S2、在第二时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由低电平切换至高电平；所述第二时刻晚于第一时刻；
S3、在第三时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均由高电平切换至低电平；所述第三时刻晚于第二时刻；
S4、在第四时刻，控制晶体管T2的栅极输入高电平；所述第四时刻晚于第三时刻；
S5、在第五时刻，控制晶体管T5的栅极、晶体管T5的漏极和晶体管T3的漏极均输入高电平；所述第五时刻晚于第四时刻。
7.根据权利要求6所述的低功耗显示屏的GIP驱动电路的控制方法，其特征在于，步骤S4还包括以下步骤：
控制晶体管T8的栅极和晶体管T10的栅极均输入高电平。
CN202110210996.9A 2021-02-25 2021-02-25 一种低功耗显示屏的gip驱动电路及其控制方法 Withdrawn CN112837647A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110210996.9A CN112837647A (zh) 2021-02-25 2021-02-25 一种低功耗显示屏的gip驱动电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110210996.9A CN112837647A (zh) 2021-02-25 2021-02-25 一种低功耗显示屏的gip驱动电路及其控制方法

Publications (1)

Publication Number Publication Date
CN112837647A true CN112837647A (zh) 2021-05-25

Family

ID=75933349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110210996.9A Withdrawn CN112837647A (zh) 2021-02-25 2021-02-25 一种低功耗显示屏的gip驱动电路及其控制方法

Country Status (1)

Country Link
CN (1) CN112837647A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793573A (zh) * 2021-10-14 2021-12-14 福建华佳彩有限公司 一种低功耗的gip电路及其驱动方法
CN114596828A (zh) * 2022-04-25 2022-06-07 福建华佳彩有限公司 一种降低负载的12t1c gip电路及其驱动方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793573A (zh) * 2021-10-14 2021-12-14 福建华佳彩有限公司 一种低功耗的gip电路及其驱动方法
CN113793573B (zh) * 2021-10-14 2024-05-14 福建华佳彩有限公司 一种低功耗的gip电路及其驱动方法
CN114596828A (zh) * 2022-04-25 2022-06-07 福建华佳彩有限公司 一种降低负载的12t1c gip电路及其驱动方法

Similar Documents

Publication Publication Date Title
US9361845B2 (en) Display device compensating clock signal with temperature
JP2017530379A (ja) ブーストラップ機能を具えるゲート電極駆動回路
US10290262B2 (en) Scanning drive circuit and flat display device
CN104332141A (zh) 显示驱动装置
US10074326B2 (en) Electronic circuit, scanning circuit, display device, and electronic circuit life extending method
US11568781B2 (en) Display panel and display device
CN112509512B (zh) 一种gip电路及驱动方法
CN112837647A (zh) 一种低功耗显示屏的gip驱动电路及其控制方法
US20080122875A1 (en) Liquid crystal display device and driving circuit and driving method of the same
CN113035109B (zh) 一种内嵌式显示屏的gip驱动电路及其控制方法
CN113223471B (zh) 一种具有补偿功能的gip电路及补偿方法
CN215220223U (zh) 一种gip电路
CN112967654A (zh) 一种gip电路及驱动方法
CN112885282B (zh) 一种适用于高分辨率显示屏的gip电路及其控制方法
US20130113776A1 (en) Power Management Circuit and Gate Pulse Modulation Circuit Thereof
CN112885285B (zh) 一种gip电路及其控制方法
CN215265522U (zh) 一种适用于高分辨率显示屏的gip电路
US10135444B2 (en) Semiconductor device with booster part, and booster
KR102175417B1 (ko) 전하 공유 기능을 갖는 스캔 구동 회로 및 디스플레이 패널
CN214624390U (zh) 一种gip电路
CN215265526U (zh) 一种低功耗显示屏的gip驱动电路
CN214012483U (zh) 一种新型的gip电路
CN214012479U (zh) 一种提升显示品质的栅极电路
CN112885286A (zh) 一种减少显示缺陷的gip电路及其控制方法
CN112885284B (zh) 一种触控显示屏的gip电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210525

WW01 Invention patent application withdrawn after publication