CN113223471B

CN113223471B - 一种具有补偿功能的gip电路及补偿方法

Info

Publication number: CN113223471B
Application number: CN202110428759.XA
Authority: CN
Inventors: 刘振东; 阮桑桑; 刘汉龙; 郭智宇; 钟慧萍; 郑聪秀
Original assignee: Fujian Huajiacai Co Ltd
Current assignee: Fujian Huajiacai Co Ltd
Priority date: 2021-04-21
Filing date: 2021-04-21
Publication date: 2022-09-20
Anticipated expiration: 2041-04-21
Also published as: CN113223471A

Abstract

本发明公开了一种具有补偿功能的GIP电路及补偿方法，包括预充电电路、输出电路、补偿电路和下拉稳压电路。其中，补偿电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第一电容。下拉稳压电路包括第八晶体管、第九晶体管、第十晶体管和第十一晶体管。本发明在第八晶体管和第九晶体管的栅极接入补偿电路，控制预充电电路对第一电容进行充放电，配合其他晶体管的开关变化，调节第八晶体管和第九晶体管的栅源极电压差，使GIP电路在进行下拉稳压输出时，经由第八晶体管和第九晶体管的工作电流不受各自的阈值电压漂移的影响，从而保证GIP电路的输出正常，不因晶体管的阈值电压漂移而失效。

Description

一种具有补偿功能的GIP电路及补偿方法

技术领域

本发明涉及面板技术领域，特别涉及一种具有补偿功能的GIP电路及补偿方法。

背景技术

近几十年来，随着时代的进步和信息技术的发展，人们对电子消费产品的需求日益增加。这就促进了液晶显示行业的发展。并且，随着时代的发展，电子类产品朝着轻、薄和省功耗的方向不断的发展。

在显示行业中，液晶显示占据着重要的地位。在液晶显示屏中，每个像素具有一个TFT(薄膜场效应晶体管)，其栅极连接至水平方向扫描线，漏极连接至垂直方向的资料线，而源极则连接至像素电极。若在水平方向的某一条扫描线上施加足够的正电压，会使得该条线上所有的TFT打开。此时，该条线上的像素电极会与垂直方向的资料线连接。资料线上的视讯信号电压写入像素中，控制不同液晶的透光度，进而达到控制色彩的效果。

在进行栅极电路的驱动时，目前主要有两种方法：一种是面板外绑定IC(微型电子器件)；另一种就是通过GIP技术来完成。但是，随着时代的发展，人们对面板显示的高屏占比的要求越来越高。GIP技术已经是驱动栅极电路的主要方式。而GIP基本概念是将液晶面板的栅极驱动器集成在玻璃基板上，以代替外接硅晶片的一种技术，形成对面板的扫描驱动。该技术相比传统的覆晶薄膜和液晶模组工艺，不仅节省成本，而且也可以省去栅极方向绑定的工艺，对提升产能极为有利，可提高TFT-LCD面板的集成度。所以，GIP技术减少了栅极驱动IC的使用量，降低了功耗和成本，同时能够使减小显示面板的边框，实现窄边框的设计，是一种值得重视的技术。

GIP电路技术是将栅极驱动电路集成在阵列基板上的技术。在GIP电路技术的设计中，阵列基板上会有许多个由TFT组合而成的GIP驱动电路。这些TFT器件将会控制和影响面板的栅极驱动信号。但是，以目前的技术和TFT器件的材料性质而言，阵列基板上的TFT器件受到长时间的高频交流电压、直流电压、温度和湿度的作用，其TFT的V_th(阈值电压)会发生漂移。TFT的V_th变化较大的话，会造成GIP电路输出信号的异常，从而使得面板显示异常。在GIP电路中，主要是下拉稳压电路模块长期受到高频交流电压的作用，使得下拉稳压电路模块上的TFT器件的V_th容易产生偏移而导致电路失效。

发明内容

本发明所要解决的技术问题是：提供一种具有补偿功能的GIP电路及补偿方法，能够解决下拉稳压电路模块中场效应晶体管的阈值电压容易产生偏移的问题，维持电路正常工作。

为了解决上述技术问题，本发明采用的技术方案为：

一种具有补偿功能的GIP电路，包括预充电电路、输出电路、补偿电路和下拉稳压电路，所述补偿电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第一电容，所述下拉稳压电路包括第八晶体管、第九晶体管、第十晶体管和第十一晶体管；

所述第一晶体管的漏极同时与所述第二晶体管的漏极、所述第三晶体管的漏极、所述第四晶体管的源极和所述第一电容的一端相连，所述第一电容的另一端同时与所述第五晶体管的漏极、所述第六晶体管的源极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第九晶体管的栅极相连；所述第六晶体管的漏极与所述第七晶体管的漏极相连；

所述预充电电路的电压输入端与门开启电压相连，所述预充电电路的电压输出端同时与所述第三晶体管的栅极、所述输出电路的电压输入端、所述第八晶体管的漏极和所述第十一晶体管的漏极相连，所述输出电路与第一时钟信号相连，所述输出电路的电压输出端同时与所述第九晶体管的漏极和所述第十晶体管的漏极相连，所述第一时钟信号用于控制所述输出电路的输出电压的电平高低；

所述第一晶体管的源极、所述第二晶体管的源极、所述第三晶体管的源极、所述第五晶体管的源极、所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极和所述第十一晶体管的源极均与所述门关断电压相连，所述第一晶体管的栅极以及所述第五晶体管的栅极和源极均与第一级扫描信号相连，所述第二晶体管的栅极和所述第十晶体管的栅极均与第二时钟信号相连，所述第四晶体管的栅极与所述第一时钟信号相连，所述第六晶体管的栅极与第二级扫描信号相连，所述预充电电路与第三级扫描信号相连，所述第三级扫描信号用于控制所述预充电电路的电压输出，所述第十一晶体管的栅极与第四级扫描信号线相连。

为了解决上述技术问题，本发明采用的另一技术方案为：

一种具有补偿功能的GIP电路的补偿方法，应用于上述的一种具有补偿功能的GIP电路，以第三晶体管的漏极为第一节点，第五晶体管的漏极为第二节点，输出电路的电压输入端为第三节点，包括如下步骤：

S1、打开第一晶体管和所述第五晶体管，关闭第二晶体管、第四晶体管、第六晶体管、第十晶体管、第十一体管、第十二晶体管，对第一电容进行充电，使得第七晶体管、第八晶体管和第九晶体管被打开，下拉所述第一节点、所述第三节点和输出电路的电压输出端的电位至低电位；

S2、打开所述第二晶体管，所述第六晶体管和所述第十晶体管，关闭所述第一晶体管和所述第五晶体管，对所述第一电容进行放电，下降所述第二节点的电位直至所述第七晶体管、所述第八晶体管和所述第九晶体管被关闭，维持第一节点的电位为低电位；

S3、打开第十二晶体管，关闭所述第二晶体管，所述第六晶体管和所述第十晶体管，对电容C2进行充电，维持所述输出电路的电压输出端和所述第一节点的电位为低电位；

S4、打开所述第二晶体管、所述第十晶体管和所述第十一晶体管，关闭所述第十二晶体管，下拉所述第三节点的电位为低电位，维持所述第一节点和所述输出电路的电压输出端的电位为低电位；

S5、打开所述第四晶体管，关闭所述第二晶体管、所述第十晶体管和所述第十一晶体管，上拉所述第一节点的电位为高电位，通过所述第一电容的耦合作用提高所述第二节点的电位直至所述第七晶体管、所述第八晶体管和所述第九晶体管被打开，完成对所述第八晶体管和所述第九晶体管的阈值电压补偿。

综上所述，本发明的有益效果在于：提供一种具有补偿功能的GIP电路及补偿方法，在下拉稳压电路的第八晶体管和第九晶体管的栅极接入以第一电容为核心的补偿电路，控制预充电电路对第一电容进行充放电，配合其他晶体管的开关变化调节各个节点的电位，控制第八晶体管和第九晶体管的栅源极电压差，使得GIP电路在进行下拉稳压输出时，经由第八晶体管和第九晶体管的工作电流不受各自的阈值电压漂移的影响，从而保证GIP电路的输出正常，不因晶体管的阈值电压漂移而失效。

附图说明

图1为本发明实施例的一种具有补偿功能的GIP电路的电路连接示意图；

图2为本发明实施例的一种具有补偿功能的GIP电路的补偿方法的步骤示意图；

图3为本发明实施例的一种具有补偿功能的GIP电路的第一阶段的电路连接示意图；

图4为本发明实施例的一种具有补偿功能的GIP电路的第二阶段的电路连接示意图；

图5为本发明实施例的一种具有补偿功能的GIP电路的第三阶段的电路连接示意图；

图6为本发明实施例的一种具有补偿功能的GIP电路的第四阶段的电路连接示意图；

图7为本发明实施例的一种具有补偿功能的GIP电路的第五阶段的电路连接示意图；

图8为本发明实施例的一种具有补偿功能的GIP电路的第六阶段的电路连接示意图；

图9为本发明实施例的一种具有补偿功能的GIP电路的第七阶段的电路连接示意图；

图10为本发明实施例的一种具有补偿功能的GIP电路的第八阶段的电路连接示意图；

图11为本发明实施例的一种具有补偿功能的GIP电路的控制信号电平变化时序图。

标号说明：

C1、第一电容；C2、第二电容；

CK1、第一时钟信号；CK2、第二时钟信号；

gn1、第一级扫描信号；gn2、第二级扫描信号；gn3、第三级扫描信号；gn4、第四级扫描信号；

P1、第一节点；P2、第二节点；P3、第三节点；

T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；T8、第八晶体管；T9、第九晶体管；T10、第十晶体管；T11、第十一晶体管；T12、第十二晶体管；T13、第十三晶体管；

VGH、门开启电压；VGL、门关闭电压。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，一种具有补偿功能的GIP电路，包括预充电电路、输出电路、补偿电路和下拉稳压电路，所述补偿电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1，所述下拉稳压电路包括第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11；

所述第一晶体管T1的漏极同时与所述第二晶体管T2的漏极、所述第三晶体管T3的漏极、所述第四晶体管T4的源极和所述第一电容C1的一端相连，所述第一电容C1的另一端同时与所述第五晶体管T5的漏极、所述第六晶体管T6的源极、所述第七晶体管T7的栅极、所述第八晶体管T8的栅极和所述第九晶体管T9的栅极相连，所述第六晶体管T6的漏极与所述第七晶体管T7的漏极相连；

所述预充电电路的电压输入端与门开启电压VGH相连，所述预充电电路的电压输出端同时与所述第三晶体管T3的栅极、所述输出电路的电压输入端、所述第八晶体管T8的漏极和所述第十一晶体管T11的漏极相连，所述输出电路与第一时钟信号CK1相连，所述输出电路的电压输出端同时与所述第九晶体管T9的漏极和所述第十晶体管T10的漏极相连，所述第一时钟信号CK1用于控制所述输出电路的输出电压的电平高低；

所述第一晶体管T1的源极、所述第二晶体管T2的源极、所述第三晶体管T3的源极、所述第五晶体管T5的源极、所述第七晶体管T7的源极、所述第八晶体管T8的源极、所述第九晶体管T9的源极、所述第十晶体管T10的源极和所述第十一晶体管T11的源极均与所述门关断电压相连，所述第一晶体管T1的栅极以及所述第五晶体管T5的栅极和源极均与第一级扫描信号gn1相连，所述第二晶体管T2的栅极和所述第十晶体管T10的栅极均与第二时钟信号CK2相连，所述第四晶体管T4的栅极与所述第一时钟信号CK1相连，所述第六晶体管T6的栅极与第二级扫描信号gn2相连，所述预充电电路与第三级扫描信号gn3相连，所述第三级扫描信号gn3用于控制所述预充电电路的电压输出，所述第十一晶体管T11的栅极与第四级扫描信号gn4线相连。

从上述描述可知，本发明的有益效果在于：提供一种具有补偿功能的GIP电路，在下拉稳压电路的第八晶体管T8和第九晶体管T9的栅极接入以第一电容C1为核心的补偿电路，控制预充电电路对第一电容C1进行充放电，配合其他晶体管的开关变化调节各个节点的电位，控制第八晶体管T8和第九晶体管T9的栅源极电压差，使得GIP电路在进行下拉稳压输出时，经由第八晶体管T8和第九晶体管T9的工作电流不受各自的阈值电压漂移的影响，从而保证GIP电路的输出正常，不因晶体管的阈值电压漂移而失效。

进一步地，所述预充电电路包括第十二晶体管T12；

所述第十二晶体管T12的漏极与所述门开启电压VGH相连，所述第十二晶体管T12的源极同时与所述第三晶体管T3的栅极、所述输出电路的电压输入端、所述第八晶体管T8的漏极和所述第十一晶体管T11的漏极相连，所述第十二晶体管T12的栅极与所述第三级扫描信号gn3相连。

从上述描述可知，预充电电路依靠第十二晶体管T12将门开启电压VGH引入补偿电路和输出电路中。第三级扫描信号gn3控制第十二晶体管T12的导通和截止，进而控制预充电电路的电压输出。

进一步地，所述输出电路包括第十三晶体管T13和第二电容C2；

所述第十三晶体管T13的漏极与所述第一时钟信号CK1相连，所述第十三晶体管T13的栅极同时与所述第二电容C2的一端、所述第八晶体管T8的漏极、所述第十一晶体管T11的漏极和所述预充电电路的电压输出端相连，所述第十三晶体管T13的源极为所述输出电路的电压输出端且与所述第二电容C2的另一端相连。

从上述描述可知，第十三晶体管T13的漏极接入第一时钟信号CK1，在自身导通时，根据第一时钟信号CK1的电平的高或低对应将输出电路的电压输出端进行拉高或者拉低。第二电容C2连接预充电电路的电压输出端和输出电路的电压输出端，利用自身的耦合效应，能够稳定输出电路的输出电压。

进一步地，所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4、所述第五晶体管T5、所述第六晶体管T6、所述第七晶体管T7、所述第八晶体管T8、所述第九晶体管T9、所述第十晶体管T10和所述第十一晶体管T11均为N沟道型场效应管。

从上述描述可知，N沟道型场效应管根据栅极电压的高货低控制自身的源漏极极的导通与截止，作为一种可控电子开关，应用在本发明的GIP电路之中。

请参照图1至图11，一种具有补偿功能的GIP电路的补偿方法，应用于上述的一种具有补偿功能的GIP电路，以第三晶体管T3的漏极为第一节点P1，第五晶体管T5的漏极为第二节点P2，输出电路的电压输入端为第三节点P3，包括如下步骤：

S1、打开第一晶体管T1和所述第五晶体管T5，关闭第二晶体管T2、第四晶体管T4、第六晶体管T6、第十晶体管T10、第十一体管、第十二晶体管T12，对第一电容C1进行充电直至第七晶体管T7、第八晶体管T8和第九晶体管T9被打开，下拉所述第一节点P1、所述第三节点P3和输出电路的电压输出端的电位至低电位；

S2、打开所述第二晶体管T2，所述第六晶体管T6和所述第十晶体管T10，关闭所述第一晶体管T1和所述第五晶体管T5，对所述第一电容C1进行放电，下降所述第二节点P2的电位直至所述第七晶体管T7、所述第八晶体管T8和所述第九晶体管T9被关闭，维持所述第一节点P1的电位为低电位；

S3、打开第十二晶体管T12，关闭所述第二晶体管T2，所述第六晶体管T6和所述第十晶体管T10，对第二电容C2进行充电，上拉所述第三节点P3的电位至高电位，维持所述输出电路的电压输出端和所述第一节点P1的电位为低电位；

S4、打开所述第二晶体管T2、所述第十晶体管T10和所述第十一晶体管T11，关闭所述第十二晶体管T12，下拉所述第三节点P3的电位为低电位，维持所述第一节点P1和所述输出电路的电压输出端的电位为低电位；

S5、打开所述第四晶体管T4，关闭所述第二晶体管T2、所述第十晶体管T10和所述第十一晶体管T11，上拉所述第一节点P1的电位为高电位，通过所述第一电容C1的耦合作用提高所述第二节点P2的电位直至所述第七晶体管T7、所述第八晶体管T8和所述第九晶体管T9被打开，完成对所述第八晶体管T8和所述第九晶体管T9的阈值电压补偿。

从上述描述可知，本发明提供一种具有补偿功能的GIP电路的补偿方法，先是通过第五晶体管T5输入高电平，对第一电容C1完成充电，控制第二节点P2的点位为高电位；接着，利用第六晶体管T6和第七晶体管T7将第二节点P2的电位控制在不足以开启第八晶体管T8和第九晶体管T9的临界值大小；继而，打开预充电电路的输出，对第二电容C2进行充电，将第三节点P3的电位拉高，进行输出准备；然后，通过第十一晶体管T11对第三节点P3的电位进行下拉，起到稳压作用；最后，通过第四晶体管T4拉高第一节点P1的电位，利用第一电容C1的耦合效应提升第二节点P2的电位，使得第八晶体管T8和第九晶体管T9导通。第九晶体管T9导通后，对输出电路的电压输出进行下拉稳压。同时，第二节点P2的电位变化改变了第八晶体管T8和第九晶体管T9的栅源极电压差，使得经由第八晶体管T8和第九晶体管T9的工作电流不受各自的阈值电压漂移的影响，从而保证GIP电路的输出正常，不因晶体管的阈值电压漂移而失效。

进一步地，所述步骤S3之后以及所述步骤S4之前还包括：

打开所述第四晶体管T4，关闭所述第十二晶体管T12，上拉所述输出电路的电压输出端的电位至高电位，利用所述第二电容C2的耦合效应提升所述第三节点P3的电位为原来的2倍，维持所述第一节点P1的电位为低电位；

关闭所述第四晶体管T4，下拉所述输出电路的电压输出端的电位至低电位，利用所述第二电容C2的耦合效应降低所述第三节点P3的电位为原来的二分之一，维持所述第一节点P1的电位为低电位。

从上述描述可知，在进行下拉稳压输出之前，通过第四晶体管T4拉高输出电路的电压输出端的电位，通过第二电容C2的耦合作用，提升第三节点P3的电位，进而稳定了输出电路的电压输出。在此之后，第三节点P3的电位和输出电路的电压输出端的电位再重新被拉低至步骤S3完成时的电位。

进一步地，所述步骤S5之后还包括：

S6、打开所述第二晶体管T2和所述第十晶体管T10，关闭所述第四晶体管T4，下拉所述第一节点P1的电位至低电位，通过所述第一电容C1的耦合作用下降所述第二节点P2的电位直至所述第七晶体管T7、所述第八晶体管T8和所述第九晶体管T9被关闭，维持所述输出电路的电压输出端的电位为低电位。

从上述描述可知，在消除第八晶体管T8和第九晶体管T9的阈值电压漂移的影响后，恢复第一节点P1和第二节点P2的电位至执行步骤S5之前的电位。第十晶体管T10对输出电路的电压输出端的电位进行下拉稳压，以代替第九晶体管T9的下拉稳压工作，避免长时间工作状态使得第九晶体管T9损坏，增加其使用寿命。

进一步地，第一时钟信号CK1在步骤S5为高电平，在其余步骤为低电平；

第二时钟信号CK2在步骤S2和步骤S4为高电平，在步骤S1、S3和S5为低电平；

第一级扫描信号gn1在步骤S1为高电平，在步骤S2、S3、S4和S5为低电平；

第二级扫描信号gn2在步骤S2为高电平，在步骤S1、S3、S4和S5为低电平；

第三级扫描信号gn3在步骤S3为高电平，在步骤S1、S2、S4和S5为低电平；

第四级扫描信号gn4在步骤S4为高电平，在步骤S1、S2、S3和S5为低电平。

从上述描述可知，第一时钟信号CK1用于在各步骤S5中控制第四晶体管T4、第十三晶体管T13以及用于给第一电容C1充电。第二时钟信号CK2用于在各步骤中控制第二晶体管T2和第十晶体管T10的导通和截止。第一级扫描信号gn1用于在各步骤中控制第五晶体管T5的导通和截止。第二级扫描信号gn2用于在各步骤中控制第六晶体管T6的导通和截止。第三级扫描信号gn3用于在各步骤中控制第十二晶体管T12的导通和截止。第四级扫描信号gn4用于在各步骤中控制第十一晶体管T11的导通和截止。

进一步地，所述步骤S2之后和所述步骤S5之前，所述第八晶体管T8的栅源极电压差和所述第九晶体管T9的栅源极电压差对应为所述第八晶体管T8的阈值电压和所述第九晶体管T9的阈值电压，所述第八晶体管T8的阈值电压和所述第九晶体管T9的阈值电压相同；

所述步骤S5之中，所述第八晶体管T8的栅源极电压差和所述第九晶体管T9的栅源极电压差均为所述门开启电压VGH减去所述门关断电压的差值与阈值电压相加的结果。

从上述描述可知，通过改变第八晶体管T8的栅源极电压差和第九晶体管T9的栅源极电压差来消除第八晶体管T8和第九晶体管T9的阈值电压漂移对GIP电路的稳定性的影响。

请参照图1，本发明的实施例一为：

一种具有补偿功能的GIP电路，如图1所示，包括预充电电路、输出电路、补偿电路和下拉稳压电路，所述补偿电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1，所述下拉稳压电路包括第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11。预充电电路包括第十二晶体管T12。输出电路包括第十三晶体管T13和第二电容C2。

其中，第一晶体管T1的漏极同时与所述第二晶体管T2的漏极、所述第三晶体管T3的漏极、所述第四晶体管T4的源极和所述第一电容C1的一端相连，所述第一电容C1的另一端同时与所述第五晶体管T5的漏极、所述第六晶体管T6的源极、所述第七晶体管T7的栅极、所述第八晶体管T8的栅极和所述第九晶体管T9的栅极相连，所述第六晶体管T6的漏极与所述第七晶体管T7的漏极相连。预充电电路的电压输入端与门开启电压VGH相连，所述预充电电路的电压输出端同时与所述第三晶体管T3的栅极、所述输出电路的电压输入端、所述第八晶体管T8的漏极和所述第十一晶体管T11的漏极相连，所述输出电路与第一时钟信号CK1相连，所述输出电路的电压输出端同时与所述第九晶体管T9的漏极和所述第十晶体管T10的漏极相连，所述第一时钟信号CK1用于控制所述输出电路的输出电压的电平高低；

并且，第一晶体管T1的源极、所述第二晶体管T2的源极、所述第三晶体管T3的源极、所述第五晶体管T5的源极、所述第七晶体管T7的源极、所述第八晶体管T8的源极、所述第九晶体管T9的源极、所述第十晶体管T10的源极和所述第十一晶体管T11的源极均与所述门关断电压相连，所述第一晶体管T1的栅极以及所述第五晶体管T5的栅极和源极均与第一级扫描信号gn1相连，所述第二晶体管T2的栅极和所述第十晶体管T10的栅极均与第二时钟信号CK2相连，所述第四晶体管T4的栅极与所述第一时钟信号CK1相连，所述第六晶体管T6的栅极与第二级扫描信号gn2相连，所述预充电电路与第三级扫描信号gn3相连，所述第三级扫描信号gn3用于控制所述预充电电路的电压输出，所述第十一晶体管T11的栅极与第四级扫描信号gn4线相连。

在本实施例中，所述第十二晶体管T12的漏极与所述门开启电压VGH相连，所述第十二晶体管T12的源极同时与所述第三晶体管T3的栅极、所述输出电路的电压输入端、所述第八晶体管T8的漏极和所述第十一晶体管T11的漏极相连，所述第十二晶体管T12的栅极与所述第三级扫描信号gn3相连。所述第十三晶体管T13的漏极与所述第一时钟信号CK1相连，所述第十三晶体管T13的栅极同时与所述第二电容C2的一端、所述第八晶体管T8的漏极、所述第十一晶体管T11的漏极和所述预充电电路的电压输出端相连，所述第十三晶体管T13的源极为所述输出电路的电压输出端且与所述第二电容C2的另一端相连。

在本实施例中，所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4、所述第五晶体管T5、所述第六晶体管T6、所述第七晶体管T7、所述第八晶体管T8、所述第九晶体管T9、所述第十晶体管T10、所述第十一晶体管T11、第十二晶体管T12和第十三晶体管T13均为N沟道型场效应管。

请参照图2至图11，本发明的实施例二为：

一种具有补偿功能的GIP电路的补偿方法，如图2所示，应用于上述实施例一的一种具有补偿功能的GIP电路，以第三晶体管T3的漏极为第一节点P1，第五晶体管T5的漏极为第二节点P2，输出电路的电压输入端为第三节点P3，包括如下步骤：

S5、打开所述第四晶体管T4，关闭所述第二晶体管T2、所述第十晶体管T10和所述第十一晶体管T11，上拉所述第一节点P1的电位为高电位，通过所述第一电容C1的耦合作用提高所述第二节点P2的电位直至所述第七晶体管T7、所述第八晶体管T8和所述第九晶体管T9被打开，完成对所述第八晶体管T8和所述第九晶体管T9的阈值电压补偿；

在本实施例中，所述步骤S3之后以及所述步骤S4之前还包括：

本实施例的一个具体应用过程分为如下八个阶段：

一、电路补偿预充阶段

如图3所示，OUT代表输出电路的电压输出端；虚线表示的晶体管为导通状态，实线为截至状态；在其他图示中亦是如此。第一级扫描信号gn1为高电平，其余信号为低电平。此时，第一晶体管T1和第五晶体管T5导通；第一级扫描信号gn1对第一电容C1进行充电；第二节点P2的点位升高。由于第二节点P2的电位升高至高电平VH，第七晶体管T7、第八晶体管T8和第九晶体管T9的栅极电压升高，以致第七晶体管T7、第八晶体管T8和第九晶体管T9导通。第三节点P3和输出电路的电压输出端的电位分别被接在第八晶体管T8的源极和第九晶体管T9的源极的门关闭电压VGL拉低至低电平VL。

二、电路补偿存储阶段

如图4所示，第二级扫描信号gn2和第二时钟信号CK2为高电平，其余信号为低电平。此时，第二晶体管T2、第六晶体管T6和第十晶体管T10导通。输出电路的电压输出端通过第十晶体管T10被门关闭电压VGL下拉并维持在低电平。第一节点P1的电位通过第二晶体管T2被门关闭电压VGL下拉并维持在低电平。第二节点P2通过第六晶体管T6和第七晶体管T7连接至门关闭电压VGL，使得第一电容C1被放电。第一电容C1放电过程中，第二节点P2的电位逐渐下降，直至其无法保证第七晶体管T7导通。由于在本实施例中第七晶体管T7、第八晶体管T8和第九晶体管T9的阈值电压相同，第八晶体管T8和第九晶体管T9也不再导通。这时，第二节点P2的电位处于恰好不能打开第七晶体管T7、第八晶体管T8和第九晶体管T9的数值，即低电平加上阈值电压：VL+V_th。这也就是第一电容C1在被放电后所存储的电压值，将用于后续消除晶体管的阈值电压飘移的影响。此时，第八晶体管T8和第九晶体管T9的栅源极电压差V_gs为V_th。

三、电路输出预充阶段

如图5所示，第三级扫描信号gn3为高电平，其余信号为低电平。此时，预充电电路的第十一晶体管T11导通。门开启电压VGH直接对第二电容C2进行充电，使得第三节点P3的电位上升至高电平。第十三晶体管T13导通，使得输出电路的电压输出端通过第十三晶体管T13被低电平的第一时钟信号CK1所拉低并维持在低电平。第三晶体管T3导通，使得第一节点P1的电位被门关闭电压VGL下拉并维持在低电平。第二节点P2的电位依旧保持在VL+V_th。

四、电路输出阶段

如图6所示，第一时钟信号CK1为高电平，其余信号为低电平。由于第三节点P3的电位是高电平，第三晶体管T3和第十三晶体管T13依旧处于导通阶段。第一节点P1的电位依旧处于维持在低电平。但是，由于第一时钟信号CK1为高电平，输出电路的电压输出端被拉高至高电平。在第二电容C2的耦合作用下，原本为高电平的第三节点P3的电位上升为了2倍的高电平，其使得输出电路的电压输出端的高电平电压输出更加稳定。在此阶段，第二节点P2的电位依旧稳定保持在VL+V_th。

五、电路下拉输出阶段

如图7所示，所有信号均为低电平。由于在电路输出阶段，第三节点P3的电位被拉高，以稳定输出电路的输出。因此，此阶段用于恢复各节点的电位至第四个阶段之前的状态。此时，第一时钟信号CK1变为低电平，使得输出电路的电压输出端再次被拉低至低电平。相应地，在第二电容C2的耦合作用下，第三节点P3的电位下降至高电平。第一节点P1和第二节点P2的电位依旧保持不变。

六、电路下拉第三节点P3阶段

如图8所示，第四级扫描信号gn4和第二时钟信号CK2为高电平，其余信号均为低电平。此时，第二晶体管T2、第十晶体管T10和第十一晶体管T11导通；第三节点P3的电位被接在第十一晶体管T11的源极的门关闭电压VGL所拉低至低电平。输出电路的电压输出端被接在第十晶体管T10的源极的门关闭电压VGL所拉低并维持在低电平。第一节点P1的电位被接在第二晶体管T2的源极的门关闭电压VGL所拉低并维持在低电平。第二节点P2的电位依旧保持不变。

七、电路下拉稳压阶段1

如图9所示，第一时钟信号CK1为高电平，其余信号为低电平。此时，第四晶体管T4和第十三晶体管T13导通。高电平的第一时钟信号CK1将第一节点P1的电位由低电平上拉至高电平。在第一电容C1的耦合作用下，第二节点P2的电位由VL+V_th上升至VH-VL+VL+V_th，即VH+V_th。第一节点P1的点位升高，使得第七晶体管T7、第八晶体管T8和第九晶体管T9再次导通。输出电路的电压输出端被接在第九晶体管T9的源极的门关闭电压VGL下拉并维持在低电平。第三节点P3的电压被接在第八晶体管T8的源极的门关闭电压VGL下拉并维持在低电平。第八晶体管T8和第九晶体管T9的栅极受高频电压驱动，容易造成自身的阈值电压漂移，进而影响GIP电路的稳定性。因此，由于该阶段的第一节点P1的点位发生了变化，第八晶体管T8和第九晶体管T9的栅源极电压相应地由V_gs＝V_th变成Vgs＝VH+V_thVL，并带入如下表达式：

或

其中，I1表示场效应晶体管工作在线性区的工作电流值；I2表示场效应晶体管工作在饱和区的工作电流值；μ表示场效应晶体管的电子迁移率；Cox表示场效应晶体管的栅氧层单位面积电容；W/L表示场效应晶体管的长与宽之比；Vgs表示场效应晶体管的栅源极电压差；Vth表示场效应晶体管的阈值电压。可得：

由于栅源极电压发生变化，第八晶体管T8和第九晶体管T9无论是工作在线性区还是饱和区，其工作电流的大小变化将不再收到阈值电压的变化影响，即消除了阈值电压漂移所带来的影响，从而使得GIP电路工作得更加稳定。

八、电路下拉稳压阶段2

如图10所示，第二时钟信号CK2为高电平，其余信号为低电平。第二晶体管T2和第十晶体管T10导通。此时，第一节点P1的电位由高电平被下拉至低电平。在第一电容C1的耦合作用下，第二节点P2的电位也被下拉至VL+Vth。换言之，第七晶体管T7、第八晶体管T8和第九晶体管T9再次截止。输出电路的电压其输出端不再由接在第九晶体管T9的源极的门关闭电压VGL拉低，而是由接在第十晶体管T10的源极的门被关闭电压下拉并稳吃在低电平。在本实施例中，由第十晶体管T10和第九晶体管T9轮流对输出电路的电压输出端进行下拉输出，以减少第十晶体管T10的工作时间，增加下拉稳压电路的工作时间。

在本实施例中，第一时钟信号CK1、第二时钟信号CK2、第一级扫描信号gn1、第二级扫描信号gn2、第三级扫描信号gn3、第四级扫描信号gn4、第一节点P1、第二节点P2、第三节点P3和输出电路的电压输出端的电位变化时序图如图11所示。其中，t1代表电路补偿预充阶段；t2代表电路补偿存储阶段；t3代表电路输出预充阶段。t4代表电路输出阶段；t5代表电路下拉输出阶段；t6代表电路下拉第三节点P3阶段；t7代表电路下拉稳压阶段1和电路下拉稳压阶段2。

综上所述，本发明公开了一种具有补偿功能的GIP电路及补偿方法，在下拉稳压电路的第八晶体管和第九晶体管的栅极接入以第一电容为核心的补偿电路，分八个阶段完成电路的下拉稳压输出过程，通过第一时钟信号等控制信号的电平变化对第一电容进行充放电和存储电量，配合其他晶体管的开关变化调节各个节点的电位，控制第八晶体管和第九晶体管的栅源极电压差，使得GIP电路在进行下拉稳压输出时，经由第八晶体管和第九晶体管的工作电流不受各自的阈值电压漂移的影响，从而保证GIP电路的输出正常，不因晶体管的阈值电压漂移而失效。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围。

Claims

1.一种具有补偿功能的GIP电路，其特征在于，包括预充电电路、输出电路、补偿电路和下拉稳压电路，所述补偿电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第一电容，所述下拉稳压电路包括第八晶体管、第九晶体管、第十晶体管和第十一晶体管；

所述第一晶体管的漏极同时与所述第二晶体管的漏极、所述第三晶体管的漏极、所述第四晶体管的源极和所述第一电容的一端相连，所述第一电容的另一端同时与所述第五晶体管的漏极、所述第六晶体管的源极、所述第七晶体管的栅极、所述第八晶体管的栅极和所述第九晶体管的栅极相连，所述第六晶体管的漏极与所述第七晶体管的漏极相连；

所述第一晶体管的源极、所述第二晶体管的源极、所述第三晶体管的源极、所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十晶体管的源极和所述第十一晶体管的源极均与门关闭电压相连，所述第一晶体管的栅极以及所述第五晶体管的栅极和源极均与第一级扫描信号相连，所述第二晶体管的栅极和所述第十晶体管的栅极均与第二时钟信号相连，所述第四晶体管的栅极与所述第一时钟信号相连，所述第六晶体管的栅极与第二级扫描信号相连，所述预充电电路与第三级扫描信号相连，所述第三级扫描信号用于控制所述预充电电路的电压输出，所述第十一晶体管的栅极与第四级扫描信号线相连；

所述预充电电路包括第十二晶体管；

所述第十二晶体管的漏极与所述门开启电压相连，所述第十二晶体管的源极同时与所述第三晶体管的栅极、所述输出电路的电压输入端、所述第八晶体管的漏极和所述第十一晶体管的漏极相连，所述第十二晶体管的栅极与所述第三级扫描信号相连；

所述输出电路包括第十三晶体管和第二电容；

所述第十三晶体管的漏极与所述第一时钟信号相连，所述第十三晶体管的栅极同时与所述第二电容的一端、所述第八晶体管的漏极、所述第十一晶体管的漏极和所述预充电电路的电压输出端相连，所述第十三晶体管的源极为所述输出电路的电压输出端且与所述第二电容的另一端相连。

2.根据权利要求1所述的一种具有补偿功能的GIP电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管和所述第十一晶体管均为N沟道型场效应管。

3.一种具有补偿功能的GIP电路的补偿方法，应用于权利要求1-2任一所述的一种具有补偿功能的GIP电路，其特征在于，以第三晶体管的漏极为第一节点，第五晶体管的漏极为第二节点，输出电路的电压输入端为第三节点，包括如下步骤：

S1、打开第一晶体管和所述第五晶体管，关闭第二晶体管、第四晶体管、第六晶体管、第十晶体管、第十一体管、第十二晶体管，对第一电容进行充电直至第七晶体管、第八晶体管和第九晶体管被打开，下拉所述第一节点、所述第三节点和输出电路的电压输出端的电位至低电位；

S2、打开所述第二晶体管，所述第六晶体管和所述第十晶体管，关闭所述第一晶体管和所述第五晶体管，对所述第一电容进行放电，下降所述第二节点的电位直至所述第七晶体管、所述第八晶体管和所述第九晶体管被关闭，维持所述第一节点的电位为低电位；

S3、打开第十二晶体管，关闭所述第二晶体管，所述第六晶体管和所述第十晶体管，对第二电容进行充电，上拉所述第三节点的电位至高电位，维持所述输出电路的电压输出端和所述第一节点的电位为低电位；

4.根据权利要求3所述的一种具有补偿功能的GIP电路的补偿方法，其特征在于，所述步骤S3之后以及所述步骤S4之前还包括：

打开所述第四晶体管，关闭所述第十二晶体管，上拉所述输出电路的电压输出端的电位至高电位，利用所述第二电容的耦合效应提升所述第三节点的电位为原来的2倍，维持所述第一节点的电位为低电位；

关闭所述第四晶体管，下拉所述输出电路的电压输出端的电位至低电位，利用所述第二电容的耦合效应降低所述第三节点的电位为原来的二分之一，维持所述第一节点的电位为低电位。

5.根据权利要求3所述的一种具有补偿功能的GIP电路的补偿方法，其特征在于，所述步骤S5之后还包括：

S6、打开所述第二晶体管和所述第十晶体管，关闭所述第四晶体管，下拉所述第一节点的电位至低电位，通过所述第一电容的耦合作用下降所述第二节点的电位直至所述第七晶体管、所述第八晶体管和所述第九晶体管被关闭，维持所述输出电路的电压输出端的电位为低电位。

6.根据权利要求3所述的一种具有补偿功能的GIP电路的补偿方法，其特征在于，第一时钟信号在步骤S5为高电平，在其余步骤为低电平；

第二时钟信号在步骤S2和步骤S4为高电平，在步骤S1、S3和S5为低电平；

第一级扫描信号在步骤S1为高电平，在步骤S2、S3、S4和S5为低电平；

第二级扫描信号在步骤S2为高电平，在步骤S1、S3、S4和S5为低电平；

第三级扫描信号在步骤S3为高电平，在步骤S1、S2、S4和S5为低电平；

第四级扫描信号在步骤S4为高电平，在步骤S1、S2、S3和S5为低电平。

7.根据权利要求3所述的一种具有补偿功能的GIP电路的补偿方法，其特征在于，所述步骤S2之后和所述步骤S5之前，所述第八晶体管的栅源极电压差和所述第九晶体管的栅源极电压差对应为所述第八晶体管的阈值电压和所述第九晶体管的阈值电压，所述第八晶体管的阈值电压和所述第九晶体管的阈值电压相同；

所述步骤S5之中，所述第八晶体管的栅源极电压差和所述第九晶体管的栅源极电压差均为所述门开启电压减去所述门关闭电压的差值与阈值电压相加的结果。