CN110428785A - Tft面板控制电路 - Google Patents

Abstract

一种TFT面板控制电路，包括薄膜晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12，所述T1的源极与前信号源FW连接，栅极与前二级驱动信号Gn‑2连接，漏极与T2的栅极、T4的栅极、T7的漏极、T3的源极、T9的源极连接；T7的源极与后信号源BW连接，栅极与后二级驱动信号Gn+2连接；所述T4的源极与时钟信号CK连接，T4的漏极通过第一电容与T4的栅极连接，T4的漏极还与当前级驱动信号Gn、T5的源极、T6的源极、T10的源极连接。本发明引入三个TFT组成的电位下拉结构，和一个由2个TFT代替7T2C GIP电路中电容的逻辑电路，形成12T1C结构的GIP电路，避免了Q点、P点、Gn的电压残留和漏电，有效的消除了面板显示的闪烁、残影现象。

Description

TFT面板控制电路

技术领域

本发明涉及显示屏面板制造技术，尤其涉及一种集成GIP驱动电路的面板控制电路。

背景技术

近年来，随着信息技术、无线移动通讯和信息家电的快速发展与应用，人们对电子产品的依赖性与日俱增，更带来各种显示技术及显示装置的蓬勃发展。平板显示装置具有完全平面化、轻、薄、省电等特点，因此得到了广泛的应用。

目前，为了降低平板显示装置的制造成本并藉以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极驱动电路(即GIP电路)集成于平板显示面板上，栅极驱动电路包括多个驱动单元，多个驱动单元用于产生多级GIP信号

TFT(Thin Film Transistor)是薄膜晶体管的缩写。TFT式显示屏是各类笔记本电脑和台式机上的主流显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，因此TFT显示屏也是一类有源矩阵液晶显示设备。

在主动式矩阵液晶显示器(Active Matrix Liquid Crystal Display)中每个像素具有一个TFT，其栅极(Gate)连接至水平方向扫描线，源极(Drain)连接至垂直方向的资料线，而源极(Source)則连接至像素电极。若在水平方向的某一条扫描线上施加足够的正电压，会使得該条线上所有的TFT打开，此时该条线上的像素电极会与垂直方向的资料线连接，而将资料线上的视讯信号电压写入像素中，控制不同液晶的透光度进而达到控制色彩的效果。

然而，现有的一些GIP电路驱动单元采用7T2C型电路结构，不但不能支持正反扫功能，限制了面板的使用范围，而且所述驱动单元工作过程中在高电平转换为低电平时不能被完全拉低，在显示画面转换的过程中GIP电路产生大量漏电流而产生残影等现象。

基此，如何解决现有的GIP电路所输出过程中高电平转换为低电平时不能被完全拉低，显示过程中存在的漏电流过大，减小GIP的占用面积，成了本领域技术人员亟待解决的一个技术问题。

发明内容

因此，需要提供一种新的驱动电路，达到更多功能的新型面板驱动电路。

为实现上述目的，发明人提供了一种TFT面板控制电路，包括薄膜晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12，所述T1的源极与前信号源FW连接，栅极与前二级驱动信号Gn-2连接，漏极与T2的栅极、T4的栅极、T7的漏极、T3的源极、T9的源极连接；T7的源极与后信号源BW连接，栅极与后二级驱动信号Gn+2连接；所述T4的源极与时钟信号CK连接，T4的漏极通过第一电容与T4的栅极连接，T4的漏极还与当前级驱动信号Gn、T5的源极、T6的源极、T10的源极连接；所述T2的源极与T3的栅极、T12的源极、T8的源极、T6的栅极、T11的漏极连接；所述T11的源极和栅极接时钟信号CK；所述T12的栅极、T5的栅极与时钟信号CKB连接；所述T8的栅极、T9的栅极和T10的栅极与自定义清除信号CLR连接；所述T2、T3、T5、T6、T8、T9、T10、T12的漏极与低电平VGL连接或接地。

本发明引入三个TFT组成的电位下拉结构，和一个由2个TFT代替7T2C GIP电路中电容的逻辑电路，形成12T1C结构的GIP电路，避免了Q点、P点、Gn的电压残留和漏电，有效的消除了面板显示的闪烁、残影现象，保证了显示画面的正常写入，提高了面板的显示质量。

附图说明

图1为具体实施方式所述的12T1C驱动电路结构图；

图2为具体实施方式所述的12T1C驱动电路时序图；

图3为具体实施方式所述的7T2C驱动电路结构图；

图4为具体实施方式所述的7T2C驱动电路时序图；

图5为具体实施方式所述的12T1C驱动电路单边时序图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1和图2，是本发明的12T1C电路示意图和时序图：具体的如图1所示的实施例中，包括薄膜晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12，所述T1的源极与前信号源FW连接，栅极与前二级驱动信号Gn-2连接，漏极与T2的栅极、T4的栅极、T7的漏极、T3的源极、T9的源极连接；T7的源极与后信号源BW连接，栅极与后二级驱动信号Gn+2连接；所述T4的源极与时钟信号CK连接，T4的漏极通过第一电容与T4的栅极连接，T4的漏极还与当前级驱动信号Gn、T5的源极、T6的源极、T10的源极连接；所述T2的源极与T3的栅极、T12的源极、T8的源极、T6的栅极、T11的漏极连接；所述T11的源极和栅极接时钟信号CK；所述T12的栅极、T5的栅极与时钟信号CKB连接；所述T8的栅极、T9的栅极和T10的栅极与自定义清除信号CLR连接；所述T2、T3、T5、T6、T8、T9、T10、T12的漏极与低电平VGL连接或接地。需要说明的是，在附图2中展示了多级画素的驱动逻辑，具体的CK和CKB的信号与画素所在级有关。单个的12T1C电路驱动只能驱动一级横向的画素显示，在面板显示过程中若有M行画素就有M个12T1C电路驱动显示，在如第一级时CK1连接CK，CK5连接CKB；在如第二级时CK3连接CK，CK7连接CKB；在如第三级时CK5连接CK，CK1连接CKB；在如第四级时CK7连接CK，CK3连接CKB；如此以每个12T1C电路作为一个小的单元，再以四个12T1C电路构成一个大的单元，然后又有M/4个大的单元构成单边驱动电路。

相较于传统方案，我们在此为了更好的说明与传统技术的区别，引入并简要介绍传统的技术方案，如图3、图4所示，分别是传统的7T2C电路示意图和时序图：在GIP电路中，当处于一帧中的blanking time(画面保持)阶段时，没有时序信号的输入，Q点、P点不能完全被拉低、造成Gn漏电，造成面板显示存在的闪烁、残影问题，同时本设计采用TFT结构电路代替电容C1，相较于传统的电容电路通过电容耦合原理传到信号，TFT结构的电路P点的输入电位更接近理想的波形，提高了GIP电路工作效率和画面显示质量。

从对比中我们可以看出，本发明的技术方案将原电路电容C1替换为一个2T结构的电路，t1～t4时间段P点电位变化与原电路数位一致，由于是直接电位传输，P点波形更接近理想波形这就减少了电路的响应时间和漏电流，同时也稳定了T4的输出电压Gn。传统的7T2C在一帧的blank时间段由于电路的漏电问题，显示画面有时会出现残影现象而且随着面板的老化该现象出现的几率也会增大，本发明在Q点、P点、Gn点分别并联一个由CLR信号控制的TFT结构，在blanking time内CLR持续输入高电位此时T8、T9、T10将被打开三点的电位同时被拉低，残影现象被有效的消除。

图5所示的实施例还介绍了面板单边12T1C电路的时序图：其中，STV信号连接的是时序电路的第一个12T1C电路的Gn-2,即时序电路的开启信号，REST信号连接的是时序电路的第最后一个12T1C电路的Gn+2,即时序电路的终止信号。在一帧的时间内12T1C电路的时序与7T1C时序相同，采取逐级传输的运转方式依次将面内TFT的栅极打开此时该条线上的像素电极会与垂直方向的资料线连接，而将资料线上的视讯信号电压写入像素中，控制不同液晶的透光度进而达到控制色彩的效果。视讯信号是驱动面板画面显示的数据信号。GIP电路传递到最后一级REST信号输入，GIP电路结束传输信号整个电路处于关闭状态，此时CLR信号输入，T8、T9、T10将被打开，三点的电位同时被拉低，有效解决GIP电路的漏电问题。

综上，本发明方案减小Gn的漏电流，提高了P点的电位稳定性，缩小了面板边框，有效的消除了面板显示的闪烁、残影现象。解决了传统技术存在的问题。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (1)

1.一种TFT面板控制电路，其特征在于，包括薄膜晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12，所述T1的源极与前信号源FW连接，栅极与前二级驱动信号Gn-2连接，漏极与T2的栅极、T4的栅极、T7的漏极、T3的源极、T9的源极连接；T7的源极与后信号源BW连接，栅极与后二级驱动信号Gn+2连接；所述T4的源极与时钟信号CK连接，T4的漏极通过第一电容与T4的栅极连接，T4的漏极还与当前级驱动信号Gn、T5的源极、T6的源极、T10的源极连接；所述T2的源极与T3的栅极、T12的源极、T8的源极、T6的栅极、T11的漏极连接；所述T11的源极和栅极接时钟信号CK；所述T12的栅极、T5的栅极与时钟信号CKB连接；所述T8的栅极、T9的栅极和T10的栅极与自定义清除信号CLR连接；所述T2、T3、T5、T6、T8、T9、T10、T12的漏极与低电平VGL连接或接地。