CN114076883B - 老化电路、芯片老化测试方法及芯片 - Google Patents

Abstract

本申请公开了一种老化电路、芯片老化测试方法及芯片。该老化电路包括：随机数发生模块，根据模式信号生成老化图形；以及扫描链模块，至少根据模式信号将老化图形发送至待测电路，其中，随机数发生模块在接收到有效状态的模式信号之后，生成随机数，并根据随机数生成随机的老化图形。该老化电路降低了老化板硬件开发成本，并且提供了随机的老化图形，使得所有的图形组合都有机会被施加到待测电路，即待测电路中的所有逻辑结构都有机会被图形遍历到，保证了老化测试覆盖率。

Description

老化电路、芯片老化测试方法及芯片

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种老化电路、芯片老化测试方法及芯片。

背景技术

老化测试普遍应用于芯片封装后的筛选。在老化测试过程中，需要在高温下加速芯片老化，尽快让芯片达到的稳定工作期。

为了缩短老化测试所用的时间，芯片通常会在高温、高电压、高速下进行老化，同时为了保证全芯片的老化效果，老化图形需要有足够高的测试覆盖率。传统的老化测试对硬件要求高，不仅要求提供电源，还需要提供老化用的时钟和老化图形，这样势必增加了设备选型和老化硬件实现的成本。另一方面，传统老化难以将芯片中的所有电路均让其进行状态变化进而达到老化的效果。

因此，期望提供一种改进的芯片老化测试方法，以降低硬件成本，并提高老化测试覆盖率。

发明内容

鉴于上述问题，本发明的目的在于提供一种老化电路、芯片老化测试方法及芯片，从而降低硬件成本，提高老化测试覆盖率。

根据本发明的第一方面，提供一种老化电路，包括：随机数发生模块，至少根据模式信号生成老化图形；以及扫描链模块，至少根据所述模式信号将所述老化图形发送至待测电路，其中，所述随机数发生模块在接收到有效状态的模式信号之后，生成随机数，并根据所述随机数生成随机的所述老化图形。

可选地，还包括：使能模块，至少根据所述模式信号生成使能信号；以及复位模块，至少根据所述模式信号生成复位信号，其中，所述使能信号和所述复位信号的电平状态决定所述扫描链模块的工作模式，当所述复位信号为第一状态时，所述扫描链模块工作在复位模式；当所述复位信号为第二状态且所述使能信号为第二状态时，所述扫描链模块工作在串入串出模式；当所述复位信号为第二状态且所述使能信号为第一状态时，所述扫描链模块工作在测试模式。

可选地，所述随机数发生模块还连接至所述使能模块和/或所述复位模块，以使所述使能模块生成随机的所述使能信号和/或所述复位模块生成随机的所述复位信号，从而使得所述扫描链模块随机工作于所述复位模式、所述串入串出模式和所述测试模式。

可选地，随机的所述使能信号的变化速率小于随机的所述随机数的变化速率；和/或随机的所述复位信号的变化速率小于随机的所述随机数的变化速率。

可选地，还包括：时钟模块，根据所述模式信号生成时钟信号；其中，所述时钟信号分别作为所述随机数发生模块、所述扫描链模块、所述使能模块和所述复位模块的时钟源。

可选地，还包括：观测模块，连接至所述扫描链模块的输出端，以接收并存储所述老化图形至少经由所述待测电路处理后的输出信号，并利用所述输出信号判断所述待测电路是否合格。

可选地，所述随机数为真随机数或伪随机数，当所述随机数为真随机数时，所述观测模块根据经由所述待测电路处理后的所述老化图形与预期规律是否一致，以判断所述待测电路是否合格，当所述随机数为伪随机数时，所述观测模块根据所述老化图形预测输出图形，并判断经由所述待测电路处理后的所述老化图形和所述输出图形是否一致，以判断所述待测电路是否合格。

根据本发明的第二方面，提供一种芯片老化测试方法，包括：在接收到有效状态的模式信号之后，生成随机数，并根据所述随机数生成随机的老化图形；以及至少根据所述模式信号将所述老化图形发送至待测电路。

可选地，还包括：至少根据所述模式信号生成使能信号；以及至少根据所述模式信号生成复位信号，其中，利用扫描链模块将所述老化图形发送至所述待测电路，所述使能信号和所述复位信号的电平状态决定所述扫描链模块的工作模式，当所述复位信号为第一状态时，所述扫描链模块工作在复位模式；当所述复位信号为第二状态且所述使能信号为第二状态时，所述扫描链模块工作在串入串出模式；当所述复位信号为第二状态且所述使能信号为第一状态时，所述扫描链模块工作在测试模式。

可选地，随机的所述老化图形还用于控制生成所述使能信号和/或所述复位信号，以生成随机的所述使能信号和/或随机的所述复位信号，从而使得所述扫描链模块随机工作于所述复位模式、所述串入串出模式和所述测试模式。

可选地，随机的所述使能信号的变化速率小于随机的所述随机数的变化速率；和/或随机的所述复位信号的变化速率小于随机的所述随机数的变化速率。

可选地，还包括：接收并存储所述老化图形至少经由所述待测电路处理后的输出信号，并利用所述输出信号判断所述待测电路是否合格。

可选地，所述随机数为真随机数或伪随机数，当所述随机数为真随机数时，根据经由所述待测电路处理后的所述老化图形与预期规律是否一致，以判断所述待测电路是否合格，当所述随机数为伪随机数时，根据所述老化图形预测输出图形，并判断经由所述待测电路处理后的所述老化图形和所述输出图形是否一致，以判断所述待测电路是否合格。

根据本发明的第三方面，提供一种芯片，包括：待测电路；以及如上所述的老化电路，连接至所述待测电路。

本公开实施例提供的老化电路、芯片老化测试方法及芯片，可以在片上产生老化图形、测试时钟，不依赖于外部的老化硬件，降低了老化板硬件开发成本。

进一步地，该老化电路、芯片老化测试方法及芯片通过生成随机数来提供随机的老化图形，使得所有的图形组合都有机会被施加到待测电路，即待测电路中的所有逻辑结构都有机会被图形遍历到，保证了老化测试覆盖率。

进一步地，该老化电路、芯片老化测试方法及芯片可以生成随机的使能信号和/或复位信号，从而使得扫描链模块随机工作于复位模式、串入串出模式和测试模式，进一步提高了待测电路接收到的老化图形的随机性，进一步保证了老化测试覆盖率。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的老化电路的框图；

图2示出了根据本发明实施例的扫描链模块的电路图；

图3示出了根据本发明实施例的芯片的框图；

图4示出了根据本发明实施例的芯片老化测试方法的流程图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

附图中的流程图、框图图示了本发明实施例的系统、方法、装置的可能的体系框架、功能和操作，流程图和框图上的方框可以代表一个模块、程序段或仅仅是一段代码，所述模块、程序段和代码都是用来实现规定逻辑功能的可执行指令。也应当注意，所述实现规定逻辑功能的可执行指令可以重新组合，从而生成新的模块和程序段。因此附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。

应理解，本申请实施例中的A与B连接/耦接，表示A与B可以串联连接或并联连接，或者A与B通过其他的器件，本申请实施例对此不作限定。

下面将结合附图对本申请提供的老化电路、芯片老化测试方法及芯片的实施例进行描述。

图1示出了根据本发明实施例的老化电路的框图。应理解，本申请实施例中的老化电路可以应用于各种系统的芯片中，例如应用到各种模拟芯片或数字芯片中，本申请实施例对此不作限定。

如图1所示，本发明实施例的老化电路100包括：模式控制模块110、时钟模块120、随机数发生模块130、使能模块140、复位模块150、扫描链模块160以及观测模块170。

模式控制模块110接收片外或片上的信号或序列，并根据该信号或序列生成模式信号。当该信号或序列表征需要对待测电路进行老化测试时，模式控制模块110生成有效状态的模式信号，并将模式信号发送至后级电路，以使老化电路100进入老化测试模式。

时钟模块120的输入端连接至模式控制模块110，并根据模式信号生成时钟信号SCAN_CLK，当模式信号为第二状态时，时钟模块120生成有效的时钟信号SCAN_CLK。时钟模块120的输出端分别连接至随机数发生模块130、使能模块140、复位模块150和扫描链模块160，以分别作为随机数发生模块130、使能模块140、复位模块150和扫描链模块160的时钟源。可选地，时钟模块120例如是晶振、锁相环(PLL)、数字逻辑中的一种或多种。

随机数发生模块130的输入端连接至模式控制模块110和时钟模块120，以接收模式信号和时钟信号SCAN_CLK，在随机数发生模块130接收到有效状态的模式信号后，生成随机数，并根据随机数生成随机的老化图形SCAN_IN。随机数发生模块130例如是一种随机数发生器，其可以生成真随机数和/或伪随机数，并根据真随机数和/或伪随机数提供随机的老化图形SCAN_IN。

使能模块140的输入端连接至模式控制模块110和时钟模块120，以接收模式信号和时钟信号SCAN_CLK，在使能模块140接收到有效状态的模式信号后，生成使能信号SCAN_EN。

复位模块150的输入端连接至模式控制模块110和时钟模块120，以接收模式信号和时钟信号SCAN_CLK，在复位模块150接收到有效状态的模式信号后，生成复位信号RESET。

扫描链模块160的输入端连接至模式控制模块110、时钟模块120和随机数发生模块130，至少根据模式信号将随机的老化图形SCAN_IN发送至待测电路。

扫描链模块160的输入端还连接至使能模块140和复位模块150，以接收使能信号SCAN_EN和复位信号RESET。使能信号SCAN_EN和复位信号RESET的电平状态决定扫描链模块160的内部电路状态，从而决定扫描链模块160的工作模式。具体的，当复位信号RESET为第一状态(例如，置0)时，扫描链模块160工作在复位模式；当复位信号RESET为第二状态(例如，置1)且使能信号SCAN_EN为第二状态时，扫描链模块160工作在串入串出模式；当复位信号RESET为第二状态且使能信号SCAN_EN为第一状态时，扫描链模块160工作在测试模式。

可选地，随机数发生模块130还连接至使能模块140，以使使能模块140生成随机的使能信号SCAN_EN；和/或随机数发生模块130还连接至复位模块150，以使复位模块150生成随机的复位信号RESET，从而使得扫描链模块160随机工作于复位模式、串入串出模式和测试模式。

可选地，随机的使能信号SCAN_EN的变化速率、随机的复位信号RESET的变化速率和随机数的变化速率不完全相同。具体的，随机的使能信号SCAN_EN的变化速率小于随机的随机数的变化速率；和/或随机的复位信号RESET的变化速率小于随机的随机数的变化速率。

观测模块170的输入端连接至扫描链模块160的输出端，以接收并存储老化图形SCAN_IN至少经由待测电路处理后的输出信号SCAN_OUT，并利用输出信号SCAN_OUT判断待测电路是否合格。可选的，观测模块170监控扫描链模块160的输出信号SCAN_OUT的翻转情况，并进行计时，当老化测试进行了预定时间之后，观测模块170向模式控制模块110发送表征停止进行老化测试的指示信号，以停止进行老化测试。

作为一个示例，当随机数发生模块130生成的随机数为真随机数时，观测模块170根据扫描链模块160的输出信号SCAN_OUT与预期规律是否一致，以判断待测电路是否合格，例如，预期规律是指输出信号SCAN_OUT是不规则的随机序列，当扫描链模块160的输出信号SCAN_OUT为不规则的随机序列时，判定为待测电路合格，当扫描链模块160的输出信号SCAN_OUT长期保持在高电平或低电平时，判定为待测电路不合格；当随机数发生模块130生成的随机数为伪随机数时，观测模块170可以根据老化图形SCAN_IN预测输出图形，并判断扫描链模块160的输出信号SCAN_OUT和输出图形是否一致，以判断待测电路是否合格。

本公开实施例提供的老化电路100，可以在片上产生老化图形SCAN_IN、测试时钟，不依赖于外部的老化硬件，降低了老化板硬件开发成本。进一步地，该老化电路100通过设置可以生成随机数的随机数发生模块130，来提供随机的老化图形SCAN_IN，使得所有的图形组合都有机会被施加到待测电路，即待测电路中的所有逻辑结构都有机会被图形遍历到，保证了老化测试覆盖率。进一步地，该老化电路100可以生成随机的使能信号SCAN_EN和/或复位信号RESET，从而使得扫描链模块160随机工作于复位模式、串入串出模式和测试模式，进一步提高了待测电路接收到的老化图形SCAN_IN的随机性，进一步保证了老化测试覆盖率。

上文描述了本发明实施例的老化电路的一些示例，然而本发明实施例不限于此，还可能存在其他方式的扩展和变形。

在此所用的术语“模块”可以指代以下各项、作为以下各项的一部分或者包括以下各项：专用集成电路(Application Specific Integrated Circuit，可简称为ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路和/或提供所描述的功能性的其他合适的组件。

同时，本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的结构和方法，可以使用不同的配置方法或调节方法对每个结构或该结构的合理变形来实现所描述的功能，但是这种实现不应认为超出本申请的范围。并且，应理解，本申请实施例中前述的图的放大器各个部件之间的连接关系为示意性举例，并不对本申请实施例造成任何限制。

图2示出了根据本发明实施例的扫描链模块的电路图。应理解，本申请实施例中的扫描链模块可以采用传统的扫描链结构，本申请实施例对此不作限定。以下将参照图2对本发明实施例的扫描链模块的内部结构进行示例性的说明。

如图2所示，该扫描链模块160包括多个交替连接的寄存器161和数据选择器162，寄存器161例如是D触发器，数据选择器162例如是二选一数据选择器。扫描链模块160用于将其输入端接收的老化图形SCAN_IN发送至待测电路，待测电路200例如包括多个组合逻辑电路210。

在该实施例中，扫描链模块160中的各个寄存器161的时钟输入端接收时钟信号SCAN_CLK，复位端接收复位信号RESET，各个数据选择器162的使能端接收使能信号SCAN_EN。扫描链模块160中的各个寄存器161和数据选择器162交替连接，扫描链模块160的首个元件是一个寄存器161，该寄存器作为扫描链模块160的输入端，用于接收老化图形SCAN_IN，扫描链模块160中的最后一个元件是另一个寄存器161，该寄存器作为扫描链模块160的输出端，用于输出经由所述待测电路处理后的老化图形SCAN_IN。相邻的两个寄存器161之间连接有一个组合逻辑电路210和一个数据选择器162，具体的，前级寄存器的输出端经由组合逻辑电路210连接至数据选择器162的第一输入端，并且前级寄存器的输出端还直接连接至数据选择器162的第二输入端，数据选择器162的输出端连接至与前级寄存器相邻的后级寄存器的输入端。

当寄存器161接收的复位信号RESET为第一状态(例如，置0)时，寄存器161复位，扫描链模块160工作在复位模式；当寄存器161接收的复位信号RESET为第二状态(例如，置1)，且数据选择器162的使能端接收的使能信号SCAN_EN为第二状态时，数据选择器162的第二输入端导通，数据选择器162输出前级触发器161的输出数据；当寄存器161接收的复位信号RESET为第二状态，且数据选择器162的使能端接收的使能信号SCAN_EN为第一状态时，数据选择器162的第一输入端导通，数据选择器162输出组合逻辑电路210的输出数据。

上述扫描链模块160的内部结构可以实现利用复位信号RESET控制各个寄存器161的状态、利用使能信号SCAN_EN控制各个数据选择器162选择输出的信号，从而可以利用使能信号SCAN_EN和复位信号RESET的电平状态决定扫描链模块160的内部电路状态，以决定扫描链模块160的工作模式。具体的，当复位信号RESET为第一状态时，扫描链模块160工作在复位模式；当复位信号RESET为第二状态且使能信号SCAN_EN为第二状态时，扫描链模块160工作在串入串出模式；当复位信号RESET为第二状态且使能信号SCAN_EN为第一状态时，扫描链模块160工作在测试模式。

图3示出了根据本发明实施例的芯片的框图。该芯片300例如是数字芯片、模拟芯片或其他类型的芯片，本申请对芯片的类型不做限制。

如图3所示，该芯片300包括老化电路100和待测电路200，老化电路100连接至待测电路200，以对待测电路200进行老化测试，从而达到对芯片进行老化的目的，同时可以筛选出合格的芯片。

老化电路100例如与待测电路200共同集成于芯片300的内部，从而可以降低老化测试的硬件成本，并且该老化电路100可以生成随机的老化图形，可以达到极高的老化测试覆盖率。

图4示出了根据本发明实施例的芯片老化测试方法的流程图。虽然在方法以及方法图例中给出本发明实施例的步骤以及步骤的顺序，但是所述步骤实现规定的逻辑功能的可执行指令可以重新组合，从而生成新的步骤。所述步骤的顺序也不应该仅仅局限于所述方法以及方法图例中的步骤顺序，可以根据功能的需要随时进行调整。例如将其中的某些步骤并行或按照相反顺序执行。

在步骤S101中，在接收到有效状态的模式信号之后，生成随机数，并根据随机数生成随机的老化图形。可选地，随机数为真随机数或伪随机数。

在步骤S102中，至少根据模式信号生成使能信号。

在步骤S103中，至少根据模式信号生成复位信号。

在步骤S104中，至少根据模式信号将老化图形发送至待测电路。

在该步骤中，利用扫描链模块将老化图形发送至待测电路，使能信号和复位信号的电平状态决定扫描链模块的工作模式，当复位信号为第一状态时，扫描链模块工作在复位模式；当复位信号为第二状态且使能信号为第二状态时，扫描链模块工作在串入串出模式；当复位信号为第二状态且使能信号为第一状态时，扫描链模块工作在测试模式。

作为一个示例，随机的老化图形还用于控制生成使能信号和/或复位信号，以生成随机的使能信号和/或随机的复位信号，从而使得扫描链模块随机工作于复位模式、串入串出模式和测试模式。可选地，随机的使能信号的变化速率、随机的复位信号的变化速率和随机数的变化速率不完全相同。具体的，随机的使能信号的变化速率小于随机的随机数的变化速率；和/或随机的复位信号的变化速率小于随机的随机数的变化速率。

在步骤S105中，接收并存储扫描链模块的输出信号，并利用处理后的老化图形判断待测电路是否合格。

作为一个示例，当步骤S101中的随机数为真随机数时，根据扫描链模块的输出信号与预期规律是否一致，以判断待测电路是否合格，例如，预期规律是指输出信号是不规则的随机序列，当扫描链模块的输出信号为不规则的随机序列时，判定为待测电路合格，当扫描链模块的输出信号长期保持在高电平或低电平时，判定为待测电路不合格；当步骤S101中的随机数为伪随机数时，根据老化图形预测输出图形，并判断扫描链模块的输出信号和输出图形是否一致，以判断待测电路是否合格。

可选的，芯片老化测试方法还包括：持续监控扫描链模块的输出信号的翻转情况，并进行计时，当老化测试进行了预定时间之后，发送表征停止进行老化测试的指示信号，以停止进行老化测试。

可选的，在步骤S101-S104中，利用时钟信号作为各个步骤中使用的时钟源。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (14)

1.一种老化电路，其特征在于，包括：

随机数发生模块，在接收到有效状态的模式信号之后，生成随机数，并根据所述随机数生成随机的所述老化图形；

使能模块，至少根据所述模式信号和所述随机数生成随机的使能信号；

复位模块，至少根据所述模式信号和所述随机数生成随机的复位信号；以及

扫描链模块，至少根据所述模式信号将所述老化图形发送至待测电路，其工作模式至少受控于所述使能信号和所述复位信号。

2.根据权利要求1所述的老化电路，其特征在于，所述使能信号和所述复位信号的电平状态决定所述扫描链模块的工作模式，

当所述复位信号为第一状态时，所述扫描链模块工作在复位模式；

当所述复位信号为第二状态且所述使能信号为第二状态时，所述扫描链模块工作在串入串出模式；

当所述复位信号为第二状态且所述使能信号为第一状态时，所述扫描链模块工作在测试模式。

3.根据权利要求2所述的老化电路，其特征在于，所述随机数发生模块还连接至所述复位模块，以使所述复位模块生成随机的所述复位信号，从而使得所述扫描链模块随机工作于所述复位模式、所述串入串出模式和所述测试模式。

4.根据权利要求3所述的老化电路，其特征在于，随机的所述使能信号的变化速率小于随机的所述随机数的变化速率；和/或随机的所述复位信号的变化速率小于随机的所述随机数的变化速率。

5.根据权利要求2所述的老化电路，其特征在于，还包括：

时钟模块，根据所述模式信号生成时钟信号；

其中，所述时钟信号分别作为所述随机数发生模块、所述扫描链模块、所述使能模块和所述复位模块的时钟源。

6.根据权利要求1所述的老化电路，其特征在于，还包括：

观测模块，连接至所述扫描链模块的输出端，以接收并存储所述老化图形至少经由所述待测电路处理后的输出信号，并利用所述输出信号判断所述待测电路是否合格。

7.根据权利要求6所述的老化电路，其特征在于，所述随机数为真随机数或伪随机数，

当所述随机数为真随机数时，所述观测模块根据经由所述待测电路处理后的所述老化图形与预期规律是否一致，以判断所述待测电路是否合格，

当所述随机数为伪随机数时，所述观测模块根据所述老化图形预测输出图形，并判断经由所述待测电路处理后的所述老化图形和所述输出图形是否一致，以判断所述待测电路是否合格。

8.一种芯片老化测试方法，其特征在于，包括：

在接收到有效状态的模式信号之后，生成随机数，并根据所述随机数生成随机的老化图形；

至少根据所述模式信号和所述随机数生成随机的使能信号；

至少根据所述模式信号和所述随机数生成随机的复位信号；以及

至少根据所述模式信号、随机的所述使能信号和随机的所述复位信号将所述老化图形发送至待测电路。

9.根据权利要求8所述的芯片老化测试方法，其特征在于，利用扫描链模块将所述老化图形发送至所述待测电路，所述使能信号和所述复位信号的电平状态决定所述扫描链模块的工作模式，

当所述复位信号为第一状态时，所述扫描链模块工作在复位模式；

当所述复位信号为第二状态且所述使能信号为第二状态时，所述扫描链模块工作在串入串出模式；

当所述复位信号为第二状态且所述使能信号为第一状态时，所述扫描链模块工作在测试模式。

10.根据权利要求9所述的芯片老化测试方法，其特征在于，随机的所述老化图形还用于控制生成所述复位信号，以生成随机的所述复位信号，从而使得所述扫描链模块随机工作于所述复位模式、所述串入串出模式和所述测试模式。

11.根据权利要求10所述的芯片老化测试方法，其特征在于，其特征在于，随机的所述使能信号的变化速率小于随机的所述随机数的变化速率；和/或随机的所述复位信号的变化速率小于随机的所述随机数的变化速率。

12.根据权利要求8所述的芯片老化测试方法，其特征在于，还包括：

接收并存储所述老化图形至少经由所述待测电路处理后的输出信号，并利用所述输出信号判断所述待测电路是否合格。

13.根据权利要求8所述的芯片老化测试方法，其特征在于，所述随机数为真随机数或伪随机数，

当所述随机数为真随机数时，根据经由所述待测电路处理后的所述老化图形与预期规律是否一致，以判断所述待测电路是否合格，

当所述随机数为伪随机数时，根据所述老化图形预测输出图形，并判断经由所述待测电路处理后的所述老化图形和所述输出图形是否一致，以判断所述待测电路是否合格。

14.一种芯片，其特征在于，包括：

待测电路；以及

如权利要求1至7任一项所述的老化电路，连接至所述待测电路。