CN116699371B - 一种多芯片封装的老化测试方法和老化测试电路 - Google Patents

一种多芯片封装的老化测试方法和老化测试电路 Download PDF

Info

Publication number
CN116699371B
CN116699371B CN202310988125.9A CN202310988125A CN116699371B CN 116699371 B CN116699371 B CN 116699371B CN 202310988125 A CN202310988125 A CN 202310988125A CN 116699371 B CN116699371 B CN 116699371B
Authority
CN
China
Prior art keywords
pseudo
chips
chip package
chip
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310988125.9A
Other languages
English (en)
Other versions
CN116699371A (zh
Inventor
孙健
马海英
张亚林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Suiyuan Intelligent Technology Co ltd
Original Assignee
Beijing Suiyuan Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Suiyuan Intelligent Technology Co ltd filed Critical Beijing Suiyuan Intelligent Technology Co ltd
Priority to CN202310988125.9A priority Critical patent/CN116699371B/zh
Publication of CN116699371A publication Critical patent/CN116699371A/zh
Application granted granted Critical
Publication of CN116699371B publication Critical patent/CN116699371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明实施例公开了一种多芯片封装的老化测试方法和老化测试电路。多芯片封装的老化测试方法包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，能够降低外部存储资源的消耗。

Description

一种多芯片封装的老化测试方法和老化测试电路
技术领域
本发明实施例涉及芯片老化测试技术，尤其涉及一种多芯片封装的老化测试方法和老化测试电路。
背景技术
芯片作为智能设备如手机的重要组成部分，其寿命是影响自身以及其所在产品性能的重要因素。为保证芯片及其所在产品的性能，需对芯片进行老化测试。对于芯片的一种常见形式如多芯片封装，为保证封装性能，需对多芯片封装进行老化测试。
目前，现有的多芯片封装的老化测试，通常是采用JTAG协议进行老化测试，这种测试方式存在测试向量深度以及测试时间较长的问题，并且需要耗费较高的外部存储资源。
发明内容
本发明实施例提供一种多芯片封装的老化测试方法和老化测试电路，以降低外部存储资源的消耗。
本发明实施例提供了一种多芯片封装的老化测试方法，包括：
接收控制指令；
根据控制指令，生成伪随机序列；
将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；
当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。
可选的，多芯片封装包括第一组芯片和第二组芯片；
控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试，包括：
控制伪随机序列由第一组芯片传输至第二组芯片，并控制伪随机序列由第二组芯片传输至第一组芯片；
接收第一组芯片反馈的测试结果和第二组芯片反馈的测试结果，根据各组芯片反馈的测试结果确定多芯片封装的老化程度。
可选的，根据各组芯片反馈的测试结果确定多芯片封装的老化程度，包括：
若存在至少一组芯片反馈的测试结果有误且错误率达到预设阈值，则确定多芯片封装存在老化趋势；
若各组芯片反馈的测试结果均正常，则确定多芯片封装正常。
可选的，接收各芯片反馈的测试结果之前，包括：
控制伪随机序列在各芯片内部传输预设时间。
可选的，测试结果包括二进制数据序列，伪随机序列为二进制数据序列；
接收各芯片反馈的测试结果之后，包括：
若测试结果中的二进制数据序列为伪随机序列对应的二进制数据序列的翻转后的序列，则确定测试结果无误。
可选的，接收各芯片反馈的测试结果之后，包括：
若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试芯片是否为废片。
可选的，伪随机序列包括有注错逻辑的伪随机序列。
第二方面，本发明实施例提供了一种多芯片封装的老化测试电路，包括：伪随机序列发生器、伪随机序列接收器和控制器；伪随机序列生成器和伪随机序列接收器均与控制器电连接，老化测试电路用于执行如第一方面所述的老化测试方法。
可选的，多芯片封装的老化测试电路集成在多芯片封装中。
可选的，多芯片封装的内部包括第一组芯片和第二组芯片，第一组芯片对应伪随机序列发生器，第二组芯片对应伪随机序列接收器。
本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，老化测试方法包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，通过将生成的伪随机序列传输至多芯片封装中的各芯片内部，以及控制伪随机序列在各芯片之间进行传输，即可实现对多芯片封装的老化测试，无需消耗较高的外部存储资源，从而降低外部存储资源的消耗。
附图说明
图1是本发明实施例一提供的一种多芯片封装的老化测试方法的流程图；
图2是本发明实施例二提供的一种多芯片封装的老化测试方法的流程图；
图3是本发明实施例三提供的一种多芯片封装的老化测试电路的结构框图；
图4是本发明实施例三提供的一种控制器和芯片连接的示意图；
图5是本发明实施例三提供的一种多芯片封装的老化测试电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1是本发明实施例一提供的一种多芯片封装的老化测试方法的流程图，本实施例可适用于对多芯片封装进行老化测试等方面，该方法可以由多芯片封装的老化测试电路来执行，该方法具体包括如下步骤：
步骤110、接收控制指令。
其中，控制指令可以是包括对芯片进行老化测试信息的指令，控制指令可以由芯片老化测试电路的外部输入至芯片老化测试电路。
步骤120、根据控制指令，生成伪随机序列。
具体的，伪随机序列可以是二进制数据序列，芯片老化测试电路根据控制指令，确定需要对芯片进行老化测试时，自动生成伪随机序列，以通过伪随机序列对芯片进行老化测试。
步骤130、将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果。
其中，多芯片封装中设置有多个芯片，在对多芯片封装进行老化测试时需对多芯片封装中的各芯片进行老化测试，老化测试电路设置在多芯片封装中，并与各芯片连接，从而可将伪随机序列传输至各芯片内部如传输至芯片内部的模拟电路，并接收各芯片反馈的测试结果。
步骤140、当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。
具体的，测试结果可以包括二进制数据序列，若芯片对接收的伪随机序列中的数据均进行了翻转，如0翻转为1，1翻转为0，则表示芯片正常无老化趋势，即测试结果中的二进制数据与伪随机序列中对应位置的二进制数据相比均发生了翻转，则可确定测试结果无误，对应的芯片正常，此时可控制伪随机序列在各芯片之间进行传输，如由一个芯片传输至另一个芯片，并接收此时芯片反馈的测试结果。在多芯片封装中的各芯片之间均完成传输时，若各传输过程对应的测试结果均无误，则可确定芯片之间的传输正常，多芯片封装正常。另外，若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试芯片是否为废片。
本实施例提供的多芯片封装的老化测试方法，包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本实施例提供的多芯片封装的老化测试方法，通过将生成的伪随机序列传输至多芯片封装中的各芯片内部，以及控制伪随机序列在各芯片之间进行传输，即可实现对多芯片封装的老化测试，无需消耗较高的外部存储资源，从而降低外部存储资源的消耗。
实施例二
图2是本发明实施例二提供的一种多芯片封装的老化测试方法的流程图，本实施例可适用于对多芯片封装进行老化测试等方面，该方法可以由多芯片封装的老化测试电路来执行，该方法具体包括如下步骤：
步骤210、接收控制指令。
其中，控制指令可以是包括对芯片进行老化测试信息的指令，控制指令可以由芯片老化测试电路的外部输入至芯片老化测试电路。
步骤220、根据控制指令，生成伪随机序列。
具体的，伪随机序列可以是二进制数据序列，芯片老化测试电路根据控制指令，确定需要对芯片进行老化测试时，自动生成伪随机序列，以通过伪随机序列对芯片进行老化测试。
步骤230、将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果。
其中，多芯片封装中设置有多个芯片，在对多芯片封装进行老化测试时需对多芯片封装中的各芯片进行老化测试，老化测试电路设置在多芯片封装中，并与各芯片连接，从而可将伪随机序列传输至各芯片内部如传输至芯片内部的模拟电路，并接收各芯片反馈的测试结果。
另外，在接收各芯片反馈的测试结果之前，可控制伪随机序列在各芯片内部传输预设时间，以保证芯片对伪随机序列有足够的翻转时间。
步骤240、当测试结果无误时，控制伪随机序列由第一组芯片传输至第二组芯片，并控制伪随机序列由第二组芯片传输至第一组芯片。
具体的，多芯片封装包括第一组芯片和第二组芯片。测试结果可以包括二进制数据序列，若芯片对接收的伪随机序列中的数据均进行了翻转，如0翻转为1，1翻转为0，则表示芯片正常无老化趋势，即测试结果中的二进制数据与伪随机序列中对应位置的二进制数据相比均发生了翻转，也即测试结果中的二进制数据序列为伪随机序列对应的二进制数据序列的翻转后的序列，则可确定测试结果无误，若接收的各芯片反馈的测试结果均无误，则将伪随机序列由第一组芯片传输至第二组芯片，还可控制伪随机序列由第二组芯片传输至第一组芯片，从而实现伪随机序列在芯片之间的传输。
另外，若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试芯片是否为废片。
进一步地，伪随机序列包括有注错逻辑的伪随机序列，有注错逻辑的伪随机序列为并行伪随机序列，并行伪随机数列的特定比特位添加一位或者多位错误数据，以验证多芯片封装的老化测试电路在测试时是否能够生成正确可靠的伪随机序列。
步骤250、接收第一组芯片反馈的测试结果和第二组芯片反馈的测试结果，若存在至少一组芯片反馈的测试结果有误且错误率达到预设阈值，则确定多芯片封装存在老化趋势。
其中，测试结果有误或无误可参考上述描述，若测试结果中存在二进制数据相比伪随机序列中对应的二进制数据未翻转，则可确定测试结果存在错误。错误率可以是测试结果中未发生翻转的数据与测试结果中的总数据的比值，若错误率未达到预设阈值，可确定多芯片封装正常；若错误率达到预设阈值，可确定多芯片封装存在老化趋势，从而实现对多芯片封装的老化测试。
需要说明的是，预设阈值可根据实际测试需求确定，在此不做限定。
步骤260、若各组芯片反馈的测试结果均正常，则确定多芯片封装正常。
具体的，若各组芯片反馈的测试结果均正常无误，则表示各组芯片中的各芯片正常，从而确定多芯片封装正常，无老化趋势。
本实施例提供的多芯片封装的老化测试方法，包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本实施例提供的多芯片封装的老化测试方法，通过将生成的伪随机序列传输至多芯片封装中的各芯片内部，以及控制伪随机序列在各芯片之间进行传输，即可实现对多芯片封装的老化测试，无需消耗较高的外部存储资源，从而降低外部存储资源的消耗。
实施例三
图3 是本发明实施例提供的一种多芯片封装的老化测试电路的结构框图。参考图3，多芯片封装的老化测试电路包括：伪随机序列发生器10、伪随机序列接收器20和控制器30。其中，伪随机序列生成器10和伪随机序列接收器20均与控制器30电连接，老化测试电路用于执行如本发明任意实施例所述的老化测试方法。
具体的，控制器30用于控制伪随机序列发生器10和伪随机序列接收器20的工作状态。伪随机序列发生器10用于接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。
可选的，多芯片封装包括第一组芯片和第二组芯片；伪随机序列发生器10用于控制伪随机序列由第一组芯片传输至第二组芯片，并控制伪随机序列由第二组芯片传输至第一组芯片；接收第一组芯片反馈的测试结果和第二组芯片反馈的测试结果，根据各组芯片反馈的测试结果确定多芯片封装的老化程度。
可选的，伪随机序列发生器10还用于若存在至少一组芯片反馈的测试结果有误且错误率达到预设阈值，则确定多芯片封装存在老化趋势；若各组芯片反馈的测试结果均正常，则确定多芯片封装正常。
可选的，伪随机序列发生器10还用于在接收各芯片反馈的测试结果之前，控制伪随机序列在各芯片内部传输预设时间。
可选的，测试结果包括二进制数据序列，伪随机序列为二进制数据序列；接收各芯片反馈的测试结果之后，若测试结果中的二进制数据序列为伪随机序列对应的二进制数据序列的翻转后的序列，则确定测试结果无误。
可选的，接收各芯片反馈的测试结果之后，若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试芯片是否为废片。
可选的，多芯片封装的老化测试电路集成在多芯片封装中。这样设置，节省多芯片封装的外部资源，并便于测试。
可选的，多芯片封装的内部包括第一组芯片和第二组芯片，第一组芯片对应伪随机序列发生器10，第二组芯片对应伪随机序列接收器20。
具体的，伪随机序列发生器10生成的伪随机序列可由第一组芯片传输至第二组芯片对应的随机序列接收器20。另外，第二组芯片也可设置伪随机序列发生器10，伪随机序列发生器10生成的伪随机序列也可由第二组芯片传输至第一组芯片，实现伪随机序列在芯片之间的传输。
并且，伪随机序列发生器10和伪随机序列接收器20可设置在芯片内部，也可设置在芯片之间。示例性地，图4是本发明实施例三提供的一种控制器和芯片连接的示意图，图5是本发明实施例三提供的一种多芯片封装的老化测试电路的结构示意图。参考图4和图5，控制器30与多芯片封装中的各芯片如芯片1-N连接。老化测试电路对多芯片封装进行老化测试时，可首先通过控制器30对多芯片封装中的各芯片的物理层和数据层进行初始化，配置各芯片内部设置的伪随机序列发生器10和伪随机序列接收器20如对初始值进行设置。控制器30可触发各芯片内部的伪随机序列发生器10，经过反复一定时间测试来检测各芯片内部的伪随机序列经过长时间反转后是否可以在芯片内部传输正确。若传输不正确则需进一步检测芯片是否为废片。若传输结果正确，则触发芯片之间的伪随机序列发生器10和伪随机序列接收器20的数据传输，并可自定义伪随机序列的初始种子序列。控制器30控制芯片之间的伪随机序列发生器10启动，伪随机序列发生器10生成伪随机序列并将伪随机序列通过芯片传输至伪随机序列接收器20。随机序列接收器20将接收到的序列中的数据与伪随机序列中的数据进行逐位比较，记录错误比特数和总接收比特数。经过足够长时间的老化测试后，控制器30控制伪随机序列发生器10和伪随机序列接收器20停止工作，并读回伪随机序列接收器20的统计信息，以根据读回的统计信息判断最终测试结果来进行进一步筛选工作。
本实施例提供的芯片老化测试电路，与本发明任意实施例提供的芯片老化测试方法属于相同的发明构思，具备相应的有益效果，未在本实施例详尽的技术细节详见本发明任意实施例提供的芯片老化测试方法。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种多芯片封装的老化测试方法，其特征在于，包括：
接收控制指令；
根据所述控制指令，生成伪随机序列；
将所述伪随机序列传输至所述多芯片封装中的各芯片内部，并接收所述各芯片反馈的测试结果；
当所述测试结果无误时，控制所述伪随机序列在所述各芯片之间进行传输，以对所述多芯片封装进行老化测试；
所述多芯片封装包括第一组芯片和第二组芯片；
所述控制所述伪随机序列在所述各芯片之间进行传输，以对所述多芯片封装进行老化测试，包括：
控制所述伪随机序列由所述第一组芯片传输至所述第二组芯片，并控制所述伪随机序列由所述第二组芯片传输至所述第一组芯片；
接收所述第一组芯片反馈的测试结果和所述第二组芯片反馈的测试结果，根据各组芯片反馈的测试结果确定所述多芯片封装的老化程度。
2.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述根据各组芯片反馈的测试结果确定所述多芯片封装的老化程度，包括：
若存在至少一组芯片反馈的测试结果有误且错误率达到预设阈值，则确定所述多芯片封装存在老化趋势；
若各组芯片反馈的测试结果均正常，则确定所述多芯片封装正常。
3.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述接收所述各芯片反馈的测试结果之前，包括：
控制所述伪随机序列在所述各芯片内部传输预设时间。
4.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述测试结果包括二进制数据序列，所述伪随机序列为二进制数据序列；
所述接收所述各芯片反馈的测试结果之后，包括：
若所述测试结果中的二进制数据序列为所述伪随机序列对应的二进制数据序列的翻转后的序列，则确定所述测试结果无误。
5.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述接收所述各芯片反馈的测试结果之后，包括：
若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试所述芯片是否为废片。
6.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述伪随机序列包括有注错逻辑的伪随机序列。
7.一种多芯片封装的老化测试电路，其特征在于，包括：伪随机序列发生器、伪随机序列接收器和控制器；所述伪随机序列生成器和所述伪随机序列接收器均与所述控制器电连接，所述老化测试电路用于执行如权利要求1-6任一所述的老化测试方法。
8.根据权利要求7所述的多芯片封装的老化测试电路，其特征在于，所述多芯片封装的老化测试电路集成在所述多芯片封装中。
9.根据权利要求7所述的多芯片封装的老化测试电路，其特征在于，所述多芯片封装的内部包括第一组芯片和第二组芯片，所述第一组芯片对应所述伪随机序列发生器，所述第二组芯片对应所述伪随机序列接收器。
CN202310988125.9A 2023-08-08 2023-08-08 一种多芯片封装的老化测试方法和老化测试电路 Active CN116699371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310988125.9A CN116699371B (zh) 2023-08-08 2023-08-08 一种多芯片封装的老化测试方法和老化测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310988125.9A CN116699371B (zh) 2023-08-08 2023-08-08 一种多芯片封装的老化测试方法和老化测试电路

Publications (2)

Publication Number Publication Date
CN116699371A CN116699371A (zh) 2023-09-05
CN116699371B true CN116699371B (zh) 2023-11-21

Family

ID=87839701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310988125.9A Active CN116699371B (zh) 2023-08-08 2023-08-08 一种多芯片封装的老化测试方法和老化测试电路

Country Status (1)

Country Link
CN (1) CN116699371B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082847A (ko) * 2002-04-18 2003-10-23 테스텍 주식회사 멀티칩 패키지의 번인 및 테스트 장치 및 방법
CN1910464A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 用于多芯片封装的jtag测试体系结构
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案
CN108155175A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 能够测试内部信号线的多芯片封装件
CN111435606A (zh) * 2019-01-11 2020-07-21 三星电子株式会社 多芯片封装件
CN111856242A (zh) * 2020-06-22 2020-10-30 深圳米飞泰克科技有限公司 合封芯片的检测方法、装置及电子设备
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082847A (ko) * 2002-04-18 2003-10-23 테스텍 주식회사 멀티칩 패키지의 번인 및 테스트 장치 및 방법
CN1910464A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 用于多芯片封装的jtag测试体系结构
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案
CN108155175A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 能够测试内部信号线的多芯片封装件
CN111435606A (zh) * 2019-01-11 2020-07-21 三星电子株式会社 多芯片封装件
CN111856242A (zh) * 2020-06-22 2020-10-30 深圳米飞泰克科技有限公司 合封芯片的检测方法、装置及电子设备
CN114076883A (zh) * 2021-11-10 2022-02-22 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片

Also Published As

Publication number Publication date
CN116699371A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
US7405586B2 (en) Ultra low pin count interface for die testing
CN100541465C (zh) 用于产生多个不同选通脉冲信号的装置及集成电路
US10132864B2 (en) De/mod, messaging circuitry coupling first/second function/test circuitry to power pads
US7324913B2 (en) Methods and apparatus for testing a link between chips
US20070061621A1 (en) Fault diagnosis apparatus and method for system-on-chip (SoC) and SoC in which fault is capable of being diagnosed
CN100573463C (zh) 并行输入/输出自测试电路和方法
JP2002216496A (ja) 半導体メモリ装置
US20120084612A1 (en) Method of controlling a test mode of a circuit
CN116699371B (zh) 一种多芯片封装的老化测试方法和老化测试电路
US7895489B2 (en) Matrix system and method for debugging scan structure
KR100800487B1 (ko) 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치
US6496030B1 (en) Scan flip-flop providing both scan and propagation delay testing
US20100109720A1 (en) Semiconductor integrated circuit and control method of the same
US7281184B2 (en) Test system and method for testing a circuit
CN100357754C (zh) 具有测试电路的集成电路
US7496792B2 (en) Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool
US11988710B2 (en) Test methods, tester, load board and test system
CN116978441A (zh) 一种芯片老化测试方法和测试电路
CN114499492A (zh) 具有测试机制的隔离电路及其测试方法
JP7382151B2 (ja) 半導体装置及びそのテスト方法
US20220121512A1 (en) System and method for controlling faults in system-on-chip
US11005599B2 (en) Data transmission systems and data transmission methods of suppressing data error occurrences due to crosstalk
CN113764005A (zh) 用于执行写入操作的电子器件
CN115657567A (zh) 一种单引脚传输控制信号的方法及控制系统
CN117171082A (zh) 低功耗芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant