CN114499492A - 具有测试机制的隔离电路及其测试方法 - Google Patents
具有测试机制的隔离电路及其测试方法 Download PDFInfo
- Publication number
- CN114499492A CN114499492A CN202011154200.4A CN202011154200A CN114499492A CN 114499492 A CN114499492 A CN 114499492A CN 202011154200 A CN202011154200 A CN 202011154200A CN 114499492 A CN114499492 A CN 114499492A
- Authority
- CN
- China
- Prior art keywords
- isolation
- state
- control
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有测试机制的隔离电路和一种隔离电路测试方法,该具有测试机制的隔离电路包含:隔离元件及测试电路。隔离元件在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输,在信号具有抑能状态时隔离。测试电路包含:多工器及控制电路。在测试模式下的位移操作状态中,控制电路控制多工器选择运行输入端接收具有致能状态的隔离控制信号输出至控制输入端。在测试模式下的抓取操作状态中,控制电路控制多工器选择测试输入端以接收具有致能状态或抑能状态的测试信号输出至控制输入端。控制电路依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
Description
技术领域
本发明涉及电路测试技术,尤其涉及一种具有测试机制的隔离电路及其测试方法。
背景技术
在集成电路(integrated circuit;IC)出厂前,往往会使用高错误覆盖率的扫描测试序列通过扫描链(scan chain)进行扫描测试,以先行排除有缺陷的芯片。这样的测试技术可以测试出绝大多数电路中的缺陷。
在使用低功耗设计的电路中,一般会加入隔离元件用于隔离不同电源域的电路,避免关电区的电路对于开电区的电路造成影响。然而,由于一般扫描测试中所有的电源域均被要求开启,隔离元件亦被设定为开启状态,扫描链因而无法对隔离元件进行完整的测试。
发明内容
鉴于现有技术的问题,本发明的一目的在于提供一种具有测试机制的隔离电路及其测试方法,以改善现有技术。
本发明包含一种具有测试机制的隔离电路,包含:隔离元件以及测试电路。隔离元件包含控制输入端、数据输入端以及数据输出端,配置以在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输,以及在控制输入端接收到的信号具有抑能状态时使数据输入端及数据输出端进行隔离。测试电路包含:多工器以及控制电路。多工器包含运行输入端、测试输入端以及控制输出端。其中在测试模式下的位移操作状态中,控制电路控制多工器选择运行输入端以接收具有致能状态的隔离控制信号,并通过控制输出端输出至隔离元件的控制输入端。在测试模式下的抓取操作状态中,控制电路控制多工器选择测试输入端以接收具有致能状态或抑能状态的测试信号,并通过控制输出端输出至隔离元件的控制输入端,进而依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
本发明还包含一种隔离电路测试方法,应用于具有测试机制的隔离电路中,包含:在测试模式下的位移操作状态中,使控制电路控制多工器选择所包含的运行输入端以接收具有致能状态的隔离控制信号,并通过所包含的控制输出端输出至隔离元件的控制输入端;在测试模式下的抓取操作状态中,使控制电路控制多工器选择所包含的测试输入端以接收具有致能状态或抑能状态的测试信号,并通过控制输出端输出至隔离元件的控制输入端;使隔离元件在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输;使隔离元件在控制输入端接收到的信号具有抑能状态时使数据输入端及数据输出端进行隔离;以及依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
有关本公开的特征、实作与技术效果,兹配合附图作优选实施例详细说明如下。
附图说明
图1显示本发明的一实施例中,一种电路系统的方框图;以及
图2显示本发明的一实施例中,一种隔离电路测试方法的流程图。
符号说明
100:电路系统
110:隔离电路
120:外部电路
130:第一电源区域
140:第二电源区域
150:隔离元件
160:测试电路
170:多工器
180:控制电路
200:隔离电路测试方法
S210~S260:步骤
CI:控制输入端
CO:控制输出端
DI:数据输入端
DO:数据输出端
IC:隔离控制信号
OI:运行输入端
SR1:第一位移暂存器
SR2:第二位移暂存器
SR3:第三位移暂存器
TI:测试输入端
TS:测试信号
具体实施方式
本发明的一目的在于提供一种具有测试机制的隔离电路及其测试方法,对隔离元件的隔离机制进行完整的测试。
请参照图1。图1显示本发明的一实施例中,一种电路系统100的方框图。电路系统100包含具有测试机制的隔离电路110以及外部电路120。其中,隔离电路110位于第一电源区域130中,外部电路120位于第二电源区域140中。更详细的说,隔离电路110以及外部电路120是根据不同的电源运行。
隔离电路110包含:隔离元件150以及测试电路160。
隔离元件150包含控制输入端CI、数据输入端DI以及数据输出端DO。隔离元件150配置以在控制输入端CI接收到的信号具有致能状态时,在数据输入端DI及数据输出端DO进行信号传输,以及在控制输入端CI接收到的信号具有抑能状态时使数据输入端DI及数据输出端DO隔离。于一实施例中,在控制输入端CI接收到的信号具有抑能状态时,隔离元件150使数据输出端DO持续输出预设状态。
于一实施例中,隔离元件150为逻辑门。举例而言,隔离元件150为例如但不限于与门(AND gate)。在这样的状况下,致能状态将为高态,且抑能状态为低态。
更详细地说,隔离元件150在控制输入端CI接收到的信号为高态(致能状态)时,数据输入端DI的输入将等于数据输出端DO的输出。而隔离元件150在控制输入端CI接收到的信号为低态(抑能状态)时,数据输出端DO将持续输出低态,而与数据输入端DI的输入无关。
在实际应用上,在运行模式下,第一电源区域130以及第二电源区域140的电源均为启动。在这样的状况下,隔离电路110中的隔离元件150可由具有致能状态的信号控制以操作于非隔离状态,在数据输入端DI及数据输出端DO进行信号传输。
然而在运行模式的部分使用情境下,第一电源区域130的电源将会关闭而形成关电区(power-off domain,断电区),而第二电源区域140的电源依旧维持启动而形成开电区(power-on domain,通电区)。在这样的状况下,为了避免第一电源区域130中的电路输出不明确的电压,隔离电路110中的隔离元件150可由具有抑能状态的信号控制以操作于隔离状态,隔离数据输入端DI及数据输出端DO并输出预设状态。
隔离电路110可通过测试电路160的设置,在测试模式下对隔离元件150进行完整的测试。以下将对于测试电路160的结构及运行进行更详细的描述。
测试电路160包含:多工器170以及控制电路180。
多工器170包含运行输入端OI、测试输入端TI以及控制输出端CO。控制电路180配置以在测试模式下的不同状态中,控制多工器170选择不同的输入端进行信号的信号传输,以达到测试的目的。
于一实施例中,为了对电路系统100中的各电路进行测试,电路系统100将包含扫描链(未示出),且扫描链包含多个位移暂存器,以对各电路的输入端进行测试数据的馈入。
举例而言,多工器170的测试输入端TI电性耦接于第一位移暂存器SR1,隔离元件150的数据输入端DI电性耦接于第二位移暂存器SR2,且隔离元件150的数据输出端DO电性耦接于设置在外部电路120中的第三位移暂存器SR3。其中,第一位移暂存器SR1、第二位移暂存器SR2以及第三位移暂存器SR3均为扫描链的一部分,但各位移暂存器间可包含其他的位移暂存器,不必须邻接设置。
在测试模式下的位移操作状态中,扫描链将进行数据位移,以使数据在位移暂存器间位移。此时,控制电路180控制多工器170选择运行输入端OI,以接收具有致能状态的隔离控制信号IC,并通过控制输出端CO输出至隔离元件150的控制输入端CI。其中,隔离控制信号IC可来自于其他与控制电路180协同运行的电路(未示出),以在控制电路180控制多工器170选择运行输入端OI时产生对应的隔离控制信号IC。
因此,隔离元件150的控制输入端CI将接收到致能状态的隔离控制信号IC,以使第二位移暂存器SR2中的测试数据得以通过数据输入端DI以及数据输出端DO传送至第三位移暂存器SR3。
在测试模式下的抓取操作状态中,扫描链将进行数据驱动,以使数据驱动对应的电路。此时,控制电路180控制多工器170选择测试输入端TI,以接收具有致能状态或抑能状态的测试信号TS,并通过控制输出端CO输出至隔离元件150的控制输入端CI。于一实施例中,测试信号TS来自于第一位移暂存器SR1中的测试数据。
因此,隔离元件150的控制输入端CI将接收到具有致能状态或抑能状态的测试信号TS。通过查验分别电性耦接于数据输入端DI以及数据输出端DO的第二位移暂存器SR2以及第三位移暂存器SR3所存储的数据值,将可对数据输入端DI及数据输出端DO的信号进行比较,以确认隔离元件150是否正确地进行数据信号传输或隔离,达到测试的目的。
须注意的是,在测试模式中,位移操作状态以及抓取操作状态交替进行,直到所有的测试样型(test pattern)均已馈入扫描链中。
上述对于多工器170以及控制电路180的操作描述,均是针对测试模式进行。在运行模式中,控制电路180可持续使多工器170选择运行输入端OI,以接收具有致能状态或是抑能状态的隔离控制信号IC,以执行正常的数据信号传输以及隔离机制。
在部分技术中,隔离元件150仅能进行数据输入端DI及数据输出端DO之间的测试,却无法对于隔离元件150的控制输入端CI是否正确地运行进行测试。通过在本发明的隔离电路110设置测试电路160,将可对隔离元件150的控制输入端CI进行测试,以确保隔离元件150的隔离机制正常运行。
请参照图2。图2显示本发明一实施例中,一种隔离电路测试方法200的流程图。
除前述装置外,本发明还公开一种隔离电路测试方法200,应用于例如(但不限于)图1的隔离电路110中。隔离电路测试方法200的一实施例如图2所示,包含下列步骤。
于步骤S210:在测试模式下的位移操作状态中,使控制电路180控制多工器170选择所包含的运行输入端OI以接收具有致能状态的隔离控制信号IC,并通过所包含的控制输出端CO输出至隔离元件150的控制输入端CI。
于步骤S220:在测试模式下的抓取操作状态中,使控制电路180控制多工器170选择所包含的测试输入端TI以接收具有致能状态或抑能状态的测试信号TS,并通过控制输出端CO输出至隔离元件150的控制输入端CI。
于步骤S230:判断隔离元件150在控制输入端CI接收到的信号是否具有致能状态。
于步骤S240:使隔离元件150在控制输入端CI接收到的信号具有致能状态时在数据输入端DI及数据输出端DO进行信号传输。
于步骤S250:使隔离元件150在控制输入端CI接收到的信号具有抑能状态时使数据输入端DI及数据输出端DO隔离。
于步骤S260:依据数据输入端DI及数据输出端DO的信号判断隔离元件是否进行信号传输或隔离。
须注意的是,上述的实施方式仅为一范例。于其他实施例中,本领域的普通技术人员当可在不违背本发明的构思下进行变动。
综合上述,本发明中具有测试机制的隔离电路及其测试方法可对隔离元件的隔离机制进行完整的测试。
虽然本公开的实施例如上所述,然而所述实施例并非用来限定本公开,本技术领域技术人员可依据本公开的明示或隐含的内容对本公开的技术特征施以变化,凡此种种变化均可能属于本公开所寻求的专利保护范围,换言之,本公开的专利保护范围须视本说明书的权利要求所界定者为准。
Claims (10)
1.一种具有测试机制的隔离电路,包含:
一隔离元件,包含一控制输入端、一数据输入端以及一数据输出端,配置以在该控制输入端接收到的一信号具有一致能状态时在该数据输入端及该数据输出端进行信号传输,以及在该控制输入端接收到的该信号具有一抑能状态时使该数据输入端及该数据输出端进行隔离;以及
一测试电路,包含:
一多工器,包含一运行输入端、一测试输入端以及一控制输出端;以及
一控制电路;
其中在一测试模式下的一位移操作状态中,该控制电路控制该多工器选择该运行输入端以接收具有该致能状态的一隔离控制信号,并通过该控制输出端输出至该隔离元件的该控制输入端;
在该测试模式下的一抓取操作状态中,该控制电路控制该多工器选择该测试输入端以接收具有该致能状态或该抑能状态的一测试信号,并通过该控制输出端输出至该隔离元件的该控制输入端,进而依据该数据输入端及该数据输出端的信号判断该隔离元件是否进行信号传输或隔离。
2.如权利要求1所述的隔离电路,其中该多工器的该测试输入端配置以电性耦接于一扫描链中的一第一位移暂存器,以接收该第一位移暂存器的输入,该数据输入端配置以电性耦接于该扫描链中的一第二位移暂存器,以接收该第二位移暂存器的输入;
其中该扫描链在该位移操作状态中进行一数据位移,并在该抓取操作状态中进行一数据驱动。
3.如权利要求2所述的隔离电路,其中该数据输出端电性耦接至设置于一外部电路中且包含在该扫描链中的一第三位移暂存器,且该第二位移暂存器以及该第三位移暂存器所存储的数据值实际上被用以判断该隔离元件是否进行信号传输或隔离。
4.如权利要求3所述的隔离电路,其中该隔离电路与该外部电路分别位于一第一电源区域以及一第二电源区域中;
其中在一运行模式下的一非隔离状态中,该第一电源区域以及该第二电源区域均为致能,该控制电路控制该多工器选择该运行输入端以接收具有该致能状态的该隔离控制信号;
在该运行模式下的一隔离状态中,该第一电源区域为抑能且该第二电源区域为致能,该控制电路控制该多工器选择该运行输入端以接收具有该抑能状态的该隔离控制信号。
5.如权利要求1所述的隔离电路,其中该隔离元件为一逻辑门,配置以在该控制输入端接收到的该信号具有该抑能状态时,根据该抑能状态输出一预设状态。
6.一种隔离电路测试方法,应用于具有测试机制的一隔离电路中,包含:
在一测试模式下的一位移操作状态中,使一控制电路控制一多工器选择所包含的一运行输入端以接收具有一致能状态的一隔离控制信号,并通过所包含的一控制输出端输出至一隔离元件的一控制输入端;
在该测试模式下的一抓取操作状态中,使该控制电路控制该多工器选择所包含的一测试输入端以接收具有该致能状态或一抑能状态的一测试信号,并通过该控制输出端输出至该隔离元件的该控制输入端;
使该隔离元件在该控制输入端接收到的一信号具有该致能状态时在一数据输入端及一数据输出端进行信号传输;
使该隔离元件在该控制输入端接收到的该信号具有该抑能状态时使该数据输入端及该数据输出端进行隔离;以及
依据该数据输入端及该数据输出端的信号判断该隔离元件是否进行信号传输或隔离。
7.如权利要求6所述的隔离电路测试方法,其中该多工器的该测试输入端配置以电性耦接于一扫描链中的一第一位移暂存器,以接收该第一位移暂存器的输入,该数据输入端配置以电性耦接于该扫描链中的一第二位移暂存器,以接收该第二位移暂存器的输入;
其中该扫描链在该位移操作状态中进行一数据位移,并在该抓取操作状态中进行一数据驱动。
8.如权利要求7所述的隔离电路测试方法,其中该第二位移暂存器以及包含在该扫描链中的一第三位移暂存器所存储的数据值实际上被用以判断该隔离元件是否进行信号传输或隔离。
9.如权利要求6所述的隔离电路测试方法,其中该隔离电路与一外部电路分别位于一第一电源区域以及一第二电源区域中,该隔离电路测试方法还包含:
在一运行模式下的一非隔离状态中,该第一电源区域以及该第二电源区域均为致能,使该控制电路控制该多工器选择该运行输入端以接收具有该致能状态的该隔离控制信号;
在该运行模式下的一隔离状态中,该第一电源区域为抑能且该第二电源区域为致能,使该控制电路控制该多工器选择该运行输入端以接收具有该抑能状态的该隔离控制信号。
10.如权利要求6所述的隔离电路测试方法,其中该隔离元件为一逻辑门,配置以在该控制输入端接收到的该信号具有该抑能状态时,根据该抑能状态输出一预设状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011154200.4A CN114499492A (zh) | 2020-10-26 | 2020-10-26 | 具有测试机制的隔离电路及其测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011154200.4A CN114499492A (zh) | 2020-10-26 | 2020-10-26 | 具有测试机制的隔离电路及其测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114499492A true CN114499492A (zh) | 2022-05-13 |
Family
ID=81470877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011154200.4A Pending CN114499492A (zh) | 2020-10-26 | 2020-10-26 | 具有测试机制的隔离电路及其测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114499492A (zh) |
-
2020
- 2020-10-26 CN CN202011154200.4A patent/CN114499492A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0898284B1 (en) | Semiconductor memory having a test circuit | |
US6873197B2 (en) | Scan flip-flop circuit capable of guaranteeing normal operation | |
WO2008051932A2 (en) | High speed double data rate jtag interface | |
CN110870008B (zh) | 存储器回送系统及方法 | |
CN109270432B (zh) | 测试方法与测试系统 | |
CN109164374B (zh) | 芯片与芯片测试系统 | |
JPH0786526B2 (ja) | 複数モードのテスト装置 | |
US6543018B1 (en) | System and method to facilitate flexible control of bus drivers during scan test operations | |
US20050212550A1 (en) | Semiconductor device incorporating characteristic evaluating circuit operated by high frequency clock signal | |
US7512024B2 (en) | High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof | |
CN101165808A (zh) | 顺序输出熔丝切断信息的半导体器件和测试系统 | |
US7240263B2 (en) | Apparatus for performing stuck fault testings within an integrated circuit | |
US20140298126A1 (en) | Latch circuit, scan test circuit and latch circuit control method | |
CN114499492A (zh) | 具有测试机制的隔离电路及其测试方法 | |
US8082377B2 (en) | Data transmission and reception system, master device, and slave device | |
US7284171B2 (en) | Integrated circuit device | |
CN111667874B (zh) | 测试系统 | |
TWI722972B (zh) | 具有測試機制的隔離電路及其測試方法 | |
KR102076770B1 (ko) | 반도체 장치 | |
KR101447221B1 (ko) | 직렬 전송 시스템에 적용되는 칩과 그에 따른 페일세이프 방법 | |
US20050073788A1 (en) | Integrated circuit outputs protection during JTAG board tests | |
US20150193564A1 (en) | System and method for using clock chain signals of an on-chip clock controller to control cross-domain paths | |
CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
US7843210B2 (en) | Semiconductor integrated circuit device and testing method of the same | |
US7234089B2 (en) | Tristate buses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |