KR102076770B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR102076770B1 KR102076770B1 KR1020140048752A KR20140048752A KR102076770B1 KR 102076770 B1 KR102076770 B1 KR 102076770B1 KR 1020140048752 A KR1020140048752 A KR 1020140048752A KR 20140048752 A KR20140048752 A KR 20140048752A KR 102076770 B1 KR102076770 B1 KR 102076770B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- command
- test
- output
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
Abstract
[과제] 테스트 단자를 설치하는 일 없이, 테스트 모드 투입이 가능한, 오동작이 적은 테스트 모드 회로를 구비한 반도체 장치를 제공하는 것이다.
[해결 수단] 데이터 입력 단자와 데이터 출력 단자의 데이터를 클록에 동기하여 비교하고, 비교 결과에 따라 테스트 모드 투입의 여부를 제어하는 테스트 회로를 구비하는 구성으로 한 것이다.
[해결 수단] 데이터 입력 단자와 데이터 출력 단자의 데이터를 클록에 동기하여 비교하고, 비교 결과에 따라 테스트 모드 투입의 여부를 제어하는 테스트 회로를 구비하는 구성으로 한 것이다.
Description
본 발명은, 테스트 회로를 가지는 반도체 장치에 관한 것이며, 보다 상세하게는 반도체 장치를 테스트 모드로 투입하기 위한 테스트 회로에 관한 것이다.
반도체 장치의 제조에 있어서, 출하 테스트의 효율화는 품질의 유지나 제조 코스트의 삭감에 유효한 기술이다. 테스트의 효율화의 수법으로서, 유저에 사용되는 기능과는 별도로 테스트시에만 사용되는 테스트 모드 기능을 구비하고 있는 IC도 있다. 테스트 모드에서는 내부 노드 상태를 출력하는 기능이나, 메모리 IC를 일괄 개서하는 기능 등, 유저가 필요로 하는 기능 이외의 특별한 기능을 가지게 함으로써, 테스트의 효율화를 도모할 수 있다. 이 테스트 모드 기능은, 유저에 의해 사용되지 않는 상태에서 실현되는 수법이 필요하며, 잘못하여 테스트 모드로 투입하지 않도록 한 투입 구성을 고안할 필요가 있다. 테스트 모드로의 투입 방법으로서 테스트 단자를 이용하여 테스트 모드 기능을 실현하는 방법이 있다(예를 들어 특허 문헌 1 참조).
그러나, 테스트 단자를 추가하는 방법으로는 유저에 있어서 불필요한 단자가 늘어나 버려, 근년의 소면적화 경향에 맞지 않다.
본 발명은, 상기 과제에 대해, 테스트 단자를 늘리는 일 없이, 오동작이 적은 테스트 모드로의 투입 방법에 대해 개시한 것이다.
본 발명의 테스트 회로를 가지는 반도체 장치는, 이하와 같은 구성으로 했다.
클록 신호에 동기하여 데이터 입력 단자로부터 입력된 명령 데이터를 일시적으로 유지하는, 직렬로 접속된 복수의 데이터 레지스터와, 복수의 데이터 레지스터가 출력하는 데이터가 통상 명령인지 테스트 명령인지를 판별하고, 데이터가 테스트 명령인 경우에 테스트 명령 신호를 출력하는 명령 디코더와, 클록 신호에 동기하여 명령 데이터와 데이터 출력 단자의 데이터를 비교하여, 그 검출 신호를 출력하는 비교기와, 비교기가 출력하는 검출 신호를 세트 신호로 하는 래치 회로와, 래치 회로가 출력하는 신호에 따라 테스트 명령 신호를 출력할지 여부를 선택 가능한 논리 회로를 구비한 반도체 장치.
본 발명에 의하면, 테스트 회로를 가지는 반도체 장치는, 테스트용의 단자를 설치하는 일 없이, 오동작이 적고, 테스트 모드 투입이 가능해진다. 이에 의해 단자수를 줄일 수 있으며, 반도체 장치와 실장상의 소면적화가 실현된다.
도 1은 본 실시 형태의 테스트 회로를 구비한 반도체 장치의 구성도이다.
도 2는 다른 예의 테스트 회로를 구비한 반도체 장치의 구성도이다.
도 3은 반도체 장치의 통상시의 동작을 나타내는 신호 파형이다.
도 4는 본 실시 형태의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
도 5는 본 실시 형태의 다른 예의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
도 2는 다른 예의 테스트 회로를 구비한 반도체 장치의 구성도이다.
도 3은 반도체 장치의 통상시의 동작을 나타내는 신호 파형이다.
도 4는 본 실시 형태의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
도 5는 본 실시 형태의 다른 예의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
도 1은, 본 실시 형태의 테스트 회로를 구비한 반도체 장치의 구성도이다.
본 실시 형태의 반도체 장치의 회로 구성은, 클록 입력 단자(101), 데이터 입력 단자(102), 데이터 출력 단자(103), 데이터 레지스터(104)를 복수 구비한 레지스터군(105), 비교기(106), 래치(107), 명령 디코더(108), 출력 버퍼(112)를 구비하고 있다.
레지스터군(105)은, 직렬로 접속된 데이터 레지스터(104)를 구비하고, 클록 입력 단자(101)에 입력되는 클록(SCK)에 동기하여 데이터 입력 단자(102)의 명령 데이터(SDI)의 값을 일시적으로 유지, 출력한다. 명령 디코더(108)는, 레지스터군(105)이 출력하는 데이터의 값으로부터, 미리 정해진 통상 명령, 및 테스트 명령을 판별한다. 비교기(106)는, 클록(SCK)의 상승에 동기하여, 데이터 입력 단자(102)의 명령 데이터(SDI)와 데이터 출력 단자(103)의 데이터(SDO)를 비교한다. 래치(107)는, 비교기(106)의 출력 신호(MIO)를 입력하여 테스트 명령 디스에이블 신호(D_TEST)를 출력한다. 데이터 출력 단자(103)는, 출력 버퍼(112)를 구비하고 있다.
본 실시 형태의 테스트 회로를 구비한 반도체 장치의 동작에 대해 설명한다.
도 3은, 반도체 장치의 통상시의 동작을 나타내는 신호 파형이다.
클록 입력 단자(101)에, 클록(SCK)이 입력된다. 데이터 입력 단자(102)에, 클록(SCK)에 동기한 통상 명령의 명령 데이터(SDI)가 입력된다. 명령 데이터(SDI)는, 레지스터군(105)으로부터 출력되고, 명령 디코더(108)에 의해 통상 명령이라고 판단된다. 그리고, 반도체 장치는, 통상 명령에 따라 그 동작을 결정한다.
통상시의 동작에 있어서는, 데이터 입력 단자(102)와 데이터 출력 단자(103)는, 서로 독립, 또는 저항에 의해 접속되어 있기 때문에, 반도체 장치가 명령을 수신하고 있는 상태에 있어서는, 데이터 입력 단자와 데이터 출력 단자의 값은 일치, 또는 불일치와 일치를 반복한다. 비교기(106)는, 클록(SCK)의 상승에 동기하여, 데이터 입력 단자(102)의 명령 데이터(SDI)와 데이터 출력 단자(103)의 데이터(SDO)를 비교하여, 데이터가 일치했을 때에, 출력 신호(MIO)를 예를 들어 하이레벨로 세트한다. 래치(107)는, 출력 신호(MIO)에 의해 세트되고, 테스트 명령 신호(111)를 출력하지 않도록 논리 회로(110)에 테스트 명령 디스에이블 신호(D_TEST)를 출력한다.
이상 설명한 바와 같이, 통상시에 있어서는, 데이터 입력 단자(102)에 입력된 통상 명령의 명령 데이터(SDI)가 명령 디코더(108)에서 디코드되어, 통상 명령 신호(109)로서 출력된다. 그리고, 논리 회로(110)는 테스트 명령 신호(111)를 출력하지 않으므로, 반도체 장치는 통상 동작을 유지한다.
도 4는, 본 실시 형태의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
반도체 장치를 테스트 모드에 투입하는 경우는, 클록(SCK)에 동기한 테스트 명령의 명령 데이터(SDI)를 데이터 입력 단자(102)에 입력하고, 또한, 클록(SCK)의 상승시에 테스트 명령과 불일치가 되는 데이터(SDO)를, 데이터 출력 단자(103)에 입력한다. 비교기(106)는 데이터 입력 단자와 데이터 출력 단자의 데이터를 비교하고 있는데, 항상 불일치 상태가 계속되고 있기 때문에, 테스트 명령 디스에이블 신호(D_TEST)는 출력되지 않는다. 그리고, 명령 디코더(108)는, 명령 데이터(SDI)가 테스트 명령이라고 판별되면 논리 회로(110)로부터 테스트 명령 신호(111)를 출력하고, 반도체 장치를 테스트 모드에 투입할 수 있다.
또한, 본 실시 형태의 테스트 회로의 비교기(106)는, 명령 데이터(SDI)와 데이터(SDO)를 비교하여, 데이터가 일치하지 않을 때에, 출력 신호(MIO)를 예를 들어 하이레벨로 세트하도록 구성해도 된다. 그 외의 신호의 논리도, 기능을 만족한다면, 특별히 도 3이나 도 4에 한정되는 것은 아니다.
도 2는, 다른 예의 테스트 회로를 구비한 반도체 장치의 구성도이다.
도 2의 테스트 회로는, 제2 비교기(206)를 추가하고, 래치(107)를 래치(207)로 변경했다.
제2 비교기(206)는, 클록(SCK)의 하강시에, 데이터 입력 단자(102)의 명령 데이터(SDI)와 데이터 출력 단자(103)의 데이터(SDO)를 비교하여, 그들 데이터가 일치하지 않는 경우에 출력 신호(MIO2)를 하이레벨로 세트한다. 래치(207)는, 비교기(106)의 출력 신호(MIO1)와 제2 비교기(206)의 출력 신호(MIO2)를 입력하고, 어느 한쪽이 하이레벨인 경우에 테스트 명령 디스에이블 신호(D_TEST)를 출력한다.
도 5는, 본 실시 형태의 다른 예의 테스트 회로에 의한 테스트 모드 투입시의 신호 파형이다.
반도체 장치를 테스트 모드에 투입하는 경우는, 클록(SCK)에 동기한 테스트 명령을 데이터 입력 단자(102)에 입력하고, 또한, 클록(SCK)의 상승시에 테스트 명령과 불일치가 되고, 클록(SCK)의 하강시에 테스트 명령과 일치가 되는, 데이터(SDO)를 데이터 출력 단자(103)에 입력한다. 비교기(106)는, 데이터 입력 단자와 데이터 출력 단자의 데이터를 비교하고 있는데, 항상 불일치 상태가 계속되고 있기 때문에, 테스트 명령 디스에이블 신호(D_TEST)는 출력되지 않는다. 비교기(206)는, 데이터 입력 단자와 데이터 출력 단자의 데이터를 비교하고 있는데, 항상 일치 상태가 계속되고 있기 때문에, 테스트 명령 디스에이블 신호(D_TEST)는 출력되지 않는다. 따라서, 명령 디코더(108)는, 명령 데이터(SDI)가 테스트 명령이라고 판별되면 논리 회로(110)로부터 테스트 명령 신호(111)를 출력하고, 반도체 장치를 테스트 모드에 투입할 수 있다.
본 실시 형태의 테스트 회로를 구비한 반도체 장치에 의하면, 오동작을 더 줄일 수 있다.
이상 설명한 바와 같이, 본 실시 형태의 테스트 회로를 구비한 반도체 장치에 의하면, 반도체 장치를 테스트 모드에 투입하기 위해 새롭게 단자를 추가할 필요가 없으며, 더욱 테스트 모드 투입 방법은 오동작의 가능성이 적고 신뢰성이 높은, 반도체 장치를 제공할 수 있다.
또한, 본 실시 형태의 테스트 회로의 비교기(106)와 제2 비교기(206)가 출력 신호(MIO1)와 출력 신호(MIO2)를 세트하는 조건이나, 그 외의 신호의 논리는, 기능을 만족한다면, 특별히 도 5에 한정되는 것은 아니다.
101 클록 입력 단자
102 데이터 입력 단자
103 데이터 출력 단자
104 데이터 레지스터
105 레지스터군
106 비교기
107 래치
108 명령 디코더
109 통상 명령 신호
110 논리 회로
111 테스트 명령 신호
112 출력 버퍼
206 제2 비교기
207 래치
102 데이터 입력 단자
103 데이터 출력 단자
104 데이터 레지스터
105 레지스터군
106 비교기
107 래치
108 명령 디코더
109 통상 명령 신호
110 논리 회로
111 테스트 명령 신호
112 출력 버퍼
206 제2 비교기
207 래치
Claims (3)
- 클록 신호가 입력되는 클록 입력 단자와,
명령 데이터가 입력되는 명령 데이터 입력 단자와,
데이터가 입출력되는 데이터 출력 단자와,
상기 클록 신호에 동기하여 상기 명령 데이터 입력 단자로부터 입력된 상기 명령 데이터를 일시적으로 유지하는 직렬로 접속된 복수의 데이터 레지스터와,
상기 복수의 데이터 레지스터가 출력하는 데이터가 통상 명령인지 테스트 명령인지를 판별하고, 상기 데이터가 테스트 명령인 경우에 테스트 명령 신호를 출력하는 명령 디코더와,
상기 클록 신호에 동기하여, 상기 명령 데이터 입력 단자에 입력되는 명령 데이터와 상기 데이터 출력 단자의 데이터를 비교하여, 그 검출 신호를 출력하는 비교기와,
상기 비교기가 출력하는 검출 신호를 세트 신호로 하는 래치 회로와,
상기 래치 회로가 출력하는 신호에 따라, 상기 테스트 명령 신호를 출력할지 여부를 선택 가능한 논리 회로를 구비한 것을 특징으로 하는 반도체 장치. - 청구항 1에 있어서,
상기 비교기는, 상기 클록 신호의 상승시에, 상기 명령 데이터 입력 단자에 입력되는 명령 데이터와 상기 데이터 출력 단자의 데이터를 비교하는 것을 특징으로 하는 반도체 장치. - 청구항 2에 있어서,
상기 클록 신호의 하강시에, 상기 명령 데이터 입력 단자에 입력되는 명령 데이터와 상기 데이터 출력 단자의 데이터를 비교하여, 그 검출 신호를 출력하는 제2 비교기를 구비하고,
상기 래치 회로는, 상기 비교기가 출력하는 검출 신호와 상기 제2 비교기가 출력하는 검출 신호를 세트 신호로 하는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013092787A JP6062795B2 (ja) | 2013-04-25 | 2013-04-25 | 半導体装置 |
JPJP-P-2013-092787 | 2013-04-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140127767A KR20140127767A (ko) | 2014-11-04 |
KR102076770B1 true KR102076770B1 (ko) | 2020-02-12 |
Family
ID=51769351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140048752A KR102076770B1 (ko) | 2013-04-25 | 2014-04-23 | 반도체 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9274170B2 (ko) |
JP (1) | JP6062795B2 (ko) |
KR (1) | KR102076770B1 (ko) |
CN (1) | CN104123967B (ko) |
TW (1) | TWI607222B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443847B2 (ja) * | 2020-03-16 | 2024-03-06 | 京セラドキュメントソリューションズ株式会社 | 電子機器、通信機器、通信異常検出方法 |
CN113626356B (zh) * | 2020-05-06 | 2023-07-21 | 华润微集成电路(无锡)有限公司 | 实现串行接口全双工通信的主机芯片的电路结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030085731A1 (en) | 1999-02-16 | 2003-05-08 | Fujitsu Limited | Semiconductor device having test mode entry circuit |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207648A (ja) * | 1982-05-28 | 1983-12-03 | Toshiba Corp | 集積回路のテストモ−ド設定回路 |
JPH0450784A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体集積回路 |
JPH04132976A (ja) * | 1990-09-26 | 1992-05-07 | Yamaha Corp | テストモード発生回路 |
JP3129761B2 (ja) * | 1991-05-02 | 2001-01-31 | 株式会社東芝 | Plaのテスト容易化回路 |
EP0632468A1 (en) * | 1993-06-30 | 1995-01-04 | International Business Machines Corporation | Fast data compression circuit for semiconductor memory chips including an abist structure |
JPH07146338A (ja) * | 1993-11-22 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の入出力端子セルおよび半導体集積回路装置 |
JP3216449B2 (ja) * | 1994-10-31 | 2001-10-09 | 安藤電気株式会社 | 半導体メモリの故障自己診断装置 |
US5835436A (en) * | 1995-07-03 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed |
JP3971078B2 (ja) * | 2000-02-25 | 2007-09-05 | 富士通株式会社 | 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法 |
JP4556051B2 (ja) * | 2000-08-30 | 2010-10-06 | エルピーダメモリ株式会社 | 半導体集積回路及びその動作方法。 |
WO2002050910A1 (fr) * | 2000-12-01 | 2002-06-27 | Hitachi, Ltd | Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant |
JP2003016800A (ja) * | 2001-07-03 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置 |
US6888765B1 (en) * | 2002-02-04 | 2005-05-03 | National Semiconductor Corporation | Integrated circuit and method for testing same using single pin to control test mode and normal mode operation |
WO2004075250A2 (en) * | 2003-02-18 | 2004-09-02 | Koninklijke Philips Electronics N.V. | Testing of electronic circuits |
JP2005332555A (ja) * | 2004-04-23 | 2005-12-02 | Oki Electric Ind Co Ltd | テスト回路、テスト方法、及び半導体集積回路装置 |
JP2007067180A (ja) | 2005-08-31 | 2007-03-15 | Seiko Instruments Inc | 半導体集積回路 |
KR100862994B1 (ko) * | 2006-12-07 | 2008-10-13 | 주식회사 하이닉스반도체 | 테스트 모드 구동 회로를 포함한 반도체 메모리 장치 및테스트 모드 구동 방법 |
CN101755220A (zh) * | 2007-07-17 | 2010-06-23 | 爱德万测试株式会社 | 测试装置、电路装置以及程序 |
KR20120068620A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 테스트 방법 |
US8595575B2 (en) * | 2010-12-30 | 2013-11-26 | Hynix Semiconductor Inc. | Semiconductor memory device, test circuit, and test operation method thereof |
TWM485609U (zh) * | 2014-06-12 | 2014-09-11 | Qing-Yi Shi | 多功能調整溫度(濕度)之飼鳥箱 |
-
2013
- 2013-04-25 JP JP2013092787A patent/JP6062795B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-02 TW TW103112280A patent/TWI607222B/zh not_active IP Right Cessation
- 2014-04-18 US US14/256,444 patent/US9274170B2/en not_active Expired - Fee Related
- 2014-04-23 KR KR1020140048752A patent/KR102076770B1/ko active IP Right Grant
- 2014-04-25 CN CN201410170910.4A patent/CN104123967B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030085731A1 (en) | 1999-02-16 | 2003-05-08 | Fujitsu Limited | Semiconductor device having test mode entry circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20140127767A (ko) | 2014-11-04 |
CN104123967B (zh) | 2018-05-08 |
TWI607222B (zh) | 2017-12-01 |
JP2014215178A (ja) | 2014-11-17 |
TW201447332A (zh) | 2014-12-16 |
US20140325300A1 (en) | 2014-10-30 |
JP6062795B2 (ja) | 2017-01-18 |
US9274170B2 (en) | 2016-03-01 |
CN104123967A (zh) | 2014-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100706240B1 (ko) | 하나의 테스트 핀을 사용하여 테스트 할 수 있는 시스템온 칩 및 테스트 방법 | |
US9449153B2 (en) | Unique and unclonable platform identifiers using data-dependent circuit path responses | |
US10594321B1 (en) | Semiconductor integrated circuit and reconfigurable semiconductor system | |
US9476937B2 (en) | Debug circuit for an integrated circuit | |
US8391091B2 (en) | Anti-fuse circuit and method for anti-fuse programming and test thereof | |
US9858382B2 (en) | Computer program product for timing analysis of integrated circuit | |
JP2017053816A (ja) | 半導体集積回路 | |
US10580467B2 (en) | Memory interface and memory system including plurality of delay adjustment circuits shared by memory read and write circuits for adjusting the timing of read and write data signals | |
KR102076770B1 (ko) | 반도체 장치 | |
CN108459876B (zh) | 用于缩减面积的控制寄存器电路的方法与装置 | |
US10895599B2 (en) | Semiconductor apparatus | |
US9053776B2 (en) | Setting information storage circuit and integrated circuit chip including the same | |
JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
US10234503B2 (en) | Debugging method executed via scan chain for scan test and related circuitry system | |
US9885754B2 (en) | Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code | |
US9435851B2 (en) | Semiconductor apparatus | |
JP2009230356A (ja) | 半導体集積回路 | |
US20110010596A1 (en) | Testable circuit with input/output cell for standard cell library | |
US20080129330A1 (en) | Integrated Circuit Having State-Saving Input-Output Circuitry and a Method of Testing Such an Integrated Circuit | |
JPH0215710A (ja) | メタステーブル検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |