JP2014215178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014215178A
JP2014215178A JP2013092787A JP2013092787A JP2014215178A JP 2014215178 A JP2014215178 A JP 2014215178A JP 2013092787 A JP2013092787 A JP 2013092787A JP 2013092787 A JP2013092787 A JP 2013092787A JP 2014215178 A JP2014215178 A JP 2014215178A
Authority
JP
Japan
Prior art keywords
data
test
instruction
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013092787A
Other languages
English (en)
Other versions
JP6062795B2 (ja
Inventor
智博 岡
Tomohiro Oka
智博 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013092787A priority Critical patent/JP6062795B2/ja
Priority to TW103112280A priority patent/TWI607222B/zh
Priority to US14/256,444 priority patent/US9274170B2/en
Priority to KR1020140048752A priority patent/KR102076770B1/ko
Priority to CN201410170910.4A priority patent/CN104123967B/zh
Publication of JP2014215178A publication Critical patent/JP2014215178A/ja
Application granted granted Critical
Publication of JP6062795B2 publication Critical patent/JP6062795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】テスト端子を設けることなく、テストモード投入が可能な、誤動作が少ないテストモード回路を備えた半導体装置を提供する。【解決手段】データ入力端子１０２とデータ出力端子１０３のデータをクロック１０１に同期して比較し、並行して、データ入力端子１０２からのシリアル信号を一時的に保持するデータレジスタ１０５を備え、データレジスタ１０５からのデータを命令デコーダ１０８が通常命令かテスト命令かの判別を行うことによって、テストモード投入の可否を制御するテスト回路を備える構成とした。【選択図】図１

Description

本発明は、テスト回路を有する半導体装置に関し、より詳しくは半導体装置をテストモードへの投入するためのテスト回路に関する。
半導体装置の製造において、出荷テストの効率化は品質の維持や製造コストの削減に有効な技術である。テストの効率化の手法として、ユーザーに使用される機能とは別にテスト時のみに使用されるテストモード機能を備えているＩＣもある。テストモードでは内部ノード状態を出力する機能や、メモリＩＣを一括書き換えする機能など、ユーザーが必要とする機能以外の特別な機能を持たせることにより、テストの効率化を図る事ができる。このテストモード機能は、ユーザーによって使用されない状態で実現する手法が必要であり、誤ってテストモード投入されないような投入構成を考案する必要がある。テストモードへの投入方法としてテスト端子を用いてテストモード機能を実現する方法がある（例えば特許文献１参照）。
特開２００７−６７１８０号公報
しかしながら、テスト端子を追加する方法ではユーザーにとって不要な端子が増えてしまい、近年の小面積化傾向にそぐわない。
本発明は、上記課題に対し、テスト端子を増やすことなく、誤動作の少ないテストモードに投入方法について開示したものである。
本発明のテスト回路を有する半導体装置は、以下のような構成とした。
クロック信号に同期してデータ入力端子から入力された命令データを一時的に保持する，直列に接続された複数のデータレジスタと、複数のデータレジスタの出力するデータが通常命令かテスト命令かを判別し、データがテスト命令の場合にテスト命令信号を出力する命令デコーダと、クロック信号に同期して命令データとデータ出力端子のデータを比較し、その検出信号を出力する比較器と、比較器の出力する検出信号をセット信号とするラッチ回路と、ラッチ回路の出力する信号によってテスト命令信号を出力するか否かを選択可能な論理回路と、を備えた半導体装置。
本発明によれば、テスト回路を有する半導体装置は、テスト用の端子を設けることなく、誤動作が少なく、テストモード投入が可能となる。これにより端子数を減らす事ができ、半導体装置と実装上の省面積化が実現される。
本実施形態のテスト回路を備えた半導体装置の構成図である。 他の例のテスト回路を備えた半導体装置の構成図である。 半導体装置の通常時の動作を示す信号波形である。 本実施の形態のテスト回路によるテストモード投入時の信号波形である。 本実施の形態の他の例のテスト回路によるテストモード投入時の信号波形である。
図１は、本実施形態のテスト回路を備えた半導体装置の構成図である。
本実施形態の半導体装置の回路構成は、クロック入力端子１０１、データ入力端子１０２、データ出力端子１０３、データレジスタ１０４を複数備えたレジスタ群１０５、比較器１０６、ラッチ１０７、命令デコーダ１０８、出力バッファ１１２を備えている。
レジスタ群１０５は、直列に接続されたデータレジスタ１０４を備え、クロック入力端子１０１に入力されるクロックＳＣＫに同期してデータ入力端子１０２の命令データＳＤＩの値を一時的に保持、出力する。命令デコーダ１０８は、レジスタ群１０５の出力するデータの値から、あらかじめ定められた通常命令、及びテスト命令を判別する。比較器１０６は、クロックＳＣＫの立ち上がりに同期して、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較する。ラッチ１０７は、比較器１０６の出力信号ＭＩＯを入力してテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。データ出力端子１０３は、出力バッファ１１２を備えている。
本実施形態のテスト回路を備えた半導体装置の動作について説明する。
図３は、半導体装置の通常時の動作を示す信号波形である。
クロック入力端子１０１に、クロックＳＣＫが入力される。データ入力端子１０２に、クロックＳＣＫに同期した通常命令の命令データＳＤＩが入力される。命令データＳＤＩは、レジスタ群１０５から出力され、命令デコーダ１０８によって通常命令と判断される。そして、半導体装置は、通常命令に従ってその動作を決定する。
通常時の動作においては、データ入力端子１０２とデータ出力端子１０３は、互いに独立、または抵抗により接続されているため、半導体装置が命令を受信している状態においては、データ入力端子とデータ出力端子の値は一致、または不一致と一致を繰り返す。比較器１０６は、クロックＳＣＫの立ち上がりに同期して、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較し、データが一致した時に、出力信号ＭＩＯを例えばハイレベルにセットする。ラッチ１０７は、出力信号ＭＩＯによってセットされ、テスト命令信号１１１を出力しないように論理回路１１０へテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。
以上説明したように、通常時においては、データ入力端子１０２に入力された通常命令の命令データＳＤＩが命令デコーダ１０８でデコードされ、通常命令信号１０９として出力される。そして、論理回路１１０はテスト命令信号１１１を出力しないので、半導体装置は通常動作を維持する。
図４は、本実施の形態のテスト回路によるテストモード投入時の信号波形である。
半導体装置をテストモードに投入する場合は、クロックＳＣＫに同期したテスト命令の命令データＳＤＩをデータ入力端子１０２に入力し、かつ、クロックＳＣＫの立ち上がり時にテスト命令と不一致となるデータＳＤＯを、データ出力端子１０３に入力する。比較器１０６はデータ入力端子とデータ出力端子のデータを比較しているが、常に不一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。そして、命令デコーダ１０８は、命令データＳＤＩがテスト命令と判別すると論理回路１１０からテスト命令信号１１１を出力し、半導体装置をテストモードに投入することができる。
なお、本実施形態のテスト回路の比較器１０６は、命令データＳＤＩとデータＳＤＯを比較し、データが一致しない時に、出力信号ＭＩＯを例えばハイレベルにセットするように構成しても良い。その他の信号の論理も、機能を満足すれば、特に図３や図４に限定されるものではない。
図２は、他の例のテスト回路を備えた半導体装置の構成図である。
図２のテスト回路は、第二の比較器２０６を追加し、ラッチ１０７をラッチ２０７に変更した。
第二の比較器２０６は、クロックＳＣＫの立ち下がり時に、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較し、それらのデータが一致しない場合に出力信号ＭＩＯ２をハイレベルにセットする。ラッチ２０７は、比較器１０６の出力信号ＭＩＯ１と第二の比較器２０６の出力信号ＭＩＯ２を入力して、いずれかがハイレベルの場合にテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。
図５は、本実施の形態の他の例のテスト回路によるテストモード投入時の信号波形である。
半導体装置をテストモードに投入する場合は、クロックＳＣＫに同期したテスト命令をデータ入力端子１０２に入力し、かつ、クロックＳＣＫの立ち上がり時にテスト命令と不一致となり、クロックＳＣＫの立ち下がり時にテスト命令と一致となる、データＳＤＯをデータ出力端子１０３に入力する。比較器１０６は、データ入力端子とデータ出力端子のデータを比較しているが、常に不一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。比較器２０６は、データ入力端子とデータ出力端子のデータを比較しているが、常に一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。従って、命令デコーダ１０８は、命令データＳＤＩがテスト命令と判別すると論理回路１１０からテスト命令信号１１１を出力し、半導体装置をテストモードに投入することができる。
本実施形態のテスト回路を備えた半導体装置によれば、さらに誤動作を少なくすることが出来る。
以上説明したように、本実施形態のテスト回路を備えた半導体装置によれば、半導体装置をテストモードに投入するために新たに端子を追加する必要がなく、さらにテストモード投入方法は誤動作の可能性が少なく信頼性が高い、半導体装置を提供することが出来る。
なお、本実施形態のテスト回路の比較器１０６と第二の比較器２０６が出力信号ＭＩＯ１と出力信号ＭＩＯ２をセットする条件や、その他の信号の論理は、機能を満足すれば、特に図５に限定されるものではない。
１０１ クロック入力端子
１０２ データ入力端子
１０３ データ出力端子
１０４ データレジスタ
１０５ レジスタ群
１０６ 比較器
１０７ ラッチ
１０８ 命令デコーダ
１０９ 通常命令信号
１１０ 論理回路
１１１ テスト命令信号
１１２ 出力バッファ
２０６ 第二の比較器
２０７ ラッチ

Claims (3)

  1. クロック信号が入力されるクロック入力端子と、
    命令データが入力される命令データ入力端子と、
    データが入出力されるデータ出力端子と、
    前記クロック信号に同期して前記データ入力端子から入力された前記命令データを一時的に保持する直列に接続された複数のデータレジスタと、
    前記複数のデータレジスタの出力するデータが通常命令かテスト命令かを判別し、前記データがテスト命令の場合にテスト命令信号を出力する命令デコーダと、
    前記クロック信号に同期して、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較し、その検出信号を出力する比較器と、
    前記比較器の出力する検出信号をセット信号とするラッチ回路と、
    前記ラッチ回路の出力する信号によって、前記テスト命令信号を出力するか否かを選択可能な論理回路と、
    を備えたことを特徴とする半導体装置。
  2. 前記比較器は、前記クロック信号の立ち上がり時に、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較する、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記クロック信号の立ち下がり時に、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較する第二の比較器を備え、
    前記ラッチ回路は、前記比較器の出力する検出信号と前記第二の比較器の出力する検出信号をセット信号とする、
    ことを特徴とする請求項２に記載の半導体装置。
JP2013092787A 2013-04-25 2013-04-25 半導体装置 Expired - Fee Related JP6062795B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013092787A JP6062795B2 (ja) 2013-04-25 2013-04-25 半導体装置
TW103112280A TWI607222B (zh) 2013-04-25 2014-04-02 半導體裝置
US14/256,444 US9274170B2 (en) 2013-04-25 2014-04-18 Semiconductor device
KR1020140048752A KR102076770B1 (ko) 2013-04-25 2014-04-23 반도체 장치
CN201410170910.4A CN104123967B (zh) 2013-04-25 2014-04-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092787A JP6062795B2 (ja) 2013-04-25 2013-04-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2014215178A true JP2014215178A (ja) 2014-11-17
JP6062795B2 JP6062795B2 (ja) 2017-01-18

Family

ID=51769351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092787A Expired - Fee Related JP6062795B2 (ja) 2013-04-25 2013-04-25 半導体装置

Country Status (5)

Country Link
US (1) US9274170B2 (ja)
JP (1) JP6062795B2 (ja)
KR (1) KR102076770B1 (ja)
CN (1) CN104123967B (ja)
TW (1) TWI607222B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7443847B2 (ja) * 2020-03-16 2024-03-06 京セラドキュメントソリューションズ株式会社 電子機器、通信機器、通信異常検出方法
CN113626356B (zh) * 2020-05-06 2023-07-21 华润微集成电路(无锡)有限公司 实现串行接口全双工通信的主机芯片的电路结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207648A (ja) * 1982-05-28 1983-12-03 Toshiba Corp 集積回路のテストモ−ド設定回路
JPH0450784A (ja) * 1990-06-19 1992-02-19 Nec Corp 半導体集積回路
JPH04132976A (ja) * 1990-09-26 1992-05-07 Yamaha Corp テストモード発生回路
JPH07146338A (ja) * 1993-11-22 1995-06-06 Matsushita Electric Ind Co Ltd 半導体集積回路の入出力端子セルおよび半導体集積回路装置
JP2003016800A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation
JP2005332555A (ja) * 2004-04-23 2005-12-02 Oki Electric Ind Co Ltd テスト回路、テスト方法、及び半導体集積回路装置
US20080140334A1 (en) * 2006-12-07 2008-06-12 Hynix Semiconductor Inc. Semiconductor package capable of performing various tests and method of testing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129761B2 (ja) * 1991-05-02 2001-01-31 株式会社東芝 Ｐｌａのテスト容易化回路
EP0632468A1 (en) * 1993-06-30 1995-01-04 International Business Machines Corporation Fast data compression circuit for semiconductor memory chips including an abist structure
JP3216449B2 (ja) * 1994-10-31 2001-10-09 安藤電気株式会社 半導体メモリの故障自己診断装置
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US6651196B1 (en) 1999-02-16 2003-11-18 Fujitsu Limited Semiconductor device having test mode entry circuit
JP3971078B2 (ja) * 2000-02-25 2007-09-05 富士通株式会社 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法
JP4556051B2 (ja) * 2000-08-30 2010-10-06 エルピーダメモリ株式会社 半導体集積回路及びその動作方法。
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
CN100437134C (zh) * 2003-02-18 2008-11-26 Nxp股份有限公司 电子电路的测试
JP2007067180A (ja) 2005-08-31 2007-03-15 Seiko Instruments Inc 半導体集積回路
JP5054106B2 (ja) * 2007-07-17 2012-10-24 株式会社アドバンテスト 試験装置および回路装置
KR20120068620A (ko) * 2010-12-17 2012-06-27 삼성전자주식회사 반도체 메모리 장치 및 그 테스트 방법
US8595575B2 (en) * 2010-12-30 2013-11-26 Hynix Semiconductor Inc. Semiconductor memory device, test circuit, and test operation method thereof
TWM485609U (zh) * 2014-06-12 2014-09-11 Qing-Yi Shi 多功能調整溫度（濕度）之飼鳥箱

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207648A (ja) * 1982-05-28 1983-12-03 Toshiba Corp 集積回路のテストモ−ド設定回路
JPH0450784A (ja) * 1990-06-19 1992-02-19 Nec Corp 半導体集積回路
JPH04132976A (ja) * 1990-09-26 1992-05-07 Yamaha Corp テストモード発生回路
JPH07146338A (ja) * 1993-11-22 1995-06-06 Matsushita Electric Ind Co Ltd 半導体集積回路の入出力端子セルおよび半導体集積回路装置
JP2003016800A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation
JP2005332555A (ja) * 2004-04-23 2005-12-02 Oki Electric Ind Co Ltd テスト回路、テスト方法、及び半導体集積回路装置
US20080140334A1 (en) * 2006-12-07 2008-06-12 Hynix Semiconductor Inc. Semiconductor package capable of performing various tests and method of testing the same

Also Published As

Publication number Publication date
US9274170B2 (en) 2016-03-01
KR102076770B1 (ko) 2020-02-12
TWI607222B (zh) 2017-12-01
CN104123967B (zh) 2018-05-08
JP6062795B2 (ja) 2017-01-18
KR20140127767A (ko) 2014-11-04
CN104123967A (zh) 2014-10-29
US20140325300A1 (en) 2014-10-30
TW201447332A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
US7574638B2 (en) Semiconductor device tested using minimum pins and methods of testing the same
KR100706240B1 (ko) 하나의 테스트 핀을 사용하여 테스트 할 수 있는 시스템온 칩 및 테스트 방법
EP3625800B1 (en) Systems and methods for frequency mode detection and implementation
EP2923214B1 (en) Unique and unclonable platform identifiers using data-dependent circuit path responses
US9520877B2 (en) Apparatus and method for detecting or repairing minimum delay errors
US9476937B2 (en) Debug circuit for an integrated circuit
US10580467B2 (en) Memory interface and memory system including plurality of delay adjustment circuits shared by memory read and write circuits for adjusting the timing of read and write data signals
JP6062795B2 (ja) 半導体装置
US8370565B2 (en) Boot system
US9804224B2 (en) Integrated circuit and method of operating an integrated circuit
CN105608033B (zh) 半导体装置及其操作方法
JP2009122009A (ja) テスト回路
US20200285266A1 (en) Integrated circuit device
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
US9885754B2 (en) Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code
KR20100103145A (ko) 반도체 메모리 장치의 초기화 회로
JP2010038818A (ja) Ｉｃテスタ
JP2012177646A (ja) 半導体集積回路及び半導体集積回路のテスト方法
JP2008076173A (ja) 半導体集積回路、マイクロコンピュータ、および、それらの動作モード切替え方法
US20110010596A1 (en) Testable circuit with input/output cell for standard cell library
JP2011097255A (ja) 半導体装置、および該半導体装置における遅延回路の遅延コード自動設定方法
KR20160029933A (ko) 반도체 장치 및 이를 위한 테스트 장치
JP2009063518A (ja) 半導体集積回路及び半導体集積回路の検査方法
JP2015184246A (ja) 半導体集積回路及びその試験方法
JP2008176553A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160203

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161215

R150 Certificate of patent or registration of utility model

Ref document number: 6062795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees