JP5054106B2 - 試験装置および回路装置 - Google Patents

Description

本発明は、試験装置、回路装置およびプログラムに関する。特に、本発明は、被試験デバイスを試験する試験装置、当該試験装置に用いられる回路装置、および当該試験装置を機能させるプログラムに関する。

複数個のＬＳＩとの間で書込み／読出し動作を行う半導体試験装置のバスインターフェース方式が知られている。例えば特許文献１に開示されたバスインターフェース方式によれば、制御ＣＰＵと複数個のＬＳＩなどのデバイスとの間で複雑な選択条件で書込み／読出し動作を行うことができる。
実用新案登録第３０６７７９４号公報

しかしながら、上記バスインターフェース方式では、デバイスの個数が増えると制御ＣＰＵとデバイス間を繋ぐバスの本数も増える。したがって、デバイスの個数が多くなるとバスの本数も多くなり、それぞれのバスを伝送する信号の数も増えてしまうという課題があった。

そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、被試験デバイスを試験する試験装置であって、与えられる制御データに応じて、被試験デバイスを試験すべく動作する複数の動作ユニットと、制御データ、および何れの動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、縦続に設けられてパケットデータを順次転送し、少なくとも一つの動作ユニットとそれぞれ対応して設けられ、受け取ったパケットデータに含まれるユニット選択データが、自己に対応する動作ユニットを選択すべきことを示す場合に、選択される動作ユニットに対してパケットデータに含まれる制御データを入力するか、または当該動作ユニットからデータを読み出す複数のデータ転送ユニットとを備え、ユニット選択データは、複数の動作ユニットと一対一に対応する複数のビットを有し、それぞれのデータ転送ユニットは、それぞれのビットの論理値に基づいて、当該データ転送ユニットに接続する動作ユニットを選択すべきかどうかを判別し、次段のデータ転送ユニットに接続する動作ユニットが、ユニット選択データの何れのビットに対応するかを示す識別データを、パケットデータに付加して次段のデータ転送ユニットに転送する試験装置が提供される。
また、本発明の第２の形態によると、被試験デバイスを試験する試験装置であって、与えられる制御データに応じて、被試験デバイスを試験すべく動作する複数の動作ユニットと、制御データ、および何れの動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、縦続に設けられてパケットデータを順次転送し、少なくとも一つの動作ユニットとそれぞれ対応して設けられ、受け取ったパケットデータに含まれるユニット選択データが、自己に対応する動作ユニットを選択すべきことを示す場合に、選択される動作ユニットに対してパケットデータに含まれる制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットとを備え、それぞれのデータ転送ユニットは、パケットデータを検出するためのクロック信号を、順次転送し、制御部は、初段のデータ転送ユニットへの、パケットデータの入力が終了してから、クロック信号の所定のサイクルの経過後に、クロック信号の入力を終了する試験装置が提供される。

また、本発明の第３の形態によると、与えられる制御データに応じて動作する複数の動作ユニットと、制御データ、および何れの動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、縦続に設けられてパケットデータを順次転送し、少なくとも一つの動作ユニットとそれぞれ対応して設けられ、受け取ったパケットデータに含まれるユニット選択データが、自己に対応する動作ユニットを示す場合に、選択される動作ユニットに対してパケットデータに含まれる制御データを入力動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットとを備え、ユニット選択データは、複数の動作ユニットと一対一に対応する複数のビットを有し、それぞれのデータ転送ユニットは、それぞれのビットの論理値に基づいて、当該データ転送ユニットに接続する動作ユニットを選択すべきかどうかを判別し、次段のデータ転送ユニットに接続する動作ユニットが、ユニット選択データの何れのビットに対応するかを示す識別データを、パケットデータに付加して次段のデータ転送ユニットに転送する回路装置が提供される。

また、本発明の第４の形態によると、被試験デバイスを試験する試験装置を機能させるプログラムであって、試験装置を、与えられる制御データに応じて、被試験デバイスを試験すべく動作する複数の動作ユニットと、制御データ、および何れの動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、縦続に設けられてパケットデータを順次転送し、少なくとも一つの動作ユニットとそれぞれ対応して設けられ、受け取ったパケットデータに含まれるユニット選択データが、自己に対応する動作ユニットを示す場合に、選択される動作ユニットに対してパケットデータに含まれる制御データを入力するか、または当該動作ユニットからデータを読み出す複数のデータ転送ユニットとして機能させるプログラムが提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図１は、本発明の実施形態に係る試験装置１０の全体構成を示す。 図２は、ハイフィックス４０の内部構成の具体例を示す。 図３は、制御部８０ハイフィックス４０に与えるシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）のタイミング波形の一例を示す。 図４は、ハイフィックス４０における選択される動作ユニットに対してシリアルデータ（ＳＤ１）に含まれる制御データを入力し、または当該動作ユニットからデータを読み出す動作の流れを示すフローチャートである。 図５は、試験装置１０を機能させるプログラムが実行されるコンピュータ６００のハードウェア構成の一例を示す。

符号の説明

１０ 試験装置
２０ 信号生成部
３０ ピンエレクトロニクス
４０ ハイフィックス
５０ パフォーマンスボード
６０ 被試験デバイス
７０ 測定部
８０ 制御部
１１０、１２０、１３０、１４０ データ転送ユニット
２１０、２１１、２１２、２１３、２２０、２２１、２２２、２２３、２３０、２３１、２３２、２３３、２４０、２４１、２４２、２４３ 動作ユニット
４０１ シリアルデータ入力端子
４０２ クロック信号入力端子
４０３ イネーブル信号入力端子
４０４ シリアルデータ出力端子
４０５ クロック信号出力端子
４０６ イネーブル信号出力端子
６００ コンピュータ
１０００ ＣＰＵ
１０１０ ＲＯＭ
１０２０ ＲＡＭ
１０３０ 通信インターフェイス
１０４０ ハードディスクドライブ
１０５０ フレキシブルディスクドライブ
１０６０ ＣＤ−ＲＯＭドライブ
１０７０ 入出力チップ
１０７５ グラフィックコントローラ
１０８０ 表示装置
１０８２ ホストコントローラ
１０８４ 入出力コントローラ
１０９０ フレキシブルディスク
１０９５ ＣＤ−ＲＯＭ

以下、発明を実施するための最良の形態（以下、実施形態と称す）を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１０の全体構成を示す。試験装置１０は、信号生成部２０と、ピンエレクトロニクス３０と、ハイフィックス４０と、パフォーマンスボード５０と、測定部７０と、制御部８０とを備え、パフォーマンスボード５０に搭載した被試験デバイス６０に対して各種の試験信号を供給するとともに被試験デバイス６０からの応答信号を測定することにより被試験デバイス６０を試験する装置である。

信号生成部２０は、制御部８０からの制御信号に基づいて種々の試験信号を生成してピンエレクトロニクス３０に送信する。ピンエレクトロニクス３０は、複数チャネルのピンエレクトロニクス（３０−１・・・３０−ｎ）を有し、信号生成部２０から送信される試験信号を、被試験デバイス６０の特性や試験内容に応じた電圧レベルに変換した試験信号を生成し、生成した試験信号をパフォーマンスボード５０に送信する。パフォーマンスボード５０は、その基板上のソケット（図示なし）に被試験デバイス６０が装着されており、受信した試験信号を被試験デバイス６０に印加する。また、パフォーマンスボード５０は、被試験デバイス６０から出力される応答信号をピンエレクトロニクス３０に送信する。ピンエレクトロニクス３０は、パフォーマンスボード５０の被試験デバイス６０から出力される応答信号を測定部７０に送信する。測定部７０は、被試験デバイス６０からパフォーマンスボード５０およびピンエレクトロニクス３０を介して受信する応答信号を所定のタイミングでタイミング判定した結果のフェイル信号ＦＡＩＬをフェイルメモリＦＭに格納する。

ハイフィックス４０は、ピンエレクトロニクス３０とパフォーマンスボード５０との間に配される。このハイフィックス４０は、試験信号および応答信号が通過する数千本以上の同軸ケーブル、複数の制御回路（動作ユニット）、多数の制御リレー（図示なし）、およびその他の制御要素（図示なし）を内蔵する。ハイフィックス４０は、例えば、制御部８０からの制御信号に応じて、被試験デバイス６０とピンエレクトロニクス３０（３０−１・・・３０−ｎ）との接続や試験条件を切り替える制御回路を内蔵する。制御部８０は、シリアル方式の制御バスを備え、当該制御バスを介してハイフィックス４０の上記切替え回路等に対して書込み、読出しを制御する制御信号を与える。制御部８０が制御バスを介してハイフィックス４０に与える制御信号には、例えばシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）がある。

図２は、ハイフィックス４０の内部構成の具体例を示す。図２において、データ転送ユニット１２０、１３０、１４０は、データ転送ユニット１１０と同様の構成であり、また、動作ユニット２２０、２２１、２２２、２２３、２３０、２３１、２３２、２３３、２４０、２４１、２４２、２４３は、動作ユニット２１０、２１１、２１２、２１３と同様の構成であり簡略化して図示する。ここで、図示しないが、各動作ユニットは、ＩＯポート端子を複数備えており、当該ＩＯポート端子に接続される制御リレー、その他の制御要素の動作を制御する。

ハイフィックス４０は、一端が制御部８０の供給側の制御バスにそれぞれ接続されるシリアルデータ入力端子４０１、クロック信号入力端子４０２、およびイネーブル信号入力端子４０３を有する。また、ハイフィックス４０は、一端が制御部８０の戻り側の制御バスにそれぞれ接続されるシリアルデータ出力端子４０４、クロック信号出力端子４０５、およびイネーブル信号出力端子４０６を有する。

ハイフィックス４０は、一端が制御部８０と接続される制御バスにそれぞれ接続されるシリアルデータ入力端子４０１、クロック信号入力端子４０２、およびイネーブル信号入力端子４０３を有する。また、ハイフィックス４０は、一端が制御部８０と接続する制御バスにそれぞれ接続されるシリアルデータ出力端子４０４、クロック信号出力端子４０５、およびイネーブル信号出力端子４０６を有する。

ハイフィックス４０は、さらに、４つのデータ転送ユニット１１０、１２０、１３０、１４０を有し、それぞれのデータ転送ユニットは４つの動作ユニットと接続する。具体的には、＃０のデータ転送ユニット１１０は、＃０の動作ユニット２１０、＃１の動作ユニット２１１、＃２の動作ユニット２１２、および＃３の動作ユニット２１３の４つの動作ユニットと接続する。また、＃１のデータ転送ユニット１２０は、＃４から＃７までの４つの動作ユニット２２０、２２１、２２２、２２３と接続し、＃２のデータ転送ユニット１３０は、＃８から＃１１までの４つの動作ユニット２３０、２３１、２３２、２３３と接続し、＃３のデータ転送ユニット１４０は、＃１２から＃１５までの４つの動作ユニット２４０、２４１、２４２、２４３と接続する。

４つのデータ転送ユニット１１０、１２０、１３０、１４０にそれぞれ４つずつ接続する動作ユニットの各々は、例えば被試験デバイス６０の各端子と試験装置１０の１または複数のピンエレクトロニクス３０の伝送路（不図示）とを接続するとともに、当該接続を切り替える制御リレー、その他の制御要素を有する。これら動作ユニットの各々は、試験装置１０が被試験デバイス６０の試験を開始する場合に、例えば制御部８０から入力される制御信号に含まれる設定情報に基づいて、当該動作ユニットが接続するピンエレクトロニクス３０の何れの端子と被試験デバイス６０を接続すべきか切り替える。また、それぞれの動作ユニットの設定は、当該動作ユニットに対して後述の制御データが入力されることにより変更することができる。

４つのデータ転送ユニット１１０、１２０、１３０、１４０は、図２に示すように、互いに縦続に設けられる。具体的には、＃０のデータ転送ユニット１１０の入力端は、ハイフィックス４０のシリアルデータ入力端子４０１、クロック信号入力端子４０２、およびイネーブル信号入力端子４０３と接続し、＃０のデータ転送ユニット１１０の出力端は、＃１のデータ転送ユニット１２０の入力端と接続する。以下同様にして、＃１のデータ転送ユニット１２０の出力端は、＃２のデータ転送ユニット１３０の入力端と接続する。＃２のデータ転送ユニット１３０の出力端は、＃３のデータ転送ユニット１４０の入力端と接続する。＃３のデータ転送ユニット１４０の出力端は、ハイフィックス４０のシリアルデータ出力端子４０４、クロック信号出力端子４０５、およびイネーブル信号出力端子４０６と接続する。

制御部８０がハイフィックス４０に与える制御信号であるシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）は、初段のデータ転送ユニットである＃０のデータ転送ユニット１１０に供給される。＃０のデータ転送ユニット１１０に供給されたシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）は、＃１のデータ転送ユニット１２０、＃２のデータ転送ユニット１３０、＃３のデータ転送ユニット１４０の順に順次伝送される。最終段の＃３のデータ転送ユニット１４０の出力端から出力されるシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）は、ハイフィックス４０のシリアルデータ出力端子４０４、クロック信号出力端子４０５、およびイネーブル信号出力端子４０６から制御部８０に出力される。

図３は、制御部８０ハイフィックス４０に与えるシリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）のタイミング波形の一例を示す。シリアルデータ（ＳＤ１）は、クロック信号（ＣＬＫ）と同期して時系列で並んだ複数のビットから成り、制御データフィールド、ユニット選択データフィールド、書込み／読出し選択データフィールド、および識別データフィールドの各フィールドを有する。なお、シリアルデータ（ＳＤ１）は、制御部８０で生成されてハイフィックス４０のデータ転送ユニットに入力されるパケットデータの一例である。

ユニット選択データフィールドは、データ転送ユニットに接続される複数の動作ユニットと一対一に対応する複数のビットを有し、これらの動作ユニットのうち、何れの動作ユニットを選択指定するかを示すユニット選択データである。具体的には、ユニット選択データフィールドは、４つのデータ転送ユニット１１０、１２０、１３０、１４０に接続する計１６個の動作ユニットのそれぞれと特定の１ビットが対応する１６ビットのフィールドである。例えばユニット選択データフィールドの各ビットが時系列の順に＃０の動作ユニット２１０から＃１５の動作ユニット２４３の各動作ユニットと対応し、当該各ビットに含まれるユニット選択データの論理値が「００１０１００００００１００００」である場合、当該ユニット選択データは、＃２の動作ユニット２１２、＃４の動作ユニット２２０、および＃１１の動作ユニット２３３の３つを同時に選択指定していることを示す。したがって、ユニット選択データは、単一の動作ユニットのみを選択指定することも、複数の動作ユニットを選択指定することも、全ての動作ユニットを選択指定することもできる。

書込み／読出し選択データフィールドは、動作ユニットに対して書込みモードか、読出しモードかを指定する、シリアルデータ（ＳＤ１）における１ビットのフィールドである。また、例えば、書込み選択データは、書込み／読出し選択データフィールドに含まれる論理値「１」に対応し、読出し選択データは、同様に論理値「０」に対応する。

制御データフィールドは、書込みモードの場合、動作ユニットに対する書込み情報であり、読出しモードの場合、動作ユニットに対する読出し情報である。読出し情報は、単一の動作ユニットがシリアルデータ（ＳＤ１）における複数ビット位置に乗せて制御部８０へ送出してもよい。また、選択指定された複数の動作ユニットがシリアルデータ（ＳＤ１）の個別のビット位置に乗せて制御部８０へ送出してよい。また、書込み情報、読出し情報において、一部ビットをサブアドレス情報として割り付けてよい。サブアドレス情報により、動作ユニット内に備える複数の制御要素を個別に制御できる。読出しモードの場合、制御部８０は、制御データフィールドの中で読出しデータを乗せるビット位置（読出しフィールド）の全てに対して「０」のダミーデータを送信する。データ転送ユニットは、当該データ転送ユニットと接続する動作ユニットが上記ユニット選択データにより選択指定された場合、当該動作ユニットの読出しデータを論理ＯＲし、または制御データフィールドの中の読出しフィールドのデータを当該動作ユニットの読出しデータと置き換えることにより、読出しフィールド上に読出しデータを乗せる。

識別データフィールドは、各データ転送ユニットが、上記のユニット選択データの中でどのビットに対応するかを識別する識別データであり、シリアルデータ（ＳＤ１）がデータ転送ユニットを通過する毎に１が加算された値に更新される。具体的には、本実施形態のようにデータ転送ユニットが４つである場合、識別データフィールドは、２ビットのフィールドを有し、互いに縦続に設けられる４つのデータ転送ユニット１１０、１２０、１３０、１４０のそれぞれが、何段目に接続されたデータ転送ユニットであるかを示すとともに、１６ビットのユニット選択データの中でどのビットを担当するかを識別する識別データとなる。データ転送ユニット１１０、１２０、１３０、１４０は、シリアルデータ（ＳＤ１）が転送されたときに、当該シリアルデータ（ＳＤ１）における識別データフィールドが含む識別データに基づいて当該データ転送ユニット１１０、１２０、１３０、１４０が何番目に接続されるデータ転送ユニットであり、当該データ転送ユニット１１０、１２０、１３０、１４０に接続する４つの動作ユニットが何番目から何番目までの動作ユニットであるかを判別する。また、データ転送ユニット１１０、１２０、１３０、１４０は、次段のデータ転送ユニットにシリアルデータ（ＳＤ１）を順次転送する毎に、当該シリアルデータ（ＳＤ１）の識別データの値を所定の値ずつ変化させる。具体的には、例えばデータ転送ユニット１１０に入力されるシリアルデータ（ＳＤ１）の識別データの値が「００」である場合、データ転送ユニット１１０は、当該識別データの値に１を加えて「０１」とした後、シリアルデータ（ＳＤ１）を次段のデータ転送ユニット１２０に転送する。なお、データ転送ユニットが８つの場合、識別データフィールドは、少なくとも３ビットのフィールドを有する。

クロック信号（ＣＬＫ）は、シリアルデータ（ＳＤ１）に同期した信号である。データ転送ユニット１１０、１２０、１３０、１４０は、このクロック信号（ＣＬＫ）が転送されたときに、当該データ転送ユニット１１０、１２０、１３０、１４０に接続された動作ユニットに対して当該動作ユニットの動作クロックとして更に転送する。制御部８０は、書込み動作、読出し動作を行わないときは、クロック信号（ＣＬＫ）を停止させてよい。制御部８０が書込み動作、読出し動作を間欠的な転送動作（バースト転送）を行う場合に、制御部８０は、初段のデータ転送ユニットへのシリアルデータ（ＳＤ１）の転送を開始する前に、予め所定のサイクル数のクロック信号（ＣＬＫ）を、当該初段のデータ転送ユニットへ転送してもよい。また、制御部８０は、シリアルデータ（ＳＤ１）の入力が終了してから、当該シリアルデータ（ＳＤ１）のユニット選択データにより選択された動作ユニットが動作するサイクル数が経過するまでの間、クロック信号（ＣＬＫ）を初段のデータ転送ユニット１１０に入力する。また、制御部８０は、初段のデータ転送ユニット１１０へのシリアルデータ（ＳＤ１）の転送が終了してから、所定のサイクル数が経過した後に、クロック信号（ＣＬＫ）の転送を停止してもよい。ここで、サイクル数とは、周期信号であるクロック信号（ＣＬＫ）のサイクル数である。したがって、本実施形態の試験装置１０は、書込み動作、読出し動作を行わないときは、制御部８０がクロック信号（ＣＬＫ）の転送を停止することにより、被試験デバイス６０に対する試験実行中に、ハイフィックス４０内においてクロック信号（ＣＬＫ）が無用なノイズ源となることを防止できる。

イネーブル信号（ＥＮＢ）は、シリアルデータ（ＳＤ１）における有効なデータ範囲を示す「Ｈ」または「Ｌ」の２値の信号である。このイネーブル信号（ＥＮＢ）がシリアルデータ（ＳＤ１）およびクロック信号（ＣＬＫ）とともにデータ転送ユニット１１０、１２０、１３０、１４０のそれぞれに転送されたとき、当該転送されたデータ転送ユニット１１０、１２０、１３０、１４０は、例えばイネーブル信号（ＥＮＢ）の論理値が「Ｌ」の部分と同期するシリアルデータ（ＳＤ１）の制御データフィールド、ユニット選択データフィールド、書込み／読出し選択データフィールド、および識別データフィールドの各フィールドが含むデータをクロック信号（ＣＬＫ）に基づいて取得する。

シリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）が図３に示すタイミング波形でデータ転送ユニット１１０、１２０、１３０、１４０に転送された場合、当該転送されたデータ転送ユニット１１０、１２０、１３０、１４０は、クロック信号（ＣＬＫ）に基づいてシリアルデータ（ＳＤ１）における書込み／読出し選択データフィールド、識別データフィールド、ユニット選択データフィールド、および制御データフィールドの各フィールドに含まれるデータを取得する。

データ転送ユニット１１０に転送されるシリアルデータ（ＳＤ１）が書込み選択データの場合を説明する。シリアルデータ（ＳＤ１）の識別データおよびユニット選択データが初段のデータ転送ユニット１１０に接続された動作ユニット２１０、２１１、２１２、２１３が選択されるべきことを示す場合、すなわち識別データの論理値が「００」である場合、データ転送ユニット１１０は、制御データフィールドに含まれる制御データを取得して、動作ユニット２１０、２１１、２１２、２１３へ供給する。また、同時に、データ転送ユニット１１０は、クロック信号（ＣＬＫ）と、当該選択される動作ユニットが供給される制御データにより当該動作ユニットの設定を変更すべき旨の書込み許可信号（ＷＥＮＢ）と、各動作ユニットを選択して当該動作ユニットに書込み動作をするか否かを示すチップセレクト信号（ＣＳ）とを動作ユニット２１０、２１１、２１２、２１３へ供給する。

このとき、動作ユニット２１０へ供給するチップセレクト信号（ＣＳ）は、シリアルデータ（ＳＤ１）の１６ビットのユニット選択データのうち、動作ユニット２１０、２１１、２１２、２１３に対応する４ビットの中で先頭の１ビットが適用される。また、動作ユニット２１１へ供給するチップセレクト信号（ＣＳ）は、先頭から２番目の１ビットが適用され、動作ユニット２１２へ供給するチップセレクト信号（ＣＳ）は、先頭から３番目の１ビットが適用され、動作ユニット２１３へ供給するチップセレクト信号（ＣＳ）は、先頭から３番目の１ビットが適用される。

データ転送ユニット１２０、１３０、１４０の書込み動作は、データ転送ユニット１１０の上記書込み動作と同様である。したがって、データ転送ユニット１２０、１３０、１４０は、それぞれ２ビットの識別データの論理値が「０１」、「１０」、「１１」に更新されたシリアルデータ（ＳＤ１）が転送された場合、１６ビットのユニット選択データのうち、それぞれのデータ転送ユニット１２０、１３０、１４０に対応する４ビットを取得し、当該４ビットのユニット選択データにより選択された動作ユニットに対して書込み動作を行う。

次に、データ転送ユニット１１０に転送されるシリアルデータ（ＳＤ１）が読出し選択データの場合を説明する。初段のデータ転送ユニット１１０は、転送されるシリアルデータ（ＳＤ１）が読出し選択データの場合は、動作ユニット２１０、２１１、２１２、２１３へ読出し許可信号（ＲＥＮＢ）を供給する。この場合、選択された動作ユニット２１０、２１１、２１２、２１３から読み出された読出しデータは、データ転送ユニット１１０に送られて、シリアルデータ（ＳＤ１）における制御データフィールドのダミーデータ（ゼロデータ）と置き換えられる。データ転送ユニット１１０は、置き換えた読出しデータを含むシリアルデータ（ＳＤ１）を次段のデータ転送ユニット１２０へ転送する。

データ転送ユニット１２０、１３０、１４０の読出し動作は、データ転送ユニット１１０の上記読出し動作と同様である。したがって、データ転送ユニット１２０、１３０、１４０は、それぞれ２ビットの識別データの論理値が「０１」、「１０」、「１１」に更新されたシリアルデータ（ＳＤ１）が転送された場合、１６ビットのユニット選択データのうち、それぞれのデータ転送ユニット１２０、１３０、１４０に対応する４ビットを取得し、当該４ビットのユニット選択データにより選択された動作ユニットから読出しデータを読み出す。動作ユニットから読み出された読出しデータは、当該動作ユニットが接続するデータ転送ユニットに送られて、シリアルデータ（ＳＤ１）における制御データフィールドのデータと論理ＯＲして当該フィールドに乗せられ、データ転送ユニット１４０から制御部８０へ伝送される。なお、所望により、転送ユニット１２０、１３０、１４０において、制御データフィールドのデータと論理ＯＲせず、置き換えるようにしてよい。

図４は、ハイフィックス４０の一のデータ転送ユニットがユニット選択データにより選択される動作ユニットに対してシリアルデータ（ＳＤ１）に含まれる制御データを入力し、または当該動作ユニットからデータを読み出す動作の流れを示すフローチャートである。

まず、シリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）が、制御部８０または前段のデータ転送ユニットから、初段または次段のデータ転送ユニットに転送される（ステップＳ１００）。データ転送ユニットは、転送されたシリアルデータ（ＳＤ１）における識別データを取得して当該データ転送ユニットが何段目のデータ転送ユニットであるかを判別する（ステップＳ１１０）。次に、データ転送ユニットは、転送されたシリアルデータ（ＳＤ１）におけるユニット選択データのうち、当該データ転送ユニットに対応するビットを取得する（ステップＳ１２０）。次に、データ転送ユニットは、取得したユニット選択データが、当該データ転送ユニットに接続する動作ユニットを選択すべきことを示すか否かを判別する（ステップＳ１３０）。

データ転送ユニットは、取得したユニット選択データが当該データ転送ユニットに接続する動作ユニットを選択すべきことを示す場合（ステップＳ１３０ＹＥＳ）、書込み／読出し選択データフィールドに含まれるデータを取得するとともに、取得したデータが書込み選択データであるかを判別する（ステップＳ２００）。

データ転送ユニットは、書込み／読出し選択データフィールドから取得したデータが書込み選択データであった場合（ステップＳ２００ＹＥＳ）、シリアルデータ（ＳＤ１）の制御データフィールドに含まれる制御データを取得してシリアルデータ（ＳＤ２）として選択された動作ユニットに供給する（ステップＳ２１１）。また、このとき、データ転送ユニットは、クロック信号（ＣＬＫ）、書込み許可信号（ＷＥＮＢ）、およびチップセレクト信号（ＣＳ）を選択された動作ユニットに対して供給する。

なお、本動作とは異なるが、データ転送ユニットが書込み／読出し選択データフィールドから取得したデータが読出し選択データであった場合（ステップＳ２００ＮＯ）、当該データ転送ユニットは、選択された動作ユニットに対して、書込み許可信号（ＷＥＮＢ）に替えて、当該選択された動作ユニットが記憶する設定などの読出しデータをデータ転送ユニットに送るべきことを示す読出し許可信号（ＲＥＮＢ）を供給する。この場合、データ転送ユニットは、選択された動作ユニットから読み出された読出しデータを制御データフィールドのダミーデータと置き換える（ステップＳ２１２）。

データ転送ユニットは、ステップＳ２１１またはステップＳ２１２が終了すると、シリアルデータ（ＳＤ１）から取得した識別データの値に１を加算し（ステップＳ２３０）、次段のデータ転送ユニットまたは制御部８０に当該シリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）を転送する（ステップＳ２４０）。なお、上記ステップＳ１３０において、データ転送ユニットがシリアルデータ（ＳＤ１）から取得したユニット選択データが当該データ転送ユニットに接続する動作ユニットを選択すべきことを示さない場合（ステップＳ１３０ＮＯ）も、当該データ転送ユニットは、シリアルデータ（ＳＤ１）から取得した識別データの値に１を加算し（ステップＳ２３０）、次段のデータ転送ユニットまたは制御部８０に当該シリアルデータ（ＳＤ１）、クロック信号（ＣＬＫ）、およびイネーブル信号（ＥＮＢ）を転送する（ステップＳ２４０）。これにより、本動作は終了する。

なお、本実施形態において、制御部８０は、初段のデータ転送ユニット１１０に入力したシリアルデータ（ＳＤ１）と、最終段の前記データ転送ユニット１４０が出力するシリアルデータ（ＳＤ１）とを比較することにより、複数のデータ転送ユニット１１０、１２０、１３０、１４０が正常に動作しているか否かを判定してもよい。また、この場合、制御部８０は、初段のデータ転送ユニット１１０に入力したシリアルデータ（ＳＤ１）のうちの識別データを除いた部分と、最終段のデータ転送ユニット１４０が出力するシリアルデータ（ＳＤ１）のうちの識別データを除いた部分とを比較することにより、複数のデータ転送ユニット１１０、１２０、１３０、１４０が正常に動作しているか否かを判定することが好ましい。

また、本実施形態の試験装置１０では、ハイフィックス４０が備えるデータ転送ユニットは４つであったが、これに限られず、ハイフィックス４０は、任意個数のデータ転送ユニットを備えることができる。また、それぞれのデータ転送ユニットに接続される動作ユニットの個数についても、上記の４つに限られない。例えばそれぞれのデータ転送ユニットは、異なる複数の動作ユニットを備えてもよく、それぞれ同数の動作ユニットを備えてもよい。

本実施形態の試験装置１０は、上記のように複数のデータ転送ユニットのそれぞれに複数の動作ユニットが接続するハイフィックス４０を備えることにより、動作ユニットを増設する場合でも、当該動作ユニットが接続された新たなデータ転送ユニットを既存のデータ転送ユニットに縦列接続することで当該増設が完了する。したがって、制御部８０とハイフィックス４０との間を接続するバスの本数を増やすことなく動作ユニットの増設を実施することができる。

なお、本実施形態の試験装置１０において、制御部８０からハイフィックス４０に出力されるパケットデータはシリアルデータ（ＳＤ１）に限られず、例えばパラレルデータでもよい。また、例えばデータ転送ユニット１１０、１２０、１３０、１４０のそれぞれと当該データ転送ユニット１１０、１２０、１３０、１４０に接続する動作ユニットとが一体であってもよい。また、本実施形態のハイフィックス４０は、本発明の回路装置の一例であり、試験装置１０に用いられる形態に限られず、多様なデバイスの通信／制御に用いることができる。

図５は、試験装置１０を機能させるプログラムが実行されるコンピュータ６００のハードウェア構成の一例を示す。コンピュータ６００は、ホストコントローラ１０８２により相互に接続されるＣＰＵ１０００、ＲＡＭ１０２０、及びグラフィックコントローラ１０７５を有するＣＰＵ周辺部と、入出力コントローラ１０８４によりホストコントローラ１０８２に接続される通信インターフェイス１０３０、ハードディスクドライブ１０４０、及びＣＤ−ＲＯＭドライブ１０６０を有する入出力部と、入出力コントローラ１０８４に接続されるＲＯＭ１０１０、フレキシブルディスクドライブ１０５０、及び入出力チップ１０７０を有するレガシー入出力部とを備える。

ホストコントローラ１０８２は、ＲＡＭ１０２０と、高い転送レートでＲＡＭ１０２０をアクセスするＣＰＵ１０００及びグラフィックコントローラ１０７５とを接続する。ＣＰＵ１０００は、ＲＯＭ１０１０及びＲＡＭ１０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ１０７５は、ＣＰＵ１０００等がＲＡＭ１０２０内に設けたフレームバッファ上に生成する画像データを取得し、表示装置１０８０上に表示させる。これに代えて、グラフィックコントローラ１０７５は、ＣＰＵ１０００等が生成する画像データを格納するフレームバッファを、内部に含んでもよい。

入出力コントローラ１０８４は、ホストコントローラ１０８２と、比較的高速な入出力装置である通信インターフェイス１０３０、ハードディスクドライブ１０４０、及びＣＤ−ＲＯＭドライブ１０６０を接続する。通信インターフェイス１０３０は、ネットワークを介して外部の装置と通信する。ハードディスクドライブ１０４０は、コンピュータ６００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１０６０は、ＣＤ−ＲＯＭ１０９５からプログラム又はデータを読み取り、ＲＡＭ１０２０又はハードディスクドライブ１０４０に提供する。

また、入出力コントローラ１０８４には、ＲＯＭ１０１０と、フレキシブルディスクドライブ１０５０や入出力チップ１０７０等の比較的低速な入出力装置とが接続される。ＲＯＭ１０１０は、コンピュータ６００の起動時にＣＰＵ１０００が実行するブートプログラムや、コンピュータ６００のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ１０５０は、フレキシブルディスク１０９０からプログラム又はデータを読み取り、入出力チップ１０７０を介してＲＡＭ１０２０またはハードディスクドライブ１０４０に提供する。入出力チップ１０７０は、フレキシブルディスク１０９０や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。

コンピュータ６００に提供されるプログラムは、フレキシブルディスク１０９０、ＣＤ−ＲＯＭ１０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、入出力チップ１０７０及び／又は入出力コントローラ１０８４を介して、記録媒体から読み出されコンピュータ６００にインストールされて実行される。以上に示したプログラムがコンピュータ６００で実行されることにより当該コンピュータ６００が試験装置１０に働きかけて行わせる動作は、図１から図４において説明した試験装置１０の各動作と同一であるから、説明を省略する。

また、以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク１０９０、ＣＤ−ＲＯＭ１０９５の他に、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ６００に提供してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。

Claims (14)

1. 被試験デバイスを試験する試験装置であって、
   与えられる制御データに応じて、前記被試験デバイスを試験すべく動作する複数の動作ユニットと、
   前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
   縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを選択すべきことを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
   を備え、
   前記ユニット選択データは、前記複数の動作ユニットと一対一に対応する複数のビットを有し、
   それぞれの前記データ転送ユニットは、それぞれの前記ビットの論理値に基づいて、当該データ転送ユニットに接続する前記動作ユニットを選択すべきかどうかを判別し、次段の前記データ転送ユニットに接続する前記動作ユニットが、前記ユニット選択データの何れの前記ビットに対応するかを示す識別データを、前記パケットデータに付加して次段の前記データ転送ユニットに転送する試験装置。
2. 前記制御部は、選択すべき前記動作ユニットが接続される前記データ転送ユニットに前記パケットデータが何番目に転送されるかに基づいて、それぞれの前記動作ユニットに対応する前記ユニット選択データの前記各ビットの論理値を設定し、
   それぞれの前記データ転送ユニットは、前記パケットデータを次段の前記データ転送ユニットに順次転送する毎に、前記識別データの値（ＩＤ）を所定の値ずつ変化させる
   請求項１に記載の試験装置。
3. 前記制御部は、前記パケットデータにおける、前記ユニット選択データのフィールドの位置を、それぞれの前記データ転送ユニットに通知する
   請求項１または２に記載の試験装置。
4. それぞれの前記データ転送ユニットは、前記識別データの値、前記データ転送ユニット毎に接続する前記動作ユニットの個数、および前記パケットデータにおける前記ユニット選択データのフィールドの位置に基づいて、自己に接続された前記動作ユニットに対応する前記ユニット選択データにおける前記ビットを読み出す
   請求項３に記載の試験装置。
5. 前記制御部は、初段の前記データ転送ユニットに入力した前記パケットデータと、最終段の前記データ転送ユニットが出力する前記パケットデータとを比較することにより、前記複数のデータ転送ユニットが正常に動作しているか否かを判定する
   請求項１から３のいずれか１項に記載の試験装置。
6. 前記制御部は、初段の前記データ転送ユニットに入力した前記パケットデータのうち、前記識別データを除いた部分と、最終段の前記データ転送ユニットが出力する前記パケットデータのうち、前記識別データを除いた部分とを比較することにより、前記複数のデータ転送ユニットが正常に動作しているか否かを判定する
   請求項１から３のいずれか１項に記載の試験装置。
7. 前記パケットデータは、
   選択される前記動作ユニットに対して前記制御データを入力する旨の書込み選択データ、または当該動作ユニットからデータを読み出す旨の読出し選択データを含む
   請求項１に記載の試験装置。
8. 前記制御部は、
   選択される前記動作ユニットからデータを読み出す場合に、前記動作ユニットから読み出されるべきデータのビット数に応じたダミーデータを含む前記パケットデータを生成する
   請求項７に記載の試験装置。
9. 前記制御部は、
   選択される前記動作ユニットにデータを入力する場合に、前記ユニット選択データとして、一つまたは複数の前記動作ユニットを指定するデータを生成し、
   選択される前記動作ユニットからデータを読み出す場合に、前記ユニット選択データとして、一つの前記動作ユニットを指定するデータを生成する
   請求項７または８に記載の試験装置。
10. それぞれの前記データ転送ユニットは、前記読出し選択データを含む前記パケットデータの前記ユニット選択データにより自己に接続された前記動作ユニットが選択される場合に、当該動作ユニットから読み出したデータを前記ダミーデータに置き換えた前記パケットデータを、次段の前記データ転送ユニットに転送する
    請求項８に記載の試験装置。
11. 被試験デバイスを試験する試験装置であって、
    与えられる制御データに応じて、前記被試験デバイスを試験すべく動作する複数の動作ユニットと、
    前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
    縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを選択すべきことを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
    を備え、
    それぞれの前記データ転送ユニットは、前記パケットデータを検出するためのクロック信号を、順次転送し、
    前記制御部は、初段の前記データ転送ユニットへの、前記パケットデータの入力が終了してから、クロック信号の所定のサイクルの経過後に、前記クロック信号の入力を終了する試験装置。
12. それぞれの前記データ転送ユニットは、順次転送される前記クロック信号を、自己に接続された前記動作ユニットに対して当該動作ユニットの動作クロックとして更に転送し、
    前記制御部は、前記パケットデータの入力が終了してから、当該パケットデータの前記ユニット選択データにより選択された前記動作ユニットが動作するサイクル数が経過するまで、前記クロック信号を前記データ転送ユニットに入力する
    請求項１１に記載の試験装置。
13. 前記制御部は、初段の前記データ転送ユニットへの、前記パケットデータの入力を開始する前に、予め所定のサイクル数の前記クロック信号を、初段の前記データ転送ユニットへ入力する
    請求項１１に記載の試験装置。
14. 与えられる制御データに応じて動作する複数の動作ユニットと、
    前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
    縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
    を備え、
    前記ユニット選択データは、前記複数の動作ユニットと一対一に対応する複数のビットを有し、
    それぞれの前記データ転送ユニットは、それぞれの前記ビットの論理値に基づいて、当該データ転送ユニットに接続する前記動作ユニットを選択すべきかどうかを判別し、次段の前記データ転送ユニットに接続する前記動作ユニットが、前記ユニット選択データの何れの前記ビットに対応するかを示す識別データを、前記パケットデータに付加して次段の前記データ転送ユニットに転送する回路装置。

Images