KR20100039405A

KR20100039405A - 시험 장치, 회로 장치 및 프로그램

Info

Publication number: KR20100039405A
Application number: KR1020107003105A
Authority: KR
Inventors: 노리요시 코주카
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-07-17
Filing date: 2007-07-17
Publication date: 2010-04-15
Also published as: JP5054106B2; TWI380038B; KR101227669B1; TW200909835A; US20100189003A1; JPWO2009011033A1; CN101755220A; WO2009011033A1; US8516430B2

Abstract

본 발명과 관련되는 시험 장치는, 버스의 개수를 늘리지 않고 동작 유닛을 증설할 수 있다. 이 시험 장치는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 주어지는 제어 데이터에 따라, 피시험 디바이스를 시험하도록 동작하는 복수의 동작 유닛와, 제어 데이터, 및 어느 쪽의 동작 유닛을 선택해야 하는지를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부와, 종속으로 설치되어 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 동작 유닛과 각각 대응하여 설치되어, 수취한 패킷 데이터에 포함되는 유닛 선택 데이터가, 자기에게 대응하는 동작 유닛을 선택해야 할 것을 나타내는 경우에, 선택되는 동작 유닛에 대해서 패킷 데이터에 포함되는 제어 데이터를 입력하거나 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛을 구비한다.

Description

시험 장치, 회로 장치 및 프로그램{TESTING APPARATUS, CIRCUIT APPARATUS AND PROGRAM}

본 발명은, 시험 장치, 회로 장치 및 프로그램에 관한 것이다. 특히, 본 발명은, 피시험 디바이스를 시험하는 시험 장치, 해당 시험 장치에 이용되는 회로 장치 및 해당 시험 장치를 기능시키는 프로그램에 관한 것이다.

복수개의 LSI와의 사이에 기입/독출 동작을 수행하는 반도체 시험 장치의 버스 인터페이스 방식이 알려져 있다. 예를 들면 특허 문헌 1에 개시된 버스 인터페이스 방식에 의하면, 제어 CPU와 복수개의 LSI 등의 디바이스의 사이에 복잡한 선택 조건으로 기입/독출 동작을 수행할 수 있다.

실용신안등록제3067794호공보

그렇지만, 상기 버스 인터페이스 방식에서는, 디바이스의 개수가 증가하면 제어 CPU와 디바이스 사이를 연결하는 버스의 개수도 증가한다. 따라서, 디바이스의 개수가 많아지면 버스의 개수도 많아져, 각각의 버스를 송신하는 신호의 수도 증가해 버린다는 과제가 있었다.

여기에서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

본 발명의 제1 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 주어지는 제어 데이터에 따라, 피시험 디바이스를 시험하도록 동작하는 복수의 동작 유닛와, 제어 데이터, 및 어느 쪽의 동작 유닛을 선택해야 하는지를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부와, 종속으로 설치되어 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 동작 유닛과 각각 대응하여 설치되어, 수취한 패킷 데이터에 포함되는 유닛 선택 데이터가, 자기에게 대응하는 동작 유닛을 선택해야 할 것을 나타내는 경우에, 선택되는 동작 유닛에 대해서 패킷 데이터에 포함되는 제어 데이터를 입력하거나 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛을 포함하는 시험 장치가 제공된다.

또한, 본 발명의 제2 형태에 의하면, 주어지는 제어 데이터에 따라 동작하는 복수의 동작 유닛과, 제어 데이터 및 어느 쪽의 동작 유닛을 선택해야 하는가를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부와, 종속으로 설치되어 상기 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 동작 유닛과 각각 대응하여 설치되어, 수취한 패킷 데이터에 포함되는 유닛 선택 데이터가, 자기에게 대응하는 동작 유닛을 나타내는 경우에, 선택되는 동작 유닛에 대해서 패킷 데이터에 포함되는 제어 데이터를 입력하거나, 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛을 포함하는 회로 장치가 제공된다.

또한, 본 발명의 제3 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램이며, 시험 장치를, 주어지는 제어 데이터에 따라, 피시험 디바이스를 시험하도록 동작하는 복수의 동작 유닛와, 제어 데이터, 및 어느 쪽의 동작 유닛을 선택해야 하는지를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부와, 종속으로 설치되어 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 동작 유닛과 각각 대응하여 설치되어, 수취한 패킷 데이터에 포함되는 유닛 선택 데이터가, 자기에게 대응하는 동작 유닛을 선택해야 할 것을 나타내는 경우에, 선택되는 동작 유닛에 대해서 패킷 데이터에 포함되는 제어 데이터를 입력하거나 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛으로서 기능시키는 프로그램이 제공된다.

덧붙여, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은, 본 발명의 실시 형태에 관한 시험 장치(10)의 전체 구성을 나타낸다.
도 2는, 하이픽스(40)의 내부 구성의 구체적인 예를 나타낸다.
도 3은, 제어부(80)가 하이픽스(40)에게 주는 시리얼 데이터(SD1), 클록 신호(CLK), 및 이네이블 신호(ENB)의 타이밍 파형의 일례를 나타낸다.
도 4는, 하이픽스(40)에서의 선택되는 동작 유닛에 대해서 시리얼 데이터(SD1)에 포함되는 제어 데이터를 입력하거나, 또는 해당 동작 유닛으로부터 데이터를 독출하는 동작의 흐름을 나타내는 플로우 차트이다.
도 5는, 시험 장치(10)를 기능시키는 프로그램이 실행되는 컴퓨터(600)의 하드웨어 구성의 일례를 나타낸다.

이하, 발명을 실시하기 위한 최선의 형태(이하, 실시 형태라 한다)를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.

도 1은, 본 발명의 실시 형태에 관한 시험 장치(10)의 전체 구성을 나타낸다. 시험 장치(10)는, 신호 생성부(20)와, 핀 엘렉트로닉스(30)와, 하이픽스(40)와, 퍼포먼스 보드(50)와, 측정부(70)와, 제어부(80)를 구비하여, 퍼포먼스 보드(50)에 탑재한 피시험 디바이스(60)에 대하서 각종의 시험 신호를 공급함과 함께 피시험 디바이스(60)로부터의 응답 신호를 측정함으로써 피시험 디바이스(60)를 시험하는 장치이다.

신호 생성부(20)는, 제어부(80)로부터의 제어 신호에 기초하여 여러 가지의 시험 신호를 생성하여 핀 엘렉트로닉스(30)에 송신한다. 핀 엘렉트로닉스(30)는, 복수 채널의 핀 엘렉트로닉스(30-1···30-n)를 가져, 신호 생성부(20)로부터 송신되는 시험 신호를, 피시험 디바이스(60)의 특성이나 시험 내용에 따른 전압 레벨로 변환한 시험 신호를 생성하고, 생성한 시험 신호를 퍼포먼스 보드(50)에 송신한다. 퍼포먼스 보드(50)는, 그 기판 상의 소켓(도시되지 않음)에 피시험 디바이스(60)가 장착되고, 수신한 시험 신호를 피시험 디바이스(60)에 인가한다. 또한, 퍼포먼스 보드(50)는, 피시험 디바이스(60)로부터 출력되는 응답 신호를 핀 엘렉트로닉스(30)에 송신한다. 핀 엘렉트로닉스(30)는, 퍼포먼스 보드(50)의 피시험 디바이스(60)로부터 출력되는 응답 신호를 측정부(70)에 송신한다. 측정부(70)는, 피시험 디바이스(60)로부터 퍼포먼스 보드(50) 및 핀 엘렉트로닉스(30)를 통해서 수신하는 응답 신호를 소정의 타이밍에 타이밍 판정한 결과의 페일 신호(FAIL)를 페일 메모리(FM)에 격납한다.

하이픽스(40)는, 핀 엘렉트로닉스(30)와 퍼포먼스 보드(50)의 사이에 배치된다. 이 하이픽스(40)는, 시험 신호 및 응답 신호가 통과하는 수 천개 이상의 동축케이블, 복수의 제어 회로(동작 유닛), 다수의 제어 릴레이(도시되지 않음) 및 그 외의 제어 요소(도시되지 않음)를 내장한다. 하이픽스(40)는, 예를 들면, 제어부(80)로부터의 제어 신호에 따라, 피시험 디바이스(60)와 핀 엘렉트로닉스(30)(30-1···30-n)의 접속이나 시험 조건을 전환하는 제어 회로를 내장한다. 제어부(80)는, 시리얼 방식의 제어 버스를 구비하여 해당 제어 버스를 통해서 하이픽스(40)의 상기 전환 회로 등에 대해서 기입, 독출을 제어하는 제어 신호를 준다. 제어부(80)가 제어 버스를 통해서 하이픽스(40)에게 주는 제어 신호에는, 예를 들면 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)가 있다.

도 2는, 하이픽스(40)의 내부 구성의 구체적인 예를 나타낸다. 도 2에서, 데이터 전송 유닛(120, 130, 140)은, 데이터 전송 유닛(110)과 같은 구성이고, 또한, 동작 유닛(220, 221, 222, 223, 230, 231, 232, 233, 240, 241, 242, 243)은, 동작 유닛(210, 211, 212, 213)과 같은 구성이어서, 간략화하여 나타낸다. 여기에서, 도시되지 않지만, 각 동작 유닛은, IO 포트 단자를 복수로 구비하고 있어, 해당 IO 포트 단자에 접속되는 제어 릴레이, 그 외의 제어 요소의 동작을 제어한다.

하이픽스(40)는, 일단이 제어부(80)의 공급측의 제어 버스에 각각 접속되는 시리얼 데이터 입력 단자(401), 클록 신호 입력 단자(402) 및 이네이블 신호 입력 단자(403)를 가진다. 또한, 하이픽스(40)는, 일단이 제어부(80)의 귀환측의 제어 버스에 각각 접속되는 시리얼 데이터 출력 단자(404), 클록 신호 출력 단자(405) 및 이네이블 신호 출력 단자(406)를 가진다.

하이픽스(40)는, 일단이 제어부(80)와 접속되는 제어 버스에 각각 접속되는 시리얼 데이터 입력 단자(401), 클록 신호 입력 단자(402) 및 이네이블 신호 입력 단자(403)를 가진다. 또한, 하이픽스(40)는, 일단이 제어부(80)와 접속하는 제어 버스에 각각 접속되는 시리얼 데이터 출력 단자(404), 클록 신호 출력 단자(405) 및 이네이블 신호 출력 단자(406)를 가진다.

하이픽스(40)는, 또한, 4개의 데이터 전송 유닛(110, 120, 130, 140)을 가지며, 각각의 데이터 전송 유닛은 4개의 동작 유닛과 접속한다. 구체적으로는, ＃0의 데이터 전송 유닛(110)은, ＃0의 동작 유닛(210), ＃1의 동작 유닛(211), ＃2의 동작 유닛(212) 및 ＃3의 동작 유닛(213)의 4개의 동작 유닛과 접속한다. 또한, ＃1의 데이터 전송 유닛(120)은, ＃4에서 ＃7까지의 4개의 동작 유닛(220, 221, 222, 223)과 접속하고, ＃2의 데이터 전송 유닛(130)은, ＃8에서 ＃11까지의 4개의 동작 유닛(230, 231, 232, 233)과 접속하고, ＃3의 데이터 전송 유닛(140)은, ＃12에서 ＃15까지의 4개의 동작 유닛(240, 241, 242, 243)과 접속한다.

4개의 데이터 전송 유닛(110, 120, 130, 140)에 각각 4개씩 접속하는 동작 유닛의 각각은, 예를 들면 피시험 디바이스(60)의 각 단자와 시험 장치(10)의 1 또는 복수의 핀 엘렉트로닉스(30)의 전송로(도시되지 않음)를 접속함과 함께, 해당 접속을 전환하는 제어 릴레이, 그 외의 제어 요소를 가진다. 이들 동작 유닛의 각각은, 시험 장치(10)가 피시험 디바이스(60)의 시험을 개시하는 경우에, 예를 들면 제어부(80)로부터 입력되는 제어 신호에 포함되는 설정 정보에 기초하여, 해당 동작 유닛이 접속하는 핀 엘렉트로닉스(30)의 어느 쪽의 단자와 피시험 디바이스(60)를 접속해야 하는지를 전환한다. 또한, 각각의 동작 유닛의 설정은, 해당 동작 유닛에 대해서 후술의 제어 데이터가 입력되는 것으로 변경할 수 있다.

4개의 데이터 전송 유닛(110, 120, 130, 140)은, 도 2에 도시된 바와 같이, 서로 종속으로 설치된다. 구체적으로는, ＃0의 데이터 전송 유닛(110)의 입력단은, 하이픽스(40)의 시리얼 데이터 입력 단자(401), 클록 신호 입력 단자(402) 및 이네이블 신호 입력 단자(403)와 접속하고, ＃0의 데이터 전송 유닛(110)의 출력단은, ＃1의 데이터 전송 유닛(120)의 입력단과 접속한다. 이하 마찬가지로 하여, ＃1의 데이터 전송 유닛(120)의 출력단은, ＃2의 데이터 전송 유닛(130)의 입력단과 접속한다. ＃2의 데이터 전송 유닛(130)의 출력단은, ＃3의 데이터 전송 유닛(140)의 입력단과 접속한다. ＃3의 데이터 전송 유닛(140)의 출력단은, 하이픽스(40)의 시리얼 데이터 출력 단자(404), 클록 신호 출력 단자(405) 및 이네이블 신호 출력 단자(406)와 접속한다.

제어부(80)가 하이픽스(40)에게 주는 제어 신호인 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)는, 처음 단의 데이터 전송 유닛인 ＃0의 데이터 전송 유닛(110)에 공급된다. ＃0의 데이터 전송 유닛(110)에 공급된 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)는, ＃1의 데이터 전송 유닛(120), ＃2의 데이터 전송 유닛(130), ＃3의 데이터 전송 유닛(140)의 순서로 순차적으로 전송된다. 최종단의 ＃3의 데이터 전송 유닛(140)의 출력단으로부터 출력되는 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)는, 하이픽스(40)의 시리얼 데이터 출력 단자(404), 클록 신호 출력 단자(405) 및 이네이블 신호 출력 단자(406)로부터 제어부(80)로 출력된다.

도 3은, 제어부(80)가 하이픽스(40)에게 주는 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)의 타이밍 파형의 일례를 나타낸다. 시리얼 데이터(SD1)는, 클록 신호(CLK)와 동기하여 시계열로 나란해진 복수의 비트로부터 되어, 제어 데이터 필드, 유닛 선택 데이터 필드, 기입/독출 선택 데이터 필드 및 식별 데이터 필드의 각 필드를 가진다. 덧붙여, 시리얼 데이터(SD1)는, 제어부(80)에서 생성되어 하이픽스(40)의 데이터 전송 유닛에 입력되는 패킷 데이터의 일례이다.

유닛 선택 데이터 필드는, 데이터 전송 유닛에 접속되는 복수의 동작 유닛과 일대일로 대응하는 복수의 비트를 가지고, 이러한 동작 유닛 가운데, 어느 쪽의 동작 유닛을 선택 지정하는지를 나타내는 유닛 선택 데이터이다. 구체적으로는, 유닛 선택 데이터 필드는, 4개의 데이터 전송 유닛(110, 120, 130, 140)에 접속하는 합계 16개의 동작 유닛의 각각과 특정의 1비트가 대응하는 16비트의 필드이다. 예를 들면 유닛 선택 데이터 필드의 각 비트가 시계열의 순서로 ＃0의 동작 유닛(210)에서 ＃15의 동작 유닛(243)의 각 동작 유닛과 대응하고, 해당 각 비트에 포함되는 유닛 선택 데이터의 논리값이 「0010100000010000」인 경우, 해당 유닛 선택 데이터는, ＃2의 동작 유닛(212), ＃4의 동작 유닛(220), 및 ＃11의 동작 유닛(233)의 3개를 동시에 선택 지정하고 있는 것을 나타낸다. 따라서, 유닛 선택 데이터는, 단일의 동작 유닛만을 선택 지정할 수도, 복수의 동작 유닛을 선택 지정할 수도, 모든 동작 유닛을 선택 지정할 수도 있다.

기입/독출 선택 데이터 필드는, 동작 유닛에 대해서 기입 모드인지 독출 모드인지를 지정하는, 시리얼 데이터(SD1)에서의 1비트의 필드이다. 또한, 예를 들면, 기입 선택 데이터는, 기입/독출 선택 데이터 필드에 포함되는 논리값 「1」에 대응하고, 독출 선택 데이터는, 마찬가지로 논리값 「0」에 대응 한다.

제어 데이터 필드는, 기입 상태의 경우, 동작 유닛에 대한 기입 정보이며, 독출 모드의 경우, 동작 유닛에 대한 독출 정보이다. 독출 정보는, 단일의 동작 유닛이 시리얼 데이터(SD1)에서의 복수 비트 위치에 실어 제어부(80)로 송출하여도 된다. 또한, 선택 지정된 복수의 동작 유닛이 시리얼 데이터(SD1)의 개별의 비트 위치에 실어 제어부(80)로 송출하여 된다. 또한, 기입 정보, 독출 정보에서, 일부 비트를 서브 어드레스 정보로서 할당해도 좋다. 서브 어드레스 정보에 의해, 동작 유닛 내에 구비한 복수의 제어 요소를 개별적으로 제어할 수 있다. 독출 모드의 경우, 제어부(80)는, 제어 데이터 필드 중에서 독출 데이터를 싣는 비트 위치(독출 필드)의 모두에 대해서 「0」의 더미 데이터를 송신한다. 데이터 전송 유닛은, 해당 데이터 전송 유닛과 접속하는 동작 유닛이 상기 유닛 선택 데이터에 의해 선택 지정되었을 경우, 해당 동작 유닛의 독출 데이터를 논리 OR하거나, 또는 제어 데이터 필드 중의 독출 필드의 데이터를 해당 동작 유닛의 독출 데이터와 치환하는 것으로, 독출 필드상에 독출 데이터를 싣는다.

식별 데이터 필드는, 각 데이터 전송 유닛이, 상기의 유닛 선택 데이터 중에서 어느 비트에 대응하는지를 식별하는 식별 데이터이고, 시리얼 데이터(SD1)가 데이터 전송 유닛을 통과할 때마다 1이 가산된 값으로 갱신된다. 구체적으로는, 본 실시 형태와 같이 데이터 전송 유닛이 4개인 경우, 식별 데이터 필드는, 2 비트의 필드를 가지며, 서로 종속으로 설치되는 4개의 데이터 전송 유닛(110, 120, 130, 140)의 각각이, 몇 단째에 접속된 데이터 전송 유닛인지를 나타내는 것과 동시에, 16 비트의 유닛 선택 데이터 중에서 어느 비트를 담당하는지를 식별하는 식별 데이터로 된다. 데이터 전송 유닛(110, 120, 130, 140)은, 시리얼 데이터(SD1)가 전송 되었을 때에, 해당 시리얼 데이터(SD1)에서의 식별 데이터 필드가 포함한 식별 데이터에 기초하여 해당 데이터 전송 유닛(110, 120, 130, 140)이 몇 번째에 접속되는 데이터 전송 유닛이며, 해당 데이터 전송 유닛(110, 120, 130, 140)에 접속하는 4개의 동작 유닛이 몇 번째로부터 몇 번째까지의 동작 유닛인지를 판별한다. 또한, 데이터 전송 유닛(110, 120, 130, 140)은, 다음 단의 데이터 전송 유닛에 시리얼 데이터(SD1)를 순차적으로 전송할 때마다, 해당 시리얼 데이터(SD1)의 식별 데이터의 값을 소정의 값만큼 변화시킨다. 구체적으로는, 예를 들면 데이터 전송 유닛(110)에 입력되는 시리얼 데이터(SD1)의 식별 데이터의 값이 「00」인 경우, 데이터 전송 유닛(110)은, 해당 식별 데이터의 값에 1을 더해 「01」이라고 한 후, 시리얼 데이터(SD1)를 다음 단의 데이터 전송 유닛(120)에 전송한다. 덧붙여 데이터 전송 유닛이 8개인 경우, 식별 데이터 필드는, 적어도 3비트의 필드를 가진다.

클록 신호(CLK)는, 시리얼 데이터(SD1)에 동기한 신호이다. 데이터 전송 유닛(110, 120, 130, 140)은, 이 클록 신호(CLK)가 전송되었을 때에, 해당 데이터 전송 유닛(110, 120, 130, 140)에 접속된 동작 유닛에 대해서 해당 동작 유닛의 동작 클록으로서 전송한다. 제어부(80)는, 기입 동작, 독출 동작을 수행하지 않을 때는, 클록 신호(CLK)를 정지시켜도 된다. 제어부(80)가 기입 동작, 독출 동작을 간헐적인 전송 동작(버스트 전송)을 수행하는 경우에, 제어부(80)는, 처음 단의 데이터 전송 유닛에의 시리얼 데이터(SD1)의 전송을 개시하기 전에, 미리 소정의 사이클 수의 클록 신호(CLK)를, 해당 처음 단의 데이터 전송 유닛에 전송하여도 된다. 또한, 제어부(80)는, 시리얼 데이터(SD1)의 입력이 종료되고 나서, 해당 시리얼 데이터(SD1)의 유닛 선택 데이터에 의해 선택된 동작 유닛이 동작하는 사이클 수가 경과할 때까지의 사이에, 클록 신호(CLK)를 처음 단의 데이터 전송 유닛(110)에 입력한다. 또한, 제어부(80)는, 처음 단의 데이터 전송 유닛(110)에의 시리얼 데이터(SD1)의 전송이 종료되고 나서, 소정의 사이클 수가 경과한 후에, 클록 신호(CLK)의 전송을 정지하여도 된다. 여기서, 사이클 수란, 주기 신호인 클록 신호(CLK)의 사이클 수이다. 따라서, 본 실시 형태의 시험 장치(10)는, 기입 동작, 독출 동작을 수행하지 않을 때는, 제어부(80)가 클록 신호(CLK)의 전송을 정지함으로써, 피시험 디바이스(60)에 대한 시험 실행 중에, 하이픽스(40) 내에서 클록 신호(CLK)가 무용한 노이즈원이 되는 것을 방지할 수 있다.

이네이블 신호(ENB)는, 시리얼 데이터(SD1)에서의 유효 데이터 범위를 나타내는 「H」 또는 「L」의 2값의 신호이다. 이 이네이블 신호(ENB)가 시리얼 데이터(SD1) 및 클록 신호(CLK)와 함께 데이터 전송 유닛(110, 120, 130, 140)의 각각에 전송되었을 때, 해당 전송된 데이터 전송 유닛(110, 120, 130, 140)은, 예를 들면 이네이블 신호(ENB)의 논리값이 「L」인 부분과 동기 하는 시리얼 데이터(SD1)의 제어 데이터 필드, 유닛 선택 데이터 필드, 기입/독출 선택 데이터 필드 및 식별 데이터 필드의 각 필드가 포함하는 데이터를 클록 신호(CLK)에 기초하여 취득한다.

시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)가 도 3에 도시된 타이밍 파형으로 데이터 전송 유닛(110, 120, 130, 140)에 전송되었을 경우, 해당 전송된 데이터 전송 유닛(110, 120, 130, 140)은, 클록 신호(CLK)에 기초하여 시리얼 데이터(SD1)에서의 기입/독출 선택 데이터 필드, 식별 데이터 필드, 유닛 선택 데이터 필드, 및 제어 데이터 필드의 각 필드에 포함되는 데이터를 취득한다.

데이터 전송 유닛(110)에 전송되는 시리얼 데이터(SD1)가 기입 선택 데이터인 경우를 설명한다. 시리얼 데이터(SD1)의 식별 데이터 및 유닛 선택 데이터가 처음 단의 데이터 전송 유닛(110)에 접속된 동작 유닛(210, 211, 212, 213)이 선택되어야 하는 것을 나타내는 경우, 즉 식별 데이터의 논리값이 「00」인 경우, 데이터 전송 유닛(110)은, 제어 데이터 필드에 포함되는 제어 데이터를 취득하고, 동작 유닛(210, 211, 212, 213)에 공급한다. 또한, 동시에, 데이터 전송 유닛(110)은, 클록 신호(CLK)와 해당 선택되는 동작 유닛이 공급되는 제어 데이터에 의해 해당 동작 유닛의 설정을 변경해야 하는 취지의 기입 허가 신호(WENB)와 각 동작 유닛을 선택하여 해당 동작 유닛에 기입 동작을 하는지 여부를 나타내는 칩 실렉트 신호(CS)를 동작 유닛(210, 211, 212, 213)에 공급한다.

이 때, 동작 유닛(210)에 공급하는 칩 실렉트 신호(CS)는, 시리얼 데이터(SD1)의 16비트의 유닛 선택 데이터 가운데, 동작 유닛(210, 211, 212, 213)에 대응하는 4비트 중에서 선두의 1비트가 적용된다. 또, 동작 유닛(211)에 공급하는 칩 실렉트 신호(CS)는, 선두로부터 2번째의 1비트가 적용되고, 동작 유닛(212)에 공급하는 칩 실렉트 신호(CS)는, 선두로부터 3번째의 1비트가 적용되고, 동작 유닛(213)에 공급하는 칩 실렉트 신호(CS)는, 선두로부터 3번째의 1비트가 적용된다.

데이터 전송 유닛(120, 130, 140)의 기입 동작은, 데이터 전송 유닛(110)의 상기 기입 동작과 같다. 따라서, 데이터 전송 유닛(120, 130, 140)은, 각각 2비트의 식별 데이터의 논리값이 「01」, 「10」, 「11」로 갱신된 시리얼 데이터(SD1)가 전송되었을 경우, 16비트의 유닛 선택 데이터 가운데, 각각의 데이터 전송 유닛(120, 130, 140)에 대응하는 4비트를 취득하여, 해당 4비트의 유닛 선택 데이터에 의해 선택된 동작 유닛에 대해서 기입 동작을 수행한다.

다음으로, 데이터 전송 유닛(110)에 전송되는 시리얼 데이터(SD1)가 독출 선택 데이터의 경우를 설명한다. 처음 단의 데이터 전송 유닛(110)은, 전송되는 시리얼 데이터(SD1)가 독출 선택 데이터인 경우는, 동작 유닛(210, 211, 212, 213)에 독출 허가 신호(RENB)를 공급한다. 이 경우, 선택된 동작 유닛(210, 211, 212, 213)으로부터 독출된 독출 데이터는, 데이터 전송 유닛(110)으로 보내지고, 시리얼 데이터(SD1)에서의 제어 데이터 필드의 더미 데이터(제로 데이터)와 치환할 수 있다. 데이터 전송 유닛(110)은, 치환한 독출 데이터를 포함한 시리얼 데이터(SD1)를 다음 단의 데이터 전송 유닛(120)에 전송한다.

데이터 전송 유닛(120, 130, 140)의 독출 동작은, 데이터 전송 유닛(110)의 상기 독출 동작과 같다. 따라서, 데이터 전송 유닛(120, 130, 140)은, 각각 2비트의 식별 데이터의 논리값이 「01」, 「10」, 「11」로 갱신된 시리얼 데이터(SD1)가 전송되었을 경우, 16비트의 유닛 선택 데이터 가운데, 각각의 데이터 전송 유닛(120, 130, 140)에 대응하는 4비트를 취득하고, 해당 4비트의 유닛 선택 데이터에 의해 선택된 동작 유닛으로부터 독출 데이터를 독출한다. 동작 유닛으로부터 독출된 독출 데이터는, 해당 동작 유닛이 접속하는 데이터 전송 유닛에 보내지고, 시리얼 데이터(SD1)에서의 제어 데이터 필드의 데이터와 논리 OR하여 해당 필드에 실을 수 있어, 데이터 전송 유닛(140)으로부터 제어부(80)에 송신된다. 덧붙여 소망에 의해, 전송 유닛(120, 130, 140)에 있어서, 제어 데이터 필드의 데이터와 논리 OR 하지 않고, 치환하도록 하여도 된다.

도 4는, 하이픽스(40)의 하나의 데이터 전송 유닛이 유닛 선택 데이터에 의해 선택되는 동작 유닛에 대해서 시리얼 데이터(SD1)에 포함되는 제어 데이터를 입력하거나, 또는 해당 동작 유닛으로부터 데이터를 독출하는 동작의 흐름을 나타내는 플로우 차트이다.

우선, 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)가, 제어부(80) 또는 전단의 데이터 전송 유닛으로부터, 처음 단 또는 다음 단의 데이터 전송 유닛으로 전송된다(단계 S100). 데이터 전송 유닛은, 전송된 시리얼 데이터(SD1)에서의 식별 데이터를 취득하여 해당 데이터 전송 유닛이 몇 단째의 데이터 전송 유닛인지를 판별한다(단계 S110). 다음으로, 데이터 전송 유닛은, 전송된 시리얼 데이터(SD1)에서의 유닛 선택 데이터 가운데, 해당 데이터 전송 유닛에 대응하는 비트를 취득한다(단계 S120). 다음으로, 데이터 전송 유닛은, 취득한 유닛 선택 데이터가, 해당 데이터 전송 유닛에 접속하는 동작 유닛을 선택해야 할 것을 나타내는지 여부를 판별한다(단계 S130).

데이터 전송 유닛은, 취득한 유닛 선택 데이터가 해당 데이터 전송 유닛에 접속하는 동작 유닛을 선택해야 할 것을 나타내는 경우(단계 S130-예), 기입/독출 선택 데이터 필드에 포함되는 데이터를 취득함과 함께, 취득한 데이터가 기입 선택 데이터인지를 판별한다(단계 S200).

데이터 전송 유닛은, 기입/독출 선택 데이터 필드로부터 취득한 데이터가 기입 선택 데이터인 경우(단계 S200-예), 시리얼 데이터(SD1)의 제어 데이터 필드에 포함되는 제어 데이터를 취득하여 시리얼 데이터(SD2)로서 선택된 동작 유닛에 공급한다(단계 S211). 또한, 이 때, 데이터 전송 유닛은, 클록 신호(CLK), 기입 허가 신호(WENB) 및 칩 실렉트 신호(CS)를 선택된 동작 유닛에 대해서 공급한다.

덧붙여, 본 동작과는 다르지만, 데이터 전송 유닛이 기입/독출 선택 데이터 필드로부터 취득한 데이터가 독출 선택 데이터인 경우(단계 S200-아니오), 해당 데이터 전송 유닛은, 선택된 동작 유닛에 대해서, 기입 허가 신호(WENB)로 바꾸고, 해당 선택된 동작 유닛이 기억하는 설정 등의 독출 데이터를 데이터 전송 유닛에 보내야 할 일을 나타내는 독출 허가 신호(RENB)를 공급한다. 이 경우, 데이터 전송 유닛은, 선택된 동작 유닛으로부터 독출된 독출 데이터를 제어 데이터 필드의 더미 데이터와 치환한다(단계 S212).

데이터 전송 유닛은, 단계 S211 또는 단계 S212가 종료하면, 시리얼 데이터(SD1)로부터 취득한 식별 데이터의 값에 1을 가산하고(단계 S230), 다음 단의 데이터 전송 유닛 또는 제어부(80)에 해당 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)를 전송한다(단계 S240). 또한, 상기 단계 S130에서, 데이터 전송 유닛이 시리얼 데이터(SD1)로부터 취득한 유닛 선택 데이터가 해당 데이터 전송 유닛에 접속하는 동작 유닛을 선택해야 할 것을 나타내지 않는 경우(단계 S130-아니오)도, 해당 데이터 전송 유닛은, 시리얼 데이터(SD1)로부터 취득한 식별 데이터의 값에 1을 가산하고(단계 S230), 다음 단의 데이터 전송 유닛 또는 제어부(80)에 해당 시리얼 데이터(SD1), 클록 신호(CLK) 및 이네이블 신호(ENB)를 전송한다(단계 S240). 이에 의해, 본 동작은 종료한다.

또한, 본 실시 형태에서, 제어부(80)는, 처음 단의 데이터 전송 유닛(110)에 입력한 시리얼 데이터(SD1)와 최종 단의 상기 데이터 전송 유닛(140)이 출력하는 시리얼 데이터(SD1)를 비교함으로써, 복수의 데이터 전송 유닛(110, 120, 130, 140)이 정상적으로 동작하고 있는지 여부를 판정하여도 된다. 또한, 이 경우, 제어부(80)는, 처음 단의 데이터 전송 유닛(110)에 입력한 시리얼 데이터(SD1) 중 식별 데이터를 제외한 부분과 최종 단의 데이터 전송 유닛(140)이 출력하는 시리얼 데이터(SD1) 중 식별 데이터를 제외한 부분을 비교함으로써, 복수의 데이터 전송 유닛(110, 120, 130, 140)이 정상적으로 동작하고 있는지 여부를 판정하는 것이 바람직하다.

또한, 본 실시 형태의 시험 장치(10)에서는, 하이픽스(40)가 구비한 데이터 전송 유닛은 4개이었지만, 이에 한정되지 않고, 하이픽스(40)는, 임의의 개수의 데이터 전송 유닛을 구비할 수 있다. 또한, 각각의 데이터 전송 유닛에 접속되는 동작 유닛의 개수에 대해서도, 상기의 4개에 한정되지 않는다. 예를 들면 각각의 데이터 전송 유닛은, 다른 복수의 동작 유닛을 구비하여도 되고, 각각 같은 수의 동작 유닛을 구비하여도 된다.

본 실시 형태의 시험 장치(10)는, 상기와 같이 복수의 데이터 전송 유닛의 각각에 복수의 동작 유닛이 접속하는 하이픽스(40)를 구비하는 것으로, 동작 유닛을 증설하는 경우에서도, 해당 동작 유닛이 접속된 새로운 데이터 전송 유닛을 기존의 데이터 전송 유닛에 종렬 접속하는 것으로 해당 증설이 완료되다. 따라서, 제어부(80)와 하이픽스(40)의 사이를 접속하는 버스의 개수를 늘리지 않고 동작 유닛의 증설을 수행할 수 있다.

또한, 본 실시 형태의 시험 장치(10)에 있어서, 제어부(80)로부터 하이픽스(40)로 출력되는 패킷 데이터는 시리얼 데이터(SD1)에 한정되지 않고, 예를 들면 패러럴 데이터이라도 된다. 또한, 예를 들면 데이터 전송 유닛(110, 120, 130, 140)의 각각과 해당 데이터 전송 유닛(110, 120, 130, 140)에 접속하는 동작 유닛이 일체이어도 된다. 또한, 본 실시 형태의 하이픽스(40)는, 본 발명의 회로 장치의 일례이며, 시험 장치(10)에 이용되는 형태에 한정되지 않고, 다양한 디바이스의 통신/제어에 이용할 수 있다.

도 5는, 시험 장치(10)를 기능시키는 프로그램이 실행되는 컴퓨터(600)의 하드웨어 구성의 일례를 나타낸다. 컴퓨터(600)는, 호스트 컨트롤러(1082)에 의해 서로 접속되는 CPU(1000), RAM(1020) 및 그래픽 컨트롤러(1075)를 가지는 CPU 주변부와 입출력 컨트롤러(1084)에 의해 호스트 컨트롤러(1082)에 접속되는 통신 인터페이스(1030), 하드 디스크 드라이브(1040) 및 CD-ROM 드라이브(1060)를 가지는 입출력부와, 입출력 컨트롤러(1084)에 접속되는 ROM(1010), 플렉시블 디스크 드라이브(1050) 및 입출력 칩(1070)을 가지는 레거시 입출력부를 구비한다.

호스트 컨트롤러(1082)는, RAM(1020)과, 높은 전송 레이트로 RAM(1020)을 액세스하는 CPU(1000) 및 그래픽 컨트롤러(1075)를 접속한다. CPU(1000)는, ROM(1010) 및 RAM(1020)에 격납된 프로그램에 기초하여 동작하고, 각부의 제어를 수행한다. 그래픽 컨트롤러(1075)는, CPU(1000) 등이 RAM(1020) 내에 설치한 프레임 버퍼상에 생성하는 화상 데이터를 취득하고, 표시 장치(1080)상에 표시시킨다. 이에 대신해, 그래픽 컨트롤러(1075)는, CPU(1000) 등이 생성하는 화상 데이터를 격납하는 프레임 버퍼를, 내부에 포함하여도 된다.

입출력 컨트롤러(1084)는, 호스트 컨트롤러(1082)와, 비교적 고속 입출력 장치인 통신 인터페이스(1030), 하드 디스크 드라이브(1040) 및 CD-ROM 드라이브(1060)를 접속한다. 통신 인터페이스(1030)는, 네크워크를 통해서 외부의 장치와 통신한다. 하드 디스크 드라이브(1040)는, 컴퓨터(600)가 사용하는 프로그램 및 데이터를 격납한다. CD-ROM 드라이브(1060)는, CD-ROM(1095)로부터 프로그램 또는 데이터를 독출하여, RAM(1020) 또는 하드 디스크 드라이브(1040)에 제공한다.

또한, 입출력 컨트롤러(1084)에는, ROM(1010)과 플렉시블 디스크 드라이브(1050)나 입출력 칩(1070) 등의 비교적 저속인 입출력 장치가 접속된다. ROM(1010)은, 컴퓨터(600)의 기동시에 CPU(1000)가 실행하는 부트 프로그램이나, 컴퓨터(600)의 하드웨어에 의존하는 프로그램 등을 격납한다. 플렉시블 디스크 드라이브(1050)는, 플렉시블 디스크(1090)로부터 프로그램 또는 데이터를 독출하고, 입출력 칩(1070)을 통해서 RAM(1020) 또는 하드 디스크 드라이브(1040)에 제공한다. 입출력 칩(1070)은, 플렉시블 디스크(1090)나, 예를 들면 패러럴 포트, 시리얼 포트, 키보드 포트, 마우스 포트 등을 통해서 각종의 입출력 장치를 접속한다.

컴퓨터(600)에 제공되는 프로그램은, 플렉시블 디스크(1090), CD-ROM(1095) 또는 IC 카드 등의 기록 매체에 격납되어 이용자에 의해 제공된다. 프로그램은, 입출력 칩(1070) 및/또는 입출력 컨트롤러(1084)를 통해서, 기록 매체로부터 독출되고 컴퓨터(600)에 인스톨되어 실행된다. 이상으로 나타낸 프로그램이 컴퓨터(600)로 실행되는 것으로 해당 컴퓨터(600)가 시험 장치(10)를 제어하여 실시하게 하는 동작은, 도 1 내지 도 4에서 설명한 시험 장치(10)의 각 동작과 동일하기 때문에, 설명을 생략한다.

또한, 이상으로 나타낸 프로그램은, 외부의 기억매체에 격납되어도 된다. 기억 매체로서는, 플렉시블 디스크(1090), CD-ROM(1095) 외에, DVD나 PD 등의 광학 기록 매체, MD 등의 광자기 기록 매체, 테이프 매체, IC 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네크워크나 인터넷에 접속된 서버 시스템에 설치한 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하고, 네크워크를 통해서 프로그램을 컴퓨터(600)에 제공하여도 된다.

이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다.

10 시험 장치
20 신호 생성부
30 핀 엘렉트로닉스
40 하이픽스
50 퍼포먼스 보드
60 피시험 디바이스
70 측정부
80 제어부
110, 120, 130, 140 데이터 전송 유닛
210, 211, 212, 213, 220, 221, 222, 223, 230, 231, 232, 233, 240, 241, 242, 243 동작 유닛
401 시리얼 데이터 입력 단자
402 클록 신호 입력 단자
403 이네이블 신호 입력 단자
404 시리얼 데이터 출력 단자
405 클록 신호 출력 단자
406 이네이블 신호 출력 단자
600 컴퓨터
1000 CPU
1010 ROM
1020 RAM
1030 통신 인터페이스
1040 하드 디스크 드라이브
1050 플렉시블 디스크 드라이브
1060 CD-ROM 드라이브
1070 입출력 칩
1075 그래픽 컨트롤러
1080 표시 장치
1082 호스트 컨트롤러
1084 입출력 컨트롤러
1090 플렉시블 디스크
1095 CD-ROM

Claims

피시험 디바이스를 시험하는 시험 장치에 있어서,
주어지는 제어 데이터에 따라, 상기 피시험 디바이스를 시험하도록 동작하는 복수의 동작 유닛;
상기 제어 데이터, 및 어느 쪽의 상기 동작 유닛을 선택해야 하는지를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부; 및
종속으로 설치되어 상기 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 상기 동작 유닛과 각각 대응하여 설치되어, 수취한 상기 패킷 데이터에 포함되는 상기 유닛 선택 데이터가, 자기에게 대응하는 상기 동작 유닛을 선택해야 할 것을 나타내는 경우에, 선택되는 상기 동작 유닛에 대해서 상기 패킷 데이터에 포함되는 상기 제어 데이터를 입력하거나 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛;
을 포함하는,
시험 장치.
제1항에 있어서,
상기 유닛 선택 데이터는, 상기 복수의 동작 유닛과 일대일로 대응하는 복수의 비트를 가지며, 각각의 상기 데이터 전송 유닛은, 각각의 상기 비트의 논리값에 기초하여, 해당 데이터 전송 유닛에 접속하는 상기 동작 유닛을 선택해야 하는지 여부를 판별하는,
시험 장치.
제2항에 있어서,
각각의 상기 데이터 전송 유닛은, 다음 단의 상기 데이터 전송 유닛에 접속하는 상기 동작 유닛이, 상기 유닛 선택 데이터의 어느 쪽의 상기 비트에 대응하는지를 나타내는 식별 데이터를, 상기 패킷 데이터에 부가하여, 다음 단의 상기 데이터 전송 유닛에 전송하는,
시험 장치.
제3항에 있어서,
상기 제어부는, 선택해야 할 상기 동작 유닛이 접속되는 상기 데이터 전송 유닛에 상기 패킷 데이터가 몇 번째에 전송될지에 기초하여, 각각의 상기 동작 유닛에 대응하는 상기 유닛 선택 데이터의 상기 각 비트의 논리값을 설정하고,
각각의 상기 데이터 전송 유닛은, 상기 패킷 데이터를 다음 단의 상기 데이터 전송 유닛에 순차적으로 전송할 때마다, 상기 식별 데이터의 값(ID)을 소정의 값만큼 변화시키는,
시험 장치.
제4항에 있어서,
상기 제어부는, 상기 패킷 데이터에서의, 상기 유닛 선택 데이터의 필드의 위치를, 각각의 상기 데이터 전송 유닛에 통지하는
시험 장치.
제5항에 있어서,
각각의 상기 데이터 전송 유닛은, 상기 식별 데이터의 값, 상기 데이터 전송 유닛마다 접속하는 상기 동작 유닛의 개수 및 상기 패킷 데이터에서의 상기 유닛 선택 데이터의 필드의 위치에 기초하여, 자기에게 접속된 상기 동작 유닛에 대응하는 상기 유닛 선택 데이터에서의 상기 비트를 독출하는,
시험 장치.
제5항에 있어서,
상기 제어부는, 처음 단의 상기 데이터 전송 유닛에 입력한 상기 패킷 데이터와 최종 단의 상기 데이터 전송 유닛이 출력하는 상기 패킷 데이터를 비교함으로써, 상기 복수의 데이터 전송 유닛이 정상적으로 동작하고 있는지 여부를 판정하는,
시험 장치.
제5항에 있어서,
상기 제어부는, 처음 단의 상기 데이터 전송 유닛에 입력한 상기 패킷 데이터 가운데, 상기 식별 데이터를 제외한 부분과 최종 단의 상기 데이터 전송 유닛이 출력하는 상기 패킷 데이터 가운데, 상기 식별 데이터를 제외한 부분을 비교함으로써, 상기 복수의 데이터 전송 유닛이 정상적으로 동작하고 있는지 여부를 판정하는,
시험 장치.
제3항에 있어서,
상기 패킷 데이터는,
선택되는 상기 동작 유닛에 대해서 상기 제어 데이터를 입력하는 취지의 기입 선택 데이터, 또는 해당 동작 유닛으로부터 데이터를 독출하는 취지의 독출 선택 데이터를 포함하는,
시험 장치.
제9항에 있어서,
상기 제어부는,
선택되는 상기 동작 유닛으로부터 데이터를 독출하는 경우에, 상기 동작 유닛으로부터 독출되어야 할 데이터의 비트 수에 따른 더미 데이터를 포함한 상기 패킷 데이터를 생성하는,
시험 장치.
제10항에 있어서,
상기 제어부는,
선택되는 상기 동작 유닛에 데이터를 입력하는 경우에, 상기 유닛 선택 데이터로서 하나 또는 복수의 상기 동작 유닛을 지정하는 데이터를 생성하고,
선택되는 상기 동작 유닛으로부터 데이터를 독출하는 경우에, 상기 유닛 선택 데이터로서 하나의 상기 동작 유닛을 지정하는 데이터를 생성하는,
시험 장치.
제10항에 있어서,
각각의 상기 데이터 전송 유닛은, 상기 독출 선택 데이터를 포함한 상기 패킷 데이터의 상기 유닛 선택 데이터에 의해 자기에게 접속된 상기 동작 유닛이 선택되는 경우에, 해당 동작 유닛으로부터 독출한 데이터를 상기 더미 데이터에 치환한 상기 패킷 데이터를, 다음 단의 상기 데이터 전송 유닛에 전송하는,
시험 장치.
제1항에 있어서,
각각의 상기 데이터 전송 유닛은, 상기 패킷 데이터를 검출하기 위한 클록 신호를, 순차적으로 전송하는,
시험 장치.
제13항에 있어서,
상기 제어부는, 처음 단의 상기 데이터 전송 유닛에의, 상기 패킷 데이터의 입력이 종료되고 나서, 소정의 사이클 수(클록 신호의 사이클) 경과 후에, 상기 클록 신호의 입력을 종료하는,
시험 장치.
제14항에 있어서,
각각의 상기 데이터 전송 유닛은, 순차적으로 전송되는 상기 클록 신호를, 자기에게 접속된 상기 동작 유닛에 대해서 해당 동작 유닛의 동작 클록으로서 전송하고,
상기 제어부는, 상기 패킷 데이터의 입력이 종료되고 나서, 해당 패킷 데이터의 상기 유닛 선택 데이터에 의해 선택된 상기 동작 유닛이 동작하는 사이클 수가 경과할 때까지, 상기 클록 신호를 상기 데이터 전송 유닛에 입력하는
시험 장치.
제13항에 있어서,
상기 제어부는, 처음 단의 상기 데이터 전송 유닛에의, 상기 패킷 데이터의 입력을 개시하기 전에, 미리 소정의 사이클 수의 상기 클록 신호를, 처음 단의 상기 데이터 전송 유닛에 입력하는,
시험 장치.
주어지는 제어 데이터에 따라 동작하는 복수의 동작 유닛;
상기 제어 데이터 및 어느 쪽의 상기 동작 유닛을 선택해야 하는가를 나타내는 유닛 선택 데이터를 포함한 패킷 데이터를 생성하는 제어부; 및
종속으로 설치되어 상기 패킷 데이터를 순차적으로 전송하고, 적어도 하나의 상기 동작 유닛과 각각 대응하여 설치되어, 수취한 상기 패킷 데이터에 포함되는 상기 유닛 선택 데이터가, 자기에게 대응하는 상기 동작 유닛을 나타내는 경우에, 선택되는 상기 동작 유닛에 대해서 상기 패킷 데이터에 포함되는 상기 제어 데이터를 입력하거나, 또는 해당 동작 유닛으로부터 데이터를 독출하는 복수의 데이터 전송 유닛;
을 포함하는
회로 장치.