JP4116818B2 - 情報処理装置及びデバイス識別方法 - Google Patents
情報処理装置及びデバイス識別方法 Download PDFInfo
- Publication number
- JP4116818B2 JP4116818B2 JP2002142245A JP2002142245A JP4116818B2 JP 4116818 B2 JP4116818 B2 JP 4116818B2 JP 2002142245 A JP2002142245 A JP 2002142245A JP 2002142245 A JP2002142245 A JP 2002142245A JP 4116818 B2 JP4116818 B2 JP 4116818B2
- Authority
- JP
- Japan
- Prior art keywords
- identification signal
- output
- signal
- devices
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、バスに接続する各デバイスが、マスタ状態又はターゲット状態を示す識別信号を装置内部で出力し、その識別信号の変化方法の違いにより、マスタデバイス又はターゲットデバイスを外部測定装置により容易に判別できるようにした情報処理装置及びデバイス識別方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータを始めとする電子機器（装置）には複数のデバイスを接続し、データを双方向に転送することが可能なバスを搭載している。例えば、ＰＣＩ（Peripheral Component Interconnect ）バスなどがこれに相当する。このようなバスでは、バスの使用権を制御するアービタが存在し、デバイスからのバスの使用権要求を調停し、同時に２つ以上のデバイスがバスを使用しないように制御する。使用権を得たデバイスはマスタデバイスとなり、ターゲットデバイスと呼ばれるアクセス対象のデバイスとの間でデータの転送を行う。
【０００３】
ＰＣＩバスでは、ターゲットデバイスは、マスタデバイスがバス使用開始時にバス上に送出するアドレス、コマンドにより決定する。マスタデバイス以外のデバイスはバス上のアドレス、コマンドをデコードし、デバイス自信が有するリソースがアクセス対象であると判断されるときのみ応答を返す仕組みとなっている。また、どのデバイスも応答を返さない場合も想定され、この時の終了処理も規定されている。
【０００４】
従って、ＰＣＩバスを搭載する装置においては、ターゲットデバイスはアドレスとコマンドをデコード処理が必須であり、マスタデバイスとターゲットデバイス以外のデバイスからはターゲットデバイスの特定をすることは容易にできないものであった。
【０００５】
【発明が解決しようとする課題】
上記従来のものは、次のような課題があった。
【０００６】
装置（パーソナルコンピュータ等）の開発段階あるいは運用段階の障害発生時には、各デバイス間でのデータ転送が正常に行われているかどうかを確認する必要がある。近年の電子機器に搭載されているバスは動作速度が高速化しており、信号反射が無視できないので、測定対象信号の確認には信号の受信デバイス（ターゲットデバイス又はマスタデバイス）近傍で測定する必要がある。
【０００７】
バスのアクセスが行なわれている際、マスタデバイスは明確であっても、それに応答するターゲットデバイスが不明確である場合がある。例えば、ある特定のデバイスが動作不良を発生する場合オシロスコープによる波形測定が必要となる場合がある。その場合そのデバイスへのアクセスにトリガをかける方法がなく、そのことが不具合時の波形観測を困難にさせていた。
【０００８】
また、観測対象の信号の中で、データなど双方向のものにおいては、常にターゲットが信号を受信している訳ではなく、マスタデバイスがライト動作を行う場合のみ測定する必要があるが、これについても同様に波形観測は困難なものであった。
【０００９】
本発明はこのような従来の課題を解決し、識別信号のみを観測することにより、ターゲット動作しているデバイス又はマスタ動作しているデバイスを特定すること、および、デバイスがデータライト又はリード動作時であることを特定することができ、デバイスが受信状態又は送信状態であるときの他の各種信号を容易に観測することを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図である。図１において、１、２、３はデバイス、４はアービタ、５は抵抗、６は外部測定装置、７はレジスタ、８は識別信号出力手段、１０は装置である。
【００１１】
本発明は、上記従来の課題を解決するため次のような手段を有する。
【００１２】
（１）：複数のデバイス１、２、３を相互に接続するバスと、前記複数のデバイス１、２、３を相互に接続して識別信号ｄが出力される１本又は複数本の信号線と、前記各デバイス１、２、３にマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる前記識別信号ｄを出力する識別信号出力手段８を備え、前記識別信号出力手段８が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかである。このため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができる。
【００１３】
（２）：複数のデバイス１、２、３を相互に接続するバスと、前記複数のデバイス１、２、３を相互に接続して識別信号ｄが出力される１本又は複数本の信号線と、前記各デバイス１、２、３に他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる前記識別信号ｄを出力する識別信号出力手段８を備え、前記識別信号出力手段８が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかである。このため、１本又は複数本の少ない信号線からマスタ動作するマスタデバイスを容易に判別することができる。
【００１４】
（３）：前記（１）又は（２）の情報処理装置において、前記識別信号出力手段８が出力する前記識別信号ｄの出力パターンを前記各デバイス１、２、３が内蔵するレジスタ７により変更可能とする。このため、各デバイス１、２、３の識別信号ｄの出力パターンを容易に設定することができる。
【００１５】
（４）：前記（１）又は（２）の情報処理装置において、前記識別信号出力手段８が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を前記各デバイス１、２、３が内蔵するレジスタ７により変更可能とする。このため、各デバイス１、２、３の識別信号ｄの出力を、データリード又はライトの時にのみ出力することができる。
【００１６】
（５）：複数のデバイス１、２、３を相互に接続するバスを備える情報処理装置におけるデバイス識別方法において、前記複数のデバイス１、２、３を相互に接続する１本又は複数本の信号線に、前記各デバイス１、２、３がマスタデバイスからアクセスを受けるターゲット動作時に、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかであるデバイス毎に異なる識別信号ｄを出力し、該識別信号ｄによりターゲット動作のデバイスを検出する。このため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができ、ターゲット動作状態である時の他の各種信号を容易に観測することができる。
【００１７】
【発明の実施の形態】
（１）：基本的な考え方の説明
図１において、パーソナルコンピュータ等の装置１０には、デバイス１、２、３、アービタ４、抵抗５、外部測定装置６が設けてある。また、各デバイス１、２、３には、レジスタ７、識別信号出力手段８が設けてある。各デバイス１、２、３間は、アドレス信号ａの線（複数の線）、データ信号ｂの線（複数の線）、コマンド信号ｃの線（複数の線）、識別信号ｄの線（複数の線）等を含むバスで接続されている。デバイス１とアービタ４は、バス使用権要求信号ＲＥＱ１の線（複数の線）とバス使用権許諾ＧＮＴ１の線（複数の線）で接続されている。デバイス２とアービタ４は、バス使用権要求信号ＲＥＱ２の線（複数の線）とバス使用権許諾ＧＮＴ２の線（複数の線）で接続されている。また、デバイス３とアービタ４は、バス使用権要求信号ＲＥＱ３の線（複数の線）とバス使用権許諾ＧＮＴ３の線（複数の線）で接続されている。
【００１８】
なお、レジスタ７は、識別信号ｄの出力パターンを決定するレジスタｆ１と識別信号ｄを出力する動作種別を決定するレジスタｆ２を有するものである。また、抵抗５は、識別信号ｄを電源にプルアップして、フロート状態になるのを防ぐものである。
【００１９】
▲１▼：ターゲット側が識別信号を出力する場合の説明
バスに接続する各デバイス（識別信号出力手段８）が、ターゲット状態を示す識別信号ｄを装置内部で出力し共有する。その識別信号ｄの変化方法の違いにより、ターゲットデバイスを判別する。例えば、通常（非動作時）はハイレベルであるとする。この場合、デバイスは、ターゲットとして応答する場合にネガティブパルスをデバイス毎にユニークなパルス幅で出力する。
【００２０】
このように、ターゲット識別信号ｄを共有することで、バス上の信号のうち、この信号のみを観測することで、どのデバイスがターゲットとなる場合でも特定することが可能となる。波形観測時においては、最近のオシロスコープのような外部測定装置６には、パルス幅でトリガをかける方法を有するものが存在し、該手段を用いたデバイスを使用すれば、対象デバイスのターゲット動作時のみ、波形観測が可能となる。
【００２１】
識別信号ｄの線は１本であることが、ベストではあるが、２本、３本と複数本使用し、パルス幅の組み合わせで応答判別することも可能である。また、パルスについては、通常（非動作時）はローレベルで、応答する場合にポジティブパルスとする方法であってもよい。
【００２２】
デバイス毎にユニークなパルス幅で出力するために、デバイス内蔵のレジスタｆ１により識別信号のパルス幅及び信号の本数を可変とする機能を有する。予め（システム起動時等に）各デバイス毎に、パルス幅を決めるレジスタｆ１に設定しておき、その設定に合わせた信号をデバイスの受信時に出力するようにしておくことで解決できる。即ち、識別信号ｄ波形は、各デバイス間でユニークである必要があり、これはデバイスの組み合わせに制限を加えることになる。このためデバイス内蔵のレジスタｆ１により、識別信号ｄの出力波形パターンを可変とすることで、デバイス組み合わせ制限を緩和することができる。
【００２３】
また、デバイス内蔵のレジスタｆ２によりライト動作時のみに識別信号ｄを出力するようにする機能を有する。デバイスが双方向信号の受信時のみに識別信号ｄを出力するように設定しておくことで解決できる。即ち、アドレス・コマンドなどターゲットデバイスが常に受信である信号においては、適切且つ十分に機能するが、データなど双方向信号についてはターゲットデバイスが受信する場合だけではない。例えば、ＰＣＩバスのようにアドレス信号とデータ信号がマルチプレクスされていない場合では、受信時のみに識別信号ｄを送出する機能を有することで、信号受信時のターゲットを特定することが可能となる。
【００２４】
▲２▼：マスタ側が識別信号を出力する場合の説明
前記▲１▼はターゲット側が識別信号ｄを出力するのに対して、ここでは、マスタ側が識別信号ｄを出力するものである。
【００２５】
複数のデバイスを相互に接続するバスを有する装置において、マスタデバイス（識別信号出力手段８）が、１本または任意の複数本の信号線からなる識別用信号ｄをデバイス毎に定義されたパルス幅信号を出力し、外部測定装置６により容易にマスタデバイスを検出可能とするものである。マスタ側が識別信号ｄを出力するため、マスタを特定することが可能である。
【００２６】
生成する識別信号の出力パターンをマスタデバイスが内蔵するレジスタｆ１により変更可能とする。このため、このレジスタｆ１により、識別信号ｄの出力波形パターンを可変とすることで、デバイス組み合わせ制限を緩和することができる。
【００２７】
また、識別信号ｄの出力を、データリードあるいはライトというマスタ動作種別により切り替える機能をマスタデバイス内蔵のレジスタｆ２により変更可能とする。このため、例えば、ＰＣＩバスのようにアドレス信号とデータ信号がマルチプレクスされていない場合では、データリード（受信時）のみに識別信号ｄを送出する機能を有することで、信号受信時のマスタを特定することが可能となる。
【００２８】
（２）：ＰＣＩバス（Local Bus ）の概要の説明
図２はＰＣＩバスの概要の説明図である。図２において、パーソナルコンピュータ等の装置のＰＣＩバスには、複数のデバイスであるブリッジ（Bridge）／メモリ（ Memory ）コントローラ（Controller）１１、オーディオ（Audio ）制御部１２、モーション（Motion）／ビデオ（Video ）制御部１３、グラフィック（Graphics）制御部１４、拡張バス（Exp Bus Xface ）制御部１５、ＳＣＳＩ（Small Computer System Interface ）コントローラ１６、ＬＡＮ（Local Area Network）コントローラ１７等が接続されている。
【００２９】
ブリッジ／メモリコントローラ１１は、プロセッサ１８とＰＣＩバスの間の制御とキャッシュ（Cache ）メモリ１９とＤＲＡＭ（Dynamic Random Access Memory）２０の制御を行うものである。オーディオ制御部１２は、サウンド（音）の制御を行うものである。モーション／ビデオ制御部１３は、動画の制御を行うものである。グラフィック制御部１４は、画像の表示制御を行うものである。拡張バス制御部１５は、ＰＣＩバスと他のバスであるＩＳＡ／ＥＩＳＡ−ＭｉｃｒｏＣｈａｎｎｅｌとの間の制御を行うものである。なお、ここでは拡張バス制御部１５内にアービタが含まれているものである。ＳＣＳＩコントローラ１６は、磁気ディスク装置等の周辺装置との接続の制御を行うものである。ＬＡＮコントローラ１７は、別のコンピュータ等との接続の制御を行うものである。
【００３０】
（３）：ＰＣＩバスの信号線の接続の説明
パーソナルコンピュータ等の装置のバス接続された複数のデバイス１、２、３では、ターゲット識別信号ｄピンを持つ必要があり、各デバイスのピンは装置内部の基板上で接続される。ターゲット状態のデバイスが全く存在しない場合も当然想定されるので、この時点で識別信号ｄがフロート状態となるのを防ぐため信号レベルの電源にプルアップする。
【００３１】
図３はＰＣＩバスの信号線の接続の説明図である。図３において、複数のデバイス１、２、３に相当するブリッジ／メモリコントローラ１１、オーディオ制御部１２、グラフィック制御部１４とＰＣＩバスの信号線との接続を示している。各デバイスは、クロックＣＬＫ、フレームＦＲＡＭＥ、アドレスデータバスＡＤ（００〜３１の３２本の線で構成）、コマンド／バイトイネーブルＣ／ＢＥ（０〜３の４本の線で構成）、マスタレディＩＲＤＹ、ターゲットレディＴＲＤＹ、デバイスセレクトＤＥＶＳＥＬ、識別信号ｄの各信号線と接続されている。
【００３２】
なお、「＃」は、信号がネガティブの時に有効（負論理）であることを示している。また、フレームＦＲＡＭＥ、マスタレディＩＲＤＹ、ターゲットレディＴＲＤＹ、デバイスセレクトＤＥＶＳＥＬ、識別信号ｄの各信号線は、電源（５Ｖ、３．３Ｖなど）と抵抗５を介して接続されている。
【００３３】
（４）：識別信号にパルス幅を用いる場合の説明
各デバイスは、ターゲット状態を示す識別信号をローレベルにドライブする。識別信号は、マスタデバイスからのアドレス・コマンドをデコードした結果生成されるので、アドレス・コマンド信号を受けた後に識別信号が生成されることになる。
【００３４】
ターゲットデバイスは、アドレスフェーズにてアドレスとコマンドを受け取り、デバイスセレクトＤＥＶＳＥＬ信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。パルス幅はターゲットデバイス毎にユニークであり、このパルス幅を観測することにより、どのデバイスがターゲットであるかの特定を行う。
【００３５】
▲１▼：リード（データ転送方向が「マスタ」←「ターゲット」）の場合の説明
図４はリードの場合のＰＣＩタイミングチャートである。図４において、マスタデバイスは、フレームＦＲＡＭＥ信号（アクセスの始まりの信号）をローレベルにすると同時に、アドレス（ＡＤＤＲＥＳＳ：ターゲットデバイスを決定）とコマンド（ＢＵＳＣＭＤ：アクセスの種類が決まる）を送出した後マスタレディＩＲＤＹ信号をローレベルとする。ターゲットデバイスは、アドレスフェーズにてアドレスとリードコマンドを受け取り、デバイスセレクトＤＥＶＳＥＬ（選ばれたデバイスが出す）信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。
【００３６】
なお、アドレスの送出後、マスタレディＩＲＤＹ信号とターゲットレディＴＲＤＹ信号がローレベルの時に、アドレスデータバスＡＤによりデータ-1、データ-2、・・が送出（転送）される。また、コマンド／バイトイネーブルＣ／ＢＥの信号線には、コマンドの送出後にバイトイネーブル信号（アドレスデータバスＡＤの４バイト内のどれかを選択）が送出される。さらに、上記の例の識別信号ｄは、フロート状態でグランドへプルダウンされてもよく、この場合ターゲットはポジティブパルスを識別信号として送出する。
【００３７】
▲２▼：ライト（データ転送方向が「マスタ」→「ターゲット」）の場合の説明
図５はライトの場合のＰＣＩタイミングチャートである。図５において、ターゲットデバイスが、ライトコマンドを受けた場合に識別信号ｄを生成するものである。即ち、マスタデバイスは、フレームＦＲＡＭＥ信号をローレベルにすると同時に、アドレスとコマンドを送出した後マスタレディＩＲＤＹ信号をローレベルとする。ターゲットデバイスは、アドレスフェーズにてアドレスとコマンドを受け取り、ターゲットレディＴＲＤＹ信号をローレベルとし、デバイスセレクトＤＥＶＳＥＬ信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。
【００３８】
なお、アドレスデータバスＡＤには、アドレスの送出後にデータ-1、データ-2、・・が送出される。また、コマンド／バイトイネーブルＣ／ＢＥの信号線には、コマンドの送出後にバイトイネーブル信号ＢＥ#'s-1 、ＢＥ#'s-2 、・・が送出される。
【００３９】
▲３▼：識別信号の出力パターンを変更するレジスタの説明
例えば、ＰＣＩＣｏｎｆｉｇｕｒａｔｉｏｎ（設定）レジスタであればデバイス毎に存在する。このため、各デバイス内蔵のレジスタｆ１によりパルス幅が可変である機能を有する。この場合、バスクロック単位でパルス幅を調整できる。この場合においても、パルス幅はポジティブ・ネガティブの両方式を採用することが可能である。
【００４０】
図６はレジスタ設定の説明図であり、図６（ａ）はレジスタｆ１の説明である。図６（ａ）において、レジスタｆ１には、Ｄ７〜Ｄ０の８ビットがあり、Ｄ７〜Ｄ４はリザーブされているとする。ここで、例えばＤ３〜Ｄ０が「０、０、０、０」では、識別信号を出力しない。Ｄ３〜Ｄ０が「０、０、０、１」では、識別信号のパルス幅を１クロックとする。Ｄ３〜Ｄ０が「０、０、１、０」では、識別信号のパルス幅を２クロックとする。Ｄ３〜Ｄ０が「１、１、１、１」では、識別信号のパルス幅を１５クロックとする。
【００４１】
▲４▼：識別信号を出力する動作を変更するレジスタの説明
各デバイス内蔵のレジスタｆ２により識別信号を出力する動作を変更する機能を有する。
【００４２】
図６（ｂ）はレジスタｆ２の説明である。図６（ｂ）において、レジスタｆ２には、Ｄ７〜Ｄ０の８ビットがあり、Ｄ７〜Ｄ４はリザーブされているとする。ここで、Ｄ０が「１」では、本デバイスがデータ出力アクセス時、判別信号（識別信号ｄ）を出力する。Ｄ０が「０」では、本デバイスがデータ出力アクセスでの、判別信号（識別信号ｄ）出力応答しない。Ｄ１が「１」では、本デバイスへのデータ入力アクセス時、判別信号（識別信号ｄ）を出力する。Ｄ１が「０」では、本デバイスへのデータ入力アクセス時での、識別信号（判別信号）ｄ出力応答しない。Ｄ２が「１」では、本デバイスがターゲットとしてアクセス時、判別信号（識別信号ｄ）を出力する。Ｄ２が「０」では、本デバイスがターゲットとしてアクセス時での、判別信号（識別信号ｄ）出力応答しない。Ｄ３が「１」では、本デバイスがマスタとしてアクセス時、判別信号（識別信号ｄ）を出力する。Ｄ３が「０」では、本デバイスがマスタとしてアクセス時での、判別信号（識別信号ｄ）出力応答しない。
【００４３】
即ち、レジスタｆ２に００ｈ（ｈは１６進を示す）をライトした場合は、本デバイスは全く識別信号を出力しない。レジスタｆ２に０Ｆｈをライトした場合は、本デバイスはマスタアクセス、ターゲットアクセスいずれの場合にも、またライト／リードいずれの場合でも識別信号ｄを出力する。レジスタｆ２に０５ｈをライトした場合は、本デバイスはターゲットでデータ出力アクセス時のみ識別信号ｄを出力することになる。レジスタｆ２に０７ｈをライトした場合は、本デバイスはターゲットで、リード／ライトのいずれでも識別信号ｄを出力する。レジスタｆ２に０３ｈまたは０Ｃｈをライトした場合も、識別信号ｄは出力されない。
【００４４】
▲５▼：波形測定作業手順の説明
図７は波形測定作業手順フローチャートである。以下、図７の作業手順Ｓ１〜Ｓ４に従って説明する。
【００４５】
Ｓ１：例えば、ブリッジ／メモリコントローラ１１、グラフィック制御部１４等の測定したいデバイスを決定して作業手順Ｓ２に移る。
【００４６】
Ｓ２：プロセッサ１８等により、それぞれのレジスタｆ１にパルス幅を設定して作業手順Ｓ３に移る。
【００４７】
Ｓ３：プロセッサ１８等により、レジスタｆ２にトリガ条件（リード、ライト、マスタ、ターゲット）を設定して作業手順Ｓ４に移る。
【００４８】
Ｓ４：オシロスコープ等の外部測定装置６により、波形測定を行う。
【００４９】
（５）：識別信号にパルス数を用いる場合の説明
前記（４）ではパルス幅の違いによってアクセスデバイス判定を行なったが、パルス幅の代わりにパルス数で判別することも可能である。例えば図８に示すように、フレームＦＲＡＭＥが「ＬＯＷ」のときの「識別信号ｄ」のパルス数で、デバイスを判別することは可能である。
【００５０】
図８はリードの場合のＰＣＩタイミングチャート（パルス数）である。図８において、例えば、図６のレジスタｆ１を前記のパルス幅ではなくパルス数を決定するレジスタだとし、図１のデバイス２のレジスタｆ１に３ｈ（１６進数）を設定したときに、パルス数が３個だったときにオシロスコープの機能でトリガをかけることが可能となる。
【００５１】
また、パルス数が１個または２個の場合は、トリガがかかることはない。４個の場合は現在のオシロスコープではトリガがかかるが、簡単な外部回路を設けることで、３個のときだけパルスを出力することは可能である。または、対象のデバイスのパルス数の設定を最高値にしておけば、可能となる。
【００５２】
（６）：識別信号にパルスレベルを用いる場合の説明
更にパルス幅・パルス数の代わりにパルスレベルでトリガをかけることが可能である。図６のレジスタｆ１を「識別信号ｄ」のローレベルを決定するレジスタとし、例えば、レジスタの設定が０ｈで０Ｖ、１ｈで１Ｖ、２ｈで２Ｖ、３ｈで３Ｖ、４ｈで４Ｖとする。なお、パルスレベルは、トランジスタを使った抵抗分圧等により容易に設定できる。
【００５３】
図９はリードの場合のＰＣＩタイミングチャート（パルスレベル）である。図９において、例えば、測定対象デバイスのレジスタｆ１を２Ｖとし、現在のオシロスコープの機能のラント（Runt）トリガ機能を利用して、図のように２．０Ｖ（例えばレベルｋ）にトリガをかければ、波形測定のトリガをかけることができる。
【００５４】
以上実施の形態で説明したように、アドレス、データ、コマンドの全ての信号線の信号を観測する必要はなく、識別信号のみを観測することにより、ターゲット動作しているデバイスを特定すること、およびターゲットデバイスがデータライト動作時であることを特定することができ、ターゲットデバイスが受信状態であるときの他の各種信号を容易に観測することが可能となる。
【００５５】
〔以下付記を記載する〕
（付記１） 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスにマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備えることを特徴とした情報処理装置。
【００５６】
（付記２） 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスに他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備えることを特徴とした情報処理装置。
【００５７】
（付記３） 前記識別信号出力手段が出力する前記識別信号の出力パターンを前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした付記１又は２記載の情報処理装置。
（付記４） 前記識別信号出力手段が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした付記１又は２記載の情報処理装置。
【００５８】
（付記５） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルス幅の出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００５９】
（付記６） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルス数の出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００６０】
（付記７） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルスレベルの出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００６１】
（付記８） 複数のデバイスを相互に接続するバスを備える情報処理装置において、
前記複数のデバイスを相互に接続する１本又は複数本の信号線に、前記各デバイスがマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる識別信号を出力し、
該識別信号によりターゲット動作のデバイスを検出することを特徴としたデバイス識別方法。
【００６２】
（付記９） 複数のデバイスを相互に接続するバスを備える情報処理装置において、
前記複数のデバイスを相互に接続する１本又は複数本の信号線に、前記各デバイスが他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を出力し、
該識別信号によりマスタ動作のデバイスを検出することを特徴としたデバイス識別方法。
【００６３】
（付記１０） １本又は複数本の信号線に、マスタデバイスからアクセスを受けるターゲット動作時又は他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を出力する識別信号出力手段として、コンピュータの各デバイスを機能させるためのプログラム又はプログラムを記録したコンピュータ読取可能な記録媒体。
【００６４】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００６５】
（１）：各デバイスに、マスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる識別信号を１本又は複数本の信号線に出力する識別信号出力手段を備えるため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができる。
【００６６】
（２）：各デバイスに、他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を１本又は複数本の信号線に出力する識別信号出力手段を備えるため、１本又は複数本の少ない信号線からマスタ動作するマスタデバイスを容易に判別することができる。
【００６７】
（３）：識別信号出力手段が出力する識別信号の出力パターンを各デバイスが内蔵するレジスタにより変更可能とするため、各デバイスの識別信号の出力パターンを容易に設定することができる。
【００６８】
（４）：識別信号出力手段が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を各デバイスが内蔵するレジスタにより変更可能とするため、各デバイスの識別信号の出力を、データリード又はライトの時にのみ出力することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるＰＣＩバスの概要の説明図である。
【図３】実施の形態におけるＰＣＩバスの信号線の接続の説明図である。
【図４】実施の形態におけるリードの場合のＰＣＩタイミングチャートである。
【図５】実施の形態におけるライトの場合のＰＣＩタイミングチャートである。
【図６】実施の形態におけるレジスタ設定の説明図である。
【図７】実施の形態における波形測定作業手順フローチャートである。
【図８】実施の形態におけるリードの場合のＰＣＩタイミングチャート（パルス数）である。
【図９】実施の形態におけるリードの場合のＰＣＩタイミングチャート（パルスレベル）である。
【符号の説明】
１、２、３ デバイス
４ アービタ
５ 抵抗
６ 外部測定装置
７ レジスタ
８ 識別信号出力手段
１０ 装置
【発明の属する技術分野】
本発明は、バスに接続する各デバイスが、マスタ状態又はターゲット状態を示す識別信号を装置内部で出力し、その識別信号の変化方法の違いにより、マスタデバイス又はターゲットデバイスを外部測定装置により容易に判別できるようにした情報処理装置及びデバイス識別方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータを始めとする電子機器（装置）には複数のデバイスを接続し、データを双方向に転送することが可能なバスを搭載している。例えば、ＰＣＩ（Peripheral Component Interconnect ）バスなどがこれに相当する。このようなバスでは、バスの使用権を制御するアービタが存在し、デバイスからのバスの使用権要求を調停し、同時に２つ以上のデバイスがバスを使用しないように制御する。使用権を得たデバイスはマスタデバイスとなり、ターゲットデバイスと呼ばれるアクセス対象のデバイスとの間でデータの転送を行う。
【０００３】
ＰＣＩバスでは、ターゲットデバイスは、マスタデバイスがバス使用開始時にバス上に送出するアドレス、コマンドにより決定する。マスタデバイス以外のデバイスはバス上のアドレス、コマンドをデコードし、デバイス自信が有するリソースがアクセス対象であると判断されるときのみ応答を返す仕組みとなっている。また、どのデバイスも応答を返さない場合も想定され、この時の終了処理も規定されている。
【０００４】
従って、ＰＣＩバスを搭載する装置においては、ターゲットデバイスはアドレスとコマンドをデコード処理が必須であり、マスタデバイスとターゲットデバイス以外のデバイスからはターゲットデバイスの特定をすることは容易にできないものであった。
【０００５】
【発明が解決しようとする課題】
上記従来のものは、次のような課題があった。
【０００６】
装置（パーソナルコンピュータ等）の開発段階あるいは運用段階の障害発生時には、各デバイス間でのデータ転送が正常に行われているかどうかを確認する必要がある。近年の電子機器に搭載されているバスは動作速度が高速化しており、信号反射が無視できないので、測定対象信号の確認には信号の受信デバイス（ターゲットデバイス又はマスタデバイス）近傍で測定する必要がある。
【０００７】
バスのアクセスが行なわれている際、マスタデバイスは明確であっても、それに応答するターゲットデバイスが不明確である場合がある。例えば、ある特定のデバイスが動作不良を発生する場合オシロスコープによる波形測定が必要となる場合がある。その場合そのデバイスへのアクセスにトリガをかける方法がなく、そのことが不具合時の波形観測を困難にさせていた。
【０００８】
また、観測対象の信号の中で、データなど双方向のものにおいては、常にターゲットが信号を受信している訳ではなく、マスタデバイスがライト動作を行う場合のみ測定する必要があるが、これについても同様に波形観測は困難なものであった。
【０００９】
本発明はこのような従来の課題を解決し、識別信号のみを観測することにより、ターゲット動作しているデバイス又はマスタ動作しているデバイスを特定すること、および、デバイスがデータライト又はリード動作時であることを特定することができ、デバイスが受信状態又は送信状態であるときの他の各種信号を容易に観測することを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図である。図１において、１、２、３はデバイス、４はアービタ、５は抵抗、６は外部測定装置、７はレジスタ、８は識別信号出力手段、１０は装置である。
【００１１】
本発明は、上記従来の課題を解決するため次のような手段を有する。
【００１２】
（１）：複数のデバイス１、２、３を相互に接続するバスと、前記複数のデバイス１、２、３を相互に接続して識別信号ｄが出力される１本又は複数本の信号線と、前記各デバイス１、２、３にマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる前記識別信号ｄを出力する識別信号出力手段８を備え、前記識別信号出力手段８が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかである。このため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができる。
【００１３】
（２）：複数のデバイス１、２、３を相互に接続するバスと、前記複数のデバイス１、２、３を相互に接続して識別信号ｄが出力される１本又は複数本の信号線と、前記各デバイス１、２、３に他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる前記識別信号ｄを出力する識別信号出力手段８を備え、前記識別信号出力手段８が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかである。このため、１本又は複数本の少ない信号線からマスタ動作するマスタデバイスを容易に判別することができる。
【００１４】
（３）：前記（１）又は（２）の情報処理装置において、前記識別信号出力手段８が出力する前記識別信号ｄの出力パターンを前記各デバイス１、２、３が内蔵するレジスタ７により変更可能とする。このため、各デバイス１、２、３の識別信号ｄの出力パターンを容易に設定することができる。
【００１５】
（４）：前記（１）又は（２）の情報処理装置において、前記識別信号出力手段８が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を前記各デバイス１、２、３が内蔵するレジスタ７により変更可能とする。このため、各デバイス１、２、３の識別信号ｄの出力を、データリード又はライトの時にのみ出力することができる。
【００１６】
（５）：複数のデバイス１、２、３を相互に接続するバスを備える情報処理装置におけるデバイス識別方法において、前記複数のデバイス１、２、３を相互に接続する１本又は複数本の信号線に、前記各デバイス１、２、３がマスタデバイスからアクセスを受けるターゲット動作時に、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかであるデバイス毎に異なる識別信号ｄを出力し、該識別信号ｄによりターゲット動作のデバイスを検出する。このため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができ、ターゲット動作状態である時の他の各種信号を容易に観測することができる。
【００１７】
【発明の実施の形態】
（１）：基本的な考え方の説明
図１において、パーソナルコンピュータ等の装置１０には、デバイス１、２、３、アービタ４、抵抗５、外部測定装置６が設けてある。また、各デバイス１、２、３には、レジスタ７、識別信号出力手段８が設けてある。各デバイス１、２、３間は、アドレス信号ａの線（複数の線）、データ信号ｂの線（複数の線）、コマンド信号ｃの線（複数の線）、識別信号ｄの線（複数の線）等を含むバスで接続されている。デバイス１とアービタ４は、バス使用権要求信号ＲＥＱ１の線（複数の線）とバス使用権許諾ＧＮＴ１の線（複数の線）で接続されている。デバイス２とアービタ４は、バス使用権要求信号ＲＥＱ２の線（複数の線）とバス使用権許諾ＧＮＴ２の線（複数の線）で接続されている。また、デバイス３とアービタ４は、バス使用権要求信号ＲＥＱ３の線（複数の線）とバス使用権許諾ＧＮＴ３の線（複数の線）で接続されている。
【００１８】
なお、レジスタ７は、識別信号ｄの出力パターンを決定するレジスタｆ１と識別信号ｄを出力する動作種別を決定するレジスタｆ２を有するものである。また、抵抗５は、識別信号ｄを電源にプルアップして、フロート状態になるのを防ぐものである。
【００１９】
▲１▼：ターゲット側が識別信号を出力する場合の説明
バスに接続する各デバイス（識別信号出力手段８）が、ターゲット状態を示す識別信号ｄを装置内部で出力し共有する。その識別信号ｄの変化方法の違いにより、ターゲットデバイスを判別する。例えば、通常（非動作時）はハイレベルであるとする。この場合、デバイスは、ターゲットとして応答する場合にネガティブパルスをデバイス毎にユニークなパルス幅で出力する。
【００２０】
このように、ターゲット識別信号ｄを共有することで、バス上の信号のうち、この信号のみを観測することで、どのデバイスがターゲットとなる場合でも特定することが可能となる。波形観測時においては、最近のオシロスコープのような外部測定装置６には、パルス幅でトリガをかける方法を有するものが存在し、該手段を用いたデバイスを使用すれば、対象デバイスのターゲット動作時のみ、波形観測が可能となる。
【００２１】
識別信号ｄの線は１本であることが、ベストではあるが、２本、３本と複数本使用し、パルス幅の組み合わせで応答判別することも可能である。また、パルスについては、通常（非動作時）はローレベルで、応答する場合にポジティブパルスとする方法であってもよい。
【００２２】
デバイス毎にユニークなパルス幅で出力するために、デバイス内蔵のレジスタｆ１により識別信号のパルス幅及び信号の本数を可変とする機能を有する。予め（システム起動時等に）各デバイス毎に、パルス幅を決めるレジスタｆ１に設定しておき、その設定に合わせた信号をデバイスの受信時に出力するようにしておくことで解決できる。即ち、識別信号ｄ波形は、各デバイス間でユニークである必要があり、これはデバイスの組み合わせに制限を加えることになる。このためデバイス内蔵のレジスタｆ１により、識別信号ｄの出力波形パターンを可変とすることで、デバイス組み合わせ制限を緩和することができる。
【００２３】
また、デバイス内蔵のレジスタｆ２によりライト動作時のみに識別信号ｄを出力するようにする機能を有する。デバイスが双方向信号の受信時のみに識別信号ｄを出力するように設定しておくことで解決できる。即ち、アドレス・コマンドなどターゲットデバイスが常に受信である信号においては、適切且つ十分に機能するが、データなど双方向信号についてはターゲットデバイスが受信する場合だけではない。例えば、ＰＣＩバスのようにアドレス信号とデータ信号がマルチプレクスされていない場合では、受信時のみに識別信号ｄを送出する機能を有することで、信号受信時のターゲットを特定することが可能となる。
【００２４】
▲２▼：マスタ側が識別信号を出力する場合の説明
前記▲１▼はターゲット側が識別信号ｄを出力するのに対して、ここでは、マスタ側が識別信号ｄを出力するものである。
【００２５】
複数のデバイスを相互に接続するバスを有する装置において、マスタデバイス（識別信号出力手段８）が、１本または任意の複数本の信号線からなる識別用信号ｄをデバイス毎に定義されたパルス幅信号を出力し、外部測定装置６により容易にマスタデバイスを検出可能とするものである。マスタ側が識別信号ｄを出力するため、マスタを特定することが可能である。
【００２６】
生成する識別信号の出力パターンをマスタデバイスが内蔵するレジスタｆ１により変更可能とする。このため、このレジスタｆ１により、識別信号ｄの出力波形パターンを可変とすることで、デバイス組み合わせ制限を緩和することができる。
【００２７】
また、識別信号ｄの出力を、データリードあるいはライトというマスタ動作種別により切り替える機能をマスタデバイス内蔵のレジスタｆ２により変更可能とする。このため、例えば、ＰＣＩバスのようにアドレス信号とデータ信号がマルチプレクスされていない場合では、データリード（受信時）のみに識別信号ｄを送出する機能を有することで、信号受信時のマスタを特定することが可能となる。
【００２８】
（２）：ＰＣＩバス（Local Bus ）の概要の説明
図２はＰＣＩバスの概要の説明図である。図２において、パーソナルコンピュータ等の装置のＰＣＩバスには、複数のデバイスであるブリッジ（Bridge）／メモリ（ Memory ）コントローラ（Controller）１１、オーディオ（Audio ）制御部１２、モーション（Motion）／ビデオ（Video ）制御部１３、グラフィック（Graphics）制御部１４、拡張バス（Exp Bus Xface ）制御部１５、ＳＣＳＩ（Small Computer System Interface ）コントローラ１６、ＬＡＮ（Local Area Network）コントローラ１７等が接続されている。
【００２９】
ブリッジ／メモリコントローラ１１は、プロセッサ１８とＰＣＩバスの間の制御とキャッシュ（Cache ）メモリ１９とＤＲＡＭ（Dynamic Random Access Memory）２０の制御を行うものである。オーディオ制御部１２は、サウンド（音）の制御を行うものである。モーション／ビデオ制御部１３は、動画の制御を行うものである。グラフィック制御部１４は、画像の表示制御を行うものである。拡張バス制御部１５は、ＰＣＩバスと他のバスであるＩＳＡ／ＥＩＳＡ−ＭｉｃｒｏＣｈａｎｎｅｌとの間の制御を行うものである。なお、ここでは拡張バス制御部１５内にアービタが含まれているものである。ＳＣＳＩコントローラ１６は、磁気ディスク装置等の周辺装置との接続の制御を行うものである。ＬＡＮコントローラ１７は、別のコンピュータ等との接続の制御を行うものである。
【００３０】
（３）：ＰＣＩバスの信号線の接続の説明
パーソナルコンピュータ等の装置のバス接続された複数のデバイス１、２、３では、ターゲット識別信号ｄピンを持つ必要があり、各デバイスのピンは装置内部の基板上で接続される。ターゲット状態のデバイスが全く存在しない場合も当然想定されるので、この時点で識別信号ｄがフロート状態となるのを防ぐため信号レベルの電源にプルアップする。
【００３１】
図３はＰＣＩバスの信号線の接続の説明図である。図３において、複数のデバイス１、２、３に相当するブリッジ／メモリコントローラ１１、オーディオ制御部１２、グラフィック制御部１４とＰＣＩバスの信号線との接続を示している。各デバイスは、クロックＣＬＫ、フレームＦＲＡＭＥ、アドレスデータバスＡＤ（００〜３１の３２本の線で構成）、コマンド／バイトイネーブルＣ／ＢＥ（０〜３の４本の線で構成）、マスタレディＩＲＤＹ、ターゲットレディＴＲＤＹ、デバイスセレクトＤＥＶＳＥＬ、識別信号ｄの各信号線と接続されている。
【００３２】
なお、「＃」は、信号がネガティブの時に有効（負論理）であることを示している。また、フレームＦＲＡＭＥ、マスタレディＩＲＤＹ、ターゲットレディＴＲＤＹ、デバイスセレクトＤＥＶＳＥＬ、識別信号ｄの各信号線は、電源（５Ｖ、３．３Ｖなど）と抵抗５を介して接続されている。
【００３３】
（４）：識別信号にパルス幅を用いる場合の説明
各デバイスは、ターゲット状態を示す識別信号をローレベルにドライブする。識別信号は、マスタデバイスからのアドレス・コマンドをデコードした結果生成されるので、アドレス・コマンド信号を受けた後に識別信号が生成されることになる。
【００３４】
ターゲットデバイスは、アドレスフェーズにてアドレスとコマンドを受け取り、デバイスセレクトＤＥＶＳＥＬ信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。パルス幅はターゲットデバイス毎にユニークであり、このパルス幅を観測することにより、どのデバイスがターゲットであるかの特定を行う。
【００３５】
▲１▼：リード（データ転送方向が「マスタ」←「ターゲット」）の場合の説明
図４はリードの場合のＰＣＩタイミングチャートである。図４において、マスタデバイスは、フレームＦＲＡＭＥ信号（アクセスの始まりの信号）をローレベルにすると同時に、アドレス（ＡＤＤＲＥＳＳ：ターゲットデバイスを決定）とコマンド（ＢＵＳＣＭＤ：アクセスの種類が決まる）を送出した後マスタレディＩＲＤＹ信号をローレベルとする。ターゲットデバイスは、アドレスフェーズにてアドレスとリードコマンドを受け取り、デバイスセレクトＤＥＶＳＥＬ（選ばれたデバイスが出す）信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。
【００３６】
なお、アドレスの送出後、マスタレディＩＲＤＹ信号とターゲットレディＴＲＤＹ信号がローレベルの時に、アドレスデータバスＡＤによりデータ-1、データ-2、・・が送出（転送）される。また、コマンド／バイトイネーブルＣ／ＢＥの信号線には、コマンドの送出後にバイトイネーブル信号（アドレスデータバスＡＤの４バイト内のどれかを選択）が送出される。さらに、上記の例の識別信号ｄは、フロート状態でグランドへプルダウンされてもよく、この場合ターゲットはポジティブパルスを識別信号として送出する。
【００３７】
▲２▼：ライト（データ転送方向が「マスタ」→「ターゲット」）の場合の説明
図５はライトの場合のＰＣＩタイミングチャートである。図５において、ターゲットデバイスが、ライトコマンドを受けた場合に識別信号ｄを生成するものである。即ち、マスタデバイスは、フレームＦＲＡＭＥ信号をローレベルにすると同時に、アドレスとコマンドを送出した後マスタレディＩＲＤＹ信号をローレベルとする。ターゲットデバイスは、アドレスフェーズにてアドレスとコマンドを受け取り、ターゲットレディＴＲＤＹ信号をローレベルとし、デバイスセレクトＤＥＶＳＥＬ信号のアサートと同時に識別信号ｄの送出を開始する。識別信号ｄは、ローレベルにある定まったパルス幅でドライブされ、その後ハイレベルにドライブされフロート状態に戻る。
【００３８】
なお、アドレスデータバスＡＤには、アドレスの送出後にデータ-1、データ-2、・・が送出される。また、コマンド／バイトイネーブルＣ／ＢＥの信号線には、コマンドの送出後にバイトイネーブル信号ＢＥ#'s-1 、ＢＥ#'s-2 、・・が送出される。
【００３９】
▲３▼：識別信号の出力パターンを変更するレジスタの説明
例えば、ＰＣＩＣｏｎｆｉｇｕｒａｔｉｏｎ（設定）レジスタであればデバイス毎に存在する。このため、各デバイス内蔵のレジスタｆ１によりパルス幅が可変である機能を有する。この場合、バスクロック単位でパルス幅を調整できる。この場合においても、パルス幅はポジティブ・ネガティブの両方式を採用することが可能である。
【００４０】
図６はレジスタ設定の説明図であり、図６（ａ）はレジスタｆ１の説明である。図６（ａ）において、レジスタｆ１には、Ｄ７〜Ｄ０の８ビットがあり、Ｄ７〜Ｄ４はリザーブされているとする。ここで、例えばＤ３〜Ｄ０が「０、０、０、０」では、識別信号を出力しない。Ｄ３〜Ｄ０が「０、０、０、１」では、識別信号のパルス幅を１クロックとする。Ｄ３〜Ｄ０が「０、０、１、０」では、識別信号のパルス幅を２クロックとする。Ｄ３〜Ｄ０が「１、１、１、１」では、識別信号のパルス幅を１５クロックとする。
【００４１】
▲４▼：識別信号を出力する動作を変更するレジスタの説明
各デバイス内蔵のレジスタｆ２により識別信号を出力する動作を変更する機能を有する。
【００４２】
図６（ｂ）はレジスタｆ２の説明である。図６（ｂ）において、レジスタｆ２には、Ｄ７〜Ｄ０の８ビットがあり、Ｄ７〜Ｄ４はリザーブされているとする。ここで、Ｄ０が「１」では、本デバイスがデータ出力アクセス時、判別信号（識別信号ｄ）を出力する。Ｄ０が「０」では、本デバイスがデータ出力アクセスでの、判別信号（識別信号ｄ）出力応答しない。Ｄ１が「１」では、本デバイスへのデータ入力アクセス時、判別信号（識別信号ｄ）を出力する。Ｄ１が「０」では、本デバイスへのデータ入力アクセス時での、識別信号（判別信号）ｄ出力応答しない。Ｄ２が「１」では、本デバイスがターゲットとしてアクセス時、判別信号（識別信号ｄ）を出力する。Ｄ２が「０」では、本デバイスがターゲットとしてアクセス時での、判別信号（識別信号ｄ）出力応答しない。Ｄ３が「１」では、本デバイスがマスタとしてアクセス時、判別信号（識別信号ｄ）を出力する。Ｄ３が「０」では、本デバイスがマスタとしてアクセス時での、判別信号（識別信号ｄ）出力応答しない。
【００４３】
即ち、レジスタｆ２に００ｈ（ｈは１６進を示す）をライトした場合は、本デバイスは全く識別信号を出力しない。レジスタｆ２に０Ｆｈをライトした場合は、本デバイスはマスタアクセス、ターゲットアクセスいずれの場合にも、またライト／リードいずれの場合でも識別信号ｄを出力する。レジスタｆ２に０５ｈをライトした場合は、本デバイスはターゲットでデータ出力アクセス時のみ識別信号ｄを出力することになる。レジスタｆ２に０７ｈをライトした場合は、本デバイスはターゲットで、リード／ライトのいずれでも識別信号ｄを出力する。レジスタｆ２に０３ｈまたは０Ｃｈをライトした場合も、識別信号ｄは出力されない。
【００４４】
▲５▼：波形測定作業手順の説明
図７は波形測定作業手順フローチャートである。以下、図７の作業手順Ｓ１〜Ｓ４に従って説明する。
【００４５】
Ｓ１：例えば、ブリッジ／メモリコントローラ１１、グラフィック制御部１４等の測定したいデバイスを決定して作業手順Ｓ２に移る。
【００４６】
Ｓ２：プロセッサ１８等により、それぞれのレジスタｆ１にパルス幅を設定して作業手順Ｓ３に移る。
【００４７】
Ｓ３：プロセッサ１８等により、レジスタｆ２にトリガ条件（リード、ライト、マスタ、ターゲット）を設定して作業手順Ｓ４に移る。
【００４８】
Ｓ４：オシロスコープ等の外部測定装置６により、波形測定を行う。
【００４９】
（５）：識別信号にパルス数を用いる場合の説明
前記（４）ではパルス幅の違いによってアクセスデバイス判定を行なったが、パルス幅の代わりにパルス数で判別することも可能である。例えば図８に示すように、フレームＦＲＡＭＥが「ＬＯＷ」のときの「識別信号ｄ」のパルス数で、デバイスを判別することは可能である。
【００５０】
図８はリードの場合のＰＣＩタイミングチャート（パルス数）である。図８において、例えば、図６のレジスタｆ１を前記のパルス幅ではなくパルス数を決定するレジスタだとし、図１のデバイス２のレジスタｆ１に３ｈ（１６進数）を設定したときに、パルス数が３個だったときにオシロスコープの機能でトリガをかけることが可能となる。
【００５１】
また、パルス数が１個または２個の場合は、トリガがかかることはない。４個の場合は現在のオシロスコープではトリガがかかるが、簡単な外部回路を設けることで、３個のときだけパルスを出力することは可能である。または、対象のデバイスのパルス数の設定を最高値にしておけば、可能となる。
【００５２】
（６）：識別信号にパルスレベルを用いる場合の説明
更にパルス幅・パルス数の代わりにパルスレベルでトリガをかけることが可能である。図６のレジスタｆ１を「識別信号ｄ」のローレベルを決定するレジスタとし、例えば、レジスタの設定が０ｈで０Ｖ、１ｈで１Ｖ、２ｈで２Ｖ、３ｈで３Ｖ、４ｈで４Ｖとする。なお、パルスレベルは、トランジスタを使った抵抗分圧等により容易に設定できる。
【００５３】
図９はリードの場合のＰＣＩタイミングチャート（パルスレベル）である。図９において、例えば、測定対象デバイスのレジスタｆ１を２Ｖとし、現在のオシロスコープの機能のラント（Runt）トリガ機能を利用して、図のように２．０Ｖ（例えばレベルｋ）にトリガをかければ、波形測定のトリガをかけることができる。
【００５４】
以上実施の形態で説明したように、アドレス、データ、コマンドの全ての信号線の信号を観測する必要はなく、識別信号のみを観測することにより、ターゲット動作しているデバイスを特定すること、およびターゲットデバイスがデータライト動作時であることを特定することができ、ターゲットデバイスが受信状態であるときの他の各種信号を容易に観測することが可能となる。
【００５５】
〔以下付記を記載する〕
（付記１） 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスにマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備えることを特徴とした情報処理装置。
【００５６】
（付記２） 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスに他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備えることを特徴とした情報処理装置。
【００５７】
（付記３） 前記識別信号出力手段が出力する前記識別信号の出力パターンを前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした付記１又は２記載の情報処理装置。
（付記４） 前記識別信号出力手段が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした付記１又は２記載の情報処理装置。
【００５８】
（付記５） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルス幅の出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００５９】
（付記６） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルス数の出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００６０】
（付記７） 前記識別信号出力手段が出力するデバイス毎に異なる前記識別信号としてパルスレベルの出力パターンとすることを特徴とした付記１〜４のいずれかに記載の情報処理装置。
【００６１】
（付記８） 複数のデバイスを相互に接続するバスを備える情報処理装置において、
前記複数のデバイスを相互に接続する１本又は複数本の信号線に、前記各デバイスがマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる識別信号を出力し、
該識別信号によりターゲット動作のデバイスを検出することを特徴としたデバイス識別方法。
【００６２】
（付記９） 複数のデバイスを相互に接続するバスを備える情報処理装置において、
前記複数のデバイスを相互に接続する１本又は複数本の信号線に、前記各デバイスが他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を出力し、
該識別信号によりマスタ動作のデバイスを検出することを特徴としたデバイス識別方法。
【００６３】
（付記１０） １本又は複数本の信号線に、マスタデバイスからアクセスを受けるターゲット動作時又は他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を出力する識別信号出力手段として、コンピュータの各デバイスを機能させるためのプログラム又はプログラムを記録したコンピュータ読取可能な記録媒体。
【００６４】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００６５】
（１）：各デバイスに、マスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる識別信号を１本又は複数本の信号線に出力する識別信号出力手段を備えるため、１本又は複数本の少ない信号線からターゲット動作するターゲットデバイスを容易に判別することができる。
【００６６】
（２）：各デバイスに、他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる識別信号を１本又は複数本の信号線に出力する識別信号出力手段を備えるため、１本又は複数本の少ない信号線からマスタ動作するマスタデバイスを容易に判別することができる。
【００６７】
（３）：識別信号出力手段が出力する識別信号の出力パターンを各デバイスが内蔵するレジスタにより変更可能とするため、各デバイスの識別信号の出力パターンを容易に設定することができる。
【００６８】
（４）：識別信号出力手段が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を各デバイスが内蔵するレジスタにより変更可能とするため、各デバイスの識別信号の出力を、データリード又はライトの時にのみ出力することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるＰＣＩバスの概要の説明図である。
【図３】実施の形態におけるＰＣＩバスの信号線の接続の説明図である。
【図４】実施の形態におけるリードの場合のＰＣＩタイミングチャートである。
【図５】実施の形態におけるライトの場合のＰＣＩタイミングチャートである。
【図６】実施の形態におけるレジスタ設定の説明図である。
【図７】実施の形態における波形測定作業手順フローチャートである。
【図８】実施の形態におけるリードの場合のＰＣＩタイミングチャート（パルス数）である。
【図９】実施の形態におけるリードの場合のＰＣＩタイミングチャート（パルスレベル）である。
【符号の説明】
１、２、３ デバイス
４ アービタ
５ 抵抗
６ 外部測定装置
７ レジスタ
８ 識別信号出力手段
１０ 装置
Claims (5)
- 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスにマスタデバイスからアクセスを受けるターゲット動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備え、
前記識別信号出力手段が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかであることを特徴とした情報処理装置。 - 複数のデバイスを相互に接続するバスと、
前記複数のデバイスを相互に接続して識別信号が出力される１本又は複数本の信号線と、
前記各デバイスに他のデバイスにアクセスを行うマスタ動作時にデバイス毎に異なる前記識別信号を出力する識別信号出力手段を備え、
前記識別信号出力手段が出力する前記識別信号として、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかであることを特徴とした情報処理装置。 - 前記識別信号出力手段が出力する前記識別信号の出力パターンを前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした請求項１又は２記載の情報処理装置。
- 前記識別信号出力手段が出力する識別信号の出力を、データリード又はライトという動作種別により切り替える機能を前記各デバイスが内蔵するレジスタにより変更可能とすることを特徴とした請求項１又は２記載の情報処理装置。
- 複数のデバイスを相互に接続するバスを備える情報処理装置において、
前記複数のデバイスを相互に接続する１本又は複数本の信号線に、前記各デバイスがマスタデバイスからアクセスを受けるターゲット動作時に、パルス幅の出力パターン、パルス数の出力パターン、パルスレベルの出力パターンのいずれかであるデバイス毎に異なる識別信号を出力し、
該識別信号によりターゲット動作のデバイスを検出することを特徴としたデバイス識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142245A JP4116818B2 (ja) | 2002-05-17 | 2002-05-17 | 情報処理装置及びデバイス識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142245A JP4116818B2 (ja) | 2002-05-17 | 2002-05-17 | 情報処理装置及びデバイス識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330818A JP2003330818A (ja) | 2003-11-21 |
| JP4116818B2 true JP4116818B2 (ja) | 2008-07-09 |
Family
ID=29702583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002142245A Expired - Fee Related JP4116818B2 (ja) | 2002-05-17 | 2002-05-17 | 情報処理装置及びデバイス識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4116818B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4914253B2 (ja) * | 2007-03-09 | 2012-04-11 | 株式会社リコー | 半導体集積回路及びエラー解析方法 |
| JP6160273B2 (ja) | 2013-06-06 | 2017-07-12 | 富士通株式会社 | 半導体回路装置、及び、電子装置 |
-
2002
- 2002-05-17 JP JP2002142245A patent/JP4116818B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003330818A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7461286B2 (en) | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding | |
| US7434081B2 (en) | System and method for read synchronization of memory modules | |
| US6336159B1 (en) | Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system | |
| JP4560646B2 (ja) | ハブベースのメモリシステムにおけるダイレクトメモリアクセス用の装置および方法 | |
| US7222213B2 (en) | System and method for communicating the synchronization status of memory modules during initialization of the memory modules | |
| KR100860956B1 (ko) | 메모리 시퀀싱 힌트들을 제공하기 위한 메모리 허브 및방법 | |
| KR920006991B1 (ko) | 메모리 모듈에서 멀티플렉스되는 구성신호를 갖는 자동 사이즈조절 메모리 시스템 | |
| JP4677630B2 (ja) | 内部キャッシュおよび／またはメモリアクセス予測を持つメモリハブ | |
| US7606955B1 (en) | Single wire bus for connecting devices and methods of operating the same | |
| US7958412B2 (en) | System and method for on-board timing margin testing of memory modules | |
| US6018620A (en) | Double buffering operations between the memory bus and the expansion bus of a computer system | |
| US5448703A (en) | Method and apparatus for providing back-to-back data transfers in an information handling system having a multiplexed bus | |
| US5805905A (en) | Method and apparatus for arbitrating requests at two or more levels of priority using a single request line | |
| US5919254A (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system | |
| US5678064A (en) | Local bus-ISA bridge for supporting PIO and third party DMA data transfers to IDE drives | |
| US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
| US5574869A (en) | Bus bridge circuit having configuration space enable register for controlling transition between various modes by writing the bridge identifier into CSE register | |
| US5721882A (en) | Method and apparatus for interfacing memory devices operating at different speeds to a computer system bus | |
| KR20100039405A (ko) | 시험 장치, 회로 장치 및 프로그램 | |
| US6883057B2 (en) | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 | |
| JP4116818B2 (ja) | 情報処理装置及びデバイス識別方法 | |
| US5680591A (en) | Method and apparatus for monitoring a row address strobe signal in a graphics controller | |
| KR100975950B1 (ko) | 엑세스 제어 장치 및 엑세스 제어 방법 | |
| US5809534A (en) | Performing a write cycle to memory in a multi-processor system | |
| KR100251784B1 (ko) | 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080317 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |