JPH0843480A - Ｉｃ試験装置のｄｃユニットとｄｕｔおよびｄｕｔピンの接続選択制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 接続すべきＤＵＴ情報をソフトウェアにより
設定して接続することにより、回路の構成を簡単にし、
かつデータ収集に汎用性をもつ接続制御方法を提供す
る。 【構成】 ＤＣユニットと接続されるＤＵＴを選択する
ＣＰＵからの信号は、ＩＣ試験装置に実装されているＤ
Ｃユニット数を読み込むとともに動作させるＤＣユニッ
ト数を設定し、測定モードおよびリレー選択回路に接続
するＤＵＴを接続対象ＤＵＴ情報として設定し、リレー
選択回路でＤＣユニットと接続して測定する測定ＤＵＴ
情報を設定し、接続対象ＤＵＴ情報と測定ＤＵＴ情報を
アンドして接続ＤＵＴ情報を作成してレジスタからリレ
ー選択回路に出力する。また、ＤＣユニットと接続され
るＤＵＴのピンを選択するＣＰＵからの信号は、まずピ
ンをシリアルに測定するかパラレルに測定するかの測定
モードを決め、測定するピンに対応してピン情報をレジ
スタの対応するビットに入力してリレー選択回路に出力
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣ試験装置でＤＵ
ＴとＤＣユニットを接続選択する場合に、回路構成の負
荷を軽減するとともに汎用性の高いＤＣ測定方法を提供
するための制御方法についてのものである。

【０００２】

【従来の技術】同一機能を持つＤＵＴのＤＣ特性をＩＣ
テスタで測定する場合、一般にコストや実装スペースを
節約するために、ＩＣテスタのＤＣユニット１台に複数
のＤＵＴを装着して試験が行われる。したがって、ＤＵ
ＴとＤＣユニットの接続を切り換える接続選択制御が必
要になる。また、ＤＵＴのＤＣ特性を測定する手段とし
ては、主に一つのピンについてシリアル測定するもの
と、一度に複数のピンについてパラレル測定するものと
があるので、測定ピンとＤＣユニットの接続を切り換え
る接続制御が必要になる。

【０００３】次に、従来技術によるＤＣユニットとＤＵ
Ｔの接続選択回路の構成図を図９に示し、ＤＵＴおよび
測定ピンとＤＣユニットの接続選択制御方法を図９〜図
１１を参照して説明する。図９の１はＣＰＵ、２はレジ
スタ、３はピンスキャン回路、４はＤＣユニット、５は
リレー切替回路、６はカウンタ、７はＤＵＴ接続信号発
生回路、１０Ａ・１０ＢはＤＵＴである。図９では、任
意のＤＣユニット４にＤＵＴが２つ接続されている状態
を示している。

【０００４】図９で、カウンタ６はＣＰＵ１からのＤＵ
Ｔスキャンスタート信号を計数する。ＤＵＴ接続信号発
生回路７はＤＣユニットに接続された並列ＤＵＴ数、測
定するＤＵＴ、ＤＣユニット実装台数等の情報を入力と
し、これをもとにＤＣユニット４に接続する接続ＤＵＴ
情報信号を発生する。レジスタ２はＤＵＴ接続信号発生
回路７の出力をセットする。

【０００５】例えば、１６台のＤＣユニットで３２個の
ＤＵＴ１０を測定するとき、各ＤＣユニットには、リレ
ー切替回路を介してＤＵＴが２個づつ接続されている。
ここで、ＣＰＵ１は１回目の測定で、ＤＵＴスキャン信
号により１〜１６ＤＵＴを接続するよう選択し、２回目
の測定で１７〜３２ＤＵＴを接続するよう選択すること
により、３２個のＤＵＴの試験を行う場合には、これら
の情報が、ＤＵＴ接続信号発生回路７に入力され、それ
に応じてカウンタ６がカウントを発生させる。

【０００６】リレー切替回路５は、レジスタ２の接続Ｄ
ＵＴ情報を入力として、ＤＣユニット４と接続するＤＵ
Ｔの切り換えを行うＤＵＴ接続切替回路５Ａと、ＤＵＴ
リレー切替回路５Ａの出力を入力とし、接続されたＤＵ
Ｔに対してピンスキャン回路３からの接続ピン情報によ
りピンごとに入力する信号を切り換えるピンリレー切替
回路５Ｂ・５Ｃとを備えている。

【０００７】ピンスキャン回路３は実際にＤＣユニット
４に接続されてＤＣ測定されるＤＵＴのピンを選択する
回路であり、リレー切替回路５に対して駆動信号を出力
し、ＤＣユニット４とＤＵＴ１０Ａ・１０Ｂまたは両Ｄ
ＵＴのピンの具体的な接続を行う。

【０００８】つぎに、図９のピンスキャン回路３の具体
的な構成を図１１に示す。図１１の３Ａはピンスキャン
クロック発生器、３Ｂはゲート、３Ｃはカウンタ、３Ｄ
は一致検出回路、３Ｅはピンスキャン信号発生回路、３
Ｆはレジスタ、３Ｇはゲートである。図１１は、リレー
切替回路５に接続された状態を示している。

【０００９】図１１で、レジスタ３Ｆには、データバス
を介してあらかじめ測定指示のある測定対象ピンの情報
が設定されている。図１１で、一致検出回路３Ｄは図９
のＣＰＵ１から出力されるピンスキャンスタート信号を
検出し、ピンスキャンクロック３Ａに同期したピンスキ
ャン信号を発生させる。カウンタ３Ｃはピンスキャンク
ロック発生器３Ａのピンスキャン信号を計数し、ピンス
キャン信号発生回路３Ｅに出力する。

【００１０】計数値とレジスタ３Ｆにあらかじめ設定さ
れている測定対象ピン番号との一致がとれると、ＤＣユ
ニット４とリレー切替回路５を介して接続される測定ピ
ンが選択され、具体的にＤＵＴリレー切替回路５Ａで選
択されたＤＵＴのピンとＤＣユニット４が接続されると
ともに、ゲート３Ｇの出力は一致検出回路３Ｄに入力
し、ゲート３Ｂに対する出力を停止してカウンタ３Ｃの
計数を止めるとともに、ＣＰＵ１へ割り込み信号を発生
する。

【００１１】次に、図９の動作を説明するフローチャー
トを図１０に示す。図１０は図９の動作の概要を説明し
たもので、まず、図１０のステップ１１で図９のＣＰＵ
１はＤＵＴスキャンスタート信号を出力する。

【００１２】つぎに、ステップ１２で、図９のＤＵＴ接
続信号発生回路７に対してＤＵＴとＤＣユニットの接続
選択制御の実行指示をし、例えば、ＤＵＴ番号の若い方
から順にＤＣユニットを割り当てる等の接続選択処理を
行う。ステップ１３で、接続選択処理の終了を待ち、Ｄ
ＣユニットとＤＵＴの接続処理の終了を検出する。ステ
ップ１１〜ステップ１３はＤＵＴとＤＣユニットの接続
選択処理のフローチャートである。

【００１３】次に、ステップ１４で、ＣＰＵ１はピンス
キャン回路３にピンスキャンスタート信号を出力する。
次に、ステップ１５で図１１のピンスキャン信号発生回
路３Ｅに対して、ＤＵＴのピンとＤＣユニットの接続制
御の実行指示をし、ステップ１６で接続選択処理の終了
を待ち、ＤＣユニットとＤＵＴのピンの接続処理の終了
を検出する。ステップ１４〜ステップ１６はＤＵＴのピ
ンとＤＣユニットの接続処理のフローチャートである。

【００１４】次に、ステップ１７において実際のＤＣ測
定を行う。また、全ピンの測定を終了するまで、ステッ
プ１４からの処理を繰り返し、カウンタを進め全ピンの
測定が終了すると、測定ピン終了の割込みが発生し、Ｃ
ＰＵに対して全ピン測定終了を知らせる。さらに全ＤＵ
Ｔ終了まで、ステップ１１からの処理を繰り返すと、図
９でＤＵＴ接続信号発生回路７は全ＤＵＴ終了信号が発
生し、ＣＰＵ１に対して、全ＤＵＴ測定終了を知らせ
る。以上の動作により、全てのＤＣ測定処理が終了す
る。

【００１５】

【発明が解決しようとする課題】従来技術によるＤＵＴ
とＤＣユニットの接続選択制御方法では、ハードウェア
の負担が大きいため、ハードソフト間の応答による待ち
時間があり、高速処理を行うことができない。また、並
列測定ＤＵＴ数の増大により制御回路は肥大化し、測定
ＤＵＴの個数の違いや測定ピン数の違い、ＤＣユニット
数の違いに対する対応が容易ではない。さらに、ＤＣ測
定シーケンスがハード的に決まったものしか提供できな
いなど、汎用性を実現することが困難であった。この発
明は、この問題を解決することを目的とする。

【００１６】

【課題を解決するための手段】この目的を達成するた
め、この発明は、ＤＵＴ接続選択指示の信号を出力する
ＣＰＵと、ＣＰＵの出力を入力とし、ＤＣユニットと接
続されるＤＵＴを選択する信号をリレー選択回路に出力
するレジスタを備え、ＤＣユニットと接続されるＤＵＴ
を選択する信号は、まずＩＣ試験装置に実装されている
ＤＣユニット数を読み込むとともに動作させるＤＣユニ
ット数を設定し、測定モードおよびリレー選択回路に接
続するＤＵＴを接続対象ＤＵＴ情報として設定し、リレ
ー選択回路でＤＣユニットと接続して測定する測定ＤＵ
Ｔ情報を設定し、接続対象ＤＵＴ情報と測定ＤＵＴ情報
をアンドして接続ＤＵＴ情報を作成する。また、ピン接
続選択の信号を出力するＣＰＵと、ＣＰＵの出力を入力
とし、ＤＣユニットと接続されるＤＵＴのピンを選択す
る信号をリレー選択回路に出力する、ＤＵＴのピン数に
対応するビットをもつレジスタを備え、ＤＣユニットと
接続されるＤＵＴのピンを選択する信号は、まずピンを
シリアルに測定するかパラレルに測定するかの測定モー
ドを決め、測定するピンに対応してピン情報をレジスタ
の対応するビットに入力する

【００１７】

【作用】次に、この発明によるＤＵＴとＤＣユニットの
接続制御回路の構成を図１に示す。図１の２はレジスタ
である。図１の構成は、図９のカウンタ６とＤＵＴ接続
信号発生回路７を省略したものであり、図９のＣＰＵ１
はＤＵＴスキャンスタート信号を出力しているのに対
し、図１ではレジスタ２はＣＰＵ１よりＤＵＴ接続選択
指示の信号を入力するものである。

【００１８】次に、この発明によるＤＵＴとＤＣユニッ
トの接続選択制御方法を説明するフローチャートを図２
に示す。図２は、図１の動作の概要を説明したものであ
り、まずステップ２１でＩＣ試験装置に実装されている
ＤＣユニット数を読み込み、ステップ２２で動作させる
ＤＣユニット台数を設定し、ステップ２３でその時点で
の並列ＤＵＴモード（並列ＤＵＴ数）を求め、ステップ
２４でＤＣ測定すべきＤＵＴ情報（測定ＤＵＴ情報）を
求める。

【００１９】次に、ステップ２５で接続ＤＵＴの情報を
作成し、ステップ２６でこの情報を転送する。ステップ
２７でピンスキャン処理を行い、ステップ２８でＤＣ測
定処理を実行し、全ピンが終了するまでステップ２７か
らの処理を繰りかえす。ステップ２９で、全ピンが終了
したことを確認したら、ステップ３０で全ＤＵＴの測定
が終了したかを確認し、終了していなければステップ２
５からの処理を繰り返す。

【００２０】次に、具体的な例として、１６台のＤＣユ
ニットで３２個のＤＵＴ１０を測定するとき、ＣＰＵ１
はＤＣユニットの偶数番のソケットに接続されたＤＵＴ
において、１回目の測定で、ＤＵＴスキャン信号により
１〜１６ＤＵＴを接続するよう選択し、２回目の測定で
１７〜３２ＤＵＴを接続するよう選択する場合につい
て、図３を参照して説明する。

【００２１】図３は図１のレジスタ２の状態を説明して
いるものであり、ここでは３２ビットのレジスタを例と
して説明する。図２のステップ２１によりＤＣユニット
数が設定され、図３のアではＤＣ１からＤＣ１６までが
設定されている。次に、図２のステップ２２により１回
目の接続対象ＤＵＴ情報が設定され、図３のイではＤＵ
Ｔ１〜ＤＵＴ１６のＤＵＴを接続するように設定されて
いる。

【００２２】図２のステップ２３では並列ＤＵＴモード
を求めているが、この例では使用していない。ステップ
２４では測定ＤＵＴ情報を求めており、ＤＣユニットの
偶数番のソケットに接続されたＤＵＴの測定を行うの
で、図３のウで偶数番のビットに「１」が設定されてい
る。

【００２３】図２のステップ２５では、接続ＤＵＴ情報
を作成しており、図３イと図３ウをアンドして、ＤＵＴ
１〜ＤＵＴ１６のうち偶数のもののみが接続されるよう
に設定される。

【００２４】この情報を図１のリレー切替回路５のＤＵ
Ｔリレー切替回路５Ａに転送し、後述するピンスキャン
処理を行って全ピンにつきＤＣ測定処理を終了すると、
残りのＤＵＴについて再びステップ２５からの処理を行
う。

【００２５】再び、図２のステップ２５では、２回目の
接続対象ＤＵＴ情報を作成し、図３のオに示すようにＤ
ＵＴ１７〜ＤＵＴ３２のＤＵＴを接続するように設定さ
れている。図３カの測定ＤＵＴ情報は図３ウと同じであ
り、接続ＤＵＴ情報は図３オと図３カをアンドして、Ｄ
ＵＴ１７〜ＤＵＴ３２のうち偶数のもののみが接続され
るように設定される。以下、図２のステップ２６以降の
処理を実行し、ステップ３０で全ＤＵＴの試験が終了し
ているので、処理を終了する。以上のようにピン接続処
理がおこなわれ、ＤＣ測定が行われる。

【００２６】つぎに、この発明による測定ピンとＤＣユ
ニットの接続制御回路の構成を図５に示す。図５は、図
１と同じ構成に見えるが、図１はＤＵＴとＤＣユニット
の接続制御に着目して図９のカウンタ６とＤＵＴ接続信
号発生回路７を省略し、ＣＰＵ１でデータ処理を行っ
て、レジスタ２Ａからリレー切替回路５にデータを入力
する構成であるのに対し、図５はＤＵＴピンとＤＣユニ
ットの接続制御に着目しており、図９あるいは図１のピ
ンスキャン回路３のかわりにＣＰＵ１でデータ処理を行
って、レジスタ２Ｂからリレー切替回路５にデータを入
力する構成である。図５で、ＣＰＵ１はレジスタ２Ｂに
ピン接続選択指示信号を出力する。

【００２７】次に、この発明によるＤＵＴのピンとＤＣ
ユニットの接続選択制御方法を説明するフローチャート
を図６に示す。図６は図５の動作の概要を説明したもの
であり、ステップ６１で、たとえば図２のステップ２１
からステップ２６に示すようにＤＵＴとＤＣユニットの
接続を行い、ステップ６２で測定モード情報（シリアル
測定、パラレル測定）を求め、ステップ６３であらかじ
め指示されている測定対象ピン情報を求める。

【００２８】次に、ステップ６４で接続ピンの情報を作
成し、ステップ６５でこの情報を転送する。ステップ６
６でＤＣ測定を行い、ステップ６７で全ピンが終了する
までステップ６４からの処理を繰り返す。ステップ６８
ですべてのＤＵＴの測定が終了していなければ、ステッ
プ６１からの処理を繰り返す。

【００２９】次に、具体的な例として、ＤＵＴのピンの
１ピン目と３ピン目を測定する場合について図７を参照
して説明する。図７は図５のレジスタ２Ｂの状態を説明
しているものである。

【００３０】図６のステップ６１で測定対象のＤＵＴが
選択されると、ステップ６２により測定モードが設定さ
れ、図７のアに示すように、たとえば「０１」でシリア
ル測定モード、「１０」でパラレル測定モードと決めら
れているうちのいずれかを設定する。

【００３１】次に、シリアル測定モードの場合、図６の
ステップ６３で、測定対象ピン情報を求め、この例で
は、ＤＵＴの１ピン目と３ピン目を測定するので、図７
のイに示すように左から１番目と３番目に「１」が設定
されている。次に、ステップ６４で接続ピン情報を作成
するが、測定モードがＤＵＴのピンを１ピンづつ測定す
るシリアル測定モードなので、１回目の測定での接続ピ
ン情報として、図７のウに示すように１ピン目に接続す
る情報を作成する。

【００３２】ここで、ＤＣ測定処理が終了すると、図６
のステップ６７で全ピン終了かどうか判定され、全ピン
終了ではないので再びステップ６４からの処理を行い、
図７のエに示すように３ピン目に接続する情報を作成す
る。以下、図６のステップ６５以降の処理を実行し、ス
テップ６８で全ＤＵＴの測定が終了したら処理を終了す
る。

【００３３】図７のオはパラレル測定モードの時の測定
ピン情報の例であり、図７イを同じである。パラレル測
定の場合は１度に複数ピンの測定を行うため、図７オの
測定ピン情報を接続ピン情報として、図６のステップ６
４で図７のカに示すようにそのまま転送し、試験を行
う。以上のように、レジスタの情報をもとにリレー切替
回路を駆動し、具体的に測定ピンとＤＣユニットの接続
を行い、ＤＣ測定が行われる。

【００３４】

【実施例】次に、この発明によるＤＵＴとＤＣユニット
を接続する実施例の動作フローチャートを図４を参照し
て説明する。図４はＤＵＴ選択制御方法を説明するフロ
ーチャートである。従来の技術では、ＤＵＴに注目し接
続選択した後、各ピンを順次接続し、測定することしか
できなかったが、この発明では、測定の方法としてさま
ざまな汎用性をもたせることができる。

【００３５】図４のステップ４１〜ステップ４４は図２
のステップ２１〜ステップ２４と同じであるが、図４の
ステップ４５でピン接続処理が行われ、次に、ステップ
４６で接続すべきＤＵＴ情報をもとめ、ステップ４７で
転送を指示し、ステップ４８でＤＣ測定を行うことによ
り、任意のピンに着目し、そのときの各ＤＵＴのＤＣ測
定を行うことができる。

【００３６】次に、ＤＵＴのピンとＤＣユニットを接続
する実施例の動作フローチャートを図８を参照して説明
する。図８はピン選択制御方法を説明するフローチャー
トである。従来の技術では、ＤＵＴに注目し接続選択し
た後、各ピンを順次接続し、測定することしかできなか
ったが、この発明では、測定の方法としてさまざまな汎
用性をもたせることができる。

【００３７】図８では、ステップ８１で測定モード情報
を求め、ステップ８２ではあらかじめ指示されている測
定ピンを求める。ステップ８３はステップ８１・８２で
得た情報をもとに、実際にこれから接続すべきピン情報
を作成し、ステップ８４で図５のレジスタ２Ｂへ転送す
る。これによりリレー切替回路５はレジスタ２Ｂの情報
をもとにされ、具体的に測定ピンとＤＣユニットの接続
を行なう。

【００３８】ここで、ステップ８５でＤＵＴ接続処理が
行なわれ、ステップ８６でＤＣ測定を行うことにより、
任意のピンに着目し、そのときの各ＤＵＴのＤＣ測定を
行うことができる。

【００３９】

【発明の効果】この発明によれば、従来の処理と比較し
てＣＰＵによる処理は多くなるが、ハードウェアの構成
は、接続すべきＤＵＴ情報がソフトウェアにより設定さ
れるので、設定されたデータをそのまま接続するだけで
よく、ハードウェアの構成を簡単にすることができ、回
路的に負荷が低減される。したがって、今後増え続ける
であろう並列ＤＵＴ数によるハードの回路肥大を未然に
防ぐことができる。

【００４０】また、従来の技術では、ＤＵＴに注目し接
続選択した後、各ピンを順次接続して測定する方法しか
できなかったが、この発明によれば測定順序を変えるこ
とにより測定データの収集順序をかえることができ、デ
ータ収集について汎用性を持たせることができる。

【００４１】さらに、従来技術では、接続ＤＵＴが測定
ＤＵＴ数とＤＣユニット数で自動的に決定されていた
が、この発明によれば、例えば、図２のステップ２４の
測定ＤＵＴ情報を、外部から指示した任意のＤＵＴ情報
に置き換えることにより、任意のＤＵＴに着目した測定
を実現することができ、測定ピン数の変更あるいは測定
シーケンスの変更にも、容易に対応できることになる。
これにより汎用性にすぐれた環境を提供することができ
る。

【図面の簡単な説明】

【図１】この発明によるＤＵＴとＤＣユニットの接続制
御回路の構成図である。

【図２】この発明によるＤＵＴとＤＣユニットの接続選
択制御方法を説明するフローチャートである。

【図３】図１のレジスタ２の状態説明図である。

【図４】この発明によるＤＵＴとＤＣユニットを接続す
る実施例の動作フローチャートである。

【図５】この発明による測定ピンとＤＣユニットの接続
制御回路の構成図である。

【図６】この発明によるＤＵＴのピンとＤＣユニットの
接続選択制御方法を説明するフローチャートである。

【図７】図５のレジスタ２Ｂの状態説明図である。

【図８】ＤＵＴのピンとＤＣユニットを接続する実施例
の動作フローチャートである。

【図９】従来技術によるＤＣユニットとＤＵＴの接続選
択回路の構成図である。

【図１０】図９の動作を説明するフローチャートであ
る。

【図１１】図９のピンスキャン回路３の具体的な構成図
である。

【符号の説明】

１ ＣＰＵ ２ レジスタ ３ ピンスキャン回路 ４ ＤＣユニット ５ リレー切替回路 １０Ａ・１０Ｂ ＤＵＴ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＤＵＴ接続選択指示の信号を出力するＣ
   ＰＵと、前記ＣＰＵの出力を入力とし、ＤＣユニットと
   接続されるＤＵＴを選択する信号をリレー選択回路に出
   力するレジスタを備え、 前記ＤＣユニットと接続されるＤＵＴを選択する信号
   は、まずＩＣ試験装置に実装されているＤＣユニット数
   を読み込むとともに動作させるＤＣユニット数を設定
   し、測定モードおよびリレー選択回路に接続するＤＵＴ
   を接続対象ＤＵＴ情報として設定し、前記リレー選択回
   路でＤＣユニットと接続して測定する測定ＤＵＴ情報を
   設定し、接続対象ＤＵＴ情報と測定ＤＵＴ情報をアンド
   して接続ＤＵＴ情報を作成することを特徴とするＩＣ試
   験装置のＤＣユニットとＤＵＴおよびＤＵＴピンの接続
   選択制御方法。
2. 【請求項２】 ピン接続選択の信号を出力するＣＰＵ
   と、前記ＣＰＵの出力を入力とし、ＤＣユニットと接続
   されるＤＵＴのピンを選択する信号をリレー選択回路に
   出力する、ＤＵＴのピン数に対応するビットをもつレジ
   スタを備え、 前記ＤＣユニットと接続されるＤＵＴのピンを選択する
   信号は、まずピンをシリアルに測定するかパラレルに測
   定するかの測定モードを決め、測定するピンに対応して
   ピン情報を前記レジスタの対応するビットに入力するこ
   とを特徴とするＩＣ試験装置のＤＣユニットとＤＵＴお
   よびＤＵＴピンの接続選択制御方法。