KR20020006253A - 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법 - Google Patents

반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법 Download PDF

Info

Publication number
KR20020006253A
KR20020006253A KR1020000039819A KR20000039819A KR20020006253A KR 20020006253 A KR20020006253 A KR 20020006253A KR 1020000039819 A KR1020000039819 A KR 1020000039819A KR 20000039819 A KR20000039819 A KR 20000039819A KR 20020006253 A KR20020006253 A KR 20020006253A
Authority
KR
South Korea
Prior art keywords
measurement
tester
semiconductor device
test
input
Prior art date
Application number
KR1020000039819A
Other languages
English (en)
Inventor
윤대성
이상경
Original Assignee
윤대성
이수종
학교법인 두원학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤대성, 이수종, 학교법인 두원학원 filed Critical 윤대성
Priority to KR1020000039819A priority Critical patent/KR20020006253A/ko
Publication of KR20020006253A publication Critical patent/KR20020006253A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 테스트에 사용되는 테스터 및 그 테스트 방법에 관한 것이다. 본 발명에 따르면, 반도체 디바이스 테스터에 바이어스 리미터 기능을 추가하여 내부 릴레이의 파손 및 오동작으로 인한 오측을 방지하여 생산성을 향상시키고, 정도를 측정함에 있어서도 종래의 저항 박스를 이용하는 대신 소프트적으로 변경함으로써 보다 정밀한 측정이 가능해지도록 한다. 또한, 데이터 분포도, 불량내역, 릴레이 접점표시등과 같은 측정결과를 도스 환경에서 그래픽 모드로 화면상에서 작업자가 확인 가능하도록 함으로써 공정 데이터 분석 및 생산성 향상을 꾀하며, 테스트 장비에 랜 카드를 부착하여 사무실에서도 현장의 측정장비별 작업현황을 확인할 수 있어 신속적인 대책을 마련한다.

Description

반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트 방법{tester and testing method for a characteristic test of semiconductor device}
본 발명은 반도체 디바이스를 테스트하기 위한 테스터에 관한 것으로서, 보다 상세하게는 반도체 디바이스를 테스트하기 위한 범용 테스터 및 그 테스트 방법에 관한 것이다.
일반적으로, 반도체 디바이스는 웨이퍼 상태 또는 패키징이 완료된 후 테스터 장비에 의해 성능이 테스트된다. 이러한 테스트 장비에 대한 신뢰성 및 데이터 프로세싱 기능은 일부 선진국, 예를 들면 일본, 미국에서는 보편화되어 있으나, 국내에서는 아직 초보적인 단계를 벗어나지 못하고 있는 실정이다.
따라서, 바이어스 리미터가 없어 과전류에 의한 내부 릴레이의 수명이 단축되고, 정밀 저항 박스를 이용하여 정도를 측정하므로 효율성이 떨어진다. 그리고, 데이터 프로세싱 기능이 전무하다는 단점이 있다.
우리나라에서 생산되는 반도체가 전세계적으로 보급되는 것에 비하여, 이처럼 반도체 디바이스를 테스트하기 위한 테스트 회로에 대한 연구가 미비한 바, 본 분야에서는 이러한 테스트 회로에 대한 연구가 절실히 요구되어진다.
따라서 본 발명의 목적은, 상기한 종래의 문제점을 해결할 수 있는 반도체 디바이스를 테스트하기 위한 테스터 및 그 테스트 방법을 제공함에 있다.
본 발명의 다른 목적은, 내부 릴레이의 수명이 단축되는 문제점을 해소할 수 있는 반도체 디바이스를 테스트하기 위한 테스터 및 그 테스트 방법을 제공함에 있다.
본 발명의 다른 목적은, 정도를 보다 정확하게 측정할 수 있는 반도체 디바이스를 테스트하기 위한 테스터 및 그 테스트 방법을 제공함에 있다.
상기한 목적들을 달성하기 위하여 본 발명에서는, 내부 릴레이의 파손 및 오동작을 방지하기 위한 바이어스 리미터 기능부를 포함하여, 소프트웨어적으로 정밀도를 측정함을 특징으로 하는 반도체 디바이스를 테스트하기 위한 테스터를 제공한다.
또한, 상기한 목적들을 달성하기 위하여 본 발명에서는, 시스템의 데이터 저장부에 전압 측정프로그램을 입력시키는 단계와; 디바이스 언더 테스터 박스에서 발생되는 스타트신호를 테스트 헤드 메트릭스를 거쳐 테스트 헤드 제어부로 전달하는 단계와; 테스트 메모리에 저장된 프로그램을 계측회로의 디지털 파워 서플라이 출력신호와 측정 입력신호를 이용하여 상기 디바이스 언더 테스터 박스와 연결시키는 단계와; 에이디씨 입력이 미리 설정된 측정범위내에 적용되는지 여부를 판단하여, 범위를 벗어나면 불량처리하고 범위내를 만족하면 다음 측정을 진행하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 테스트 방법을 제공하다.
도 1은 본 발명의 실시예에 따른 반도체 디바이스를 테스트하기 위한 테스터의 시스템 블록도이다.
도 2는 상기 도 1에 도시되어 있는 시스템 블록도의 동작 흐름도이다.
도 3은 연산증폭기의 오프셋 전압측정 방법을 설명하기 위한 회로도이다.
도 4는 릴레이로 인한 오동작을 방지하기 위한 보호회로도이다.
도 5는 상기 도 4에 도시되어 있는 보호회로의 동작 흐름도이다.
이하, 본 발명의 바람직한 실시예를 제시된 도면들을 참조하여 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 디바이스를 테스트하기 위한 테스터의 시스템 블록도이며, 도 2는 상기 도 1에 도시되어 있는 시스템 블록도의 동작 흐름도이다.
도 1 및 도 2를 참조하면, 제100단계에서는 시스템 램/롬(1)에 CRT 메모리(2) 및 키보드(3)를 이용하여 측정프로그램을 입력시킨다. 이때, 시스템 타이머(4)를 사용할 수 있는 내용을 저장시킨다. 제102단계에서 DUT(Device Under Tester) 박스에서 스타트(수동/자동)신호가 인가되면, 제104단계에서 테스트 헤드 메트릭스(5)를 거쳐 각 핀에 입력되는 신호가 제어되기 위해 제106단계에서 테스트 헤드 제어부(6)에 전달된다. 또한, 제108단계에서는 테스트 메모리(7)에 저장된 프로그램을 마이크로프로세서를 이용하여 계측회로의 DPS(Digital Power Supply)출력신호와 측정 입력신호를 이용하여 제110단계에서 테스터 제어를 하여 핀을 상기 DUT 와 연결시킨다. 그리고 나서, 제112단계에서는 ADC(Analog to Digital Converter)입력을 측정하고, 제114단계에서는 측정범위내에 적용되는지 여부를 비교하여 범위를 벗어나면 불량처리하고 범위내를 만족하면 다음 조건으로 측정을 계속한다. 제116단계에서는 최종적으로 제시한 모든 측정조건을 만족하면 패스 신호를 보내고 테스트 종료를 나타내는 테스트 엔딩 신호를 보낸다.
상기한 테스트 회로를 통해 측정 가능한 소자는 바이폴라 리니어 IC(연산증폭기, 트랜지스터 어레이, 리셋 IC, 오디오 소자의 직류항목)이며, 도 3에 연산증폭기의 오프셋 전압측정 방법을 설명하기 위한 회로도를 나타내었다.
도면을 참조하면, 소자에 대한 측정 회로를 구성한다. 즉, 도시된 바와 같이, 연산증폭기(10)의 두 입력단(IN1,IN2)에 저항 R1, R2를 병렬연결하고, 상기 저항 R2와 입력단 IN1 사이에는 저항 R4를 연결한다. 그리고, 상기 저항 R1과 출력단 OUT 사이에는 저항 R3 및 전압측정회로(12)를 형성한다.
입력단을 접지시킨 상태에서 출력단을 통해 흐르는 출력 전압을 측정한다. 즉, 측정 대상 소자의 주변 회로는 수동 또는 자동으로 측정하기 때문에 측정 지그를 제작하고 측정 항목별 프로그램을 입력하여 그 결과를 출력시킨다. 한 측정항목의 예로서 KIA4558P 연산증폭기의 입력오프셋 항목을 측정하는 것으로 입력단자를 접지시키고 출력 전압을 측정한다. 이때 규격은 ±0.5볼트 이하가 되어야 한다. 보통 증폭도를 100 또는 1000으로 한다. 여기서는 100으로 하여 실제 오프셋 전압은 ±5mV 이하가 된다.
도 4는 릴레이로 인한 오동작을 방지하기 위한 보호회로를 나타낸다.
도면을 참조하면, 디지털 아날로그 변환기(DAC)(20)의 출력단에 연산증폭기, 저항, 바이폴라 트랜지스터등으로 구성된 보호회로(22)가 형성되어 있다. 상기 DAC(20)를 출력되는 전류나 전압을 검출하여 출력측에 연결된 트랜지스터를 통해 접지로 흘러 빠지게 한다. 도 5에는 상기 도 4에 도시되어 있는 보호회로의 동작 흐름도가 도시되어 있다.
도 5를 참조하면, 제200단계에서는 DAC(20)의 출력을 검출하고, 제202단계에서는 리미터내의 존재유무를 판단한다. 리미터내에 존재하지 않을 경우에는 제204단계로 진행되어 출력단으로 신호를 전송한다. 그리고 제206단계에서는 출력단 동작을 제어한다. 한편, 상기 제202단계에서 리미터내에 존재할 경우에는 바로 종료된다.
상기한 본 발명에 따른 테스트 회로는 반도체 디바이스를 웨이퍼 상태 또는 패키지 상태에서 측정할 수 있는 테스트 회로로서, 전압을 인가하여 전류를 측정하고, 전류를 인가하여 전압을 측정할 수 있으며 차 전압을 인가하여 소자의 핀에서 전압을 측정할 수 있다.
이처럼, 종래에는 테스터를 제어하기 위해 설비내의 CPU와 외부의 컴퓨터를 동시에 사용하고 있는데 비하여, 본 발명에서는 컴퓨터 1대로 설비를 제어할 수 있다. 또한, 종래에는 설비의 정도를 확인하기 위하여 정밀 저항 박스를 이용하여 관리함으로써 정도 측정을 위해 연결 케이블을 설비에서 빼내고 하기 때문에 오측이 유발되었다. 그러나, 본 발명에서는 이러한 문제점을 해소하기 위하여 보드를 제작하고 프로그램을 이용하여 자동적으로 정도를 보정할 수 있는 장점이 있다.
또한, 종래에는 각 레인지 별로 많은 릴레이가 부착되어 있고 자동 측정을 할 때 릴레이가 오동작이 발생되어 제품 측정에 영향을 미쳤다. 따라서, 본 발명에서는 이러한 문제점을 해소하기 위하여 출력단에 보호회로를 설계하여 과전류 발생시 0.6볼트가 되어 회로동작으로 부하의 전류를 줄여주는 방법을 적용하였다.
또한, 종래에는 500mA까지의 소자를 측정할 수 있었으나, 본 발명에서는 1A급의 소자를 측정할 수 있도록 개선하였다.
이상에서 설명한 것은 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 기술분야에서 통상의 지식을 가진 자라면 누구든지 변경 실시가 가능할 것이다.
상술한 바와 같이, 본 발명에서는 반도체 디바이스 테스터에 바이어스 리미터 기능을 추가하여 내부 릴레이의 파손 및 오동작으로 인한 오측을 방지하여 생산성을 향상시킨다. 또한, 정도를 측정함에 있어서도 종래의 저항 박스를 이용하는 대신 소프트적으로 변경함으로써 보다 정밀한 측정이 가능해진다.
또한, 데이터 분포도, 불량내역, 릴레이 접점표시등과 같은 측정결과를 도스 환경에서 그래픽 모드로 화면상에서 작업자가 확인 가능하도록 함으로써 공정 데이터 분석 및 생산성 향상을 꾀할 수 있다. 또한, 테스트 장비에 랜 카드를 부착하여 사무실에서도 현장의 측정장비별 작업현황을 확인할 수 있어 신속적인 대책을 마련할 수 있다.

Claims (4)

  1. 반도체 디바이스를 테스트하기 위한 테스터에 있어서:
    내부 릴레이의 파손 및 오동작을 방지하기 위한 바이어스 리미터 기능부를 포함하여 소프트웨어적으로 정밀도를 측정함을 특징으로 하는 반도체 디바이스를 테스트하기 위한 테스터.
  2. 제 1항에 있어서, 상기 테스터는 반도체 디바이스를 웨이퍼 상태 또는 패키지 상태에서 테스트함을 특징으로 하는 테스터.
  3. 반도체 디바이스의 테스트 방법에 있어서:
    시스템의 데이터 저장부에 전압 측정프로그램을 입력시키는 단계와;
    디바이스 언더 테스터 박스에서 발생되는 스타트신호를 테스트 헤드 메트릭스를 거쳐 테스트 헤드 제어부로 전달하는 단계와;
    테스트 메모리에 저장된 프로그램을 계측회로의 디지털 파워 서플라이 출력신호와 측정 입력신호를 이용하여 상기 디바이스 언더 테스터 박스와 연결시키는 단계와;
    에이디씨 입력이 미리 설정된 측정범위내에 적용되는지 여부를 판단하여, 범위를 벗어나면 불량처리하고 범위내를 만족하면 다음 측정을 진행하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 테스트 방법.
  4. 제 3항에 있어서, 상기 반도체 디바이스는 웨이퍼 상태 또는 패키지 상태에서 테스트함을 특징으로 하는 반도체 디바이스의 테스트 방법.
KR1020000039819A 2000-07-12 2000-07-12 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법 KR20020006253A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039819A KR20020006253A (ko) 2000-07-12 2000-07-12 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039819A KR20020006253A (ko) 2000-07-12 2000-07-12 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법

Publications (1)

Publication Number Publication Date
KR20020006253A true KR20020006253A (ko) 2002-01-19

Family

ID=19677543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039819A KR20020006253A (ko) 2000-07-12 2000-07-12 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법

Country Status (1)

Country Link
KR (1) KR20020006253A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094808A (ko) * 2002-06-07 2003-12-18 이종길 PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628268A (en) * 1982-11-18 1986-12-09 Mitsubishi Denki Kabushiki Kaisha Test device for testing an actuator circuit
KR950007220A (ko) * 1993-08-27 1995-03-21 김인석 복합 계전기
JPH0843480A (ja) * 1994-07-29 1996-02-16 Ando Electric Co Ltd Ｉｃ試験装置のｄｃユニットとｄｕｔおよびｄｕｔピンの接続選択制御方法
KR19980048996A (ko) * 1996-12-19 1998-09-15 문정환 전압 레벨 검출 회로
KR20000015383A (ko) * 1998-08-28 2000-03-15 이종수 디지탈 계전기의 오차 보정방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628268A (en) * 1982-11-18 1986-12-09 Mitsubishi Denki Kabushiki Kaisha Test device for testing an actuator circuit
KR950007220A (ko) * 1993-08-27 1995-03-21 김인석 복합 계전기
JPH0843480A (ja) * 1994-07-29 1996-02-16 Ando Electric Co Ltd Ｉｃ試験装置のｄｃユニットとｄｕｔおよびｄｕｔピンの接続選択制御方法
KR19980048996A (ko) * 1996-12-19 1998-09-15 문정환 전압 레벨 검출 회로
KR20000015383A (ko) * 1998-08-28 2000-03-15 이종수 디지탈 계전기의 오차 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094808A (ko) * 2002-06-07 2003-12-18 이종길 PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술

Similar Documents

Publication Publication Date Title
KR100187727B1 (ko) 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템
US5521513A (en) Manufacturing defect analyzer
CN108572310B (zh) 电路测试方法
US5621312A (en) Method and apparatus for checking the integrity of a device tester-handler setup
JP5183447B2 (ja) 試験装置および診断方法
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US5043655A (en) Current sensing buffer for digital signal line testing
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
CN113504395A (zh) 一种用于检测ate通道连通性的方法
KR20020006253A (ko) 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
US6075377A (en) Method of confirming connecting states of signal terminals in a semiconductor device
US7152012B2 (en) Four point measurement technique for programmable impedance drivers RapidChip and ASIC devices
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
JP2006189340A (ja) 半導体デバイスの検査システムおよび検査方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2000208569A (ja) 測定装置及び測定方法
US9939488B2 (en) Field triage of EOS failures in semiconductor devices
TWI837998B (zh) 訊號切換及驗證裝置和訊號驗證系統
CN117310589A (zh) 一种晶圆测试系统的异常检测方法、装置及介质
US6720788B2 (en) High resolution current measurement method
KR100470989B1 (ko) 검증용프로우브카드
KR20010081625A (ko) 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법
JP2002189054A (ja) 半導体素子の信頼性試験装置
KR0179093B1 (ko) 테스트 어댑터 보드 체크기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application