CN110870008B - 存储器回送系统及方法 - Google Patents

存储器回送系统及方法 Download PDF

Info

Publication number
CN110870008B
CN110870008B CN201880041777.9A CN201880041777A CN110870008B CN 110870008 B CN110870008 B CN 110870008B CN 201880041777 A CN201880041777 A CN 201880041777A CN 110870008 B CN110870008 B CN 110870008B
Authority
CN
China
Prior art keywords
signal
memory device
loopback
loop
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880041777.9A
Other languages
English (en)
Other versions
CN110870008A (zh
Inventor
D·D·维尔莫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202311390722.8A priority Critical patent/CN117349120A/zh
Publication of CN110870008A publication Critical patent/CN110870008A/zh
Application granted granted Critical
Publication of CN110870008B publication Critical patent/CN110870008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G06F9/381—Loop buffering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明的一个实施例描述一种存储器系统，所述存储器系统可包含可存储数据的一或多个存储器装置。所述存储器装置可接收命令信号以存取所述经存储数据作为回送信号。所述存储器装置可在正常操作模式、回送操作模式、检索操作模式、非反相直通操作子模式及反相直通操作子模式中操作。所述操作模式有利于传输所述回送信号用于监测存储器装置操作的目的。使用所述操作模式的选择性反相技术可在传输期间保护所述回送信号的完整性。

Description

存储器回送系统及方法
背景技术
本发明大体上涉及存储器装置，且更特定来说，涉及监测存储器装置的操作。
本章节希望向读者介绍可能与下文描述及/或主张的本技术的各种方面相关的所属领域的各种方面。据信，此论述有助于向读者提供背景信息以有利于更好理解本发明的各种方面。因此，应了解，这些陈述应在此意义上阅读且并不作为对现有技术的认可。
一般来说，计算系统可包含在操作中经由电信号传达信息的电子装置。举例来说，计算系统可包含通信地耦合到存储器装置(例如在双列直插式存储器模块(DIMM)上实施的动态随机存取存储器(DRAM)装置)的处理器。以此方式，处理器可与存储器装置通信以例如检索可执行指令、检索将由处理器处理的数据及/或存储从处理器输出的数据。
为有利于改进操作可靠性，可例如通过主机控制器监测存储器装置的操作以有利于对存储器装置的操作进行除错及/或对存储器装置的操作执行诊断。在一些例子中，可基于分析指示输入到存储器装置及/或从存储器装置输出的数据的信号而监测所述存储器装置的操作。换句话说，操作监测的准确度可受从存储器装置返回的此类信号的完整性影响。
附图说明
在阅读以下具体实施方式且参考图式时可更好理解本发明的各种方面，在图式中：
图1是根据实施例的计算系统的框图；
图2是根据实施例的图1的计算系统中的存储器模块的框图；
图3是根据实施例的图2的存储器模块中的存储器装置的框图；
图4是根据实施例的用于操作图2的存储器模块的过程的流程图；
图5是根据实施例的用于确定回送参数的过程的流程图；
图6是根据实施例的用于在存储器装置中选择性地启用或停用反相的过程的流程图；
图7是根据实施例的用于确定回送选通信号的过程的流程图；
图8是根据实施例的图3的存储器装置中的选通信号、数据信号、回送数据信号及回送选通信号的时序图；
图9是根据实施例的用于在直通子模式中操作图3的存储器装置的过程的流程图；
图10是根据实施例的非反相回送信号的时序图；及
图11是根据实施例的选择性反相回送信号的时序图。
具体实施方式
下文将描述本发明的一或多个特定实施例。这些所描述实施例仅为当前所揭示技术的实例。另外，为提供这些实施例的简洁描述，本说明书中可能并未描述实际实施方案的全部特征。应明白，如在任何工程或设计项目中，在任何此实际实施方案的开发中，必须作出许多实施方案特定决策以实现可能随实施方案变化的开发者的特定目标，例如符合系统相关及业务相关约束。此外，应明白，此开发工作可为复杂的且耗时的，但对于受益于本发明的所属领域的一般技术人员来说，仍可为常规设计、制作及制造任务。
当介绍本发明的各种实施例的元件时，冠词“一”及“所述”希望意味着存在所述元件中的一或多者。术语“包括”、“包含”及“具有”希望为包含性的且意味着存在除所列元件外的额外元件。另外，应了解，对本发明的“一个实施例”或“实施例”的引用并不希望被解释为排除存在也并有所叙述特征的额外实施例。
一般来说，计算系统可包含在操作中经由电信号传达信息的电子装置。举例来说，计算系统中的电子装置可包含通信地耦合到存储器的处理器。以此方式，处理器可与存储器通信以检索可执行指令、检索将由处理器处理的数据及/或存储从处理器输出的数据。
为有利于监测存储器的操作，本发明提供用于通过一或多个存储器装置实施回送路径的技术，所述回送路径能够反馈指示存储器装置操作的回送信号。在一些实施例中，存储器装置可至少部分基于例如输出到处理器的数据(例如，DQ)信号及/或选通(例如，DQS)信号产生回送信号。随着操作频率持续增大以有利于提供增大的数据传送速度，在一些实施例中，存储器装置可例如通过使用具有对应选通信号的频率的1/4的回送选通信号取样每第四个位而产生与对应数据信号相比具有较低频率的回送信号。
另外，在一些实施例中，回送路径可经实施以将多个存储器装置与例如存储器模块上的回送引脚串联连接。换句话说，可通过连接于菊链中的多个存储器装置实施回送路径。在此类实施例中，举例来说，在通过主机控制器分析由目标存储器装置产生的回送信号以监测(例如，除错及/或诊断)所述目标存储器装置的操作之前，可通过多个其它存储器装置传输所述回送信号。换句话说，操作监测的准确度可受回送信号的信号完整性影响。
在一些例子中，举例来说，归因于过程变化、电压变化及/或温度变化，经由菊链回送路径传输回送信号可能引入回送信号的失真。事实上，归因于存储器装置内的组件的固有性质，此类变化可引起回送信号失真。举例来说，存储器装置(例如，相对于目标存储器装置在下游)可包含至少部分基于经接收回送信号产生输出回送信号的切换组件(例如，装置)。特定来说，经接收回送信号中的边缘(例如，从逻辑高转变到逻辑低，或反之亦然)可驱动经产生回送信号中的边缘。
然而，在一些例子中，回送信号使切换组件从逻辑高转变到逻辑低所花费的时间可能不同于回送信号使切换组件从逻辑低转变到逻辑高所花费的时间。当连接成菊链时，此类时序差异可通过多个存储器装置传播。举例来说，此类时序差异可导致使用经接收回送信号的缓慢边缘驱动经产生回送信号的缓慢边缘，借此叠加时序差异的影响。
为有利于改进存储器诊断及/或除错，本发明提供有利于改进例如在经由菊链回送路径将回送信号传输到回送引脚时的回送信号完整性的技术。在一些实施例中，可控制存储器装置以在将经接收回送信号输出到后续(例如，下游)存储器装置之前选择性地使所述经接收回送信号反相。以此方式，可使用经接收回送信号的缓慢边缘(例如，逻辑低到逻辑高)驱动输出回送信号的快速边缘(例如，逻辑高到逻辑低)，借此减小此类时序变化跨多个存储器装置叠加的可能性。
为帮助说明，在图1中展示包含处理器12及存储器系统14的计算系统10的实例。计算系统10可为任何合适计算产品，例如手持式计算装置、桌面型计算装置、笔记型计算装置及类似者。应明白，所描绘计算系统10仅希望为说明性的而非限制性的。特定来说，在一些实施例中，可将所描绘组件组合成更少组件或分离到额外组件中，举例来说，使处理器12包含存储器控制器16。
处理器12可执行存储于存储器系统14中的指令以执行计算系统10中的操作。因而，处理器12可包含一或多个通用微处理器、一或多个专用集成电路(ASIC)、一或多个现场可编程门阵列(FPGA)或其任何组合。另外，当经实施以监测存储器系统14的操作时，处理器12可包含主机控制器。
此外，存储器系统14可包含存储器控制器16、一或多个模式寄存器18及一或多个存储器装置20。在一些实施例中，存储器控制器16一般可控制存储器系统14的操作以例如控制对在存储器系统14中实施的存储器装置20的外部存取。另外，模式寄存器18可存储指示操作模式的数据。举例来说，模式寄存器18可指示是在正常模式还是回送模式(在所述模式中，存储器装置20操作以输出回送信号)中操作存储器装置20。
存储器装置20可包含存储可由处理器12执行的指令及/或将由处理器12处理的数据的一或多个有形、非暂时性计算机可读媒体。在一些实施例中，可在逻辑上将由一或多个存储器装置20提供的存储区组织成一或多个库。另外，在一些实施例中，可将一或多个存储器装置20物理地组织成一或多个存储器模块。举例来说，存储器装置20可为在双列直插式存储器模块(DIMM)上实施的动态随机存取存储器(DRAM)装置。
为帮助说明，在图2中展示具有存储器模块26的存储器系统25的实例，存储器模块26包含耦合于回送链24中的多个存储器装置20、收发器28、回送引脚30、一或多个数据引脚32及一或多个选通信号引脚34。应明白，所描绘存储器模块26仅希望为说明性的而非限制性的。举例来说，在一些实施例中，存储器模块26可包含各自通信地耦合到收发器28的多个(例如，两个)回送链24。
举例来说，在存储器模块26的存储器装置20中的一或多者在正常模式中操作时，存储器模块26可经由数据引脚32及选通信号引脚34提供对其存储器装置20的外部存取。换句话说，在以正常模式操作时，存储器控制器16可指示存储器模块26经由数据引脚输出基于存储于存储器装置20中的数据的数据信号。另外，存储器控制器16可指示存储器模块26经由选通信号引脚34输出用以读取数据信号的选通信号。
此外，举例来说，在存储器模块26的存储器装置20中的一或多者在回送模式中操作时，存储器模块26可经由回送引脚30提供对其存储器装置20的外部存取。在一些实施例中，存储器装置20可同时在回送模式及正常模式两者中操作。在任何情况中，在以回送模式操作时，回送链24可将指示目标存储器装置20的操作的回送信号输出到收发器28。以此方式，收发器28可控制回送信号的输出时序以例如协调从在存储器模块26中实施的多个回送链24接收的回送信号的输出。
在一些实施例中，在回送操作期间，连接于回送链24中的存储器装置20中的任一者可为操作监测的目标。举例来说，在第一回送操作期间，回送链24中的第一存储器装置20可为操作监测的目标，而在第二回送操作期间，目标是回送链24中的第二存储器装置20。为有利于调整目标存储器装置20，在一些实施例中，每一回送操作可至少部分基于例如指示作为操作监测的目标的存储器装置20的对应回送参数执行。
为有利于监测目标存储器装置20的操作，目标存储器装置20及下游存储器装置20(例如，耦合于目标存储器装置20与收发器28之间)可在回送操作期间在回送模式中操作。特定来说，目标存储器装置20可在检索子模式中操作使得目标存储器装置20产生目标回送信号。另外，下游存储器装置20可各自在直通(pass-through)子模式中操作，使得至少部分基于例如从上游存储器装置20接收的经接收回送信号产生输出回送信号。
以此方式，目标回送信号可通过回送链24的一或多个存储器装置20传达到收发器28及因此回送引脚30，以有利于监测目标存储器装置20的操作。如上文描述，目标回送信号可指示存储器装置操作，且因此可经分析以监测目标存储器装置20的操作(例如，进行除错及/或对其执行诊断)。然而，在一些例子中，在通过一或多个下游存储器装置20传递目标回送信号时，信号完整性及因此操作监测的准确度可受影响。为有利于改进信号完整性，下游存储器装置20中的一或多者可通过选择性地使经接收回送信号反相而产生输出回送信号，此至少在一些例子中可有利于改进操作监测。
图3中展示存储器系统35的部分的实例，其包含可在回送链24中实施的存储器装置20。如所描绘，存储器装置20包含存储电路36、输入缓冲器38及输出缓冲器46。在一些实施例中，存储电路36可用以存储存储器装置20中的数据。换句话说，存储电路36可包含存储数据的存储器地址，可存取所述存储器地址以有利于产生指示存储器装置20的操作的回送信号。
在以回送模式操作时，回送链24中存储数据的存储器装置20可为操作监测的目标。目标回送信号源自目标存储器装置20的目标数据且通过一或多个下游存储器装置20传递。为存取目标数据，目标存储器装置可(例如)如由存储器控制器16经由一或多个控制信号及/或模式寄存器18中指示的值指示般在回送模式的检索子模式中操作。在检索子模式中，目标存储器装置20可(例如，通过取样或次取样对应数据信号)产生指示目标数据的回送信号以通过输出缓冲器46输出。存储器装置20可将输出回送信号49传输到例如回送链24中的下游存储器装置20或收发器28。
另外，目标存储器装置20下游的存储器装置20(例如，耦合于目标存储器装置20与回送引脚30之间)可(例如)如由存储器控制器16经由一或多个控制信号及/或模式寄存器18中指示的值指示那样在回送模式的直通子模式中操作。在以直通子模式操作时，存储器装置20可经由输入缓冲器38从回送链24中的上游存储器装置20接收输入回送信号37。
在一些实施例中，输入缓冲器38可包含一或多个切换装置40。输入回送信号37可将切换装置40驱动为逻辑高或逻辑低。可存在输入回送信号37满足以将切换装置40设置为逻辑高的物理阈值(例如，阈值电压)。举例来说，当输入回送信号37满足所述物理阈值时，切换装置40可输出逻辑高。另一方面，当输入回送信号37不满足所述物理阈值时，切换装置40可输出逻辑低。以此方式，输入缓冲器38可至少部分基于输入回送信号37输出非反相回送信号。
如所描绘，反相器42及多路复用器44通信地耦合于输入缓冲器38与输出缓冲器46之间。在操作中，反相器42可通过使非反相回送信号反相而产生反相回送信号。换句话说，反相器42可产生反相回送信号，使得输入回送信号37的逻辑高到逻辑低的转变驱动反相回送信号的逻辑低到逻辑高的转变，且输入回送信号的逻辑低到逻辑高的转变驱动反相回送信号的逻辑高到逻辑低的转变。
另外，多路复用器44可用以选择反相回送信号或非反相回送信号作为将通过输出缓冲器46输出的直通回送信号。在一些实施例中，多路复用器44可用以至少部分基于例如从存储器控制器16接收的控制信号(例如，反相控制信号)选择直通回送信号。举例来说，多路复用器44可用以在反相控制信号是逻辑低(例如，默认值或0位)时选择反相回送信号作为直通回送信号，且在反相控制信号是逻辑高(例如，1位)时选择非反相回送信号作为直通回送信号。
换句话说，可指示各下游存储器装置20选择性地在反相直通子模式或非反相直通子模式中操作。如上文描述，当在直通子模式中操作时，存储器装置20可输出直通输出回送信号49。另一方面，当在检索子模式中操作时，存储器装置20可传输指示由其存储电路36传达的目标数据的输出回送信号49。因此，在一些实施例中，输出缓冲器46可至少部分基于对应存储器装置20的操作子模式传输输出回送信号49。举例来说，输出缓冲器46可在对应存储器装置20处于检索子模式时传输指示由其存储电路传达的目标数据的输出回送信号49，且可在对应存储器装置20处于直通子模式时传输直通输出回送信号49。
以类似方式，回送链24中相对于目标存储器装置20在下游的每一存储器装置20可在直通子模式中操作。以此方式，可例如通过收发器28经由回送引脚30输出至少部分基于源于回送链24中的回送信号产生的目标回送信号。如上文描述，目标回送信号可指示存储器装置操作，且因此可由例如主机控制器分析以监测目标存储器装置20的操作(例如，进行除错或执行诊断)。换句话说，可控制回送链24的一或多个存储器装置20的操作以有利于监测目标存储器装置20的操作。
为帮助说明，在图4中描述用于控制耦合于回送链24中的存储器装置20的操作的过程50的实例。一般来说，过程50包含读取模式寄存器(过程框52)，检查回送模式是否启用(决策框54)。当回送模式经启用时，过程50包含确定回送参数(过程框56)及基于回送参数将目标回送信号供应到回送引脚(过程框58)。在一些实施例中，可通过使用处理电路(例如处理器12及/或存储器控制器16)执行存储于有形、非暂时性计算机可读媒体(例如一或多个存储器装置20)中的指令而实施过程50。
因此，在一些实施例中，存储器控制器16可读取模式寄存器18(过程框52)。在一些实施例中，模式寄存器18可指示在存储器模块26上实施的每一存储器装置20的操作模式。举例来说，模式寄存器18可在存储器装置20将在正常模式中操作时指示第一值，且在存储器装置20将在回送模式中操作时指示第二值。额外地或替代地，模式寄存器18可在存储器装置20将在检索子模式中操作时指示第三值，在存储器装置20将在反相直通子模式中操作时指示第四值，且在存储器装置20将在非反相直通子模式中操作时指示第五值。因此，存储器控制器16可至少部分基于模式寄存器18确定操作模式，且继续检查模式寄存器18直到回送模式启用(决策框54)。
在回送模式启用之后，存储器控制器16可确定将在回送链24中实施的回送参数(过程框56)。为帮助说明，在图5中描述用于确定回送参数的过程60的实例。一般来说，过程60包含：确定目标数据(过程框62)；确定目标数据引脚(过程框64)；确定目标存储器装置(过程框66)；将目标存储器装置设置为检索子模式(过程框68)；将下游存储器装置设置为直通子模式(过程框70)；在下游存储器装置中选择性地启用及停用反相(过程框72)；及确定回送选通信号(过程框74)。在一些实施例中，可通过使用处理电路(例如处理器12及/或存储器控制器16)执行存储于有形、非暂时性计算机可读媒体(例如一或多个存储器装置20)中的指令而实施过程60。
因此，在一些实施例中，存储器控制器16可确定目标数据(过程框62)。如上文描述，目标数据可指示存储器装置20的操作。另外，如上文描述，可通过例如在处理器12中实施的主机控制器来监测存储器装置20的操作。因此，在一些实施例中，存储器控制器16可接收目标数据的指示以有利于来自主机控制器的操作监测。
存储器控制器16可至少部分基于目标数据确定存储器模块26上的目标数据引脚32(过程框64)。如上文描述，数据信号可由存储器装置20经由对应数据引脚32上的数据信号传达。因此，在一些实施例中，存储器控制器16可至少部分基于存储器模块26上的哪一数据引脚32用以传达与目标数据对应的数据信号而确定目标数据引脚32。额外地或替代地，存储器控制器16可从主机控制器接收目标数据引脚32的指示。
此外，存储器控制器16可确定存储器模块26上作为操作监测的目标的存储器装置20(过程框66)。在一些实施例中，存储器控制器16可至少部分基于目标数据及/或目标数据引脚32确定目标存储器装置20。举例来说，存储器控制器16可至少部分基于存储器模块26上的哪一存储器装置20利用目标数据引脚32及/或存储器模块26上的哪一存储器装置20传达(例如，接收、存储或输出)目标数据而确定目标存储器装置20。额外地或替代地，存储器控制器16可从主机控制器接收目标存储器装置20的指示。
存储器控制器16可例如经由一或多个控制信号48指示目标存储器装置20在检索子模式中操作(过程框68)。另外，存储器控制器16可例如经由一或多个控制信号48指示下游存储器装置20在直通子模式中操作(过程框70)。此外，存储器控制器16可在各下游存储器装置20中选择性地启用及停用信号反相(过程框72)。换句话说，存储器控制器16可选择性地在反相直通子模式或非反相直通子模式中操作每一下游存储器装置20(过程框72)。
如上文描述，供应到存储器装置20中的多路复用器44的控制信号48可指示存储器装置20选择性地启用或停用反相。另外，如上文描述，在下游存储器装置20中通过选择性地使输入回送信号37反相而产生输出回送信号49可有利于改进用以监测目标存储器装置20的操作的目标回送信号的信号完整性。因此，在其中通过在直通子模式中操作的一或多个下游存储器装置20传输回送信号的回送操作期间可发生选择性信号反相。
为帮助说明，在图6中描述用于选择性地启用及停用反相的过程76的实例。一般来说，过程76包含：确定下游存储器装置的数目(过程框78)；确定下游存储器装置的数目是否为奇数(决策框80)；及当下游存储器装置的数目并非奇数时，在各下游存储器装置中启用反相(过程框82)。当下游存储器装置的数目是奇数时，过程76包含在偶数个下游存储器装置中启用反相(过程框84)及在剩余下游存储器装置中停用反相(过程框86)。在一些实施例中，可通过使用处理电路(例如处理器12及/或存储器控制器16)执行存储于有形、非暂时性计算机可读媒体(例如一或多个存储器装置20)中的指令而实施过程76。
因此，在一些实施例中，存储器控制器16确定菊链中连接到目标存储器装置20的下游存储器装置20的数目(过程框78)。举例来说，存储器控制器16可通过计数耦合于目标存储器装置20与收发器28之间的存储器装置20的数目而确定下游存储器装置20的数目。额外地或替代地，存储器控制器16可从主机控制器接收下游存储器装置的数目的指示。
在一些实施例中，存储器装置20中的每一者可执行至多一次信号反相。因此，当通过回送链24传达的回送信号反相奇数次时，经由回送引脚30输出的目标回送信号可相对于起源回送信号反相。因此，当下游存储器装置20的数目并非奇数(例如，偶数)时，存储器控制器16可例如通过指示下游存储器装置20中的每一者在反相直通子模式中操作而在每一者中启用反相(过程框82)。
另一方面，当下游存储器装置20的数目是奇数时，存储器控制器16可例如通过指示偶数个下游存储器装置20中的每一者在反相直通子模式中操作而在所述偶数个下游存储器装置20中启用反相(过程框84)。另外，存储器控制器16可例如通过指示剩余下游存储器装置20中的每一者在非反相直通子模式中操作而在所述剩余下游存储器装置20中停用反相(过程框86)。换句话说，当下游存储器装置20的数目是奇数时，存储器控制器16可在奇数个下游存储器装置20中停用反相以有利于使回送信号在输出之前反相偶数次。以此方式，存储器控制器16可在回送链24中的每一下游存储器装置20中选择性地启用及停用反相。
返回到图5的过程60，存储器控制器16可确定回送选通信号(过程框74)。回送选通信号可有利于读取经由回送引脚30输出的目标回送信号。在一些实施例中，可至少部分基于用以读取与目标数据对应的数据信号的选通信号确定回送选通信号。另外，在一些实施例中，可至少部分基于用以从对应数据信号确定回送信号的取样率确定回送选通信号。
为帮助说明，在图7中描述用于确定回送选通信号的过程88的实例。一般来说，过程88包含确定多个经修改选通信号(过程框90)及基于与回送信号对准而从多个经修改选通信号选择回送选通信号(过程框92)。在一些实施例中，可通过使用处理电路(例如处理器12及/或存储器控制器16)执行存储于有形、非暂时性计算机可读媒体(例如一或多个存储器装置20)中的指令而实施过程88。
因此，在一些实施例中，存储器控制器16可确定多个经修改选通信号(过程框90)。在一些实施例中，可至少部分基于与目标数据对应的选通信号确定经修改选通信号。举例来说，可通过调整选通信号的特性(例如，频率或/及相位)而确定经修改选通信号。
为帮助说明，在图8中展示包含存在于存储器系统14中的信号波形的时序图94。如所描绘，时序图94包含选通信号波形96、数据信号波形98、回送选通信号波形100及目标数据波形102。特定来说，选通信号波形96指示具有有利于从目标存储器装置20提供目标传输频率的频率的选通信号。另外，数据信号波形98指示用以传达目标数据的数据信号。特定来说，数据信号包含在相同信号内周期性地重复的一系列四个数据集(例如，1a、1e、1i及1m皆来自较大信号内的相同数据集)。在其它实施例中，数据信号波形98可具有多于或少于所表示的四个数据集。在此实施例中，为从周期性重复数据正确捕获目标数据波形102，数据信号波形98的每第四个周期可发生目标数据隔离。
存储器控制器16可修改选通信号波形96以在选通信号波形96的上升边缘上隔离目标数据波形102与数据信号波形98。可通过调整如通过多个经修改选通信号(例如，DQSA、DQSB、DQSC及DQSD)可视化的信号的波形特性而修改选通信号波形96。作为实例，存储器控制器16可从多个经修改选通信号选择回送选通信号波形100，如通过图7中的过程88描述。
返回到图7的过程88，存储器控制器16可从多个经修改选通信号识别回送选通信号(过程框92)。举例来说，存储器控制器16可识别其上升边缘与来自数据信号的目标数据的中心对准的经修改选通信号作为回送选通信号。换句话说，存储器控制器16可选择有利于隔离目标数据与数据信号的经修改选通信号。
如图8中描绘的时序图94可视化回送选通信号的隔离。如过程88中描述的选择导致回送选通信号波形100。如所描述，回送选通信号波形100的上升边缘与数据信号波形98内的目标数据集(例如1a、1e、1i、1m、...)的中心对准。隔离的结果是目标数据波形102。出于传输回送信号的目的，可忽略未用于隔离目标数据波形102的额外波形。目标数据波形102可通过回送链24传输到回送引脚30作为目标回送信号。
返回到图5的过程60，以结合过程88描述的此方式，存储器控制器16可确定回送选通信号(过程框74)。如上文描述，回送选通信号可有利于读取经由回送引脚30输出的目标回送信号。回送选通信号可隔离目标数据与数据信号且将传输目标数据作为回送信号。
返回到图4的过程50，以结合过程60、过程76及过程88描述的此方式，回送链24可至少部分基于经确定回送参数输出目标回送信号(过程框58)。为帮助说明，在图9中描述用于操作下游存储器装置20的过程104。一般来说，过程104包含：检查模式寄存器(过程框106)；确定反相是否启用(决策框108)；当反相经启用时，将反相数据信号供应到输出缓冲器(过程框110)；及当反相未启用时，将非反相数据信号供应到输出缓冲器(过程框112)。在一些实施例中，可通过使用处理电路(例如处理器12及/或存储器控制器16)执行存储于有形、非暂时性计算机可读媒体(例如一或多个存储器装置20)中的指令而实施过程104。
因此，在一些实施例中，存储器控制器16可针对指示将特定存储器装置20设置为哪一操作模式的特定操作码检查模式寄存器18(过程框106)。如上文描述，模式寄存器18可指示存储器装置20中是否启用反相(决策框108)。如果反相经启用，那么多路复用器44可将反相回送信号传输到输出缓冲器46(过程框110)。另一方面，当反相未启用时，多路复用器44可将非反相回送信号传输到输出缓冲器46(过程框112)。以此方式，存储器控制器16可通过与多路复用器44通信而选择性地指示下游存储器装置20传输反相回送信号或非反相回送信号作为直通回送信号。可以类似方式通过剩余下游存储器装置20传输选定直通输出回送信号49。
如上文描述，在传输期间选择性地使回送信号反相可有利于改进信号完整性，因此改进存储器操作监测的准确度。前述选择性反相技术可通过减小变化(例如，时序)跨多个存储器装置20叠加的可能性而改进传输信号的完整性。为帮助说明，在图10及11中展示描述所得目标回送信号的波形。特定来说，图10描述因实施非反相技术所得的目标回送信号，且图11描述因实施选择性反相技术所得的目标回送信号。
使用3200MHz的输入回送信号频率及50％工作循环产生图10中的非反相回送信号结果图表114及图11中的反相回送信号结果图表120。非反相回送信号结果图表114展示在未将选择性反相技术应用于传输的情况下，在通过20个DRAM存储器装置传输之后发生的目标回送信号输出。反相回送信号结果图表120展示在将选择性反相技术应用于传输的情况下，在通过20个DRAM存储器装置传输之后发生的最终回送输出。
非反相回送信号结果图表114与反相回送信号结果图表120的组合展示实施用以改进传输回送信号完整性的技术的重要性。为适当地用于监测操作，在回送信号传输结束时，输出回送信号可类似于输入回送信号。如果输出回送信号类似于输入回送信号，那么发生可忽略量的回送信号退化。在非反相回送信号结果图表114中，比较非反相回送输入信号116与非反相回送输出信号118表明非反相回送输入信号116经历目标回送信号的输出的退化。非反相回送输出信号118大体上不同于非反相回送输入信号116。从比较得出的结论是在非反相回送信号结果图表114中发生不可忽略量的回送信号退化。
另外，比较反相回送信号结果图表120中的反相回送输入信号122与反相回送输出信号124表明反相回送输出信号124大体上类似于反相回送输入信号122。从比较得出的结论是在应用前述选择性反相技术时，在传输反相回送输入信号122期间发生可忽略量的回送信号退化。
因此，本发明的技术效应包含例如通过改进指示存储器装置操作的回送信号的信号完整性而有利于改进存储器装置操作的监测。所述方法描述一种用以在通过回送链传输时保持回送信号而不影响回送信号的最终输出的选择性信号反相过程。
已通过实例展示上文描述的特定实施例，且应了解，这些实施例可有各种修改及替代形式。进一步应了解，权利要求书并不希望限于所揭示的特定形式，而是希望涵盖落入本发明的精神及范围内的全部修改、等效物及替代物。

Claims (20)

1.一种存储器模块，其包括：
第一回送引脚，其通信地耦合到第一回送链；及
第一多个存储器装置，其串联耦合以形成所述第一回送链，其中所述第一多个存储器装置包括：
第一存储器装置，其包括第一存储电路，其中所述第一存储电路经配置以存储第一数据；及
第二存储器装置，其包括第二存储电路且耦合在所述第一回送链中相对于所述第一存储器装置的下游；
其中当所述第一数据由回送参数设为目标时：
所述第一存储器装置经配置以至少部分藉由取样存储在所述第一存储器装置中之所述第一数据的子集产生第一回送信号，其使用具有第一频率的回送选通信号，所述第一频率小于被使用来读取所述第一存储器装置的数据选通信号的第二频率；及
所述第二存储器装置经配置以通过使所述第一回送信号反相而产生第二回送信号，以有利于在经由所述第一回送引脚输出至少部分基于所述第二回送信号产生的第一输出回送信号时监测所述第一存储器装置的操作。
2.根据权利要求1所述的存储器模块，其包括：
数据引脚，其通信地耦合到所述第一存储器装置，其中所述数据引脚经配置以在所述第一存储器装置在正常模式中操作时输出指示由所述第一存储电路传达的所述第一数据的数据信号；及
选通引脚，其通信地耦合到所述第一存储器装置，其中所述选通引脚经配置以输出选通信号，所述选通信号有利于在所述第一存储器装置在所述正常模式中操作时读取从所述数据引脚输出的所述数据信号以确定所述第一数据；
其中第一回送引脚经配置以在所述第一存储器装置在回送模式中操作时输出所述第一输出回送信号，以使外部主机控制器能够至少部分基于分析所述第一输出回送信号而监测所述第一存储器装置的操作。
3.根据权利要求1所述的存储器模块，其中所述第一多个存储器装置包括第三存储器装置，所述第三存储器装置耦合在所述第一回送链中相对于所述第二存储器装置的下游，其中：
所述第三存储器装置包括第三存储电路，所述第三存储电路与所述第一存储电路及所述第二存储电路分离；及
所述第三存储器装置经配置以通过使所述第二回送信号反相而产生所述第一输出回送信号。
4.根据权利要求1所述的存储器模块，其中所述第一多个存储器装置包括第三存储器装置，所述第三存储器装置耦合于所述第二存储器装置与第一回送引脚之间，其中：
所述第三存储器装置包括第三存储电路，所述第三存储电路与所述第一存储电路及所述第二存储电路分离；及
所述第三存储器装置经配置以：
接收至少部分基于所述第二回送信号产生的输入回送信号；及
通过不使所述输入回送信号反相而产生所述第一输出回送信号。
5.根据权利要求1所述的存储器模块，其中所述第一多个存储器装置中的每一者包括：
输入缓冲器，其通信地耦合到所述第一回送链中的上游存储器装置中的上游输出缓冲器，其中所述输入缓冲器经配置以在从所述上游存储器装置接收到输入回送信号时产生非反相回送信号；
反相器，其通信地耦合到所述输入缓冲器，其中所述反相器经配置以至少部分基于所述非反相回送信号产生反相回送信号；
多路复用器，其通信地耦合到所述输入缓冲器及所述反相器，其中所述多路复用器经配置以至少部分基于控制信号选择所述反相回送信号及所述非反相回送信号中的一者作为选定回送信号；
存储电路，其经配置以存储数据；及
输出缓冲器，其通信地耦合到所述存储电路、所述第一回送链中的下游存储器装置中的下游输出缓冲器及所述多路复用器，其中所述输出缓冲器经配置以：
当对应存储器装置由所述回送参数设为目标时，输出指示存储于所述存储电路中的数据的经产生回送信号；及
当从所述上游存储器装置接收到所述输入回送信号时，输出所述选定回送信号。
6.根据权利要求1所述的存储器模块，其中：
所述第一存储器装置经配置以：
在以正常模式操作时，使用第一数据频率产生指示所述第一数据的第一数据信号；及
在以回送模式操作且由所述第一存储电路传达的所述第一数据由所述回送参数设为目标时，通过使用第二数据频率取样所述第一数据信号而产生所述第一回送信号，其中所述第一数据频率大于所述第二数据频率且是所述第二数据频率的整数倍；及
所述第二存储器装置经配置以：
在以所述正常模式操作时，使用所述第一数据频率产生指示由所述第二存储器装置中的所述第二存储电路传达的第二数据的第二数据信号；
在以所述回送模式操作且由所述第二存储电路传达的所述第二数据由所述回送参数设为目标时，通过使用所述第二数据频率取样所述第二数据信号而产生所述第二回送信号；及
通过从反相回送信号与非反相回送信号之间选择所述反相回送信号而产生所述第二回送信号。
7.根据权利要求1所述的存储器模块，其包括存储器控制器，所述存储器控制器通信地耦合到所述第一多个存储器装置中的每一者，其中所述存储器控制器经配置以：
至少部分基于所述回送参数确定目标存储器装置，其中所述回送参数指示待监测的目标数据；及
当所述第一多个存储器装置包括所述目标存储器装置时：
指示所述目标存储器装置在检索子模式中操作，其中所述目标存储器装置经配置以通过次取样指示所述目标数据的数据信号而产生目标回送信号；
确定所述第一回送链中通信地耦合于所述目标存储器装置与所述第一回送引脚之间的下游存储器装置的数目；
当偶数个存储器装置通信地耦合于所述目标存储器装置与所述第一回送引脚之间时，指示所述下游存储器装置中的每一者在反相直通子模式中操作；及
当偶数个存储器装置通信地耦合于所述目标存储器装置与所述第一回送引脚之间时，指示奇数个所述下游存储器装置在非反相直通子模式中操作且剩余所述下游存储器装置在所述反相直通子模式中操作。
8.根据权利要求1所述的存储器模块，其包括：
第二回送引脚，其通信地耦合到第二回送链；及
第二多个存储器装置，其串联耦合以形成所述第二回送链，其中所述第二多个存储器装置包括：
第三存储器装置，其包括第三存储电路；及
第四存储器装置，其包括第四存储电路且耦合在所述第二回送链中相对于所述第三存储器装置的下游；
其中当由所述第三存储电路传达的第二数据由所述回送参数设为目标时：
所述第三存储器装置经配置以至少部分基于所述第二数据产生第三回送信号；及
所述第四存储器装置经配置以通过使所述第三回送信号反相而产生第四回送信号，以有利于在经由所述第二回送引脚输出至少部分基于所述第四回送信号产生的第二输出回送信号时监测所述第三存储器装置的操作。
9.根据权利要求1所述的存储器模块，其中：
所述存储器模块包括双列直插式存储器模块；及
所述第一多个存储器装置中的每一者包括动态随机存取存储器装置。
10.一种用于操作存储器模块以有利于监测在所述存储器模块上实施的存储器装置的操作的方法，其包括：
使用存储器控制器来确定将在回送链中实施的回送参数，所述回送链通信地耦合到形成于所述存储器模块上的回送引脚，其中所述回送链包括各自串联耦合的所述存储器装置；
使用所述存储器控制器来至少部分基于所述回送参数确定目标存储器装置；
使用所述存储器控制器来指示所述目标存储器装置通过使用第二数据频率取样使用指示目标数据的第一数据频率的数据信号而产生目标回送信号，其中所述第一数据频率大于所述第二数据频率且是所述第二数据频率的整数倍；
使用所述存储器控制器来指示所述回送链中耦合于所述目标存储器装置与所述回送引脚之间的偶数个下游存储器装置在反相直通子模式中操作；
当所述回送链中的偶数个下游存储器装置耦合于所述目标存储器装置与所述回送引脚之间时，使用所述存储器控制器来指示奇数个所述下游存储器装置在非反相直通子模式中操作；及
使用所述存储器控制器来指示所述存储器模块中的收发器经由所述回送引脚输出指示所述目标回送信号的回送信号，以使主机控制器能够至少部分基于所述回送信号监测所述目标存储器装置的操作。
11.根据权利要求10所述的方法，其包括：当所述目标存储器装置在正常模式中操作时：
使用所述存储器控制器来指示所述目标存储器装置将所述数据信号输出到形成于所述存储器模块上的数据引脚；及
使用所述存储器控制器来指示所述目标存储器装置输出选通信号，所述选通信号有利于将所述数据信号读取到形成于所述存储器模块上的选通引脚。
12.根据权利要求10所述的方法，其中
指示所述偶数个下游存储器装置在所述反相直通子模式中操作包括：指示所述偶数个下游存储器装置中的每一者：
至少部分基于从耦合于所述回送链中的第一上游存储器装置接收的第一输入回送信号产生第一非反相回送信号；
通过使所述第一非反相回送信号反相而产生第一反相回送信号；及
选择所述第一反相回送信号作为第一输出回送信号以供应到耦合于所述回送链中的第一下游存储器装置或所述收发器；及
指示所述奇数个下游存储器装置在所述非反相直通子模式中操作包括：指示所述奇数个下游存储器装置中的每一者：
至少部分基于从耦合于所述回送链中的第二上游存储器装置接收的第二输入回送信号产生第二非反相回送信号；
通过使所述第二非反相回送信号反相而产生第二反相回送信号；及
选择所述第二非反相回送信号作为第二输出回送信号以供应到耦合于所述回送链中的第二下游存储器装置或所述收发器。
13.根据权利要求10所述的方法，其包括：
使用所述存储器控制器来确定选通信号，所述选通信号有利于在从所述目标存储器装置输出时读取所述数据信号，其中所述选通信号包括等于所述第一数据频率的第一选通频率；
使用所述存储器控制器来确定多个经修改选通信号，其中相对于彼此相移的所述多个经修改选通信号中的每一者包括等于所述第二数据频率的第二选通频率；
使用所述存储器控制器来至少部分基于所述多个经修改选通信号中的每一者与所述目标回送信号对准而选择所述多个经修改选通信号中的一者作为回送选通信号；及
使用所述存储器控制器来指示所述存储器模块中的所述收发器指示所述回送选通信号以使所述主机控制器能够读取经由所述回送引脚输出的所述回送信号。
14.根据权利要求10所述的方法，其中确定所述回送参数包括：接收待分析所述目标数据的指示以由所述主机控制器监测所述目标存储器装置的操作。
15.根据权利要求10所述的方法，其中：
指示所述目标存储器装置产生所述目标回送信号包括：传达第一控制信号，所述第一控制信号指示所述目标存储器装置在检索子模式中操作；
指示所述偶数个下游存储器装置在所述反相直通子模式中操作包括：传达第二控制信号，所述第二控制信号指示每一者中的第一多路复用器选择第一反相回送信号，而非第一非反相回送信号；及
指示所述奇数个下游存储器装置在所述非反相直通子模式中操作包括：传达第三控制信号，所述第三控制信号指示每一者中的第二多路复用器选择第二非反相回送信号，而非第二反相回送信号。
16.根据权利要求10所述的方法，其中指示所述奇数个下游存储器装置在所述非反相直通子模式中操作包括：指示单个下游存储器装置在所述非反相直通子模式中操作。
17.一种存储器装置，其包括：
存储电路，其经配置以存储所述存储器装置中的数据；
输入缓冲器，其经配置以在于回送链中实施所述存储器装置时与上游存储器装置中的上游输出缓冲器通信地串联耦合，其中所述输入缓冲器经配置以在从所述上游存储器装置接收到输入回送信号时产生非反相回送信号；
反相器，其通信地耦合到所述输入缓冲器，其中所述反相器经配置以通过使所述非反相回送信号反相而产生反相回送信号；
多路复用器，其通信地耦合到所述输入缓冲器及所述反相器，其中所述多路复用器经配置以选择所述反相回送信号及所述非反相回送信号中的一者作为直通回送信号；及
输出缓冲器，其通信地耦合到所述存储电路及所述多路复用器，其中所述输出缓冲器经配置以：
当在所述回送链中实施所述存储器装置时，与下游存储器装置中的下游输入缓冲器通信地串联耦合；
当从所述上游存储器装置接收到所述输入回送信号时，输出所述直通回送信号；及
通过在未从所述上游存储器装置接收所述输入回送信号时取样存储于所述存储电路中的数据而产生目标回送信号，以有利于至少部分基于所述目标回送信号监测所述存储器装置的操作。
18.根据权利要求17所述的存储器装置，其中：
所述存储器装置经配置以通信地耦合到存储器控制器；及
所述多路复用器经配置以：
当从所述存储器控制器接收到第一反相控制信号时，选择所述反相回送信号作为所述直通回送信号；及
当从所述存储器控制器接收到第二反相控制信号时，选择所述非反相回送信号作为所述直通回送信号，其中当所述第一反相控制信号是逻辑低时，所述第二反相控制信号是逻辑高。
19.根据权利要求17所述的存储器装置，其中：
所述输入缓冲器包括一或多个切换装置，所述一或多个切换装置经配置以通过以下步骤而有利于产生所述非反相回送信号：
当所述输入回送信号是逻辑高时，将所述输入缓冲器的输出耦合到高电压；及
当所述输入回送信号是逻辑低时，将所述输入缓冲器的所述输出耦合到低电压；及
所述反相器经配置以产生所述反相回送信号，使得：
所述输入回送信号上的每一逻辑低到逻辑高的转变驱动所述反相回送信号上的对应逻辑高到逻辑低的转变；及
所述输入回送信号上的每一逻辑高到逻辑低的转变驱动所述反相回送信号上的对应逻辑低到逻辑高的转变。
20.根据权利要求17所述的存储器装置，其中：
所述存储器装置包括动态随机存取存储器装置；及
所述存储器装置经配置以在双列直插式存储器模块上实施。
CN201880041777.9A 2017-08-31 2018-04-16 存储器回送系统及方法 Active CN110870008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311390722.8A CN117349120A (zh) 2017-08-31 2018-04-16 存储器回送系统及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/693,114 US10393803B2 (en) 2017-08-31 2017-08-31 Memory loopback systems and methods
US15/693,114 2017-08-31
PCT/US2018/027817 WO2019045784A1 (en) 2017-08-31 2018-04-16 SYSTEMS AND METHODS OF MEMORY LOCKING

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311390722.8A Division CN117349120A (zh) 2017-08-31 2018-04-16 存储器回送系统及方法

Publications (2)

Publication Number Publication Date
CN110870008A CN110870008A (zh) 2020-03-06
CN110870008B true CN110870008B (zh) 2023-11-07

Family

ID=65437467

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880041777.9A Active CN110870008B (zh) 2017-08-31 2018-04-16 存储器回送系统及方法
CN202311390722.8A Pending CN117349120A (zh) 2017-08-31 2018-04-16 存储器回送系统及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311390722.8A Pending CN117349120A (zh) 2017-08-31 2018-04-16 存储器回送系统及方法

Country Status (4)

Country Link
US (2) US10393803B2 (zh)
CN (2) CN110870008B (zh)
TW (1) TWI662551B (zh)
WO (1) WO2019045784A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496309B2 (en) * 2016-11-13 2019-12-03 Intel Corporation Input/output (I/O) loopback function for I/O signaling testing
US10393803B2 (en) * 2017-08-31 2019-08-27 Micron Technology, Inc. Memory loopback systems and methods
KR102517344B1 (ko) * 2017-12-20 2023-04-03 삼성전자주식회사 병렬 처리 시스템 및 그 동작 방법
CN110838922A (zh) * 2019-12-17 2020-02-25 捷福装备（武汉）股份有限公司 焊机群控装置及多级焊机群控系统
US10991404B1 (en) * 2020-02-18 2021-04-27 Micron Technology, Inc. Loopback strobe for a memory system
US11265494B2 (en) * 2020-06-22 2022-03-01 Shenzhen GOODIX Technology Co., Ltd. Two level TX low control for simultaneous improved noise and dark current

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539536B1 (en) * 2000-02-02 2003-03-25 Synopsys, Inc. Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics
CN101689156A (zh) * 2007-07-11 2010-03-31 美光科技公司 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统
CN101828175A (zh) * 2007-10-17 2010-09-08 美光科技公司 用于同步串行接口nand的设定存取及修改的系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289476B1 (en) 1998-06-10 2001-09-11 Micron Technology, Inc. Method and apparatus for testing the timing of integrated circuits
US6445625B1 (en) 2000-08-25 2002-09-03 Micron Technology, Inc. Memory device redundancy selection having test inputs
JP3632692B2 (ja) * 2003-01-30 2005-03-23 セイコーエプソン株式会社 テスト回路、集積回路及びテスト方法
JP4791733B2 (ja) * 2005-01-14 2011-10-12 株式会社東芝 半導体集積回路装置
US7934052B2 (en) 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
US9110134B2 (en) * 2012-12-27 2015-08-18 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
US10393803B2 (en) * 2017-08-31 2019-08-27 Micron Technology, Inc. Memory loopback systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539536B1 (en) * 2000-02-02 2003-03-25 Synopsys, Inc. Electronic design automation system and methods utilizing groups of multiple cells having loop-back connections for modeling port electrical characteristics
CN101689156A (zh) * 2007-07-11 2010-03-31 美光科技公司 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统
CN101828175A (zh) * 2007-10-17 2010-09-08 美光科技公司 用于同步串行接口nand的设定存取及修改的系统及方法

Also Published As

Publication number Publication date
TWI662551B (zh) 2019-06-11
US20190353706A1 (en) 2019-11-21
US20190064265A1 (en) 2019-02-28
CN110870008A (zh) 2020-03-06
TW201913684A (zh) 2019-04-01
US10393803B2 (en) 2019-08-27
WO2019045784A1 (en) 2019-03-07
US11327113B2 (en) 2022-05-10
CN117349120A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
CN110870008B (zh) 存储器回送系统及方法
US10643679B2 (en) Write level arbiter circuitry
EP3625800B1 (en) Systems and methods for frequency mode detection and implementation
CN105023617B (zh) 存储器件、存储系统和操作存储器件的方法
CN112908378B (zh) 多相位时钟分割
CN110574111A (zh) 半频命令路径
US10825545B2 (en) Memory device loopback systems and methods
US10083759B2 (en) Testing circuit for semiconductor integrated circuit and testing method using the same
US8724483B2 (en) Loopback configuration for bi-directional interfaces
CN115910145A (zh) 具有芯片选择信号训练指示的命令时钟门实施方案
US20160372211A1 (en) Error detection apparatus for a semiconductor memory device
KR100763248B1 (ko) 반도체 메모리 장치 및 그의 ｓｐａ 모드 구현 방법
CN116052739A (zh) 半频存储器装置中的重影命令抑制
TW201333503A (zh) 運用於高速輸出入埠上的內建自測試電路
US9299454B2 (en) CAS latency setting circuit and semiconductor memory apparatus including the same
US10991404B1 (en) Loopback strobe for a memory system
US20240144984A1 (en) Loopback circuit for low-power memory devices
US10026502B2 (en) Method and memory controller
CN116072172A (zh) 用于存储器装置的半频电路的经合并命令解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant