CN105023617B - 存储器件、存储系统和操作存储器件的方法 - Google Patents

Abstract

一种存储器件，包括：第一存储块，适于经由第一通道发送和接收信号；第二存储块，适于经由第二通道发送和接收信号；以及测试控制单元，适于在测试操作中将所述多个命令信号从所述存储器件的外部施加至所述第一通道和所述第二通道的同时将多个命令信号之中的第一命令信号以不同值施加至所述第一通道和所述第二通道，其中，所述第一命令信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作，以及从所述第一存储块输出的数据被输入至所述第二存储块。

Description

存储器件、存储系统和操作存储器件的方法

相关申请的交叉引用

本申请要求2014年4月28日提交的申请号为10-2014-0050784的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本专利申请文件涉及存储器件、存储系统以及操作存储器件的方法。

背景技术

半导体存储器件市场不断需求更高的集成、更高的容量和更高的操作速度。新一代半导体存储器件被高度集成，且具有可以独立地发送和接收命令信号、地址和数据的多个存储块。另外，新一代半导体存储器件具有集成在单个半导体存储器件中的多个小平面(facet)。

图1是包括多个存储块110_0至110_N的半导体存储器件100的配置图。

半导体存储器件100包括与多个存储块110_0至110_N分别对应的多个通道CH_0至CH_N。多个存储块110_0至110_N可以经由多个通道CH_0至CH_N之中的对应通道接收命令信号和地址、并且可以从半导体存储器件100的外部接收数据以及向半导体存储器件100的外部发送数据。作为参考，多个通道CH_0至CH_N中的每个包括多个用于传输信号的线路。

在制造半导体存储器件100之后，必须执行测试以检查半导体存储器件100是否操作正常。为了执行测试，必须将信号施加至包括在半导体存储器件100中的多个存储块110_0至110_N，且从而操作存储块110_0至110_N。为了将测试信号从外部(例如，测试设备)独立地施加至相应的存储块110_0至110_N，需要信号输入/输出端口在数量上等于包括在半导体存储器件100中的多个通道CH_0至CH_N。

由于测试设备具有有限数量的信号输入/输出端口，所以当用以测试一个存储器件所需要的端口的数量增加时，测试设备一次可以测试的半导体存储器件的数量减少。结果，执行测试所需的时间和成本会增加。

发明内容

各种实施例涉及存储器件、存储系统和操作存储器件的方法，其可以包括经由相应的通道输入和输出信号的多个存储块，以及可以经由减少数量的端口被测试。

另外，各种实施例涉及存储器件、存储系统和操作存储器件的方法，其可以在将测试所需的端口数量最小化的同时，通过控制多个存储块执行不同操作来同时测试多个存储块的信号输入/输出操作。

在一个实施例中，存储器件可以包括：第一存储块；适于经由第一通道发送和接收信号；第二存储块，适于经由第二通道发送和接收信号；以及测试控制单元，适于在测试操中将多个命令信号从存储器件的外部施加至第一通道和第二通道的同时将多个命令信号之中的第一命令信号以不同值施加至第一通道和第二通道，其中，第一命令信号区分第一存储块和第二存储块的写入操作和读取操作，其中，当在测试操作中第一存储块执行读取操作时，第二存储块执行写入操作，且从第一存储块输出的数据被输入至第二存储块。

在一个实施例中，存储系统可以包括：第一存储器件，包括分别经由多个第一通道发送和接收信号的多个第一存储块以及在测试操作中将多个命令信号从第一存储器件的外部施加至多个第一通道的第一测试控制单元；以及第二存储器件，包括分别经由多个第二通道发送和接收信号且分别对应于多个第一存储块的多个第二存储块，以及在测试操作中将多个命令信号从第二存储器件的外部施加至多个第二通道的第二测试控制单元，其中，第一测试控制单元和第二测试控制单元将多个命令信号之中的区分写入操作和读取操作的第一命令信号以不同值施加至第一通道和第二通道，以及其中，当在测试操作中第一存储块执行读取操作时，第二存储块执行写入操作，且将从第一存储块输出的数据输入至分别对应至其的第二存储块。

在一个实施例中，操作包括第一存储块和第二存储块的存储器件的方法包括：以多个命令信号之中的区分写入操作和读取操作的第一命令信号处于不同值的方式将多个命令信号施加至第一存储块和第二存储块，其中，第一存储块执行读取操作，以及第二存储块执行写入操作；将从第一存储块输出的数据输入至第二存储块；以第一命令信号处于不同值的方式将多个命令信号施加至第一存储块和第二存储块，其中，第二存储块执行读取操作，以及第一存储块执行写入操作；以及将从第二存储块输出的数据输入至第一存储块。

附图说明

图1是包括多个存储块的半导体存储器件的配置图；

图2是根据一个实施例的存储器件的配置图；

图3是图2中所示的第一存储块的配置图；

图4A和图4B是解释根据实施例的存储器件的操作的示图；

图5是根据实施例的存储系统的配置图；

图6是解释根据实施例的操作存储器件的方法的流程图。

具体实施方式

以下将参照附图详细描述各种实施例。然而，本发明可以以不同形式实施，且不应当被解释为局限于本文所列的实施例。更确切地，这些实施例被提供使得本公开将会充分和全面，以及向本领域中的技术人员全面地表达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。

图2是根据实施例的存储器件的配置图。

如在图2中所示，存储器件可以包括第一存储块至第四存储块210_0至210_3、测试控制单元220、测试通道CH_T、第一通道至第四通道CH_0至CH_3。

以下将参照图2描述存储器件。

第一存储块210_0至第四存储块210_3分别与第一通道至第四通道CH_0至CH_3对应。测试控制单元220经由相应的第一至第四通道CH_0至CH_3向第一存储块210_0至第四存储块210_3传输多个命令信号CMDs(见图3)、地址ADDs(见图3)以及测试数据T_DATA。第一存储块210_0至第四存储块210_3经由对应的通道执行与输入至此的命令信号CMDs的组合相对应的操作。例如，在命令信号CMDs的组合是与读取操作相对应的读取命令的情况下，第一存储块210_0至第四存储块210_3输出储存在其中的数据，以及在命令信号CMDs的组合是与写入操作相对应的写入命令的情况下，第一存储块210_0至第四存储块210_3储存输入的数据。

执行读取操作的存储块输出与输出数据同步的读取选通信号RDQS连同输出数据。执行写入操作的存储块接收与输入数据同步的写入选通信号WDQS连同输入数据。

作为参考，多个命令信号CMDs可以包括行地址选通信号(RASB)、列地址选通信号(CASB)、芯片选择信号(CSB)以及写入使能信号(WEB)。除了这些信号之外，多个命令信号CMDs还可以包括允许存储器件执行特定操作的其他命令信号。

第一存储块210_0至第四存储块210_3分别包括第一数据发送与接收单元211_0至第四数据发送与接收单元211_3。第一数据发送与接收单元211_0至第四数据发送与接收单元211_3输出从相应的第一至第四存储块210_0至210_3读取的数据或接收要被写入至相应的第一至第四存储块210_0至210_3的数据。

在测试中，测试控制单元220经由测试通道CH_T接收从存储器件的外部输入的多个命令信号EXT_CMDs、地址EXT_ADDs、测试数据T_DATA以及时钟CK，且将它们施加至第一通道CH_0至第四通道CH_4。经由测试通道CH_T施加的信号EXT_CMDs、EXT_ADDs、T_DATA和CK可以经由包括在存储器件中的测试端口T_PORT从外部输入至存储器件。

在测试控制单元220接收多个命令信号EXT_CMDs且将多个命令信号CMDs施加至第一通道CH_0至第四通道CH_4的同时，测试控制单元220可以将多个命令信号CMDs之中的区别写入和读取操作的第一命令信号WEB以不同的值施加至第一通道CH_0至第四通道CH_4。例如，测试控制单元220可以将第一命令信号WEB施加至第一通道CH_0和第三通道CH_2，使得第一命令信号WEB具有激活的值(例如，逻辑低值)，以及可以将第一命令信号WEB施加至第二通道CH_1和第四通道CH_3，使得第一命令信号WEB具有去激活的值(例如，逻辑高值)。作为参考，第一命令信号WEB可以是上述的多个命令信号(RASB,CASB,CSB以及WEB)之中的写入使能信号(WEB)。

在多个命令信号CMDs之中的第一命令信号WEB被激活的情况下多个命令信号CMDs的组合可以表示写入命令，以及在多个命令信号CMDs之中的第一命令信号WEB被去激活的情况下多个命令信号CMDs的组合可以表示读取命令。

在下文中，将基于前述来描述存储器件的测试操作。存储器件的测试操作可以是关于检查包括在第一存储块210_0至第四存储块210_3中的第一数据发送与接收单元211_0至第四数据发送与接收单元211_3是否操作正常的测试。

在测试中，第一存储块210_0和第二存储块210_1的数据发送与接收单元211_0和211_1可以彼此连接，以及第三存储块210_2和第四存储块210_3的数据发送与接收单元211_2和211_3可以彼此连接。因此，从第一存储块210_0和第三存储块210_2输出的数据被分别输入至第二存储块210_1和第四存储块210_3，以及从第二存储块210_1和第四存储块210_3输出的数据被分别输入至第一存储块210_0和第三存储块210_2。

为了该测试，用于将第一存储块210_0至第四存储块210_3设置为测试模式的多个命令信号EXT_CMDs和地址EXT_ADDs经由测试通道CH_T和测试控制单元220被施加至第一通道CH_0至第四通道CH_4。第一存储块210_0至第四存储块210_3响应于经由相应的通道施加的信号CMDs和ADDs而被设置成测试模式。要在测试中使用的测试数据T_DATA可以经由测试通道CH_T和测试控制单元220施加至第一通道CH_0至第四通道CH_4，以及可以储存在第一存储块210_0至第四存储块210_3中。测试数据T_DATA可以具有用以轻松执行测试的特定模式。

在将存储器件设置成测试模式之后，可以从外部输入与写入命令或读取命令相对应的多个命令信号EXT_CMDs。测试控制单元220可以接收多个命令信号EXT_CMDs且以命令信号CMDs之中的第一命令信号WEB在第一通道CH_0至第四通道CH_4具有不同值的方式将多个命令信号CMDs施加至第一通道CH_0至第四通道CH_4。

例如，在从外部输入的多个命令信号EXT_CMDs表示读取命令的情况下，测试控制单元220可以将与从外部输入的命令信号EXT_CMDs相同的命令信号CMDs传输至第一通道CH_0和第三通道CH_2，但可以通过仅使第一命令信号WEB的值不同来将命令信号CMDs传输至第二通道CH_1至第四通道CH_3。

在这种情况下，由于传输至第一通道CH_0和第三通道CH_2的命令信号CMDs与读取命令对应，所以第一存储块210_0和第三存储块210_2执行读取操作且输出数据DATA和读取选通信号RDQS。第一存储块210_0和第三存储块210_2输出的数据DATA可以是储存在第一存储块210_0至第四存储块210_3中的用于测试的测试数据T_DATA。

另外，由于传输至第二通道CH_1和第四通道CH_3的命令信号CMDs对应于写入命令，第二存储块210_1和第四存储块210_3分别接收从第一存储块210_0和第三存储块210_2输出的数据DATA和读取选通信号RDQS。从第一存储块210_0和第三存储块210_2输出的读取选通信号RDQS变成第二存储块210_1和第四存储块210_3的写入选通信号WDQS。第二存储块210_1和第四存储块210_3将输入数据DATA与储存在它们中的测试数据T_DATA相比较，且储存比较结果。

在从外部输入的多个命令信号EXT_CMDs表示写入命令(与上述的读取命令相反)的情况下，第一存储块210_0和第三存储块210_2执行写入操作，以及第二存储块210_1和第四存储块210_3执行读取操作。由此，第二存储块210_1和第四存储块210_3的测试数据T_DATA被输入至第一存储块210_0和第三存储块210_2，且第一存储块210_0和第三存储块210_2储存将储存在它们中的测试数据T_DATA与输入的测试数据T_DATA相比较的结果。

如果上述的过程完成，则可以将储存在存储器件的第一存储块210_0至第四存储块210_3中的测试数据T_DATA的比较结果T_RESULT1至T_RESULT4输出至存储器件的外部。作为参考，在测试中，存储块210_0至210_3可以与时钟CK同步操作。

通过参照比较结果T_RESULT1至T_RESULT4，在储存在存储块210_0至210_3中的测试数据T_DATA与当相应的存储块210_0至210_3执行写入操作时输入的测试数据T_DATA相同的情况下，其表示存储块210_0至210_3的数据发送操作和数据接收操作没有问题。换言之，可以确定，存储块210_0至210_3的相应的数据发送与接收单元211_0至211_3操作正常。

结果，即使在存储器件包括多个存储块的情况下，可以通过使用最小数量的通道来同时测试全部存储块。因此，可以减少测试时间和成本。

图3是第一存储块210_0的配置图。

如在图3中所示，第一存储块210_0可以包括命令接收单元301、地址接收单元302、数据接收单元303、数据发送单元304、时钟接收单元305、指令解码器306、模式设置单元307、内部测试控制单元308、选通发生单元309、电池阵列控制单元310以及单元阵列311。第一存储块210_0还可以包括选通信接收单元312、选通传输单元313和数据比较单元314。作为参考，上述的第一数据发送与接收单元211_0可以包括数据接收单元303和数据发送单元304。第一存储块210_0的部件301至304中的一个或多个可以与时钟CK同步操作。

以下将参照图3来描述第一存储块210_0。

命令接收单元301可以接收多个命令信号CMDs，地址接收单元302可以接收地址ADDs，数据接收单元303可以接收数据DATA，数据发送单元304可以输出内部数据，以及时钟接收单元305可以接收时钟CK。多个命令信号CMDs、地址和数据DATA可以包括多比特位信号。另外，选通接收单元312可以接收与在写入操作中写入的数据一起输入的写入选通信号WDQS，以及选通发送单元313可以将选通发生单元309产生的读取选通信号RDQS与读取操作中的读取数据一起输出。

命令接收单元301可以包括焊盘C_PAD和接收器RX1。地址接收单元302可以包括焊盘A_PAD和接收器RX2。

数据接收单元303经由焊盘DQ_PAD接收数据DATA，以及数据发送单元304经由焊盘DQ_PAD输出数据DATA。数据接收单元303可以包括接收器RX3和响应于写入选通信号WDQS而锁存输入的数据的锁存部LAT。数据发送单元304可以包括发送器TX1和选择部SEL1。选择部SEL1可以当测试使能信号TEST_EN被去激活时将单元阵列311输出的数据传输至发送器TX1，以及可以当测试使能信号TEST_EN被激活时将从内部测试控制单元308输出的数据传输至发送器TX1。

选通接收单元312可以包括焊盘WDQS_PAD1和WDQS_PAD2、接收器RX4和RX5以及延迟部DELAY。选通接收单元312还可以包括选择部SEL2，选择部SEL2当测试使能信号TEST_EN被去激活时将接收器RX4的输出传输作为写入选通信号WDQS，且当测试使能信号TEST_EN被激活时将接收器RX5的输出传输作为写入选通信号WDQS。延迟部DELAY可以将从接收器RX5输出的信号延迟预定的延迟值。

选通发送单元313可以包括焊盘RDQS_PAD和发送器TX2。选通发送单元313可以在读取操作中发送读取选通信号RDQS。时钟接收单元305可以包括焊盘CK_PAD和接收器RX6，以及可以接收从外部输入的时钟CK。

命令解码器306可以对经由命令接收单元301输入的多个命令信号CMDs进行解码，以及可以产生激活命令ACT、预充电命令PRE、写入命令WT、读取命令RD和模式设置命令MODE。命令解码器306可以激活这些命令ACT、PRE、WT、RD和MODE之中的与输入命令信号CMDs的组合相对应的命令。

当模式设置命令MODE被激活时，模式设置单元307可以响应于多个命令信号CMDs和地址ADDs而设置存储器件的操作模式。当存储器件被设置成测试模式时，模式设置单元307可以激活测试使能信号TEST_EN，以及当存储器件不处于测试模式时可以去激活测试使能信号TEST_EN。

模式设置单元307可以设置延迟。延迟可以表示响应于命令而开始操作的等待时间，即，从命令输入至操作开始的时间。例如，读取命令被施加至第一存储块210_0之后直到读取数据开始经由数据发送单元304从第一存储块210_0输出花费了等待时间，这被称作为读取延迟。写入命令被施加至第一存储块210_0之后直到写入数据开始经由数据接收单元303输入至第一存储块210_0花费了等待时间，这被称作为写入延迟。模式设置单元307可以输出关于设置的读取延迟和写入延迟的信息RL和WL。

内部测试控制单元308可以储存从测试控制单元220发送的测试数据T_DATA，以及可以当读取命令RD被输入而测试使能信号TEST_EN被激活时，输出储存在其中的数据DATA_OUT1。另外，内部测试控制单元308可以当写入命令WT被输入而测试使能信号TEST_EN被激活时，输出储存在其中的数据DATA_OUT2，且可以储存将输出的数据DATA_OUT2与输入的数据DATA相比较的结果T_RESULT。当测试完成时，内部测试控制单元308可以将储存的比较结果T_RESULT输出至存储器件的外部。比较结果T_RESULT可以经由数据发送单元304或独立提供的信号发送单元(未示出)被输出至存储器件的外部。

在测试模式下的写入操作中，数据比较单元314比较经由数据接收单元303输入的数据DATA与从内部测试控制单元308输出的数据DATA_OUT2、产生比较结果T_RESULT且将比较结果T_RESULT输出至内部测试控制单元308。

在自读取命令RD激活起经过与读取延迟RL对应的时间之后，选通发生单元309激活读取选通信号RDQS。读取选通信号RDQS经由选通发送单元313输出至存储器件的外部。

单元阵列311包括多个字线、多个位线以及连接在它们之间的多个存储器单元。由于单元阵列311的结构在现有技术中是熟知的，所以将省略其详细说明。

单元阵列控制单元310响应于命令ACT、PRE、RD和WT而在单元阵列311中写入数据或读取储存在单元阵列311中的数据。单元阵列控制单元310响应于激活命令ACT而激活与地址ADDs(行地址)相对应的字线。此外，单元阵列控制单元310响应于读取命令RD而输出与地址ADDs(列地址)相对应的位线的数据，且响应于写入命令WT而传输要被写入至与地址ADDs(列地址)相对应的位线中的数据。此外，单元阵列控制单元310响应于预充电命令PRE而对激活的字线进行预充电。

将基于前述来描述第一存储块210_0的测试操作。

在存储块被设置成测试模式之前或之后，测试数据T_DATA被储存在内部测试控制单元308中。测试数据T_DATA可以经由在存储块中提供的数据接收单元303或独立信号接收单元(未示出)传输至内部测试控制单元308。

模式设置命令MODE被激活以将存储块设置成测试模式。通过命令信号CMDs和地址ADDs的组合将存储块设置成测试模式。如果存储块被设置成测试模式，则模式设置单元307激活测试使能信号TEST_EN。

随着模式设置命令MODE的激活，读取延迟和写入延迟还可以通过命令信号CMDs和存储块的地址ADDs的组合设置。为了测试存储块，可以将读取延迟和写入延迟设置成具有相同值。如果读取延迟和写入延迟被设置，则模式设置单元307可以输出读取延迟RL和写入延迟WL。

如果完成模式设置之后读取命令RD被激活，则测试数据T_DATA从内部测试控制单元308被输出作为数据DATA_OUT1。第一选择部SEL1响应于测试使能信号TEST_EN而将测试数据T_DATA输出至发送器TX1。在从读取命令RD被激活的时间起经过所设置的读取延迟之后，测试数据T_DATA开始经由焊盘DQ_PAD输出。在从读取命令RD激活的时间起经过读取延迟之后，选通发生单元309激活读取选通信号RDQS，且读取选通信号RDQS经由选通发送单元313输出。

当在完成读取操作之后经过预定时间时，写入命令WT被激活，以及在自写入命令WT被激活时起经过写入延迟时测试数据T_DATA经由数据接收单元303输入。写入选通信号WDQS经由焊盘WDQS_PAD2被共同输入。第二选择部SEL2响应于测试使能信号TEST_EN而选择且输出从接收器RX5输出的且被延迟部DELAY延迟的写入选通信号WDQS。如以上参照图2描述的，在第一存储块210_0储存从第二存储块210_1输出的数据的情况下，经由焊盘WDQS_PAD2输入的选通信号可以经由第二存储块210_1的焊盘RDQS_PAD输出。锁存部LAT响应于写入选通信号WDQS而锁存测试数据T_DATA。

数据比较单元314比较输入的测试数据T_DATA和从内部测试控制单元308输出的数据DATA_OUT2，且输出比较结果T_RESULT。内部测试控制单元308储存比较结果T_RESULT。在测试完成之后，储存在内部测试控制单元308中的比较结果T_RESULT可以输出至存储器件的外部。作为参考，相同的测试数据T_DATA储存在第一存储块210_0和第二存储块210_1中的情况下，可以通过参考比较结果T_RESULT来检查第一存储块210_0的数据接收单元303和数据发送单元304是否操作正常。

作为参考，在测试使能信号TEST_EN被去激活的情况下，存储块执行正常操作(激活操作、预充电操作、读取操作或写入操作)。当存储块执行正常操作时，第一选择部SEL1选择从单元阵列311输出的数据，以及第二选择部SEL2选择经由焊盘WDQS_PAD1输入的信号。在激活操作中，单元阵列控制单元310激活与地址ADDs对应的字线。在读取操作中，数据通过单元阵列控制单元310从单元阵列311输出，以及输出的数据经由数据发送单元304被输出至存储块的外部。在写入操作中，响应于经由焊盘WDQS_PAD1输入的写入选通信号WDQS，输入至数据接收单元303的数据被锁存部LAT锁存，且通过单元阵列控制单元310写入单元阵列311中。在预充电操作中，激活字线通过单元阵列控制单元310预充电。

图2的第二存储块210_1至第四存储块210_3与第一存储块210_0具有相同配置。在测试中，当第一存储块210_0执行读取操作时，第三存储块210_2可以与第一存储块210_0共同执行读取操作，以及第二存储块210_1和第四存储块210_3可以执行写入操作。相反，当第一存储块210_0执行写入操作时，第三存储块210_2可以共同执行写入操作，以及第二存储块210_1和第四存储块210_3可以执行读取操作。每个存储块的模式设置操作、读取操作和写入操作与上面描述的相同。

图4A和图4B是解释根据实施例的存储器件的操作的示图。

图4A是示出了信号如何被施加至第一存储块210_0和第二存储块210_1以及第一存储块210_0和第二存储块210_1如何连接的示图。图4B是解释存储器件的操作的波形图。

如在图4A中所示，多个命令信号CMDs_1和CMDs_2被分别施加至第一存储块210_0和第二存储块210_1，以及第一存储块210_0和第二存储块210_1的数据焊盘DQ_PAD彼此连接。第一存储块210_0的焊盘RDQS_PAD和第二存储块210_1的焊盘WDQS_PAD2被连接，以及第二存储块210_1的焊盘RDQS_PAD和第一存储块210_0的焊盘WDQS_PAD2被连接。

在图4B中，将通过参照输入至第一存储块210_0和第二存储块210_1以及从第一存储块210_0和第二存储块210_1输出的命令和数据的波形来描述存储块的操作。

CK1指第一存储块210_0与其同步操作的时钟信号，以及CK2指第二存储块210_1与其同步操作的时钟信号。TEST_EN1指第一存储块210_0的测试使能信号TEST_EN，以及TEST_EN2指第二存储块210_1的测试使能信号TEST_EN。

CMDs_1指施加至第一存储块210_0的命令信号，以及CMDs_2指施加至第二存储块210_1的命令信号。RDQS1指经由第一存储块210_0的焊盘RDQS_PAD输出的信号，以及RDQS2指经由第二存储块210_1的焊盘RDQS_PAD输出的信号。WDQS1指第一存储块210_0的写入选通信号WDQS(第二选择部SEL2的输出)，以及WDQS2指第二存储块210_1的写入选通信号WDQS。

DATA1指经由第一存储块210_0的焊盘DQ_PAD输出的数据，以及DATA2指经由第二存储块210_1的焊盘DQ_PAD输出的数据。T_DATA1指储存在第一存储块210_0中的测试数据T_DATA，以及T_DATA2指储存在第二存储块210_1中的测试数据T_DATA。

如果将第一存储块210_0和第二存储块210_1都设置成测试模式，则测试使能信号TEST_EN1和TEST_EN2被激活。在测试模式中，读取命令RD被施加至第一存储块210_0，且同时写入命令WT被施加至第二存储块210_1。在施加读取命令RD之后经过读取延迟RL时的时刻，第一存储块210_0输出第一读取选通信号RDQS1和测试数据T_DATA1。

第二存储块210_1在写入命令WT被施加之后经过写入延迟WL时的时刻基于第二写入选通信号WDQS2来接收测试数据T_DATA1，将输入的测试数据T_DATA1和储存的测试数据T_DATA2比较，以及储存比较结果。由于第一存储块210_0的读取延迟RL和第二存储块210_1的写入延迟WL被设置成相同，所以第二存储块210_1可以接收且使用第一读取选通信号RDQS1作为第二写入选通信号WDQS2。

尽管读取选通信号与从存储块输出的数据具有相同的相位，但是写入选通信号可以相对于输入至存储块中的数据具有0.25*tCK(这时，1*tCK对应于时钟CK的一个周期)的相位差。在这方面，由于第一读取选通信号RDQS1与数据DATA1具有相同的相位，所以可以利用第二存储块210_1中的延迟部DELAY将第一读取选通信号RDQS1延迟0.25*tCK来产生第二写入选通信号WDQS2。这可以被同样地应用至将第二存储块210_1的数据发送至第一存储块210_0的情况。延迟部DELAY的延迟值可以根据其电路设计而变化。

如果以上描述的操作完成，则接下来，写入命令WT被施加至第一存储块210_0，且同时，读取命令RD被施加至第二存储块210_1。通过与上面描述的类似过程，第二存储块210_1的测试数据T_DATA2被发送至第一存储块210_0，且第一存储块210_0储存将输入的测试数据T_DATA2和储存的测试数据T_DATA1相比较的结果。

图5是根据实施例的存储系统的配置图。

如在图5中所示，存储系统可以包括第一存储器件510和第二存储器件520。第一存储器件510可以包括多个第一存储块511_0至511_N、第一测试控制单元512以及多个第一通道CH0_0至CH0_N。第二存储器件520可以包括多个第二存储块521_0至521_N、第二测试控制单元522以及多个第二通道CH1_0至CH1_N。

以下将参照图5来描述存储系统。

在图2的存储器件的情况下，通过在包括在相同存储器件中的存储块之间输入和输出数据来执行测试。然而，在图5的存储系统的情况下，可以通过在包括在不同存储器件中的存储块之间输入和输出数据来执行测试。

第一存储器件510和第二存储器件520可以与图2的存储器件相同。多个第一存储块511_0至511_N和多个第二存储块521_0至521_N彼此对应，以及在测试中，第一测试控制单元512和第二测试控制单元522可以以执行不同操作的方式控制彼此对应的第一存储块和第二存储块。

例如，在测试中，如果第一测试控制单元512控制多个第一存储块511_0至511_N以执行读取操作，则第二测试控制单元522可以控制多个第二存储块521_0至521_N以执行写入操作。相反，在测试中，如果第一测试控制单元512控制多个第一存储块511_0至511_N以执行写入操作，则第二测试控制单元522可以控制多个第二存储块521_0至521_N以执行读取操作。

在测试中，在第一测试控制单元512控制多个第一存储块511_0至511_N之中的奇数序的第一存储块511_0,511_2,...以执行读取操作且控制多个第一存储块511_0至511_N之中的偶数序的第一存储块511_1,511_3,...以执行写入操作的情况下，第二测试控制单元522控制多个第二存储块521_0至521_N之中的奇数序的第二存储块521_0,521_2,...以执行写入操作且控制多个第二存储块521_0至521_N之中的偶数序的第二存储块521_1,521_3,...以执行读取操作。可以以各种方式执行测试以在不同操作中控制对应的第一存储块和第二存储块。

存储块511_0至511_N和521_0至521_N的详细配置和操作与以上参照图2至图4B描述的相同。如果测试完成，则从第一存储器件510和第二存储器件520的相应的存储块511_0至511_N和521_0至521_N输出比较数据的结果T_RESULT0_0至T_RESULT0_N和T_RESULT1_0至T_RESULT1_N，且判定存储块511_0至511_N和521_0至521_N的相应的数据发送与接收单元(与图2的存储器件的数据发送与接收单元211_0至211_3对应)是否操作正常是可能的。

结果，在存储系统中，即使在每个存储器件包括多个存储块的情况下，也可以使用最少数量的通道来测试全部的存储块。因此，测试时间和成本可以减少。

图6是解释根据实施例的操作存储器件的方法的流程图。在图6中所示的操作存储器件的方法可以用在包括两个或更多个存储块的存储器件中。

将参照图2和图6来描述操作存储器件的方法。

存储器件可以包括第一存储块210_0和第二存储块210_1以及用于将多个命令信号CMDs发送至相应的存储块210_0和210_1的通道CH_0和CH_1。第一存储块210_0的数据发送与接收单元211_0和第二存储块210_1的数据发送与接收单元211_1可以彼此连接。

为了测试，第一存储块210_0和第二存储块210_1可以被设置成测试模式(S610)。在测试模式被设置之后，多个命令信号CMDs可以施加至第一存储块210_0和第二存储块210_1，以及多个命令信号CMDs之中的区分写入操作和读取操作的第一命令信号WEB可以被施加不同值(S620)。

施加至第一存储块210_0的第一命令信号WEB可以被去激活，以及施加至第二存储块210_1的第一命令信号WEB可以被激活。因此，第一存储块210_0执行读取操作，以及第二存储块执行写入操作(S630)。从第一存储块210_0读取的数据可以被输入至第二存储块210_1，以及第二存储块210_1可以比较输入的数据和储存在其中的测试数据且储存比较结果。

接下来，当多个命令信号CMDs被施加至第一存储块210_0和第二存储块210_1时，施加至第一存储块210_0的第一命令信号WEB可以被激活，而施加至第二存储块210_1的第一命令信号WEB可以被去激活(S640)。因此，第一存储块210_0执行写入操作，以及第二存储块执行读取操作(S650)。从第二存储块210_1读取的数据可以被输入至第一存储块210_0，以及第一存储块210_0可以将输入的数据与储存在其中的测试数据相比较且储存比较结果。

第一存储块和第二存储块210_0和210_1中的执行读取操作的存储块可以与第一选通信号RDQS同步地输出测试数据，以及第一存储块和第二存储块210_0和210_1中的执行写入操作的另一个存储块可以第二选通信号WDQS同步地接收测试数据，其中第二选通信号WDQS是通过将第一选通信号RDQS延迟预定延迟值来产生的。

如果测试完成，则第一存储块210_0和第二存储块210_1可以输出将输入的数据与储存在它们中的测试数据相比较的结果T_RESULT1和T_RESULT2(S660)。

即使在包括多个存储块的情况下该操作存储器件的方法也可以同时测试全部存储块。因此，测试时间和成本可以减少。

为了简单的图示，尽管焊盘、接收器、发送器和信号线(经由其输入以及输出多个信号)中每种仅示出了一个，但应注意到，多个焊盘、接收器、发送器和信号线可以被包括。

如根据以上描述明显的是，根据实施例，由于对于测试必要的信号被共同施加至经由相应通道接收和输出信号的多个存储块，所以可以减少测试存储器件所需的端口的数量。

另外，根据实施例，尽管测试信号被共同施加至多个存储块，但测试信号的一部分(即，命令信号)在相应的存储块中具有不同值。多个存储块同时执行各种测试信号输入操作和信号输出操作。

尽管已出于说明性目的描述了各种实施例，但对本领域的技术人员明显的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以作出各种变化和修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种存储器件，包括：

第一存储块，适于经由第一通道发送和接收信号；

第二存储块，适于经由第二通道发送和接收信号；以及

测试控制单元，适于：在测试操作中将多个命令信号从所述存储器件的外部施加至所述第一通道和所述第二通道的同时，将所述多个命令信号之中的第一命令信号以不同值施加至所述第一通道和所述第二通道，其中，所述第一命令信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，

其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作，并且从所述第一存储块输出的数据被输入至所述第二存储块。

技术方案2.如技术方案1所述的存储器件，其中，所述多个命令信号包括：行地址选通信号、列地址选通信号、芯片选择信号和写入使能信号，以及所述第一命令信号包括所述写入使能信号。

技术方案3.如技术方案1所述的存储器件，其中，所述第一存储块和所述第二存储块中的每个包括：

单元阵列，包括多个存储器单元；

数据接收单元，适于从所述存储块的外部接收数据；

数据发送单元，适于在除了所述测试操作之外的操作中输出所述单元阵列的数据、而在所述测试操作中输出测试数据；以及

内部测试控制单元，适于：在所述测试操作中，在所述读取操作期间经由所述数据发送单元输出所述测试数据，以及在所述写入操作期间储存将经由所述数据接收单元输入的数据与所述测试数据相比较的结果。

技术方案4.如技术方案3所述的存储器件，其中，所述第一存储块产生第一选通信号且与所述第一选通信号同步地输出所述测试数据。

技术方案5.如技术方案4所述的存储器件，其中，所述第二存储块通过将所述第一选通信号延迟预定延迟值来产生第二选通信号、且与所述第二选通信号同步地接收所述测试数据。

技术方案6.如技术方案5所述的存储器件，

其中，在自施加与所述读取操作对应的多个命令信号的时刻起经过第一延迟之后所述第一选通信号被激活，

其中，在自施加与所述写入操作相对应的多个命令信号的时刻起经过第二延迟之后所述第二选通信号被激活，以及

其中，所述第一延迟和所述第二延迟被设置成相同值。

技术方案7.如技术方案1所述的存储器件，还包括：

第三存储块，适于经由第三通道发送和接收信号；以及

第四存储块，适于经由第四通道发送和接收信号，

其中，在所述测试操作中，所述测试控制单元将多个命令信号从所述存储器件的外部施加至所述第一通道和所述第二通道的同时将所述第一命令信号以不同值施加至所述第一通道和所述第二通道，

其中，当在所述测试操作中所述第三存储块执行读取操作时，所述第四存储块执行写入操作，并且从所述第三存储块输出的数据被输入至所述第四存储块。

技术方案8.如技术方案3所述的存储器件，

其中，所述第一存储块在所述读取操作之后执行写入操作，而所述第二存储块在所述写入操作之后执行读取操作，以及

其中，当所述第一存储块和所述第二存储块执行所述读取操作和所述写入操作两种时，储存在所述第一存储块和所述第二存储块的所述内部测试控制单元中的值被输出至所述外部。

技术方案9.一种存储系统，包括：

第一存储器件，包括：多个第一存储块，其分别经由多个第一通道发送和接收信号；以及第一测试控制单元，其在测试操作中将多个命令信号从所述第一存储块的外部施加至所述多个第一通道；以及

第二存储器件，包括：多个第二存储块，其分别经由多个第二通道发送和接收信号且分别与所述多个第一存储块对应；以及第二测试控制单元，其在所述测试操作中将所述多个命令信号从所述第二存储块的外部施加至所述多个第二通道，

其中，所述第一测试控制单元和所述第二测试控制单元将所述多个命令信号之中的区分写入操作和读取操作的第一命令信号以不同值施加至所述第一通道和所述第二通道，以及

其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作，并且从所述第一存储块输出的数据被分别输入至与其对应的所述第二存储块。

技术方案10.如技术方案9所述的存储系统，其中，所述多个命令信号包括行地址选通信号、列地址选通信号、芯片选择信号和写入使能信号，以及所述第一命令信号包括所述写入使能信号。

技术方案11.如技术方案9所述的存储系统，其中，所述第一存储块和所述第二存储块中的每个包括：

单元阵列，包括多个存储器单元；

数据接收单元，适于从所述存储块的外部接收数据；

数据发送单元，适于在除了所述测试操作之外的操作中输出所述单元阵列的数据、且在所述测试操作中输出测试数据；以及

内部测试控制单元，适于：在所述测试操作中，在所述读取操作期间经由所述数据发送单元输出所述测试数据，以及在所述写入操作期间储存将经由所述数据接收单元输入的数据与所述测试数据相比较的结果。

技术方案12.如技术方案11所述的存储系统，其中，所述第一存储块产生第一选通信号且与所述第一选通信号同步地输出所述测试数据。

技术方案13.如技术方案12所述的存储系统，其中，所述第二存储块通过将所述第一选通信号延迟预定延迟值来产生第二选通信号、且与所述第二选通信号同步地接收所述测试数据。

技术方案14.如技术方案13所述的存储系统，

其中，在自施加与所述读取操作相对应的所述多个命令信号的时刻起经过第一延迟之后所述第一选通信号被激活，

其中，在自施加与所述写入操作相对应的所述多个命令信号的时刻起经过第二延迟之后所述第二选通信号被激活，以及

其中，所述第一延迟和所述第二延迟被设置成相同值。

技术方案15.一种操作存储器件的方法，所述存储器件包括第一存储块和第二存储块，所述方法包括：

以多个命令信号之中的区分写入操作和读取操作的第一命令信号处于不同值的方式将多个命令信号施加至所述第一存储块和所述第二存储块，其中，所述第一存储块执行读取操作，而所述第二存储块执行写入操作；

将从所述第一存储块输出的数据输入至所述第二存储块；

以所述第一命令信号处于不同值的方式将所述多个命令信号施加至所述第一存储块和所述第二存储块，其中，所述第二存储块执行所述读取操作，而所述第一存储块执行所述写入操作；以及

将从所述第二存储块输出的数据输入至所述第一存储块。

技术方案16.如技术方案15所述的方法，

其中，当执行所述读取操作时，所述第一存储块和所述第二存储块中的每个输出储存在其中的测试数据，以及

其中，当执行所述写入操作时，所述第一存储块和所述第二存储块中的每个储存将输入的数据与储存在其中的测试数据相比较的结果。

技术方案17.如技术方案16所述的方法，

其中，当执行所述读取操作时，所述第一存储块和所述第二存储块中的每个与第一选通信号同步地输出所述测试数据，以及

其中，当执行所述写入操作时，所述第一存储块和所述第二存储块中的每个通过将所述第一选通信号延迟预定延迟值来产生第二选通信号、且与所述第二选通信号同步地接收所述测试数据。

技术方案18.如技术方案16所述的方法，其中，所述第一存储块和所述第二存储块中的每个输出将输入的数据与储存在其中的测试数据相比较的结果。

技术方案19.如技术方案15所述的方法，

其中，所述第一存储块和所述第二存储块中的每个包括：

数据接收单元，适于从所述存储块的外部接收数据；以及

数据发送单元，适于输出所述存储块的内部的数据，以及

其中，在所述读取操作中数据经由所述数据发送单元输出，以及在所述写入操作中数据经由所述数据接收单元输入。

Claims (6)

1.一种存储器件，包括：

第一存储块，被配置成经由第一通道发送和接收信号；

第二存储块，被配置成经由第二通道发送和接收信号；以及

测试控制单元，被配置成：在测试操作中，将与从外部输入的行地址选通信号、列地址选通信号、芯片选择信号和多个地址信号相同的行地址选通信号、列地址选通信号、芯片选择信号和多个地址信号传输至所述第一通道和所述第二通道，但将写入使能信号以不同值施加至所述第一通道和所述第二通道，其中，所述写入使能信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，

其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作、以及从所述第一存储块输出的数据被输入至所述第二存储块，

其中，所述第一存储块和所述第二存储块每个均包括：

单元阵列，包括多个存储器单元；

数据接收单元，被配置成从所述存储块的外部接收数据；

数据发送单元，被配置成在除了所述测试操作之外的操作中输出所述单元阵列的数据、而在所述测试操作中输出测试数据；以及

内部测试控制单元，被配置成：在所述测试操作中，在所述读取操作期间经由所述数据发送单元输出所述测试数据，以及在所述写入操作期间储存将经由所述数据接收单元输入的数据与所述测试数据相比较的结果，

其中，所述第一存储块产生第一选通信号且与所述第一选通信号同步地输出所述测试数据，

其中，所述第二存储块通过将所述第一选通信号延迟预定延迟值来产生第二选通信号、且与所述第二选通信号同步地接收所述测试数据。

2.如权利要求1所述的存储器件，

其中，在自施加与所述读取操作对应的多个命令信号的时刻起经过第一延迟之后所述第一选通信号被激活，

其中，在自施加与所述写入操作相对应的多个命令信号的时刻起经过第二延迟之后所述第二选通信号被激活，以及

其中，所述第一延迟和所述第二延迟被设置成相同值。

3.如权利要求1所述的存储器件，还包括：

第三存储块，被配置成经由第三通道发送和接收信号；以及

第四存储块，被配置成经由第四通道发送和接收信号，

其中，在所述测试操作中，所述测试控制单元将与从外部输入的行地址选通信号、列地址选通信号、芯片选择信号和多个命令信号相同的行地址选通信号、列地址选通信号、芯片选择信号和多个地址信号传输至所述第三通道和所述第四通道，以及将所述写入使能信号以不同值施加至所述第三通道和所述第四通道，其中，所述写入使能信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，

其中，当在所述测试操作中所述第三存储块执行读取操作时，所述第四存储块执行写入操作，并且从所述第三存储块输出的数据被输入至所述第四存储块。

4.如权利要求1所述的存储器件，

其中，所述第一存储块在所述读取操作之后执行写入操作，而所述第二存储块在所述写入操作之后执行读取操作，以及

其中，当所述第一存储块和所述第二存储块执行所述读取操作和所述写入操作两种时，储存在所述第一存储块和所述第二存储块的所述内部测试控制单元中的值被输出至所述外部。

5.一种存储系统，包括：

第一存储器件，包括：多个第一存储块，其分别经由多个第一通道发送和接收信号；以及第一测试控制单元，其在测试操作中将多个命令信号从所述第一存储块的外部施加至所述多个第一通道；以及

第二存储器件，包括：多个第二存储块，其分别经由多个第二通道发送和接收信号且分别与所述多个第一存储块对应；以及第二测试控制单元，其在所述测试操作中将所述多个命令信号从所述第二存储块的外部施加至所述多个第二通道，

其中，所述第一测试控制单元和所述第二测试控制单元将与从外部输入的行地址选通信号、列地址选通信号、芯片选择信号和所述多个命令信号相同的行地址选通信号、列地址选通信号、芯片选择信号和多个地址信号传输至所述第一通道和所述第二通道，但将写入使能信号以不同值施加至所述第一通道和所述第二通道，其中，所述写入使能信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，

其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作、以及从所述第一存储块输出的数据被分别输入至与之对应的第二存储块，

其中，所述第一存储块和所述第二存储块每个均包括：

单元阵列，包括多个存储器单元；

数据接收单元，被配置成从所述存储块的外部接收数据；

数据发送单元，被配置成在除了所述测试操作之外的操作中输出所述单元阵列的数据、且在所述测试操作中输出测试数据；以及

内部测试控制单元，被配置成：在所述测试操作中，在所述读取操作期间经由所述数据发送单元输出所述测试数据，以及在所述写入操作期间储存将经由所述数据接收单元输入的数据与所述测试数据相比较的结果，

其中，所述第一存储块产生第一选通信号且与所述第一选通信号同步地输出所述测试数据，

其中，所述第二存储块通过将所述第一选通信号延迟预定延迟值来产生第二选通信号、且与所述第二选通信号同步地接收所述测试数据。

6.如权利要求5所述的存储系统，

其中，在自施加与所述读取操作相对应的所述多个命令信号的时刻起经过第一延迟之后所述第一选通信号被激活，

其中，在自施加与所述写入操作相对应的所述多个命令信号的时刻起经过第二延迟之后所述第二选通信号被激活，以及

其中，所述第一延迟和所述第二延迟被设置成相同值。

Images