KR20190026233A - 패키지모듈 및 칩들의 동작을 테스트하는 방법 - Google Patents

패키지모듈 및 칩들의 동작을 테스트하는 방법 Download PDF

Info

Publication number
KR20190026233A
KR20190026233A KR1020170112713A KR20170112713A KR20190026233A KR 20190026233 A KR20190026233 A KR 20190026233A KR 1020170112713 A KR1020170112713 A KR 1020170112713A KR 20170112713 A KR20170112713 A KR 20170112713A KR 20190026233 A KR20190026233 A KR 20190026233A
Authority
KR
South Korea
Prior art keywords
chip
data
write
strobe signal
transmission
Prior art date
Application number
KR1020170112713A
Other languages
English (en)
Inventor
김학송
박민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170112713A priority Critical patent/KR20190026233A/ko
Priority to TW107100025A priority patent/TWI754712B/zh
Priority to US15/862,730 priority patent/US10282289B2/en
Priority to CN201810031132.9A priority patent/CN109426640B/zh
Publication of KR20190026233A publication Critical patent/KR20190026233A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Information Transfer Systems (AREA)

Abstract

패키지모듈은 제1 라이트모드에서 제1 패턴데이터를 입력받아 제1 전송데이터를 생성하고, 상기 제1 전송데이터를 송신하는 제1 칩; 및 제1 리드모드에서 상기 제1 전송데이터를 수신하여 제1 감지데이터를 생성하고, 상기 제1 감지데이터를 출력하는 제2 칩을 포함한다.

Description

패키지모듈 및 칩들의 동작을 테스트하는 방법{PACKAGE MODULE AND METHOD FOR TESTING OPERATION OF CHIPS}
본 발명은 다수의 칩들을 포함하는 패키지모듈에 관한 것이다.
패키지모듈은 상호 신호를 송신하고 수신하는 다수의 칩들을 포함한다. 패키지모듈에 포함된 칩들 각각은 신호를 수신하기 위한 수신기(receiver)와 신호를 송신하기 위한 송신기(transmitter)를 포함한다. 수신기(receiver) 및 송신기(transmitter)는 신호를 수신하거나 송신하는 송수신기(transceiver)로 구현될 수 있다.
본 발명은 칩에 포함된 송수신기를 테스트할 수 있는 패키지모듈을 제공한다.
이를 위해 본 발명은 제1 라이트모드에서 제1 패턴데이터를 입력받아 제1 전송데이터를 생성하고, 상기 제1 전송데이터를 송신하는 제1 칩; 및 제1 리드모드에서 상기 제1 전송데이터를 수신하여 제1 감지데이터를 생성하고, 상기 제1 감지데이터를 출력하는 제2 칩을 포함하는 패키지모듈을 제공한다.
또한, 본 발명은 제1 칩을 제1 라이트모드로 설정하고, 제2 칩을 제1 리드모드로 설정하는 단계; 상기 제1 칩에 입력되는 제1 패턴데이터로부터 제1 전송데이터가 생성되는 단계; 상기 제1 전송데이터가 제1 칩에서 송신되어 제2 칩에서 수신되는 단계; 및 상기 제2 칩에 수신되는 제1 전송데이터로부터 제1 감지데이터가 생성되고, 상기 제2 칩에서 상기 제1 감지데이터가 출력되는 단계를 포함하는 칩들의 동작을 테스트하는 방법을 제공한다.
본 발명에 의하면 패키지모듈에 포함된 칩들이 신호를 수신할 수 있는 라이트모드와 신호를 송신할 수 있는 리드모드로 순차적으로 동작하도록 제어함으로써, 칩들에 포한된 송수신기의 오류 여부를 용이하게 확인할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 패키지모듈의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 패키지모듈에 포함된 제1 출력회로의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 패키지모듈에 포함된 제2 출력회로의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 패키지모듈에 포함된 제1 송수신기의 일 실시예에 따른 회로도이다.
도 5는 도 1에 도시된 패키지모듈에 포함된 제2 송수신기의 일 실시예에 따른 회로도이다.
도 6은 제1 칩이 라이트모드로 설정되고, 제2 칩이 리드모드로 설정된 상태에서 동작하는 패키지모듈의 구성을 도시한 블럭도다.
도 7은 도 6에 도시된 패키지모듈의 동작을 설명하기 위한 플로우차트이다.
도 8은 제1 칩이 리드모드로 설정되고, 제2 칩이 라이트모드로 설정된 상태에서 동작하는 패키지모듈의 구성을 도시한 블럭도다.
도 9는 도 8에 도시된 패키지모듈의 동작을 설명하기 위한 플로우 차트이다.
도 10은 본 발명의 다른 실시예에 따른 패키지모듈의 구성을 도시한 블럭도이다.
도 11은 도 1 및 도 10에 도시된 패키지모듈이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 패키지모듈은 제1 칩(1), 제2 칩(2), 제어칩(3), 제1 전송라인(TL1), 제2 전송라인(TL2), 제3 전송라인(TL3) 및 제4 전송라인(TL4)을 포함할 수 있다.
제1 칩(1)은 제1 패드(10), 제2 패드(11), 제3 패드(12), 제4 패드(13), 제1 선택회로(14), 제1 출력회로(15), 제2 선택회로(16), 제2 출력회로(17), 제1 송수신기(18) 및 제2 송수신기(19)를 포함할 수 있다.
제1 선택회로(14)는 제1 라이트데이터(WD1) 및 제2 라이트데이터(WD2)에 응답하여 제1 선택라이트데이터(SWD1)를 생성할 수 있다. 제1 선택회로(14)는 제1 칩(1)이 라이트모드인 상태에서 제1 패드(10)로부터 제1 라이트데이터(WD1)를 수신할 수 있고, 제2 패드(11)로부터 제2 라이트데이터(WD2)를 수신할 수 있다. 제1 선택회로(14)는 제1 칩(1)이 라이트모드인 상태에서 제1 라이트데이터(WD1)가 입력되는 경우 제1 라이트데이터(WD1)를 제1 선택라이트데이터(SWD1)로 선택하여 출력할 수 있다. 제1 선택회로(14)는 제1 칩(1)이 라이트모드인 상태에서 제2 라이트데이터(WD2)가 입력되는 경우 제2 라이트데이터(WD2)를 제1 선택라이트데이터(SWD1)로 선택하여 출력할 수 있다.
제1 출력회로(15)는 제1 리드모드신호(RM1)에 응답하여 제1 리드데이터(RD1)로부터 제1 선택리드데이터(SRD1)를 생성할 수 있다. 제1 리드모드신호(RM1)는 제1 칩(1)이 리드모드인 상태에서 인에이블될 수 있다. 제1 리드모드신호(RM1)는 제어칩(3)에서 인가되거나 패키지모듈 외부에서 인가될 수 있다. 제1 리드모드신호(RM1)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제1 출력회로(15)는 제1 리드모드신호(RM1)가 인에이블되는 경우 제1 리드데이터(RD1)를 제1 선택리드데이터(SRD1)로 출력할 수 있다. 제1 출력회로(15)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
제2 선택회로(16)는 제1 라이트스트로브신호(WS1) 및 제2 라이트스트로브신호(WS2)에 응답하여 제1 선택라이트스트로브신호(SWS1)를 생성할 수 있다. 제2 선택회로(16)는 제1 칩(1)이 라이트모드인 상태에서 제3 패드(12)로부터 제1 라이트스트로브신호(WS1)를 수신할 수 있고, 제4 패드(13)로부터 제2 라이트스트로브신호(WS2)를 수신할 수 있다. 제2 선택회로(16)는 제1 칩(1)이 라이트모드인 상태에서 제1 라이트스트로브신호(WS1)가 입력되는 경우 제1 라이트스트로브신호(WS1)를 제1 선택라이트스트로브신호(SWS1)로 선택하여 출력할 수 있다. 제2 선택회로(16)는 제1 칩(1)이 라이트모드인 상태에서 제2 라이트스트로브신호(WS2)가 입력되는 경우 제2 라이트스트로브신호(WS2)를 제1 선택라이트스트로브신호(SWS1)로 선택하여 출력할 수 있다.
제2 출력회로(17)는 제1 리드모드신호(RM1)에 응답하여 제1 리드스트로브신호(RS1)로부터 제1 선택리드스트로브신호(SRS1)를 생성할 수 있다. 제2 출력회로(17)는 제1 리드모드신호(RM1)가 인에이블되는 경우 제1 리드스트로브신호(RS1)를 제1 선택리드스트로브신호(SRS1)로 출력할 수 있다. 제2 출력회로(17)의 보다 구체적인 구성 및 동작은 도 3을 참고하여 후술한다.
제1 송수신기(18)는 제1 라이트모드신호(WM1)에 응답하여 제1 선택라이트데이터(SWD1)로부터 전송데이터(TD)를 생성할 수 있다. 제1 라이트모드신호(WM1)는 제1 칩(1)이 라이트모드인 상태에서 인에이블될 수 있다. 제1 라이트모드신호(WM1)는 제어칩(3)에서 인가되거나 패키지모듈 외부에서 인가될 수 있다. 제1 라이트모드신호(WM1)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제1 송수신기(18)는 제1 라이트모드신호(WM1)가 인에이블되는 경우 제1 선택라이트데이터(SWD1)를 전송데이터(TD)로 출력할 수 있다. 제1 송수신기(18)는 제1 리드모드신호(RM1)에 응답하여 전송데이터(TD)로부터 제1 리드데이터(RD1)를 생성할 수 있다. 제1 송수신기(18)는 제1 리드모드신호(RM1)가 인에이블되는 경우 전송데이터(TD)를 수신하여 제1 리드데이터(RD1)로 출력할 수 있다. 제1 송수신기(18)의 보다 구체적인 구성 및 동작은 도 4를 참고하여 후술한다.
제2 송수신기(19)는 제1 라이트모드신호(WM1)에 응답하여 제1 선택스트로브신호(SWS1)로부터 전송스트로브신호(TS)를 생성할 수 있다. 제2 송수신기(19)는 제1 라이트모드신호(WM1)가 인에이블되는 경우 제1 선택스트로브신호(SWS1)를 전송스트로브신호(TS)로 출력할 수 있다. 제2 송수신기(19)는 제1 리드모드신호(RM1)에 응답하여 전송스트로브신호(TS)로부터 제1 리드스트로브신호(RS1)를 생성할 수 있다. 제2 송수신기(19)는 제1 리드모드신호(RM1)가 인에이블되는 경우 전송스트로브신호(TS)를 수신하여 제1 리드스트로브신호(RS1)로 출력할 수 있다. 제2 송수신기(19)의 보다 구체적인 구성 및 동작은 도 5를 참고하여 후술한다.
제2 칩(2)은 제5 패드(20), 제6 패드(21), 제7 패드(22), 제8 패드(23), 제3 선택회로(24), 제3 출력회로(25), 제4 선택회로(26), 제4 출력회로(27), 제3 송수신기(28) 및 제4 송수신기(29)를 포함할 수 있다.
제3 선택회로(24)는 제3 라이트데이터(WD3) 및 제4 라이트데이터(WD4)에 응답하여 제2 선택라이트데이터(SWD2)를 생성할 수 있다. 제3 선택회로(24)는 제2 칩(2)이 라이트모드인 상태에서 제5 패드(20)로부터 제3 라이트데이터(WD3)를 수신할 수 있고, 제6 패드(21)로부터 제4 라이트데이터(WD4)를 수신할 수 있다. 제3 선택회로(24)는 제2 칩(2)이 라이트모드인 상태에서 제3 라이트데이터(WD3)가 입력되는 경우 제3 라이트데이터(WD3)를 제2 선택라이트데이터(SWD2)로 선택하여 출력할 수 있다. 제3 선택회로(24)는 제2 칩(2)이 라이트모드인 상태에서 제4 라이트데이터(WD4)가 입력되는 경우 제4 라이트데이터(WD4)를 제2 선택라이트데이터(SWD2)로 선택하여 출력할 수 있다.
제3 출력회로(25)는 제2 리드모드신호(RM2)에 응답하여 제2 리드데이터(RD2)로부터 제2 선택리드데이터(SRD2)를 생성할 수 있다. 제2 리드모드신호(RM2)는 제2 칩(2)이 리드모드인 상태에서 인에이블될 수 있다. 제2 리드모드신호(RM2)는 제어칩(3)에서 인가되거나 패키지모듈 외부에서 인가될 수 있다. 제2 리드모드신호(RM2)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제3 출력회로(25)는 제2 리드모드신호(RM2)가 인에이블되는 경우 제2 리드데이터(RD2)를 제2 선택리드데이터(SRD2)로 출력할 수 있다.
제4 선택회로(26)는 제3 라이트스트로브신호(WS3) 및 제4 라이트스트로브신호(WS4)에 응답하여 제2 선택라이트스트로브신호(SWS2)를 생성할 수 있다. 제4 선택회로(26)는 제2 칩(2)이 라이트모드인 상태에서 제7 패드(22)로부터 제3 라이트스트로브신호(WS3)를 수신할 수 있고, 제8 패드(23)로부터 제4 라이트스트로브신호(WS4)를 수신할 수 있다. 제4 선택회로(26)는 제2 칩(2)이 라이트모드인 상태에서 제3 라이트스트로브신호(WS3)가 입력되는 경우 제3 라이트스트로브신호(WS3)를 제2 선택라이트스트로브신호(SWS2)로 선택하여 출력할 수 있다. 제4 선택회로(26)는 제2 칩(2)이 라이트모드인 상태에서 제4 라이트스트로브신호(WS4)가 입력되는 경우 제4 라이트스트로브신호(WS4)를 제2 선택라이트스트로브신호(SWS2)로 선택하여 출력할 수 있다.
제4 출력회로(27)는 제2 리드모드신호(RM2)에 응답하여 제2 리드스트로브신호(RS2)로부터 제2 선택리드스트로브신호(SRS2)를 생성할 수 있다. 제4 출력회로(27)는 제2 리드모드신호(RM2)가 인에이블되는 경우 제2 리드스트로브신호(RS2)를 제2 선택리드스트로브신호(SRS2)로 출력할 수 있다.
제3 송수신기(28)는 제2 라이트모드신호(WM2)에 응답하여 제2 선택라이트데이터(SWD2)로부터 전송데이터(TD)를 생성할 수 있다. 제3 송수신기(28)는 제2 라이트모드신호(WM2)가 인에이블되는 경우 제2 선택라이트데이터(SWD2)를 전송데이터(TD)로 출력할 수 있다. 제3 송수신기(28)는 제2 리드모드신호(RM2)에 응답하여 전송데이터(TD)로부터 제2 리드데이터(RD2)를 생성할 수 있다. 제3 송수신기(28)는 제2 리드모드신호(RM2)가 인에이블되는 경우 전송데이터(TD)를 수신하여 제2 리드데이터(RD2)로 출력할 수 있다.
제4 송수신기(29)는 제2 라이트모드신호(WM2)에 응답하여 제2 선택스트로브신호(SWS2)로부터 전송스트로브신호(TS)를 생성할 수 있다. 제4 송수신기(29)는 제2 라이트모드신호(WM2)가 인에이블되는 경우 제2 선택스트로브신호(SWS2)를 전송스트로브신호(TS)로 출력할 수 있다. 제4 송수신기(29)는 제2 리드모드신호(RM2)에 응답하여 전송스트로브신호(TS)로부터 제2 리드스트로브신호(RS2)를 생성할 수 있다. 제4 송수신기(29)는 제2 리드모드신호(RM2)가 인에이블되는 경우 전송스트로브신호(TS)를 수신하여 제2 리드스트로브신호(RS2)로 출력할 수 있다.
제어칩(3)은 제1 전송라인(TL1), 제2 전송라인(TL2), 제3 전송라인(TL3) 및 제4 전송라인(TL4)을 통해 제1 칩(1) 및 제2 칩(2)에 신호를 전송할 수 있다. 제어칩(3)은 제1 전송라인(TL1), 제2 전송라인(TL2), 제3 전송라인(TL3) 및 제4 전송라인(TL4)을 통해 제1 칩(1) 및 제2 칩(2)으로부터 신호를 수신할 수 있다. 제어칩(3)과 제1 칩(1) 및 제2 칩(2) 간의 신호가 전송되는 동작은 도 6 내지 도 9를 참고하여 보다 구체적으로 후술한다.
도 2를 참고하면 제1 출력회로(15)의 일 실시예에 따른 회로도를 확인할 수 있다. 제1 출력회로(15)는 PMOS 트랜지스터(P151), NMOS 트랜지스터들(N151, N152) 및 인버터(IV151)를 포함할 수 있다. 제1 출력회로(15)는 제1 칩(1)이 리드모드인 상태에서 제1 리드모드신호(RM1)가 로직하이레벨로 인에이블되는 경우 제1 리드데이터(RD1)를 버퍼링하여 제1 선택리드데이터(SRD1)로 출력할 수 있다.
도 3을 참고하면 제2 출력회로(17)의 일 실시예에 따른 회로도를 확인할 수 있다. 제2 출력회로(17)는 PMOS 트랜지스터(P171), NMOS 트랜지스터들(N171, N172) 및 인버터(IV171)를 포함할 수 있다. 제2 출력회로(17)는 제1 칩(1)이 리드모드인 상태에서 제1 리드모드신호(RM1)가 로직하이레벨로 인에이블되는 경우 제1 리드스트로브신호(RS1)를 버퍼링하여 제1 선택리드스트로브신호(SRS1)로 출력할 수 있다.
도 4를 참고하면 제1 송수신기(18)의 일 실시예에 따른 회로도를 확인할 수 있다. 제1 송수신기(18)는 제1 송신기(181) 및 제1 수신기(182)를 포함할 수 있다.
제1 송신기(181)는 PMOS 트랜지스터(P181), NMOS 트랜지스터들(N181, N182) 및 인버터(IV181)를 포함할 수 있다. 제1 송신기(181)는 제1 칩(1)이 라이트모드인 상태에서 제1 라이트모드신호(WM1)가 로직하이레벨로 인에이블되는 경우 제1 선택라이트데이터(SWD1)를 버퍼링하여 전송데이터(TD)로 출력할 수 있다.
제1 수신기(182)는 PMOS 트랜지스터(P182), NMOS 트랜지스터들(N183, N184) 및 인버터(IV182)를 포함할 수 있다. 제1 수신기(182)는 제1 칩(1)이 리드모드인 상태에서 제1 리드모드신호(RM1)가 로직하이레벨로 인에이블되는 경우 전송데이터(TD)를 버퍼링하여 제1 리드데이터(RD1)로 출력할 수 있다.
도 5를 참고하면 제2 송수신기(19)의 일 실시예에 따른 회로도를 확인할 수 있다. 제2 송수신기(19)는 제2 송신기(191) 및 제2 수신기(192)를 포함할 수 있다.
제2 송신기(191)는 PMOS 트랜지스터(P191), NMOS 트랜지스터들(N191, N192) 및 인버터(IV191)를 포함할 수 있다. 제2 송신기(191)는 제1 칩(1)이 라이트모드인 상태에서 제1 라이트모드신호(WM1)가 로직하이레벨로 인에이블되는 경우 제1 선택스트로브신호(SWS1)를 버퍼링하여 전송스트로브신호(TS)로 출력할 수 있다.
제2 수신기(192)는 PMOS 트랜지스터(P192), NMOS 트랜지스터들(N193, N194) 및 인버터(IV192)를 포함할 수 있다. 제2 수신기(192)는 제1 칩(1)이 리드모드인 상태에서 제1 리드모드신호(RM1)가 로직하이레벨로 인에이블되는 경우 전송스트로브신호(TS)를 버퍼링하여 제1 리드스트로브신호(RS1)로 출력할 수 있다.
도 6 및 도 7을 참고하여 제1 칩(1)이 라이트모드로 설정되고, 제2 칩(2)이 리드모드로 설정된 상태에서 패키지모듈의 동작을 살펴보면 다음과 같다.
제1 칩(1)이 라이트모드로 설정되면 제1 라이트모드신호(WM1)는 로직하이레벨로 인에이블될 수 있고, 제1 리드모드신호(RM1)는 로직로우레벨로 디스에이블될 수 있다. 제2 칩(2)이 리드모드로 설정되면 제2 라이트모드신호(WM2)는 로직로우레벨로 디스에이블될 수 있고, 제2 리드모드신호(RM2)는 로직하이레벨로 인에이블될 수 있다.(S11)
제어칩(3)은 제1 패턴데이터(PD1), 제2 패턴데이터(PD2), 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)를 제1 칩(1)에 전송할 수 있다.(S12) 제어칩(3)은 제1 패턴데이터(PD1)를 제1 전송라인(TL1)을 통해 제1 칩(1)에 전송할 수 있다. 제어칩(3)은 제2 패턴데이터(PD2)를 제2 전송라인(TL2)을 통해 제1 칩(1)에 전송할 수 있다. 제어칩(3)은 제1 패턴스트로브신호(PS1)를 제3 전송라인(TL3)을 통해 제1 칩(1)에 전송할 수 있다. 제어칩(3)은 제2 패턴스트로브신호(PS2)를 제4 전송라인(TL4)을 통해 제1 칩(1)에 전송할 수 있다.
제1 칩(1)은 제1 패턴데이터(PD1), 제2 패턴데이터(PD2), 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)를 제1 패드(10), 제2 패드(11), 제3 패드(12) 및 제4 패드(13)를 통해 입력받을 수 있다.(S13) 제1 칩(1)은 제1 전송라인(TL1)으로 전송된 제1 패턴데이터(PD1)를 제1 패드(10)를 통해 입력받을 수 있다. 제1 칩(1)은 제2 전송라인(TL2)으로 전송된 제2 패턴데이터(PD2)를 제2 패드(11)를 통해 입력받을 수 있다. 제1 칩(1)은 제3 전송라인(TL3)으로 전송된 제1 패턴스트로브신호(PS1)를 제3 패드(12)를 통해 입력받을 수 있다. 제1 칩(1)은 제4 전송라인(TL4)으로 전송된 제2 패턴스트로브신호(PS2)를 제4 패드(13)를 통해 입력받을 수 있다.
제1 칩(1)은 제1 패턴데이터(PD1) 및 제2 패턴데이터(PD2)로부터 전송데이터(TD)를 생성할 수 있고, 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)로부터 전송스트로브신호(TS)를 생성할 수 있다. 제1 칩(1)은 전송데이터(TD) 및 전송스트로브신호(TS)를 제2 칩(2)에 송신할 수 있다.(S14) 제1 칩(1)의 제1 송수신기(18)는 제1 선택라이트데이터(SWD1)로부터 전송데이터(TD)를 생성하고, 전송데이터(TD)를 제2 칩(2)에 송신할 수 있다. 제1 칩(1)의 제2 송수신기(19)는 제1 선택라이트스트로브신호(SWS1)로부터 전송스트로브신호(TS)를 생성하고, 전송스트로브신호(TS)를 제2 칩(2)에 송신할 수 있다.
제2 칩(2)은 제1 칩(1)에서 송신된 전송데이터(TD) 및 전송스트로브신호(TS)를 수신할 수 있다.(S15) 제2 칩(2)의 제3 송수신기(28)는 전송데이터(TD)를 수신하여 제2 리드데이터(RD2)를 생성할 수 있다. 제2 칩(2)의 제4 송수신기(29)는 전송스트로브신호(TS)를 수신하여 제2 리드스트로브신호(RS2)를 생성할 수 있다.
제2 칩(2)은 제2 리드데이터(RD2) 및 제2 리드스트로브신호(RS2)로부터 감지데이터(SD) 및 감지스트로브신호(SS)를 생성하여 출력할 수 있다.(S16) 제2 칩(2)은 제2 리드데이터(RD2)를 버퍼링하여 감지데이터(SD)를 생성하고, 감지데이터(SD)를 제5 패드(20)로 출력할 수 있다. 제2 칩(2)은 제2 리드스트로브신호(RS2)를 버퍼링하여 감지스트로브신호(SS)를 생성하고, 감지스트로브신호(SS)를 제7 패드(22)로 출력할 수 있다.
제어칩(3)은 제2 칩(2)으로부터 전송된 감지데이터(SD) 및 감지스트로브신호(SS)를 수신할 수 있다.(S17) 제어칩(3)은 제1 전송라인(TL1)을 통해 감지데이터(SD)를 수신하고 제1 패턴데이터(PD1) 및 제2 패턴데이터(PD2)와의 비교를 통해 제1 칩(1)에 포함된 제1 송수신기(18)의 송신 기능과 제2 칩(2)에 포함된 제3 송수신기(28)의 수신 기능의 정상 동작 여부를 확인할 수 있다. 제어칩(3)은 제3 전송라인(TL3)을 통해 감지스트로브신호(SS)를 수신하고 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)와의 비교를 통해 제1 칩(1)에 포함된 제2 송수신기(19)의 송신 기능과 제2 칩(2)에 포함된 제4 송수신기(29)의 수신 기능의 정상 동작 여부를 확인할 수 있다.
도 8 및 도 9를 참고하여 제2 칩(2)이 라이트모드로 설정되고, 제1 칩(1)이 리드모드로 설정된 상태에서 패키지모듈의 동작을 살펴보면 다음과 같다.
제2 칩(2)이 라이트모드로 설정되면 제2 라이트모드신호(WM2)는 로직하이레벨로 인에이블될 수 있고, 제2 리드모드신호(RM2)는 로직로우레벨로 디스에이블될 수 있다. 제1 칩(1)이 리드모드로 설정되면 제1 라이트모드신호(WM1)는 로직로우레벨로 디스에이블될 수 있고, 제1 리드모드신호(RM1)는 로직하이레벨로 인에이블될 수 있다.(S21)
제어칩(3)은 제1 패턴데이터(PD1), 제2 패턴데이터(PD2), 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)를 제2 칩(2)에 전송할 수 있다.(S22) 제어칩(3)은 제1 패턴데이터(PD1)를 제1 전송라인(TL1)을 통해 제2 칩(2)에 전송할 수 있다. 제어칩(3)은 제2 패턴데이터(PD2)를 제2 전송라인(TL2)을 통해 제2 칩(2)에 전송할 수 있다. 제어칩(3)은 제1 패턴스트로브신호(PS1)를 제3 전송라인(TL3)을 통해 제2 칩(2)에 전송할 수 있다. 제어칩(3)은 제2 패턴스트로브신호(PS2)를 제4 전송라인(TL4)을 통해 제2 칩(2)에 전송할 수 있다.
제2 칩(2)은 제1 패턴데이터(PD1), 제2 패턴데이터(PD2), 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)를 제5 패드(20), 제6 패드(21), 제7 패드(22) 및 제8 패드(23)를 통해 입력받을 수 있다.(S23) 제2 칩(2)은 제1 전송라인(TL1)으로 전송된 제1 패턴데이터(PD1)를 제5 패드(20)를 통해 입력받을 수 있다. 제2 칩(2)은 제2 전송라인(TL2)으로 전송된 제2 패턴데이터(PD2)를 제6 패드(21)를 통해 입력받을 수 있다. 제2 칩(2)은 제3 전송라인(TL3)으로 전송된 제1 패턴스트로브신호(PS1)를 제7 패드(22)를 통해 입력받을 수 있다. 제2 칩(2)은 제4 전송라인(TL4)으로 전송된 제2 패턴스트로브신호(PS2)를 제8 패드(23)를 통해 입력받을 수 있다.
제2 칩(2)은 제1 패턴데이터(PD1) 및 제2 패턴데이터(PD2)로부터 전송데이터(TD)를 생성할 수 있고, 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)로부터 전송스트로브신호(TS)를 생성할 수 있다. 제2 칩(2)은 전송데이터(TD) 및 전송스트로브신호(TS)를 제1 칩(1)에 송신할 수 있다.(S24) 제2 칩(2)의 제3 송수신기(28)는 제2 선택라이트데이터(SWD2)로부터 전송데이터(TD)를 생성하고, 전송데이터(TD)를 제1 칩(1)에 송신할 수 있다. 제2 칩(2)의 제4 송수신기(29)는 제2 선택라이트스트로브신호(SWS2)로부터 전송스트로브신호(TS)를 생성하고, 전송스트로브신호(TS)를 제1 칩(1)에 송신할 수 있다.
제1 칩(1)은 제2 칩(2)에서 송신된 전송데이터(TD) 및 전송스트로브신호(TS)를 수신할 수 있다.(S25) 제1 칩(1)의 제1 송수신기(18)는 전송데이터(TD)를 수신하여 제1 리드데이터(RD1)를 생성할 수 있다. 제1 칩(1)의 제2 송수신기(19)는 전송스트로브신호(TS)를 수신하여 제1 리드스트로브신호(RS1)를 생성할 수 있다.
제1 칩(1)은 제1 리드데이터(RD1) 및 제1 리드스트로브신호(RS1)로부터 감지데이터(SD) 및 감지스트로브신호(SS)를 생성하여 출력할 수 있다.(S26) 제1 칩(1)은 제1 리드데이터(RD1)를 버퍼링하여 감지데이터(SD)를 생성하고, 감지데이터(SD)를 제1 패드(10)로 출력할 수 있다. 제1 칩(1)은 제1 리드스트로브신호(RS1)를 버퍼링하여 감지스트로브신호(SS)를 생성하고, 감지스트로브신호(SS)를 제3 패드(12)로 출력할 수 있다.
제어칩(3)은 제1 칩(1)으로부터 전송된 감지데이터(SD) 및 감지스트로브신호(SS)를 수신할 수 있다.(S27) 제어칩(3)은 제1 전송라인(TL1)을 통해 감지데이터(SD)를 수신하고 제1 패턴데이터(PD1) 및 제2 패턴데이터(PD2)와의 비교를 통해 제2 칩(2)에 포함된 제3 송수신기(28)의 송신 기능과 제1 칩(1)에 포함된 제1 송수신기(18)의 수신 기능의 정상 동작 여부를 확인할 수 있다. 제어칩(3)은 제3 전송라인(TL3)을 통해 감지스트로브신호(SS)를 수신하고 제1 패턴스트로브신호(PS1) 및 제2 패턴스트로브신호(PS2)와의 비교를 통해 제2 칩(2)에 포함된 제4 송수신기(29)의 송신 기능과 제1 칩(1)에 포함된 제2 송수신기(19)의 수신 기능의 정상 동작 여부를 확인할 수 있다.
이상 살펴본 바와 같이, 본 실시예에 따른 패키지모듈은 제1 칩(1)을 라이트모드로 설정하고 제2 칩(2)을 리드모드로 설정함으로써, 제1 칩(1)에 포함된 제1 송수신기(18) 및 제2 송수신기(19)의 송신 기능과 제2 칩(2)에 포함된 제3 송수신기(28) 및 제4 송수신기(29)의 수신 기능이 정상적으로 동작하는 지 여부를 확인할 수 있다. 또한, 본 실시예에 따른 패키지모듈은 제2 칩(2)을 라이트모드로 설정하고 제1 칩(1)을 리드모드로 설정함으로써, 제2 칩(2)에 포함된 제3 송수신기(28) 및 제4 송수신기(29)의 송신 기능과 제1 칩(1)에 포함된 제1 송수신기(18) 및 제2 송수신기(19)의 수신 기능이 정상적으로 동작하는 지 여부를 확인할 수 있다. 본 실시예에 따른 패키지모듈은 제1 칩(1) 및 제2 칩(2)을 각각 라이트모드와 리드모드로 순차적으로 설정함으로써, 제1 칩(1)에 포함된 제1 송수신기(18) 및 제2 송수신기(19)의 송신 기능 및 수신 기능이 정상적으로 동작하는 지여부를 확인할 수 있고, 제2 칩(2)에 포함된 제3 송수신기(28) 및 제4 송수신기(29)의 송신 기능 및 수신 기능이 정상적으로 동작하는 지여부를 확인할 수 있다.송수신기(29)의 송신 기능 및 수신 기능의 정상 동작 여부를 확인할 수 있다.
도 10을 참고하면 본 발명의 다른 실시 예에 따른 패키지모듈은 제1 칩(51), 제2 칩(52), 제3 칩(53), 제4 칩(54), 제어칩(55) 및 전송라인그룹(56)을 포함할 수 있다.
제1 칩(51)은 제1 라이트모드신호(WM1) 및 제1 리드모드신호(RM1)에 응답하여 라이트모드 및 리드모드인 상태로 동작할 수 있다. 제1 칩(51)은 제1 라이트모드신호(WM1)가 인에이블되는 경우 라이트모드로 동작할 수 있다. 제1 칩(51)은 제1 리드모드신호(RM1)가 인에이블되는 경우 리드모드로 동작할 수 있다.
제2 칩(52)은 제2 라이트모드신호(WM2) 및 제2 리드모드신호(RM2)에 응답하여 라이트모드 및 리드모드인 상태로 동작할 수 있다. 제2 칩(52)은 제2 라이트모드신호(WM2)가 인에이블되는 경우 라이트모드로 동작할 수 있다. 제2 칩(52)은 제2 리드모드신호(RM2)가 인에이블되는 경우 리드모드로 동작할 수 있다.
제3 칩(53)은 제3 라이트모드신호(WM3) 및 제3 리드모드신호(RM3)에 응답하여 라이트모드 및 리드모드인 상태로 동작할 수 있다. 제3 칩(53)은 제3 라이트모드신호(WM3)가 인에이블되는 경우 라이트모드로 동작할 수 있다. 제3 칩(53)은 제3 리드모드신호(RM3)가 인에이블되는 경우 리드모드로 동작할 수 있다.
제4 칩(54)은 제4 라이트모드신호(WM4) 및 제4 리드모드신호(RM4)에 응답하여 라이트모드 및 리드모드인 상태로 동작할 수 있다. 제4 칩(54)은 제4 라이트모드신호(WM4)가 인에이블되는 경우 라이트모드로 동작할 수 있다. 제4 칩(54)은 제4 리드모드신호(RM4)가 인에이블되는 경우 리드모드로 동작할 수 있다.
제어칩(55)은 전송라인그룹(56)을 통해 제1 칩(51), 제2 칩(52), 제3 칩(53) 및 제4 칩(54)과 상호 신호를 전송할 수 있다.
이상 살펴본 바와 같이 패키지모듈은 제1 칩(51), 제2 칩(52), 제3 칩(53) 및 제4 칩(54)을 라이트모드 및 리드모드로 설정함으로써, 제1 칩(51), 제2 칩(52), 제3 칩(53) 및 제4 칩(54)의 송신 기능 및 수신 기능이 정상적으로 수행되는 지 여부를 용이하게 확인할 수 있다. 예를 들어, 패키지모듈은 제1 칩(51) 및 제3 칩(53)을 라이트모드로 설정하고, 제2 칩(52) 및 제4 칩(54)를 리드모드로 설정함으로써, 제1 칩(51) 및 제3 칩(53)의 송신 기능이 정상적으로 수행되는지 여부와 제2 칩(52) 및 제4 칩(54)의 수신 기능이 정상적으로 수행되는지 여부를 확인할 수 있다. 또한, 패키지모듈은 제2 칩(52) 및 제4 칩(54)을 라이트모드로 설정하고, 제1 칩(51) 및 제3 칩(53)을 리드모드로 설정함으로써, 제2 칩(52) 및 제4 칩(54)의 송신 기능과 제1 칩(51) 및 제3 칩(53)의 수신 기능이 정상적으로 수행되는지 여부를 확인할 수 있다.
앞서, 도 1 내지 도 10에서 살펴본 패키지모듈은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 11을 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1 및 도 10에 도시된 패키지모듈을 포함할 수 있다. 패키지모듈은 다수의 칩들을 포함할 수 있다. 패키지모듈은 다수의 칩들 각각을 라이트모드 또는 리드모드로 설정함으로써, 라이트모드로 설정된 칩들의 송신 기능과 리드모드로 설정된 칩들의 수신 기능이 정상적으로 수행되는지 여부를 확인할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 11에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1: 제1 칩 2: 제2 칩
3: 제어칩 TL1~4: 제1 내지 제4 전송라인
10: 제1 패드 11: 제2 패드
12: 제3 패드 13: 제4 패드
14: 제1 선택회로 15: 제1 출력회로
16: 제2 선택회로 17: 제2 출력회로
18: 제1 송수신기 19: 제2 송수신기
20: 제5 패드 21: 제6 패드
22: 제7 패드 23: 제8 패드
24: 제3 선택회로 25: 제3 출력회로
26: 제4 선택회로 27: 제4 출력회로
28: 제3 송수신기 29: 제4 송수신기

Claims (20)

  1. 제1 라이트모드에서 제1 패턴데이터를 입력받아 제1 전송데이터를 생성하고, 상기 제1 전송데이터를 송신하는 제1 칩; 및
    제1 리드모드에서 상기 제1 전송데이터를 수신하여 제1 감지데이터를 생성하고, 상기 제1 감지데이터를 출력하는 제2 칩을 포함하는 패키지모듈.
  2. 제 1 항에 있어서, 상기 제1 패턴데이터를 전송하고, 상기 제1 감지데이터를 수신하여 상기 제1 칩의 송신 기능의 정상 동작 여부와 상기 제2 칩의 수신 기능의 정상 동작 여부를 확인하는 제어칩을 더 포함하는 패키지모듈.
  3. 제 1 항에 있어서, 상기 제1 칩은
    상기 제1 패턴데이터를 라이트데이터로 입력받는 제1 패드;
    상기 라이트데이터를 선택라이트데이터로 선택하는 제1 선택회로; 및
    상기 선택라이트데이터로부터 상기 제1 전송데이터를 생성하고, 상기 제1 전송데이터를 송신하는 제1 송수신기를 포함하는 패키지모듈.
  4. 제 3 항에 있어서, 상기 제2 칩은
    상기 제1 전송데이터를 수신하여 리드데이터를 출력하는 제2 송수신기;
    상기 제1 리드모드에서 상기 리드데이터로부터 선택리드데이터를 생성하는 출력회로; 및
    상기 선택리드데이터를 상기 제1 감지데이터로 출력하는 제2 패드를 포함하는 패키지모듈.
  5. 제 1 항에 있어서,
    상기 제1 칩은 상기 제1 라이트모드에서 제1 패턴스트로브신호를 입력받아 전송스트로브신호를 생성하고, 상기 전송스트로브신호를 송신하는 패키지모듈.
  6. 제 5 항에 있어서,
    상기 제2 칩은 상기 제1 리드모드에서 상기 전송스트로브신호를 입력받아 감지스트로브신호를 생성하고, 상기 감지스트로브신호를 송신하는 패키지모듈.
  7. 제 6 항에 있어서, 상기 제1 패턴스트로브신호를 전송하고, 상기 감지스트로브신호를 수신하여 상기 제1 칩의 송신 기능의 정상 동작 여부와 상기 제2 칩의 수신 기능의 정상 동작 여부를 확인하는 제어칩을 더 포함하는 패키지모듈.
  8. 제 1 항에 있어서, 상기 제2 칩은 제2 라이트모드에서 제2 패턴데이터를 입력받아 제2 전송데이터를 생성하고, 상기 제2 전송데이터를 송신하는 패키지모듈.
  9. 제 8 항에 있어서, 상기 제2 라이트모드는 상기 제1 라이트모드 및 상기 제1 리드모드가 수행된 후 진입하는 패키지모듈.
  10. 제 8 항에 있어서, 상기 제1 칩은 제2 리드모드에서 상기 제2 전송데이터를 수신하여 제2 감지데이터를 생성하고, 상기 제2 감지데이터를 출력하는 패키지모듈.
  11. 제 10 항에 있어서, 상기 제2 리드모드는 상기 제1 라이트모드 및 상기 제1 리드모드가 수행된 후 진입하는 패키지모듈.
  12. 제 10 항에 있어서, 상기 제2 패턴데이터를 전송하고, 상기 제2 감지데이터를 수신하여 상기 제2 칩의 송신 기능의 정상 동작 여부와 상기 제1 칩의 수신 기능의 정상 동작 여부를 확인하는 제어칩을 더 포함하는 패키지모듈.
  13. 제1 칩을 제1 라이트모드로 설정하고, 제2 칩을 제1 리드모드로 설정하는 단계;
    상기 제1 칩에 입력되는 제1 패턴데이터로부터 제1 전송데이터가 생성되는 단계;
    상기 제1 전송데이터가 상기 제1 칩에서 송신되어 제2 칩에서 수신되는 단계; 및
    상기 제2 칩에 수신되는 상기 제1 전송데이터로부터 제1 감지데이터가 생성되고, 상기 제2 칩에서 상기 제1 감지데이터가 출력되는 단계를 포함하는 칩들의 동작을 테스트하는 방법.
  14. 제 13 항에 있어서, 상기 제1 감지데이터와 상기 제1 패턴데이터와의 비교를 통해 상기 제1 칩의 송신 기능의 정상 동작 여부와 상기 제2 칩의 수신 기능의 정상 동작 여부를 확인하는 단계를 더 포함하는 칩들의 동작을 테스트하는 방법.
  15. 제 13 항에 있어서, 상기 제1 전송데이터가 생성되는 단계는
    상기 제1 칩에서 상기 제1 패턴데이터가 라이트데이터로 입력되는 단계;
    상기 제1 칩에서 상기 라이트데이터가 선택라이트데이터로 선택되는 단계; 및
    상기 제1 칩에서 상기 선택라이트데이터로부터 상기 제1 전송데이터가 생성되고, 상기 제1 전송데이터가 송신되는 단계를 포함하는 칩들의 동작을 테스트하는 방법.
  16. 제 13 항에 있어서, 상기 제1 감지데이터가 출력되는 단계는
    상기 제2 칩에서 수신된 상기 제1 전송데이터가 리드데이터로 출력되는 단계;
    상기 제2 칩에서 상기 리드데이터가 선택리드데이터로 생성되고, 상기 선택리드데이터가 상기 제1 감지데이터로 출력되는 단계를 포함하는 칩들의 동작을 테스트하는 방법.
  17. 제 13 항에 있어서,
    상기 제2 칩을 제2 라이트모드로 설정하고, 상기 제1 칩을 제2 리드모드로 설정하는 단계를 더 포함하는 칩들의 동작을 테스트하는 방법.
  18. 제 17 항에 있어서, 상기 제2 라이트모드 및 상기 제2 리드모드는 상기 제1 라이트모드 및 상기 제1 리드모드가 수행된 후 진입하는 칩들의 동작을 테스트하는 방법.
  19. 제 17 항에 있어서,
    상기 제2 칩에 입력되는 제2 패턴데이터로부터 제2 전송데이터가 생성되는 단계;
    상기 제2 전송데이터가 상기 제2 칩에서 송신되어 상기 제1 칩에서 수신되는 단계; 및
    상기 제1 칩에 수신되는 상기 제2 전송데이터로부터 제2 감지데이터가 생성되고, 상기 제1 칩에서 상기 제2 감지데이터가 출력되는 단계를 포함하는 칩들의 동작을 테스트하는 방법
  20. 제 19 항에 있어서, 상기 제2 감지데이터와 상기 제2 패턴데이터와의 비교를 통해 상기 제2 칩의 송신 기능의 정상 동작 여부와 상기 제1 칩의 수신 기능의 정상 동작 여부를 확인하는 단계를 더 포함하는 칩들의 동작을 테스트하는 방법.
KR1020170112713A 2017-09-04 2017-09-04 패키지모듈 및 칩들의 동작을 테스트하는 방법 KR20190026233A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170112713A KR20190026233A (ko) 2017-09-04 2017-09-04 패키지모듈 및 칩들의 동작을 테스트하는 방법
TW107100025A TWI754712B (zh) 2017-09-04 2018-01-02 封裝模組以及測試包括在封裝模組中的晶片的操作的方法
US15/862,730 US10282289B2 (en) 2017-09-04 2018-01-05 Package modules and methods of testing operations of chips included therein
CN201810031132.9A CN109426640B (zh) 2017-09-04 2018-01-12 封装模块以及测试包括在封装模块中的芯片的操作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170112713A KR20190026233A (ko) 2017-09-04 2017-09-04 패키지모듈 및 칩들의 동작을 테스트하는 방법

Publications (1)

Publication Number Publication Date
KR20190026233A true KR20190026233A (ko) 2019-03-13

Family

ID=65514401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112713A KR20190026233A (ko) 2017-09-04 2017-09-04 패키지모듈 및 칩들의 동작을 테스트하는 방법

Country Status (4)

Country Link
US (1) US10282289B2 (ko)
KR (1) KR20190026233A (ko)
CN (1) CN109426640B (ko)
TW (1) TWI754712B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169205A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110050923A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 이를 구비하는 반도체 메모리 시스템
CN101799517B (zh) * 2010-04-09 2011-12-21 华为终端有限公司 合封芯片以及合封芯片测试系统
KR20120034410A (ko) * 2010-10-01 2012-04-12 삼성전자주식회사 반도체 장치 및 제조 방법
KR20120119532A (ko) 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
KR101804521B1 (ko) * 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
JP2014022652A (ja) 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
KR20140027859A (ko) * 2012-08-27 2014-03-07 삼성전자주식회사 호스트 장치 및 이를 포함하는 시스템
US9218861B2 (en) * 2013-10-09 2015-12-22 Micron Technology, Inc. Apparatuses and methods including selectively providing a single or separate chip select signals
KR102130494B1 (ko) * 2014-04-28 2020-07-07 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102251809B1 (ko) * 2014-05-28 2021-05-13 삼성전자주식회사 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법
US9728425B1 (en) * 2016-04-02 2017-08-08 Intel Corporation Space-efficient underfilling techniques for electronic assemblies
CN106556793B (zh) * 2016-11-09 2019-05-31 上海东软载波微电子有限公司 芯片测试系统及测试方法

Also Published As

Publication number Publication date
CN109426640B (zh) 2022-12-02
TW201913931A (zh) 2019-04-01
CN109426640A (zh) 2019-03-05
TWI754712B (zh) 2022-02-11
US10282289B2 (en) 2019-05-07
US20190073294A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
KR102291639B1 (ko) 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
US10651163B2 (en) Semiconductor device and semiconductor system
KR20190137459A (ko) 데이터 출력 회로
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
US20180136844A1 (en) Arithmetic circuit and a semiconductor device
US11133073B2 (en) Memory device and memory system including the same
CN109426640B (zh) 封装模块以及测试包括在封装模块中的芯片的操作的方法
CN106409322B (zh) 半导体器件以及包括半导体器件的半导体系统
US9647659B1 (en) Semiconductor devices
CN113689905A (zh) 用于控制命令输入的电子器件
CN110415738B (zh) 电平移位器和包括该电平移位器的存储系统
US10867640B2 (en) Data buffer and memory device having the same
KR20170033593A (ko) 반도체장치 및 반도체시스템
US20200097064A1 (en) Semiconductor devices providing a power-down mode and methods of controlling the power-down mode using the semiconductor devices
CN113012735A (zh) 半导体器件
KR102638788B1 (ko) 반도체장치 및 반도체시스템
KR102526256B1 (ko) 데이터 출력 버퍼
US20240047003A1 (en) Semiconductor package for performing training operation
CN109903808B (zh) 电子器件
US10373658B2 (en) Semiconductor modules
KR102547658B1 (ko) 데이터 출력 버퍼 및 이를 포함하는 메모리 장치
CN110297533B (zh) 与执行复位操作相关的半导体封装和半导体系统