KR100800487B1 - 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치 - Google Patents

반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100800487B1
KR100800487B1 KR1020060132026A KR20060132026A KR100800487B1 KR 100800487 B1 KR100800487 B1 KR 100800487B1 KR 1020060132026 A KR1020060132026 A KR 1020060132026A KR 20060132026 A KR20060132026 A KR 20060132026A KR 100800487 B1 KR100800487 B1 KR 100800487B1
Authority
KR
South Korea
Prior art keywords
data
group
flag information
states
mode
Prior art date
Application number
KR1020060132026A
Other languages
English (en)
Inventor
김상윤
이정배
최영돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060132026A priority Critical patent/KR100800487B1/ko
Priority to US11/836,283 priority patent/US7551514B2/en
Priority to TW096147081A priority patent/TWI441191B/zh
Priority to JP2007329064A priority patent/JP5145024B2/ja
Application granted granted Critical
Publication of KR100800487B1 publication Critical patent/KR100800487B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및 그 방법을 이용하는 반도체 메모리 장치가 개시된다. 상기 반도체 메모리 장치는 복수의 카운터부 및 데이터 코딩부를 구비한다. 상기 각각의 카운터부는 적어도 하나의 데이터를 포함하는 제 1 그룹 및 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 2 그룹 내지 제 n 그룹을 설정하여, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다. 상기 데이터 코딩부는 상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩한다. 상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이고, 상기 제 2 모드는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이다. 본 발명에 따른 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및 그 방법을 이용하는 반도체 메모리 장치는 초기 동작 시 전압강하에 의하여 최초 데이터의 논리 상태가 달라지는 점을 방지할 수 있는 장점이 있다.

Description

반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및 그 방법을 이용하는 반도체 메모리 장치{Method of data coding in initial action and semiconductor memory device using the method}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 데이터 송수신을 설명하기 위한 반도체 메모리 장치의 회로도이다.
도 2는 도 1의 반도체 메모리 장치의 초기 동작을 설명하기 위한 그래프이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 4는 도 3의 송신단의 블록도이다.
도 5는 도 3의 송신단에서 데이터를 코딩하는 방법의 흐름도이다.
도 6은 도 3의 송신단에서 데이터들을 코딩하는 단계를 순차적으로 보여주는 도면이다.
도 7은 도 4의 모드 선택부의 입력 신호 및 출력 신호의 파형도이다.
도 8은 도 6의 데이터 코딩 방법을 수행하는 경우 반도체 메모리 장치의 초기 동작을 나타내는 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 10은 도 9의 송신단의 블록도이다.
도 11은 도 10의 송신단에서 데이터들을 코딩하는 단계를 순차적으로 보여주는 도면이다.
도 12는 도 11의 데이터 코딩 방법을 수행하는 경우 반도체 메모리 장치의 초기 동작을 나타내는 그래프이다.
본 발명은 데이터 코딩 방법에 관한 것으로, 특히 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및 그 방법을 이용하는 반도체 메모리 장치에 관한 것이다.
도 1은 종래의 데이터 송수신을 설명하기 위한 반도체 메모리 장치(100)의 회로도이다.
도 2는 도 1의 반도체 메모리 장치(100)의 초기 동작을 설명하기 위한 그래프이다.
도 1 및 도 2를 참조하면, 반도체 메모리 장치(100)의 데이터 입출력 패드들(DQ_0, DQ_1, ... , DQ_n-1)을 통하여 출력되는 출력 데이터들은 송신단(TX)을 통하여 수신단(RX)으로 전달된다. 상기 출력 데이터들을 송신하기 위해서는 각각의 데이터를 출력하는 송신단에 구동 전류(driving current)가 흘러야 한다. 예를 들 어, 도 1의 반도체 메모리 장치(100)는 초기 동작 시에 도 2와 같이 10개의 제 1 논리 상태의 출력 데이터를 출력한다고 하자. 이하에서 제 1 논리 상태는 논리 하이 상태를 의미한다. 전원 전압(VDD) 및 접지 전압(VSS)과 연결된 인덕터(inductor)의 인덕턴스가 1 [nH]이고, 각각의 데이터를 출력하는 송신단의 구동 전류는 20 [mA]이며, 상기 출력 데이터를 제 1 논리 상태로 변하게 하는데 0.5 [ns]의 시간이 걸린다고 가정하자.
V = n * L(di/dt) = 10 * 1nH * (20mA / 0.5ns)
= 0.4 [V]
상기 수학식 1에서 보는 바와 같이, 10(n은 제 1 논리 상태의 데이터 개수)개의 제 1 논리 상태의 데이터를 출력하는 경우, 상기 각각의 인덕터에 걸리는 전압은 0.4 [V]이다. 따라서, 전원 전압(VDD)이 높은 경우는 상기 인덕터에 의한 전압 강하는 문제가 되지 않으나, 전원 전압(VDD)이 점점 낮아짐에 따라 상기 인덕터에 의한 전압 강하가 문제가 된다. 즉, 전원 전압(VDD)에서 상기 인덕터에 의한 전압 강하가 큰 경우, 제 1 논리 상태로 출력하여야 하는 출력 데이터가 제 2 논리 상태로 잘못 출력될 수 있다. 이하에서 제 2 논리 상태는 논리 로우 상태를 의미한다. 예를 들어, 전원 전압이 1.3[V]이고 출력 데이터가 제 1 논리 상태를 나타내려면 1[V]의 전압이 필요하다고 하자. 상기와 같이 인덕터에 의하여 0.4[V]의 전압 강하가 있게 되면 전원 전압이 0.9[V]가 되어 제 1 논리 상태의 출력 데이터를 나타내는데 문제가 생긴다. 따라서, 종래의 반도체 메모리 장치(100)는 초기 동작 시 상기 인덕터에 의한 전압 강하에 의하여 최초 데이터의 논리 상태가 달라지는 문제점이 있었다.
본 발명이 이루고자하는 기술적 과제는 초기 동작 시 최초 데이터의 논리 상태를 유지하는 반도체 메모리 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 반도체 메모리 장치의 데이터 코딩 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 복수의 카운터부 및 데이터 코딩부를 구비한다. 상기 각각의 카운터부는 적어도 하나의 데이터를 포함하는 제 1 그룹 및 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 2 그룹 내지 제 n 그룹을 설정하여, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다. 상기 데이터 코딩부는 상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩한다. 상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이고, 상기 제 2 모드는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이다.
상기 데이터 코딩부는 상기 제 1 그룹 내지 제 n 그룹에 대하여 상기 제 1 모드를 적용한 후 상기 제 2 모드를 적용하는 것이 바람직하고, 상기 제 1 그룹의 데이터들의 개수는 나머지 각각의 그룹의 데이터들의 개수보다 적은 것이 바람직하다.
상기 데이터 코딩부는 상기 제 1 모드가 적용되는 상기 제 2 그룹 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것이 바람직하다.
상기 데이터 코딩부는 상기 제 2 모드가 적용되는 상기 제 2 그룹 내지 제 n 그룹에 있어서, 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것이 바람직하다.
상기 반도체 메모리 장치는 인에이블 신호에 응답하여 상기 데이터 코딩부가 상기 제 1 모드 및 제 2 모드 중 하나를 적용할 수 있도록 모드 선택 신호를 상기 데이터 코딩부로 출력하는 모드 선택부를 더 구비하는 것이 바람직하다.
상기 데이터 코딩부는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수가 동일하거 나 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 변하지 않을 때까지 상기 각각의 그룹에 대하여 상기 제 2 모드를 적용하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 복수의 카운터부 및 데이터 코딩부를 구비한다. 상기 각각의 카운터부는 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 1 그룹 내지 제 n 그룹을 설정하여, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다. 상기 데이터 코딩부는 상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩한다. 상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이고, 상기 제 2 모드는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이다.
상기 데이터 코딩부는 상기 제 1 모드가 적용되는 상기 제 1 그룹 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것이 바람직하다.
상기 데이터 코딩부는 상기 제 2 모드가 적용되는 상기 제 1 그룹 내지 제 n 그룹에 있어서, 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것이 바람직하다.
상기 반도체 메모리 장치는 인에이블 신호에 응답하여 상기 데이터 코딩부가 상기 제 1 모드 및 제 2 모드 중 하나를 적용할 수 있도록 모드 선택 신호를 상기 데이터 코딩부로 출력하는 모드 선택부를 더 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치의 데이터 코딩 방법은 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법에 있어서, 적어도 하나의 데이터를 포함하는 제 1 그룹 및 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 2 그룹 내지 제 n 그룹을 설정하는 단계 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계 및 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계를 구비하는 것을 특징으로 한다.
상기 제 1 그룹 내지 제 n 그룹을 설정하는 단계는 상기 제 1 그룹의 데이터들의 개수가 나머지 각각의 그룹의 데이터들의 개수보다 적도록 설정하는 단계를 더 구비하는 것이 바람직하다.
상기 제 1 논리 상태의 개수가 최소가 되도록 코딩하는 단계는 상기 제 2 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것이 바람직하다.
상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 데이터 코딩 방법은 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법에 있어서, 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 1 그룹 내지 제 n 그룹을 설정하는 단계; 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계; 및 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계를 구비하는 것을 특징으로 한다.
상기 제 1 논리 상태의 개수가 최소가 되도록 코딩하는 단계는 상기 제 1 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것이 바람직하다.
상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계 및 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치(300)의 블록도이다.
도 3은 반도체 메모리 장치(300)의 송신단(TX)(310) 및 수신단(RX)을 도시하고 있다. 도 3을 참조하면, 5개의 그룹으로 나누어진 제 1 내지 제 5 데이터 그 룹(D_1, D_2, D-3, D_4, D_5) 및 제 2 내지 제 4 데이터 그룹(D_2, D-3, D_4, D_5)의 플래그 정보들(F_2, F_3, F_4, F_5)이 송신단(310)으로 입력된다. 송신단(310)은 제 1 내지 제 5 데이터 그룹(D_1, D_2, D-3, D_4, D_5)의 데이터들 및 플래그 정보들(F_2, F_3, F_4, F_5)을 코딩하여 출력한다. 송신단(310)은 상기 코딩된 데이터 그룹들(DC_1, DC_2, DC-3, DC_4, DC_5) 및 플래그 정보들(FC_2, FC_3, FC_4, FC_5)을 수신단(RX)(320)으로 출력한다. 이하에서, 본 발명의 실시예에 따라 송신단(310)에서 데이터 그룹들(D_1, D_2, D-3, D_4, D_5) 및 플래그 정보들(F_2, F_3, F_4, F_5)을 코딩하는 방법에 대하여 설명한다.
도 4는 도 3의 송신단(310)의 블록도이다.
이하에서는 상기 도 3의 제 1 내지 제 5 데이터 그룹(D_1, D_2, D-3, D_4, D_5) 및 플래그 정보들(F_2, F_3, F_4, F_5)을 제 1 내지 제 5 그룹이라고 한다. 즉, 제 1 그룹에는 플래그 정보가 없으므로 제 1 데이터 그룹(D_1)만을 포함한다. 제 2 그룹은 제 2 데이터 그룹(D_2) 및 플래그 정보(F_2)를 포함하고, 제 3 그룹은 제 3 데이터 그룹(D_3) 및 플래그 정보(F_3)를 포함한다. 마찬가지로, 제 4 그룹은 제 4 데이터 그룹(D_4) 및 플래그 정보(F_4)를 포함하며, 제 5 그룹은 제 5 데이터 그룹(D_5) 및 플래그 정보(F_5)를 포함한다.
도 4를 참조하면, 송신단(310)은 복수의 카운터부(C_1, C_2, C_3, C_4, C_5), 데이터 코딩부(430) 및 모드 선택부(470)를 구비한다. 각각의 카운터부(C_1, C_2, C_3, C_4, C_5)는 상기 각각의 제 1 내지 제 5 그룹을 입력받아 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다. 이하에서, 제 1 논리 상태는 논리 하이 상태를 의미한다. 데이터 코딩부(430)는 상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩하고, 모드 선택부(470)는 인에이블 신호(EN)에 응답하여 데이터 코딩부(430)가 상기 제 1 모드 및 제 2 모드 중 하나를 적용할 수 있도록 모드 선택 신호(MS_1, MS_2, MS_3, MS_4)를 데이터 코딩부(430)로 출력한다. 이하에서, 상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹의 데이터들을 코딩하는 모드이다. 또한, 상기 제 2 모드는 상기 제 1 그룹 내지 제 5 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이다. 이하에서 제 2 논리 상태는 논리 로우 상태를 의미한다.
데이터 코딩부(430)는 적어도 하나 이상의 플래그 설정부(logic_1, logic_2, logic_3, logic_4) 및 적어도 하나 이상의 데이터 변환부(INV_1, INV_2, INV_3, INV_4)를 구비한다. 각각의 플래그 설정부(logic_1, logic_2, logic_3, logic_4)는 상기 제 1 모드가 적용되는 제 2 그룹 내지 제 5 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 상기 플래그 정보를 변경한다. 또한, 각각의 플래그 설정부(logic_1, logic_2, logic_3, logic_4)는 상기 제 2 모드가 적용되는 제 2 그룹 내지 제 5 그룹에 있어서, 상기 제 1 그룹 내지 제 5 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 플래그 정보를 변경한다. 각각의 데이터 변환부(INV_1, INV_2, INV_3, INV_4)는 상기 제 1 모드 또는 제 2 모드에 있어서, 상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시킨다.
도 5는 본 발명의 실시예에 따른 데이터 코딩 방법의 흐름도이다.
도 4 및 도 5를 참조하여 상기 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법에 대하여 설명한다. 상기 설명한 바와 같이 도 4는 상기 데이터들 및 플래그 정보들을 상기 제 1 내지 제 5 그룹으로 그룹 설정을 한 상태이다(S510 단계). 각각의 카운터부(C_1, C_2, C_3, C_4, C_5)는 상기 제 1 내지 제 5 그룹 각각에 대하여 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다(S520 단계). 즉, 상기 제 1 그룹의 데이터들 중 제 1 논리 상태의 데이터들을 카운터부(C_1)에서 카운트하고, 제 2 그룹의 데이터들 및 플래그 정보(F_2) 중 제 1 논리 상태의 개수를 카운터부(C_2)에서 카운트한다. 마찬가지로 제 3 내지 제 5 그룹에 대하여도 각각의 카운터부(C_3, C_4, C_5)에서 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트한다. 상기 각각의 제 1 그룹 내지 제 5 그룹에 대하여 제 1 논리 상태의 개수가 결정되면, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 플래그 정보를 변경한다(S530 단계). 상기 제 1 그룹 내지 제 5 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수 및 제 2 논리 상태의 개수를 카운트한다(S540 단계). 상기 S540 단계는 S520 단계의 카운트한 결과에서 S530 단계의 플래그 정보를 변경한 단계의 결과를 반영하여 용이하게 수행할 수 있다. 상기 카운트된 제 1 논리 상태의 개수 및 제 2 논리 상태의 개수를 비교한다(S550 단계). 상기 비교 결과 제 1 논리 상태의 개수와 제 2 논리 상태의 개수가 차이가 나는 경우, 상기 각각의 그룹별로 플래그 정보를 변경한다(S560 단계). 이 경우 상기 제 2 내 제 5 그룹에 포함된 데이터들의 개수가 적은 그룹부터 순차적으로 S560단계를 수행하는 것이 바람직하다. 또는, 상기 제 5 그룹부터 제 2 그룹까지 역순으로 S560 단계를 수행하는 것이 바람직하다. 상기 플래그 정보의 변경에 따라 변경된 제 1 논리 상태의 개수 및 변경된 제 2 논리 상태의 결과를 다시 비교한다. 상기 비교 결과 상기 제 1 논리 상태의 개수 및 제 2 논리 상태의 개수가 동일하거나 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 변하지 않는 경우, 상기 데이터 코딩 동작을 더 이상 수행하지 않는다.
상기 제 1 그룹 내지 제 5 그룹을 설정하는 경우, 상기 플래그 정보가 포함되지 않는 제 1 그룹의 데이터들의 개수는 상기 각각의 제 2 그룹 내지 제 5 그룹의 데이터들의 개수보다 적은 것이 바람직하다. 상기 데이터들을 코딩하는 경우, 순차적으로 제 1 논리 상태의 개수가 증가하게 되는데, 상기 제 1 그룹의 데이터들의 개수를 최소로 함으로써, 최초에 제 1 논리 상태인 데이터들의 개수를 최소화할 수 있기 때문이다.
도 6은 본 발명의 실시예에 따른 데이터들을 코딩하는 단계를 순차적으로 보여주는 도면이다.
도 6을 참조하면, 16비트(bit)의 데이터를 전송하고 최초의 데이터들은 모두 제 1 논리 상태를 가진다고 가정하자. 상기 16비트의 데이터들 및 4비트의 플래그 정보들(F_2, F_3, F_4, F_5)은 제 1 내지 제 5 그룹(G1, G2, G3, G4, G5)으로 그룹 지어져 있다. 즉, 제 1 그룹(G1)은 제 1 데이터 그룹(D_1)과 동일하고, 제 2 그룹(G2)은 제 2 데이터 그룹(D_2) 및 플래그 정보(F_2)를 포함한다. 제 3 그룹(G2)은 제 3 데이터 그룹(D_3) 및 플래그 정보(F_3)를 포함하고, 제 4 그룹(G4)은 제 4 데이터 그룹(D_4) 및 플래그 정보(F_4)를 포함하며, 제 5 그룹(G5)은 제 5 데이터 그룹(D_5) 및 플래그 정보(F_5)를 포함한다.
먼저, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계에 대하여 설명한다(S1 단계). 제 2 그룹(G2)의 경우, 제 1 논리 상태의 개수는 4개이고 제 2 논리 상태의 개수는 1개이다. 따라서, 제 1 논리 상태의 개수가 최소가 되도록 플래그 정보(F_2)를 변경한다. 즉, 제 2 논리 상태였던 플래그 정보(F_2)를 제 1 논리 상태로 변경하여 제 1 데이터 그룹(D_1)의 데이터들을 모두 반전 시킨다. 반전된 결과, 제 1 논리 상태의 개수는 1개이고 제 2 논리 상태의 개수는 4개가 되어 상기 제 2 그룹(G2)은 제 1 논리 상태의 개수가 최소가 되었다. 제 3 내지 제 5 그룹(G3, G4, G5)에 대하여도 동일한 단계를 수행한다. 상기 수행결과, 제 3 내지 제 5 그룹(G3, G4, G5) 각각도 제 1 논리 상태의 개수가 최소가 되었다.
다음으로, 상기 제 1 그룹 내지 제 5 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 각각의 그룹별 데이터들을 코딩하는 단계를 설명한다(S2 및 S3 단계). S1 단계를 수행한 결과 제 1 논리 상태의 개수는 6개이고 제 2 논리 상태의 개수는 14개이다. 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되려면, 제 5 그 룹(G5)의 플래그 정보(F_5)를 제 2 논리 상태로 변경하여야 한다. 즉, 제 5 그룹(G5)은 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하고, 제 2 내지 제 4 그룹(G2, G3, G4)은 계속하여 각각의 그룹별로 제 1 논리 상태의 개수가 최소가 되도록 코딩한다(S2 단계). S2 단계를 수행한 결과 제 1 논리 상태의 개수는 7개이고 제 2 논리 상태의 개수는 13개이다. 마찬가지로, 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되려면, 제 4 그룹(G4)의 플래그 정보(F_4)를 제 2 논리 상태로 변경하여야 한다. S2 단계와 달리, 제 4 그룹(G4) 및 제 5 그룹(G5)은 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하고, 제 2 그룹 및 제 3 그룹(G2, G3)은 계속하여 각각의 그룹별로 제 1 논리 상태의 개수가 최소가 되도록 코딩한다(S3 단계). S3 단계를 수행한 결과 제 1 논리 상태의 개수는 10개이고 제 2 논리 상태의 개수도 10개이다. 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수가 동일하게 되었으므로, 상기 데이터 코딩 동작을 더 이상 수행하지 않는다.
S2 단계는 상기 플래그 정보를 포함하는 제 2 내지 제 5 그룹(G2, G3, G4, G5) 중 각각의 그룹별로 데이터의 개수가 가장 적은 그룹부터 순차적으로 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 각각의 그룹별 데이터들을 코딩하는 단계를 수행하는 것이 바람직하다. 즉, 제 2 그룹 내지 제 4 그룹(G2, G3, G4)은 상기 데이터들의 개수가 4개이고 제 5 그룹(G5)은 상기 데이터들의 개수가 2개이므로, 제 5 그룹(G5)에 대하여 S2 단계를 수행하는 것이 바람직하다.
도 7은 도 4의 모드 선택부(470)의 입력 신호 및 출력 신호의 파형도이다.
도 4, 도 6 및 도 7을 참조하면, 인에이블 신호(EN)가 입력되면, 모드 선택부(470)는 데이터 코딩부(430)로 모드 선택 신호들(MS_1, MS_2, MS_3, MS_4)을 출력한다. 모드 선택 신호들(MS_1, MS_2, MS_3, MS_4)이 제 2 논리 상태인 경우는 도 4의 플래그 설정부들(logic_1, logic_2, logic_3, logic_4)은 상기 제 1 모드를 수행한다. 그리고, 모드 선택 신호들(MS_1, MS_2, MS_3, MS_4)이 제 1 논리 상태인 경우는 상기 플래그 설정부들은 상기 제 2 모드를 수행한다.
인에이블 신호(EN)가 입력되면, 모드 선택부(470)는 t1 시간동안 각각의 플래그 설정부(logic_1, logic_2, logic_3, logic_4)로 제 2 논리 상태의 모드 선택 신호(MS_1, MS_2, MS_3, MS_4)를 출력한다. 따라서, t1 시간동안 각각의 플래그 설정부(logic_1, logic_2, logic_3, logic_4)는 상기 제 1 모드를 수행한다(도 6의 S1 단계). 모드 선택부(470)는 t2 시간동안 플래그 설정부(logic_4)로 제 1 논리 상태의 모드 선택 신호(MS_4)를 출력하고, 각각의 플래그 설정부(logic_1, logic_2, logic_3)로는 제 2 논리 상태의 모드 선택 신호(MS_1, MS_2, MS_3)를 출력한다. 따라서, t2 시간동안 플래그 설정부(logic4)는 상기 제 2 모드를 수행하고, 각각의 플래그 설정부(logic_1, logic2, logic3)는 상기 제 1 모드를 수행한다(도 6의 S2 단계). t3 시간동안 모드 선택부(470)는 각각의 플래그 설정부(logic_3, logic_4)로 제 1 논리 상태의 모드 선택 신호(MS_3, MS_4)를 출력하고, 각각의 플래그 설정부(logic_1, logic_2)로는 제 2 논리 상태의 모드 선택 신호(MS_1, MS_2)를 출력한다. 따라서, t3 시간동안 각각의 플래그 설정부(logic3, logic4)는 상기 제 2 모드를 수행하고, 각각의 플래그 설정부(logic1, logic2)는 상기 제 1 모드를 수행한다(도 6의 S3 단계).
도 6의 경우에 따라 모드 선택부(470)가 두개의 플래그 설정부들(logic_3, logic_4)로 모드 선택 신호(MS_3, MS_4)를 출력하는 것으로 상기 데이터 코딩이 종료되었으나, 경우에 따라서는 모드 선택부(470)가 모든 플래그 설정부들(logic_1, logic_2, logic_3, logic_4)에 대하여 모드 선택 신호(MS_1, MS_2, MS_3, MS_4)를 출력하여 상기 데이터 코딩을 수행할 수도 있다.
도 8은 도 6의 데이터 코딩 방법을 수행하는 경우 반도체 메모리 장치의 초기 동작을 나타내는 그래프이다.
도 6 및 도 8을 참조하면, S1 단계의 수행결과 제 1 논리 상태의 개수는 6개이므로, 최초 6개의 제 1 논리 상태의 데이터를 출력한다. 이후, S2 단계를 거치면서 7개의 제 1 논리 상태의 데이터를 출력하고, S3 단계를 거치면서 10개의 제 1 논리 상태의 데이터를 출력한다. 따라서, 종래 기술과 달리 순차적으로 제 1 논리 상태의 데이터들의 개수가 올라감으로써, 종래 기술에서 문제되었던 초기 동작시 전압 강하에 의하여 최초 데이터의 논리 상태가 달라지는 문제점을 해결할 수 있다.
도 1 및 도 8을 참조하여, 도 1에서와 동일한 조건에서 본 발명의 실시예에 따를 경우 인덕터에 의한 전압강하를 살펴본다. 도 1에서와 동일하게 전원 전압(VDD) 및 접지 전압(VSS)과 연결된 인덕터(inductor)의 인덕턴스가 1 [nH]이고, 각각의 데이터를 출력하는 송신단의 구동 전류는 20 [mA]이며, 상기 출력 데이터를 제 1 논리 상태로 변하게 하는데 0.5 [ns]의 시간이 걸린다고 가정하자.
V = n * L(di/dt) = 6 * 1nH * (20mA / 0.5ns)
= 0.24 [V]
상기 수학식 2에서와 같이, 반도체 메모리 장치의 초기 동작 시 6(n은 제 1 논리 상태의 데이터 개수)개의 제 1 논리 상태의 데이터를 출력하므로, 최초 동작시 상기 인덕터에 걸리는 전압은 0.24[V]이다. 따라서, 종래 기술에 비하여 상기 인덕터에 의한 전압 강하에 의하여 최초 데이터의 논리 상태가 달라지는 문제점을 해결할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 메모리 장치(900)의 블록도이다.
도 9를 참조하면, 도 3의 반도체 메모리 장치(300)와 비교할 때, 반도체 메모리 장치(900)의 송신단(TX)(910)으로 플래그 정보(F_1)가 하나 더 입력되는 차이점이 있다. 송신단(910)은 데이터 그룹들(D_1, D_2, D-3, D_4, D_5) 및 플래그 정보들(F_1, F_2, F_3, F_4, F_5)을 코딩하여 수신단(RX)(920)으로 출력한다. 즉, 반도체 메모리 장치(900)는 5개의 그룹으로 나누어진 데이터 그룹들(D_1, D_2, D_3, D_4, D_5) 각각에 대하여 플래그 정보들(F_1, F_2, F_3, F_4, F_5)이 입력된다. 이하에서, 본 발명의 다른 실시예에 따라 송신단(910)에서 데이터 그룹들(D_1, D_2, D-3, D_4, D_5) 및 플래그 정보들(F_2, F_3, F_4, F_5)을 코딩하는 방법에 대하여 설명한다.
도 10은 도 9의 송신단(910)의 블록도이다.
이하에서는 도 3에서와 동일하게 도 9의 각각의 데이터 그룹들(D_1, D_2, D-3, D_4, D_5) 및 플래그 정보들(F_1, F_2, F_3, F_4, F_5)을 제 1 내지 제 5 그룹이라고 한다.
도 10을 참조하면, 송신단(910)은 복수의 카운터부(C_1, C_2, C_3, C_4, C_5), 데이터 코딩부(1030) 및 모드 선택부(1070)를 구비한다. 각각의 카운터부(C_1, C_2, C_3, C_4, C_5), 데이터 코딩부(1030) 및 모드 선택부(1070)는 도 3과 동일한 기능을 수행한다. 단, 도 3의 송신단과 비교할때, 카운터부(C_1)는 제 1 데이터 그룹(D_1)뿐 아니라 플래그 정보(F_1)를 같이 입력받는다. 또한, 데이터 코딩부(1030)는 도 3의 데이터 코딩부(330)보다 플래그 설정부(logic_1, logic_2, logic_3, logic_4, logic_5) 및 데이터 변환부(INV_1, INV_2, INV_3, INV_4, INV_5)를 하나 더 구비한다. 모드 선택부(1070) 역시 도 3의 모드 선택부(370)보다 하나 많은 모드 선택 신호(MS_1, MS_2, MS_3, MS_4, MS_5)를 데이터 코딩부(1030)로 출력한다.
도 11은 도 10의 송신단(910)에서 데이터들을 코딩하는 단계를 순차적으로 보여주는 도면이다.
도 11을 참조하면, 도 6과 같이 16비트(bit)의 데이터를 전송하고 최초의 데이터들은 모두 제 1 논리 상태를 가진다고 가정하자. 상기 16비트의 데이터들 및 5비트의 플래그 정보들(F_1, F_2, F_3, F_4, F_5)은 제 1 내지 제 5 그룹(G1, G2, G3, G4, G5)으로 그룹지어져 있다. 도 6의 경우와 비교할때, 제 1 그룹(G1)에 제 1 데이터 그룹(D_1)뿐 아니라 플래그 정보(F_1)를 더 구비한다는 것을 제외하고는 도 6의 경우와 동일하다.
먼저, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계에 대하여 설명한다(S1 단계). 도 6의 S1 단계와 마찬가지로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 하기 위하여 제 1 내지 제 5 그룹(G1, G2, G3, G4, G5)의 플래그 정보들(F_1, F_2, F_3, F_4, F_5)을 초기의 제 2 논리 상태에서 제 1 논리 상태로 변경한다(S10 단계).
다음으로, 상기 제 1 그룹 내지 제 5 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 각각의 그룹별 데이터들을 코딩하는 단계를 설명한다(S20 내지 S40 단계). S10 단계를 수행한 결과 제 1 논리 상태의 개수는 5개이고 제 2 논리 상태의 개수는 15개이다. 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되려면, 제 5 그룹(G5)의 플래그 정보(F_5)를 제 2 논리 상태로 변경하여야 한다. 즉, 제 5 그룹(G5)은 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하고, 제 1 내지 제 4 그룹(G1, G2, G3, G4)은 계속하여 각각의 그룹별로 제 1 논리 상태의 개수가 최소가 되도록 코딩한다(S2 단계). S20 단계를 수행한 결과 제 1 논리 상태의 개수는 6개이고 제 2 논리 상태의 개수는 14개이다. 마찬가지로, 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되려면, 제 4 그룹(G4)의 플래그 정보(F_4)를 제 2 논리 상태로 변경하여야 한다. S2 단계와 달리, 제 4 그룹(G4) 및 제 5 그룹(G5)은 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하고, 제 1 그룹 내지 제 3 그룹(G1, G2, G3)은 계속하여 각각의 그룹별로 제 1 논리 상태의 개수가 최소가 되도록 코딩한다(S30 단계). S30 단계를 수행한 결과 제 1 논리 상태의 개수는 7개이고 제 2 논리 상태의 개수는 13개이다.
상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소로 하기 위해서 제 3 그룹(G4)의 플래그 정보(F_3)를 제 2 논리 상태로 변경한다. 동일하게, 제 3 그룹 내지 제 5 그룹(G3, G4, G5)은 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하고, 제 1 그룹(G1) 및 제 2 그룹(G2)은 계속하여 각각의 그룹별로 제 1 논리 상태의 개수가 최소가 되도록 코딩한다(S40 단계). S40 단계를 수행한 결과 제 1 논리 상태의 개수는 10개이고 제 2 논리 상태의 개수도 10개이다. 상기 제 1 논리 상태의 개수와 제 2 논리 상태의 개수가 동일하게 되었으므로, 상기 데이터 코딩 동작을 더 이상 수행하지 않는다.
도 12는 도 11의 데이터 코딩 방법을 수행하는 경우 반도체 메모리 장치의 초기 동작을 나타내는 그래프이다.
도 11 및 도 12를 참조하면, S10 단계의 수행결과 제 1 논리 상태의 개수는 5개이므로, 최초 5개의 제 1 논리 상태의 데이터를 출력한다. 이후, S20 단계를 거치면서 6개의 제 1 논리 상태의 데이터를 출력하고, S30 단계를 거치면서 7개의 제 1 논리 상태의 데이터를 출력하며, S40 단계를 거치면서 10개의 제 1 논리 상태의 데이터를 출력한다. 따라서, 종래 기술과 달리 순차적으로 제 1 논리 상태의 데이 터들의 개수가 올라감으로써, 종래 기술에서 문제되었던 초기 동작시 전압 강하에 의하여 최초 데이터의 논리 상태가 달라지는 문제점을 해결할 수 있다.
도 1 및 도 8을 참조하여, 도 1에서와 동일한 조건에서 본 발명의 실시예에 따를 경우 인덕터에 의한 전압강하를 살펴본다. 도 1에서와 동일하게 전원 전압(VDD) 및 접지 전압(VSS)과 연결된 인덕터(inductor)의 인덕턴스가 1 [nH]이고, 각각의 데이터를 출력하는 송신단의 구동 전류는 20 [mA]이며, 상기 출력 데이터를 제 1 논리 상태로 변하게 하는데 0.5 [ns]의 시간이 걸린다고 가정하자.
V = n * L(di/dt) = 5 * 1nH * (20mA / 0.5ns)
= 0.2 [V]
상기 수학식 3에서와 같이, 반도체 메모리 장치의 초기 동작 시 5(n은 제 1 논리 상태의 데이터 개수)개의 제 1 논리 상태의 데이터를 출력하므로, 최초 동작시 상기 인덕터에 걸리는 전압은 0.2[V]이다. 따라서, 종래 기술에 비하여 상기 인덕터에 의한 전압 강하에 의하여 최초 데이터의 논리 상태가 달라지는 문제점을 해결할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및 그 방법을 이용하는 반도체 메모리 장치는 초기 동작 시 전압강하에 의하여 최초 데이터의 논리 상태가 달라지는 점을 방지할 수 있는 장점이 있다. 즉, 반도체 메모리 장치의 초기 동작 시 제 1 논리 상태의 데이터의 개수를 순차적으로 올림으로써, 최초 데이터를 안정적으로 출력할 수 있다.

Claims (27)

  1. 적어도 하나의 데이터를 포함하는 제 1 그룹 및 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 2 그룹 내지 제 n 그룹을 설정하여, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트하는 복수의 카운터부; 및
    상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩하는 데이터 코딩부를 구비하고,
    상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이고, 상기 제 2 모드는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드인 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 데이터 코딩부는,
    상기 제 1 그룹 내지 제 n 그룹에 대하여 상기 제 1 모드를 적용한 후 상기 제 2 모드를 적용하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제 1 그룹의 데이터들의 개수는,
    나머지 각각의 그룹의 데이터들의 개수보다 적은 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 데이터 코딩부는,
    상기 제 1 모드가 적용되는 상기 제 2 그룹 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 플래그 설정부는,
    상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 초기에 제 2 논리 상태로 설정된 플래그 정보를 제 1 논리 상태로 변경하고, 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 적은 경우 상기 플래그 정보를 초기 상태로 유지하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 데이터 코딩부는,
    상기 제 2 모드가 적용되는 상기 제 2 그룹 내지 제 n 그룹에 있어서, 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수 와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 반도체 메모리 장치는,
    인에이블 신호에 응답하여 상기 데이터 코딩부가 상기 제 1 모드 및 제 2 모드 중 하나를 적용할 수 있도록 모드 선택 신호를 상기 데이터 코딩부로 출력하는 모드 선택부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 모드 선택부는,
    상기 제 2 그룹 내지 제 n 그룹에 포함된 데이터들의 개수가 적은 그룹부터 순차적으로 상기 제 2 모드를 적용할 수 있도록 모드 선택 신호를 상기 데이터 코딩부로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 모드 선택부는,
    상기 데이터 코딩부에 대하여 상기 제 2 그룹 내지 제 n 그룹에 대하여 상기 제 1 모드를 적용한 후 상기 제 n 그룹부터 상기 제 2 그룹까지 역순으로 상기 제 2 모드를 적용하도록 상기 모드 선택 신호를 상기 데이터 코딩부로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1항에 있어서, 상기 데이터 코딩부는,
    상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수가 동일하거나 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 변하지 않을 때까지 상기 각각의 그룹에 대하여 상기 제 2 모드를 적용하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법에 있어서,
    적어도 하나의 데이터를 포함하는 제 1 그룹 및 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 2 그룹 내지 제 n 그룹을 설정하는 단계;
    상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계; 및
    상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  12. 제11항에 있어서, 상기 제 1 그룹 내지 제 n 그룹을 설정하는 단계는,
    상기 제 1 그룹의 데이터들의 개수가 나머지 각각의 그룹의 데이터들의 개수보다 적도록 설정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  13. 제11항에 있어서, 상기 제 1 논리 상태의 개수가 최소가 되도록 코딩하는 단계는,
    상기 제 2 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것을 특징으로 반도체 메모리 장치의 데이터 코딩 방법.
  14. 제11항에 있어서, 상기 제 1 논리 상태의 개수가 최소가 되도록 코딩하는 단계는,
    상기 제 2 내지 제 n 그룹에 있어서, 상기 각각의 그룹의 초기 플래그 정보를 제 2 논리 상태로 설정하는 단계;
    상기 제 2 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 제 1 논리 상태의 개수 및 제 2 논리 상태의 개수를 카운트하는 단계;
    상기 제 1 논리 상태의 개수 및 상기 제 2 논리 상태의 개수를 비교하는 단 계;
    상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 많은 경우 상기 플래그 정보를 제 1 논리 상태로 변경하고, 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 적은 경우 상기 플래그 정보를 초기 상태로 유지하는 단계; 및
    상기 플래그 정보가 제 1 논리 상태인 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  15. 제11항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  16. 제15항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 1 논리 상태의 개수 및 상기 제 2 논리 상태의 개수를 카운트 하는 단계; 및
    상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수를 비교하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  17. 제11항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 2 그룹 내지 제 n 그룹에 포함된 데이터들의 개수가 적은 그룹부터 순차적으로 상기 각각의 그룹의 플래그 정보를 변경하거나 유지하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  18. 제11항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 n 그룹부터 상기 제 2 그룹까지 역순으로 상기 각각의 그룹의 플래그 정보를 변경하거나 유지하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  19. 제11항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수가 동일하거나 상 기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 변하지 않을 때까지 상기 각각의 그룹에 대하여 데이터들을 코딩하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  20. 각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 1 그룹 내지 제 n 그룹을 설정하여, 상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수를 카운트하는 복수의 카운터부; 및
    상기 각각의 그룹별로 제 1 모드 및 제 2 모드를 선택적으로 적용하여 데이터를 코딩하는 데이터 코딩부를 구비하고,
    상기 제 1 모드는 상기 각각의 그룹별로 상기 카운트된 제 1 논리 상태의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드이고, 상기 제 2 모드는 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 모드인 것을 특징으로 하는 반도체 메모리 장치.
  21. 제20항에 있어서, 상기 데이터 코딩부는,
    상기 제 1 그룹 내지 제 n 그룹에 대하여 상기 제 1 모드를 적용한 후 상기 제 2 모드를 적용하는 것을 특징으로 하는 반도체 메모리 장치.
  22. 제20항에 있어서, 상기 데이터 코딩부는,
    상기 제 1 모드가 적용되는 상기 제 1 그룹 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  23. 제20항에 있어서, 상기 데이터 코딩부는,
    상기 제 2 모드가 적용되는 상기 제 1 그룹 내지 제 n 그룹에 있어서, 상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 적어도 하나의 플래그 설정부; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 적어도 하나의 데이터 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제20항에 있어서, 상기 반도체 메모리 장치는,
    인에이블 신호에 응답하여 상기 데이터 코딩부가 상기 제 1 모드 및 제 2 모드 중 하나를 적용할 수 있도록 모드 선택 신호를 상기 데이터 코딩부로 출력하는 모드 선택부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법에 있어서,
    각각 적어도 하나의 데이터 및 플래그 정보를 포함하는 제 1 그룹 내지 제 n 그룹을 설정하는 단계;
    상기 각각의 그룹별로 제 1 논리 상태의 데이터들 및 플래그 정보의 개수가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계; 및
    상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹별 데이터들을 코딩하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
  26. 제25항에 있어서, 상기 제 1 논리 상태의 개수가 최소가 되도록 코딩하는 단계는,
    상기 제 1 내지 제 n 그룹에 있어서, 상기 각각의 그룹별로 상기 제 1 논리 상태의 개수가 상기 제 2 논리 상태의 개수보다 많은 경우 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것을 특징으로 반도체 메모리 장치의 데이터 코딩 방법.
  27. 제25항에 있어서, 상기 제 1 논리 상태의 개수와 상기 제 2 논리 상태의 개수의 차이가 최소가 되도록 코딩하는 단계는,
    상기 제 1 그룹 내지 제 n 그룹의 데이터들 및 플래그 정보들 중 제 1 논리 상태의 개수와 제 2 논리 상태의 개수의 차이가 최소가 되도록 상기 각각의 그룹에 속하는 플래그 정보를 변경하는 단계; 및
    상기 플래그 정보가 변경된 경우 상기 플래그 정보가 포함된 그룹의 데이터들을 반전시키는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 코딩 방법.
KR1020060132026A 2006-12-21 2006-12-21 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치 KR100800487B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060132026A KR100800487B1 (ko) 2006-12-21 2006-12-21 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치
US11/836,283 US7551514B2 (en) 2006-12-21 2007-08-09 Semiconductor memory utilizing a method of coding data
TW096147081A TWI441191B (zh) 2006-12-21 2007-12-10 使用編碼資料之方法之半導體記憶體
JP2007329064A JP5145024B2 (ja) 2006-12-21 2007-12-20 データコーディング方法及びその方法を利用する半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132026A KR100800487B1 (ko) 2006-12-21 2006-12-21 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100800487B1 true KR100800487B1 (ko) 2008-02-04

Family

ID=39342175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132026A KR100800487B1 (ko) 2006-12-21 2006-12-21 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US7551514B2 (ko)
JP (1) JP5145024B2 (ko)
KR (1) KR100800487B1 (ko)
TW (1) TWI441191B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109642769A (zh) * 2016-08-26 2019-04-16 多美达瑞典有限公司 用于休闲旅游车的制冷装置
WO2024060323A1 (zh) * 2022-09-20 2024-03-28 长鑫科技集团股份有限公司 一种计数电路、半导体存储器以及计数方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325828B1 (en) 2007-03-08 2012-12-04 Marvell International Ltd. Method and apparatus for detecting impulse noise
US8094710B1 (en) * 2007-04-04 2012-01-10 Marvell International Ltd. Wide band noise early detection and protection architecture for a frequency domain equalizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060864A (ko) * 1996-12-31 1998-10-07 김영환 파우어-업 신호 발생 회로
KR20040031390A (ko) * 2002-10-05 2004-04-13 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
KR20050058915A (ko) * 2003-12-13 2005-06-17 삼성전자주식회사 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
KR20050107652A (ko) * 2004-05-10 2005-11-15 주식회사 하이닉스반도체 멀티-포트 메모리 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399900B1 (ko) 2000-12-30 2003-09-29 주식회사 하이닉스반도체 에러 보정 기능을 강화한 아날로그-디지털 장치의 엔코더
JP3881869B2 (ja) 2001-11-05 2007-02-14 株式会社ルネサステクノロジ 半導体記憶装置
KR100480598B1 (ko) 2002-05-25 2005-04-06 삼성전자주식회사 프리앰블 기능을 갖는 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060864A (ko) * 1996-12-31 1998-10-07 김영환 파우어-업 신호 발생 회로
KR20040031390A (ko) * 2002-10-05 2004-04-13 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
KR20050058915A (ko) * 2003-12-13 2005-06-17 삼성전자주식회사 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
KR20050107652A (ko) * 2004-05-10 2005-11-15 주식회사 하이닉스반도체 멀티-포트 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109642769A (zh) * 2016-08-26 2019-04-16 多美达瑞典有限公司 用于休闲旅游车的制冷装置
WO2024060323A1 (zh) * 2022-09-20 2024-03-28 长鑫科技集团股份有限公司 一种计数电路、半导体存储器以及计数方法

Also Published As

Publication number Publication date
US7551514B2 (en) 2009-06-23
JP5145024B2 (ja) 2013-02-13
TW200832430A (en) 2008-08-01
JP2008160848A (ja) 2008-07-10
TWI441191B (zh) 2014-06-11
US20080151651A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
US8766828B2 (en) Data bus inversion apparatus, systems, and methods
CN100541465C (zh) 用于产生多个不同选通脉冲信号的装置及集成电路
US20040049723A1 (en) Semiconductor integrated circuit with a test circuit
EP0694237B1 (en) Data transfer system
US20080080262A1 (en) Data alignment circuit and data alignment method for semiconductor memory device
US6741193B2 (en) Parallel in serial out circuit having flip-flop latching at multiple clock rates
US5015886A (en) Programmable sequential-code recognition circuit
KR100800487B1 (ko) 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치
US20120131402A1 (en) Test mode setting circuit
US7986251B2 (en) Input/output (IO) interface and method of transmitting IO data
US8575961B2 (en) Multi-valued driver circuit
US20100271251A1 (en) Serial Interface, Apparatus Including the Same, and Method of Using the Same
US7876245B2 (en) Parallel-to-serial converting circuit
US6456551B2 (en) Semiconductor memory device having prefetch operation mode and data transfer method for reducing the number of main data lines
US8082377B2 (en) Data transmission and reception system, master device, and slave device
US20070156368A1 (en) Method and system for generating test pulses to test electronic elements
US5579315A (en) Heartbeat collision prevention circuit and method
US8106798B2 (en) Circuit and method for parallel to serial conversion
US8024624B2 (en) System and method for communicating data over communication channels
KR100558476B1 (ko) 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
US6701423B2 (en) High speed address sequencer
KR20230086600A (ko) 단선 버스 회로에서의 스캔 테스트
JPH08101813A (ja) データの変調復調方法
CN114512089A (zh) 显示控制电路、显示控制方法、显示模组及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13