TWI441191B - 使用編碼資料之方法之半導體記憶體 - Google Patents
使用編碼資料之方法之半導體記憶體 Download PDFInfo
- Publication number
- TWI441191B TWI441191B TW096147081A TW96147081A TWI441191B TW I441191 B TWI441191 B TW I441191B TW 096147081 A TW096147081 A TW 096147081A TW 96147081 A TW96147081 A TW 96147081A TW I441191 B TWI441191 B TW I441191B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- data bits
- logic state
- flag information
- groups
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Dram (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本發明之實施例係關於一半導體記憶體裝置之資料編碼方法。更特定而言,本發明之實施例係關於在半導體記憶體裝置之初始運作中之一資料編碼方法。
圖1係一用以圖解說明資料之傳輸及接收之習用半導體記憶體裝置100之電路圖。圖2係一圖解說明半導體記憶體裝置100之初始運作之曲線圖。經由半導體記憶體裝置100之資料輸入/輸出墊DQ_0至DQ_n-1之資料輸出經由傳輸級TX傳輸至接收級RX。傳輸級TX需要一驅動電流來將資料傳輸至接收級RX。當半導體記憶體裝置100輸出處於一對應於圖2所圖解說明之一初始運作中之一邏輯高之第一邏輯狀態之10個資料位元時,連接於電源電壓VDD之一源與接地電壓VSS之一源之間的一電感器之電感係數係1 nH。輸出資料位元之傳輸級TX之驅動電流係20 mA。將輸出資料位元之該邏輯狀態改變至該第一邏輯狀態所需之時間係0.5 ns。應用至該電感器之電壓表示為:V=n*L(di/dt)=10*1 nH*(20 mA/0.5 ns)=0.4 V………(1)其中n係處於第一邏輯狀態之資料位元之數量。亦即,當輸出處於該第一邏輯狀態之10個資料位元時,應用至該電感器之電壓係0.4 V。因此,當電源電壓VDD係低時,由電感器引起之電壓降成問題,而當電源電壓VDD係高時,可忽略由電感器引起之電壓降。當由電感器引起之電壓降
係大時,必須在第一邏輯狀態中輸出之資料位元可在第二邏輯狀態中輸出。該第二邏輯狀態對應於邏輯低。舉例而言,當電源電壓VDD係1.3 V而需要1 V來輸出具有第一邏輯狀態之資料位元時,由電感器引起之電壓降0.4 V將電源電壓VDD降低至0.9 V。因此,所輸出之資料位元無法處於第一邏輯狀態。因此,在習用記憶體裝置100之初始運作中,初始資料之邏輯狀態因電感器引起之電壓降而變化。
本發明之實例性實施例係關於一種在一初始運作中維護初始資料之邏輯狀態之半導體記憶體裝置。在一實例性實施例中,該半導體記憶體裝置包括複數個計數器,其經組態以計數一第一資料群組及第二至第n資料群組中具有一第一邏輯狀態之資料位元及旗標資訊資料位元之數量,該第一資料群組包括至少一個資料位元,且第二至第n資料群組各自包括至少一個資料位元及一旗標資訊資料位元。一資料編碼單元與複數個計數器通信且選擇性地將一第一運作模式及一第二運作模式應用至該第一至第n資料群組之每一者。該資料編碼單元編碼第一至第n資料群組之每一者之資料,其中該第一運作模式編碼第一至第n資料群組之每一者之資料以最大程度地減小該第一至第n資料群組之每一者中處於第一邏輯狀態之資料位元之數量。該資料編碼單元亦實施第二運作模式以編碼第一至第n資料群組之每一者中之資料,以最大程度地減小處於第一邏輯狀
態之資料位元及旗標資訊資料位元之數量與處於與第一至第n資料群組相關聯之第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
現在,將在後文中參照顯示本發明較佳實施例之附圖更全面地地闡述本發明。然而,本發明可體現為諸多不同之形式,而不應將本發明理解為僅限於本文所述之實施例。而是,提供此等實施例旨在使此揭示內容全面及完整,且將本發明之範疇充分傳達給彼等熟知此項技術者。在該等圖式中,通篇中相同之編號指代相同之組件。
圖3係一包括一傳輸級TX及一接收級RX之半導體記憶體裝置300之方塊圖。將第一至第五資料群組D_1至D_5及與該第二、第三、第四及第五資料群組D_2、D_3、D_4及D_5相關聯之旗標資訊F_2、F_3、F_4及F_5輸入至傳輸級310。傳輸級310編碼第一至第五資料群組D_1至D_5之資料位元及旗標資訊。傳輸級310將經編碼之資料群組DC_1至DC_5及經編碼之旗標資訊FC_2、FC_3、FC_4及FC_5輸出至接收級320。
圖4係圖3A所示傳輸級310之方塊圖,其圖解說明編碼第一至第五資料群組D_1至D_5及旗標資訊F_2、F_3、F_4及F_5之方法。下文將圖3中所圖解說明之第一至第五資料群組D_1至D_5及旗標資訊F_2、F_3、F_4及F_5稱作第一至第五群組。特定而言,第一群組包括僅第一資料群組D_1,乃因其無旗標資訊。第二群組包括第二資料群組
D_2及旗標資訊F_2。第三群組包括第三資料群組D_3及旗標資訊F_3。第四群組包括第四資料群組D_4及旗標資訊F_4。第五群組包括第五資料群組D_5及旗標資訊F_5。
圖4圖解說明具有複數個計數器C_1、C_2、C_3、C_4及C_5、資料編碼單元430及模式選擇器470之傳輸級310。複數個計數器C_1至C_5分別接收第一至第五資料群組,且每一者均計數處於一第一邏輯狀態之資料位元及旗標資訊資料位元之數量。該第一邏輯狀態可係舉例而言一邏輯高狀態。資料編碼單元430選擇性將一第一模式及一第二模式應用至該第一至第五群組以編碼該第一至第五群組中之資料。模式選擇器470回應於一啟用信號EN將模式選擇信號MS_1、MS_2、MS_3及MS_4輸出至資料編碼單元430,使得資料編碼單元430將該第一模式及第二模式中之一者應用至該第一至第五資料群組。編碼第一至第五群組中之每一者之資料位元,使得在第一模式中最大程度地減小第一至第五資料群組中具有第一邏輯狀態之資料位元之計數數量。編碼該第一至第五資料群組之每一者中之資料位元,其中在該第二模式中最大程度地減小該第一至第五群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。該第二邏輯狀態可係(舉例而言)一邏輯低狀態。
資料編碼單元430包括藉由logic_1、logic_2、logic_3及logic_4界定之至少一個旗標設定部分及藉由INV_1、
INV_2、INV3及INV4界定之至少一個資料轉換器。當在應用第一模式之第二、第三、第四及第五資料群組之每一者中,具有第一邏輯狀態之資料位元數量大於處於第二邏輯狀態之資料數量時,該至少一個旗標設定部分改變該旗標資訊。此外,該至少一個旗標設定部分改變該旗標資訊,使得在應用該第二模式之第二、第三、第四及第五群組之每一者中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態中之資料位元及旗標資訊資料位元之數量之間的差被最大程度地減小。當改變旗標資訊時,資料轉換器INV_1、INV_2、INV_3及INV_4使包括在該第一模式或第二模式中經改變旗標資訊之群組之資料位元反相。
圖5係在圖3所示半導體記憶體裝置300之初始運作中一資料編碼方法中之流程圖。在步驟S510中,如在圖4中所圖解說明,將第一至第五資料群組中之資料位元及旗標資訊設定至第一至第五群組。在步驟S520中,計數器C_1至C_5分別計數第一至第五群組之每一者中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量。具體而言,計數器C_1計數該第一群組中處於該第一邏輯狀態之資料位元之數量,且計數器C_2計數該第二群組中具有該第一邏輯狀態之資料位元及旗標資訊資料位元之數量。計數器C_3計數該第三群組中具有該第一邏輯狀態之資料位元及旗標資訊資料位元之數量。計數器C_4計數該第四群組中具有該第一邏輯狀態之資料位元及旗標資訊資料位元之數
量。計數器C_5計數該第五群組中具有該第一邏輯狀態之資料位元及旗標資訊資料位元之數量。當計數該第一至第五群組之每一者中具有該第一邏輯狀態之資料位元之數量時,改變該旗標資訊。因此,在步驟S530中,最大程度地減小在該第一至第五群組之每一者中具有該第一邏輯狀態之資料位元及旗標資訊資料位元之數量。
在步驟S540中,計數第一至第五群組中具有第一邏輯狀態之資料位元及旗標資訊資料位元之數量及具有第二邏輯狀態之資料位元及旗標資訊資料位元之數量。藉由使用步驟S530之結果易於執行步驟S540。在步驟S550中,比較具有第一邏輯狀態之資料位元及旗標資訊資料位元之計數數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之計數數量。當該兩個計數數量不同時,在步驟S560中改變第一至第五資料群組中一相應群組之旗標資訊。較佳地,自具有最少資料位元數量之群組起對第二、第三、第四及第五資料群組實施步驟S560。不然,對第五至第二資料群組依序實施步驟S560。因旗標資訊之改變而變化之具有第一邏輯狀態之資料位元及旗標資訊資料位元之數量與具有第二邏輯狀態之資料位元及旗標資訊資料位元之數量彼此比較。當處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量等於處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量,或處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之差如步驟S550處所確定
不變時,該資料編碼作業完成。當設定第一至第五資料群組時,較佳地不包括旗標資訊之第一群組之資料位元數量小於第二、第三、第四及第五群組之資料位元數量。當編碼第一至第五群組之資料位元時,處於第一邏輯狀態之資料位元數量係依序增加。以此方式,可藉由減小第一群組之資料位元數量最大程度地減小處於該第一邏輯狀態之資料位元之數量。
圖6圖解說明一編碼資料過程,其中編碼進第一至第五資料群組D_1至D5之16個位元之資料起初具有一第一邏輯狀態,且將16個位元之資料及4個位元之旗標資訊F_2、F_3、F_4及F_5分組成第一至第五群組G1至G5。特定而言,第一群組G1對應於第一資料群組D_1,且第二群組G2包括第二資料群組D_2及旗標資訊F_2。第三群組G3包括第三資料群組D_3及旗標資訊F_3。第四群組G4包括第四資料群組D_4及旗標資訊F_4。第五群組G5包括第五資料群組D_5及旗標資訊F_5。
第二群組G2包括4個具有第一邏輯狀態之資料位元及1個處於第二邏輯狀態之旗標資訊資料位元。因此,改變旗標資訊F_2,使得最大程度地減小處於第一邏輯狀態之資料位元之數量。亦即,將旗標資訊F_2之第二邏輯狀態改變至第一邏輯狀態以使第二資料群組D_2之資料位元反相。作為一結果,第二群組G2具有1個處於第一邏輯狀態之位元及4個處於該第二邏輯狀態之位元。因此,使處於第一邏輯狀態之位元數量最大程度地減小。在步驟S1中對第三
群組G3、第四群組G4及第五群組G5實施相同運作,以最大程度地減小第三群組G3、第四群組G4及第五群組G5中處於第一邏輯狀態之資料位元數量。
當步驟S1完成時,第一群組G1至第五群組G5包括6個具有第一邏輯狀態之位元及14個處於第二邏輯狀態之位元。將第五群組G5之旗標資訊F_5之第一邏輯狀態改變至第二邏輯狀態。進行此作業以最大程度地減小處於第一邏輯狀態之資料位元及資訊資料位元之數量與處於第二邏輯狀態之資料位元及資訊資料位元之數量之間的差。編碼第五群組G5,以最大程度地減小第一群組G1至第五群組G5中處於第一邏輯狀態之資料位元及資訊資料位元之數量與處於第二邏輯狀態之資料位元及資訊資料位元之數量之間的差。此外,在步驟S2中編碼第二群組G2、第三群組G3及第四群組G4之每一者使得最大程度地減小處於第一邏輯狀態之資料位元之數量。因此,第一群組G1至第五群組G5具有7個處於第一邏輯狀態之位元及13個處於第二邏輯狀態之位元。接下來,將第四群組G4之旗標資訊F_4之第一邏輯狀態改變至第二邏輯狀態以最大程度地減小處於第一邏輯狀態與第二邏輯狀態之資料位元及旗標資訊資料位元之間的差。在步驟S3中,編碼第四群組G4及第五群組G5之每一者使得最大程度地減小第一群組G1至第五群組G5中處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。編碼第二群組G2及第三群組G3之每一者
使得最大程度地減小處於第一邏輯狀態之資料位元數量。第一群組G1至第五群組G5具有10個處於第一邏輯狀態之位元及10個處於第二邏輯狀態之位元。該資料編碼作業完成,乃因處於第一邏輯狀態之位元數量等於處於第二邏輯狀態之位元數量。較佳地,依序對第二群組G2、第三群組G3、第四群組G4及第五群組G5執行作業S2,且自具有最少資料位元數量之群組起執行。最初對第五群組G5實施步驟S2,乃因第二群組G2、第三群組G3及第四群組G4各自具有四個資料位元,而第五群組G5具有兩個資料位元。
圖7係圖4所圖解說明之模式選擇器470之輸入信號及輸出信號之波形圖。參照圖4、6及7,當啟用信號EN輸入至模式選擇器470時,模式選擇器470將模式選擇信號MS_1、MS_2、MS_3及MS_4輸出至資料編碼單元430。當模式選擇信號MS_1、MS_2、MS_3及MS_4處於第二邏輯狀態時,資料編碼單元430之旗標設定部分logic_1、logic_2、logic_3及logic_4實施第一模式,且當模式選擇信號MS_1、MS_2、MS_3及MS_4處於第一邏輯狀態時,實施第二模式。在時間t1,模式選擇器470回應於啟用信號EN分別將處於第二邏輯狀態之模式選擇信號MS_1、MS_2、MS_3及MS_4輸出至旗標設定部分logic_1、logic_2、logic_3及logic_4。因此,在圖6所圖解說明之步驟S1中,在時間t1,旗標設定部分logic_1、logic_2、logic_3及logic_4實施第一模式。
在時間t2,模式選擇器470將處於第一邏輯狀態之模式
選擇信號MS_4輸出至旗標設定部分logic_4,且將處於第二邏輯狀態之模式選擇信號MS_1、MS_2及MS_3輸出至旗標設定部分logic_1、logic_2及logic_3。因此,在圖6所示之步驟S2,在時間t2旗標設定部分logic_4執行第二模式,且旗標設定部分logic_1、logic_2及logic_3執行第一模式。在時間t3,模式選擇器470將處於第一邏輯狀態之模式選擇信號MS_3及MS_4輸出至旗標設定部分logic_3及logic_4,且將處於第二邏輯狀態之模式選擇信號MS_1及MS_2輸出至旗標設定部分logic_1及1ogic_2。因此,在亦顯示於圖6中之步驟S3中,在時間t3,旗標設定部分logic_3及logic_4執行第二模式,且旗標設定部分logic_1及logic_2執行第一模式。雖然在圖6所圖解說明之情況下,當模式選擇器470將模式選擇信號MS_3及MS_4輸出至旗標設定部分logic_3及logic_4時,資料編碼過程完成,但模式選擇器470可分別將模式選擇信號MS_1、MS_2、MS_3及MS4輸出至旗標設定部分logic_1、logic_2、logic_3及logic_4以實施資料編碼作業。
圖8係一圖解說明當執行圖6所圖解說明之資料編碼過程時,圖3所示半導體記憶體裝置300之一初始運作之曲線圖。參照圖6及8,當執行步驟S1時,獲得6個處於第一邏輯狀態之位元,且將其提供為一初始輸出。然後,藉由步驟S2輸出7個處於第一邏輯狀態之位元,且藉由步驟S3輸出10個處於第一邏輯狀態之位元。以此方式,處於第一邏輯狀態之位元數量逐漸增加。此解決上述關於習用半導體
記憶體裝置之其中在初始運作中資料位元之邏輯狀態由於之電壓降而改變之問題。
現在將參照圖1及8說明在圖1所圖解說明之相同條件下,由半導體記憶體裝置中之一電感器引起之電壓降。當連接於電源電壓VDD與接地電壓VSS之間的電感器之電感係數係1 nH時,輸出資料之輸出級TX之驅動電流係20 mA,且花費0.5 ns將輸出資料之該邏輯狀態改變至第一邏輯狀態,且應用至該電感器之電壓表示為:V=n*L(di/dt)=6*1 nH*(20 mA/0.5 ns)=0.24 V………(2)
亦即,在該半導體記憶體裝置之初始運作中應用至該電感器之電壓係0.24 V,乃因在該裝置之初始運作中輸出6個處於該第一邏輯狀態之位元(n係處於第一邏輯狀態之資料位元數量)。因此,解決與一習用半導體記憶體裝置相關聯之其中在初始運作中資料位元之初始邏輯狀態由於電感器引起之電壓降而改變之問題。
圖9係一具有傳輸級TX 910及接收級RX 920之半導體記憶體裝置900。半導體記憶體裝置900不同於圖3所圖解說明之半導體記憶體裝置300,在半導體記憶體裝置300中,將旗標資訊F_1輸入至傳輸級910。對應於資料群組D_1至D_5之旗標資訊資料位元F_1至F_5輸入至半導體記憶體裝置900。傳輸級TX 910編碼資料群組D_1至D_5及旗標資訊F_1至F_5,輸出經編碼之資料群組DC_1至DC_5及經編碼之旗標資訊FC_1至FC_5。
圖10係圖9中所圖解說明之傳輸級TX 910之一更詳細圖
解,其包括複數個計數器C_1、C_2、C_3、C_4及C_5及資料編碼單元1030及模式選擇器1070。複數個計數器C_1至C_5、資料編碼單元1030及模式選擇器1070各自實施與圖4所圖解說明之傳輸級310之功能相同之功能。計數器C_1亦接收除第一資料群組D_1外之旗標資訊F_1。資料編碼單元1030進一步包括一旗標設定部分logic_5及一資料轉換器INV_5,且模式選擇器1070將5個模式選擇信號MS_1、MS_2、MS_3、MS_4及MS_5輸出至資料編碼單元1030。
圖11圖解說明在圖10所示傳輸級910中之一編碼資料過程。分組成第一D_1至D_5資料群組之16個位元之資料最初具有第一邏輯狀態,且將16個位元資料及5個位元旗標資訊F_1、F_2、F_3、F_4及F_5分組成第一群組G1至第五群組G5。特定而言,第一群組G1包括第一資料群組D_1及旗標資訊F_1。第二群組G2包括第二資料群組D_2及旗標資訊F_2。第三群組G3包括第三資料群組D_3及旗標資訊F_3。第四群組G4包括第四資料群組D_4及旗標資訊F_4。第五群組G5包括第五資料群組D_5及旗標資訊F_5。
在步驟S10中,將第一群組G1至第五群組G5之旗標資訊F_1至F_5之第二邏輯狀態改變至第一邏輯狀態,以最大程度地減小第一群組G1至第五群組G5之每一者中處於該第一邏輯狀態之資料位元數量。因此,第一群組G1至第五群組G5包括5個處於第一邏輯狀態之位元及15個處於第二邏輯狀態之位元。將該第五群組G5之旗標資訊F_5之邏輯狀態改變至第二邏輯狀態,以最大程度地減小處於第一邏輯
狀態之資料位元及旗標資訊資料位元之數量相比於第一群組G1至第五群組G5中處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
特定而言,在步驟S20中,編碼第五群組G5使得最大程度地減小第一群組G1至第五群組G5中處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。此外,在步驟S20中,編碼第一群組G1、第二群組G2、第三群組G3及第四群組G4之每一者使得最大程度地減小處於第一邏輯狀態之資料位元數量。因此,第一群組G1至第五群組G5具有6個處於第一邏輯狀態之位元及14個處於第二邏輯狀態之位元。將第四群組G4之旗標資訊F_4之第一邏輯狀態改變至第二邏輯狀態,以最大程度地減小處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。因此,在步驟S30中編碼第四群組G4及第五群組G5之每一者,使得最大程度地減小第一群組G1至第五群組G5中處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差,且編碼第一群組G1、第二群組G2及第三群組G3之每一者使得最大程度地減小處於第一邏輯狀態之資料位元數量。因此,第一群組G1至第五群組G5具有7個處於第一邏輯狀態之位元及13個處於第二邏輯狀態之位元。
將第三群組G3之旗標資訊F_3之第一邏輯狀態改變至第二邏輯狀態以最大程度地減小處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。在步驟S40中,編碼第三群組G3、第四群組G4及第五群組G5之每一者使得最大程度地減小第一群組G1至第五群組G5中處於第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。而且,在步驟S40中,編碼第一群組G1及第二群組G2之每一者使得最大程度地減小處於第一邏輯狀態之資料位元數量。因此第一至第五群組G1至G5具有10個處於第一邏輯狀態之位元及10個處於第二邏輯狀態之位元。資料編碼作業完成,乃因處於第一邏輯狀態之位元數量等於處於第二邏輯狀態之位元數量。
圖12係一圖9所示之半導體記憶體裝置900應用圖11所圖解說明之資料編碼方法之一初始運作之曲線圖。當執行步驟S10時,獲得5個處於第一邏輯狀態之位元,且在步驟S20中,初始輸出該5個位元。藉由步驟S30輸出7個處於第一邏輯狀態之位元,且然後藉由步驟S40輸出10個處於第一邏輯狀態之位元。以此方式,逐漸增加處於第一邏輯狀態之位元數量。同樣,此解決上述與一習用半導體記憶體裝置相關聯之其中在初始運作中資料位元之初始邏輯狀態由於一電壓降而改變之問題。
現在將參照圖1及圖8解釋在相同於圖1所圖解說明之條
件下,在根據本發明之另一實施例之半導體記憶體裝置中由一電感器引起之電壓降。當連接於電源電壓VDD與接地電壓VSS之間的電感器之電感係數係1 nH時,輸出資料之輸出級TX之驅動電流係20 mA,且將輸出資料位元之邏輯狀態改變至第一邏輯狀態所花費之時間係0.5 ns,應用至電感器之電壓表達為:V=n*L(di/dt)=5*1 nH*(20 mA/0.5 ns)=0.2 V………(3)
在半導體記憶體裝置之初始運作中,應用至電感器之電壓係0.2 V,乃因在該初始運作中輸出6個處於第一邏輯狀態之資料位元(n係處於第一邏輯狀態之資料位元之數量)。因此,解決在習用半導體記憶體裝置之初始運作中資料位元之初始邏輯狀態因由電感器引起之電壓降而改變之問題。
如上文所述,本發明可防止在一半導體記憶體裝置之初始運作中,資料位元之初始邏輯狀態因一電壓降而改變。逐漸增加在半導體記憶體裝置之初始運作中處於第一邏輯狀態之資料位元之數量,以穩定初始資料位元之輸出。
雖然已結合隨附圖式中所圖解說明之本發明之該實施例說明本發明,但本發明並不限於此。彼等熟悉此項技術者應瞭解,可對其進行各種替代、修改及改變,此並不背離本發明之範疇及精神。
100‧‧‧習用半導體記憶體裝置
300‧‧‧半導體記憶體裝置
310‧‧‧傳輸級
320‧‧‧接收級
430‧‧‧資料編碼單元
470‧‧‧模式選擇器
900‧‧‧半導體記憶體裝置
910‧‧‧傳輸級
920‧‧‧接收級
1030‧‧‧資料編碼單元
1070‧‧‧模式選擇器
圖1係一習用半導體記憶裝置之電路圖;圖2係圖1中所圖解說明之半導體記憶裝置之一初始運作
之曲線圖;圖3係根據本發明一實施例之一半導體記憶裝置之方塊圖;圖4係圖3所圖解說明之一傳輸級之方塊圖;圖5係在圖3所圖解說明之傳輸級中編碼資料方法之流程圖;圖6圖解說明在圖3所圖解說明之傳輸級中一編碼資料過程;圖7係圖4所圖解說明之一模式選擇器中輸入信號及輸出信號之波形圖;圖8係一圖解說明當實施圖6所圖解說明之資料編碼方法時,圖3中所圖解說明之半導體記憶體裝置之一初始運作之曲線圖;圖9係根據本發明另一實施例之一半導體記憶裝置之方塊圖;圖10係圖9所圖解說明之一傳輸級之方塊圖;圖11圖解說明在圖10中所圖解說明之傳輸級中之一編碼資料過程;及圖12係一當實施圖11所圖解說明之資料編碼過程時,圖9中所圖解說明之半導體記憶體裝置之一初始運作之曲線圖。
310‧‧‧傳輸級
430‧‧‧資料編碼單元
470‧‧‧模式選擇器
Claims (31)
- 一種半導體記憶裝置,其包括:複數個計數器,其經組態以計數一包括至少一個資料位元之第一資料群組及各自包括至少一個資料位元及一旗標資訊資料位元之第二至第n資料群組中具有一第一邏輯狀態之資料位元及旗標資訊資料位元之數量;及一與該複數個計數器通信之資料編碼單元,該資料編碼單元選擇性地將一第一運作模式及一第二運作模式應用至該第一至第n資料群組中之每一者,該資料編碼單元編碼該第一至第n資料群組中每一者之資料,其中該第一運作模式編碼該第一至第n資料群組中每一者之該資料以最大程度地減小該第一至第n資料群組之每一者中處於該第一邏輯狀態之資料位元之數量,且該第二運作模式編碼該第一至第n資料群組中每一者之該資料以最大程度地減小處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於一與該第一至第n資料群組相關聯之第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
- 如請求項1之半導體記憶體裝置,其中該資料編碼單元將該第一運作模式應用至該第一至第n資料群組中之每一者,且然後將該第二運作模式應用至該第一至第n資料群組中之每一者。
- 如請求項1之半導體記憶體裝置,其中該第一群組之資料位元之數量小於與除該第一群組外之該等資料群組相 關聯之資料位元之數量。
- 如請求項1之半導體記憶體裝置,其中該資料編碼單元進一步包括:至少一個旗標設定部分,其經組態以當將該第一模式應用至該第二至第n群組之相應群組時且當在該第二至第n群組之該等相應群組中處於該第一邏輯狀態之資料位元之數量大於處於該第二邏輯狀態之資料位元之數量時,改變一相應群組之該旗標資訊;及至少一個資料轉換器,其與該至少一個旗標設定部分通信,且使包括該經改變之旗標資訊之該相應群組之該等資料位元反相。
- 如請求項4之半導體記憶體裝置,其中當處於該第一邏輯狀態之資料位元之數量大於處於該第二邏輯狀態之資料位元之數量時,該旗標設定部分將初始設定處於該第二邏輯狀態之該旗標資訊改變成該第一邏輯狀態,該旗標設定部分進一步經組態以當處於該第一邏輯狀態之資料位元之數量小於處於該第二邏輯狀態之資料位元之數量時維護該旗標資訊之該初始邏輯狀態。
- 如請求項1之半導體記憶體裝置,其中該資料編碼單元進一步包括:至少一個旗標設定部分,其經組態以當將該第二運作模式應用至該第二至第n資料群組之一相應群組時改變該相應資料群組之旗標資訊以最大程度地減小該第一至第n資料群組中處於該第一邏輯狀態之資料位元之數量 與處於該第二邏輯狀態之資料位元之數量之間的差;及至少一個資料轉換器,其與該至少一個旗標設定部分通信且使包括該所改變旗標資訊之該相應群組之該等資料位元反相。
- 如請求項1之半導體記憶體裝置,其進一步包括模式選擇器,其回應於一啟用信號而將模式選擇信號輸出至該資料編碼單元,使得該資料編碼單元應用該第一運作模式及該第二運作模式中之一者。
- 如請求項7之半導體記憶體裝置,其中該模式選擇器將該等模式選擇信號輸出至該資料編碼單元,使得自具有最少資料位元數量之該資料群組起,將該第二模式依序應用至該第二資料群組至第n資料群組。
- 如請求項7之半導體記憶體裝置,其中該模式選擇器將該等模式選擇信號輸出至該資料編碼單元,使得該資料編碼單元將該第一運作模式應用至該第二至第n資料群組,且然後將該第二運作模式依序應用至該第n至第二資料群組。
- 如請求項1之半導體記憶體裝置,其中該資料編碼單元將該第二運作模式應用至該第一至第n資料群組中之每一者,直至該第一至第n資料群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量變成等於該第一至第n資料群組中處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量。
- 如請求項1之半導體記憶體裝置,其中該資料編碼單元 將該第二運作模式應用至該第一至第n資料群組中之每一者,直至處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差不變。
- 一種在一半導體記憶體裝置之一初始運作中之資料編碼方法,其包括:設定一包括至少一個資料位元之第一資料群組及第二至第n群組,該等群組之每一者均包括至少一個資料位元及一旗標資訊資料位元;編碼該第一至第n群組中每一者之該等資料位元,使得最大程度地減小該第一至第n群組之每一者中處於一第一邏輯狀態之資料位元及旗標資訊資料位元之數量;及編碼該第一至第n群組中每一者之該等資料位元,使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於一第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
- 如請求項12之資料編碼方法,其中該第一至第n群組之該設定使得該第一群組之資料位元之數量小於該等其他群組之資料位元之數量。
- 如請求項12之資料編碼方法,其中該第一至第n群組之該等資料位元之每一者之該編碼進一步包括:當該第二至第n群組之一相應群組中處於該第一邏輯 狀態之資料位元之數量大於處於該第二邏輯狀態之資料位元之數量時,改變該相應群組之該旗標資訊;及使包括該經改變之旗標資訊之該相應群組之該等資料位元反相。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組之每一者之該等資料位元進一步包括:將該第二至第n群組之該旗標資訊之一初始邏輯狀態設定至該第二邏輯狀態;計數該第二至第n群組之每一者中處於該第一邏輯狀態之資料位元數量及處於該第二邏輯狀態之資料位元數量;比較處於該第一邏輯狀態之資料位元數量與處於該第二邏輯狀態之資料位元數量;當處於該第一邏輯狀態之資料位元之數量大於處於該第二邏輯狀態之資料位元之數量時,將該旗標資訊之該第二邏輯狀態改變至該第一邏輯狀態;當處於該第一邏輯狀態之資料位元之數量小於處於該第二邏輯狀態之資料位元之數量時,維護該旗標資訊之該初始邏輯狀態;及使包括處於該第一邏輯狀態之該旗標資訊之該等群組之該等資料位元反相。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資 訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:改變一相應群組之該旗標資訊使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與該第一至第n群組中處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差;及使包括該經改變旗標資訊之該相應群組之該等資料位元反相。
- 如請求項16之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:計數處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量及處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量;及比較處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及 旗標資訊資料位元之數量之間的差進一步包括:自該具有最少數量資料位元之群組起,依序改變該第二至第n群組之該旗標資訊。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:自該具有最小數量資料位元之群組起,依序維護該第二至第n群組之該旗標資訊。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:依序改變該第n至第二群組之該旗標資訊。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:依序維護該第n至第二群組之該旗標資訊。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一 至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:編碼該第一至第n群組之該等資料位元,直至處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量變得等於處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量。
- 如請求項12之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:編碼該第一至第n群組之每一者之該等資料位元,直至處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差不變。
- 一種半導體記憶裝置,其包括:複數個計數器,其計數在包括至少一個資料位元及旗標資訊資料位元之第一至第n群組中處於一第一邏輯狀態之資料位元及旗標資訊資料位元之數量;及一與該複數個計數器通信之資料編碼單元,該資料編碼單元選擇性地將一第一運作模式及一第二運作模式應用至該第一至第n群組之每一者且編碼該第一至第n群組之每一者之資料, 其中該第一運作模式編碼該第一至第n群組之每一者之該資料使得最大程度地減小該第一至第n群組之每一者中處於該第一邏輯狀態之資料位元之數量,且該第二運作模式編碼該第一至第n群組之每一者中之該資料,使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於一第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
- 如請求項24之半導體記憶體裝置,其中該資料編碼單元將該第一運作模式應用至該第一至第n群組之每一者,且然後將該第二運作模式應用至該第一至第n群組之每一者。
- 如請求項24之半導體記憶裝置,其中該資料編碼單元包括:至少一個旗標設定部分,其在當將該第一模式應用至該第一至第n群組之一相應群組時處於該第一邏輯狀態之資料位元之數量大於該第一至第n群組之該相應群組中處於該第二邏輯狀態之資料位元之數量時,改變該相應群組之該旗標資訊;及至少一個資料轉換器,其使包括該經改變旗標資訊之該相應群組之該等資料位元反相。
- 如請求項24之半導體記憶裝置,其中該資料解碼單元包括:至少一個旗標設定部分,其在將該第二模式應用至該 第一至第n群組之一相應群組時改變該相應群組之該旗標資訊,以最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元之數量與處於該第二邏輯狀態之資料位元之數量之間的差;及至少一個資料轉換器,其使包括該經改變旗標資訊之該相應群組之該等資料位元反相。
- 如請求項24之半導體記憶體裝置,其進一步包括一模式選擇器,其回應於一啟用信號而將模式選擇信號輸出至該資料編碼單元,使得該資料編碼單元應用該第一及第二模式中之一者。
- 一種在一半導體記憶體裝置之一初始運作中之資料編碼方法,其包括:設定各自包括至少一個資料位元及旗標資訊資料位元之第一至第n群組;編碼該第一至第n群組之每一者之該等資料位元,使得最大程度地減小該第一至第n群組之每一者中處於一第一邏輯狀態之資料位元及旗標資訊資料位元之數量;及編碼該第一至第n群組之每一者之該等資料位元,使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於一第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差。
- 如請求項29之資料編碼方法,其中編碼該第一至第n群 組之每一者之該等資料位元使得最大程度地減小處於該第一邏輯狀態之資料位元之數量進一步包括:當該第一至第n群組之一相應群組中處於該第一邏輯狀態之資料位元之數量大於處於該第二邏輯狀態之資料位元之數量時,改變該相應群組之該旗標資訊;及使包括該經改變旗標資訊之該相應群組之該等資料位元反相。
- 如請求項29之資料編碼方法,其中編碼該第一至第n群組中每一者之該等資料位元使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差進一步包括:改變一相應群組之該旗標資訊使得最大程度地減小該第一至第n群組中處於該第一邏輯狀態之資料位元及旗標資訊資料位元之數量與第一至第n群組中處於該第二邏輯狀態之資料位元及旗標資訊資料位元之數量之間的差;及使包括該經改變旗標資訊之該相應群組之該等資料位元反相。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060132026A KR100800487B1 (ko) | 2006-12-21 | 2006-12-21 | 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200832430A TW200832430A (en) | 2008-08-01 |
TWI441191B true TWI441191B (zh) | 2014-06-11 |
Family
ID=39342175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096147081A TWI441191B (zh) | 2006-12-21 | 2007-12-10 | 使用編碼資料之方法之半導體記憶體 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7551514B2 (zh) |
JP (1) | JP5145024B2 (zh) |
KR (1) | KR100800487B1 (zh) |
TW (1) | TWI441191B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8325828B1 (en) | 2007-03-08 | 2012-12-04 | Marvell International Ltd. | Method and apparatus for detecting impulse noise |
US8094710B1 (en) * | 2007-04-04 | 2012-01-10 | Marvell International Ltd. | Wide band noise early detection and protection architecture for a frequency domain equalizer |
DE102016216126A1 (de) * | 2016-08-26 | 2018-03-01 | Dometic Sweden Ab | Kühleinrichtung für ein Freizeitfahrzeug |
CN115223651B (zh) * | 2022-09-20 | 2022-12-09 | 睿力集成电路有限公司 | 一种计数电路、半导体存储器以及计数方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100232892B1 (ko) * | 1996-12-31 | 1999-12-01 | 김영환 | 파우어-업 신호 발생회로 |
KR100399900B1 (ko) | 2000-12-30 | 2003-09-29 | 주식회사 하이닉스반도체 | 에러 보정 기능을 강화한 아날로그-디지털 장치의 엔코더 |
JP3881869B2 (ja) | 2001-11-05 | 2007-02-14 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100480598B1 (ko) | 2002-05-25 | 2005-04-06 | 삼성전자주식회사 | 프리앰블 기능을 갖는 반도체 메모리 장치 |
KR100459726B1 (ko) * | 2002-10-05 | 2004-12-03 | 삼성전자주식회사 | 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법 |
KR100518604B1 (ko) * | 2003-12-13 | 2005-10-04 | 삼성전자주식회사 | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 |
KR100605571B1 (ko) * | 2004-05-10 | 2006-07-31 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
-
2006
- 2006-12-21 KR KR1020060132026A patent/KR100800487B1/ko active IP Right Grant
-
2007
- 2007-08-09 US US11/836,283 patent/US7551514B2/en active Active
- 2007-12-10 TW TW096147081A patent/TWI441191B/zh active
- 2007-12-20 JP JP2007329064A patent/JP5145024B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US7551514B2 (en) | 2009-06-23 |
JP5145024B2 (ja) | 2013-02-13 |
KR100800487B1 (ko) | 2008-02-04 |
TW200832430A (en) | 2008-08-01 |
JP2008160848A (ja) | 2008-07-10 |
US20080151651A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1127215C (zh) | 低功率液晶显示器驱动器 | |
TWI441191B (zh) | 使用編碼資料之方法之半導體記憶體 | |
US6865639B2 (en) | Scalable self-routing superconductor switch | |
JP2005535190A5 (zh) | ||
US8208578B2 (en) | Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect | |
US6674303B1 (en) | Programmable input/output cell with bidirectional and shift register capabilities | |
US20080094260A1 (en) | Logic circuit | |
US4525641A (en) | Flip-flop programmer using cascaded logic arrays | |
CN108521327B (zh) | 一种断电存储型simon加密电路 | |
TWI518669B (zh) | 伽瑪電壓產生裝置及產生伽瑪電壓的方法 | |
CN100533599C (zh) | 用于利用寄存器组来测试半导体芯片的方法 | |
CN106253907A (zh) | 使用旋转电阻器环生成比较器阈值 | |
US20060136531A1 (en) | Leading zero counter for binary data alignment | |
CN101098145B (zh) | 数字模拟数据转换器以及其转换方法 | |
CN100514644C (zh) | 半导体集成电路 | |
US7362649B2 (en) | Memory control device and memory control method | |
US5644259A (en) | Reset circuit and integrated circuit including the same | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
JP5046131B2 (ja) | 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 | |
KR100201030B1 (ko) | 이진-선택 인코더 네트워크 | |
JP3160180B2 (ja) | データ転送装置及びデータ転送方法 | |
CN1316383C (zh) | 可重新配置输入的伽罗瓦域线性变换器系统 | |
TWI395224B (zh) | 熔絲鎖存電路及其鎖存方法 | |
JPH1117545A (ja) | D/a変換器 | |
US6831851B2 (en) | Mask ROM |