CN106253907A - 使用旋转电阻器环生成比较器阈值 - Google Patents

使用旋转电阻器环生成比较器阈值 Download PDF

Info

Publication number
CN106253907A
CN106253907A CN201610388699.2A CN201610388699A CN106253907A CN 106253907 A CN106253907 A CN 106253907A CN 201610388699 A CN201610388699 A CN 201610388699A CN 106253907 A CN106253907 A CN 106253907A
Authority
CN
China
Prior art keywords
lug
resistor
control signal
ring
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610388699.2A
Other languages
English (en)
Inventor
杨文华
R·E·施瑞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Technology
Analog Devices Global ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN106253907A publication Critical patent/CN106253907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及使用旋转电阻器环生成比较器阈值。数据转换器将模拟形式的信号转换成数字形式或者将信号从数字形式转换成模拟形式。由于本来应相同的器件(一元元件)之间的失配，一些数据转换器输出会具有不合需要的特性，诸如非线性。基于伪随机序列来混排一元元件的输入是一种能够随时间推移而平衡失配的技术。然而，混排通常需要复杂的开关矩阵，并且可能影响转换器的速度。为解决失配，用于旋转比较器阈值的高速技术被实现以有效地旋转一元数模转换器元件阵列。该技术尤其有益于解决在德尔塔‑西格玛模数转换器内重构量化模拟信号的一元数模转换器中的失配。

Description

使用旋转电阻器环生成比较器阈值
技术领域
本发明涉及集成电路领域，尤其涉及利用旋转电阻器环生成比较器阈值。
背景技术
在许多电子应用中，模拟输入信号转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精度测量系统中，电子设备设有一个或多个传感器来进行测量，并且这些传感器可生成模拟信号。模拟信号随后将作为输入提供给模数转换器(ADC)以生成数字输出信号，进行进一步处理。在另一实例中，天线基于在空气中承载信息/信号的电磁波来生成模拟信号。天线所生成的模拟信号随后作为输入提供给ADC以生成数字输出信号用于进一步处理。
ADC可见于许多地方，诸如宽带通信系统、音频系统、接收器系统等等。ADC能够变换表示真实世界现象例如光、声、温度或压力的模拟电信号，用于数据处理的目的。ADC用于宽范围的应用，包括通信、能源、健康护理、仪器与测量、电动机与动力控制、工业自动化和航天技术/防御。设计ADC绝非简单的任务，因为每个应用可能在速度、性能、动力、成本和尺寸方面具有不同的需求。
发明内容
数据转换器将模拟形式的信号转换成数字形式或者将信号从数字形式转换成模拟形式。由于本来应相同的器件(一元元件)之间的失配，一些数据转换器输出可能具有不合需要的特性，诸如非线性。基于伪随机序列混排一元元件输入是一种能够随时间推移而平衡失配的技术。然而，混排通常需要复杂的开关矩阵，并且可能影响转换器的速度。为解决失配，用于旋转比较器阈值的高速技术被实现以便有效地旋转一元数模转换器元件的阵列。该技术尤其有益于解决用于在德尔塔-西格玛模数转换器内重构量化模拟信号的一元数模转换器中的失配。
附图说明
为了提供对本公开及其特征和优点的更全面的理解，结合附图参考了下面的说明书，其中相似的附图标记表示相似的部件，其中：
图1示出了根据本公开的一些实施方案的具有量化器、混排器和数模转换器元件阵列的示范性的体系结构；
图2示出了根据本公开的一些实施方案的构造为用于生成比较器阈值的电阻器环的连接快速旋转的示范性的体系结构；
图3示出了根据本公开的一些实施方案的在电阻器之间具有凸片的示例性的电阻器环；
图4示出了根据本公开的一些实施方案的在电阻器之间具有凸片的示例性的电阻器环，所述电阻器环构造为生成多个比较器阈值；
图5A-F示出了根据本公开的一些实施方案的在用于生成比较器阈值的电阻器环中经历了“步阶为二”连接旋转的示例性的电阻器环；
图6示出了根据本公开的一些实施方案的随着示例性电阻器环经历“步阶为二”连接旋转在给定时刻在预选的凸片对处生成的比较器阈值的电压绘图；
图7示出了根据本公开的一些实施方案的用于生成控制信号以实现用于电阻器环的快速连接旋转的示范性的示意图；
图8示出了根据本公开的一些实施方案的图7的多路复用器的变型例；
图9示出了图示出根据本公开的一些实施方案的构造为对于比较器阵列生成比较器阈值的电阻器环的快速连接旋转的方法的流程图。所述比较器阵列构造为驱动数模转换器元件阵列；
图10示出了根据本公开的一些实施方案的随着示例性的电阻器环经历“步阶为二”连接旋转而在给定时刻在预选凸片对处生成比较器阈值的电压绘图；以及
图11示出了根据本公开的一些实施方案的随着示例性的电阻器环经历“步阶为四”连接旋转而在给定时刻在预选凸片对处生成比较器阈值的电压绘图。
具体实施方式
理解涉及到重构量化信号的数据转换器
数据转换器有很多不同的类型。本公开描述了一种转换器，尤其是涉及到量化信号重构的模数转换器(ADC)。一些ADC在第一级使用模数转换器(有时称为量化器或闪速ADC，其仅具有很少几位或若干位的分辨率)，其将粗略地将模拟输入信号转换成量化信号，并且随后将量化信号重构成模拟信号，使得残差，即原模拟输入信号与重构的模拟信号之差，能够由第二级转换。采用该技术的一个示范性的类型的ADC是德尔塔-西格玛ADC；其它实施例包括分级型ADC和流水线型ADC。对于德尔塔-西格玛ADC，较低分辨率的ADC和DAC粗略地量化模拟输入信号且重构模拟信号，并且环路滤波器抑制所感兴趣频带中的量化噪声。虽然本公开描述了与德尔塔-西格玛ADC相关联的实施方案，可预想的是实施方案还能够应用于其它具有量化器的ADC，量化器的输出被重构成模拟信号。
对于德尔塔-西格玛ADC，具有比较器阵列的量化器驱动阵列数模转换器(DAC)元件，其输出在组合时将模拟输入信号重构成量化器。典型地，DAC元件阵列名义是相同的；DAC元件阵列包括多个一元DAC元件，其中每个DAC元件计数为一个。量化器输出，即输出码(例如，0和1的一元码)将“接通”适当数量的一元DAC元件以生成等同于量化器输出的重构模拟信号。理想地，一元DAC元件确切地彼此相同，从而提供精确地等价于量化器输出的完美重构模拟信号。当具有相等步阶的输入被应用时，输出将理想地展现出相等的步阶。然而，DAC元件阵列不总是相互匹配，其中DAC元件之间的失配将失配误差引入模拟输出信号中。例如，由于制造局限性的尺寸上的静态失配会贡献于重构后的模拟输出信号中的非线性。在一些实例中，温度变化等也会贡献于重构后模拟输出信号中的非线性。重构后的模拟输出信号中的非线性会影响德尔塔-西格玛ADC的总体线性度，因为在反馈路径中由DAC元件阵列引入的非线性不会被德尔塔-西格玛ADC的环路滤波器衰减。
一元编码位的常规混排的实施例
元件混排是一种克服上述一元DAC失配的常见技术，其通常是通过将一元(温度计)编码位再映射或混排成一元DAC元件而在数字域中完成，其中再映射基于伪随机数序列而将一元DAC元件的应用随机化。结果，DAC元件随时间推移而用于相同的量以缓解DAC元件失配的效应。在不混排的情况下，底部的DAC元件(如果阵列“垂直地”堆叠)将比顶部的DAC元件使用更频繁，因为如果输入信号几乎全级时使用顶部DAC元件。在有混排的情况下，DAC元件均等地使用，虽每个元件仍失配，但是任何失配将随时间推移而平均化(其中任何给定的DAC元件的有效权重将是所有DAC元件上的平均权重)。
图1示出了根据本公开的一些实施方案的示范性的体系结构，其具有量化器102(一元编码位)混排器104和(一元)DAC元件106阵列。量化器102包括比较器(例如，比较器108a-c)阵列。每个比较器将模拟输入信号VIN(在比较器的正端子处)与相应的比较器阈值(在比较器的负端子处)进行比较。例如，比较器108a将模拟输入信号VIN与第一比较器阈值电压进行比较，比较器108b将模拟输入信号VIN与第二比较器阈值电压进行比较，等等。在所示的实施例中，比较器阈值是通过电阻器梯生成的，即一串电阻器，该一串电阻器的端分别与第一电源VDD和第二电源VSS连接。通过比较器阵列执行的并行比较生成了0和1的一元码(比较器的相应的输出)，其反映了模拟输入信号VIN的值。一元码，即量化器的输出，随后被混排器104混排成不同的一元DAC元件，使得一元DAC元件106的阵列中的一元DAC元件随时间推移而均等地使用以平均化DAC失配。
旋转闪速比较器阈值
并非是量化器的输出处在数字域中混排一元编码位，本公开描述了不同的技术，其中比较器阈值(即，量化器的输入)在模拟域中旋转以便有效地旋转一元DAC元件阵列。比较器(其比较器阈值被旋转)的输出以一对一关系连接到DAC元件，因此旋转比较器阈值旋转了比较器，进而旋转了DAC元件。该技术提供了电阻器环(不是串)的快速连接旋转，电阻器环构造为用于生成比较器阵列的比较器阈值(比较器阵列驱动DAC元件阵列)。
图2示出了根据本公开的一些实施方案的构造为用于生成比较器阈值的电阻器环的快速连接旋转的示范性的体系结构。具有该体系结构的电路可以包括：电阻器环204，电阻器之间具有凸片；多个开关206，其构造为将电阻器环中的电阻器之间的凸片与第一基准电平(例如，第一电源VDD、第一基准电压等)连接或者与第二基准电平(例如，第二电源VSS、第二基准电压)连接；移位寄存器202，其生成用于多个开关的控制信号，其中控制信号将第一选定凸片选择性地连接到第一基准电平且将第二选定凸片选择性地连接到第二基准电平以在电阻器环中的多个预选凸片对处生成多个比较器阈值；以及比较器阵列208，其用于驱动(一元)DAC元件210阵列，其中每个比较器与电阻器环中的相应的预选凸片对连接。
该技术采用移位寄存器，用于生成控制信号，控制信号将电阻器环中的第一选定凸片选择性地连接到第一基准电平以及将电阻器环中的第二选定凸片选择性地连接到第二基准电平。具体地，移位寄存器生成用于多个开关的控制信号，多个开关构造为将电阻器环中的电阻器之间的凸片连接到第一基准电平或第二基准电平，并且控制信号将第一选定凸片选择性地连接到第一基准电平以及将第二选定凸片选择性地连接到第二基准电平以在电阻器环中的多个预选凸片对处生成多个比较器阈值。有益地，随着第一选定凸片和第二选定凸片的位置在电阻器环内旋转，在电阻器环中的预选凸片对处取的比较器阈值通过可能的比较器阈值而以可预测的等待时间快速地旋转。特别地，该方案能够由于缺少了译码器而相对快速地旋转比较器阈值。比较器阵列基于每个比较器的输入信号和多个比较器阈值来生成一元码，并且DAC元件的阵列将一元码转换成量化模拟信号，由于元件失配引起的该量化模拟信号的误差通过连接的旋转来减小。
在电阻器环中，由于用于将凸片连接到第一基准电平(VDD)和第二基准电平(VSS)的连接随时间推移而在环内旋转，所以用于输出比较器阈值的(例如，环中均匀间隔的位置处的)预选的凸片对是固定的。用于输出比较器阈值的每个预选凸片对提供了正基准和负基准，其电压差用作比较器阈值。在电阻器环中的两个相对的凸片被选为第一选定凸片和第二选定凸片(对于每个时间段选择不同的凸片)分别在给定时间段连接到第一基准电平(VDD)和第二基准电平(VSS)。当到第一基准电平和第二基准电平的连接在环内旋转时，在时间段之间移位一个或多个位置，由预选凸片对提供的比较器阈值上升和下降。有效地，随着用于电阻器环的凸片的连接旋转，对于给定的预选凸片对，比较器阈值电压也旋转。结果是电阻器环，其能够生成多个不同的比较器阈值，其中用于比较器阈值的输出在可能的比较器阈值电压值内旋转。
使用移位寄存器旋转相对于其它技术是有益的
虽然将混排功能从数字(混排一元码位)移到模拟(比较器阈值)看起来与将模拟能够移到数字域的趋势相悖，但是其尤其适合于高速ADC，尤其是正在时钟率上推动过程限值的高速连续时间德尔塔-西格玛ADC。在高速ADC中，数字混排器所占用的任何时间意味着，时钟周期必须扩展相同的量，这导致较慢的时钟率和较少可用的带宽。另一方面，量化器中的比较器典型地具有一半的时钟周期(在再生阶段中)，其中前置放大器不活跃，并且在该时间内，比较器阈值能够旋转对时钟率的负影响。可能，旋转比较器阈值的较不细微的效果旋转有助于通过允许比较器阈值针对每个比较器变化来减小电路中的老化漂移的能力，从而防止随时间推移不均匀的应力条件施加到比较器阵列上。在亚微米工艺中(例如，28纳米节点或更小)老化是设计的难题。本文所描述的实施方案能够易于应用于名称为“LIMITING AGING EFFECTS IN ANALOG DIFFERENTIAL CIRCUITS(限制模拟差分电路中的老化效应)”的美国临时申请No.62/131,725中所描述的旋转方案中。
当与通过电阻器串生成阈值且利用将N个比较器中的每一个连接到N个比较器阈值中的任一个的开关矩阵的技术相比时，比较器阈值的旋转在一些方面也更好。例如，每个比较器阈值具有N个并行的开关，并且开关矩阵中的开关的总数因此是N*N。开关矩阵能够将量化器和DAC元件的分辨率限制到3-4位(其中N小于16)，因为在N大于16时，复杂度变得过高，并且由于并行开关的寄生电容而导致开关矩阵变得过慢。其次，当阈值跨越其中PMOS(P型金属氧化物半导体场效应晶体管)和NMOS(N型金属氧化物半导体场效应晶体管)开关均没有良好接通的中级电源时，模拟开关矩阵难以实现。如果阈值跨越电源的大部分(>25％)，则变得更成问题，在该情况下，开关驱动的简单的升压也不起作用。
通过降低复杂度并且利用顺序旋转(而不是实现全N至1多路复用器矩阵)，这些问题中的一些问题能够得以解决。旋转比较器阈值，即旋转电阻器环，利用了顺序旋转(与提供允许没有约束地将任何阈值连接到任何比较器的全矩阵不同)来降低复杂度。不是具有开关矩阵，比较器直接在预选凸片对处连接到电阻器环，并且通过控制能够分别将环的第一选定凸片和第二选定凸片(例如，环中的对置的凸片)连接到第一基准电平和第二基准电平(即，连接到正的和负的全标度或基准)的有限数量的开关，来旋转电阻器环。开关的数量大幅地减少成线性关系，例如，N或2N，而不是N*N，其对于高速设计是有益的。另外，在比较器阈值和比较器之间没有串联的开关，因为全部的开关将电阻器环中的凸片连接到第一基准电平或第二基准电平。该特性意味着，PMOS和NMOS开关能够用于在没有升压栅极驱动的情况下实现电路。此外，当与使用具有全开关矩阵的技术生成的比较器阈值的电压的变化相比时，电阻器环的旋转意味着时间段之间的比较器阈值的电压(增量)变化较小。电压的较小的变化意味着比较器阈值将调整得更快，使得更易于满足对于较快ADC的调整时间的要求。
使用移位寄存器(不是上计数器和下计数器以及译码器的组合)来生成用于旋转连接的控制信号还具有一些优点。当与译码器相比时(其中由于不得不遍历通过不同的栅极而到达输出，输入到输出延时能够根据输出而变化)，移位寄存器具有在很大程度上更加可预测的定时或输入到输出延时(即，一个触发器的输入到输出延时)。如果对于高速应用不能精确地控制定时，则不具有可预测的定时或延时可能是个问题。
详细地检查电阻器环
如本文所描述的，电阻器环是指串联地连接而形成环路的多个电阻器。电阻器环因此包括多个电阻器，其中电阻器环中的任何给定的一个电阻器连接到两个其它的电阻器，在给定电阻器的每个端子上各一个。连接相邻的电阻器的端子形成了相邻电阻器之间的节点，并且该节点在本文中称为电阻器环中的凸片。对于X数量个电阻器的环，因此存在沿着电阻器环具有不同相应位置的X个凸片。换言之，电阻器环中的电阻器之间的凸片在环中具有相应的位置。
图3示出了根据本公开的一些实施方案的在电阻器之间具有凸片的示例性的电阻器环。在该实施例中，电阻器环由圆圈示出，其圆圈的16个弧段代表了环中的电阻器。该电阻器因此具有16个电阻器，并且沿着电阻器环具有16个凸片(标记为0到15，对应于凸片在环中的相应的位置)。
实施例：生成四个比较器阈值的电阻器环的快速连接旋转
图4示出了根据本公开的一些实施方案的在电阻器之间具有凸片的示例性的电阻器环，所述电阻器环构造为生成多个比较器阈值。在电阻器环中的预选凸片对处取多个比较器阈值。在图4所示的该实施例中，电阻器环由四个预选凸片[tab2,tab6,tab10,和tab14]均匀地划分，并且在该特定实施例中，在预选凸片对：[tab14,tab6],[tab10,tab2],[tab6,tab14]和[tab2,tab10]处生成多个不同的电压电平的多个比较器阈值。
假设tab0和tab8连接到第一基准电平(VDD)和第二基准电平(VSS)，如图4所示，在预选凸片对：[tab14,tab6],[tab10,tab2],[tab6,tab14]和[tab2,tab10]处生成具有两个不同的电压电平的四个比较器阈值。注意，tab0和tab8对称地分割相邻凸片之间的电阻器串，例如，[tab2,tab14]之间的电阻器串和[tab6,tab10]之间的电阻器串。出于该原因，在[tab14,tab6]处的比较器阈值和[tab2,tab10]处的比较器阈值处于相同的电压电平，并且在[tab6,tab14]处的比较器阈值和在[tab10,tab2]处的比较器阈值处于相同的电压电平。
两个预选凸片(即，一对预选凸片)，例如tab14和tab6，能够在给定时间段内生成两个比较器阈值，例如，阈值tab14-tab6和阈值tab6-tab14。第一比较器阈值能够利用第一选定凸片作为正基准电压以及利用第二选定凸片作为负基准电压来生成；第二比较器阈值能够利用第二选定凸片作为正基准电压以及利用第一选定凸片作为负基准电压来生成。优选地，预选凸片对在电阻器环上均匀地间隔。
通过在给定时间段内改变哪两个选定凸片连接到第一基准电平(VDD)和第二基准电平(VSS)，电阻器环有效地旋转(注意，其在空间上没有物理地旋转)。随着电阻器环“旋转”，即在电阻器环内两个选定凸片的位置旋转，或者“移位”，例如通过在时间段之间步进至少一个位置，在预选凸片对处的比较器阈值旋转通过可能的比较器阈值电压电平。电阻器环中的电阻器之间的凸片在环中具有相应的位置；通过由移位寄存器生成的控制信号，与第一选定凸片相关联的第一位置和与第二选定凸片相关联的第二位置移位了时间段之间的预选位置数量。例如，预选位置数量是两个，控制信号在时间段之间改变以选择电阻器环中越过两个位置的凸片(例如，沿相同的方向从第一位置和第二位置移动越过两个位置)作为下一时间段的第一选定凸片和第二选定凸片。在另一实例中，预选位置数量是四个，控制信号在时间段之间变化以将越过电阻器环中的四个位置的凸片选为下一时间段的第一选定凸片和第二选定凸片。任何适合的数量能够用作预选位置数量。两个选定的凸片优选地在电阻器中“彼此对置”以允许环形成两个电阻分压器：一个在左手侧，一个在右手侧。结果，随着两个选定的凸片在电阻器环内旋转，比较器阈值(在预选凸片对处取得)在可能的比较器阈值电压值内旋转。
对于图4所示的电阻器环，通过适当地选择电阻器环中的两个对置的凸片(例如，通过不将tab0和tab8连接到第一基准电平(VDD)和第二基准电平(VSS))，能够在给定时间生成具有均匀间隔的且不同的电压电平的四个比较器阈值。优选地，两个对置的凸片“不对称地”分割四个预选凸片的相邻凸片之间的电阻器串(例如，[tab2,tab14]之间的电阻器串，[tab14,tab10]之间的电阻器串，[tab10,tab6]之间的电阻器串，以及[tab6,tab2]之间的电阻器串)。例如，tab15和tab7能够连接到第一基准电平(VDD)和第二基准电平(VSS)以非对称地划分[tab2,tab14]之间的电阻器和[tab10,tab6]之间的电阻器串。在一个实施例中，相邻凸片之间的非对称能够允许在预选的凸片对(例如，[tab14,tab6],[tab10,tab2],[tab6,tab14],和[tab2,tab10])处生成四个不同的/有差异的电压电平。
图5A-F示出了根据本公开的一些实施方案的在用于生成四个有差异的电压电平作为比较器阈值的电阻器环中经历了“步阶为二”连接旋转的示例性的电阻器环。在该实施例中，预选的凸片对(即，在该实施例中，[tab14,tab6],[tab10,tab2],[tab6,tab14],和[tab2,tab10])生成四个比较器阈值(具有不同的电压电平)，并且预选的凸片对直接连接到四个比较器(分别地)。两个开关设在tab15,tab13,tab11,tab9,tab7,tab5,tab3和tab1中的每一个处(在电阻器环中的每两个位置)，其能够将相应的凸片连接到第一基准电平(VDD)或第二基准电平(VSS)。
图5A示出了在第一时间段中，其中两个选定凸片是tab15(连接到VDD)和tab7(连接到VSS)。图5B示出了在第二时间段中，其中两个选定凸片是tab13(连接到VDD)和tab5(连接到VSS)。图5C示出了在第二时间段中，其中两个选定凸片是tab11(连接到VDD)和tab3(连接到VSS)。图5D示出了在第三时间段中，其中两个选定凸片是tab9(连接到VDD)和tab1(连接到VSS)。图5E示出了在第五时间段中，其中两个选定凸片是tab7(连接到VDD)和tab15(连接到VSS)。图5F示出了在第六时间段中，其中两个选定凸片是tab5(连接到VDD)和tab13(连接到VSS)。该旋转可以根据需要而进行，其中比较器阈值在时间段之间旋转。图6示出了根据本公开的一些实施方案，随着示例性的电阻器环经历“步阶为二”连接旋转(例如，如通过图5A-F所看到的)在给定时间处在预选凸片对处生成比较器阈值的电压绘图。从电压绘图中看出，在给定的预选凸片对处的比较器阈值至多变化了等于每个样本的一个最低有效位的幅度。幅度变化的限制能够有益地确保用于比较器阈值的电压的变化对于高速应用而言足够快速地调整。
用于生成控制信号的移位寄存器实现
控制信号控制开关，开关能够构造为将凸片连接到第一基准电平或第二基准电平。在图5A-B所示的实施例中，对于“步阶为二”实现，存在能够连接到第一基准电平或第二基准电平的8个凸片。因此，用于旋转连接的电路可以包括2*8＝16个开关。一种选择两个选定凸片分别连接到第一基准电平和第二基准电平的快速方式是基于一次移位一个位置的位阵列来输出16个控制信号。基于此能够生成16个控制信号的位阵列的实施例可以具有两个1和14个0，以接通将两个选定凸片连接到第一基准电平和第二基准电平的两个开关以及关断所有其它开关。在另一实施例中，选择一个凸片连接到第一基准电平还规定哪个另一凸片连接到第二基准电平(因为两个对置的凸片被选择用于在给定时间连接到第一基准电平和第二基准电平)。因此，能够使用相同的控制信号来控制将两个对置的凸片(作为预定对)连接到第一基准电平和第二基准电平的两个适合的开关。不使用16个控制信号，一种更简单的选择两个选定凸片分别连接到第一基准电平和第二基准电平的方式是基于一次移位一个位置的位阵列来输出8个控制信号。基于此能够生成8个控制信号的位阵列的实施例可具有1个1和7个0来接通将两个选定凸片连接到第一基准电平和第二基准电平的两个开关以及关断所有其它的开关。
该位阵列能够在时间段之间移位一个位置。触发器的输出(即，基于位阵列)因此生成了在时间段之间进行位置移位的控制信号，并且因此，控制信号能够选择适合的开关接通(即，连接到适合的基准电平)以及在时间段之间旋转连接。
该能够能够利用移位寄存器来实现，包括触发器环，其中每个触发器的输出被提供给环中下一触发器的数据输入。该配置得到了这样的电路：通过使得存在于触发器的每个输入处的数据输入移入以及使得输入处之前存在的数据移出作为每个时间段的输出，该电路使得通过触发器的状态维持的位阵列移位。有益地，移位寄存器并行地生成控制信号并且具有等于一个触发器延时的输入-输出延时，使得移位寄存器对于对输入-输出延时的控制重要的高速应用是理想的。一般而言，移位寄存器包括用于并行地生成控制信号的多个触发器，其中触发器的数量至多是开关的数量。进一步到触发器，移位寄存器可包括用于选择触发器的输入的多个多路复用器。
图7示出了根据本公开的一些实施方案的用于生成控制信号来实现用于电阻器环的快速连接旋转的示范性的示意图。具体地，示意图示出了一次将位阵列移位一个位置以基于位阵列生成用于多个开关的32个控制信号的结构。在该实施例中，存在布置在环构造中的32个触发器(X<30:0>和X<31>)，该环构造具有以32个触发器运行的32个多路复用器(MUX<31:0>)。通过选择性地将触发器的适合的输出作为数据输入路由到每个触发器的输入，多路复用器能够提供特殊功能以允许移位寄存器执行两个功能，即，将控制信号/位阵列沿第一方向移位一，以及将控制信号/位阵列沿第二方向(与第一方向相反)移位一。通过将触发器的适合的输出作为数据输入选择性地路由到每个触发器的输入，图7的多路复用器的变型例能够提供特殊功能以允许移位寄存器执行两个功能，即，将控制信号沿第一方向移位一，以及不将控制信号移位。
图8示出了根据本公开的一些实施方案的图7的多路复用器的变型例。在一些实施方案中，通过将触发器的适合的输出作为数据输入选择性地路由到每个触发器的输入，多路复用器是可控的以沿第一方向移位控制信号/位阵列，沿与第一方向相反的第二方向移位控制信号/位阵列，或者不移位控制信号(其中位阵列不移位，或者在时间段之间保持相同)。
图7和图8所示的多路复用器(及其变型例)为用户提供了可编程性以控制(通过控制基于基于移位寄存器的位阵列来控制)的连接应当何时以及是否在时间段之间旋转。该实现仅示出了用于理解的实施例，而不是旨在限制。例如，示意图可由本领域技术人员改变以生成其它数量的控制信号(例如使用不同数量的触发器和多路复用器)。
随机化旋转
在一些情况下，多路复用器由控制信号来控制，控制信号触发位阵列沿特定方向周期性地移位，例如每N个数量的时钟周期。该旋转是固定的，并且由于其周期性而显示为输出频谱中的固定频调。如果期望，多路复用器能够由随机化控制信号来控制，例如由随机数发生器“R”生成(参见图7和图8)。例如，当旋转在特定时钟周期到期时，旋转可能或者可能不由于随机化而发生。随机化的控制信号能够控制多路复用器有效地随机化触发器的输出作为数据输入路由到每个触发器的输入。根据一些方面，路由的方向和/或旋转的定时能够随机化。
根据期望的概率分布，随机化的控制信号能够影响旋转的周期性。在一些情况下，随机化的控制信号能够由于旋转(或不旋转)位阵列而在给定时钟周期内随机地(1)沿第一方向移位控制信号，或者(2)不移位控制信号。在一些情况下，随机化的控制信号能够由于旋转位阵列而在给定时钟周期内随机地(1)沿第一方向移位控制信号，或者(2)沿与第一方向相反的第二方向移位控制信号。在一些情况下，随机化的控制信号能够由于旋转(或不旋转)位阵列而在给定时钟周期内随机地(1)沿第一方向移位控制信号，(2)沿与第一方向相反的第二方向移位控制信号，或者(3)不移位控制信号。在一些情况下，随机化的控制信号能够随机化旋转之间的时钟周期数(如果期望，包含随机化旋转方向在内)。
增加适当的随机化到移位寄存器的旋转能够移动输出频谱中的一些频调(与固定旋转相关联)到极低频率(特殊情况，到DC)，或者将频调扩散到本底噪声中，或者将频调移动到对于特定应用可容忍的位置，或者将频调移动到期望的感兴趣频带之外。
用于快速连接旋转的方法
图9示出了根据本公开的一些实施方案的用于构造为生成用于比较器阵列的比较器阈值的电阻器环的快速连接旋转的方法的流程图，所述比较器阵列构造为驱动数模转换器元件阵列。示出的方法能够通过根据图2的体系结构的电路来实施。示出的方法还可以通过具有快速连接旋转的集成电路来实施，集成电路包括：用于将位阵列一次移位一个位置以基于位阵列生成用于多个开关的控制信号的器件，多个开关构造为将电阻器环中的电阻器之间的凸片连接到第一基准电平或第二基准电平；以及利用控制信号将第一选定凸片选择性地连接到第一基准电平以及将第二选定凸片选择性地连接到第二基准电平以在电阻器环中的多个预选凸片对处生成多个比较器阈值的器件；基于每个比较器的输入信号以及多个比较器阈值来生成一元码的器件；以及将一元码转换成量化模拟信号的器件，由元件失配引起的所述量化模拟信号的误差是通过连接的旋转来减小的。
图示的方法包括：利用移位寄存器生成用于多个开关的控制信号，所述多个开关构造为将电阻器环中的电阻器之间的凸片连接到第一基准电平或第二基准电平(任务902)，利用控制信号将第一选定凸片选择性地连接到第一基准电平以及将第二选定凸片选择性地连接到第二基准电平(任务904)以在电阻器环中的多个预选凸片对处生成多个比较器阈值(任务906)。在一些实施方案中，该方法进一步包括：通过比较器阵列，基于每个比较器的输入信号和多个比较器阈值来生成一元码(任务908)，以及通过(一元)数模转换器元件阵列将一元码转换成量化模拟信号，由于元件失配引起的该量化模拟信号的误差是通过连接的旋转来减小的(任务910)。
“步阶为二”对“步阶为四”
如之前图5A-F所示的，比较器阈值可以按“步阶为二”技术“旋转”，即在时间段之间，在电阻器环内将连接旋转两个位置。图10示出了根据本公开的一些实施方案，随着示例性的电阻器环经历“步阶为二”连接旋转，在给定时间处在预选凸片对处生成的比较器阈值的电压绘图。能够看出，使用该技术，在任何给定的预选凸片对处的比较器阈值至多变化等于时间段之间的一个最低有效位的幅度。
不是将连接旋转越过两个位置，可以将连接旋转其它数目的位置，例如旋转越过四个位置(或者旋转越过某其它适合数量的位置)。通过在时间段之间移动更多的位置，可以减少用于连接凸片到第一基准电平和第二基准电平所需的开关的数量。通过减少所需的开关的数量，还可以减少为那些开关生成控制信号的移位寄存器的触发器和多路复用器的数量。图11示出了根据本公开的一些实施方案随着示例性的电阻器环经过“步阶为四”连接旋转，在给定时间处预选凸片对处生成比较器阈值的电压绘图。能够看出，利用该技术，在任何给定的预选凸片对处的比较器阈值至多变化等于时间段之间的两个最低有效位的幅度。与“步阶为二”情况相比，“步阶为四”情况减小了电路复杂度，而由于在时间段之间电压变化的幅度更大可能增加调整时间。
电路复杂度考虑
一般来讲，电路复杂度是由要生成的比较器阈值电压电平的数量以及在时间段之间所期望的任何给定比较器阈值的电压变化量(或幅度)来规定的。电阻器环中的电阻器之间的凸片在环中具有相应的位置。
在一些实施方案中，为每个位置上的凸片提供多个开关。例如，为电阻器环中的每一个凸片提供两个开关。因此，开关的数量至多是电阻器环中的电阻器之间的凸片数量的两倍。但是，在一些实施方案中，不为每个位置处的(全部)凸片设置多个开关。仅凸片的子集被提供开关，开关将凸片连接到第一基准电平或第二基准电平。
在一些实施方案中，提供多个开关用于连接每两个位置处的凸片。该实现能够允许“步阶为二”的技术用于旋转电阻器环内的连接。例如，为每两个位置处的凸片提供两个开关。因此，开关的数量至多是电阻器环中的电阻器之间的凸片的数量。
在一些实施方案中，提供多个开关用于连接每四个位置处的凸片。该实现能够允许“步阶为四”的技术用于旋转电阻器环内的连接。例如，为每四个位置处的凸片提供两个开关。因此，开关的数量至多是电阻器环中的电阻器之间的凸片的数量的一半。
变型例和实现方式
在一些背景中，本文论述的总体模数转换器能够应用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频装备、电流感测、仪器、通信系统以及其它数字处理系统。而且，上文论述的一些实施方案能够以用于医疗成像、患者监视、医疗仪器和家庭健康护理的数字信号处理技术来提供。这可以包括肺监视器，加速度计，心脏速率监视器，起搏器等。其它应用可以涉及到用于安全系统(例如，稳定控制系统、驾驶员辅助系统、制动系统、信息娱乐与任何类型的内部应用)的汽车技术。此外，动力系系统(例如，在混合与电动车辆中)能够在电池监视、控制系统、报告控制、维护活动等中使用高精度数据转换产品。在其它另外的示例方案中，本公开的教导能够应用于包括帮助驱动生产力、能量效率和可靠性的过程控制系统的工业市场中。在消费者应用中，上述的信号处理电路的教导能够用于图像处理、自动聚焦和图像稳定(例如，用于数字静像照相机、摄像录像机等)。其它消费者应用可以包括用于家庭影院系统、DVD记录仪和高清电视机的音频和视频处理器。还有其它的消费者应用可涉及到先进触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，该技术可以容易地作为智能手机、平板设备、安全系统、PC、游戏技术、虚拟现实、模拟训练等的部分。
在上面实施方案的论述中，为了适应特定的电路系统需要，能够容易地替代、替换或以其它方式修改电容器、时钟、DFF、分流器、电感器、电阻器、放大器、开关、数字核、晶体管和/或其它组件。而且，应当指出，互补的电子设备、硬件、软件等的使用提供了用于实现本公开教导的同样有用的选择。对于本领域普通技术人员来说，互补的或等价的配置(使用BJT取代PMOS或NMOS晶体管)将被认为能够与本文所描述的使用MOSFET晶体管的实施方案互换。
在一个示例性的实施方案中，图中的任意数量的电路可以实现在关联的电子设备的板上。该板可以是普通电路板，其能够保持电子设备的内部电子系统的各组件，并且进一步提供用于其它外围器件的连接器。更具体地，板能够提供电连接，通过该电连接，系统的其它组件能够电通信。基于特定的配置需要、处理需求、计算机设计等，任何适合的处理器(包含数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂态存储器元件等能够适当地与板耦合。其它组件，诸如外部存储、附加的传感器、用于音频/视频显示的控制器以及外围器件，可以作为插入卡附接到板上，经由线缆附接到板，或者集成到板本身中。在各个实施方案中，本文所描述的功能可以仿真形式实现为运行于布置在支持这些功能的结构内的一个或多个可配置(例如，可编程)元件内的软件或固件。提供仿真的软件或固件可以设置在非暂态计算机可读存储介质上，其包含有允许处理器实施那些功能的指令。
在另一示例性的实施方案中，图中的电路可以实现为度量的模块(例如，具有配置为执行具体应用或功能的关联组件和电路系统的器件)或者实现为电子器件的专用硬件的插入模块。注意，本公开的特定实施方案可易于包含在片上系统(SOC)封装件中，或者部分地，或者完全地。SOC代表了计算机或其它电子系统的组件集成到单个芯片的IC。SOC可以包含数字的、模拟的、混合的信号，并且经常包含射频功能：全部可设在单个芯片基板上。其它实施方案可以包括多芯片模块(MCM)，多个单独的IC位于单个电子封装件内且配置为通过电子封装件彼此紧密交互。在其它各实施方案中，本文所描述的电路的支持应用可以实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其它半导体芯片中的一个以上的硅核中。
实施例1
一种用于在电阻器环中多个节点处生成比较器阈值的方法，其中所述电阻器环由形成环的系列电阻器产生，所述方法包括：使电阻器环中的第一节点和第二节点分别与第一基准电平和第二基准电平耦合，以在电阻器环中多个节点处生成比较器阈值；以及使电阻器环中的第三节点和第四节点分别与所述第一基准电平和所述第二基准电平耦合，以改变电阻器环中多个节点处的多个比较器阈值。
实施例2
如实施例1所述的方法，进一步包括：通过比较器阵列，基于每个所述比较器的输入信号和所述多个比较器阈值来生成一元码；以及通过数模转换器元件阵列将所述一元码转换成量化模拟信号，通过在电阻器环中多个节点处生成的多个比较器阈值的变化来减小由元件失配引起的所述量化模拟信号的误差。
实施例3
如实施例1所述的方法，其中：所述电阻器环中的节点在环中具有相应的位置；以及所述方法进一步包括：通过在时间段之间使与第一节点相关联的第一位置和与第二节点相关联的第二位置发生预选位置数量的移位，从而选择第三节点和第四节点。
实施例4
如实施例3所述的方法，其中：所述预选位置数量是两个。
实施例5
如实施例1所述的方法，其中：在电阻器环中任何给定的预选节点对处的比较器阈值至多变化等于时间段之间的一个最低有效位的幅度。
实施例6
如实施例3所述的方法，其中：所述预选位置数量至少为四个。
实施例7
如实施例1所述的方法，其中：在电阻器环中任何给定的预选节点对处的比较器阈值至多变化等于时间段之间的两个最低有效位的幅度。
实施例8.
电路,包括：电阻器环，其具有形成环的系列电阻器和电阻器之间的节点；多个开关，每个可控以将所述电阻器环中的节点连接到第一基准电平或第二基准电平；移位寄存器，其用于生成用于所述多个开关的控制信号，其中所述控制信号将第一选定节点选择性地连接到所述第一基准电平且将第二选定节点选择性地连接到第二基准电平，以在所述电阻器环中的多个预选节点对处生成多个比较器阈值；以及比较器阵列，其用于驱动数模转换器元件阵列，其中每个比较器与所述电阻器环中的相应的预选节点对连接。
实施例9
如实施例8所述的电路，其中：所述移位寄存器包括用于并行地生成控制信号的多个触发器，以及用于选择所述触发器的输入的多个多路复用器。
实施例10
如实施例8所述的电路，其中：所述移位寄存器包括用于选择所述触发器的输入的多个多路复用器；以及所述多个多路复用器是可控的以将所述控制信号沿第一方向移位或者沿与所述第一方向相反的第二方向移位。
实施例11
如实施例10所述的电路，其中所述多个多路复用器是通过随机化控制信号来控制的。
实施例12
如实施例8所述的电路，其中：所述移位寄存器包括用于选择所述触发器的输入的多个多路复用器；以及多个多路复用器是可控的以沿第一方向移位所述控制信号，以沿与所述第一方向相反的第二方向移位所述控制信号，或者不移位所述控制信号。
实施例13
如实施例12所述的电路，其中所述多个多路复用器是通过随机化控制信号来控制的。
实施例14
如实施例8所述的电路，其中：所述电阻器环中的电阻器之间的节点在所述环中具有相应的位置；以及所述多个开关不为每个位置的节点设置。
实施例15
如实施例8所述的电路，其中：所述电阻器环中的电阻器之间的节点在所述环中具有相应的位置；以及所述多个开关被提供以用于连接每两个位置处的节点。
实施例16
如实施例8所述的电路，其中：所述电阻器环中的电阻器之间的节点在所述环中具有相应的位置；以及所述多个开关被提供以用于连接每四个位置处的节点。
实施例17
如实施例8所述的电路，其中：所述移位寄存器包括用于并行地生成所述控制信号的多个触发器；以及其中触发器的数量至多是开关的数量。
实施例18
集成电路，包括：第一电路，其用于生成每次移位一个位置的位阵列；以及第二电路，其用于输出基于位阵列的控制信号，其中所述控制信号选择性地使电阻器环中的第一选定节点与第一基准电平耦合以及使电阻器环中的第二选定节点与第二基准电平耦合，以改变电阻器环中多个预选节点对处的多个比较器阈值；比较器，其用于基于每个所述比较器的输入信号和多个比较器阈值来生成一元码；以及转换器，其用于将所述一元码转换成量化模拟信号的器件，由元件失配引起的所述量化模拟信号的误差是通过节点与所述第一基准电平和第二基准电平的选择性耦合来减小的。
实施例19
如实施例18所述的集成电路，进一步包括：第三电路，其用于生成随机化控制信号用于随机地(1)沿第一方向移位所述控制信号，或者(2)不移位所述控制信号的器件。
实施例20
如实施例18所述的集成电路，进一步包括：第四电路，其用于生成随机化控制信号用于随机地(1)沿第一方向移位所述控制信号，(2)沿与所述第一方向相反的第二访问移位所述控制信号，或者(3)不移位所述控制信号的器件。
还需要注意的是，本文列出的全部规格、尺寸和关系(例如，元件的数量、输入和输出连接，等等)仅为了示例以及仅为了教导的目的而提供。这些信息可以大幅地改变，而不偏离本公开的精神或随附权利要求书的范围。规格仅适用于非限制实施例，并且因此，它们应当这样解释。在前面的说明中，已经参考特定的处理器和/或组件布置描述了示例性的实施方案。可以对这些实施方案做出各种修改和改变，而不偏离随附权利要求的范围。因此，说明书和附图在示例性而不是限制的含义上考量。
注意，通过本文提供的若干实施例，根据两个、三个、四个、或更多的组件描述了相互作用。然而，这仅为了清晰且仅为了示例的目的而做出。应当理解，本文所描述的系统能够按任何适合的方式进行结合。沿着类似的设计替选项，图中的任何图示的组件、模块和元件可以组合在各种可能的构造中，全部都明确在本说明书的宽泛范围内。在一些情况下，通过仅参考有限数量的设备和/或系统特征，可能更容易描述给定流程集合的一个以上的功能。应当理解，图中所示的电路及其教导易于进行缩放并且能够适应大量的特征以及更加复杂/精细化的布置和配置。因此，提供的实施例不应限制范围或抑制可能应用于许多其它体系结构的电路的宽泛教导。
此外，注意的是，提到包含在“一个实施方案”、“示例性实施方案”、“实施方案”、“另一实施方案”、“一些实施方案”、“各实施方案”、“其它实施方案”、“替选实施方案”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示任何这样的特征包含在本公开的一个或多个实施方案内，但是可以或者可以不一定组合在同一实施方案中。
重要的是指出，与用于电阻器环的快速连接旋转有关的功能仅图示说明了可以由图中示出的系统/电路实施或提供或者在图中示出的系统/电路内的一些可能的功能。这些操作中的一些操作可以适当地删除或去除，或者这些操作可以进行大幅地修改或改变，而不偏离本公开的范围。另外，这些操作的定时可以在很大程度上改变。为了实施例和论述的目的前面提供了操作流程。通过本文描述的实施方案提供了很大的灵活性，因为可以提供任何适合的布置、时间顺序、配置和定时机制，而不偏离本公开的教导。
本领域技术人员可以确定若干其它改变、替代、变型例、改动以及修改，并且意在本公开涵盖落入随附权利要求书的范围内的所有这样的改变、替代、变型例、改动以及修改。注意，上文所述的装置的全部任选的特征也可以相对于本文所描述的方法或过程来实现，实施例中的细节可以在一个或多个实施方案中任何地方使用。

Claims (20)

1.构造为用于生成比较器阵列的比较器阈值的电阻器环的快速连接旋转的方法，所述比较器阵列构造为驱动数模转换器元件阵列，所述方法包括：
利用移位寄存器来生成用于多个开关的控制信号，所述多个开关构造为将电阻器环中的电阻器之间的凸片与第一基准电位或第二基准电位连接；以及
利用所述控制信号将第一选定凸片选择性地与所述第一基准电位连接且将第二选定凸片选择性地与所述第二基准电平连接，以在所述电阻器环中的多个预选凸片对处生成多个比较器阈值。
2.如权利要求1所述的方法，进一步包括：
通过所述比较器阵列，基于每个所述比较器的输入信号和所述多个比较器阈值来生成一元码；以及
通过数模转换器元件阵列将所述一元码转换成量化模拟信号，通过连接旋转来减小由元件失配引起的所述量化模拟信号的误差。
3.如权利要求1所述的方法，其中：
所述电阻器环中的电阻器之间的凸片在环中具有相应的位置；以及
所述方法进一步包括：通过所述移位寄存器生成的控制信号，将与第一选定凸片相关联的第一位置和与第二选定凸片相关联的第二位置移位时间段之间的预选位置数量。
4.如权利要求3所述的方法，其中：
所述预选位置数量是两个。
5.如权利要求1所述的方法，其中：
在任何给定的预选凸片对处的比较器阈值至多变化等于时间段之间的一个最低有效位的幅度。
6.如权利要求3所述的方法，其中：
所述预选位置数量至少为四个。
7.如权利要求1所述的方法，其中：
在任何给定的预选凸片对处的比较器阈值至多变化等于时间段之间的两个最低有效位的幅度。
8.构造为用于电阻器环的快速连接旋转的电路，所述电阻器环构造为用于生成比较器阈值，所述电路包括：
在电阻器之间具有凸片的电阻器环；
多个开关，其构造为将电阻器环中的电阻器之间的凸片连接到第一基准电平或第二基准电平；
移位寄存器，其用于生成用于所述多个开关的控制信号，其中所述控制信号将第一选定凸片选择性地连接到所述第一基准电平且将第二选定凸片选择性地连接到第二基准电平，以在所述电阻器环中的多个预选凸片对处生成多个比较器阈值；以及
比较器阵列，其用于驱动数模转换器元件阵列，其中每个比较器与所述电阻器环中的相应的预选凸片对连接。
9.如权利要求8所述的电路，其中：
所述移位寄存器包括用于并行地生成控制信号的多个触发器，以及用于选择所述触发器的输入的多个多路复用器。
10.如权利要求8所述的电路，其中：
所述移位寄存器包括用于选择所述触发器的输入的多个多路复用器；以及
所述多个多路复用器是可控的以将所述控制信号沿第一方向移位或者沿与所述第一方向相反的第二方向移位。
11.如权利要求10所述的电路，其中所述多个多路复用器是通过随机化控制信号来控制的。
12.如权利要求8所述的电路，其中：
所述移位寄存器包括用于选择所述触发器的输入的多个多路复用器；以及
多个多路复用器是可控的以沿第一方向移位所述控制信号，以沿与所述第一方向相反的第二方向移位所述控制信号，或者不移位所述控制信号。
13.如权利要求12所述的电路，其中所述多个多路复用器是通过随机化控制信号来控制的。
14.如权利要求8所述的电路，其中：
所述电阻器环中的电阻器之间的凸片在所述环中具有相应的位置；
多个开关不为每个位置的凸片设置。
15.如权利要求8所述的电路，其中：
所述电阻器环中的电阻器之间的凸片在所述环中具有相应的位置；
所述多个开关被提供以用于连接每两个位置处的凸片。
16.如权利要求8所述的电路，其中：
所述电阻器环中的电阻器之间的凸片在所述环中具有相应的位置。
17.如权利要求8所述的电路，其中：
所述移位寄存器包括用于并行地生成所述控制信号的多个触发器；以及
其中触发器的数量至多是开关的数量。
18.具有快速连接旋转的集成电路，所述集成电路包括：
在基于位阵列生成用于多个开关的控制信号时将所述位阵列移位一个位置的器件，所述多个开关构造为将电阻器环中的电阻器之间的凸片与第一基准电平或第二基准电平连接；以及
利用所述控制信号将第一选定凸片选择性地连接到所述第一基准电平以及将第二选定凸片选择性地连接到所述第二基准电平以在所述电阻器环中的多个预选凸片对处生成多个比较器阈值的器件；
基于每个所述比较器的输入信号和多个比较器阈值来生成一元码的器件；以及
用于将所述一元码转换成量化模拟信号的器件，由元件失配引起的所述量化模拟信号的误差是通过连接旋转来减小的。
19.如权利要求18所述的集成电路，其中：
所述集成电路进一步包括生成随机化控制信号用于随机地(1)沿第一方向移位所述控制信号，或者(2)不移位所述控制信号的器件。
20.如权利要求18所述的集成电路，其中：
所述集成电路进一步包括用于生成随机化控制信号用于随机地(1)沿第一方向移位所述控制信号，(2)沿与所述第一方向相反的第二访问移位所述控制信号，或者(3)不移位所述控制信号的器件。
CN201610388699.2A 2015-06-03 2016-06-02 使用旋转电阻器环生成比较器阈值 Pending CN106253907A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/730,095 2015-06-03
US14/730,095 US9425816B1 (en) 2015-06-03 2015-06-03 Generating comparator thresholds using a rotating ring of resistors

Publications (1)

Publication Number Publication Date
CN106253907A true CN106253907A (zh) 2016-12-21

Family

ID=56068715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610388699.2A Pending CN106253907A (zh) 2015-06-03 2016-06-02 使用旋转电阻器环生成比较器阈值

Country Status (3)

Country Link
US (1) US9425816B1 (zh)
EP (1) EP3101811A1 (zh)
CN (1) CN106253907A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9970825B2 (en) * 2015-08-14 2018-05-15 Cirrus Logic, Inc. Temperature sensing with feedback digital-analog converter (DAC) of delta-sigma modulator
US10014873B1 (en) * 2017-09-25 2018-07-03 Nxp B.V. Resistor ladder digital-to-analog converter with mismatch correction and method therefor
US20230420065A1 (en) * 2022-06-28 2023-12-28 Micron Technology, Inc. Memory fault notification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427470A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器
CN101436433A (zh) * 2007-11-12 2009-05-20 联咏科技股份有限公司 移位寄存器电路
US20090251347A1 (en) * 2008-04-03 2009-10-08 Analog Devices, Inc. Methods and apparatus for rotating a thermometer code

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204632A (en) 1981-06-10 1982-12-15 Advantest Corp Voltage dividing circuit
JPS5944125A (ja) * 1982-09-07 1984-03-12 Toshiba Corp デジタル−アナログ変換器
US4749984A (en) * 1987-06-29 1988-06-07 Rca Corporation Subranging A/D converter with converging digitally controlled voltages
US6218977B1 (en) * 1998-09-25 2001-04-17 Conexant Systems, Inc. Methods and apparatus for distributing mismatched error associated with data converter elements
GB0108656D0 (en) 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Digital to analogue converter
US6762702B2 (en) 2002-01-24 2004-07-13 Broadcom Corporation Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters
US20040189504A1 (en) * 2003-03-31 2004-09-30 Agency For Science, Technology And Research Semi-flash A/D converter with minimal comparator count
US7002504B2 (en) 2003-05-05 2006-02-21 Maxim Integrated Products, Inc. Dynamic element matching in high speed data converters
DE102005012444B4 (de) * 2005-03-17 2006-12-07 Infineon Technologies Ag Steuervorrichtung und Verfahren zur Verwürfelung der Zuordnung der Referenzen eines Quantisierers in einem Sigma-Delta-Analog-Digital-Umsetzer
US7605740B2 (en) * 2005-12-12 2009-10-20 Nxp B.V. Flash analog-to-digital converter
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7777658B2 (en) 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
JP2012065322A (ja) * 2010-09-17 2012-03-29 Asahi Kasei Electronics Co Ltd 高速データ加重平均
US9762234B2 (en) * 2011-02-10 2017-09-12 Synaptics Incorporated Input device interference determination
TWI504158B (zh) * 2011-11-07 2015-10-11 Linear Techn Inc 用於在類比至數位轉換器中將元件不匹配隨機化之系統與方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427470A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器
CN101436433A (zh) * 2007-11-12 2009-05-20 联咏科技股份有限公司 移位寄存器电路
US20090251347A1 (en) * 2008-04-03 2009-10-08 Analog Devices, Inc. Methods and apparatus for rotating a thermometer code

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ERIK ET AL.: "A Dynamic Element Matching Techniquefor Flash Analog-to-Digital Converters", 《PROCEEDINGS OF THE 6TH NORDIC SIGNAL PROCESSING SYMPOSIUM》 *

Also Published As

Publication number Publication date
US9425816B1 (en) 2016-08-23
EP3101811A1 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
CN103199861B (zh) 时间交错式模数转换器及其离线增益校准方法
TWI672005B (zh) 具可程式化相位之時間交錯類比數位轉換器
CN103378861B (zh) 模数转换器系统和方法
CN107666316B (zh) 在过采样数模转换器中的包络依赖性噪声形分割
US8612501B2 (en) Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos
US10693483B1 (en) Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters
US7688236B2 (en) Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
TWI600281B (zh) 數位類比轉換器中之可變長度動態元件匹配
CN105874404B (zh) 具有自适应增益的数字可综合低压差调节器
US10644716B1 (en) Multi-path dual-switch digital-to-analog converter
US9575726B2 (en) Bit sequence generator and apparatus for calculating a sub-rate transition matrix and a sub-rate initial state for a state machine of a plurality of state machines
EP3214765B1 (en) Randomized quad switching
JP2017005716A (ja) オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造
CN106253907A (zh) 使用旋转电阻器环生成比较器阈值
CN106130523B (zh) 用于开关晶体管驱动器的系统和方法
JP2016040907A (ja) デジタル／アナログ変換器においてスイッチンググリッチを基準化するための補償型電流セル
CN103620964B (zh) 用于数/模转换器中的代码范围特定线性度改进的开关定序
CN104038219B (zh) 用于减少采样电路时序不匹配的装置和方法
CN106559080A (zh) 用于数模转换器的低功率切换技术
CN106160737B (zh) 一种相移控制方法及装置
US9337854B1 (en) Methods and systems for addressing component mismatch in digital-to-analog converters
US9360503B2 (en) Method for determining a sampling time of a signal, device for determining the same, and method for determining a sampling parameter of a signal
US8872687B1 (en) Digital to analog converting method and converter insensitive to code-dependent distortions
US9531398B2 (en) Limiting aging effects in analog differential circuits
US7750707B2 (en) High-resolution low-interconnect phase rotator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161221

WD01 Invention patent application deemed withdrawn after publication