TWI600281B - 數位類比轉換器中之可變長度動態元件匹配 - Google Patents

數位類比轉換器中之可變長度動態元件匹配 Download PDF

Info

Publication number
TWI600281B
TWI600281B TW105130605A TW105130605A TWI600281B TW I600281 B TWI600281 B TW I600281B TW 105130605 A TW105130605 A TW 105130605A TW 105130605 A TW105130605 A TW 105130605A TW I600281 B TWI600281 B TW I600281B
Authority
TW
Taiwan
Prior art keywords
digital analog
analog conversion
analog converter
digital
conversion unit
Prior art date
Application number
TW105130605A
Other languages
English (en)
Other versions
TW201713044A (zh
Inventor
可翰 光 尼古顏
Original Assignee
美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國亞德諾半導體公司 filed Critical 美國亞德諾半導體公司
Publication of TW201713044A publication Critical patent/TW201713044A/zh
Application granted granted Critical
Publication of TWI600281B publication Critical patent/TWI600281B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

數位類比轉換器中之可變長度動態元件匹配
本發明係關於數位類比轉換器，更詳而言之，特指數位類比轉換器中控制動態元件匹配技術之方法及系統。
現實世界中的類比訊號，例如溫度、壓力、聲音或圖像等，係固定經轉換為能夠於現代數位系統中輕易處理的數位表示。於許多系統中，此種數位資訊必須經轉換回一類比格式，以進行某些現實世界中的功能。進行此種步驟的電路即為數位類比轉換器(DAC)，且其等輸出訊號係可用以驅動各種裝置。擴音器、影像顯示器、馬達、機械伺服電動機、射頻(RF)發射機以及溫度控制裝置等，皆屬於各種不同範例。數位類比轉換器常經整合於數位系統中，其中現實世界之訊號係藉由類比數位轉換器(ADC)處理後，再由數位類比轉換器(DAC)逆向轉換。於此等系統中，數位類比轉換器所要求之表現係受到該系統中其他元件之能力與條件所影響。
正如利用複雜製程所組裝之許多其他裝置，影響數位類比轉 換器表現的因素包括由於製造差異所造成數位類比轉換器各元件(此係以「數位類比轉換單元」)表現上的不同，於下係以「失配」指稱，此一般係可指「靜態失配」或/以及由裝置作業所導致之各種飄移，例如熱飄移，此一般係可指「動態失配」。關於此等問題，確實具有改善空間。
本發明所揭露之實施例提供一種失配的數位校正或縮小機構，用於具有複數數位類比轉換單元之數位類比轉換器。於此所述之手段係可適用於電流引導及經切換電容數位類比轉換器，其係利用不同架構實施，例如sigma-delta或Nyquist數位類比轉換器架構。於此所述之某些機構係特別適用於過取樣sigma-delta音訊數位類比轉換器用途。再者，於此所述之機構係適用於二階段數位類比轉換器以及三階段數位類比轉換器。
於此所述之「數位類比轉換單元」有時亦表示為「數位類比轉換單位」或一「數位類比轉換元件」，係指一類比元件，係如例如一電流來源或可輸送類比量如電荷或電流之一經切換電容元件。舉例而言，於二階段電流引導數位類比轉換器背景下，一數位類比轉換單元係可包含具有二電流來源之一數位類比轉換元件，例如一pMOS及一nMOS電流來源，或為二切換機構，其等於此係指「切換開關」b及b_bar，分別與該兩電流來源相關聯(例如每一數位類比轉換單元總共具有四切換開關)。於另一範例中，於三階段電流引導數位類比轉換器背景下，一數位類比轉換單元係可包含具有二電流來源之一數位類比轉換元件，例如一pMOS及一nMOS電流來源，或為三切換機構，其等於此係指「切換開關」b、b_bar及z，分 別與該兩電流來源相關聯(例如每一數位類比轉換單元總共具有六切換開關)。於另一背景下，一數位類比轉換單元係為一元件，其可輸送等同於預定義基準電壓Vref以及一電容量C之產品的一電荷Q，此電荷之極性係由輸入至該數位類比轉換單元之數位輸出所決定。
於範例1中，本發明揭露內容一方面提供一種方法，用於控制具有複數數位類比轉換單元之一數位類比轉換器中至少一動態元件匹配(DEM)技術之應用。該方法包含決定經提供或欲經提供至該數位類比轉換器之一輸入訊號的一部份振幅範圍，以及決定數位類比轉換單元之一數量，其少於該複數數位類比轉換單元中所有數位類比轉換單元之數量，其係對應於經決定之該輸入訊號(例如於產生對應於該輸入數位訊號之該部份的類比輸出所必需的數位類比轉換單元數量)之該部份的振幅範圍。該方法進一步包含限定該至少一動態元件匹配技術之應用於該經決定之數位類比轉換單元數量。
於範例2中，根據範例一所揭露之方法可進一步包含一步驟，其係決定該輸入訊號之該部份的範圍是否小於一門檻值。於此等實施例中，該等數位類比轉換單元之數量係根據該門檻值所決定，當其經決定時，該輸入訊號之該部份的振幅範圍係小於該門檻值。
於範例3中，根據範例二所揭露之方法中，該門檻值係可為複數門檻值其中之一。於此等實施例中，決定該輸入訊號之該部份的振幅範圍是否小於該門檻值之步驟，係可包含決定該輸入訊號之該部份的門檻值振幅範圍是否小於至少一複數門檻值中之該門檻值。數位類比轉換單元之數量係可接著根據該複數門檻值之最小門檻值所決定，為使該輸入訊號 之該部份的振幅範圍係經測定小於該複數門檻值中之該門檻值為目的。
於範例4中，根據範例三所揭露之方法中，該複數門檻值係可經預定義。相似地，數位類比單元之數量係可針對各該等門檻值所預定義。換言之，於此等實施例中，預定義之該等門檻值與動態元件匹配(DEM)所實施之數位類比轉換單元子集中的數位類比轉換單元數量之間存在一對一的對應關係。
於範例5中，根據前述任一範例所描述之方法中，在將至少一動態元件匹配技術之應用限定於所決定之數位類比轉換單元數量後，該方法係可進一步包含一步驟，決定該輸入訊號之一另一部份之振幅之進一步範圍，並當該振幅之進一步範圍經決定等於或大於一門檻值後移除該限制(例如利用該至少一動態元件匹配技術製該複數數位類比單元之全體)。
於範例6中，根據前述任一範例所描述之方法中，該門檻值係等於該數位類比轉換器之全幅或該數位類比轉換器全幅之一分數，例如一全幅之½或¼等。
於範例7中，根據前述任一範例所描述之方法中，該方法係可進一步包含一步驟，確定自該複數數位類比轉換單元失配所導致之累積誤差滿足至少一標準值開始，該至少一動態元件匹配技術之應用開始受於定義之數位類比轉換單元數量所限制。於範例8中，該至少一標準係可例如該累積誤差等於0，或該累積誤差介於一預定義範圍內，該預定義範圍包含0。
於範例9中，根據前述任一範例所描述之方法中，且其中包括三階段數位類比轉換單元時，該數位類比轉換器係可包含一經標示之溫 度計編碼器，用以將該編碼器所接收之複數經標示之二進位資料轉換為複數經標示之溫度計資料，其中正二進位資料係經轉換為正溫度計資料，負二進位資料係經轉換為負溫度計資料。於此等實施例中，當次一正溫度計資料之起始位置係與次一負溫度計資料起始位置相同時，該累積誤差係可經測定以滿足至少一標準(例如該標準係為當累積誤差等於0)。
於範例10中，根據前述任一範例所描述之方法中，且其中包括二階段數位類比轉換單位時，當一電流指標指出實施該至少一動態元件匹配技術之一起始位置與一預定義基準指標重疊(相等)時，累積誤差係可經決定以滿足至少一標準(例如該累積誤差之標準等於0)。
於範例11中，根據前述任一範例所描述之方法中，且其中包括三階段數位類比轉換單元時，該方法係可進一步包含一步驟，將未用於至少一動態元件匹配技術經限定應用的複數數位類比轉換單元中的數位類比轉換單元關閉。
由於此處所述之機構包含實施有動態元件匹配技術之數位類比轉換器當中的數位類比轉換單元數量變動，此等機構係可指「可變長度動態元件匹配」機構。
如本領域具有通常技藝者所可理解，本發明各方面之揭露內容係可以不同方法實施，例如實施為一方法、一系統、一電腦程式產品，或一電腦可讀儲存媒體。依此，本發明各方面揭露內容形態係可為完全硬體實施例、完全軟體實施例(包括韌體、內建軟體、微式碼等)，或結合軟體及硬體方面之實施例，其等於此皆係可指「電路」、「模組」或「系統」。於此揭露內容所述之函數係可實施為一演算法，其由至少一處理單元執 行，例如至少一電腦之至少一微處理器。於不同實施例中，於此所述該等方法之不同步驟與該等步驟之部份係可由不同處理單元所執行。再者，本發明各方面揭露內容之形態係可為一電腦程式產品，其經實施於至少一電腦可讀媒體中，較佳者係為非暫態媒體，其等經實施有電腦可讀程式碼，例如儲存於其上者。於不同實施例中，此一電腦程式係可為，舉例而言，經由下載(上傳)至現存裝置及系統(例如至現存數位類比轉換器或數位類比轉換器控制器等)或於此等裝置及系統之製造過程中儲存。
本發明揭露內容之其他特徵及優點係可參照下述詳細實施說明與申請專利範圍。
100‧‧‧數位類比轉換器
102‧‧‧電流引導單元
104‧‧‧電流引導單元
106‧‧‧電流引導單元
108‧‧‧電流引導單元
110‧‧‧放大器
112‧‧‧回饋電阻
114‧‧‧回饋電阻
116‧‧‧電容
118‧‧‧電容
300‧‧‧數位類比轉換器
302‧‧‧輸入數位值、輸入訊號
304-1‧‧‧數位類比轉換單元
306‧‧‧控制器
308‧‧‧處理器
310‧‧‧記憶體
312‧‧‧輸出值
400‧‧‧方法
402‧‧‧方塊、步驟
404‧‧‧方塊、步驟
404-1‧‧‧方塊
404-2‧‧‧方塊
406‧‧‧方塊、步驟
408‧‧‧方塊、步驟
502‧‧‧箭頭
504‧‧‧箭頭
602‧‧‧編碼器
603‧‧‧編碼器
610‧‧‧動態元件匹配邏輯件/動態元件匹配邏輯
702‧‧‧決定邏輯
704‧‧‧正指標
706‧‧‧桶式移位器/負指標
708‧‧‧桶式移位器
710‧‧‧桶式移位器
910‧‧‧輸入訊號
912‧‧‧部分
914‧‧‧部分
916‧‧‧部分
920‧‧‧峰值偵測器輸出
930‧‧‧數位類比轉換單元
1000‧‧‧快速傅立葉轉換
1002‧‧‧正確峰值
1004‧‧‧意外峰值
1130‧‧‧數位類比轉換元件
1200‧‧‧快速傅立葉轉換
1202‧‧‧正確峰值
1300‧‧‧處理系統
1302‧‧‧處理器
1304‧‧‧記憶元件
1306‧‧‧系統匯流排
1308‧‧‧本地記憶體
1310‧‧‧大宗儲存裝置
1312‧‧‧輸入裝置
1314‧‧‧輸出裝置
1316‧‧‧網路適配器
1318‧‧‧應用
1400‧‧‧實施
1402‧‧‧內插器
1404‧‧‧Sigma-Delta調變器
1406‧‧‧控制器
1408‧‧‧多位元數位類比轉換器
1412‧‧‧資訊
1500‧‧‧實施
1502‧‧‧內插器
1504‧‧‧Sigma-Delta調變器
1506‧‧‧控制器
1508‧‧‧多位元數位類比轉換器
1510‧‧‧峰值偵測器
1600‧‧‧實施
1606‧‧‧控制器
1608‧‧‧數位類比轉換器
1610‧‧‧峰值偵測器
1612‧‧‧資訊
圖1係為一典型16位元二階段邏輯溫度計碼電流引導數位類比轉換器電路。
圖2係為一8位元三階段邏輯溫度計碼電流引導數位類比轉換器電路圖。
圖3係為本發明之一系統實施例示意圖，顯示一數位類比轉換器範例，用以實施如本發明所示至少一動態元件匹配技術應用經改良之控制方法實施例。
圖4係為本發明之一方法實施例流程圖，顯示一種控制方法，用以控制具有複數數位類比轉換元件之一數位類比轉換器中之至少一動態元件匹配技術應用。
圖5係為本發明之一運作流程實施例示意圖，顯示對所有數位類比轉換單元之子集實施動態元件匹配技術之「循環」流程。
圖6係為本發明之一系統實施例示意圖，其係利用一循環動態元件匹配邏輯以亂數取樣經標示之溫度計資料。
圖7係為本發明如圖6所示之循環動態元件匹配邏輯系統實施例詳細示意圖，其係利用二桶式移位器亂數取樣經標示之溫度計資料。
圖8係為本發明實施例之操作範例示意圖，顯示利用二桶式移位器之八元件三階段循環動態元件匹配邏輯亂數取樣器之作業。
圖9係為一模擬作業實施例示意圖，顯示具有變動振幅之一輸入訊號範例以及一動態元件匹配技術實施於數量恆定之數位類比轉換單元上之態樣。
圖10係為一模擬作業實施例示意圖，其將一快速傅立葉轉換實施於圖9所示範例態樣之該輸入訊號的一低振幅部份。
圖11係為一模擬作業實施例示意圖，顯示具有變動振幅之一輸入訊號範例以及一動態元件匹配技術實施於數量變動之數位類比轉換單元上之態樣。
圖12係為一模擬作業實施例示意圖，其將一快速傅立葉轉換實施於圖11所示範例態樣之該輸入訊號的一低振幅部份。
圖13係為本發明資料處理系統範例之方塊示意圖。
圖14係為本發明之一實施方式範例示意圖，顯示具有複數數位類比轉換單元之一數位類比轉換器中，利用一峰值偵測器控制至少一動態元件匹配技術應用之範例。
圖14係為本發明之一數位類比轉換器實施方式範例示意圖，顯示其中利用一內插器實施一可變長度動態元件匹配。
圖15係為本發明之一數位類比轉換器實施方式範例示意圖，顯示其係利用於此所述之一峰值偵測器實施一可變長度動態元件匹配。
圖16係為本發明之一實施方式範例示意圖，顯示其利用於此所述之一峰值偵測器將具有一數位類比轉換器之一類比數位轉換器實施於一可變長度動態元件匹配。
數位類比轉換器基礎
一數位類比轉換器係為一種裝置，其產生一量子化(離散步驟)類比輸出訊號以對應於一二進位數位輸入碼。該數位輸入係可為例如由一電晶體邏輯(TTL)、射極耦合邏輯(ECL)、互補式金屬氧化半導體(CMOS)電路或低電壓差分訊號(LVDS)所輸入，而該類比輸出係可為一電壓或一電流。欲產生該輸出，一基準量(係可為一電壓或一電流)係經除分為二進位以及/或線性分數。之後，該數位輸入區動切換至一數位類比轉換器之個別數位類比轉換單元，其可包含電流來源、電壓來元、電阻與電容等。一輸出係藉由結合一適當數量之此等分數所產出，一處理過程有時係指「編碼」作業。該等分數之數量極大小反映可能數位輸入碼之數量，其係為一轉換器解析度之一函數或數位輸入碼中之位元(N)數。舉例而言，N位元係可產生2N之可能碼。
於一數位類比轉換器中，一數位訊號係經提供至一編碼元件 (編碼器)，其後將特別數位類比轉換單元切換為開或關，以將該數位訊號之數位輸入值換為類比值。數位類比轉換單元之數量同時代表此時所產生類比訊號之一類比值。
舉例而言，具有15個數位類比轉換元件之一數位類比轉換器，係可將適當數位類比轉換器元件切換啟動之方式，將一4位元數位值(例如N=4)轉換為轉換為16個不同類比值(2N，故N=4之可能碼數量係為24=16)的其中之一。舉例而言，欲將一數位值0110轉換為一類比值，係有6個數位類比轉換元件可經切換啟動；欲將一數位值0111轉換為一類比值，係有7個數位類比轉換元件可經啟動；欲將一數位值1001轉換為一類比值，係有9個數位類比轉換元件可經啟動；欲將一數位值1011轉換為一類比值，係有11個數位類比轉換元件可經啟動，依此類推。
數位類比轉換器係可根據一調整計畫加以區別。常用以實施數位類比轉換器之兩種調整計畫係為sigma-delta(有時亦為delta-sigma)以及Nyquist頻率(或簡稱Nyquist)。
數位類比轉換器亦可根據所使用之電路架構加以區別。常用以實施數位類比轉換器之兩種電路架構係為電流引導數位類比轉換器以及切換電容數位類比轉換器。「電流引導數位類比轉換器」係指該等數位類比轉換單元之電流來源經過引導以產生一類比電流輸出之數位類比轉換器。「切換電容數位類比轉換器」係指該等數位類比轉換單元之電容連接至不同基準電壓已產生一類比電壓輸出之數位類比轉換器。
電流引導數位類比轉換器係可經實施為階段或三階段數位類比轉換器，於後詳述。
二階段電流引導數位類比轉換器vs三階段電流引導數位類比轉換器
電流引導架構係業界常用以達成數位類比轉換器之方式。基於其簡單性與靈活性，此架構係廣泛結合高速或高解析度應用實施方式，通常係實施為sigma-delta數位類比轉換器態樣。
電流引導數位類比轉換器係可經實施為二階段數位類比轉換器或三階段數位類比轉換器。如該領域所知，「二階段數位類比轉換器」係指一數位類比轉換器中具有之數位類比轉換單元可對應於1與0數位輸入值(例如二階段數位輸入)，而「三階段數位類比轉換器」係指一數位類比轉換器中具有可對應於+1、0以及-1數位輸入值(例如三階段數位輸入)。
如圖1所示，係為一典型的16位元溫度計碼二階段電流引導數位類比轉換器100實施態樣。該數位類比轉換器具有電流引導單元102、電流引導單元104、電流引導單元106及電流引導單元108之儲存庫、放大器110、一對回饋電阻112及114，並於某些態樣中具有一對電容C1 116及C2 118。電容116及電容118有效減緩輸出波形之步驟，以助於降低放大器迴轉率要求。控制位元及其等之互補位元以最簡型態表現係為一D正反器陣列(fli pflop array)之Q及QB輸出。此等D正反器之輸入訊號係為該等數位類比轉換器之數位碼。該電路作業相當簡單，該等數位碼控制受指引至該放大器適當和接面(summing junction)之單元數量。界定該轉換率之一時脈係經利用以透過該正反器將該控制位元之所有輸出轉換同步。
如上述之圖1所示，傳統溫度器碼電流引導二階段數位類比轉換器之一缺點係為一熱噪訊表現。更詳而言之，當資料係為0時，半數 該切換電流來源係可經連接至一和接面，且另一辦則係可經連接至I至V轉換器(I-to-V converter)之另一和接面。再者，頂部之電流來源係恆久連接於該等和接面。該等電流來源係為數位類比轉換器輸出中之主要熱噪訊來源，並主導了該轉換器之訊噪比(SNR)。
先前用於克服上述熱噪訊問題之一技術，係以實施複數三階段邏輯溫度計電流引導數位類比轉換單元為基礎，其等各具有一對電流來源(正與負)，且各電流來源具有3切換開關，該等切換開關於此係指切換開關b、b_bar及z。此等數位類比轉換單元係如圖2範例中所示，該圖表示8個三階段電流引導數位類比單元，其等代表位元0-7。由於一般而言，一數位類比轉換器時失有多重數位類比轉換單元，例如圖1範例中所示之16個數位類比轉換單元或圖2範例中所示之8個數位類比轉換單元，一特定數位類比轉換單元之該等切換開關係於圖式中具有指示該數位類比轉換單元之參考標號，例如，圖1中一數位類比轉換單元標為「單元0」之一切換開關b，或如圖2中一數位類比轉換單元標為「位元0」(「位元」與「單元」係可交互使用)之一切換開關，係經表示為切換開關b0；圖1中一數位類比轉換單元標為「單元15」之一開關b，係經表示為一切換開關b15，依此類推。
對各三階段數位類比轉換單元(圖2所示之各位元0-7)而言，當一數位值1經轉換時，切換開關b係經關閉，而切換開關b_bar係經z開啟；當一數位值-1經轉換時，切換開關b_bar係經關閉，而切換開關b及z係經開啟；當一數位值0經轉換時，切換開關z係經關閉，而切換開關b及b_bar係經開啟。
由於各對電流來源係可以三種不同方式連接至該和接面，該各對電流來源係可提供一正量電荷、一負量電荷或無完全提供。當該資料係為0時，所有電流來源係連接至一緩衝放大器，以維持其等之適當汲極電壓。藉此，主要噪訊源係來自該放大器，而其經設計係小於該等電流來源之設計。因此，相較於二階段電流引導數位類比轉換器，該訊噪比係可獲得顯著改善。
數位類比轉換器表現之限制
類比訊號係為連續時域訊號，其具有無限解析度及可能無限之帶寬。然而，數位類比轉換器之輸出係為在統一但有限時間間隔中(取樣)由離散數值(量子化)所構成之一訊號。換言之，數位類比轉換器之輸出係以代表有限解析度與有限帶寬之一類比訊號。量子化與取樣作業會對於數位類比轉換器之表現施加根本但可預期之限制。量子化作業決定了轉換器的最大動態範圍，並於輸出中造成量子化物差或噪訊。取樣作業根據Nyquist標準，決定了數位類比轉換器輸出訊號的最大帶寬。Nyquist理論表示，訊號頻率(亦即數位類比轉換器之輸出)必須低於或等於該取樣頻率之一半，以避免於數位類比轉換器輸出之頻帶中取樣圖樣。
另外，數位類比轉換器作業亦受到量子化與取樣作業控制範圍外之非理想影響所干擾，此等影響之一係為與元件數值變化相關之元件失配(例如一數位類比轉換器中之複數數位類比單元間的失配)，其導致例如來自製造過程或一裝置作業中之熱飄移所引起之變化。元件失配會導致噪訊(失配誤差)，其可能造成數位類比轉換器之非線性行為。在所使用轉 換器之全解析度延伸跨越至少兩數位類比子轉換器時，失配問題對於經分割之數位類比轉換器的最高有效位元(MSB)元件影響最為顯著，因為與最低有效位元(LSB)元件相較之下，於此之單位數值較大，並且會於輸出時產生更高之電流或電壓。
失配誤差之特徵係可為靜態及動態表現規格之數量，或可為決定轉換器靜態及動態表現之參數，例如無雜波動態範圍(SFDR)，其代表基礎訊號與輸出訊號中最強雜波訊號之強度比率，或者噪訊頻譜密度(NSD)，其代表各帶寬單位之噪訊強度。因此，於選擇適當方式用於失配補償時，此等參數係為重要。
解決元件失配方法之一，係為對該等元件之製造作業施以更高之嚴格容差。然而，此方式可行降低產量，並因此增加單位元件之成本。
其他方法包括利用以下詳細說明所述之一動態元件匹配技術。
動態元件批配(DEM)
動態元件匹配係為一種技術，其係利用於積體電路(IC)設計，以補償元件失配。動態元件匹配技術一般係包含某種動態過程，其目的係利用動態重新配置失配元件之間的彼此連接關係，以降低電子電路中元件失配造成的影響，故各等效元件於各元件位置之平均時間功率係為相等或近乎相等。
一動態元件匹配技術，一般係指如「隨機置亂動態元件匹配」，其係基於隨機化作業，其中數位類比轉換單元係經啟動以轉換各數位 值。當利用隨機置亂動態元件匹配時，非於各時間點連續切換數位類比轉換單元(例如轉換各數位值)，而係以非連續方式隨機選擇啟動相同數量之數位類比轉換單元。其他已知動態元件匹配方法包括資料加權平均(DWA)以及其變化、向量回饋與自由結構。
所有已知動態元件匹配技術皆具有一缺點，其係為應用一動態元件匹配技術時造成類比輸出訊號無法預期且無法控制之擬周期行為(pseudo-periodic behavior)。此行為會以訊調呈現，例如輸入訊號中不存在但卻出現於輸出訊號頻譜中的意外加工訊號。於sigma-delta數位類比轉換器中，此等訊調係指「諧波」(idle tones)，其意為最常遭遇之非線性影響，此問題需要加以改善。
再者，由於功率消耗係為工程師持續致力改進之問題，於不同動態元件匹配技術之應用背景下，亦欲降低數位類比轉換器之功率消耗。
經改善之動態元件匹配
本發明揭露之實施例提供經改善之機構，可將動態元件匹配技術應用於具有複數數位類比轉換元件之一數位類比轉換器。經揭露之機構包含於一期間保持該輸入數位訊號之振幅追蹤，已決定該輸入訊號一部份之振幅範圍，並且當轉換該部份知數位值為類比值並應用一特定動態元件匹配技術時，限制數位類比轉換單元之數量，使一特定動態元件匹配技術僅實施於產生對應於該經追蹤部份之類比輸出訊號時所必要之數位類比轉換單元數量，該數量係根據該經追蹤振幅所決定，並係可小於數位類比轉換單元之總數。以此方式，係可以較小輸入訊號振幅降低失配誤差。當 可能時，未利用之數位類比轉換單元係可進入一省電模式，有利於提供降低功率消耗之優點。
傳統對於各種動態元件匹配技術之應用，並無法區分不同輸入訊號振幅等級。因此，於傳統方法中，較小振幅輸入訊號與較大振幅輸入訊號之失配誤差都相同。相反地，本發明揭露之實施例係根據一辨別方式，使用經選定較小的數位類比轉換單元子集，使其可利用最小必須數量的數位類比轉換單元，以正確帶表輸入訊號或輸入訊號之一部份，而其中之失配誤差較少。具有較小之失配誤差，表示諧波問題或數位類比轉換單元間之失配所造成之意外結果較不顯著，或甚至低於噪訊水平(noise floor)，而可一併忽略。再者，將動態元件匹配技術時失於一較小之數位類比轉換單元子集，可減少處理時間與其複雜度。
本發明揭露之實施例亦係根據對於其他數位類比轉換單元之考量為根據，例如該數位類比轉換器中，未經選擇對經處理輸入訊號用於轉換以及動態元件匹配技術應用之數位類比轉換單元，可經設置進入省電模式，例如將其關閉等。後者特別適用於三階段數位類比轉換器，原因在於此等數位類比轉換器中，未使用之數位類比轉換單元使切換開關z關閉以代表一0值，而電流匯流經該等單元，依此仍會相對顯著地消耗功率。藉由完全將該等數位類比轉換單元關閉，例如切斷該等數位類比轉換單元的電流來源或/以及開啟該等數位類比轉換單元之切換開關，使該等單元不會分流，以預防電流流經未使用之數位類比轉換單元，此等做法能降低該數位類比轉換器之功率消耗。
經改善之動態元件匹配機構，係如下參照圖3至圖13所示 之詳細說明。
圖3係為本發明所揭露一數位類比轉換器300之實施範例，其經設置以實施至少一動態元件匹配技術。如圖3所示，數位類比轉換器300包含複數數位類比轉換單元304-1至304-N，其中N係為大於1之整數。數位類比轉換器300係經設置以接收輸入數位值302，輸入數位值係經提供至經選定之數位類比轉換單元，以轉換為輸出類比值，如圖3所示之輸出值312。
亦如圖3所示，數位類比轉換器300可進一步具有一控制器306，其經設置以實施經改良之方法，以控制於此所述之至少一動態元件匹配技術應用。為此目的，於某些實施例中，控制器306係可包含至少一處理器308以及一記憶體310，如圖3所示，其等經設置以實施不同方法，以控制於此所述之至少一動態元件匹配技術應用。
於不同實施例中，各數位類比轉換單元係可各自與一個別控制器306相關聯。於其他實施例中，控制器306係可經設置以控制一數位類比轉換器中至少二或可能全部之數位類比轉換單元。再者，雖然圖3表示控制器306係經包含於數位類比轉換器300中，但於其他實施例中，控制器306係可外部實施於數位類比轉換器300，於此情況下，控制器306係可經設置以透過任何適當之通訊渠道遙控數位類比轉換器300。換言之，如圖3所示，控制器306並非實施於數位類比轉換器300中，而係實施於數位類比轉換器300之外部，並可通訊連接於該數位類比轉換器300。
圖4係表示一種方法400之流程圖，該方法係用於控制具有複數數位類比轉換單元之一數位類比轉換器中，至少一動態元件匹配技術 之應用。雖然該方法400係以圖3所示之元件加以說明，但任何經設置以任何次序實行此方法步驟之系統或裝置，俱屬本發明之揭露範圍。
如圖4之方塊402所示，方法400之第一步係以控制器306對數位類比轉換器300決定當下或未來提供之輸入訊號302的一部份振幅範圍。於某些實施例中，該振幅範圍係可由控制器306追蹤該輸入訊號之振幅所決定，例如利用另一數位引擎，如內插器(interpolator)或利用一額外數位峰值偵測器所提供之預判功能。本領域中具有通常技藝者係可知悉決定一訊號振幅範圍之其他方法，而該等方法俱屬本發明揭露範圍。
如圖4中之方塊404所示，控制器306係可接著經設置以決定數位類比轉換單元之數量，該等數量之數位類比轉換單元係用以轉換該輸入訊號經追蹤之部份。決定欲使用之數位類比轉換單元數量時，係根據方塊402中所決定之振幅範圍，決定於產生對應該輸入訊號經評估部份之類比輸出訊號時所必需的數位類比轉換單元數量。於某些選擇性實施例中，如圖4之方塊404-1及404-2所示，該決定作業係可藉由將經決定之振幅範圍與至少一門檻值(方塊404-1)進行比較，再根據使方塊402之輸入振幅範圍較小之最小門檻值，決定用於轉換該數位輸入值之適當數位類比轉換元件數量以及該動態元件匹配技術之應用(方塊404-2)。
舉例說明控制器306係可如何決定方塊404中之數位類比轉換單元數量，如圖5所示，係為一溫度計編碼數位類比轉換器之16個數位類比轉換單元。於此範例中，係使用16個數位類比轉換單元，轉換該等輸入數位訊號之振幅的一最大範圍，其係指一數位類比轉換器之「全幅」(FS)。於某些實施例中，控制器306係可經設置以將方塊402中所決定該 輸入訊號之該部份的振幅範圍與例如該數位類比轉換器之全幅的½進行比較。經決定之範圍校於數位類比轉換器全幅的½，代表數位類比轉換器中少於½的數位類比轉換單元係為表現該訊號該部份之輸入數位值所必須。於此情況下，控制器306係可經設置以決定轉換作業所必須知數位類比轉換單元數量係為8個(所有數位類比轉換單元數量的一半)，如圖5之箭頭502所示，由一整組16個數位類比轉換單元指向8個數位類比轉換單元之子集。
接續上述之範例內容，控制器306係可經設置以將方塊402中所決定該輸入訊號該部份知振幅範圍與多重門檻值進行比較。舉例而言，控制器306亦可將該範圍與數位類比轉換器全幅的例如¼進行比較。所決定的範圍小於數位類比轉換單元全幅的¼，代表數位類比轉換器中少於½的數位類比轉換單元係為表現該訊號該部份之輸入數位值所必須。於此情況下，控制器306係可經設置以決定轉換作業所必須知數位類比轉換單元數量係為4個(所有數位類比轉換單元數量的四分之一)，如圖5之箭頭504所示，由一整組16個數位類比轉換單元或由8個數位類比轉換單元之子集指向4個數位類比轉換單元之子集。
將振幅範圍與多重門檻值比較所具有的優點在於，於調整用於動態元件匹配技術應用中所使用的數位類比轉換單元數量時，提供更加精確的粒度(granularity)。控制器306係可經設置以利用本領域具有通常技藝者顯而易見之任何方式，使經決定之輸入數位值範圍最佳化。舉例而言，於某些實施例中，控制器306係可將該等門檻值自最小至最大順序配置，再將經決定之範圍與自最小門檻所排列之該等門檻值進行比較。於此等實施例中，控制器306係可經設置僅當經決定範圍非小於當下門檻時，繼續 比較至下一門檻值。
舉例而言，當經決定範圍係為一16單元數位類比轉換器之全幅的3/16，且具有三門檻值分別為全幅之1/8、1/4與1/2時，控制器306首先將經決定範圍與該全幅之1/8(最小門檻)進行比較，以判定該範圍非小於該門檻，再繼續與次一門檻進行比較。次一門檻係為1/4，控制器306判鄧該範圍係小於該門檻，故，依此建立用於轉換該輸入訊號以及用於動態元件匹配技術應用之對應該門檻的數位類比轉換單元數量係為4個。控制器306不需將該經決定範圍與更高門檻比較，亦即於此範例中，控制器不需將經決定範圍與最後的1/2門檻進行比較，因為經決定範圍已經確定小於1/4。
回到圖4，該方法係可繼續進行至方塊406，其中控制器306確定無論何種動態元件匹配技術係用於補償或降低數位類比轉換器300中不同數位類比轉換單元之失配，皆係受限至於方塊404之數位類比轉換單元數量。於依簡單範例中，當隨機置亂動態元件匹配技術係用於具有16個數位類比轉換單元之一溫度計編碼數位類比轉換器時，該輸入數位訊號之一部份最大振幅係經估算為數位類比轉換器全幅之3/8，而控制器所決定使該範圍應小於之門檻值，其最小門檻係為全幅之1/2。於此情況下，所有數位類比轉換單元的1/2即足以表現於此範圍中之任何振幅，因為最大振幅係為該全幅的3/8。控制器可接著選擇要使用哪一半的數位類比轉換單元，將該等輸入訊號此部份的轉換限定於精選定該半的數位類比轉換單元，並且僅將隨機置亂動態元件匹配技術施以該半的單元。
須注意者，於不同實施例中，係可使用不同方法選擇數位類 比轉換單元。於某些實施例中，所使用之數位類比轉換單元係可具有連續之數位類比轉換單元。例如對於上數具有16個單元之數位類比轉換器而言，此可代表將數位類比轉換單元0-7、數位類比轉換單元3-10或任何其他8個連續數位類比轉換單元用於轉換該數位訊號以及動態元件匹配技術應用。於其他實施例中，所選定之數位類比轉換單元子集係可包含非連綠數位類把轉換單元，例如數位類比轉換單元0、3、4-6、11、13及15。
於此所述之任一實施例中，當該輸入數位訊號之至少一部份的波封允許時(當該輸入訊號該部份之振幅範圍中，該數位輸入訊號係可正確以該等數位類比轉換單元子集所代表時)，藉由切換至一數位類比轉換單元子集，其中包含比數位類比轉換器之所有數位類比轉換單元數量較少之數位類比轉換單元，根據輸入訊號振幅之波封改變用於特定動態元件匹配技術之數位類比轉換單元族群大小，可減少需要處理之失配誤差，進而減少成形之失配誤差。一特定動態元件匹配技術應用之動態係可較為有效。事實上，模擬作業表示利用此方法可使第一順位之動態元件匹配技術表現勝過高順位之動態元件匹配技術。
當/假如可能時，非經選定於用以轉換作用以及動態元件匹配技術之應用的數位類比轉換單元子集內之數位類比轉換單元，係可經設定進入省電模式，因此得以降低數位類比轉換器之功率消耗。舉例而言，於三階段數位類比轉換器中，未經選定於用以轉換作業以及動態元件匹配技術應用之數位類比轉換單元子集中的數位類比轉換單元，係可經完全關閉以達省電效果。由於該輸入頻率一般係較緩慢，未使用之數位類比轉換單元一般係經關閉並維持較長期間，依照該訊號波封而定。
於某些實施例中，如方塊402至406所述，該輸入訊號之一部份的評估作業以及調整數位類比轉換單元數量，係多次進行，例如連續進行或於特定時間點進行，以評估該輸入訊號之不同部份。舉例而言，對於該輸入訊號之一部份所進行之評估係可視為一滑動窗(sliding window)，當輸入訊號受到轉換時即向前滑動。於此等實施例中，圖4所示之方法係可接著進行至方塊408，其中該評估作業係一楝至該輸入訊號之另一部份，之後再重複方塊402至406於該另一部份。
於其他實施例中，整體輸入訊號係可同時進行評估，此特別適用於例如當控制器306對於該輸入訊號之所有振幅具有該輸入訊號最大振幅時，其中係對於整體訊號一次進行步驟402至406。
於該輸入訊號以各部份進行評估之該等實施例中，可能發生一旦當動態元件匹配技術之應用經限定於數位類比轉換單元之一子集時，該輸入訊號之一後續部份的振幅範圍需要使用所有數位類比轉換單元進行轉換作業之情形。於此情況下，控制器306係可經設置以切換回利用所有數位類比轉換單元以進行轉換作業以及動態元件匹配技術應用之狀態。更詳而言之，於此情況下，控制器306可於方塊404中決定用於該輸入訊號該部份轉換作業之數位類比轉換單元數量，係為數位類比轉換器中之所有數位類比轉換單元。
累積誤差於決定何時切換至一數位類比轉換單元子集時之角色
於某些實施例中，控制器306係可經設置不僅決定用於轉換作業之數位類比轉換單元數量並限制動態元件匹配技術用於一選定數位類 比轉換單元子集之應用，亦可用於決定應該自某些其他數位類比轉換單元數量(例如所有數位類比轉換單元)切換至經選定之數位類比轉換單元子集之適當時間。當切換時間一旦經過判定，控制器306係可接著經設置以確保於該時間進行切換。
於此等實施例中，進行切換之適當時間，係可藉由評估因所使用之複數數位類比轉換單元失配所造成之累積誤差而加以決定，例如由控制器306決定，其係可為連續進行或於特定時間點進行，判斷該累積誤差是否滿足至少一標準。較理想者，當累積誤差等於0或至少借於一特定且一般而言距離0較小之範圍時，控制器306可確保切換至利用於方塊404中經決定不同數量的數位類比轉換單元，以避免干擾所實施之動態元件匹配活動。於此所述且為本領域所知悉，「累積誤差」係指於一時間內各時脈循環所產生之靜態失配誤差之整數，例如於一特定期間內將所有時脈循環上之所有靜態失配誤差進行加總。如本領域具有通常技藝者所知悉，累積誤差係可經以各數位類比轉換單元為基礎，或以包含複數數位類比轉換單元之整體數位類比轉換器加以定義。本領域中具有通常技藝者，可知悉如何決定一累積誤差係等於0，其係可根據數位類比轉換器之性質以及所實施之動態元件匹配演算法所決定。然而，以下將提出幾種說明範例。
於三階段數位類比轉換器中判定累積誤差係等於0之範例
於某些實施例中，數位類比轉換器300係可包含一sigma-delta數位類比轉換器，其中可具有一經標示溫度計編碼器，用以將經標示二進位資料編入經標示溫計資料以及一循環動態元件匹配(DEM)邏 輯，以輸出經亂數取樣之經標示溫度計資料(未特別標於圖3中)。根據本發明所揭露一實施例，該循環動態元件匹配活及係可進一步包含一動態元件匹配決定邏輯，其可將經標示二進位資料輸入轉換為正及/或負指標資料；一桶式移位器，以根據該正指標資料使正溫度計資料輸入移位；以及另一桶式移位器，以根據該負指標資料使負溫度計資料輸入移位。
如圖6所示，係為本發明所揭露實施例之一亂數取樣器系統示意圖，其利用一循環數位動態元件匹配邏輯以亂數取樣經標示之溫度計資料。於一多位元、三階段邏輯sigma-delta數位類比轉換器中，該數位輸入係可具有經標示之二進位資料。於本發明揭露之一實施例中，該經標示二進位資料輸入，例如N位元二進位資料，係可於一經標示溫度計編碼器602經過編入溫度計資料之2N階段。經標示溫度計編碼器603係可將正二進位資料輸入編入正溫度計資料，並將負二進位資料輸入編入負溫度計資料。經標示溫度計資料以及經標示二進位資料皆係可經提供於一循環動態元件匹配功能單位(參照圖7所示之細節)，用以產生經亂數取樣之經標示溫度計資料之一輸出。
根據本發明所揭露一實施例，經標示溫度計資料串流係可首先經過配對，使各配對可取得數值(+1、0或-1)。該等資料配對可再經傳送通過由一動態元件匹配邏輯件610所控制之二桶式移位器，其中一桶式移位器代表正資料，另一桶式移位器代表負資料。該動態元件匹配件之輸入係可包含該經標示二進位資料。該動態元片匹配邏輯件係可具有二指標-一係用於正資料、一係用於負資料-其等為求便利而稱為正指標與負指標，並指示一連串元件經使用為輸出之當下位置。
如圖7所示，係為本發明所揭露實施例之詳細系統示意圖，其係為圖6所示循環動態元件匹配邏輯，以利用二桶式移位器亂數取樣經標示溫度計資料。如圖6所示之該循環動態元件匹配邏輯610係可包含一動態元件匹配決定邏輯702以及二桶式移位器708、710。動態元件匹配決定邏輯702係可取得經標示二進位資料之輸出，並對正資料產生一第一指標(為求便利稱為正指標704)以及對負資料產生一第二指標(為求便利稱為負指標706)。雖然圖7所示係為桶式移位器708、710，但於此設計中仍可使用其他循環移位暫存器(circular shift register)。因此，用於正溫度計輸入資料之桶式移位器708係可為，例如一1位元暫存器，其具有控制正指標指向正資料一起始位置之移位器，且用於負溫度計輸入資料之桶式移位器706亦可為，例如一1位元暫存器，其具有控制負指標指向負資料一起始位置之移位器。
當經標示二進位資料係為正時，僅正指標係可根據該經標示二進位正資料獲得更新。另一方面，當經標示二進位資料係為負時，僅負指標係可根據該經標示二進位負資料獲得更新。一亂數取樣器之一元件ui的失配誤差，係可經定義為該元件確切數值與所有該元件平均數值之差。特別地，對於一N元件溫度計數位類比轉換器而言，元件ui之誤差係可以公式表示為：
依此，每當資料係為「+1」且元件ui係經選定時，對於輸出所造成之誤差係為+ei。每當資料係為「-1」且元件ui係經選定時，對於 輸出所造成之誤差係為-ei。當資料係為0，於特定時脈循環中由元件ui所造成之誤差係為0。
如圖8所示係為本發明所揭露實施例之八元件三階段循環動態元件匹配邏輯亂數取樣器作業範例，其係利用二桶式移位器。於此實施例中，一8位元長之第一移位器係可經使用於正溫度計數值資料；一8位元長之第二移為器係可經使用於負溫度計數值資料。該第一及第二移位器係可經配對於一正指標以及一負指標，正指標指向次一正溫度計資料所置放之位置，負指標指向次一負溫度計資料所置放之位置。該等正指標及負指標之初始為至係可為例如位置0
於此以輸入資料序列(0、1、2、-2、-3、3、-4、3、2、-4)舉例，各輸入資料值代表一時脈循環之一資料值。於循環0，當輸入值為0時，正指標與負指標皆於位置0上；於循環1，當輸入值為1時，正指標係可自位置0移動至位置1，而正元件0係受到啟動；於循環2，當輸入值為2時，正指標係可自位置1移動至位置3，而正元件1及2係受到啟動；於循環3，當輸入值為2時，負指標係可自位置0移動至位置2，而負元件0及1係受到啟動；於循環4，當輸入值為-3時，負指標係可自位置2移動至位置5，而負元件2至4係受到啟動；於循環5，當輸入值為3時，正指標係可自位置3移動至位置6，而正元件3至5係受到啟動；於循環6，當輸入值為-4時，負指標係可自位置5繞回位置1，而負元件5至7及1係受到啟動。
此時，係可觀察到由於正指標及負指標會向前移動並往回繞，一桶式移位器中之所有元件幾乎皆係同等地受到運用於一長序列之輸 入值。故，由各元件所造成之長期平均誤差可能趨近於0。假設輸入符號係以sigma-delta調變之方式隨機分配，當兩個指標為於一同等位置時，例如於循環7之位置1時，係可產生兩種觀測結果。首先，一桶式移位器中之所有元件皆同等受到運用。第二，由各元件所造成之累積誤差趨近於0。
對於實施利用前數正指標及負指標的動態元件匹配技術之數位類比轉換器，控制器306係可經設置以於次一正溫度計資料之起始位置與次一負溫度計資料起始位置相同時，判定累積誤差為0。換言之，控制器306係可經設置以當一第一指標所指向次一正溫度計資料起始位置重疊於、等同於或同指於一第二指標所指向次一負溫度計資料起始位置時，判定該累積誤差係為0。
控制器306係可經設置當輸入訊號減低時執行切換至較小數位類比轉換單元族群，其用於圖5中動態元件匹配循環迴圈範例之演算法係如下所示(利用習知程式化命名法術語)：
控制器306係可經設置以當輸入訊號減低時執行切換回較大數位類比轉換單元族群，其用於圖5中動態元件匹配循環迴圈範例之演算法係如下所述(同樣利用習知程式化命名法術語)：
根據於此所述內容，本領域具有通常技藝者係可知悉如何設 置一控制器，以當三階段數位類比轉換器利用與上述採用正負指標之動態元件匹配技術不同之其他動態元件匹配技術，例如使用以蝶形快速傅立葉轉換為基礎之動態元件匹配技術，或是利用以向量量子化為基礎之動態元件匹配技術時，可決定其誤差。因此，使三階段數位類比轉換器於累積誤差等於0或介於0之一特定範圍內時進行判定之各種方法，俱屬本發明揭露範圍。
於二階段數位類比轉換器中判定累積誤差係等於0之範例
對於二階段數位類比轉換器而言，亦可了解利用指標之動態元件匹配技術。更詳而言之，某些動態元件匹配技術係利用「目前指標」(current pointer)與「基準指標」(“reference pointer)之概念。於此情況下，同樣地，一指標係指一特定數位類比轉換單元。一基準指標係為一預定義數位類比轉換單元，一動態元件匹配技術應用即係起始於此，例如數位類比轉換單元0。一目前指標係為處於動態元件匹配不同循環之一數位類比轉換單元。一般而言，當此一動態元件匹配開始時，目前指標係等於該基準指標。之後，經過執行不同動態元件匹配循環之過程後，目前指標係切換至其他數位類比轉換單元。於此時，目前指標係可能再次等同於該基準指標，此即為累積誤差係為0時，此係為切換至一數位類比轉換單元一子集上下一輪動態元件匹配循環應用之最理想時間，如上之方塊404所定義。故，於利用二階段數位類比轉換器之某些實施例中，控制器306係可經設置以於目前指標所指向實施至少一動態元件匹配技術之一起始位置重疊於、等同於或指向於一預定義基準指標所指之相同位置時，判定累積誤差 係為0。
根據此處所數，本領域具有通常技藝者係可知悉如何設置一控制器，以當二階段數位類比轉換器利用與上述採用正負指標之動態元件匹配技術不同之其他動態元件匹配技術時，可判定其累積誤差。因此，使二階段數位類比轉換器於累積誤差等於0或介於0之一特定範圍內時進行判定之各種方法，俱屬本發明揭露範圍。
模擬結果
如圖9至12所示，係為一具有32個數位類比轉換單元之數位類比轉換器，未應用及應用於此所述之可變長度動態元件匹配之模擬作業。由於此等圖式係關於快速傅立葉轉換，首先，係提供此等轉換之簡要概述。
對於訊號之行為可進行時域分析(例如訊號振幅如何隨時間改變)以及頻域分析(例如構成該訊號之不同頻率元件)，而傅立葉轉換係關乎於此兩種域的數理層面。除此之外，一訊號係可經分析為一連續波形或於數位訊號處理(DSP)應用上為時域端點之大集合。快速傅立葉轉換(FFT)係關於計算以數未形態呈現之訊號的離散傳立葉轉換(DFT)以及其等之反離散傅立葉轉換(IDFT)之演算法。由於傅立葉轉換普遍使用於各種訊號處理應用，所以存在許多不同的快速傅立葉轉換演算法，例如時域降低(decimation in time)、頻域降低(decimation in frequency)、radix-r、radix-4及混合radix等。對一訊號實施一快速傅立葉轉換時，可取得該訊號一部份之一頻率分解，該頻率分解係可經配至於一陣列中，其中該等頻率係編有 索引標記，例如頻率係可以「f」標記。此一陣列中之各元素係編有(f)並含有由應用該轉換函數所得之數值，該數值係可為複合數值或一正實量X(f)，此量代表例如由一接收器所取得之訊號強度，表現形態係可為例如一實際強度、平方強度或一強度之一壓縮轉換，例如一平方根。此一陣列之各元素一般係指一「頻率倉」(frequency bin)或簡稱為「倉」(bin)，此「倉」用語係代表此一陣列係可視為具有複數「容器」，該訊號之能量係分配於其中。頻率倉常用於快速傅立葉演算法中，該等演算法係用於例如雷達與聲納接收器，其中自一雷達或聲納感應器所接收之總訊號中，可藉由辨別該等倉中何者所對應之相關訊號，例如該訊號係於何頻率上表現為主動訊號，將相關之特定雷達或聲納訊號(例如由一特定來源所產生之雷達或聲納訊號)分開。
參照圖9至12，圖9所示係為未使用於此所述之動態元件匹配技術應用改良機構情況下之輸入訊號910、峰值偵測器輸出920以及所使用之數位類比轉換單元930數量。此係可見於圖9中，數位類比轉換單元之數量維持相同，具有32個數位類比轉換元件，即便當輸入訊號自912部份之全幅下降至914部份的-60dB時亦同。數位類比轉換單元之數量於916部份時維持相同，其中該輸入訊號係再次回到全幅。各部份912、914及916之邊界係以垂直虛線表示。
圖10係表示一快速傅立葉轉換1000用於圖9所示該輸入訊號最小輸入訊號強度，例如914部份之-60dB。
如圖10中可見，除了對應於相關訊號之正確峰值1002外，快速傅立葉轉換1000包含諧波-其係為意外峰值1004，原因在於數位類比 轉換單元之最大數量，因為將動態元件匹配實施於32個數位類比轉換元件需要一定時間。
圖11係表示圖9中相同輸入訊號910以及峰值偵測器輸出920。與圖9之模擬作業不同，圖11係顯示一範例，其中係利用動態元件匹配技術應用之經改良機構，此係以改變所使用之數位類比轉換元件1130數量所表示。圖9中所述之各部份912、914及916係與圖11中相同。如圖11所示，當輸入訊號振幅較小時，利用經改良機構以限定動態元件匹配技術於較小的數位類比轉換元件族群，可於輸入訊號振幅於914部份降低至-60dB，且峰值偵測器輸出920亦表示此現象時，使控制器306選擇較少之數位類比轉換元件數量以供使用-於圖11之範例中顯示，於914部份初期，總數32個數位類比轉換元件中有16個數位類比轉換元件受到使用，接著於914部份稍後時，僅使用了8個數位類比轉換元件。後者僅使用8個數位類比轉換元件之情況，表示多達24個數位類比轉換元件係經關閉，提供實質省電效果。
圖12表示一快速傅立葉轉換1200，用於圖12中所示輸入訊號中具有較小輸入訊號強度之部份，例如914部份之-60dB處，除了對應於相關訊號之正確峰值1202外，與使用於相同輸入訊號相同部份之快速傅立葉轉換1000不同，快速傅立葉轉換1200並不包含諧波，而係於帶中噪訊水平呈現出乾淨圖樣。如圖12表示，實施於此所述之動態元件匹配技術應用，係可使帶中的成型失配誤差達到最小，並提升消除諧波之效率。
資料處理系統範例
圖13係為本發明所揭露實施例之資料處理系統1300範例方塊示意圖。此一資料處理系統係可經設置以例如作為於此所述之控制器306功能，或作為任何其他系統，經設置以實施不同的改良機構，用以控制於此所述之動態元件匹配技術應用。
如圖13所示，資料處理系統1300係可具有至少一處理器1302，其透過一系統匯流排1306耦合於記憶元件1304。依此，該資料處理系統係可儲存程式碼於記憶元件1304內。再者，處理器1302係可執行透過系統匯流排1306自記憶元件1304所取得之程式碼。於一方面，該資料處理系統係可實施為適用於儲存以及/或執行程式碼之一電腦。然而，於此需知悉資料處理系統1300係可實施為任何型態之系統，其中具有一處理器以及一記憶體，其等元件係可達成於此說明書中所述之功能者。
記憶元件1304係可具有至少一實體記憶裝置，例如本地記憶體1308以及至少一大宗儲存裝置1310。該本地記憶體係可指隨一存取記憶體或其他非恆久記憶裝置，其等一般係用於實際執行程式碼時。一大宗記憶裝置係可實施為一硬碟或其他恆久資料儲存裝置。處理系統1300亦可具有至少一快取記憶體(未標於圖中)，其可提供至少某些程式碼之暫存功能，以減少於執行中由大宗儲存裝置1310取得程式碼之次數。
輸入/輸出(I/O)裝置如圖所示為一輸入裝置1312以及一輸出裝置1314，係可選擇性耦合於該資料處理系統。輸入裝置之範例係可包含但非限於一鍵盤、一指向裝置如滑鼠或類似裝置。輸入及/或輸出裝置係可直接耦合或透過中間I/O控制器耦合於該資料處理系統。
於一實施例中，輸入及輸出裝置係可實施為綜合輸入/輸出 裝置(如圖13中以虛線環繞之輸入裝置1312及輸出裝置1314)。此一宗何裝置範例係為一觸控式感應顯示器，有時亦指一「觸控式螢幕顯示器」或簡稱「觸控式螢幕」。於此一實施例中，輸入至該裝置之訊號係可藉由一實際物體之移動所提供，例如以筆尖或一使用者之手指於觸控式螢幕顯示器上或附近移動。
一網路適配器1316亦可選擇性耦合於該資料處理系統，以使其透過私人或公用中間網路耦合於其他系統、電腦系統、遠端網路裝置以及/或遠端儲存裝置。網路適配器係可具有一資料接收器，用以將發自該等系統、裝置以及/或網路所發出之資料接收至資料處理系統1300；以及一資料發送器，用以自資料處理系統1300發送資料至該等系統、裝置以及/或網路。數據機、纜線數據機以及乙太網路卡係為可與資料處理系統1300搭配使用之不同種類網路適配器範例。
如圖13所示，記憶元件1304係可儲存一應用1318。於不同實施例中，該應用1318係可經儲存於本地記憶體1308、至少一大宗儲存裝置1310，或與本地記憶體及大宗儲存裝置分開。於此應理解為資料處理系統1300係可進一步執行一作業系統(未標於圖13中)，該作業系統係可有利於執行該應用1318。該應用1318以可執行程式碼之形態實施時，係可由資料處理系統1300之例如處理器1302加以執行。為對應於執行該應用所需，資料處理系統1300係可經設置以執行於此所述之至少一作業或方法步驟。
應用範例
如前所述，控制器306係可經設置以利用如另一數位引擎中所提供的預判功能，例如一內插器，或利用一額外數位峰值偵測器，以決定該輸入訊號之振幅範圍。利用一內插器之應用方式係如圖14所示；利用一峰值偵測器之應用方式係如圖15及圖16所示。
圖14係為本發明所揭露實施例之一數位類比轉換器實施1400範例，於此所述利用一內插器之一可變長度動態元件匹配係實施於其上。如圖14所示，一內插器1402係用以於提供該輸入數位訊號至一多位元數位類比轉換器1408前，例如提供至一三階段多位元數位類比轉換器前，先行提供一內插訊號於一Sigma-Delta調變器1404，該內插器1402係可經設置以將指示該數位訊號振幅之資訊1412，提供給設置以實施於此所述可變長度動態元件匹配之控制器1406。該控制器1406係可具有於此所述之控制器306。
圖15係為本發明所揭露實施例之一數位類比轉換器實施1500範例，於此所述利用一峰值偵測器之一可變長度動態元件匹配係實施於其上。如圖15所示，一內插器1502係用以於提供該輸入數位訊號至一多位元數位類比轉換器1508前，例如提供至一三階段多位元數位類比轉換器前，先行提供一內插訊號至一Sigma-Delta調變器1504，且一控制器1506係用以實施於此所述之可變長度動態元件匹配。該控制器1506係可具有於此所述之控制器306。此外，如圖15所示，係可利用一峰值偵測器1510，該峰值偵測器1510係經設置以將指示該數位訊號振幅之資訊提供給控制器1506。
圖16係為本發明所揭露實施例之一類比數位轉換器實施 1600範例，其具有一數位類比轉換器，於此所述利用一峰值轉換器之一可變長度動態元件匹配係實施於其上。如圖16所示，一峰值偵測器1610係用以將指示該數位訊號振幅之資訊1612，提供給用以實施於此所述可變長度動態元件匹配之一控制器1606，該控制器1606係控制一數位類比轉換器1608中之動態元件匹配技術應用，如圖16中之範例所示，其係實施為一連續時間(CT)數位類比轉換器。該控制器1606係可具有於此所述之控制器306。
當然，於不同實施例中，用以提供資訊，使該等數量之數位類比轉換單元可經用以動態元件匹配技術應用之一內插器或一峰值偵測器，非限於實施如圖14至圖16所示之元件。舉例而言，數位類比轉換器係可為不同種類；不同調變器係可用以將一輸入訊號提供至開數位類比轉換器；且不同類比數位轉換器架構皆可使用於此。
不同變化及實施方式
本發明上述揭露內容係可參照如圖1至圖13之實施範例，而本領域經通技藝者係可了解，上述各教示內容係可廣泛利用於其他實施方式。舉例而言，本發明所揭露之部份敘述係關於溫度計編碼，而此等敘述係同樣可適用於數位類比轉換器中所利用之其他編碼方法。再者，於此所提供之實施例係參照具有8至16個數位類比轉換單元之數位類比轉換器，而當然亦可利用任何其他數量之數位類比轉換單元加以實施。
本發明所揭露實施例係特別適用於實施過取樣或內插作業之數位類比轉換器，例如sigma-delta數位類比轉換器，原因係在於其等之高 速特性。然而，於此所表現之技術係非限於過取樣數位類比轉換器，此等技術同樣且可能適用於本領域具有通常技藝者所明顯知悉之不同種類的數位類比轉換器，例如Nyquist數位類比轉換器。
再者，雖然圖式中僅表示電流引導數位類比轉換器，但本發明所揭露實施例係同等適用於其他電路架構，例如切換電容數位類比轉換器。於切換電容數位類比轉換器中，未經選定進行數位輸入值轉換作業以及動態元件匹配技術應用之數位類比轉換單元，係可經連接於基準電壓。
除了特別適用於三階段數位類比轉換器外，本發明所揭露實施例亦適用於二階段數位類比轉換器，可利用電流引導或切換電容架構實施。對二階段切換電容數位類比轉換器架構而言，本發明所揭露某些實施例係可達成節省由基準電壓所獲取動態能源之功能。對二階段電流引導數位類比轉換器架構而言，本發明所揭露某些實施例係可達成減少動態施配誤差之功能。
再者，本發明所揭露實施例係可用於獨立數位類比轉換器，以及類比數位轉換器(ADC)中之嵌入回饋數位類比轉換器中。
於特定情況中，於此所論及之技術特徵係可適用於汽車系統、關鍵安全工業用途、醫療系統、科學工具、無線及有線通訊、雷達、工業處理控制、影應設備、電流感應、儀表設備(須高度精確)以及其他數位處理系統。
另外，於此所論及之特定實施例係可經提供於醫療成像、病患監控、醫療用具與居家照護數位訊號處理技術中，此係可包含肺部監控、加速度計、心律監控與起搏器等。其他用途係可包含用於安全系統之汽車 技術(李如穩定控制系統、駕駛輔助系統、剎車系統、資訊娛樂與任何內部用途)。
於其他背景範例中，本發明所揭露之教示內容係可適用於工業市場，其中包括協助促進生產力、能源效率與可靠度之處理控制系統。於消費者應用方面，上述訊號處理電路之教示係可用於成像處理、自動對焦以及成象穩定用途(例如數位相機、攝錄影機等)。其他消費者用途係可包含家庭劇院系統之影音處理器、DVD燒錄器與高解析度電視機。
於上述之實施例討論中，一系統之元件，例如時脈、多公器、緩衝器以及/或其他元件，係可直接取代、置換或修改，以符合特定電路系統需求。再者，須注意互補式電子裝置、硬體、軟體等之用途係可為實施本發明揭露內容所教示關於經改良切換技術之選項，。
於此所述用以實施動態元件匹配技術應用經改良機構之不同系統，係可包括實施於此所述函數之電子電路。於某些案例中，該系統至少一部份係可藉由經特定設置以執行於此所述函數之一處理器所提供，該處理器係可具有至少一特定應用元件，或可具有可程式化邏輯閘，其經設置以執行於此所述之函數。該電路系統係可於一類比域、數位域或一混合訊號域中作業。於某些範例中，該處理器係可經設置以藉由執行一非暫態電腦可讀儲存媒體中所儲存之至少一指令，實施於此所述之函數。
於一實施例中，任何數量之如圖1至圖13所示的電子電路系可經實施於一相關聯電子裝置之一板材上，該板材係可為一普通電路板，其可乘載電子裝置內部電子系統之不同元件，另外，並對於他周邊設備提供連接裝置。更詳而言之，該板材係可提供電子連接，該系統可藉由 該等電子連接進行電子通訊。任何適用處理器(包括數位訊號處理器、微處理器、支援晶片組等)、電腦可讀非暫態記憶元件等，係可根據特定設置需求、處理要求與電腦設計等，經適當耦合於該板材。其他元件，例如外部儲存元件、額外感應器元件、影音顯示控制器與周邊裝置，皆可作為插卡、透過排線或經整合至板材本身之方式，附接於該板材。於不同實施例中，於此所述之功能係可於至少一可支持此等功能之可設置(例如可程式化)元件中以軟體或韌體模擬之方式加以實施。提供模擬作業之軟體或韌體係可經提供於具有可使一處理器執行該等功能指令的一非暫態電腦可讀儲存媒體上。
於另一實施例中，如圖3至圖13所示之電子電路係可經實施為一獨立模組(例如一裝置，其具有相關聯元件及電路系統，其等係用以執行一特定用途或函數)或經實施為插件模組，設置於電子裝置之特定硬體用途中。須注意本發明所揭露用以實施動態元件技術用途經改良機構之特定實施例中，係可經包含於一系統晶片(SOC)之封裝的一部份或整體之中。一系統晶片代表依積體電路，其將一電腦或其他電子系統之元件整合至依單一晶片中，其可包含數位、類比、混合訊號，並通常具有射頻功能：此等係可經提供於一單一晶片基材上。其他實施例係可包含一多晶片模組(MCM)，其具有複數獨立積體電路，設置於一單一電子封裝中，並經設置以透過該電子封裝與彼此緊密互動。於其他不同實施例中，於此所提供之用以實施動態元件匹配技術之經改良結構係可實施於至少一特定應用積體電路(ASIC)、場效可程式化邏輯閘陣列(FPGA)及其他半導體晶片之矽核中。
亦應了解，於此所述之說明書、實施面向與互動關係(例如處理器數量、邏輯作業等)僅係用於做為範例與教示目的，此等資訊係可於未脫離本發明揭露內容精神或所主張權利範圍之前提下進行修改。說明書僅係實施於一非限定實施範例，依此，係以所述方式加以理解。於前述說明忠，實施範例係參照特定處理器以及/或元件配置所敘述，可於未脫離本發明主張權利範圍之前提下，對該等實施例進行各種修正及變化。依此，相關敘述說明與圖示係用於說明演示目的，而非用以限定本發明。
須注意於此所提供之標號範例，其互動關係以二者、三者、四者或更多電子元件之前提下進行敘述。然而，此僅係用於說明與演示目的，應理解為該系統係可以任何適當方式達成。基於近似可替換設計，於圖3至圖13中所示恨耴元件、模組即元素係可以各種可能配置方式加以結合，該等實施方式皆包含於本說明書之範圍內。於特定案例中，藉由一定限制數量之電子元件，係可較簡單敘述一既定元件組合或流程之功能，應理解為圖3至圖13所示之電子電路及其教示內容係可經擴充並適用於更大量之元件數量，以及更複雜/繁複之配置與設置架構。依此，所提供之範例非用以限定可能適用於大量其他架構之電子電路的廣義範圍或約束其廣義教示內容。
須注意於本說明書中，包含於「一實施例」、「範例」、「實施例」、「另一實施例」、「某些實施例」、「不同實施例」、「其他實施例」、「另一實施例」以及類似內容中之各技術特徵參照基準(例如元素、架構、模組、元件、步驟、作業、性質等)，表示該等技術特徵係包含於本發明所揭露至少一實施例中，其係可為必要或不必要結合於該等相同實施例內中。
亦須注意於此所提供專於用以實施動態元件匹配技術之經改良機構，僅係可由圖3至圖13所示之系統或於該等系統內可能實施之某些內容，此等作業方式之部份係可經適當刪除或移除，或此等作業係可於未脫離本發明揭露範圍之前提下經過顯著改變。此外，此等作業之時間點係可經顯著改變。前述作業流程係用於討論範例之目的，於此所述之實施例皆具有實質上之靈活性，其係可於未脫離本發明揭露範圍前提下使用任何適當配置、次序、設置方式與時間點機制。
本領域經通技藝者既可知悉各種其他改變、替代方案、變化、修改及修正方式，且本發明揭露內容包含所有落於本發明所主張範圍之此等改變、替代方案、變化、修改及修正方式。
雖然申請專利範圍係於USPTO以單一依附形態呈現，但應可理解除了技術上無法實行之情況外，任何請求項皆可依附或結合於任何前列之同類型請求項。
須注意於此所述裝置之所有選擇性技術特徵，係可與於此所述之方法或流程搭配實施，且各範例中之特定條件係可適用於至少一實施例中。
400‧‧‧方法
402‧‧‧方塊、步驟
404‧‧‧方塊、步驟
404-1‧‧‧方塊
404-2‧‧‧方塊
406‧‧‧方塊、步驟
408‧‧‧方塊、步驟

Claims (19)

  1. 一種數位類比轉換器(DAC)包括：複數數位類比轉換單元，以及一控制器，用於控制至少一動態元件匹配(DEM)技術於該DAC中之應用，該控制器係經設置以：決定提供至或將經提供至該數位類比轉換器之一輸入訊號至少一部份之振幅之一範圍是小於一門檻值；依據該門檻值決定該等數位類比轉換單元之一數量，其係小於該複數數位類比轉換單元之總數量；以及將至少一該等動態元件匹配技術之應用限定於經決定數量之數位類比轉換單元。
  2. 如請求項1所述之數位類比轉換器，其中：該門檻值係為複數門檻值之一，決定該輸入訊號該部份之振幅範圍是否小於該門檻值時，包括決定該輸入訊號該部份之振幅範圍是否小於該等複數門檻值之至少二者，且該控制器係經設置以根據該等複數門檻值中最小之門檻值，決定該等數位類比轉換單元之數量，於此係已決定該輸入訊號該部份之振幅範圍係小於該門檻值。
  3. 如請求項2所述之數位類比轉換器，其中該等複數門檻值包括複數預定義之門檻值，且對應於該輸入訊號該部份之振幅範圍的該等數位類比轉換單元之數量，係為對應於該等預定義門檻值之一者的數位類比轉換單元預定義數量其中之一。
  4. 如請求項1所述之數位類比轉換器，其經進一步設置以：依照將該至少一動態元件匹配技術應用實施於該經決定數位類比轉換單元之數量之限制，決定該輸入訊號之該部份之一進一步振幅範圍，並於該進一步振幅範圍經決定等於或大於該門檻值時移除該限制。
  5. 如請求項1所述之數位類比轉換器，其中該門檻值係等於該數位類比轉換器之全幅或該數位類比轉換器之全幅之一分數。
  6. 如請求項1所述之數位類比轉換器，其經進一步設置以確保該至少一動態元件匹配技術之應用，係自該等複數數位類比轉換單元所造成之失配引起的累積誤差滿足至少一標準之時間開始，受限於該等數位類比轉換單元經決定之數量。
  7. 如請求項6所述之數位類比轉換器，其中該至少一標準包含等該累積誤差於0或該累積誤差介於一預定義範圍之內，該預定義範圍包含0。
  8. 如請求項6所述之數位類比轉換器，其中：該等複數數位類比轉換單元包含複數三階段數位類比轉換單元，該數位類比轉換器包含一經標示溫度計編碼器，用以將該編碼器上所接收之複數經標示二進位資料轉換為複數經標示溫度計資料，其中正二進位資料係經轉換為正溫度計資料，且負二進位資料係經轉換為負溫度計資料，且該控制器係經設置以當次一正溫度計資料之一起始位置等於次一負溫度計資料之一起始位置時，決定該累積誤差係滿足該至少一標準。
  9. 如請求項6所述之數位類比轉換器，其中：該等複數數位類比轉換單元包含複數二階段數位類比轉換單元，且 該控制器係經設置以當指示該至少一動態元件匹配技術實施之一起始位置之一目前指標重疊於一預定義基準指標時，決定該累積誤差滿足該至少一標準。
  10. 如請求項1所述之數位類比轉換器，其中該等複數數位類比轉換單元包含複數三階段數位類比轉換單元，且該控制器係經進一步設置以將未用於該至少一動態元件匹配技術應用之數位類比轉換單元關閉。
  11. 一種數位類比轉換器(DAC)，其包含：複數數位類比轉換單元；以及一控制器，用以控制至少一動態元件匹配(DEM)技術於該數位類比轉換器中之應用，該控制器係經設置以：決定提供至或將經提供至該數位類比轉換器之一輸入訊號至少一部份之振幅之一範圍；對應於該輸入訊號之該部份經決定之該範圍，決定該等數位類比轉換單元之一數量，其係小於該複數數位類比轉換單元之總數量；以及自該等複數數位類比轉換單元所造成之失配引起的累積誤差滿足至少一標準之時間開始，將至少一該等動態元件匹配技術之應用限定於經決定數量之數位類比轉換單元。
  12. 如請求項11所述之數位類比轉換器，其中該控制器係經進一步設置以：決定該輸入訊號之該部份之振幅範圍是否小於一門檻值，其中當該輸入訊號該部份之振幅範圍經決定係小於該門檻值時，根據該門檻值決定該數位類比轉換單元之數量。
  13. 如請求項12所述之數位類比轉換器，其中：該門檻值係為複數門檻值之一，決定該輸入訊號該部份之振幅範圍是否小於該門檻值時，包括決定該輸入訊號該部份之振幅範圍是否小於該等複數門檻值之至少二者，且該控制器係經設置以根據該等複數門檻值中最小之門檻值，決定該等數位類比轉換單元之數量，於此係已決定該輸入訊號該部份之振幅範圍係小於該門檻值。
  14. 如請求項11所述之數位類比轉換器，其中該至少一標準包含該累積誤差於0或該累積誤差介於一預定義範圍之內，該預定義範圍包含0。
  15. 如請求項11所述之數位類比轉換器，其中：該等複數數位類比轉換單元包含複數三階段數位類比轉換單元，該數位類比轉換器包含一經標示溫度計編碼器，用以將該編碼器上所接收之複數經標示二進位資料轉換為複數經標示溫度計資料，其中正二進位資料係經轉換為正溫度計資料，且負二進位資料係經轉換為負溫度計資料，且該控制器係經設置以當次一正溫度計資料之一起始位置等於次一負溫度計資料之一起始位置時，決定該累積誤差係滿足該至少一標準。
  16. 如請求項11所述之數位類比轉換器，其中：該等複數數位類比轉換單元包含複數二階段數位類比轉換單元，且該控制器係經設置以當指示該至少一動態元件匹配技術實施之一起始位置之一目前指標重疊於一預定義基準指標時，決定該累積誤差滿足該至少一標準。
  17. 如請求項11所述之數位類比轉換器，其中該等複數數位類比轉換單元包含複數三階段數位類比轉換單元，且該控制器係經進一步設置以將未用於該至少一動態元件匹配技術應用之數位類比轉換單元關閉。
  18. 一種非暫態電腦可讀儲存媒體，其儲存有軟體碼部份，經設置以當於一處理器上執行時，控制至少一動態元件匹配(DEM)技術於一數位類比轉換器(DAC)中之應用，該數位類比轉換器具有複數數位類比轉換單元，其控制方法為：決定提供至或將經提供至該數位類比轉換器之一輸入訊號至少一部份之振幅之一範圍是小於一門檻值；依據該門檻值決定該等數位類比轉換單元之一數量，其係小於該複數數位類比轉換單元之總數量；以及將至少一該等動態元件匹配技術之應用限定於經決定數量之數位類比轉換單元。
  19. 如請求項18所述之非暫態電腦可讀儲存媒體，其中該門檻值係為複數門檻值之一，決定該輸入訊號該部份之振幅範圍是否小於該門檻值時，包括決定該輸入訊號該部份之振幅範圍是否小於該等複數門檻值之至少二者，且根據該等複數門檻值中最小之門檻值，決定該等數位類比轉換單元之數量，於此係已決定該輸入訊號該部份之振幅範圍係小於該門檻值。
TW105130605A 2015-09-29 2016-09-22 數位類比轉換器中之可變長度動態元件匹配 TWI600281B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/869,154 US9484947B1 (en) 2015-09-29 2015-09-29 Variable length dynamic element matching in digital-to-analog converters

Publications (2)

Publication Number Publication Date
TW201713044A TW201713044A (zh) 2017-04-01
TWI600281B true TWI600281B (zh) 2017-09-21

Family

ID=57189480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130605A TWI600281B (zh) 2015-09-29 2016-09-22 數位類比轉換器中之可變長度動態元件匹配

Country Status (4)

Country Link
US (1) US9484947B1 (zh)
CN (1) CN106559078B (zh)
DE (1) DE102016115231B4 (zh)
TW (1) TWI600281B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763884B2 (en) 2018-07-23 2020-09-01 Mediatek Inc. High linearity digital-to-analog converter with ISI-suppressing method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9049491B2 (en) * 2012-08-30 2015-06-02 Maxlinear, Inc. Method and system for power management in a frequency division multiplexed network
US9148160B2 (en) * 2013-08-14 2015-09-29 Maxlinear, Inc. Dynamic power switching in current-steering DACs
JP6792137B2 (ja) * 2016-03-03 2020-11-25 ミツミ電機株式会社 Ｄ／ａ変換器、及びａ／ｄ変換器
US9735799B1 (en) 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters
US10680640B2 (en) * 2016-12-21 2020-06-09 Cirrus Logic, Inc. Power-saving current-mode digital-to-analog converter (DAC)
US9966969B1 (en) * 2017-04-18 2018-05-08 Analog Devices, Inc. Randomized time-interleaved digital-to-analog converters
CN110663188B (zh) * 2017-06-21 2023-04-04 德州仪器公司 分段式数/模转换器
KR102440369B1 (ko) * 2018-01-22 2022-09-05 삼성전자주식회사 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법
CN110995271B (zh) * 2019-12-11 2023-05-16 国网浙江省电力有限公司电力科学研究院 一种最短rsa密文长度的a/d转换量化方法
US11448744B2 (en) * 2019-12-31 2022-09-20 Woven Planet North America, Inc. Sequential doppler focusing
US11757466B2 (en) * 2020-08-10 2023-09-12 Analog Devices, Inc. System and method for dynamic element matching for delta sigma converters
US11569830B1 (en) * 2022-01-31 2023-01-31 Avago Technologies International Sales Pte. Limited Transition aware dynamic element matching
CN116073825B (zh) * 2023-03-27 2023-06-23 上海韬润半导体有限公司 一种动态元件匹配电路和数模转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023727A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Method and apparatus for mismatch shaping of an oversampled converter
US7868806B2 (en) * 2008-03-07 2011-01-11 Qualcomm Incorporated Apparatus and method for dynamic circuit element selection in an digital-to-analog converter
US7777658B2 (en) 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
EP2237424B1 (en) 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
CN102394653B (zh) * 2011-11-23 2014-01-08 北京大学 数模转换器及数模转换方法
US8842032B2 (en) * 2012-11-30 2014-09-23 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
US8970414B2 (en) 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9106244B2 (en) * 2013-08-14 2015-08-11 Maxlinear, Inc. Localized dynamic element matching and dynamic noise scaling in digital-to-analog converters (DACs)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763884B2 (en) 2018-07-23 2020-09-01 Mediatek Inc. High linearity digital-to-analog converter with ISI-suppressing method
TWI710218B (zh) * 2018-07-23 2020-11-11 聯發科技股份有限公司 具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法

Also Published As

Publication number Publication date
US9484947B1 (en) 2016-11-01
CN106559078A (zh) 2017-04-05
CN106559078B (zh) 2020-04-14
TW201713044A (zh) 2017-04-01
DE102016115231A1 (de) 2017-03-30
DE102016115231B4 (de) 2021-01-28

Similar Documents

Publication Publication Date Title
TWI600281B (zh) 數位類比轉換器中之可變長度動態元件匹配
CN107666316B (zh) 在过采样数模转换器中的包络依赖性噪声形分割
KR102656504B1 (ko) 고 선형성 위상 보간기
JP6421145B2 (ja) オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造
US10693483B1 (en) Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters
US10057048B2 (en) Data handoff between randomized clock domain to fixed clock domain
TW201220713A (en) Sigma-delta modulator with SAR ADC, truncater and modulation method
KR101927228B1 (ko) 누산기 및 이를 포함하는 데이터 가중 평균화 장치
CN110266311A (zh) 一种tiadc系统失配误差校准方法、装置、设备及介质
McNeill et al. “Split ADC” background linearization of VCO-based ADCs
TW201713047A (zh) 用於數位類比轉換器之低功率切換技術
US9337854B1 (en) Methods and systems for addressing component mismatch in digital-to-analog converters
CN109639278A (zh) 多通道时间交错adc的时序补偿方法及装置
US10069509B2 (en) Sigma delta modulator and signal conversion method thereof
CN106374922B (zh) 在数模转换器中解决组件失配的方法和系统
Patel et al. Performance evaluation of different types of analog to digital converter architecture
Katic et al. A sub-mW pulse-based 5-bit flash ADC with a time-domain fully-digital reference ladder
Belleman From analog to digital
Løkken et al. Review and advances in delta-sigma DAC error estimation based on additive noise modelling
KR101379301B1 (ko) 고분해능 디지털 아날로그 컨버터 및 그 제어방법
Chhetri et al. An event-driven 8-bit ADC with a segmented resistor-string DAC
Niaboli-Guilani et al. A low-power digital calibration of sampling time mismatches in time-interleaved A/D converters
Rando Modeling, Simulation, and Hardware Testing of a Noise-Canceller ADC Architecture
Ramkaj et al. Analog-to-Digital Conversion Fundamentals
Balestrieri et al. DAC standardization and advanced testing methods