CN106559078A - 数模转换器中的可变长度动态元件匹配 - Google Patents

数模转换器中的可变长度动态元件匹配 Download PDF

Info

Publication number
CN106559078A
CN106559078A CN201610834005.3A CN201610834005A CN106559078A CN 106559078 A CN106559078 A CN 106559078A CN 201610834005 A CN201610834005 A CN 201610834005A CN 106559078 A CN106559078 A CN 106559078A
Authority
CN
China
Prior art keywords
dac
units
amplitude
input signal
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610834005.3A
Other languages
English (en)
Other versions
CN106559078B (zh
Inventor
K·Q·恩古因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN106559078A publication Critical patent/CN106559078A/zh
Application granted granted Critical
Publication of CN106559078B publication Critical patent/CN106559078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Abstract

本公开涉及数模转换器中的可变长度动态元件匹配。本公开的实施例提供改进的机制，用于施加DEM技术到包括多个单元的DAC。公开的机制包括跟踪输入数字信号在一定时间周期的幅度，以确定输入信号的部分的幅值的范围，并且当转换部分的数字值为模拟值并施加特定的DEM技术时，限制在其上仅施加DEM技术的DAC单元的数量仅为产生相应于所跟踪的部分的模拟输出必要的数量，该数量基于跟踪振幅确定，并可以小于DAC单元的总数。以这种方式，可以减少失配错误，用于更小的输入信号振幅。只要有可能，未使用的DAC单元可以被置于省电模式，提供降低功耗的优点。

Description

数模转换器中的可变长度动态元件匹配
技术领域
本公开一般涉及数模转换器，并且更具体地，涉及用于在数模转换器中控制动态元件匹配技术的应用的方法和系统。
背景技术
现实世界的模拟信号，如温度，压力，声音或图像被定期转换为可在现代数字系统容易加工的数字表示。在许多系统中，该数字信息必须被转换回模拟形式，以执行真实世界的一些功能。执行该步骤中的电路是数模转换器(DAC)，并且可用于驱动各种设备的它们的输出。扬声器、视频显示器、电机、机械伺服系统、射频(RF)发射器和温度控制仅仅是几个不同的实施例。DAC的通常并入在数字系统中，其中，真实世界的信号由模数转换器(ADC)数字化、处理，然后由数模转换器转换回模拟形式的数字系统。在这些系统中，DAC所需的性能将受到系统中的其它部件的能力和要求的影响。
由于许多其他设备使用复杂的制造过程制造，影响DAC的性能的一个因素包括DAC的各个元件(在此作为“DAC单元”)的性能的变化(在下面称为“失配”)，由于制造偏差，通常被称为“静态失配”或/和装置的操作所引起的各种类型的漂移(例如，热漂移)，通常被称为“动态失配”。就解决这一问题提出可以改进。
发明内容
本公开的实施例用于数字校正或最小化包括多个DAC单元的DAC失配的机制。本文中所描述的机制可以适用于使用各种结构实施的电流转向以及开关电容器DAC，诸如例如Σ-Δ或奈奎斯特DAC架构。一些本文所描述的机制可以是用于过采样Σ-Δ音频DAC应用特别有吸引力。此外，本文中所描述的机制可应用于两级DAC以及三级DAC。
如本文所使用的，术语“DAC单元”(有时也称为“DAC单元”或“DAC元件”)指模拟元件，诸如可提供模拟量(例如，电荷或电流)的电流源或开关电容器元件。例如，在两级电流导引DAC的上下文中，DAC单元可包含包括两个电流源，例如PMOS和NMOS电流源，以及与两个电流源的每个相关联的两个开关机制，在本文中称为“开关”b和b_bar，(即，每个DAC单元总共四个开关)。在另一实例中，在三级导引DAC的上下文中，DAC单元可包含包括两个电流源，例如DAC元件、PMOS和NMOS电流源，以及与两个电流源的每个相关联的三个开关机制在本文中称为“开关”B，b_bar和z(即，每个DAC单元合计六个开关的)。在另一些情况下，DAC电池是可以提供等于预定义的参考电压Vref和电容C的乘积的电荷Q。该电荷的极性由DAC单元的数字输入定义。
在示例1中，本的一个方面公开了提供了一种在包括多个DAC单元的数模转换器(DAC)中控制一个或多个动态元件匹配(DEM)技术的应用的方法。所述方法包括：确定提供的或将要提供到DAC的输入信号的至少一部分的振幅范围；确定DAC单元的数量，小于所述多个DAC单元的数量，对应于输入信号的该部分的幅度的确定范围(即，产生对应于输入数字信号的部分的模拟输出所必要的DAC单元)。所述方法进一步包括：限制应用一个或多个DEM技术到所确定数量的DAC单元。
在示例2中，根据示例1的方法可以进一步包括：确定所述输入信号的所述部分的振幅的范围是否小于阈值的步骤。在该实施例中，当确定输入信号部分的振幅的范围小于阈值时，基于阈值确定DAC单元的数目。
在示例3中，在根据示例2的方法中，阈值可以是多个阈值中的一个。在该实施例中，确定所述输入信号的所述部分的振幅的范围是否小于阈值可以包括：确定所述输入信号的所述部分的振幅的范围是否小于两个或更多多个阈值的阈值。然后基于确定输入信号的部分的振幅范围小于阈值的多个阈值的最小阈值，而确定DAC单元的数量。
在示例4中，在根据示例3的方法中，多个阈值可以被预定义。同样，DAC单元的数目可以被预定义为每个(即，对应于)该阈值的值。换句话说，在该实施例中，有预定阈值的数目和其上应用DEM技术的DAC单元子集的DAC单元的数目之间的一个一一对应。
在示例5中，在根据本文所述的示例的任一项的方法中，在限制应用一个或多个DEM技术到所确定数量的DAC单元之后，该方法可进一步包括：确定输入信号的另一部分的振幅的另一范围，并当确定振幅的进一步范围相等或大于所述阈值时除去限制(即，施加一个或多个DEM技术到所有的多个DAC单元)。
在示例6中，在根据本文所述的示例的任一项所述的方法，该阈值可以等于DAC的满刻度或DAC的满刻度的一小部分，例如半满刻度，1/4的满刻度等。
在示例7，在根据本文描述的示例的任一项所述的方法中，该方法可以进一步包括：确保应用一个或多个DEM技术开始限于开始于由于多个DAC单元的失配的累积误差满足一个或多个标准时的DAC单元的确定数目。在示例8中，一个或多个标准可以例如包括累积误差等于零或累积误差是在预定范围内，所述预定范围包括零。
在示例9中，在根据本文描述的示例的任一项所述的方法中，其中，涉及三级DAC单元，DAC可以包括签名的温度计编码器，用于将在编码器接收的多个带符号的二进制数据转换为多个签名温度计数据，其中正的二进制数据被转换成正温度计数据，以及负的二进制数据被转换成负温度计数据。在该实施例中，当下一个正温度计数据的开始位置和下一个负温度计的数据的起始位置相同时，累积误差可确定以满足一个或多个标准(例如，标准是该累积误差等于零)。
在示例10中，根据本文描述的实施例中的任一项的方法中，涉及两级DAC单元，指示施加一个或多个DEM技术的开始位置(即等于)的当前指针重叠预定的参考指针时，确定累积误差以满足一个或多个标准(如，标准是累积误差等于零)。
在示例11中，根据本文描述的实施例中的任一项所述的方法中，其中涉及三级DAC单元，该方法可以进一步包括：关闭未用于一个或多个DEM技术的有限应用的DAC单元。
因为本文中所描述的机制涉及改变在其上的DEM技术应用于DAC的数模转换器单元的数目，这些机制可称为“可变长度的DEM”机制。
如将被本领域技术人员可以理解的，本公开的方面可以体现在各种方式-例如作为一种方法，系统，计算机程序产品或计算机可读存储介质。因此，本公开的方面可采取完全硬件实施例，完全软件实施例(包括固件，驻留软件，微代码等)，或者一个实施例中组合软件和硬件方面的形式，可以全部通常被称为本文为“电路”，“模块”或“系统”。在本公开中描述的功能可以通过一个或多个处理单元执行的算法，例如一个或多个计算机的一个或多个微处理器。在各种实施例中，不同的步骤和每个的本文描述的方法的步骤的部分可以由不同的处理单元来执行。此外，本公开内容的各方面可以采取体现在一个或多个计算机可读介质，优选非临时性的计算机程序产品的形式，具有计算机可读程序代码，例如，存储在其上。在各种实施例中，这种计算机程序可以例如被下载(更新)到现有的设备和系统(例如，现有的DAC或DAC控制器等)或一旦制造这些装置和系统则存储。
其它特征和本发明的优点从以下的描述以及权利要求是显而易见的。
附图说明
图1示出16位，两级逻辑温度计码电流导引DAC的典型的实施方式；
图2示出8位，三级逻辑温度计码电流导引DAC的示意图；
图3示出根据本公开的一些实施例，配置成实现用于控制一个或多个DEM技术的应用改进的方法的示例性的DAC的系统图；
图4示出了根据本公开的一些实施例，控制在包括多个DAC单元的DAC的一个或多个DEM技术的应用的方法的流程图；
图5示出根据本公开的一些实施例，施加DEM技术到所有DAC单元的子集的“旋转环”的示意图；
图6示出根据本公开的一些实施例，使用旋转的DEM逻辑混洗签名温度计数据混洗的系统的示意图；
图7示出根据本公开的一些实施例，示于图6的旋转DEM逻辑的详细系统图，用于混洗使用二桶移位器的签署温度计数据；
图8示出根据本公开的一些实施例，使用两桶移位器的八元素，三级旋转DEM逻辑混洗的示例性操作；
图9示出具有不同振幅的输入信号和应用DEM技术到恒定数量的DAC单元的示例性场景的模拟；
图10示出在图9的示例性方案中施加快速傅立叶变换到输入信号的低幅度部分的模拟；
图11示出根据本公开的一些实施例，具有改变幅度的输入信号和应用DEM技术到不同数量的DAC单元的示例性场景的模拟；
图12示出根据本公开的一些实施例，在图11的示例性方案中仿真施加快速傅立叶变换到输入信号的低幅度部分；
图13描述根据本公开的一些实施例，示出示例性数据处理系统的框图；
图14示出根据本公开的一些实施例，在包括使用峰值检测器的多个DAC单元的DAC中控制一个或多个DEM技术的应用的示例性实施；
图14示出根据本公开的一些实施例，向其应用利用如本文所描述的内插器的可变长度的DEM的DAC的示例性实施方式，；
图15示出根据本公开的一些实施例，向其应用如本文所述的峰值检测器的可变长度的DEM的DAC的示例性实施方式；和
图16示出根据本公开的一些实施例，包含向其应用本文描述的峰值检测器的可变长度的DEM的DAC的ADC的示例性实现。
具体实施方式
DAC的基础
DAC是响应于二进制数字输入码而产生量化(离散步骤)模拟输出的装置。数字输入可以是例如从晶体管逻辑(TTL)、发射极耦合逻辑(ECL)、互补金属氧化物半导体(CMOS)电路或低电压差分信号(LVDS)的输入，而模拟输出可以是电压或电流。为了产生输出，基准量(电压或电流)被划分成二进制和/或线性的级分。然后，该数字输入驱动切换到DAC的个体的DAC单元，这可以包括电流源，电压源，电阻器，电容器等。通过组合这些组分的适当数量，产生输出，过程有时被称为“编码”。该级分的数目和尺寸反映可能的数字输入码的数目，这是转换器分辨率的函数或数字输入码中位(N)的数目。例如，N位可导致2N个可能的码。
在DAC，数字信号被提供给编码元件(编码器)，这依次打开和关闭单个的DAC单元，以将数字信号的数字输入值转换成模拟值。同时接通的DAC单元数表示当时所得的模拟信号的模拟值。
例如，通过开关适当的DAC单位，具有15DAC单元的DAC可转换4位数字值(即，N＝4)到16个不同的模拟值中的一个(2N，所以，对于N＝4，可能的码的数量是24＝16)。例如，未来将数字值0110转换成模拟值，六个DAC单元可以接通，为了将数字值0111转换成模拟值，七个DAC单元可以接通，为了将数字值1001转换为模拟值，9个DAC单元可以接通，为了将数字值1011转换成模拟值–11个DAC单元可以接通，等等。
DAC可以基于应用的调制方案来区分。经常用来实现DAC的两种调制方案是Σ-Δ(有时也被称为“Δ-Σ”)和奈奎斯特率(或简称为“奈奎斯特”)。
DAC还可以根据使用的电路架构来区分。经常用来实现两个DAC的电路架构是电流转向DAC和开关电容器的DAC。“电流转向DAC”指的DAC，其中将DAC单元电流源被转向以生成模拟电流输出。“开关电容器DAC”指其中将DAC单元电容器被连接到不同的参考电压，以产生模拟电压输出DAC。
电流转向DAC可以被实现为两级或三级DAC，在下面更详细描述。
二级与三级电流转向DAC
电流转向架构是业界普遍采用的办法来实现的DAC。由于它的简单性和灵活性，该架构采用在高速或高分辨率的应用的大的组合，经常在西格玛-德尔塔DAC的上下文中。
电流转向的DAC可以实现为两级DAC或三级DAC。如本领域中公知的，术语“双级DAC”指的是包含响应1和0的数字输入值(即，数字输入的两个级别)的DAC单元的DAC，而术语“三级DAC”是指包含响应+1，0和-1数字输入值(即，三级数字输入)的DAC单元的DAC。
图1示出16位的温度计代码的两级电流导引DAC 100的典型实施方式。DAC包括电流导引单元102,104，106和108的组，放大器110，一对反馈电阻112和114，并且在某些情况下，一对电容器C1 116和C2 118。电容器116和118有效地减慢步骤输出波形，以帮助减少所述放大器的转换速率的要求。以最简单的形式，控制位和它们的互补版本是D触发器阵列的Q和QB输出。这些D-触发器的输入是数字的DAC码。电路操作相当简单，在于数字码控制多少单元将被引导到放大器的适当求和点。定义DAC的转换率的时钟用于通过D-触发器来同步控制位的所有输出转换。
参照上述图1，传统的温度计码电流转向两级DAC的一个缺点是热噪声性能。特别是，当数据是零时，开关电流源的一半可以连接到求和结点，而另一半可以连接到I至V转换器的另一求和点。而且，顶部电流源可总是连接到求和点。电流源是在DAC输出的占主导地位的热噪声源与规定的信号到转换器的信噪比(SNR)。
先前用来克服以上讨论的热噪声问题的一种技术是基于使用三级逻辑温度计电流导引的DAC单元，每个单元包括一对电流源(正和负)和每个电流源的3个开关，开关在本文中称为开关b，b_bar和z。该DAC单元示于图2的例子中，示出8个三分级电流导引DAC单元，表示为0-7。因为，通常情况下，DAC采用多个DAC单元，例如图1的示例中的16DAC单元或图2的示例中的8个DAC单元，特定的DAC单元的开关被表示在图中，参照数字表示DAC单元，例如在图1中表示为“单元0”的DAC单元或表示为“位0”的DAC单元的开关b(术语“比特”和“单元”被可互换地使用)在图2中被示为开关b0，在图1中表示为“单元15”的DAC单元的开关b被示出为开关b15，依此类推。
对于每个三级DAC单元(例如，图2中所示的位0-7的每个)，当转换数字值1时，开关b关闭而开关b_bar和z打开；当转换数字值-1时，开关b与z打开，而开关b_bar被关闭；以及当转换数字值0时，开关z关闭，而开关b和b_bar被同时打开。
由于每对电流源可以以三种不同的方式被连接到求和结点，每对可有助于电荷的正量，电荷的负数量，或没有。当该数据是零时，所有的电流源被连接到一个缓冲放大器，以保持其应有的漏极电压。从而，主要噪声源是从放大器，其通过设计比的电流源小得多。因此，比起两级导引DAC，信噪比可以显著改善。
对DAC性能的限制
模拟信号是具有无限的分辨率和可能无限带宽的连续时域信号。但是，DAC的输出是从以均匀但有限的时间间隔(采样)产生的离散值(量化)构造的信号。换言之，DAC输出试图表示具有设有有限的分辨率和带宽的模拟信号。量化和采样对DAC性能施加根本，但可预见的限制。量化确定转换器的最大动态范围，并导致输出中的量化误差或噪声。根据奈奎斯特准则，采样确定DAC输出信号的最大带宽。奈奎斯特理论指出，信号频率(即，DAC输出)必须小于或等于二分之一的采样频率，以防止取样图像发生在DAC输出的频带。
此外，DAC工作也受超出由量化和抽样指示的非理想效应的影响。一个这样的效果是涉及组件值变化(可归因于例如操作过程中从制造工艺或热漂移引起的变化)(即，DAC的DAC单元之间的失配)。元件失配导致噪声(失配误差)，这可又导致DAC的非线性行为。在使用分段DAC的情况下，失配对于最显著位(MSB)组件变得尤其明显，其中转换器的全分辨率跨两个或更多的子DAC，因为单位值较大，并在输出比至少显著位(LSB)的组件生成更多的电流或电压。
失配错误可以表征为许多静态和动态性能规格或确定转换器的静态和动态性能的参数，诸如无杂散动态范围(SFDR)，表示输出中最强寄生信号与基本信号的强度比，噪声谱密度(NSD)，相当于每单位带宽的噪声功率。因此，这些参数在选择用于失配补偿的适当方法中很重要。
用于解决元件失配的一种方法是向元件制造业施加更严格的公差。然而，这种方法倾向于降低产量，因此增加了单位元件的成本。
其它方法包括使用动态元件匹配技术，在下面更详细描述。
动态元件匹配(DEM)
DEM是在集成电路中使用的一类技术(IC)设计，以补偿分量失配。DEM技术通常涉及意在通过动态地重新安排失配的组件的互连而减少电子电路元件的失配影响的某种动态过程，使得在各部件位置的等效组件的时间平均等于或接近等于。
一种DEM技术(通常称为“随机加扰的DEM”)基于随机化哪一个DAC单元被接通用于转换每个数字值。当使用随机加扰数字高程模型，然后，代替在每个时间点的切换连续DAC单元(即每个数字值转换)，相同数量的不连续、随机选择的DAC单元被接通。其他已知的数字高程模型的方法例如包括数据加权平均(DWA)及其变化、矢量反馈和树型结构。
所有的公知DEM技术有缺点，其中DEM技术的应用产生模拟输出信号的不可预知和不受控制的伪周期性行为。该行为表现在音调外观，即不希望的伪像出现在其中不存在于输入信号的输出信号的频谱。在Σ-ΔDAC中，这些音调被称为“空闲音调”，并且是非线性的最常遇到的效果之一。人们希望改善这一问题。
此外，由于功率消耗是工程师不断尝试改善的问题，减少在各种DEM技术的应用的上下文中的DAC的功耗将是可取的。
改进的动态元件匹配
本公开内容的实施例提供应用DEM技术于包括多个DAC单元的DAC的改进机制。公开的机制包括：在一定的时间周期保持跟踪所述输入数字信号的幅度，以确定输入信号的一部分的幅值的范围，并且，当将部分的数字值转换为模拟值并施加特定的DEM技术时，限制DAC单元的数量，其上仅施加特定的DEM技术于产生相应于所跟踪部分的模拟输出必要的数量，该数量基于跟踪幅度确定，并可小于DAC单元的总数。以这种方式，失配错误可以与较小的输入信号振幅被减小。只要有可能，未使用的DAC单元可以被放入省电模式，提供降低功耗的优点。
各种DEM技术的常规应用不能区分不同级别的输入信号振幅。其结果是，在传统的方法中，失配错误对于具有相对小的幅度的输入信号和大得多的幅度的输入信号是相同的。与此相反，本公开的实施例是基于认识到：具有选定的DAC单元的较小子集，使得正确表示输入信号或其部分的DAC单元的最小数量被使用，有较少的配误差以开始。具有较小失配错误意味着空闲音问题或DAC单元之间的失配的其它不希望的后果不太明显，甚至可以是足够地低于被完全忽视的噪声基底。此外，施加DEM技术于DAC单元的较小子集减少处理时间和复杂性。
本公开的实施例也基于认识：DAC单元的其余部分(即，DAC的DAC单元没有选择用于转换和应用DEM技术用于当前正被处理的输入信号的一部分)可以被放入省电模式，例如关闭。后者对于三级DAC是特别有利的，因为，在该DAC中，通过使得z开关闭合来表示零值，未使用的DAC单元仍然消耗相对显著量的功率和流过单元的电流。通过完全关闭该DAC单元(例如，通过切换该DAC单元的电流源关闭或/和打开该DAC单元的所有开关)，防止电流流过未使用的DAC单元，使单元不分流，允许减小DAC的功耗。
现在引用图3-13来描述改进的DEM机制。
图3示出根据本公开的一些实施例，被配置为应用一个或多个DEM技术的示例性DAC 300的系统图。如图3所示，DAC 300包括多个DAC单元，表示为DAC单元304-1至304-N，其中N是大于1的整数。该DAC300被配置为接收输入的数字值302。输入数字值被提供给选定的DAC单元，用于转换为输出的模拟值，在图3中示出为输出值312。
还如示于图3中，DAC 300可以进一步包括控制器306，被配置为实施如本文所述的控制一个或多个DEM技术的应用的改进方法。为此，在一些实施例中，控制器306可包括至少一个处理器308和存储器310，如图3所示，配置以实施为如本文中所描述的控制一个或多个DEM技术的应用的各种方法。
在各种实施例中，每个DAC单元可以相关联于各自的个别控制器306。在其他实施例，控制器306可经配置以控制两个或更多，可能所有DAC的DAC单元。此外，虽然图3示出控制器306被包括在DAC 300中，在其他实施例中，控制器306可被实现在DAC 300的外部，在这种情况下，控制器306可以被配置为通过任何适当的通信通道而远程控制DAC 300，。换句话说，并非如图3中所示实施在DAC 300，控制器306可以是DAC 300的外部和通信地耦合到DAC300。
图4示出根据本公开的一些实施例，用于控制包括多个DAC单元的DAC的一个或多个DEM技术的应用的方法400的流程图。虽然现在将参考图3所示的元件描述方法400，被配置为以任何顺序执行该方法的步骤任何系统或装置在本公开内容的范围之内。
如同示于具有框402的图4，方法400可开始于：控制器306确定当前提供或在未来将要提供到DAC 300的输入信号302的一部分的幅度的范围。在一些实施例中，幅度的范围可以通过跟踪输入信号控制器306幅度确定，例如，使用另一数字引擎(例如，内插器)中提供的先行功能，或者通过使用一个附加的数字峰值检测器。所属领域的技术人员将容易地认识到用于确定信号的振幅的范围的各种其它方法，所有这些都在本公开的范围之内。
如同示于具有框404的图4，控制器306可随后被配置成确定用于转换输入信号的跟踪部分的DAC单元的数量。基于在框402中通过确定用于产生对应于输入信号的评估部分的模拟输出所必要的DAC单元的数量而确定的振幅的范围，确定DAC单元的数量。在具有框404-1和404-2的图4中示出的一些可选实施例中，该确定可以通过比较确定的振幅范围和一个或多个阈值(框404-1)，然后确定用于转换数字输入数据的DAC的适当数量进行，基于确定框402的输入振幅的范围较小的最小阈值，应用DEM技术(框404-2)。
对于在框404控制器306如何可确定DAC的单元数的例子，考虑温度计编码DAC的16DAC单元的示例，在图5示出。在该示例中，16DAC单元可用于转换输入数字信号的幅度的特定最大范围，称作DAC的“满刻度”(FS)。在一些实施例中，控制器306可以被配置以比较在框402中确定的输入信号的部分的振幅的范围与例如1/2的DAC的满量程。所确定的范围小于半DAC的满刻度表示小于一半的所有DAC的DAC单元必需表示信号的部分的输入数字值。在这种情况下，控制器306可被配置以确定用于转换所必要的DAC单元数为8(即，所有DAC的单元的一半)，如示于图5，箭头502从16DAC单元的全集到8DAC单元的子集。
接着上述的实施例，控制器306可以被配置以比较在框402确定的多个阈值的输入信号与部分的幅度的范围内。例如，控制器306也可以比较范围到例如1/4DAC的满量程。所确定的范围小于DAC的满刻度的1/4表示小于1/4的所有DAC的DAC单元必需表示信号的部分的输入端数字值。在这种情况下，控制器306可被配置成确定用于转换的必要DAC的单元数目是4(即，所有的DAC单元的1/4)，如示于图5，箭头504从16DAC单元的全集，或8DAC单元的子集到4DAC单元的子集。
比较幅度的范围与多个阈值具有在应用DEM技术中调节要使用的DAC单元数量提供更细的粒度水平的优点。控制器306可经配置以任何方式优化输入数字值的所确定范围的比较，这将是本领域中的普通技术人员显而易见的。例如，在一些实施例中，控制器306可安排顺序上从最小到最大的阈值，然后比较所确定的范围与从最小阈值开始的顺序设置的阈值。在这种实施例中，如果确定所确定的范围是不小于当前的阈值，控制器306可被配置成仅继续到下一个阈值。
例如，考虑所确定的范围是16单元DAC的满量程的约3/16，以及三个阈值电平：满刻度的1/8，1/4和1/2。控制器306随后首先比较确定的范围和满刻度的1/8(即，最小阈值)，确定该范围不低于阈值，然后继续到下一个阈值。接下来阈值1/4。控制器306将确定范围比阈值小，因此，会建立用于转换该输入信号的DAC单元的数量，以及DEM技术的应用是对应于该阈值的数量，即4单元。控制器306不必比较所确定的范围与更高阈值，即在本示例中，控制器不比较所确定的范围与最后阈值1/2，因为所确定的范围已经建立为小于1/4。
返回到图4，该方法可接着前进到框406，其中控制器306可以确保任何DEM技术可用于补偿或减小在DAC 300的不的DAC单元之间的失配的应用限制于在框404确定的DAC的单元数。在简单的示例中，考虑随机加扰的DEM技术用于具有16DAC单元的温度计编码DAC，被评估的输入数字信号的部分的最大振幅是DAC的满量程的3/8，而最小阈值，控制器确定该范围的最小阈值是满刻度的1/2。在这种情况下，所有的DAC单元的1/2将足以表示该范围内的任何幅度，因为最大振幅为满刻度的3/8。然后，控制器可以选择其中DAC单元的一半将被使用，限制输入信号中的该部分为所有DAC单元的选择一半，并仅应用随机加扰的DEM技术为单元的那些一半。
应当注意的是，在各种实施例中，可以使用用于选择DAC单元的各种方式。在一些实施例中，所使用的DAC单元可以包括连续的DAC单元。对于在上面的例子中具有16个单元的DAC，这可以例如意味着使用DAC单元0-7，DAC单元3-10或任何其他8个连续的DAC单元，用于转换数字信号和应用DEM技术。在其他实施例中，DAC单元的选择的子集可以包括非连续的DAC单元，例如DAC单元0，3，4-6，11，13，和15。
在上述的任何实施例中，当输入数字信号的至少一部分的包络允许(即，当输入信号的部分的振幅的范围使得数字输入信号可以通过DAC单元的子集正确表示时)，通过切换到包括比DAC的所有DAC单元较少数量的DAC单元，根据输入信号的幅度的包络而自适应地改变在特定的DEM技术中使用的一组DAC单元的大小，减少了需要处理的失配误差，从而降低成形的失配误差。应用特定DEM技术的动力则变得更加有效。事实上，模拟表明，这种方法导致使用一阶DEM技术超越高阶DEM技术。
当/如果可能，不选择在用于转换并应用DEM技术的DAC单元的子集中的DAC单元可以被放在某种省电模式，从而允许降低DAC的功耗。例如，在三级DAC的情况下，中不选择在用于转换和应用DEM技术的DAC单元的子集的DAC单元可以被完全关闭，以节省电力。由于输入频率通常较慢，则未使用的DAC的单元通常将被关闭，并且长时间保持关闭，这取决于信号包络。
在一些实施例中，如框402-406所示，输入信号的一部分的评价以及调整DAC单元的数目被执行多次，例如连续地或在某个时间的某些点，评估输入信号的不同部分。例如，被评估的输入信号的一部分可以被看作是滑动窗口，当输入信号被转换时，在时间上向前滑动。在该实施例中，图4的方法可接着前进到框408，其中评估被移动到输入信号的另一部分，在这之后，重复用于进一步部分的框402-406的操作。
在其他实施例中，整个输入信号可以一次评估，例如对于输入信号的所有幅度，当控制器306提供输入信号的最大振幅时，这可是特别有利的，其中步骤402-406对于整个信号仅执行一次。
在输入信号逐渐部分评估的实施例中，可能发生的是：一旦DEM技术的应用已被限制至DAC单元的子集，输入信号的后续部分的幅度的范围使得所有DAC单元需要用于转换。在这种情况下，控制器306可以被配置以切换回使用所有的DAC单元，用于转换和应用DEM技术。特别是，在这种情况下，控制器306将在方框404确定：用于输入信号的那部分的转换的DAC单元的数量是DAC的所有DAC单元。
在决定切换到DAC单元的子集时累积误差的作用
在一些实施例中，控制器306可以被配置为不仅确定用于转换并限制应用DEM技术到DAC单元的选定子集的数量的DAC单元，而且还确定DAC单元的一些其它数量切换到DAC单元的选定子集应发生的定时(例如，所有的DAC单元)。一旦用于切换的合适时间已被确定，控制器306可以被配置以确保当时进行切换。
在该实施例中，进行切换的合适时间可以通过评价由于多个DAC单元的失配的累积误差来确定，例如由控制器306确定累计误差是否满足一个或多个标准，连续地或在特定的时间。优选地，控制器306将确保如框404确定地切换使用不同数量的DAC单元发生，当累积误差等于零，或至少在从零的一定通常比较小的范围中，为了不干扰施加的DEM活动。如本文所用和本领域中已知的，术语“累积误差”指在每个时钟周期随时间引入的静态失配错误，也就是在一定的时间段在每个时钟周期的所有静态失配误差的总和。如本领域中的普通技术人员已知的，累积误差可在每个DAC单元基础或包括多个DAC单元的整个DAC定义。本领域的普通技术人员人员也知道如何确定累积误差何时等于零，该确定将取决于DAC的性质和正在实施的DEM算法。然而，一些说明性的例子描述如下。
在三级DAC中确定累积误差等于零的示例
在一些实施例中，DAC 300可以包括Σ-Δ型DAC，其可以包括签名的温度计编码器，用于将符号二进制数据编码成签名温度计数据和旋转的动态元件匹配(DEM)逻辑，用于输出混洗的签名温度计数据(在图3中未明确示出)。根据本公开的一个示例实施例，旋转的DEM逻辑可以进一步包括：DEM决策逻辑，将符号的二进制数据输入转换到正和/或负指针数据；桶形移位器，基于正指针数据，用于移位正的温度计数据输入；以及桶形移位器，基于负指针数据，移位负的温度计数据输入。
图6示出了根据本公开的一些实施例，使用旋转的DEM逻辑，用于混洗复合的温度计数据混洗的系统的示意图。在多比特、三级逻辑Σ-Δ的DAC中，数字输入可包括符号的二进制数据。在本公开中，符号的二进制数据输入包括符号的二进制数据。在本公开的示例实施例中，符号二进制数据输入(例如，N-比特二进制数据)可以在签名的温度计编码器602被编码成温度计数据的2N个电平。签署的温度计编码器603可以编码正的二进制数据输入为正的温度计数据和负的二进制数据输入为负的温度计数据。经签署的温度计数据和符号的二进制数据可以送入到旋转的DEM功能单元(参见下图7的细节)，用于产生混洗的签名温度计数据的输出。
根据本公开的一个示例实施例中，签名的温度计数据流可以首先配对，使得每对可以取值(+1,0，或-1)。数据对可以然后通过由DEM逻辑块610控制的两个桶式移位器来传递，其中一个桶表示正数据，以及一个桶表示负数据。DEM块的输入可以包括签名的二进制数据。DEM逻辑块的输出可以包括两个指针，一个用于正数据以及一个用于负数据，-方便起见称为正指针和负指针，这表明将用作输出元件的序列的当前位置。
图7示出了根据本公开的一个示例实施例，如示于图6的旋转DEM逻辑的详细系统图，用于使用两桶移位器混洗签名温度计数据。如图6所示，旋转的DEM逻辑610可以包括DEM决策逻辑702和两个桶式移位器708，710。DEM决策逻辑702可以获取符号的二进制数据的输入，并生成正数据的第一指针(为方便起见，称作正指针704)和用于负数据的第二指针(为方便起见，称为负指针706)。虽然图7示出了桶形移位器708，710，其它循环移位寄存器可用于该设计。因此，正温度计输入的桶形移位器708可以例如是一字节寄存器，具有控制指向正数据的开始位置的正指针的移位，而对于负温度计输入的桶形移位器706还可以例如是一字节寄存器，具有控制负指针指向负数据的开始位置的移位。
当符号的二进制数据是正时，只有正指针可以基于正符号的二进制数据进行更新。另一方面，当符号的二进制数据为负时，只有负指针可以基于负符号的二进制数据进行更新。混洗器的元素ui的失配误差可以被定义为元素的实际值与所有元素的平均值之间的差。具体地，对于N元素温度计的DAC，元件ui的误差可以配制成：
这样，每当数据为“+1”和选择元素ui时，向输出提供的误差是+ei.。每次当数据为“-1”，并且选择元素ui，错误的输出贡献是-ei。当该数据是零时，该特定时钟周期期间元素ui贡献的误差为零。
图8示出了根据本公开的一个示例实施例，用二桶移位器的八元素、三级旋转DEM逻辑混洗器的示例性操作。在该示例实施例中，8位长的第一移位器可用于正的温度计幅值数据。8位长的第二移位器可用于负的温度计幅度数据。第一和第二移位器可以配对，正指针指向哪里放置下一个正温度计数据的位置在，和负指针指向哪里放置下一个负温度计数据的位置。正和负指针的初始位置可以例如在位置0启动。
对于示例的输入数据序列(0，1，2，-2，-3，3，-4，3，2，-4)，每个输入数据值表示在一个时钟周期的数据值。在周期0，位置0的正和负指针对于输入值是0。在周期1中，对于输入值1，正指针可从位置0移动到位置1，而正元素0被激活。在周期2中，对于输入值2，正指针可从位置1移到位置3，而正元素1和2被激活。在周期3中，对于输入值2，负指针可从位置0移动到位置2，而负元素0和1被激活。在周期4中，对于输入值-3，负指针可能从位置2移动到位置5，而负元素2至4被激活。在周期5中，对于输入值3，正指针可从位置3移动到6位，而正元素3到5都被激活。在周期6中，卷绕负之后，对于输入值-4，指针可以从位置5移动到位置1，而负元素5至7和1被激活。
在这一点上，可被观察到，因为正和负的指针前进和回绕，桶中的所有元件对于输入值的长序列都大致相等。因此，贡献的每个元素的长期平均误差可接近零。假设输入码元是在周期7中随机分布在Σ-Δ调制方式，当两个指针都以相等的位置，例如，在位置1中，可以作出两个观察。首先，移位桶中的所有元素将用于其中平分。第二，各元素贡献的累积误差会接近零。
对于利用正和负指针的DAC实施DEM技术，如上所述，控制器306可以被配置成：当下一正温度计数据的开始位置和下一个负温度计数据的开始位置相同时，确定累积误差为零时是相同的。换句话说，控制器306可以被配置成当表示下一个正温度计数据的开始位置的第一指针重叠，或者是等于或指向显示下一个负温度计的数据的开始位置的第二指针相同的位置时，确定累积误差为零。
当输入信号减小，控制器306可以被配置以切换到DAC单元的更小的组的示例性算法如下示出，用于图5中所示的DEM旋转环的实例(使用常规编程命名法)：
输入信号增加时，该控制器306可经配置以切换回到较大组的DAC单元的示例性算法在下面示出，用于图5的DEM旋转环的示例(使用传统的编程命名法)：
根据本文提供的描述，本领域的普通技术人员的人员将容易认识到如何配置控制器以确定使用除了采用正和负指针DEM技术的其他的DEM技术的三级DAC的累积误差，如上所述，诸如例如根据蝴蝶快速傅立叶变换或基于矢量量化技术DEM DEM的技术。因此，对于三级DAC，确定累积误差何时等于零或从零的一定范围的各种方法是本公开内容的范围之内。
在两级DAC中确定累积误差等于零的例子
对于两级DAC，使用指针的DEM技术也是已知的。特别是，一些DEM技术使用“当前指针”和“参考指针”的概念。在这种情况下，再次，指针指特定的DAC单元。参考指针是DEM技术应用开始的预定义的DAC单元，如DAC 0单元。当前指针是在DEM的不同周期的DAC单元。通常，当该DEM模型开始时，当前指针是等于参考指针。然后，经过执行DEM的不同周期，当前指针将切换到其它的DAC单元。在某些时候，当前指针可再次变成等于参考指针。这是当累积误差是零的时间，这将是作为在框404定义切换到DAC单元的子集的下一轮的DEM周期的最佳时间。因而，在采用两级DAC的一些实施例中，控制器306可以被配置成确定当指示施加一个或多个DEM技术的开始位置的当前指针重叠，或者是等于或指向预定的参考指针的相同位置时累积误差为零。
根据本文提供的描述，本领域的普通技术人员将容易认识到如何配置控制器以确定时用于使用除了采用当前的和引用指针的DEM技术以外的DEM技术的两级DAC的累积误差如上所述。因此，对于两级DAC，确定累积误差等于零或从零的一定范围的所有各种方法是本公开内容的范围之内。
仿真结果
图9-12示出了包括32DAC单元的DAC的模拟，没有和具有如本文所述的可变长度的DEM应用。因为这些图是指快速傅里叶变换，首先，提供这些变换的简要说明。
信号的行为可以在时域(例如，信号振幅如何随时间而变化)，以及在频域(即，不同频率分量构成的信号)中进行分析，其中傅里叶变换在数学上涉及这两个结构域。此外，信号可以被分析以连续波形或，在数字信号处理(DSP)应用，作为大组的时域点。快速傅立叶变换(FFT)是指算法用于计算离散傅里叶变换(DFT)，以及它们的逆(IDFT)，以数字形式表示的信号。因为整个信号处理应用中无处不在傅立叶的转变，许多不同的FFT算法存在，诸如例如时刻抽取，频率抽取，基数-R，基4，混合基数等。作为施加FFT到信号的结果，得到的信号的一部分的频率分解。频率分解可以被布置在阵列，其中频率被编入索引，例如频率可以被描述，由“f”作为索引。该阵列的每个元素，由(f)索引包括从所述变换函数的应用产生的值。值可以是代表例如幅度复数值或复数值的正实量X(f)，这样的量由接收器采集的信号，例如作为实际的大小，平方幅度，或作为幅度的压缩变换(诸如平方根)。该阵列中的每个元素通常被称为“频率槽”或简称“槽”，术语“槽”表示事实：该阵列可以被认为是包括信号能量分布的多个“容器”。频率槽常在如雷达和声纳接收机发挥作用，特定雷达或感兴趣的声纳信号(即由感兴趣的特定源产生的雷达或声纳信号)从由雷达或声纳传感器获取的总信号的分离可使用FFT算法通过识别哪些槽对应于感兴趣的信号来实现，即感兴趣的信号频率是活动的。
现在转到图9-12，图9示出当不使用应用如本文所述的DEM技术时的场景的输入信号910、峰值检测器输出920以及使用930的DAC单元。这可以在图9中看出，DAC单元的单元数量是相同的，32DAC，即使当输入信号从部分912的满刻度降为在部分914的-60dB。DAC单元的数量在部分916保持相同，其中输入信号再次返回到满刻度。部分912、914和916之间的边界使用垂直虚线示于图9。
图10示出快速傅立叶变换1000，对于图9所示的输入信号的小的输入信号幅值部分，即，在-60dB部分914。
如在图10中可以看出，除了对应于感兴趣的信号的正确峰值1002，FFT 1000包含空闲音-不希望的峰1004，由于大量的DAC单元，因为用了一段时间以应用DEM到32DAC单元。
图11示出了相同的输入信号910和峰值检测器输出920，示于图9。相对于图9的模拟，图11示出了如本文所述的改进DEM技术的应用机制用于示例。这被示出具有使用的DAC单元1130的改变数量。在图9中示出的部分912，914和916和在图11相同。如图11所示，当输入信号的幅度较小时应用用于限制DEM技术到DAC单元的较小组的改进机制导致：当输入信号幅度较少到部分914的-60dB和峰值检测器输出920表示，控制器306选择被使用的更少数量DAC单元-在图11的例子中，示出在部分914的开始，32个DAC单元的总共16DAC单元使用，并且，在后面的部分914中，仅使用8DAC单元。仅使用8DAC单元的后一种情况下，这意味着，多达24个的DAC单元可被关闭，从而提供相当大的功率节省。
图12示出了当施加本文中所描述的变量DEM机制时，快速傅立叶变换1200，用于图12所示的输入信号的小输入信号幅度部分，即-60dB部分914。如在图12中可以看出，除了对应于感兴趣的信号的正确峰值1202，相反于相同输入信号的相同部分的FFT 1000，FFT1200不包含空闲音，但是，相反显示非常干净的带内噪声。图12示出实施如本文所述的应用DEM技术的机制可允许实现带内的最小形状的失配误差，提高的空闲音调的补救措施的有效性。
示例性数据处理系统
图13描绘了根据本公开的一个实施例，示出了示例性数据处理系统1300的方框图。该数据处理系统可以被配置成例如如本文所述的控制器306，或被配置成执行与如本文所述控制DEM技术的应用的各种改进的机制的任何其他系统。
如图13所示，数据处理系统1300可以包括通过系统总线1306耦合到存储器元件1304，例如至少一个处理器1302，数据处理系统可以在存储器元件1304存储程序代码。进一步，处理器1302可以执行经由系统总线1306从存储器元件1304访问的程序代码。在一个方面中，数据处理系统可以被实现为适合于存储和/或执行程序代码的计算机。然而，应当理解，数据处理系统1300可在包括处理器和能够执行本说明书中所描述的功能的存储器的任何系统的形式来实现。
存储器元件1304可包括一个或多个物理存储器设备，诸如，例如，本地存储器1308和一个或多个大容量存储设备1310。本地存储器可以指随机存取存储器或其他非持久存储器装置，通常在程序代码的实际执行期间使用。大容量存储设备可被实现为硬盘驱动器或其他持久性数据存储设备。该处理系统1300还可以包括一个或多个高速缓冲存储器(未示出)，提供至少某些程序代码的临时存储以减少的时间的程序代码的数量必须从大容量存储装置1310执行期间进行检索。
描绘作为输入设备1312和输出设备1314的输入/输出(I/O)设备任选可以耦合到数据处理系统。输入设备的例子可以包括(但不限于)键盘、定点设备，诸如鼠标，或类似的。输出设备的实例可以包括(但不限于)监视器或显示器，扬声器，或类似物。输入和/或输出设备可以耦合到直接的数据处理系统或通过中间I/O控制器。
在一个实施例中，输入和输出设备可以被实现为组合的输入/输出设备(在图13中所示，使用包围输入装置1312和输出装置1314中的虚线)。这样的组合设备的示例是触敏显示器，也有时被称为“触摸屏显示器”或简称为“触摸屏”。在该实施例中，输入到该装置可以由物理对象的移动来提供，如例如触摸屏显示器上或附近的触针或用户的手指。
网络适配器1316可以也任选地耦合到数据处理系统，使其能够通过中间专用或公共网络变得耦合到其他系统，计算机系统，远程网络设备和/或远程存储设备。网络适配器可以包括数据接收器，用于接收由发送的数据所述的系统，装置和/或网络的数据处理系统1300，和用于从数据处理系统发送数据到系统、装置和/或网络的数据发送器1300。调制解调器，电缆调制解调器以及以太网卡是可与数据处理系统1300可使用的不同类型的网络适配器的例子。
如在图13描绘，存储器元件1304可以存储应用程序1318。在各种实施例中，应用程序1318可以存储在本地存储器1308中，一个或多个大容量存储设备1310，或者除了本地存储器和大容量存储设备。但是应当理解，数据处理系统1300可进一步执行操作系统(在图13中未示出)，可以方便应用1318的执行。应用1318，以可执行程序代码的形式被实施，可以通过执行数据处理系统1300，例如，由处理器1302响应于执行应用程序，该数据处理系统1300可被配置为执行本文描述的一个或多个操作或方法步骤。
典型的应用
如本文先前所述，控制器306可以被配置为使用例如另一个数字引擎(例如，内插器)提供的先行功能或者通过使用附加的数字峰值检测器确定输入信号的幅度范围。使用内插器的应用在图14示出。使用峰值检测器的应用在图15和16所示。
图14示出了根据本公开的一些实施例，应用利用如本文所描述的内插器的可变长度的DEM DAC的示例性实现1400。如图14所示，用于在提供输入数字信号到多比特DAC 1408(例如，三级多位DAC)之前提供内插信号到Σ-Δ调制器1404的内插器1402可以被配置为提供信息1412，指示配置如本文所述的实施可变长度的DEM的控制器1406的数字信号的振幅。控制器1406可包括本文所描述的控制器306。
图15示出了根据本公开的一些实施例，应用利用如本文所述的峰值检测器的可变长度的DEM DAC的示例性实现1500。如在图15中所示，内插器1502，用于提供输入数字信号到多比特DAC 1508(例如，三级多位DAC)之前提供内插信号到Σ-Δ调制器1504，以及控制器1506被用作本文中描述为执行可变长度的DEM。控制器1506可包括本文所描述的控制器306。此外，如示于图15，峰值检测器1510可被使用的，峰值检测器1510经配置以提供指示所述数字信号的振幅的信息给控制器1506。
图16示出根据本公开的一些实施例的包括DAC的ADC的示例性实现1600，被施加利用如本文所述的峰值检测器的可变长度的DEM。如图16所示，峰值检测器1610用于提供指示数字信号的振幅的信息1612到控制器1606，用于实现如本文所述的可变长度的DEM，控制器1606控制在DAC 1608中应用DEM技术，如图16作为连续时间(CT)的DAC的例子中所示。控制器1606可包括本文所描述的控制器306。
当然，在各种实施例中，实施内插器或用于提供DEM技术的应用的DAC单元的数目的信息的峰值检测器不限定于实施附图中所示的其他元件114-16。例如，DAC的可以是不同类型，不同调节剂，可用于提供输入信号到DAC，可以使用不同的ADC架构等。
变化和实现
虽然引用如图1-13的示例性实施方式描述上述本发明的实施例，本领域的技术人员将认识到，上面描述的各种教导可应用于多种其他的实现。例如，虽然在本公开内容提供了参阅温度计编码的一些描述，这些描述也同样适用于在DAC使用的其它编码方法。此外，虽然本文所提供的实施例是参照其包含8或16DAC单元的DAC，当然在其它实现中可以使用DAC的单元的任何其他数量。
本公开的实施例可以是用于过采样或内插，数模转换器，如特别有利的例如Σ-ΔDAC的，因为他们的高速。然而，这里提出的技术不同的修改，这将是本领域中的普通技术人员显而易见的，其它类型的DAC的，诸如不限于过采样DAC转换成它们同样适用，例如奈奎斯特DAC。
此外，虽然只有电流导引DAC在图中所示，本公开的实施例也同样适用于其他电路结构，例如开关电容的DAC。在开关电容DAC中，未选择的DAC单元用于数字输入值和的DEM技术的应用可以连接到参考电压的转换。
除了特别有利于三级DAC，本公开内容的实施例可应用于两级DAC，使用现有的转向执行或开关电容器结构。对于两级切换电容器DAC结构，实施本发明的一些实施例可以允许节省从基准电压提取的动态功耗。对于两级电流导引DAC结构，实施本发明的一些实施例可以允许降低动态失配误差。
更进一步地，本公开的实施例可用于独立DAC，以及DAC(ADC)设计中的嵌入反馈DAC。
在某些上下文中，本文讨论的特征可以适用于汽车系统、安全关键的工业应用、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪表(可以是高度精确的)以及其他基于数字处理的系统。
此外，以上所讨论的某些实施例中，可以在数字信号处理技术用于医学成像、患者监护、医疗仪器和家庭医疗保健。这可包括肺监测器、加速度计、心脏速率监视器、起搏器等。其他应用程序可以包括安全系统的汽车技术(例如，稳定控制系统、驾驶辅助系统、制动系统、信息娱乐和任何类型的内部应用)。
在其它实施例方案中，本公开的教导可以适用于工业市场，包括过程控制系统，以帮助驱动效率、能量效率和可靠性。在消费者应用中，以上所讨论的信号处理电路的教导可用于图像处理、自动对焦以及图像稳定(例如，用于数字静态相机，摄像机，等等)。其他消费应用可以包括家庭影院系统、DVD录像机和高清电视的音频和视频处理器。
在实施例的以上的讨论中，系统的部件(诸如例如，时钟，多路复用器，缓冲器，和/或其它组分)可容易地被替换，取代，或为了适应特定的电路需要以其它方式修改。此外，应该指出，使用互补的电子设备、硬件、软件等提供用于实现有关提高交换技术本公开的教导同样可行的选择。
用于实现改进的机制施加如本文提议可以包括电子电路以执行本文描述的功能的DEM技术的各种系统的零件。在一些情况下，该系统的一个或多个部分可以由用于执行本文中所描述的功能的特别配置的处理器来提供。例如，该处理器可以包括一个或多个专用部件，或者可以包括被配置为执行所述功能本文描述的可编程逻辑门。该电路可以在模拟域中，数字域，或在混合信号域操作。在一些情况下，所述处理器可经配置以执行由执行存储在非临时性计算机可读存储介质上的一个或多个指令在此描述的功能。
在一个示例实施例中，任何数量的图的电路的可在相关联的电子设备的电路板来实现。该板可以是一般的电路板，可以装在电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，电路板可以提供电连接，通过其该系统的其它部件可电通信。根据特定的配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支撑芯片组等)、计算机可读非临时性存储元件等可以被适当地联接到所述板。其他组件(诸如，外部存储、另外的传感器、用于音频/视频显示器的控制器以及外围设备)可以通过电缆被连接到电路板插入式卡，或集成到板本身。在各种不同的实施例中，本文中所描述的功能可以在仿真形式的软件或固件内布置，其在支持这些功能的结构的一个或多个可配置(如可编程)元件运行来实现。软件或固件提供仿真可以提供在包括指令的非临时性计算机可读存储介质上以允许处理器执行这些功能。
在另一示例实施例中，图的电路可以被实现为单独的模块(例如，具有相关联的部件和电路被配置为执行特定的应用程序或功能的设备)或实现为插件模块到应用电子设备的特定硬件。需要注意，本公开的具体实施例可以容易地包括在芯片上(SOC)包的系统中，无论是在部分或全部。SOC表示计算机或其它电子系统的组件集成到单个芯片的IC。它可以包含数字、模拟、混合信号以及经常射频功能：所有这些都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，具有多个位于单一的电子封装内并配置成彼此通过电子封装密切相互作用独立的IC。在各种其它实施例中，控制电路可以在一个或多个硅芯，被实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他的半导体芯片。
此外，还必须要注意，所有的规格、尺寸以及且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。这样的信息可以变化相当大，而不脱离本公开的精神，或实施例和所附权利要求的范围。规格只适用于非限制性示例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经参考特定的处理器和/或部件安排描述。可以对这样的实施方式进行各种修改和改变，而不脱离示例和所附权利要求的范围。说明书和附图相应地应被视为说明性的而不是限制性的意义。
注意，利用本文提供的许多例子，相互作用可以在两个、三个、四个或更多个电部件来描述。然而，这已只为清楚和示例的目的进行。但是应当理解，该系统可以以任何合适的方式合并。沿着类似的设计方案，任何示出的组件、模块和图的元件可以以各种可能的配置相结合，所有这些显然在本说明书的范围之内。在某些情况下，可能会更容易通过只引用电元件的有限数量来描述一个或多个一组给定流的功能。但是应当理解的是，图和其教导的电路是容易可扩展的，并且可以容纳大量的组件，以及更复杂/精密的安排和配置。因此，提供的示例不应该限制范围或抑制电路的广泛教导为可能应用于其它架构。
注意，在本说明书中，包含在“一个实施例”、示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中引用的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示，任何这样的功能都包含在本公开内容的一个或多个实施例，而是可或可以在相同的实施例被组合。
同样重要的是要注意，限制老化效应的功能只示出了一些可能由图中所示电路中进行或内的可能功能。其中的一些操作可在适当情况下被删除或移除，或这些操作可以相当被修改或改变，而不脱离本公开的范围。另外，这些操作的定时可以大大改变。前面的操作流程已经提供了用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，可以提供任何合适的布置、年表、配置和定时机制，而不脱离本公开的教导。
许多其它改变、替代、变化、改变和修改可以领域技术人员确定，它的目的是，本发明包括落入实施例和所附的权利要求的范围内的所有这样的改变、替换、变化、改变和修改。
虽然该权利要求在美国专利商标局之前使用的样式单依赖格式呈现，但是应该理解的是，任何权利要求可以依赖并用相同类型的任何前述权利要求组合，除非这显然是技术上不可行。
需要注意的是，上面描述的装置的所有可选特征也相对于所述方法或本文描述的过程来实现，和在实施例细节可以在一个或多个实施方案中的任何地方使用。

Claims (20)

1.一种在包括多个DAC单元的数模转换器(DAC)中控制一个或多个动态元件匹配(DEM)技术的应用的控制器，所述控制器被配置为：
确定提供的或将要提供到DAC的输入信号的至少一部分的振幅范围；
确定DAC单元的数量，小于所述多个DAC单元的数量，对应于输入信号的该部分的幅度的确定范围；和
限制应用一个或多个DEM技术到所确定数量的DAC单元。
2.根据权利要求1所述的控制器，进一步被配置为：
确定输入信号的所述部分的振幅的范围是否小于阈值，
其中，当确定所述输入信号的所述部分的振幅范围小于阈值时，基于所述阈值确定DAC单元的数目。
3.根据权利要求2所述的控制器，其中：
阈值是多个阈值中的一个，
确定输入信号的所述部分的振幅的范围是否小于阈值包括：确定所述输入信号的所述部分的振幅范围是否小于两个或多个所述多个阈值中的阈值，和
所述控制器被配置成基于确定输入信号的部分的振幅范围小于阈值的多个阈值的最小阈值，而确定DAC单元的数量。
4.根据权利要求3所述的控制器，其中，所述多个阈值包括预定义的阈值，以及对应于输入信号的部分的振幅的所确定范围的DAC单元的数量是对应于一个预定阈值的DAC单元的预定数量之一。
5.根据权利要求2所述的控制器，进一步被配置为：
在限制应用一个或多个DEM技术到所确定数量的DAC单元之后，确定输入信号的另一部分的振幅的另一范围，并当确定振幅的进一步范围是相等或大于所述阈值时除去限制。
6.根据权利要求2所述的控制器，其中，所述阈值等于DAC的满刻度或DAC的满刻度的一小部分。
7.根据权利要求1所述的控制器，进一步被配置以确保应用一个或多个DEM技术开始限于开始于由于多个DAC单元的失配的累积误差满足一个或多个标准时的DAC单元的确定数目。
8.根据权利要求7所述的控制器，其中，所述一个或多个标准包括所述累积误差等于零或累积误差是在预定范围内，所述预定范围包括零。
9.根据权利要求7所述的控制器，其中：
多个DAC单元包括三级DAC单元
DAC包括签名温度计编码器，用于将在编码器处接收到的多个符号二进制数据转换成多个签名温度计数据，其中，所述正的二进制数据被转换成正温度计数据，以及负的二进制数据被转换成负温度计数据，和
当下一个正温度计数据的开始位置和下一个负温度计的数据的起始位置相同时，所述控制器被配置成确定累积误差满足一个或多个标准。
10.根据权利要求7所述的控制器：
多个DAC单元包括两级DAC单元，以及
所述控制器被配置成：指示施加一个或多个DEM技术的开始位置的当前指针重叠预定的参考指针时，确定累积误差满足一个或多个标准。
11.根据权利要求1所述的控制器，其中，所述多个DAC单元包括三级DAC单元，以及所述控制器还被配置为关闭未用于一个或多个DEM技术的有限应用的DAC单元。
12.一种数模转换器(DAC)，包括：
多个DAC单元，以及
控制器，用于控制DAC中的一个或多个动态元件匹配(DEM)技术的应用，所述控制器被配置为：
确定提供或将要提供到DAC的输入信号中的至少一部分的振幅的范围；
确定DAC单元的数量，小于所述多个DAC单元的数量，对应于输入信号的该部分的幅度的确定范围；和
限制应用一个或多个DEM技术到所确定数量的DAC单元。
13.根据权利要求12所述的DAC，其中，所述控制器还被配置为：
确定输入信号的所述部分的振幅的范围是否小于阈值，
其中，当确定所述输入信号的部分的振幅的范围小于阈值时，DAC单元的数目是基于所述阈值来确定。
14.根据权利要求13所述的DAC，其中：
阈值是多个阈值中的一个，
确定所述输入信号的所述部分的振幅的范围是否小于阈值包括：确定所述输入信号的部分的振幅的范围是否小于两个或多个所述多个阈值中的阈值，和
所述控制器被配置成：基于确定输入信号的部分的振幅范围小于阈值的多个阈值的最小阈值，而确定DAC单元的数量。
15.根据权利要求12所述的DAC，其中，所述控制器被进一步配置为：确保应用一个或多个DEM技术开始限于开始于由于多个DAC单元的失配的累积误差满足一个或多个标准时的DAC单元的确定数目。
16.根据权利要求15所述的DAC，其中：
多个DAC单元包括三级DAC单元
DAC包括签名温度计编码器，用于将在编码器处接收到的多个符号二进制数据转换成多个签名温度计数据，其中，所述正的二进制数据被转换成正温度计数据，以及负的二进制数据被转换成负温度计数据，和
当下一个正温度计数据的开始位置和下一个负温度计的数据的起始位置相同时，所述控制器被配置成确定累积误差满足一个或多个标准。
17.根据权利要求15所述的DAC，其中：
多个DAC单元包括两级DAC单元，以及
所述控制器被配置成：指示施加一个或多个DEM技术的开始位置的当前指针重叠预定的参考指针时，确定累积误差满足一个或多个标准。
18.根据权利要求15所述的DAC，其中，所述多个DAC单元包括三级DAC单元，以及所述控制器还被配置为关闭未用于一个或多个DEM技术的有限应用的DAC单元。
19.一种非临时性计算机可读存储介质，其存储软件代码部分，当在处理器上执行时，在包括多个DAC单元的数模转换器(DAC)中控制应用一个或多个动态元件匹配(DEM)技术：
确定提供或将要提供到DAC的输入信号中的至少一部分的振幅的范围；
确定DAC单元的数量，小于所述多个DAC单元的数量，对应于输入信号的该部分的幅度的确定范围；和
限制应用一个或多个DEM技术到所确定数量的DAC单元。
20.根据权利要求19所述的非临时性计算机可读存储介质，其中所述软件代码部分被进一步配置：
确定输入信号的所述部分的振幅的范围是否小于阈值，
其中，当确定所述输入信号的部分的振幅的范围小于阈值时，DAC单元的数目是基于所述阈值来确定。
CN201610834005.3A 2015-09-29 2016-09-20 数模转换器中的可变长度动态元件匹配 Active CN106559078B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/869,154 2015-09-29
US14/869,154 US9484947B1 (en) 2015-09-29 2015-09-29 Variable length dynamic element matching in digital-to-analog converters

Publications (2)

Publication Number Publication Date
CN106559078A true CN106559078A (zh) 2017-04-05
CN106559078B CN106559078B (zh) 2020-04-14

Family

ID=57189480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610834005.3A Active CN106559078B (zh) 2015-09-29 2016-09-20 数模转换器中的可变长度动态元件匹配

Country Status (4)

Country Link
US (1) US9484947B1 (zh)
CN (1) CN106559078B (zh)
DE (1) DE102016115231B4 (zh)
TW (1) TWI600281B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108736892A (zh) * 2017-04-18 2018-11-02 美国亚德诺半导体公司 随机时间交织数模转换器
CN110663188A (zh) * 2017-06-21 2020-01-07 德州仪器公司 分段式数/模转换器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9049491B2 (en) * 2012-08-30 2015-06-02 Maxlinear, Inc. Method and system for power management in a frequency division multiplexed network
US9148160B2 (en) * 2013-08-14 2015-09-29 Maxlinear, Inc. Dynamic power switching in current-steering DACs
JP6792137B2 (ja) * 2016-03-03 2020-11-25 ミツミ電機株式会社 Ｄ／ａ変換器、及びａ／ｄ変換器
US9735799B1 (en) 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters
US10680640B2 (en) * 2016-12-21 2020-06-09 Cirrus Logic, Inc. Power-saving current-mode digital-to-analog converter (DAC)
KR102440369B1 (ko) * 2018-01-22 2022-09-05 삼성전자주식회사 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법
US10763884B2 (en) * 2018-07-23 2020-09-01 Mediatek Inc. High linearity digital-to-analog converter with ISI-suppressing method
CN110995271B (zh) * 2019-12-11 2023-05-16 国网浙江省电力有限公司电力科学研究院 一种最短rsa密文长度的a/d转换量化方法
US11448744B2 (en) * 2019-12-31 2022-09-20 Woven Planet North America, Inc. Sequential doppler focusing
US11757466B2 (en) * 2020-08-10 2023-09-12 Analog Devices, Inc. System and method for dynamic element matching for delta sigma converters
US11569830B1 (en) * 2022-01-31 2023-01-31 Avago Technologies International Sales Pte. Limited Transition aware dynamic element matching
CN116073825B (zh) * 2023-03-27 2023-06-23 上海韬润半导体有限公司 一种动态元件匹配电路和数模转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960722A (zh) * 2008-03-07 2011-01-26 高通股份有限公司 用于数/模转换器中的动态电路元件选择的设备和方法
CN102394653A (zh) * 2011-11-23 2012-03-28 北京大学 数模转换器及数模转换方法
US20150048959A1 (en) * 2013-08-14 2015-02-19 Maxlinear, Inc. Localized dynamic element matching and dynamic noise scaling in digital-to-analog converters (dacs)
CN104813587A (zh) * 2012-11-30 2015-07-29 美国亚德诺半导体公司 增强的二阶噪声整形分路和动态元件匹配技术

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577261B2 (en) * 2000-09-11 2003-06-10 Broadcom Corporation Method and apparatus for mismatched shaping of an oversampled converter
US7777658B2 (en) 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
EP2237424B1 (en) 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8970414B2 (en) 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960722A (zh) * 2008-03-07 2011-01-26 高通股份有限公司 用于数/模转换器中的动态电路元件选择的设备和方法
CN102394653A (zh) * 2011-11-23 2012-03-28 北京大学 数模转换器及数模转换方法
CN104813587A (zh) * 2012-11-30 2015-07-29 美国亚德诺半导体公司 增强的二阶噪声整形分路和动态元件匹配技术
US20150048959A1 (en) * 2013-08-14 2015-02-19 Maxlinear, Inc. Localized dynamic element matching and dynamic noise scaling in digital-to-analog converters (dacs)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108736892A (zh) * 2017-04-18 2018-11-02 美国亚德诺半导体公司 随机时间交织数模转换器
CN108736892B (zh) * 2017-04-18 2022-06-28 美国亚德诺半导体公司 随机时间交织数模转换器
CN110663188A (zh) * 2017-06-21 2020-01-07 德州仪器公司 分段式数/模转换器
CN110663188B (zh) * 2017-06-21 2023-04-04 德州仪器公司 分段式数/模转换器

Also Published As

Publication number Publication date
US9484947B1 (en) 2016-11-01
DE102016115231B4 (de) 2021-01-28
DE102016115231A1 (de) 2017-03-30
CN106559078B (zh) 2020-04-14
TWI600281B (zh) 2017-09-21
TW201713044A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
CN106559078A (zh) 数模转换器中的可变长度动态元件匹配
CN107666316B (zh) 在过采样数模转换器中的包络依赖性噪声形分割
Rodríguez-Vázquez et al. CMOS Telecom Data Converters
CN109428599A (zh) 具有改进的线性的数模转换器
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
Fan et al. High-resolution SAR ADC with enhanced linearity
JP5086428B2 (ja) 回路および動的に回路素子を選択するための方法
TW201301773A (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
CN110022157A (zh) 信号处理装置和δ-σ调制器
McNeill et al. “Split ADC” background linearization of VCO-based ADCs
CN110071725A (zh) 使用三级单元进行数模转换的电路和方法
US9337854B1 (en) Methods and systems for addressing component mismatch in digital-to-analog converters
Broesch Digital signal processing: instant access
CN106374922B (zh) 在数模转换器中解决组件失配的方法和系统
US11757466B2 (en) System and method for dynamic element matching for delta sigma converters
CN111697968B (zh) 信号处理系统及方法
Bellavin et al. Study of Bubble Errors Conversion in a Modified ROM Encoder
Zhang et al. A segmented data-weighted-averaging technique
CN110034764A (zh) 包括电容器的量化器以及量化器的操作方法
Samiee et al. Deep analog-to-digital converter for wireless communication
Elsalahati High Precision Clock-Less ADC Using Wavelet Neural Networks
CN109802677B (zh) 模拟数字转换装置
Lessard Sampling Theory and Analog-to-Digital Conversion
Pimenta et al. A Successive Approximation ADC using PWM Technique for Bio-Medical Applications
Kambalimath DAC for High Speed and Low Power Applications Using Abacus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant