CN107666316B - 在过采样数模转换器中的包络依赖性噪声形分割 - Google Patents

Abstract

本公开涉及在过采样数模转换器中的包络依赖性噪声形分割。公开在多‑位DAC中应用噪声形分割技术的改善的机理。噪声形分割是指通过下列方法构建两个或多个噪声形信号(其总和等于初始数字输入信号)：将输入信号的各字分裂成两个或多个子字，并通过相应的子字DAC组转化各子字。公开的机理包括在某些时间期限内确定输入信号的一部分的振幅范围，并且当将该部分的数字的字转换为模拟值时，将用于转换的子字DAC组的数量仅限制为产生对应于评估的部分的模拟输出所需的数量，其数量根据跟踪幅度确定，并且可以小于子字DAC组的总数。将未使用的子字DAC组置于省电模式可降低功耗。

Description

在过采样数模转换器中的包络依赖性噪声形分割

技术领域

本公开通常涉及数模转换器，更具体地涉及用于在过采样数模转换器中控制噪声形分割/分裂的方法和系统。

背景技术

实时模拟信号(如温度、压力、声音或图像)经常转换为可在现代数字系统中轻松处理的数字表示。在许多系统中，这个数字信息必须被转换成模拟形式来执行一些真实的功能。执行此步骤的电路是数模转换器(DAC)，其输出可用于驱动各种器件。扬声器、视频显示器、电机、机械伺服、射频(RF)变送器和温度控制只是几个不同的例子。DAC通常被并入到数字系统中，其中真实世界的信号由模数转换器(ADC)数字化，被处理，然后由DAC转换成模拟形式。在这些系统中，DAC所需的性能将受到系统中其他组件的能力和要求的影响。

电力消耗是工程师不断尝试改进的一个问题。在减少DAC的功耗方面可以做出改进。

附图说明

图1示出示例性16-位、二-电平逻辑温度计代码电流驱动型DAC的示意图；

图2示出示例性8-位、三-电平逻辑温度计代码电流驱动型DAC的示意图；

图3示出利用数字调制器输出的简单位分割的示例性DAC的示意图；

图4A-4C分别示出图3的DAC的噪声形调制器输出、MSN和LSB的波谱；

图5示出根据本公开的一些实施方案利用数字调制器输出的噪声形分割的示例性DAC系统的示意图；

图6示出根据本公开的一些实施方案利用噪声形分割将数字输入字分成三个字的分割电路的示意性二-电平树结构的示意图；

图7示出根据本公开的一些实施方案通过图6的分割电路将数字输入字分成三子字；

图8示出根据本公开的一些实施方案利用图6的噪声形分割电路将数字输入字分成三个字的示例性DAC系统的示意图；

图9示出根据本公开的一些实施方案利用根据包络依赖性噪声形分割方法控制的噪声形分割电路的示例性DAC系统的示意图；

图10示出根据本公开的一些实施方案包络依赖性噪声形分割方法的流程图；

图11描述根据本公开的一些实施方案的包络依赖性噪声形分离器的示例性实施的示意图；

图12-15描述根据本公开的一些实施方案应用包络依赖性噪声形分割方法的情景的模拟结果；

图16描述16-位、三-电平、温度计代码电流驱动型DAC的返回保持方案的框图；

图17描述三-电平DAC的返回保持方案的计时图；

图18描述三-电平DAC的控制信号产生的示意图；

图19描述根据本公开的一些实施方案三-电平DAC的控制信号生成以关闭未选择转换的子字DAC组的DAC单元的示意图；和

图20示出描述根据本公开的一些实施方案的示例性数据处理系统的框图。

具体实施方式

概述

本文描述的技术在过采样DAC的背景下操作，例如多位Σ-ΔDAC，其实现噪声形分割算法。通常，“噪声形分割”有时可互换地称为“噪声形分裂”，是指至少在基带意义上构造两个或多个噪声形信号，其和等于初始信号。在DAC中，噪声形分割将初始数字信号的相对宽的数据字分成两个或更多个子字，这些子字比原始信号的数据字宽，并且因此更适合应用动态元素匹配(DEM)逻辑。来自原始信号的每个数据字的两个或多个子字(即分裂出)应该加到原始信号的数据字(至少在基带方面)。当实现噪声形分割时，从单个原始单词中提取的单个子字通常由不同的DAC组分别进行处理。一组多个DAC单元根据噪声形分割(即作为应用特定噪声形分割算法的结果)从单个原始字中转换单个子字在下文中被称为“子字DAC组”或“噪声形分割子字DAC组”。

本公开的实施方案提供通过切换一个或多个子字DAC组来实现噪声形分解的过采样DAC中的功耗降低机制(在三电平DAC单元的情况下)或通过在+1或-1状态(在二-电平DAC单元的情况下)维持每个这样子字DAC组的DAC单元，以导致零输出。本文所述的机构可能适用于电流驱动型以及开关电容器过采样DAC。本文描述的一些机制对于过采样Σ-Δ音频/视频DAC应用可能是特别有吸引力的。而且，尽管本文所述的机制可为三-电平DAC提供更大的功率节省，但这些机制也适用于二电平DAC。

如本文使用的，术语“DAC单元”有时也被称为“DAC单元”或“DAC元件”，是指提供诸如电荷或电流之类的模拟量的诸如电流源或开关电容器元件的模拟元件。例如，在二电平电流驱动型DAC的情况下，DAC单元可以包括包括两个电流源的DAC元件，例如pMOS和nMOS电流源，以及这里称为“开关”b和b_bar的两个开关机构，与两个电流源中的每一个相关联(即，每个DAC单元总共四个开关)。在另一例子中，在三电平电流驱动型DAC的背景下，DAC单元可以包括包括两个电流源的DAC元件，例如pMOS和nMOS电流源，以及这里所述的三个开关机构作为与两个电流源中的每一个相关联的“开关”b、b_bar和z(即，每个DAC单元总共有六个开关)。在另一上下文中，DAC单元是可以提供等于预定参考电压Vref和电容C的乘积的电荷Q的元素。该电荷的极性由DAC单元的数字输入定义。

本公开的一个方面提供了一种用于控制一种或多种噪声形状分割技术的应用的方法，该方法提供或提供给DAC到多个子字的数字输入信号的分裂输入字，DAC包括多个子字DAC组，其中每个子字DAC组被构造为转换从各输入字分裂的所述多个子字的不同子字。该方法包括：确定至少一部分所述输入信号的幅度的范围，选择一个或多个子字DAC组的所述多个子字DAC组用于转换所述部分的输入信号，选择的一个或多个子字DAC组对应于所述部分的输入信号的确定振幅范围，并使用选择的一个或多个子字DAC组来限制所述部分的输入信号的转换。

由于这里描述的机制涉及实现依赖于要转换的输入数字信号的包络的噪声形分技术，所以这些机制可以被称为“包络依赖性噪声形分割”机制。

如本领域技术人员将理解的，本公开的各方面，特别是本文描述的包络依赖性噪声形分割机制可以以各种方式实现-例如作为方法、系统、计算机程序产品或计算机可读存储介质。因此，本公开的方面可以采取完全硬件实施例、完全软件实施例(包括固件、常驻软件、微代码等)的形式，或者将软件和硬件方面组合的实施例，本文通常可以称为“电路”、“模块”或“系统”。本公开中描述的功能可以被实现为由一个或多个计算机的一个或多个处理单元(例如一个或多个微处理器)执行的算法。在多种实施方案中，本文描述的每种方法的不同步骤和步骤的部分可以由不同的处理单元执行。而且，本公开的方面可以采用体现在一个或多个计算机可读介质(优选非暂时的)中的计算机程序产品的形式，其具有例如在其上存储的计算机可读程序代码。在多种实施方案中，这样的计算机程序可以例如被下载(更新)到现有的设备和系统(例如现有的DAC或DAC控制器等)中，或者在制造这些设备和系统时被存储。

从以下描述和权利要求中，本公开的其它特征和优点是显而易见的。

DAC的原理

DAC是响应于二进制数字输入代码产生量化(离散级)模拟输出的器件。数字输入可以是例如来自晶体管逻辑(TTL)、发射极耦合逻辑(ECL)、互补金属氧化物半导体(CMOS)电路或低压差分信号(LVDS)的输入，而模拟输出可以是电压或电流。为了产生输出，将参考量(电压或电流)分为二进制和/或线性分数。然后，数字输入驱动器切换到DAC的单个DAC单元，可以包括电流源、电压源、电阻器、电容器等。输出通过组合适当数量的这些分数而产生，有时称为“编码”。分数的数量和大小反映了可能的数字输入代码的数量，这是数字输入代码中转换器分辨率或位数(N)的函数。例如，N位可能导致2^N个可能的代码(如果使用温度计代码进行编码)。

在DAC中，向编码元件(编码器)提供数字信号，该编码器件依次将单独的DAC单元打开和关闭，以将数字信号的数字输入值转换为模拟值。DAC单元同时接通的数量表示当时所产生的模拟信号的模拟值。

例如，通过切换适当的DAC单元，具有15个DAC单元的DAC能够将4位数字值(即，N＝4)转换为16个不同模拟值(2^N，因此对于N＝4，可能代码的数量为2⁴＝16)中的一个。例如，将数字值0110转换为模拟值-六个DAC单元可以打开，以将数字值0111转换为模拟值-七个DAC单元可以打开，以将数字值1001转换为模拟值-九个DAC单元可以打开，以将数字值1011转换为模拟值-十一个DAC单元可以打开，依此类推。

DAC可以基于所应用的调制方案来区分。经常用于实现DAC的两种调制方案是Σ-Δ(有时也称为“delta-sigma”)和奈奎斯特率(或简称“奈奎斯特”)。

DAC也可以基于使用的电路架构进行区分。通常用于实现DAC的两种电路架构是电流驱动型DAC和开关电容器DAC。“电流驱动型DAC”是指DAC单元的电流源被引导以产生模拟电流输出的DAC。“开关电容器DAC”是指DAC单元的电容器连接到不同的参考电压的DAC，以产生模拟电压输出。

电流导向DAC可以被实现为二电平或三电平DAC，如下面更详细地描述的。

二-电平对三-电平电流驱动型DAC

电流转向架构是工业中常用的实现DAC的方法。由于其简单性和灵活性，这种架构在高速或高分辨率应用的大量组合中使用，通常在Σ-ΔDAC的上下文中。

电流驱动型DAC可以实现为二电平DAC或三电平DAC。如本领域已知的，术语“二-电平DAC”是指包含DAC单元的DAC，其响应1和0数字输入值(即，数字输入的两-电平)，而术语“三-电平DAC“是指包含响应于+1、0和-1数字输入值(即，数字输入的三-电平)的DAC单元的DAC。

图1示出16-位温度计-代码二-电平电流驱动型DAC 100的典型实施。DAC由一组电流驱动型单元102、104、106和108、放大器110、一对反馈电阻器112和114组成，以及在一些情况下由一对电容器C1 116和C2118组成。电容器116和118有效减慢了步进输出波形，有助于降低放大器的转换速率要求。控制位及其互补版本是最简单的形式，D触发器阵列的Q和QB输出。这些D触发器的输入是数字DAC代码。电路操作非常简单，数字代码控制多少个单元将被引导到放大器的适当求和结点。定义DAC转换速率的时钟用于通过D触发器同步控制位的所有输出转换。

参照上述图1，传统温度计-代码电流驱动型二-电平DAC的一个缺点是热噪声性能。特别地，当数据为零时，一半的开关电流源可以连接到一个求和结，并且另一半可以连接到I到V转换器的另一个求和结。此外，顶部电流源可以总是连接到求和结。电流源是DAC输出中的主要热噪声源，并决定了转换器的信噪比(SNR)。

以前用于克服上述热噪声问题的一种技术是基于采用三电平均逻辑温度计电流驱动型DAC单元，每个包括一对电流源(正极和负极)和每个电流源的3个开关，开关在这里称为开关b、b_bar和z。这些DAC单元在图2的示例中示出，示出了表示为位0-7的八个三电平电流驱动型DAC单元。因为通常，A DAC采用多DAC单元，例如图DAC中的DAC单元DAC图1中示例中的DAC单元，在图中用特定DAC单元的开关表示DAC单元，例如开关b在图1中表示为“单元0”的DAC单元或在图2中表示为“位0”(术语“位”和“单元”互换使用)的DAC单元被示为开关b0，开关b图1中表示为“单元15”的DAC单元被示为开关b15，依此类推。

对于各三-电平DAC单元(例如图2所示的位0-7)，当数字值为1时，开关b闭合，开关b_bar和z断开；当数字值-1被转换时，开关b_bar在开关b和z断开时闭合；并且当数字值为0时，当开关b和b_bar打开时，开关z闭合。

由于每对电流源可以以三种不同的方式连接到求和结点，所以每一对可能会贡献正的电荷数量，负数量的电荷，或根本没有。当数据为零时，所有电流源都连接到缓冲放大器，以保持其正常的漏极电压。因此，主要噪声源来自放大器，其设计远小于当前源的放大器。因此，与两级电流导向DAC相比，SNR可以显着改善。

DAC性能的局限性

模拟信号是具有无限分辨率和可能无限带宽的连续时域信号。然而，DAC的输出是由均匀但有限的时间间隔(采样)产生的离散值(量化)构成的信号。换句话说，DAC输出尝试用具有有限分辨率和带宽的模拟信号来表示模拟信号。量化和采样对DAC性能施加了基本但可预测的限制。量化确定转换器的最大动态范围，并导致输出中的量化误差或噪声。采样根据奈奎斯特标准确定DAC输出信号的最大带宽。奈奎斯特理论认为，信号频率(即DAC输出)必须小于或等于采样频率的一半，以防止在DAC输出的频带内产生采样图像。

另外，DAC操作也受超过量化和采样所规定的非理想效应的影响。一个这样的效果是与归因于例如数据的分量值的变化有关的组件不匹配(即DAC的DAC单元之间的不匹配)。在制造过程中产生的变化或设备运行期间的热漂移。组件不匹配导致噪声(失配误差)，这又可能导致DAC的非线性行为。在使用分段DAC的情况下，对于最高有效位(MSB)组件的不匹配变得尤其明显，因为转换器的全分辨率分布在两个或更多个子DAC上，因为单位值在那里较大，并在该处产生比最低有效位(LSB)分量更多的电流或电压输出。

不匹配误差的特征可以在于确定转换器的静态和动态性能的许多静态和动态性能规范或参数，例如，表示基本信号与输出中最强杂散信号的强度比的无杂散动态范围(SFDR)和表示每单位带宽噪声功率的噪声频谱密度(NSD)。因此，在选择合适的失配补偿方法时，这些参数很重要。

解决组件不匹配的一种方法是对组件的制造施加更严格的公差。然而，这种方法倾向于降低产量，因此增加了单元部件的成本。

其他方法包括使用下面更详细描述的动态元素匹配(DEM)技术之一。

动态元素匹配(DEM)是集成电路(IC)设计中用于补偿组件不匹配的一类技术。DEM技术通常涉及某种动态过程，旨在通过动态重新布置不匹配组件的互连来减少电子电路中组件不匹配的影响，使得每个组件位置处的等效组件的时间平均值相等或接近等于。

通常称为“随机扰频DEM”的一种DEM技术是基于随机化的DAC单元被打开以转换每个数字值。当使用随机扰频DEM时，则代替在每个时间点切换连续的DAC单元(即，转换每个数字值)，相同数量的非连续随机选择的DAC单元被接通。其他已知的DEM方法包括例如数据加权平均(DWA)及其变化、向量反馈和树结构。

许多已知的DEM技术存在缺点，其中应用DEM技术导致模拟输出信号的不可预测和不受控制的伪周期性行为。这种行为表现在音调的出现，即出现在输入信号中不存在的输出信号的频谱中的不需要的伪影。在Σ-ΔDAC中，这些音调被称为“空闲音调”，并且是非线性最常遇到的影响之一。在这个问题上可以改进。

此外，由于功耗是工程师不断尝试改进的问题，因此希望降低DAC的功耗，特别是在应用各种DEM技术的背景下降低DAC的功耗。

噪声形分割

为了在DAC输出中实现期望的低带外噪声能量，而不需要使用昂贵的后模拟滤波器并增加DAC的信噪比(SNR)，DAC中使用的数字调制器需要具有足够高的输出分辨率，即相对宽的字宽。然而，这导致所需的电路面积和功耗显着增加(对于使用温度计代码的N位输入字的转换，需要2^N DAC单元)，使得传统的宽字宽数字调制器不切实际。

通过使用两个或更多个子DAC而不是具有2^N电平的单个DAC可以减少模拟元件(DAC单元)的数量。每个子DAC具有其自己的温度计算编码器，并且每个子DAC的模拟权重是不同的，如图3所示的系统300的示例所示。如图3所示，来自数字调制器302的6位字可以分为三个最高有效位(MSB)和三个最低有效位(LSB)。三个MSB由温度计编译器304转换成8个同等加权位(2³＝8，其中3是MSB的数目)，其通过扰码器306并驱动8-电平DAC 308。三个LSB通过温度计算编码器314转换为8个等效加权位(2³＝8，其中3是LSB的数目)，其通过扰码器316并驱动8-电平DAC 318。

温度计编码器与扰码器组合，例如编码器304和扰码器306的组合或编码器314和扰码器316的组合实现了一个数字编码器，该数字编码器采用随机扰频DEM，其目的是通过随机选择其相应DAC的DAC单元(即前一个组合的DAC 308和后一个组合的DAC318)来扰乱DAC噪声，使得模拟输出中的误差DAC是白色的，与数字输入x[n]不相关。作为执行随机扰频DEM的结果，DAC噪声可以随机调制而不调制DAC输出的信号分量，从而有效地将谐波失真(即伪噪声)转换成白噪声。

DAC 308和DAC 318的模拟输出被提供给求和电路320。DAC 318的输出具有K的位权重，而DAC 308的输出具有8xK的位权重。求和电路320的输出是等于6位数字输入字的模拟值。与转换器中所需的64个元素(2⁶＝64)相比，只需要16个模拟元件来隐藏6位输入字(2³＝8才能隐藏3个MSB，2³＝8才能隐藏3个LSB)不要这样分裂成子字。

不幸的是，图3的电路有一个很大的缺陷。尽管作为使用扰码器306和316的结果，DAC 308和318中的误差是噪声形，但是由于两个DAC之间的增益失配导致的误差不是噪声形，因此产生带内噪声。这可以解释如下。数字调制器302输出的6位字的频谱是噪声形，如图4A所示。当这个6位字分为三个MSB和三个LSB时，三位词的频谱不是噪声形，但很可能是失真和白噪声的组合，如图4B和4C所示。在没有模拟失配误差的情况下，两个3-位字的总和等于原始的6位字，这也是噪声形，然而，在两个8-电平DAC 308和318之间存在增益误差的情况下，由此增益不匹配导致的误差谱是简单的单个3-位字的频谱，这不是噪声形。

为了克服这个问题，数字调制器302输出的初始噪声形字可以分裂或分割成具有较小字长度的两个分量，其中两个分量满足以下标准：(a)两个分量之和必须等于初始噪声形字；和(b)至少一个分量的频谱必须是噪声形，使得在两个DAC之间存在增益误差的情况下，误差也是噪声形。

图5的系统500示出了符合上述要求的DAC的框图。数字调制器502的输出，噪声形数字输入字“Win”被应用于分割电路522(在图5中用虚线表示)，包括数字噪音整形器524和减法器526，数字输入字Win进入子字W1和SW2。数字输入字Win应用于数字噪音整形器524，减少了输入字Win的字长度，并产生了噪声形数字字字W1。字长减少引入的错误是噪声形而不是白色。第二数字子字W2是通过从减法器526中的输入字Win中减去子字W1产生的。子字W2等于Win-SW1，SW1+SW2＝Win。在图5的特定示例中，数字子字W1与减法器526中的数字输入字Win对准，其中输入到减法器526的子字W1的两个低位位设置为逻辑零。由于子字W1跟踪输入字Win，子字W2小，比原始输入字Win少。由于输入字Win是噪声形，子字W1和SW2是噪声形。因此，图5的电路满足上述要求，子字W1和SW2都是噪声形，字长小于输入字Win，它们的和等于原来的输入字Win。

再次参照图5，子字W1可以应用于温度计编码器504，子字W2可以应用于温度计编码器514。在6位输入字Win的例子中，子字W1有4位，子字W2有3位，如下所述。因此，温度计编码器504向16电平衡码器506提供16个同等加权位(2⁴＝16)，并且温度计编码器514向8电平提供8个等效加权位(2³＝8)平扰码器516。由扰码器506输出的加扰位被施加到16电平DAC508，由扰码器516输出的加扰位提供给8-电平DAC 518。DAC 508和DAC 518的模拟输出被提供给求和电路520。DAC 518的输出具有K的位加权，而DAC 508的输出具有4×K的位权重。求和电路520的输出具有表示输入数字字Win的模拟值。关于温度计编码器和扰码器的结构和操作的附加细节在美国专利5404142“用于多位噪声整形D/A转换器的数据导向扰码器”中提供，其通过引用并入本文。

分割电路522包括数字噪音整形器524和减法器526，因此接收数字输入字Win并产生子字W1和SW2。子字W1和SW2具有比输入字Win更短的字长度。子字W1和SW2的和等于输入字Win。当输入字Win是噪声形时，子字W1和SW2也是噪声形。将理解，分割电路，如图5所示的分割电路，以及本公开的其他附图中所示的分割电路，可以被构造为用任何输入字长度进行操作。因此，输入字长度可能超过6位或小于6位。字长W1和SW2的字长度将取决于应用，但在一些实施方案中，子字W1和SW2优选具有近似相等的字长度，以最小化电路面积。DAC 508和518的相对位权重通常取决于输入字Win和子字W1的字长度。在输入字Win具有J位且子字W1具有K位的情况下，DAC 508具有相对于DAC 518的2^J-K的位权重。

在图5所示和上述的情况下，输入字Win是噪声形，并且子字W1和SW2也是噪声形。在本公开的范围内的第二种情况下，输入字Win不是噪声形，并且结果，子字W2(等于输入字Win和子字W1之间的误差)是噪声形和子字W1不是噪声形。在每种情况下，由DAC 508和518之间的增益不匹配引起的误差是噪声形。因此，分割电路522产生期望的结果，无论输入字Win是否是噪声形。

子字W2通过从输入字Win中减去子字W1形成，子字W1 MSB与输入字Win对齐。在输入字Win具有6位并且子字W1具有4位的示例中，子字W2的字长度被发现为3位。因此，6-位输入字是分裂成4-位噪声形子字W1和3-位噪声形子字W2。输出端的总位数大于输入位总数的事实意味着最低有效DAC 518与最高有效DAC 508之间存在重叠的事实。最低有效DAC 518的满量程范围是最高有效DAC508的LSB的两倍。这是因为接收输入字Win并产生子字W1的噪音整形器524将原始输入字Win的±4LSB的噪声形误差引入。当子字W1然后从输入字Win中减去时，如果子字W1只是输入字Win的4个高位，则在减法期间会发生一位字增长。换言之，子字W1和SW2分别为噪声形式支付的惩罚是子字W2中有一点字长的增长。

即使这样字增长，减少干扰元件数量和减少使用的DAC单元总数也是很大的。使用现有技术实现而不分割(未示于图)，用于6位输入字的扰码器元件的数量为192。用于图5的构造的扰码器元件的总数可以减少到44。因此，所需的扰码器元件的数量减少了四倍以上。

在图5的例子中，输入字Win分裂成两个噪声形子字。对于大输入字，使用树结构将输入字分成两个以上的子字可是有利的，如图6中所示的系统600所示。在树结构中重复将数字字分割为两个较小的噪声形子字的过程，如图6所示，具有两个层叠分割电路622-1和622-1。分割电路622-1和622-2中的每一个基本上如图2所示的分割电路522所述操作，其中第一和第二分割电路622-1和622-2的一阶调制器624-1和624-2分别类似于图5所示的数字噪声整形器524，并且其中减法器626-1和626-2类似于图5所示的减法器526。由于图5所示的分割电路522的描述适用于图6所示的分割电路622，为了简洁起见，对于图6不再重复这些描述的细节。

图5所示的单电平分割结果是两个分支单独地处理输入字被分割成的子字，其中第一分支可以被视为用于处理子字W1的路径，并且包括编码器504、扰码器506和DAC 508，并且第二分支可以被视为用于处理子字W2的路径，并且包括编码器514、扰码器516和DAC518。图6示出树结构具有分割的两个电平，其产生三个分支，如图6所示，分支为630-1、630-2和630-3，用于分别处理子字W1、SW2和SW3。第一分割电路622-1分裂输入字Win成为第一子字，如图6所示为“SW1”，第二个字，如图6所示，为“SW23”，类似于图5的分割电路将输入字Win输入子字W1和SW2(因此图6的Win类似于图5的Win，图6的SW1类似于图5的SW1，图6的SW23是现在，第一分割电路622-1的第一和第二分支的最低有效分支的输入字即输入字SW23作为输入字提供给第二分割电路622-4。相反，第二分割电路622-2分裂输入字SW23为第一子字，如图6所示为“SW2”，第二子字以图示为“SW3”，类似于图5分割电路如何分解输入字Win进入子字W1和SW2(因此，图6的SW23类似于图5的Win，图6的SW2类似于图5的SW1，SW3是图6与图5中的SW2相似。换言之，第二分割电路622-2的最重要的位子字(即子字被称为“第一子字W1”，用于说明单-图5的电平噪声形分割成为图6所示的整体层叠架构600的第二子字W2，第二分割电路622-2的最低有效位子字(即子字称为“第一子字W2”为图描述图5的单电平噪声形分割)成为图6所示的整体层叠架构600的第三子字W3。

虽然图6中没有具体示出，子字W1、SW2和SW3可以在它们各自的分支中由编码器来处理，例如类似于图5的两个分支所示的编码器504和514的温度计编码器、DEM逻辑(例如图5的两个分支所示的扰码器506和516)，并且通过类似于图5的两个分支所示的DAC 508和518的DAC转换为模拟值。

图7为图6所示的示例提供了一个输入字Win分为三个子字W1，SW2和SW3的示意图。参照图6和图7，子字W23通过从输入字Win中减去子字W1形成在第一分割电路622-1中，子字W1 MSB与输入字Win的字长度在输入字Win具有8位并且子字W1具有4位的示例中，发现子字W23为5位。因此，8-位输入字是分裂成4位噪声形子字W1和5位噪声形子字W23。第一分割电路622-1的输出端的总位数比输入位的总数大一个这样的事实意味着在第二分支630-2中的最低有效DAC与最高有效DAC之间存在重叠DAC在第一分支630-1(DAC未具体示于图6)。再次，为了坚持子字W1和SW23是单独的噪声形式，支付的惩罚是在子字W23中有一点字的增长。类似地，对于图6所示的第二分割电路622-2子字W3通过从输入字SW23中减去子字W2形成在第二分割电路622-2中，子字W2 MSB与输入字SW23对齐，子字W3的字长度被发现为输入字到分割电路622-2，SW23的例子中的3位具有5位，第2分割电路SW2的MSB子字具有3位。因此，提供给第二分割电路622-2的5-位输入字是分裂成3-位噪声形第一子字W2和3-位噪声形第二子字W3。再次，在第二分割电路622-2的输出处的总位数比输入位的总数大一个这样的事实意味着第三分支630-3中的最低有效DAC与第三分支630-3之间存在重叠最重要的DAC在第二分支630-2(DAC未具体示于图6)。再次，为了坚持子字W2和SW3是单独的噪声形式所支付的惩罚是子字W3中有一点字的增长。

作为上述示出，为了图6的说明，SW1+SW2+SW3-＝Win和相对LSB位置确定每个分支中DAC的DAC增益，增益失配在光谱中定型。

虽然图6示出如上所述导致三个分支的具有两个分割电平的树结构，本公开的实施方案适用于任何一个或多个分割电平。在树结构中的每个电平处，根据上述噪声形分解原理，位的数量减少，其中输入字分成两个子字，其中一个是MSB字，另一个是LSB字，一个或多个位重叠。最终结果提供给多个子-DAC，并且可能提供给相应的DEM逻辑。关于噪声形分解的结构和操作的附加细节在美国专利号No.5977899“使用噪声形分割的数模转换器”中提供，其通过引用并入本文。

图8示出根据本公开的一些实施方案利用图6的噪声形分割电路将数字输入字分成三个字的示例性DAC系统800的示意图。如图8所示，24位输入，例如从CD或DVD播放器提供的例子，可以由数字调制器M1802转换成8-位输入字Win，然后可以通过噪声形分离器803进入三噪声形子字W1、SW2和SW3，使得SW1+SW2+SW3＝Win。噪声形分离器803可以实现为图6所示的例如层叠分割电路600。然后可以通过相应的分支来处理每个子字，如用作处理/转换第一子字W1的第一牧场830-1所示，用于处理/转换第二子字W2的第二分支830-2，以及用于处理/转换第三子字W3的第三分支830-3。第一、第二和第三分支830可以类似于图6中所示的第一、第二和第三分支630。每个分支830可以包括相应的DEM编码器815和相应的DAC818。每个DEM编码器815可以包括例如编码器，例如温度计编码器类似于温度计编码器404/414和DEM逻辑，例如扰码器类似于扰码器406/416采用如上所述的随机扰频DEM。每个DAC818是包括多个DAC单元的子字DAC组，其被构造为将分支的相应数字子字转换成模拟输出。子字DAC组818的模拟输出被提供给求和电路820。

对于图8所示的示例，考虑到DAC 818-3的输出具有K的位权重，DAC 818-2的输出将具有4xK的位权重，并且DAC 818-1的输出将具有16×K的位权重。根据上述关于DAC 508和518的相对位权重的说明来确定这些权重。对于图6-8的示例的两个子字W2和SW3，输入字(SW23)具有5位和最高有效位子字W2具有3位，这意味着DAC 818-2具有相对于DAC 818-3的2^5-3＝4的位权重。对于图6-8示例的两个子字W1和SW2，输入字(Win)具有8位，第一子字W1具有4位，这意味着相对于DAC 818-3，DAC 818-1的位权重为2^8-4＝16。

求和电路820的输出是图8所示的“OUT”的模拟值，其近似于8位数字输入字Win。

对于图8所示的图示，只需要32DAC单元来隐藏8-位输入字(2⁴＝16来隐蔽SW1，2³＝8来隐蔽SW2，另外2³＝8来隐藏SW3)，与256在不对子字进行分解的转换器中要求的元素(2⁸＝256)。类似地，较少扰码器需要实现随机扰频DEM。虽然这对于用于实现DAC单元和DEM逻辑的有用的芯片面积提供了显着的改进，但是总是需要进一步的改进。

包络依赖性噪声形分割

本公开的实施方案基于这样的洞察，即对于噪声形分割系统可以实现进一步的功率节省，例如图8中所示的那样，通过在一定时间段内跟踪输入数字信号的幅度，确定输入信号的一部分的振幅范围。本公开的实施方案基于这样的洞察，即基于跟踪的幅度跟踪噪声形分割电路的幅度和控制的操作使得能够实现DEM技术，在至少一些分支处理个体子字，否则不可能实现，例如在共同未决的美国专利申请No.14/869,154“数字转换器中的可变长度动态元件匹配”中所述，通过引用并入本文。

特别地，本公开的实施方案包括在一段时间内跟踪输入数字信号的幅度，并将DAC单元的数量限制为产生与数字输入信号的跟踪部分相对应的模拟输出所需的数字，其数量是根据跟踪的幅度确定的，并且可以小于存在于DAC中的DAC单元的总数。只要有可能，未使用的DAC单元就可以进入省电模式，提供降低功耗的优点。类似地，特定的DEM技术可以仅应用于选择用于转换数字输入字的DAC单元的子集，这允许在较小的输入信号幅度下减少失配误差。

噪声形分技术的以前应用无法区分不同电平的输入信号幅度。因此，功耗未被优化。相反，本公开的实施方案基于这样的洞察：选择的DAC单元的较小子集使得正确表示输入信号或其一部分所需的DAC单元的最小数量被使用，可以降低功耗。另外，当DEM技术应用于DAC单元的这种较小的子集时，存在较少的失配误差。具有较小的失配误差意味着DAC单元之间的空闲音调问题或不匹配的其他不期望的后果无论如何是显着的，或者甚至可以充分低于噪声基底以被完全忽略。而且，将DEM技术应用于DAC单元的较小子集减少了处理时间和复杂性。

本公开的实施方案也基于这样的洞察：DAC单元的其余部分，即DAC的DAC单元未被选择用于当前正在处理的输入信号的一部分的DEM技术的转换和应用放入省电模式，例如关闭。后者对于三电平DAC可能是特别有利的，因为在这种DAC中，未使用的DAC单元通过使z开关闭合以表示流过单元的零值和电流仍然消耗相当大的功率。例如通过将DAC单元的电流源切换或/或打开这种DAC单元的所有开关，使得单元不被分流，从而减少电流流过未使用的DAC单元，从而减少DAC的功率消耗。

现在将参考图9-16描述改进的包络依赖性噪声形分割方法。

图9示出根据本公开的一些实施方案利用根据包络依赖性噪声形分割方法控制的噪声形分割电路903的示例性DAC系统900的示意图。图9的描述与图8相似，因为其示出这样的例子，其中8-位宽数字输入字Win可以分裂为三个子字W1、SW2和SW3，分别为4-、3-和3-位宽。然而，如上文在图8的上下文中所描述的，参照图9提供的教导容易地应用于根据本文描述的任何数量的两个或多个子字的任何宽度为分裂的数字输入字。图9中所示的相似的附图标记旨在说明图8所示的相似元件(以及前面的图示噪声形分割细节)。因此，除非另有说明，否则它们的描述适用于图9的系统，为了简洁起见，不再详细说明。相反，描述了关于图8的系统的差异。

如图9中所示，DAC系统900包括多个子字DAC组，表示为子字DAC组918-1至918-3。通常，可以使用子字DAC组918的任何数字N，其中N是大于1的整数，每个子字DAC组被构造为转换从输入字Win分裂的各自不同子字噪声形，使得SW₁+…+SW_N＝Win。每个子字DAC组根据如上所述的噪声形分割的原理在相应的分支中实现。因此，通常，可以实施N个分支。

各子字DAC组918包括多个DAC单元，其可以是上述的2-电平DAC单元或3-电平DAC单元，每组中DAC单元的最小数量至少由每个DAC组被设计为转换的子字的位宽度和使用的编码类型限定。如前所述，对于N位的热代码的数字，可以使用2^N DAC单元。

各DEM编码器915可以包括实现任何合适的DEM技术的编码器(例如在共同未决的美国专利申请no.14/869,154中所述)、随机扰码DEM，DWA及其变体、向量反馈、树结构等。

DEM编码器915可以特别适用于2-电平或3-电平DAC单元，这取决于子字DAC组是否分别实现2-电平或3-电平单元。

噪声形分离器903，可以实现类似于图8的噪声形分离器803，被构造为接收输入数字字Win。在分离器903中经过噪声形分割后，将噪声形子字提供给选择的子字DAC组918，以转换为可由子字DAC组中的每一个产生的相应输出模拟值，并和与图8的求和电路820类似的求和电路920一起添加，以产生模拟输出值“OUT”。

还如图9中所示，和图8的构造相反，DAC 900还可包括包络依赖性噪声形分割控制逻辑，或仅为“控制器”940被构造为实施改进的包络依赖性噪声形分割方法以控制噪声形分割方法的应用，并且可能控制如本文所述的一种或多种DEM技术的应用。为此，在一些实施方案中，控制器940可以包括至少一个处理器942和至少一个存储器元件944以及任何其它合适的硬件和/或软件，以使其能够控制一种应用的预期功能或多种噪声形分割技术，以及可能应用如本文所述的DEM技术。

存储器944可以包括适合于将信息保持在任何适当的存储器元件(例如，随机存取存储器(RAM))、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、专用集成电路(ASIC))等]、软件、硬件或任何其他合适的组件、设备、元素或对象，并根据特定需要。本文讨论的任何存储器项应被解释为包含在广义术语“存储器元件”内。跟踪或发送到控制器940的信息可以在任何数据库、寄存器、控制列表、高速缓存或存储结构中提供，所有这些信息可以在任何合适的时间帧被引用。任何这样的存储选项可以包括在如本文所使用的广义术语“存储器元件”中。类似地，本文描述的任何潜在的处理元件，模块和机器应被解释为被广泛地包含在“处理器”中，例如处理器942。控制器940还可以包括用于接收、发送和/或以其他方式在DAC环境中传送数据或信息。

注意，在某些示例实现中，如本文所概述的包络依赖性噪声形分割的机制可以通过逻辑编码在一个或多个有形媒体中实现，其可以包括非瞬时媒体，例如在应用中提供的嵌入逻辑数字信号处理器(DSP)指令中的专用集成电路(ASIC)，由处理器或其他类似机器等执行的软件(可能包括对象代码和源代码)。在这些实例中的某些实例中，存储器元件，例如图9所示的存储器944可以存储用于本文描述的操作的数据或信息。这包括存储器元件能够存储执行以执行本文描述的活动的软件、逻辑、代码或处理器指令。处理器可以执行与数据或信息相关联的任何类型的指令以实现本文详述的操作。在一个例子中，处理器，例如图9中所示的处理器942，可以将元素或文章(例如数据)从一个状态或事物转换到另一个状态或事物。在另一例子中，本文中概述的活动可以用固定逻辑或可编程逻辑(例如，由处理器执行的软件/计算机指令)来实现，并且本文识别的元件可以是某种类型的可编程处理器，可编程数字逻辑(例如，现场可编程栅极阵列(FPGA)、数字信号处理器(DSP)、EPROM、EEPROM)或包括数字逻辑、软件、代码、电子指令或其任何合适的组合的ASIC。

在多种实施方案中，各子字DAC组918可以与相应的单独的控制器940相关联。在其他实施方案中，控制器940可以被构造为控制DAC的两个或更多个、可能全部的子字DAC组。而且，尽管图9描述控制器940包括在DAC系统/DAC 900内，但是在其他实施方案中，控制器940可以在DAC/DAC系统900的外部实现，在这种情况下，控制器940可以被构造为通过任何适当的通信通道远程控制DAC/DAC系统900。换言之，控制器940可以在DAC 900外部并且可通信地耦合到DAC 900，而不是如图9所示在DAC 900内实现。在甚至其他实施方案中，控制器940可在单独包络依赖性噪声形分割电路950中实施，其例子示于图11。

图10描述根据本公开的一些实施方案的包络依赖性噪声形分割方法1000的流程图。尽管现在参考图9所示的元件来描述方法1000，但是以任何顺序配置成执行该方法的步骤的任何系统或装置都在本公开的范围内。

如图10中框1002所示，方法1000可以从控制器940开始，确定当前提供或将要提供的输入信号的一部分的振幅范围到DAC 900。在一些实施方案中振幅范围可以由控制器940跟踪输入信号的幅度来确定，例如使用在另一个数字引擎中提供的预先功能，例如在内插器中。在其他实施方案中，振幅范围可以使用附加数字峰值检测器来确定，如本领域已知的。例如，这种数字峰值检测器(未示于图)可以被配置为以基带采样率监视原始数字输入，或者在某些情况下监视第一调制器M1 902的Σ-Δ调制数字输出，并提供其输出到控制器940，使用与控制器940的任何种类的适当的通信连接。本领域普通技术人员将容易地认识到用于确定信号的振幅范围的各种其它方法，所有这些方法都在本公开的范围。

在一些实施方案中，控制器940可以在调制器M1902降低信号的分辨率之前确定输入信号的振幅范围。在其他实施方案中，控制器940可以确定缩小的输入信号的振幅范围，如从调制器M1 902提供的分辨率那样。

如图10与框1004所示，控制器940随后可被配置为确定子字DAC单元中的任何一个可以被置于低功率模式中，因为它们不需要转换输入信号的跟踪部分。基于在框1002中确定的振幅范围来确定框1004是通过评估对于输入信号的评估部分产生模拟输出可能需要的DAC单元的数量来进行的。在图10所示的一些可选实施例中，框1004-1和1004-2，可以通过将所确定的振幅范围与一个或多个阈值(框1004-1)进行比较来确定，然后确定是否需要某些子字DAC组来转换。数字输入信号和基于确定框1002的输入幅度的范围较小的最小阈值的DEM技术的应用(框1004-2)。

关于控制器940如何可以确定框1004中是否不需要一些子字DAC组的例子，考虑从噪声整形器M1 902到噪声形分离器903提供的8-位宽输入字Win的例子，被构造为将输入字分成三个子字W1、SW2和SW3，如图9所示。如上所述，在这种实施中，4位宽子字W1包含最高有效位，而3-位宽子字W3将包含最低有效位。在这种例子中，三子字DAC组918与4-、3-和3-位的相应分辨率可用于转换输入数字信号的某个最大振幅范围，称为DAC的“满量程”(FS)。在一些实施方案中，控制器940可以被构造为将在框1002中确定的所述部分的输入信号的振幅范围与例如FS/2⁴的第一阈值TH1进行比较。确定的范围小于DAC的满量程的1/2⁴，意味着数字输入字Win为4位(8-4＝4)或更小(即输入信号的幅度远低于最大幅度的8位，以便每个输入字Win可以用4或更少的位表示)。在该情况下，控制器940可以被构造为确定构造为将4MSB的分裂转换为输入字Win的第一子字DAC组918-1不是真正必要的，因为对于这样的低幅度输入信号，这些位将为零。经此判定，控制器940将第一子字DAC组918-1置于低功率状态。

如本文使用的，术语子字DAC组的“低功率”状态或模式是指DAC子单元与所有类型的省电模式相比，与标称全功耗工作模式相比，这将降低DAC的功耗。例如，在三电平DAC的情况下，识别为输入字Win的转换不需要的子字DAC组的DAC单元可以完全关闭以节省功率。在二电平DAC的情况下，对于被确定为输入字Win的转换不需要的每个子字DAC组，DAC单元的一半可以被保持在+1状态，另一半DAC单元可以放置在-1状态，从而由于在+1和-1状态之间的切换量减少而导致功率节省。由于输入频率通常较慢，未使用的子字DAC组的DAC单元通常会保持在低功率模式(例如在3-电平DAC的情况下被关闭并停止长时间)的时间，取决于信号信号，导致在那段时间内节电。在一些实施方案中，编码器915在分包含子字DAC组中被确定为低功率状态也可以被放入低功率状态，因为它们的转换不需要转换，因为它们的相应子字DAC组没有进行转换。

在一些实施方案中，控制器940可以被配置为将框1002中确定的所有部分的输入信号的振幅范围与多个阈值进行比较。当输入数字字Win分解成多于两个子字时，这些实施例对于实现可能特别有用，因为它将多个分支的子字DAC组置于低功率状态，通常，根据本文描述的噪声形分割方法，当输入字Win分解成N子字时，其中N是大于1的整数，最多(N-1)个子字分支可以放入低功率状态，从而将存在至少一个分支(LSB分支)，其中输入信号的转换发生。继续上述示例，控制器940也可以将范围与例如FS/2⁶的第二阈值TH2进行比较。确定的范围小于DAC的全尺寸的1/2⁶意味着数字输入字Win为2位(8-6＝2)或更小(即输入信号的幅度远低于最大幅度的8-位，以便每个输入字Win可以用2或更少的位表示)。在该情况下，控制器940可以被配置为确定为了转换输入数字信号而不需要第一子字DAC组918-1和第二子字DAC组918-2，因为无论如何，由这些组转换的输入字将为零(由于输入字只有2位或更少)。经此判定，控制器940将第一子字DAC组918-1和第二子字DAC组918-2都放入低功率状态。

将振幅范围与多个阈值进行比较，具有提供更精细的电平均调整数字输入信号转换用的子字DAC组的优点，相反，将一些子字DAC组置于低功率状态，这也意味着编码器915可以应用的任何DEM技术将被应用于较少数量的DAC单元，有利地使得能够实现自适应DEM技术(即DEM技术，其中在其上具有特定DEM技术的DAC单元的数量被应用取决于要转换的数字信号的幅度)。

在控制器940使用数字峰值检测器来确定幅度的实施例中，控制器940可以被构造为将数字峰值检测器数据与一个或多个阈值进行比较，以决定哪个子字DAC组用于转换操作。

如果在框1004中，控制器940确定数字输入信号的振幅使得所有子字DAC组都需要转换，则根据常规噪声形分割进行转换，所有分支用于转换。

控制器940可以被配置为基于本文提供的描述，以本领域普通技术人员显而易见的任何合适的方式优化所确定的输入数字值的范围的比较。例如，在一些实施方案中，控制器940可以以从最小到最大的顺序排列阈值，然后将所确定的范围与从最小阈值开始按顺序排列的阈值进行比较。在这些实施方案中，如果确定所确定的范围不小于当前阈值，则控制器940可以被配置为仅继续到下一个阈值。

例如，考虑到确定的范围是8位，3分支DAC的满量程的1/2⁶和1/2⁴之间，如图9所示，并且有两个阈值电平：FS的1/2⁴和1/2⁶，然后，控制器940首先将所确定的范围与满量程的1/2⁶(即最小阈值)进行比较，确定该范围不小于该阈值，然后继续到下一个阈值。下一个阈值是1/2⁴，控制器940将确定该范围小于该阈值，并且因此，将确定输入字Win具有4位或更少，并且上部两个分支将足以转换这样的输入字，即MSB子字DAC组918-1不需要用于转换，控制器940将限制用于转换输入信号的子字DAC组的数量和DEM技术的应用到第二子字DAC组918-2和第三子字DAC组918-3。

在其他实施方案中，控制器940可以将确定的范围与从最大阈值开始的阈值进行比较，并且随着该范围被确定为小于每个后续的较小阈值，逐渐地将子字DAC组从MSB子字DAC组开始。在其他实施方案中，控制器940可以将所确定的范围与多个阈值同时(例如使用并行处理)或基本同时地或以任何阈值顺序依次进行比较。

返回图10，该方法然后可以进行到框1006，其中控制器940确保输入信号Win被转换为模拟输出，子字DAC组被确定为不需要转换，在低功率状态。这本质上限制了任何DEM技术的应用，可以用于补偿或减少DAC 900的不同DAC单元与保持有效的子字DAC组的DAC单元数量之间的不匹配(即其未置于低功率状态)换言之，在框1006中，控制器940确保输入信号Win的转换仅限于被确定为转换需要的那些子字DAC组，即被选择用于转换。如果至少有一个子字DAC组被确定为不需要转换，则噪声形数字输入从该现在未使用的子字DAC组路由到被选择的一个分支的子字DAC组。在一些实施方案中，即使某些分支的子字DAC组可能不被使用/选择进行转换，最好保持图6所示的例如sigma-delta调制器M2和M3的那些分支的数字分量完全可操作(即，它们的操作就好像这些分支中的每个分支的子字DAC组合被用于转换，而不是放入低功率模式)。这样做将允许M2和/或M3更新其各自的数字变量，而不管它们是否用于转换为模拟。因此，当输入信号超过相应的阈值时，M2和M3将被插入到信号流中以参与转换过程，而不会在输出中引起任何故障或不连续性。

在一些实施方案中，如框1002-1006所示，输入信号的一部分的评估和子字DAC组的数量的调节被多次进行，例如连续地或在某些时间点，从而评估不同部分的输入信号。例如，正在评估的输入信号的一部分可以被视为滑动窗口，随着输入信号被转换而在时间上向前滑动。在这些实施方案中，图10的方法然后可以进行到框1008，其中评估被移动到输入信号的另一部分，之后为另外的部分重复框1002-1006的动作。这在图10中用从框1008到框1002的虚线箭头指示。

在其他实施方案中，整个输入信号可以一次评估，这可能是特别有利的例如当控制器940被提供输入信号的所有幅度的输入信号的最大幅度时，其中步骤1002-1006仅执行一次，为整个信号。

在输入信号被逐个评估的实施例中，可能发生一旦子字DAC组已经被置于低功率状态，则输入信号的后续部分的幅度范围是这样的，DAC单元的一个或多个这样的子字DAC组需要用于转换。在该情况下，控制器940可以被配置为切换回使用这些子字DAC组进行转换和应用DEM技术。在一些实施方案中，控制器940可以在控制哪个子字DAC组用于转换，即物理属性的值落后于导致其的效果的变化的现象。例如，当输入信号的幅度低于某个第一阈值时，控制器940可以被配置为关闭或以其他方式取消选择某一个或多个子字DAC组，但是仅将该子字DAC组重新开或者当输入信号的幅度上升到高于第一阈值的某个第二阈值时再次选择转换。通过实现滞后，控制器940可以确保用于转换的各个子字DAC组件之间的切换通过考虑最近的历史来反应不如其它情况。

图11示出根据本公开的一些实施方案包络依赖性噪声形分离器1100的示例性实施的示意图。噪声形分离器1100可以在诸如图9所示的系统中被实现为分离器950。图11示出具有两个分割电平的树结构，其导致类似于图6所示的三个分支。在图6和11中具有相似附图标记的元件的功能类似，并且因此，为了简洁起见，图11中所示的元件不再重复对该功能的描述。特别地，调制器1124-1和1124-2类似于调制器624-1和624-2，并且减法器1126-1和1126-2类似于减法器626-1和626-6。分割电路1122-1和1122-2也类似于图6的分割电路622-1和622-2，除了分割电路1122中的每一个还包括AND栅极1152，其被配置为从控制器1140接收控制信号，指示是否将其各自的MSB分支之一的子字DAC组置于低功率状态。器1140可以被配置为作为参照图9描述的控制器940进行操作，并且生成第一控制信号SW1_OFF(在图11中虚线所示)，表示对于FS 8-位宽输入字的示例胜利分为四、三、三位宽的三子字W1、SW2、SW3，是否将子字DAC组转换为低功率状态(例如转DAC组关闭，如果使用3-电平DAC单元)。指示是否将子字DAC组转换为第二子字W2为低功率状态(同样地，例如关闭DAC组，如果使用3-电平DAC单元)。控制信号SW1_OFF和SW2_OFF可以是1位信号，并且可以由控制器1140生成，以分别不选择分支1和分支2的DAC组，以转换输入值。图11中所示的架构示出当SW1_OFF为低(即对应于0位)时，由反相器1154-1反相变为高(即对应于1位)，并且将两个高输入栅极1152-1，4-位第一子字W1通过栅极，并被减法器1126-1扣除。因此，当SW1_OFF低时，选择第一个分支的子字DAC组来转换子字W1。然而，当控制信号SW1_OFF为高电平(即对应于1位)时，由反相器1154-1反相变为低电平(即对应于0位)，并且一个低电平输入到栅极栅极极1152-1，4-位第一子字W1不通过栅极，而不被减法器1126-1所减去。因此，当SW1_OFF为高时，不选择第一分支的子字DAC组来转换子字W1。这意味着输入信号Win的幅度足够低，使得输入信号最多只需要5位，并且分支1的子DAC组可以被关闭(或放入任何其他低功率状态)，通过确保控制信号SW1_OFF为高电平，与反相器1154-2组合的栅极1152-2以类似的方式操作，使得分支2的子DAC组可以被切断或放入任何其他低功率状态。

本文所述包络依赖性噪声形分割控制器可以连续操作，以便连续调节用于转换的子字DAC组的数量。如果一个或多个子字DAC组在输入信号的某一部分被转换为低功率状态的一段时间，则当输入幅度增加超过阈值时，根据原始的噪声形分裂方法这些子字DAC组可以被带回，它们可以再次用于转换的全功率状态。

当多位Σ-δ噪音整形器输出分裂成多个子字时，其中只有一个将具有输入信号内容，其余只会形成量化噪声。自适应长度DEM技术不能应用于仅包含形状噪声的子字，因为数字峰值检测器将无法跟踪所述噪声，因此通过仅将这些技术应用于常规噪声形分离器不能实现最低功耗。然而，根据信号包络封闭(或将它们置于任何其他可能的低功率状态)中，可以显着降低功耗，特别是在使用3-电平DAC并在低功率状态。

当实现如图11所示的结构时，当SW1_OFF或SW2_OFF被断言时，在瞬态时，由于用于转换子字W1、SW2的子字DAC组之间的DAC增益不匹配，瞬时DAC增益可能略有不同和SW3，但是一旦瞬变消失，由于应用包络依赖性噪声形分形技术，预期不会失真。而且，由于根据本文提出的技术，当输入信号Win具有小信号电平时，将不使用一些Σ-δ调制器(例如调制器1124-1和1124-2)的输出，这些调制的空闲音调器件不会出现在模拟输出中，导致更好的DAC空闲音色性能。而且，当某些子字DAC组被关闭时，它们的元件不匹配错误也不在模拟输出中，这有望导致更好的理论DAC SNR。

模拟结果

图12-15示出根据本公开的一些实施方案应用包络依赖性噪声形分割方法的情景的模拟结果。因为这些图指的是快速傅里叶变换，首先简要说明这些变换。

可以在时域中分析信号的行为(例如，信号幅度随时间变化)以及频域(即构成信号的不同频率分量)，其中傅里叶变换在数学上涉及这两个域。另外，信号可以被分析为连续波形，或者在数字信号处理(DSP)应用中)作为一大组时域点。快速傅里叶变换(FFT)是指以数字形式表示的信号计算离散傅立叶变换(DFT)及其反转(IDFT)的算法。由于在信号处理应用中无处不在地使用傅里叶变换，存在许多不同的FFT算法，例如时间抽取，频率抽取，radix-r，radix-4，混合基数等。作为应用的结果对信号进行FFT，获得信号的一部分的频率分解。频率分解可以被布置在频率被索引的阵列中，例如频率可以被描述为由“f”索引。由(f)索引的这种数组的每个元素包括从应用变换函数得到的值。这些值可以是复数值的复数值或正实数X(f)，表示由接收器获取的例如信号的大小的这样的量，例如表示为实际幅度，平方幅度，或者作为压缩变换大小，如平方根。这种阵列的每个元件通常被称为“频率仓”或简称为“仓”，术语“仓”表示这样一个数组可以被认为包括多个“容器”的事实，信号的能量频率箱通常在例如雷达和声纳接收机使用的FFT算法的上下文中发挥作用，因为将特定雷达或感兴趣的声纳信号(即，由特定感兴趣的信号产生的雷达或声纳信号)从由雷达或声纳传感器获取的总信号可以通过识别哪一个箱对应于感兴趣的信号，即感兴趣的信号在哪个频率处于活动状态来实现。

图12-15的模拟结果提供了如上所述的8-位输入字Win和如图11所示的两个分平电平，以及3-电平DAC。主调制器M1(即调制器，例如调制器902与图11的架构一起使用)是二阶8位128xOSR调制器。噪声形分离器调制器M2和M3(即分别为调制器1124-1和1124-2，示于图11)是1级调制器，输入频率为1千赫兹(kHz)，FS输入幅度为-60db，时钟频率为6.144MHz，元件不匹配为0.2％均方差(RMS)用于高斯分布失配曲线。

现在回到图12-15，图12的框1210示出输出到分离器950(8-位)，图12的框1220示出第三子字DAC组918-3(4-位)的输出，图12的框1230示出第二子字DAC组918-2(3-位)的输出，图12的框1240示出第一子字DAC组918-1(3-位)的输出框1210示出输入信号1212和峰值检测器输出1214。

鉴于峰值检测器输出1214，可以为以下称为“区域1”、“区域2”和“区域3”的框1220-1240定义三个区域。在区域1中，峰值检测器由于输入信号的幅度减小，输出1214正在减少，而是由于峰值检测器输出没有下降到第一阈值以下，所有子字DAC组仍然处于开启状态(图13中进一步说明的情况)，在区域2中，输入信号已经低于第一阈值，子字DAC组918-1(SW1)关闭，而子字DAC组918-2(SW2)和918-3(SW3)打开(情况进一步说明子区DAC组918-1(SW1)和子字DAC组918-2(SW2)均低于第二阈值(低于第一阈值)关闭，而子字DAC组918-3(SW3)打开(图15进一步说明的情况)。区域1、2和3之间的边界如图12所示，垂直点线ES。

图13-15示出快速傅里叶变换(FFT)为输入信号提供给不同的子字DAC组，这些图示的x轴表示频率，单位为Hz，y轴表示各自的输入信号的振幅，以dB为单位。

图13示出从上到下分别输入信号的FFT到第一、第二和第三子DAC组918-1、-2和-3(区域1)。由图13示出输入信号小的情况，即图12所示的-60dB部分，但是所有子DAC组都在接通，图13(即对应于SW1的一个)的顶部FFT具有感兴趣的信号，而图13(即对应于SW2和SW3的两个FFT)的较低的两个FFT包含成形的量化噪声。

图14示出从上到下的输入信号到第二个和第三个子DAC组918-2和-3(区域2)的FFT。由于图14示出了输入信号小的情况，即图12所示的-60dB部分，第一个子DAC组918-1组被关闭(因此未图示于图14)，但是其他两个子DAC组合，图14的顶部FFT(即与SW2相对应的一个)具有感兴趣的信号，而图14(即FFT对应于SW3)的底部FFT包含成形的量化噪声。

图15示出当另外两个子字DAC组关闭时(区域3)输入信号到第三子DAC组918-3的FFT。图15所示的FFT具有与感兴趣的信号相对应的峰值1502，并且在区域1504中具有非常干净的成形的量化噪声。可以使用模拟滤波器来滤除这种清洁的量化噪声。

在三-电平DAC实施返回保持(RTH)中控制DAC单元

如本文前面所述，本公开的实施方案特别有益于三-电平DAC。一些三-电平DAC可配置为实现称为“返回保持”(RTH)的技术，以减少符号间干扰(ISI)，这导致电流驱动型DAC的总谐波失真(THD)和噪声性能的主要劣化。

关于二-电平DAC背景下的RTH的结构和操作的细节在美国专利号7307568“返回保持DAC输出阶段的切换方案”中提供，其通过引用并入本文。常规二-电平DAC的上述回退保持技术也可以应用于三-电平DAC，从而产生与三-电平DAC类似的优点，如对于二-电平DAC在以上引用的美国专利。图16示出了这种实现的一个例子，提供了一个用于16位三-电平温度计代码电流驱动型DAC的返回保持方案的框图。增加开关S11602、S2 1604和S3 1606的返回保持方案在三-电平DAC上实现。在图16中，开关S1 1602和S2 1604由HOLD_B信号控制，而开关S3 1606由HOLD信号控制。时钟的时钟图、当前单元控制位和控制信号如图17所示。

图16所示的RTH电路的操作可以描述如下。当时钟1702的上升沿到达时，HOLD_B1704变为低电平，并通过关断开关S1 1602和S2 1604将反馈电阻器R1 1608和R2 1610与I-V转换器的加法连接断开。同时，HOLD 1706变为高电平，并通过开关S3 1606连接电阻器R11608和R21610的左侧。当前单元的输出也通过开关S3 1606短路在一起。在该“保持”期间，I-到-V转换器处于“保持”模式，其输出电压由电容器C1 1612和C2 1614保持在相同的值。由于电阻R1 1608和R2 1610连接在I-to的正极和负极输出-V转换器，该电阻串的中点(开关S3 1606的端子)被设置在放大器A1的输出共模(CM)电压。由于输出电流单元连接到这一点，因此放大器A1充当CM缓冲器，并将它们的漏极保持在CM电平上，从而无需额外的CM缓冲器。

对于图16的电路，在“保持”期间，DAC触发器输出根据DAC代码的变化而改变。触发器输出的变化在图17中没有明确显示。图17所示的是DAC代码1718的变化，即数字值的改变。这种变化在保持期之前发生一点点，偏移量可能被称为设置时间1720，这是一个响应于DAC代码的变化，设置D触发器输出的变化所需的时间。

而在“保持”期间，响应于DAC代码的变化，DAC触发器输出被改变，因为反馈电阻器R1 1608和R2 1610仍然与求和结SJP和SJN断开，所以模拟输出1710不变。当“保持”期结束时，S31606关闭，S11602和S21604打开。电阻R1 1608和R2 1610连接回SJP和SJN，允许将DAC电流转换为输出电压。由于DAC触发器输出在“保持”期间变化，所以输出没有关于每个单独开关电流单元的上升和下降时间的信息或存储器，并且输出电压没有符号间干扰。

对于三-电平返回保持DAC的各DAC单元(例如图16中的示例性位0-15)，当数字值为1时，开关b闭合，而开关b_bar和z断开。图17中示出了用于开关b处于高电平状态的控制信号1712，而用于开关b_bar的控制信号1714和用于开关z的控制信号1716当数字值为1(在图17中使用附图标记1718-1表示)被转换。

类似地，当数字值为0时，当开关b和b_bar打开时，开关z闭合。这在图17中示出，开关z的控制信号1716处于高电平状态，而用于开关b_bar的控制信号1714和用于开关b的控制信号1712当处于低状态时，当数字值为0(在图17中使用附图标记1718-2表示)被转换。

最后，当数字值-1被转换时，开关b_bar在开关b和z打开时闭合。这在图17中示出，开关b_bar的控制信号1714处于高电平状态，而用于开关b的控制信号1712和用于开关z的控制信号1716都处于LOW状态，当数字值为-1(在图17中用附图标记1718-3表示)被转换。

可以用于生成用于每个DAC单元的三-电平RTH DAC的b、b_bar和z开关的控制信号1712、1714和1716的示例性电路在图18中示出为电路1800。如图18所示，b开关的控制信号1712是触发器1810的输出，b_bar开关的控制信号1714是触发器1830的输出，z开关的控制信号1716是触发器1820。这些控制信号驱动开关打开和关闭，如图17所示。

当要转换的数字值为正时，它被提供给输入POS1802。当转换的数字值为负时，它被提供给电路1800的输入NEG 1804。当转换的数字值为零时，其是当输入POS 1802和NEG1804接收零时的情况，NOR栅极1806的输出将变为逻辑HIGH，然后将正极和负极数字值和NOR栅极输出提供给它们各自的触发器1810、1830和1820。

控制信号1712、1714和1716仅在HOLD信号1706为高电平时进行转换，此时I-V处于其保持恒定的“保持”阶段，确保开关仅在持有期。

图18只是为三-电平DAC单元的b、b_bar和z开关生成控制信号的一个例子。在其他实施方案中，其他电路架构可用于产生这些信号，如本领域已知的，均在本公开的范围内。

图19示出一个三-电平DAC的控制信号生成示意图，关闭一个子字DAC组的DAC单元，未选择转换，根据本公开的一些实施方案。图19类似于图18，并且因此，描述图18中所示的所有元件，为了简洁起见，这里的描述不再重复。另外，图19示出可以将控制信号W1_OFF1902提供给或极1906，例如从控制器940/1140.NOR栅极1906类似于或非极极1806，除了它以控制信号SW1_off 1902的形式接收到另外的输入。这样的控制信号上面参考到图11。

如参考图11所述，当SW1_OFF是HIGH时(即对应于1位)时，第一个分支的子字DAC组不被选择来转换子字W1。由于NOR栅极输出逻辑值1(HIGH)，当且仅当所有操作数的值为零，否则值为0(LOW)，为NOR极极1906提供高电平的SW1_OFF信号将导致NOR极极1906的零输出，从而提供了一种简单的转换方式关闭(即打开或保持打开)未选择的子字DAC组的三电平DAC单元的z开关。因此，当输入信号的幅度使得分支的子字DAC组的DAC单元1将被置于低功率状态，这是因为输入POS 1802和NEG 1804接收零，因为加上了位值为1的控制信号SW1_OFF1902，NOR极点的输出1906将成为逻辑低(即对应于零位)，然后将正极和负极数字值和NOR栅极输出提供给它们各自的触发器1810、1830年和1820年。由于在这种情况下(即当SW1_OFF高时)，所有的触发器1810、1830和1820都将接收到零的输入值，所有这些开关即b、b_bar和z开关都将被打开，例如DAC单元进行的电流变为零。

相同信号SW1_OFF 1902将被提供给原来设计用于转换第一子字W1的BRANCH 1的子字DAC组的其它DAC单元的或非极性。

其他子字DAC组的DAC单元也可以通过将相应的控制信号提供给它们的NOR栅极，以类似于图19中针对BRANCH 1的DAC组所示的方式进行控制。例如，对于BRANCH 2的子字DAC组的DAC单元，类似于图19所示的较高的控制信号SW2_OFF提供至NOR栅极将确保BRANCH2的子字DAC组的各三-电平DAC单元的z开关将打开(即类似于z开关的控制信号的值为LOW)。

示例性数据处理系统

图20示出了根据本公开的一个实施例的示例性数据处理系统2000的框图。这样的数据处理系统可以被配置为例如用作本文所述的控制器940或者被配置为实现与本文所述的包络依赖性噪声形分割技术相关的各种改进机制的任何其它系统。

如图20所示，数据处理系统2000可以包括通过系统总线2006耦合到存储器元件2004的至少一个处理器2002。因此，数据处理系统可以将程序代码存储在存储器元件2004中。此外，处理器2002可以经由系统总线2006执行从存储器元件2004访问的程序代码。在一个方面，数据处理系统可以被实现为适合于存储和/或执行程序代码的计算机。然而，应当理解，数据处理系统2000可以以能够执行本说明书中描述的功能的处理器和存储器的任何系统的形式来实现。

存储器元件2004可以包括一个或多个物理存储器器件，例如本地存储器2008和一个或多个大容量存储器件2010。本地存储器可以指随机存取存储器或其他非持久存储器器件，其通常在实际执行程序代码期间使用。大容量存储设备可以被实现为硬盘驱动器或其他持久数据存储设备。处理系统2000还可以包括提供临时存储至少一些程序代码的一个或多个高速缓存存储器(未示出)，以便减少在执行期间必须从批量存储设备2010检索程序代码的次数。

输入/输出(I/O)装置被描绘为输入装置2012和输出装置2014，任选地可以耦合到数据处理系统。输入装置的示例可以包括但不限于键盘、诸如鼠标的指示装置等。输出装置的示例可以包括但不限于监视器或显示器、扬声器等。输入和/或输出装置可以直接或通过中间I/O控制器耦合到数据处理系统。

在实施方案中，输入和输出装置可以被实现为组合输入/输出装置(图20所示，虚线围绕输入装置2012和输出装置2014)。这样的组合设备的示例是触敏显示器，有时也被称为“触摸屏显示器”或简称为“触摸屏”。在这种实施例中，可以通过物理对象的移动来提供对设备的输入，例如，在触摸屏显示器上或附近的用户的触笔或手指。

网络适配器2016还可以可选地耦合到数据处理系统，以使其能够通过中间的私有或公共网络耦合到其他系统、计算机系统、远程网络设备和/或远程存储设备。网络适配器可以包括用于接收由数据处理系统2000的所述系统、设备和/或网络发送的数据的数据接收器，以及用于将数据从数据处理系统2000发送到所述系统、设备和/或网络。调制解调器、电缆调制解调器和以太网卡是可能与数据处理系统2000一起使用的不同类型的网络适配器的示例。

如图20所示，存储器元件2004可以存储应用程序2018。在多种实施方案中，应用2018可以存储在本地存储器2008中，一个或多个大容量存储设备2010或者与本地存储器和大容量存储设备。应当理解，数据处理系统2000可以进一步执行可以促进应用程序2018的执行的操作系统(未示于图20)。以可执行程序代码的形式实现的应用程序2018可以由数据处理系统2000执行，例如处理器2002。响应于执行应用，数据处理系统2000可以被配置为执行本文描述的一个或多个操作或方法步骤。

选择的例子

总之，公开在多-位DAC中应用噪声形分割技术的改善的机理。噪声形分割是指通过下列方法构建两个或多个噪声形信号(其总和等于初始数字输入信号)：将输入信号的各字分裂成两个或多个子字，并通过相应的子字DAC组转化各子字。公开的机理包括在某些时间期限内确定输入信号的一部分的振幅范围，并且当将该部分的数字的字转换为模拟值时，将用于转换的子字DAC组的数量仅限制为产生对应于评估的部分的模拟输出所需的数量，其数量根据跟踪幅度确定，并且可以小于子字DAC组的总数。将未使用的子字DAC组置于省电模式可降低功耗

例子1提供用于实施一种或多种噪声形分割技术以将提供或待提供至DAC的数字输入信号的输入字分裂为多个子字的DAC。DAC包括：多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字；和控制器，被构造为控制一种或多种噪声形分割技术的应用。控制器被构造为：确定至少一部分所述输入信号的幅度的范围；选择所述多个子字DAC组的一个或多个子字DAC组用于所述部分的输入信号的转化，所述选择的一个或多个子字DAC组对应于所述部分的输入信号的确定的振幅范围；以及限制所述部分的输入信号的转化以使用所述选择的一个或多个子字DAC组。

例子2提供根据例子1所述的DAC，其中限制所述部分的输入信号的转化以使用所述选择的一个或多个子字DAC组包括设定所述多个子字DAC组的在所述转化期间不被选择以转化为低功率模式的一个或多个子字DAC组。

例子3提供根据例子2所述的DAC，其中所述多个子字DAC组中的每个包括多个三-电平DAC单元，并且其中设定不被选择以转化为低功率模式的一个或多个子字DAC组包括设定不被选择以转化、从而从电源到地传导零电流(例如关闭那些DAC单元)的一个或多个子字DAC组的DAC单元。

例子4提供根据例子2所述的DAC，其中所述多个子字DAC组中的每个包括多个三-电平DAC单元，并且其中设定不被选择以转化为低功率模式的一个或多个子字DAC组包括确保所述多个三-电平DAC单元中的每个的b、b_bar和z开关都是打开的。

例子5提供根据例子2所述的DAC，其中当所述部分的输入信号的转化被限制以使用选择的一个或多个子字DAC组时，不选择用于转化的、和一个或多个子字DAC组中的每个相关的数字组件是打开的，好像不选择用于转化的所述一个或多个子字DAC组被选择。

例子6提供根据前面例子中任一项所述的DAC，其中限制所述部分的输入信号的转化以使用所述选择的一个或多个子字DAC组包括路由不选择用于转化的子字DAC组中的一个的输入信号(具有其中的基带部分)到选择用于转化的子字DAC组中的一个。

例子7提供根据前面例子中任一项所述的DAC，其中所述控制器被构造为通过峰值检测器测量接收指示振幅范围的数据来确定所述振幅范围。

例子8提供根据前面例子中任一项所述的DAC，其中所述控制器进一步被构造为：确定所述部分的输入信号的振幅范围是否小于阈值，其中当确定所述部分的输入信号的振幅范围小于所述阈值时，选择用于转化的所述一个或多个子字DAC组基于所述阈值来选择。

例子9提供根据例子8所述的DAC，其中所述阈值是多个阈值之一，确定所述部分的输入信号的振幅范围是否小于所述阈值包括确定所述部分的输入信号的振幅范围是否小于两个或多个所述多个阈值的阈值，和所述控制器被构造为基于所述多个阈值的最小阈值选择所述一个或多个子字DAC组用于转化，其中确定所述部分的输入信号的振幅范围小于所述阈值。

例子10提供根据例子8所述的DAC，其中所述控制器进一步被构造为：在限制所述部分的输入信号的转化以使用选择的一个或多个子字DAC组之后，确定所述输入信号的另外部分的另外振幅范围，并且当所述另外振幅范围等于或大于所述阈值时除去所述限制。

例子11提供根据例子8所述的DAC，其中所述阈值等于DAC的全尺寸的一部分。

例子12提供根据前面例子中任一项所述的DAC，其中所述DAC是多-位Σ-ΔDAC。

另外的例子提供一种控制应用一种或多种噪声形分割技术以分裂提供或待提供至DAC的数字输入信号的输入字为多个子字的方法，所述DAC包括多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字。该方法包括由根据前面例子中任一项所述的控制器进行的步骤。

另外的例子提供存储指令的匿名计算机可读存储介质，所述指令当由处理器执行时，被构造为执行控制应用一种或多种噪声形分割技术以分裂提供或待提供至DAC的数字输入信号的输入字为多个子字的方法，所述DAC包括多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字。该方法包括由根据前面例子中任一项所述的控制器进行的步骤。

另外的例子提供一种控制应用一种或多种噪声形分割技术以分裂提供或待提供至DAC的数字输入信号的输入字为多个子字的设备，所述DAC包括多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字。该设备包括用于实施根据前面例子中任一项所述的功能的构件。

改变和实施

虽然上面参照图1-20中所示的示例性实现来描述本公开的实施例，但是本领域技术人员将认识到，上述各种教导可应用于各种各样的其他实现。例如，虽然在本公开中提供的一些描述涉及温度计编码，但是这些描述同样适用于DAC中使用的其他编码方法。此外，尽管本文中提供的示例参考DAC将使用噪声形分割的8位宽数字输入转换成如上所述的3个子字，当然在其它实现中使用任何其他数量的子字DAC组进行噪声形分割。此外，尽管在图中仅示出了当前的转向DAC，但是本公开的实施例同样适用于其他电路架构，例如到开关电容器DAC。在开关电容器DAC中，未选择用于数字输入值转换的子字DAC组的DAC单元可以连接到参考电压。

本公开的实施例对于过采样或插值DAC尤其有利，例如sigma-delta DAC，因为它们的高速度。

此外，本公开的实施例对于三电平DAC是特别有利的，因为不被选择用于数字值转换的这种DAC的子字DAC组的DAC单元可能被完全关闭，导致显着的功率节省。然而，本公开的实施例可应用于使用电流转向或开关电容器器架构实现的两电平DAC。对于两级开关电容器器DAC架构，本公开的一些实施例的实现可以允许节省从参考电压提取的动态功率。对于两级电流转向DAC架构，本公开的一些实施例的实现可以允许减少动态失配误差。

此外，本公开的实施例可以用在独立DAC中以及在模数转换器(ADC)设计中的嵌入式反馈DAC中。

在某些情况下，本文所讨论的功能可适用于汽车系统、安全关键工业应用、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪器仪表高精度和其他基于数字处理的系统。

此外，上述讨论的某些实施例可以用于数字信号处理技术、用于医学成像、患者监视、医疗仪器和家庭保健。这可能包括肺监护仪、加速度计，心率监测器、起搏器等。其他应用可涉及用于安全系统的汽车技术(例如，稳定性控制系统、驾驶员辅助系统、制动系统、信息娱乐和任何种类的内部应用)。

在其他示例情况下，本公开的教导可以应用于包括有助于提高生产率，能量效率和可靠性的过程控制系统的工业市场。在消费者应用中，上述信号处理电路的教导可以用于图像处理、自动聚焦和图像稳定(例如，对于数码相机、摄像机等)。其他消费类应用可以包括用于家庭影院系统、DVD刻录机和高清电视的音频和视频处理器。

在上述实施例的讨论中，系统的组件，例如时钟、多路复用器、缓冲器和/或其他组件可以容易地被替换、替换或以其它方式进行修改，以适应特定的电路需求。此外，应当注意，使用互补的电子设备、硬件、软件等提供了不同程度的实现来实现与改进的噪声形状分割技术相关的本公开的教导。

用于实施如本文提出的包络依赖性噪声形分技术的各种系统的部分可以包括执行本文所述功能的电子电路。在一些情况下，系统的一个或多个部分可以由专门配置用于执行本文所述功能的处理器来提供。例如，处理器可以包括一个或多个应用专用组件，或者可以包括被配置为执行本文所描述的功能的可编程逻辑门。电路可以在模拟域、数字域或混合信号域中工作。在一些情况下，处理器可以被配置为通过执行存储在非暂时性计算机可读存储介质上的一个或多个指令来执行本文描述的功能。

在一个示例实施方案中，图9-20的任何数量的电路可以在相关联的电子设备的板上实现。该板可以是可以容纳电子设备的内部电子系统的各种部件的通用电路板，并且还可以为其它外围设备提供连接器。更具体地，电路板可以提供电连接，通过该电连接系统的其它部件可以电气通信。任何适当的处理器(包括数字信号处理器、微处理器、支持芯片组等)，计算机可读非暂存存储器元件等可以基于特定的配置需求、处理需求、计算机设计等。诸如外部存储器、附加传感器、用于音频/视频显示器的控制器和外围设备的其它部件可以作为插件卡通过电缆附接到板上，或者集成到板本身中。在多种实施方案中，本文描述的功能可以以在支持这些功能的结构中布置的一个或多个可配置(例如可编程))元件内运行的软件或固件的仿真形式来实现。提供仿真的软件或固件可以在包括允许处理器执行这些功能的指令的非暂时性计算机可读存储介质上提供。

在另一示例实施方案中，图9-20的电路可以实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)或实现为插件模块到电子设备的特定应用硬件。注意，实现包络依赖性噪声形分技术的本公开的特定实施例可以部分地或全部地容易地包括在片上系统(SOC)包中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号和通常的射频功能：所有这些都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并被配置为通过电子封装彼此紧密地相互作用。在多种其他实施方案中，本文提出的包络依赖性噪声形分割技术的功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体中的一个或多个硅芯中实现芯片化。

还必须注意，本文概述的所有规格、尺寸和关系(例如，处理器的数量、逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，这样的信息可以相当大地变化。这些规范仅适用于一个非限制性实例，因此，它们应被解释为如此。在前面的描述中，已经参考特定处理器和/或部件布置描述了示例性实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，描述和图被认为是说明性的而不是限制性的。

注意，通过本文提供的许多示例，交互可以用两个、三个、四个或更多个电气部件来描述。然而，这仅仅是为了清楚和示例的目的而实现的。应当理解，可以以任何合适的方式来巩固该系统。沿着类似的设计替代方案，图9-20中所示的组件，模块和元件中的任何一个可以以各种可能的配置组合，所有这些配置都清楚地在本说明书的广泛范围内。在某些情况下，仅通过参考有限数量的电气元件来描述给定的一组流的一个或多个功能可能更容易。应当理解，图9-20的电路及其教导是易于扩展的并且可以容纳大量组件以及更复杂/复杂的布置和配置。因此，所提供的实施例不应该限制范围或抑制潜在地应用于无数其他架构的电路的广泛教导。

注意，在本说明书中，对“一个实施例”、“示例实施例”、“实施例”、“另一实施例、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中所包括的各种特征(例如，元件、结构、模块、部件、步骤、操作、特性等)旨在意味着任何这样的特征被包括在本公开的一个或多个实施例中，但是可以或可以不必须在相同的实施例中组合。

同样重要的是要注意，这里提出的与包络依赖噪声形分割技术相关的功能仅仅是图9-16所示系统中可能执行的或可能的功能。这些操作中的一些可以在适当的情况下被删除或去除，或者这些操作可以在不脱离本公开的范围的情况下被修改或改变。此外，这些操作的时间可能会相当大的改变。上述业务流程是为了举例和讨论的目的而提供的。本文描述的实施例提供了实质的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、年表、配置和定时机制。

可以为本领域技术人员确定许多其它改变、替换、变化、改变和修改，并且本公开旨在涵盖落入所附的范围内的所有这样的改变、替换、变化、改变和修改的权利要求。

虽然权利要求以美国专利商标局之前使用的格式呈现为单依赖格式，但是应当理解，任何权利要求可以依赖于并与之前的任何相同类型的权利要求组合，除非在技术上是不可行的。

注意，上述装置的所有可选特征也可以针对本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (18)

1.一种数模转换器DAC，用于实施一种或多种噪声形分割技术以将提供或待提供至DAC的数字输入信号的输入字分裂为多个子字，所述DAC包括：

多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字；和

控制器，被构造为：

确定至少一部分所述输入信号的幅度的范围；

选择所述多个子字DAC组的一个或多个子字DAC组用于所述部分的输入信号的转化，所选择的一个或多个子字DAC组对应于所述部分的输入信号的确定的振幅范围；以及

限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组，

其中限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组包括：设定所述多个子字DAC组的不被选择以转化的一个或多个子字DAC组为在所述转化期间处于低功率模式。

2.根据权利要求1所述的DAC，其中所述多个子字DAC组中的每个包括多个三电平DAC单元，并且其中设定不被选择以转化的一个或多个子字DAC组为处于低功率模式包括：设定不被选择以转化的一个或多个子字DAC组的DAC单元以从电源到地传导零电流。

3.根据权利要求1所述的DAC，其中所述多个子字DAC组中的每个包括多个三电平DAC单元，并且其中设定不被选择以转化的一个或多个子字DAC组为处于低功率模式包括：确保所述多个三电平DAC单元中的每个的b、b_bar和z开关都是打开的。

4.根据权利要求1所述的DAC，其中当所述部分的输入信号的转化被限制以使用所选择的一个或多个子字DAC组时，与不选择用于转化的一个或多个子字DAC组中的每个相关的数字组件操作为如同不选择用于转化的所述一个或多个子字DAC组被选择一样。

5.根据权利要求1所述的DAC，其中限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组包括：将不选择用于转化的子字DAC组中的一个的输入信号路由到选择用于转化的子字DAC组中的一个。

6.根据权利要求1所述的DAC，其中所述控制器被构造为通过接收指示峰值检测器测量的振幅范围的数据来确定所述振幅范围。

7.根据权利要求1所述的DAC，其中所述控制器进一步被构造为：

确定所述部分的输入信号的振幅范围是否小于阈值，

其中当确定所述部分的输入信号的振幅范围小于所述阈值时，被选择用于转化的所述一个或多个子字DAC组基于所述阈值来选择。

8.根据权利要求7所述的DAC，其中：

所述阈值是多个阈值之一，

确定所述部分的输入信号的振幅范围是否小于所述阈值包括：确定所述部分的输入信号的振幅范围是否小于所述多个阈值中的两个或多个的阈值，和

所述控制器被构造为基于所述多个阈值的最小阈值选择所述一个或多个子字DAC组用于转化，其中确定所述部分的输入信号的振幅范围小于所述阈值。

9.根据权利要求7所述的DAC，其中所述控制器进一步被构造为：

在限制所述部分的输入信号的转化以使用选择的一个或多个子字DAC组之后，确定所述输入信号的另外部分的另外振幅范围，并且当所述另外振幅范围等于或大于所述阈值时除去所述限制。

10.根据权利要求7所述的DAC，其中所述阈值等于DAC的全尺寸的一部分。

11.根据权利要求1所述的DAC，其中所述DAC是多位Σ-ΔDAC。

12.一种控制应用一种或多种噪声形分割技术以分裂提供或待提供至数模转换器DAC的数字输入信号的输入字为多个子字的方法，所述DAC包括多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字，该方法包括：

确定至少一部分所述输入信号的幅度的范围；

选择所述多个子字DAC组的一个或多个子字DAC组用于所述部分的输入信号的转化，所选择的一个或多个子字DAC组对应于所述部分的输入信号的确定的振幅范围；以及

限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组，

其中限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组包括：设定所述多个子字DAC组的不被选择以转化的一个或多个子字DAC组为在所述转化期间处于低功率模式。

13.根据权利要求12所述的方法，其中所述多个子字DAC组中的每个包括多个三电平DAC单元，并且其中设定不被选择以转化的一个或多个子字DAC组为处于低功率模式包括：关闭不选择用于转化的一个或多个子字DAC组的DAC单元。

14.根据权利要求12所述的方法，其中所述多个子字DAC组中的每个包括多个三电平DAC单元，并且其中设定不被选择以转化的一个或多个子字DAC组为处于低功率模式包括：确保所述多个三电平DAC单元中的每个的b、b_bar和z开关都是打开的。

15.根据权利要求12所述的方法，其中限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组包括：将不选择用于转化的子字DAC组中的一个的输入信号路由到选择用于转化的子字DAC组中的一个。

16.根据权利要求12所述的方法，还包括确定是否所述部分的输入信号的振幅范围小于阈值，其中当确定所述部分的输入信号的振幅范围小于所述阈值时，被选择用于转化的所述一个或多个子字DAC组基于所述阈值来选择。

17.根据权利要求16所述的方法，还包括：确定所述输入信号的另外部分的另外振幅范围，并且当所述另外振幅范围等于或大于所述阈值时除去所述限制。

18.一种控制应用一种或多种噪声形分割技术以分裂提供或待提供至数模转换器DAC的数字输入信号的输入字为多个子字的设备，所述DAC包括多个子字DAC组，其中各子字DAC组被构造为转化从各输入字分裂的所述多个子字的不同子字，该设备包括：

确定至少一部分所述输入信号的幅度的范围的构件；

构件，用于选择所述多个子字DAC组的一个或多个子字DAC组用于所述部分的输入信号的转化，所选择的一个或多个子字DAC组对应于所述部分的输入信号的确定的振幅范围；以及

构件，用于限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组，其中限制所述部分的输入信号的转化以使用所选择的一个或多个子字DAC组包括：设定所述多个子字DAC组的不被选择以转化的一个或多个子字DAC组为在所述转化期间处于低功率模式。

Images