CN111327316B - 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器 - Google Patents

改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器 Download PDF

Info

Publication number
CN111327316B
CN111327316B CN201911278615.XA CN201911278615A CN111327316B CN 111327316 B CN111327316 B CN 111327316B CN 201911278615 A CN201911278615 A CN 201911278615A CN 111327316 B CN111327316 B CN 111327316B
Authority
CN
China
Prior art keywords
stub
forward path
generation system
analog
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911278615.XA
Other languages
English (en)
Other versions
CN111327316A (zh
Inventor
S·P·延德鲁里
柴田肇
C·W·曼格斯多尔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN111327316A publication Critical patent/CN111327316A/zh
Application granted granted Critical
Publication of CN111327316B publication Critical patent/CN111327316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H03M1/0629—Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器。公开用于连续时间和混合ADC中的残余产生系统。示例残余产生系统包括：至少一个存根滤波器，被配置为基于模拟输入来生成修改后的模拟输入；以及量化器，被配置为基于由滤波器生成的修改后的模拟输入来生成前馈DAC的数字输入。前馈DAC被配置为基于由量化器产生的数字输入来产生前馈路径模拟输出，并且该系统可以进一步被配置成基于前馈路径模拟输出来产生残余信号。提供一个或多个存根滤波器(在被量化器量化之前对模拟输入进行滤波)有利地允许阻塞信号在被量化器采样和混叠之前被衰减。

Description

改善连续时间残余产生的模数转换器中阻塞信号公差的存根 滤波器
技术领域
本公开总体上涉及模数转换器，并且更具体地，涉及采用连续时间残余产生的模数转换器。
背景技术
诸如温度、压力、声音或光之类的真实模拟信号通常会转换为数字表示形式，可以在现代数字信号处理系统中轻松处理。将模拟输入信号转换为数字输出信号的电路称为模数转换器(ADC)。ADC可以将代表现实现象(例如温度、压力、声音或光)的模拟电信号转换为数字信号，以进行数据处理。
ADC在很多地方都可以找到，例如宽带通信系统、音频系统、接收器系统等，并且广泛用于通信、能源、医疗保健、仪器和测量、电机和电源控制、工业自动化以及航空航天/国防。例如，天线可以基于在空中携带信息/信号的电磁波来产生模拟信号。然后可以将天线产生的模拟信号作为输入提供给ADC，以产生用于进一步处理的数字输出信号。在另一示例中，在精密测量系统中，电子设备可以设置有一个或多个传感器以进行测量，并且这些传感器可以生成模拟信号。然后可以将模拟信号作为输入提供给ADC，以生成数字输出信号以进行进一步处理。
设计ADC是一项艰巨的任务，因为每种应用在速度、性能、功耗、成本和尺寸方面可能都有不同的需求。随着需要ADC的应用的增长，对准确可靠的转换性能的需求也越来越大。
发明内容
在一个方面中，提供了一种用于模数转换器(ADC)的连续时间阶段的残余产生系统，该系统包括：前向路径；前馈路径，包括量化器；和所述前向路径和所述量化器的输入处的一个或多个存根滤波器。
在其他方面中，提供一种用于模数转换器(ADC)的连续时间阶段的残余产生系统，该系统包括：一个或多个存根滤波器，用于基于模拟输入来生成修改后的模拟输入；量化器，用于基于所述修改后的模拟输入来生成前馈数模转换器(DAC)的数字输入；前馈DAC，用于基于由所述量化器生成的数字输入来生成前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出来生成残余信号。
在其他方面中，提供了一种在残余产生模数转换器中产生残余信号的方法，该方法包括：应用一个或多个存根滤波器以基于模拟输入来生成修改后的模拟输入，所述一个或多个存根滤波器被配置为衰减感兴趣带宽之外的信号；基于所述修改后的模拟输入来生成数字输入；基于所述数字输入来生成前馈路径模拟输出；和基于所述前馈路径模拟输出来生成残余信号。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1A是常规连续时间残余产生系统的说明性系统图。
图1B是不归零数模转换器(DAC)脉冲的图示。
图1C是具有sinc滤波器和理想低通滤波器幅度响应的示例DAC输出频谱的图示；
图2是根据本公开的一些实施例的具有一个或多个存根过滤器的残余产生系统的说明性系统图；
图3是根据本公开的一些实施例的具有单独存根滤波器和开关的残余产生系统的说明性系统图；
图4是根据本公开的一些实施例的具有两个存根滤波器的残余产生系统的说明性系统图；
图5至图7示出了根据本公开的各种实施例的一个或多个存根滤波器的频率响应图。
图8是示出根据本公开的一些实施例的用于产生残余信号的方法的流程图。
具体实施方式
综述
连续时间(CT)残余产生系统在高性能和高速ADC中越来越受欢迎，部分原因是其固有的抗混叠和实现高采样率的潜力。然而，这种系统中的抗混叠性能取决于所应用的带外阻塞信号的幅度水平较低(如本领域中所使用的，术语“阻塞信号”是指在所需信号所在的带宽之外存在的任何信号)。较大的阻塞信号会导致残余信号(或简称为“残余”)超过ADC的满量程，使ADC过载并降低其性能。因此，此类ADC的阻塞信号公差(例如根据ADC能够承受而不会带来负面后果的最大阻塞幅度进行量化)被限制为较低的值。
本公开的实施例提供了用于使用存根滤波器来改善采用CT残余产生系统的ADC的阻塞信号公差的机制。本文描述的机制可以适用于CT以及混合(即部分CT，部分离散时间(DT))ADC，并且可以在各种类型的架构的ADC中实现，例如流水线ADC，多级噪声整形(MASH)ADC，电压控制器振荡器(VCO)ADC和利用残余信号的产生和处理的其他ADC。本文描述的某些机制对于高性能和高速转换器应用可能特别有吸引力。本公开的一个方面提供了一种用于ADC的CT阶段中的残余产生系统，该系统包括至少一个存根滤波器，其被配置为根据过滤器(或残余产生系统)的模拟输入生成修改后的模拟输入，和量化器，其被配置为基于由滤波器生成的修改后的模拟输入来生成前馈DAC的数字输入。前馈DAC被配置为基于由量化器生成的数字输入来生成前馈路径模拟输出，并且系统可以进一步被配置为基于前馈路径模拟输出来生成残余信号。提供一个或多个对模拟输入进行量化之前对模拟输入进行滤波的存根滤波器，有利地允许阻塞信号在被量化器采样和混叠之前被衰减。另外，本文所述的残余产生系统中的至少一些可以以相对较小的设计和功耗开销来实现。
本公开的系统、方法和设备每个都具有几个创新方面，没有任何一个单独地负责本文公开的所有期望属性。在以下描述和附图中阐述了本公开中描述的主题的一种或多种实现方式的细节。
如本领域的技术人员将认识到的，如本文所述，本公开的至少一些方面，特别是涉及在发生量化之前应用一个或多个存根滤波器的残余产生的至少一些方面，可以体现在本文的各种方式中–例如作为方法、系统、计算机程序产品或计算机可读存储介质。因此，本公开的方面可以采取完全硬件实施例、完全软件实施例(包括固件、常驻软件、微代码等)或组合软件和硬件方面的实施例的形式，这些方面在本文中通常都可以统称为“电路”、“模块”或“系统”。”可以将本公开中描述的至少一些功能实现为由一台或多台计算机的一个或多个硬件处理单元(例如一个或多个微处理器)执行的算法。在各种实施例中，本文描述的每种方法的不同步骤和步骤的一部分可以由不同的处理单元执行。此外，本公开的方面可以采取体现在一个或多个计算机可读介质中的计算机程序产品的形式，所述计算机可读介质优选地是非暂时性的，在其上体现了(例如存储)计算机可读程序代码。在各种实施例中，这样的计算机程序可以例如被下载(更新)到现有设备和系统(例如现有的ADC和/或其控制器等)，或者在制造这些设备和系统时被存储。
以下详细描述给出了特定某些实施例的各种描述。但是，本文所述的创新可以以多种不同的方式体现，例如，如权利要求书或所选示例所定义和涵盖的那样。在以下描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比图中示出的更多的元件和/或图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
该描述可以使用短语“在一实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。除非另有说明以描述共同的对象，否则序数形容词“第一”、“第二”和“第三”等的使用仅表示正在引用相同对象的不同情况，而并非意图暗示如此描述的对象必须在时间、空间、等级或任何其他方式上以给定的顺序。使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面，以将其工作的实质传达给本领域其他技术人员。术语“基本上”、“大约”、“大概”等可用于通常指的是基于本文所述或本领域已知的特定值的上下文，在目标值的+/-20％之内。
根据以下描述和权利要求，本公开的其他特征和优点将是显而易见的。
ADC的基础知识和残余信号的挑战
ADC是将模拟信号承载的连续物理量转换为代表该量幅值的数字(或转换为承载该数字量的数字信号)的电子设备。转换涉及对模拟输入信号的量化，即将输入值从连续的一组模拟值映射到输出值中可数的较小的一组数字值的映射，因此会引入少量误差。通常，量化是通过对模拟输入信号进行周期性采样来进行的。结果是一系列数字值(即，数字信号)，其表示将CT和连续幅度模拟输入信号转换为DT和离散幅度数字信号。可以通过以下应用要求来定义ADC：带宽(它可以正确转换为数字信号的模拟信号的频率范围)和分辨率(最大模拟信号可以划分为数字信号并以数字信号表示的离散电平数)。ADC还具有用于量化ADC动态性能的各种规格，包括信噪比(SNR)、信噪比和失真比(SINAD)、有效位数(ENOB)、总谐波失真(THD)、总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计，可以根据应用要求和性能规格进行选择。
如上所述，基于CT残余产生系统的ADC在各种应用中越来越受欢迎。常规CT残余产生系统100的示例在图1A中示出。如图1A所示，CT模拟输入x(t)102被发送到两个不同的路径。第一路径(可以称为“前馈”路径)包括级联的量化器104和前馈DAC 106。第二路径(可以称为“前馈”路径)包括CT模拟传递函数，H(s)，108。CT模拟输入x(t)102被应用于前向路径中的CT模拟传递函数H(s)108，并且被应用于实现量化器104的N位ADC和实现前馈DAC 106的N位DAC的级联，在前馈路径中以fck的采样速率计时。减法器110然后从DAC 106的输出xq(t)，114减去传递函数H(s)108的输出112，以产生残余信号xr(t)，116。然后处理例如由放大器AMP1，118滤波和放大的残余信号，并且处理后的残余信号120提供给ADC(图1A中未示出)的后续阶段。
通常，例如在CT流水线ADC的情况下，传递函数H(s)108是CT模拟延迟的传递函数。前馈DAC 106通常是非归零(NRZ)DAC，并且可以处于电压模式或电流模式，但是通常是后者。在这种情况下，DAC 106输出一个NRZ电流脉冲，其示例在图1B中显示为DAC脉冲122，该脉冲持续一个时钟周期Tck，并且具有与最低有效位(LSB)的电流ILSB成比例的幅度(电流ILSB也在图1A中在DAC 106上方指示)。
DAC 106的输出处的示例频谱被示为图1C的频谱130。这样的频谱可以例如通过以4位量化器分辨率将频率fin＝0.125Hz(fck＝1Hz)的单音输入施加到图1A的系统来获得。如图1C所示，输出频谱130包括信号分量132、宽带量化误差134、以及由量化器104中的采样操作创建的nfck±fin(其中n是整数)的图像/别名136。如图1B所示，DAC 106的NRZ脉冲形状122提供sinc滤波器传递函数，通过sinc(fTck)138对频谱进行整形，如图1C中的细虚线所示。这在某种程度上使图像136和量化误差134的高频分量衰减。Sinc传递函数在fck的整数倍处具有零点，因此，与没有零点的DAC图像136相比，它更强烈地衰减了更接近零点的DAC图像136。如果图像没有被充分衰减，则图1A中减法器110的输出处的残余xr(t)116的幅度可能会使随后的ADC阶段过载。例如，在具有一阶低通残余放大器AMP1118的示例CT流水线ADC的低频增益(也称为“DC增益”)为8的情况下，DAC图像136必须相对于信号分量132衰减至少17dB，以将处理后的输出残余信号120的幅度保持在合理范围内。对于NRZDAC脉冲(带有Sinc滤波器)，此要求将最大输入频率(因此ADC输入带宽)限制为fck/8。相反，对于给定的输入带宽fBW，需要以至少2的过采样率(OSR)对ADC进行过采样。数字输出的过采样性质会给后端数字处理模块带来明显的功耗损失。
如前所述，在产生残余信号方面的改进将是所希望的。
改善的残余产生系统
本公开的实施例提出了用于基于使用至少一个存根滤波器来产生ADC的CT残余产生阶段的残余信号的系统和方法，该残余滤波器可以在前馈路径中对模拟输入进行处理之前对其进行滤波，因此，可以在前馈路径中对阻塞信号进行采样和量化之前将其衰减，从而提高了阻塞信号公差，这对于频率在fck附近和fck的倍数的阻塞信号尤其重要。使用此类滤波器时生成的残余信号可以简化处理残余信号的ADC后续模块的设计，并可以降低后端数字处理模块的功耗以及CT残余产生系统本身的功耗。
图2是根据本公开的一些实施例的具有至少一个存根过滤器的残余产生系统的说明性系统图。系统200可用作任何合适的多级ADC的CT阶段中的残余生成器，例如CT和混合ADC，在各种类型的架构中实现，例如流水线ADC、MASH ADC、VCO ADC和其他利用残余信号的ADC。
如图2所示，CT模拟输入x(t)202最终被发送到两个不同的路径-前向路径(图2中用实线箭头表示)和前馈路径(图2中用虚线箭头表示)。在下面的附图中，前馈路径用实心箭头表示，因为对于所有当前图，图2阐明了哪个路径是前向路径，哪个路径是前馈路径。如图2进一步所示，系统200与图1所示的系统100相似，因为它可以包括量化器204(在图2中标记为“A/D”以指示发生了模数转换)、前馈DAC 206(在图2中标记为“D/A”以指示发生了数模转换)、前向路径传递函数(TF)208(例如可能会有所延迟)、减法器210和、放大器218。在本公开的各种实施例中，除非另外说明，否则这些元件可以分别类似于量化器104、前馈DAC106、前向路径传递函数108、减法器110和放大器118，如参考图1所述。类似地，图2还示出前向路径传递函数208的输出212、DAC 206的输出xq(t)214、残余信号xr(t)216和放大的残余信号220，分别类似于前向路径传递函数108的输出112、DAC 106的输出xq(t)114、残余信号xr(t)116和放大的残余信号120，参考图1描述。除非另有说明，否则假定类似于图2中所示的对应元素的图1中的元素的描述适用于图2，因此，为了简洁起见，这里不完整重复。从量化器204到DAC 206提供的数字输入228在图1中未特别标记，但在图2中标记。
与图1相反，图2中所示的系统200进一步包括一个或多个存根滤波器(SF)222，其设置在前向路径和前馈路径的输入224处(即，在前向路径和量化器204的输入处)。尽管在图2中在输入节点224之前示出，但是在一些实施例中，所述一个或多个存根滤波器222可以被认为部分地在前馈路径中并且部分地在前向路径中实现。图2还示出了所述一个或多个存根滤波器222可以修改模拟输入202以生成修改后的模拟输入226，然后将其提供给前馈路径(例如，提供给量化器204)，并且还提供给前向路径(例如，经过TF208)。因此，如下文更详细地描述，前馈路径中使用的输出226是滤波的模拟输出，所述一个或多个存根滤波器222被配置为基于模拟输入202生成，该滤波的输出由量化器204使用，以产生提供给前馈DAC 206的数字输入228(例如，N位fck-速率输出数据)，量化器204和DAC 206都用时钟信号fck计时，如图2示意性所示。反过来，前馈DAC206将基于量化器204生成的数字输入228生成前馈路径模拟输出214，减法器210将根据前馈路径模拟输出214产生残余信号216。
给定的存根滤波器222(有时也称为“存根”或“谐振存根”)是仅在一端(例如，图3所示的一端301)连接的传输线或波导(即一部分或一部分导电材料)的一部分。存根的其他自由端(例如，图3中所示的端303)可能保持开路或短路状态。在各种实施例中，可以用任何类型的传输线架构来实现任何存根滤波器222，例如但不限于同轴电缆、带状线或平行导体线。本公开的实施例基于以下认识：为了提高CT残余产生系统的阻塞信号公差，特别是对于具有围绕频率fck及其倍数的分量的输入202，可以包含阻塞信号的模拟输入202可以在对输入进行采样和混叠的过程中对所述模拟输入进行量化之前被修改为衰减的所述阻塞信号。本公开的实施例还基于以下认识：通过适当地设计存根222，这样的元件可以充当频率选择滤波器，并且可以被配置为以fck的各种倍数衰减输入信号202的内容(即，可以将所述一个或多个存根滤波器222设计为在fck的多个倍数处具有陷波)，有利地衰减或完全消除了至少一些不希望的阻塞信号。为此，存在可以实现所述一个或多个存根滤波器222的几种方式，这里参考图3和图4所示的系统200的各种示例实现来例示其中的一些。具有与图2中所示的附图标记相同的附图标记的意图是示出与图2中所示的那些类似的元件，从而不必对于图3和图4中的每一个都重复参考图2为那些元件提供的描述。
在一些实施方案中，所述一个或多个存根滤波器222可以包括单独存根滤波器222。这种过滤器的一个示例在图3中被示为存根滤波器322。图3示出了残余产生系统300，其为残余产生系统200的一个示例。如图3所示，存根滤波器322可以具有第一端301和第二端303。第一端301可以耦合到前向路径和前馈路径的输入端224。第二端303可以保持开路。
在一些实施方案中，残余产生系统300可以包括可选的开关305，其连接在存根滤波器322的第一端301和输入节点224之间。开关305可以包括具有一个或多个状态的任何合适的切换构件，其中，取决于状态在开关305中，存根滤波器322可以电连接到输入224，并且因此能够修改模拟输入202以生成修改后的模拟输入226，以提供给前向和前馈路径，或者与输入224断开连接，因此不能对模拟输入202进行所述修改。图3使用虚线示意性地示出了开关305的“闭合”位置，指示在一些实施例中，这种“闭合开关”位置可以表示开关305将存根滤波器322连接到输入224的状态。图3还示出了虚线以示意性地示出开关305的“断开”位置，指示在某些情况下在实施例中，这样的“断开开关”位置可以表示开关305使存根滤波器322与输入224断开连接的状态。
假设存根滤波器322连接到输入224，则存根滤波器322引入的延迟将影响模拟输入信号202的哪些频率被衰减。例如，在某些实施例中，存根滤波器322可以被设计为具有Tck/4的延迟，其中，Tck再次是驱动量化器204和前馈DAC 206的时钟的时钟周期。换句话说，存根滤波器322可以将Tck/4的群延迟引入到残余产生系统300的前馈路径中。这样的存根滤波器将在fck的奇数倍处具有缺口(即，这样的单独存根滤波器322在fck、3fck、5ffck等处具有缺口)。这将有利地以fck的这些奇数倍衰减输入信号202中的阻塞信号，从而导致修改后的模拟输入信号226。在其他实施例中，存根滤波器322可设计为具有Tck/2的延迟(换句话说，存根滤波器322可以将Tck/2的群延迟引入到残余产生系统300的前馈路径中)，这将导致存根滤波器322在fck的某些偶数倍处具有缺口(即，例如，单独存根滤波器322将在2fck、6fck、10fck等处具有缺口)。这将有利地以fck的这些偶数倍衰减输入信号202中的阻塞信号，从而导致修改后的模拟输入信号226。在某些实施例中，由给定的存根滤波器引入的延迟取决于存根的导电部分的长度，并且因此可以由其来控制。
在可能希望衰减奇数频率的阻塞信号和至少某些偶数频率的阻塞信号的实施例中，可以使用两个存根滤波器。这样的实施例在图4中示出，示出了具有两个存根滤波器222的残余产生系统400(这是残余产生系统200的示例)，示出为第一存根滤波器422-1和第二存根滤波器422-2。尽管未在图4中具体标记，但根据上面提供的说明，每个存根滤波器422的一端与输入224耦合，另一端保持断路。如果存根滤波器422之一被设计成具有0.25Tck的延迟，而另一个则被设计成具有0.5Tck的延迟，则这些滤波器的组合将允许生成修改的输入信号226，其中频率为fck、2fck、3fck、5fck、6fck、7fck、9fck、10fck等的信号分量被衰减。图5示出了曲线图500，其示出了被实现为单个短线(短线)的存根滤波器222的频率响应和被实现为两个短线(实线)的存根滤波器222的频率响应。在图5中，水平轴示出频率，而垂直轴示出衰减。如图5所示，单个存根的频率响应(即，图5中所示的虚线)在fck(图5中所示的点502)、3fck(图5中所示的点506)、5fck(图5中所示的点508)处(依此类推(其他频率未在图5中显示)，即fck的奇数倍)具有混叠抑制/缺口。虽然这有助于提高系统的阻塞信号公差，第二个最重要的别名频段2fck仍然丢失。使用两个存根滤波器对此有帮助，从图5中也可以看出，两个存根滤波器222的频率响应(即图5中的实线)在fck(图5中所示的点502)、2fck(图5中所示的点504)、3fck(图5中所示的点506)、5fck(图5中所示的点508)处具有混叠抑制/缺口。
尽管未在图4中具体显示，但在其他实施例中，可以添加其他存根滤波器来衰减其他频率(例如4fck、8fck等)的信号分量。
此外，在一些实施例中，可以实现具有相同延迟的多个存根滤波器。例如，在一些实施例中，可以实现每个具有0.25Tck的延迟的多个存根滤波器。与更少数量的滤波器相比，这样的实施例可以提供增加在这些存根滤波器的切口处的衰减的优点。这在图6中被描绘，示出了曲线图600，其中用线602示出了单独存根滤波器的频率响应，以及被设计为具有相同延迟(例如，两个存根滤波器被配置为在fck处具有缺口)的两个存根滤波器对的组合频率响应，由线604示出。曲线图600示出，如果使用一对存根滤波器，则可以增加由单独存根滤波器的陷波提供的最大衰减，在线602上显示为点606，图6中示出的后者在线604上具有点608，从而最大衰减量增大。类似于图5，在图6中，水平轴示出频率，而垂直轴示出衰减。
因此，一般而言，在本公开的各种实施例中，可以连接至输入端224的任意数量的一个或多个存根滤波器222可以用于以fck的多个倍数衰减信号分量。在实施例中，当使用多个存根滤波器222时，修改后的模拟信号226中的结果效果是每个单独滤波器的效果的线性组合。例如，用具有在fck的奇数倍处(例如，在fck、3fck、5fck等)的陷波的第一滤波器和具有在2fck、6fck、10fck等处的缺口的第二滤波器来实现两个滤波器222，如以上针对图4的示例所解释的，这将导致施加到输入信号202的组合滤波是在这两个滤波器的缺口的组合处的这种信号分量被衰减。
此外，尽管未在图中具体示出，但是在实施多个存根滤波器222的实施例中，可以采用与参照图3描述的开关机构相似的切换机制，以选择性地接通和断开各个存根滤波器222中的一个(即，多个存根滤波器222中的各个可以根据特定实现的需要连接到输入224或从其断开连接)。这样的切换机制可以有利地使施加到信号202的所得滤波的缺口是可编程的。
更进一步地，在各种实施例中，可以选择一个或多个存根222中的每一个的阻抗以实现频谱中的切口的期望宽度。图7示出具有一个阻抗例如25欧姆(图7中所示的线702)的存根滤波器的切口的宽度可以大于具有更大阻抗(例如50欧姆)的存根滤波器的切口的宽度(图7中所示的线704)。类似于图5，在图7中，水平轴示出频率，而垂直轴示出衰减。在一些实施例中，可以通过控制(即，仔细选择)某些设计参数，例如用于实现短截线的导电材料的物理尺寸、导电材料的间距、在导电材料之间使用的非导电材料的类型，来控制基于传输线的存根滤波器的特性阻抗。
产生残余信号的示例方法
图8是示出了根据本公开的一些实施例的，用于使用如本文所述的一个或多个存根滤波器来产生残余信号的方法800的流程图。该方法可用于实现至少一个CT残余产生阶段(实现在量化之前的滤波器)的任何残余产生ADC，如本文所述。针对特定残余产生元件/系统描述了概述的方法。本公开预见到，如本文所述，相同的方法可以应用于可能存在于ADC中的其他残余产生系统(例如转化其他阶段的残余产生系统)，以减少具有高幅度的阻塞信号的负面影响。
如图8所示，方法800可以从步骤802开始，其中一个或多个存根滤波器被应用于模拟输入以生成修改后的模拟输入(“输入”到残余产生系统的其余部分；或者换句话说，生成经过滤波的模拟输出，因为它是来自一个或多个存根滤波器的“输出”)。在步骤802中应用的一个或多个存根滤波器可以是本文描述的任何存根滤波器222，其被配置为基于模拟输入202来生成修改后的模拟输入226。
在步骤804中，可以基于在步骤802中生成的修改后的模拟输入来生成数字输入。可以使用在此描述的任何量化器204来实现步骤804，其中，量化器204将通过量化所述一个或多个存根滤波器222的修改后的模拟输入226，为前馈DAC 206生成数字输入228。
在步骤806中，可以基于在步骤804中生成的数字输入来生成前馈路径模拟输出。可以使用在此描述的任何DAC 206来实现步骤806，其中DAC206将基于由量化器204生成的数字输入228生成前馈路径模拟输出214。
在步骤808中，可以基于在步骤806中生成的前馈路径模拟输出来生成残余信号。在步骤808中生成的残余信号可以是如本文所述的残余信号216(减法器210基于前馈路径模拟输出214以及前向路径模拟输出212生成)或这种残余信号的放大形式，即由放大器218产生的残余信号220。
示例残余产生设备
在一些实施例中，残余产生设备可包括第一阶段，其包括至少一个被构造成产生残余信号的残余产生电路或系统，以及第二阶段，其被构造成处理从第一阶段接收的残余信号。可以将第一阶段的残余信号注入第二阶段，以便在那里进行进一步处理。例如，残余信号可以由第二阶段数字化。
第一阶段的残余产生电路可以包括用于数字化模拟输入以产生数字输出的装置。这种手段的示例包括本文描述的量化器，其中提供给量化器的模拟输入是本文描述的任何存根滤波器的经滤波的模拟输出(即，修改后的模拟输入)。第一阶段还可以包括用于在将残余信号提供给第二阶段之前对其进行放大和/或滤波的装置。这样的装置的例子包括本文所述的级间放大器，例如图2-4所示的放大器。
该设备可以是CT或混合ADC，其实现了至少一个残余产生阶段/系统，该残余产生阶段/系统如参照图2-4中的任何一个所描述地实现。
选择例子
以下段落提供了本文公开的实施例的各种选择例子。
例子1提供用于ADC的CT阶段中的残余产生系统，该系统包括：前向路径；前馈路径，包括量化器；和一个或多个存根滤波器，设置在前向路径和量化器的输入处。
例子2提供根据例子1的残余产生系统，其中所述一个或多个存根滤波器被配置为通过修改对所述残余产生系统的模拟输入来产生修改后的模拟输入。
例子3提供根据例子1或2的残余产生系统，还包括前馈DAC(包括在前馈路径中)和减法器。
例子4提供根据例子3的残余产生系统，其中量化器被配置为将所述修改后的模拟输入数字化以生成数字输出，前馈DAC被配置为基于来自所述量化器的数字输出来生成前馈路径模拟输出，前向路径被配置为将前向路径传递函数应用于所述修改后的模拟输入以生成前向路径模拟输出，并且减法器被配置为基于所述前向路径模拟输出和所述前馈路径模拟输出来产生残余信号。
例子5提供根据前述例子中任一个的残余产生系统，其中一个或多个存根滤波器中的每个都是传输线部分，仅在一端连接。
例子6提供根据例子5的残余产生系统，其中对于所述一个或多个存根滤波器中的每个，未连接的一端(即自由端)是开路端。
例子7提供根据前述例子中任一个的残余产生系统，还包括切换构件，被配置为在第一状态和第二状态之间切换。当所述切换构件处于所述第一状态时，所述一个或多个存根滤波器电连接到所述前向路径和所述量化器的输入(即能够将模拟输入修改为残余产生系统，以生成用于量化器和前向路径的修改后的模拟输入)。当所述切换构件处于所述第二状态时，所述一个或多个存根滤波器从所述前向路径和所述量化器的输入电断开(即不能将模拟输入修改为残余产生系统，从而将模拟输入提供给前向路径和量化器，而无需由所述一个或多个存根滤波器进行修改)。
例子8提供根据前述例子中任一个的残余产生系统，其中所述一个或多个存根滤波器包括多个存根滤波器，并且所述系统还包括切换构件，被配置为选择性地将所述多个存根滤波器中的任何一个与所述前向路径和所述量化器的输入连接或断开(电连接)。当给定的存根滤波器连接到前向路径和量化器的输入时，能够将模拟输入修改为残余产生系统，以便修改后的模拟输入提供到量化器和前向路径。当给定的存根与前向路径和量化器断开时，它不能进行上述修改。
例子9提供根据例子1-8中任一个的残余产生系统，其中所述一个或多个存根滤波器包括单独存根滤波器。
例子10提供根据例子9的残余产生系统，其中单独存根滤波器被设计为具有基本0.25/fck(或基本Tck/4)的传播延迟，其中fck是所述前馈路径中的时钟速率(即时钟频率或驱动量化器和前馈DAC的时钟的采样率/频率)并且其中Tck＝1/fck。
例子11提供根据例子9或10的残余产生系统，其中单独存根滤波器被配置为通过在模拟输入内衰减fck奇数倍的信号来修改模拟输入到残余产生系统(即单独存储根滤波器可在fck、3fck、5fck等处有缺口)。
例子12提供根据例子9的残余产生系统，其中单独存根滤波器被设计为具有基本0.5/fck(或基本Tck/2)的传播延迟，其中fck是所述前馈路径中的时钟速率(即时钟频率或驱动量化器和前馈DAC的时钟的采样率/频率)并且其中Tck＝1/fck。
例子13提供根据例子9或12的残余产生系统，其中单独存根滤波器被配置为通过在模拟输入内衰减fs的一个或多个(一些非全部)偶数倍的信号来修改模拟输入到残余产生系统(即单独存储根滤波器可在2fck、6fck、10fck等处有缺口)。
例子14提供根据例子1-8中任一个的残余产生系统，其中一个或多个存根滤波器包括至少第一存根滤波器和第二存根滤波器。
例子15提供根据例子14的残余产生系统，其中第一存根滤波器被配置为通过在模拟输入内衰减前馈路径中时钟频率fck的奇数倍的信号来修改模拟输入到残余产生系统(即第一存根滤波器可在fck、3fck、5fck等处有缺口)，并且第二存根滤波器被配置为通过在模拟输入内衰减前馈路径中时钟速率的一个或多个(一些非全部)偶数倍的信号来修改模拟输入到残余产生系统(即第二存根滤波器可在2fck、6fck、10fck等处有缺口)。
例子16提供根据例子14或15的残余产生系统，其中所述第一存根滤波器的长度不同于所述第二存根滤波器的长度。
例子17提供根据例子14-16中任一个的残余产生系统，其中所述第一存根滤波器的阻抗不同于所述第二存根滤波器的阻抗。假设存根滤波器的所有其他参数相等，具有不同阻抗的不同存根滤波器会导致具有不同缺口宽度的不同存根滤波器(即，通过更改存根滤波器的特征阻抗，可以控制其缺口的陡度)。
例子18提供用于ADC的CT阶段中的残余产生系统，所述系统包括：一个或多个存根滤波器，用于基于模拟输入来生成修改后的模拟输入；量化器，用于基于所述修改后的模拟输入来生成前馈DAC的数字输入；前馈DAC，用于基于由所述量化器生成的数字输入来生成前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出来生成残余信号。
例子19提供根据例子18的残余产生系统，还包括：前向路径，用于基于所述修改后的模拟输入来生成前向路径模拟输出，其中减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出来生成所述残余信号。
例子20提供包括第一阶段和第二阶段的ADC。第一阶段包括：残余产生系统，具有：前向路径、前馈路径、设置在前向路径和前馈路径的输入处的一个或多个存根滤波器；和构件，用于基于前向路径的输出和前馈路径的输出生成残余信号。第二阶段被配置为处理从第一阶段接收的残余信号。
例子21提供根据例子20的ADC，其中第一阶段是CT阶段。
例子22提供根据例子21的ADC，其中第二阶段是DT阶段。
例子23提供根据例子20-22中任一个的ADC，其中残余产生系统是根据例子1-19中任一个的残余产生系统。
例子24提供一种在残余产生的ADC中产生残余信号的方法，该方法包括：应用一个或多个存根滤波器以基于模拟输入来生成修改后的模拟输入，所述一个或多个存根滤波器被配置为衰减感兴趣带宽之外的信号；基于所述修改后的模拟输入来生成数字输入；基于所述数字输入来生成前馈路径模拟输出；和基于所述前馈路径模拟输出来生成残余信号。
其他实施说明、变体和应用
在一个示例实施例中，可以在相关联的电子设备的板上实现任意数量的附图的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还可以提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。可以基于特定的配置需求，处理需求，计算机设计等，将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时性存储元件等适当地耦合至板。其他组件，例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备，可以通过电缆作为插入卡连接到板上，也可以集成到板上。在各种实施例中，本文描述的功能可以以仿真形式实现为在以支持这些功能的结构布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件。可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供提供仿真的软件或固件。
在另一示例实施例中，图的电路可以被实现为独立模块(例如，具有配置为执行特定应用程序或功能的相关组件和电路的设备)或被实现为电子设备的专用硬件中的插入模块。注意，本公开的特定实施例可以容易地部分或全部地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的集成电路(IC)。它可能包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，数字滤波器可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。
还必须注意，本文概述的所有规格、尺寸和关系(例如，滤波器的数量(包括滤波器抽头的数量)、延迟元件、转换器、处理器、逻辑运算等)仅出于示例和教导的目的而提供。在不脱离本公开的精神或所附权利要求的范围的情况下，可以对这些信息进行相当大的改变。这些规范仅适用于一个非限制性示例，因此，它们应照此解释。在前面的描述中，已经参考组件的特定布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图应被认为是说明性的而不是限制性的。
所描述的用于生成要提供给ADC的后续阶段的残余信号的体系结构特别适用于使用残余产生ADC的高速、CT、高精度应用。可以从该体系结构中大大受益的应用包括：仪器、测试、频谱分析仪、军事用途、雷达、有线或无线通信、移动电话(特别是因为标准继续推动更高速度的通信)和基站。
注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，可以以任何合适的方式来合并系统。沿着类似的设计替代方案，附图中所示的任何组件、模块和元件可以以各种可能的配置进行组合，所有这些显然都在本公开的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，示出了在量化之前使用滤波器产生残余的各种实施例的附图的电路及其教导易于扩展，并且可以容纳大量的组件以及更复杂/复杂的布置和配置。因此，提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电路的广泛教导。
注意，在本公开中，对包括在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中的各种特征(例如、元素、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征被包括在本公开的一个或多个实施例中，但是可以或可以不必在相同的实施例中组合。
同样重要的是要注意与残余产生有关的功能，例如在图8所示的过程中概括的那些仅示出了可以由参考图2-4所描述的残余产生系统或在其内执行的一些可能功能。这些操作中的一些可以在适当的地方被删除或去除，或者可以在不脱离本公开的范围的情况下对这些操作进行相当大的修改或改变。另外，这些操作的时间安排可能会大大改变。出于示例和讨论的目的，提供了前面的操作流程。本文描述的实施例提供了很大的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、时序、配置和定时机制。
本领域技术人员可以确定许多其他改变、替换、变化、变更和修改，并且意图是本公开涵盖落入所附权利要求范围内的所有这样的改变、替换、变更、变更和修改。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (27)

1.一种用于模数转换器ADC的连续时间阶段的残余产生系统，该系统包括：
前向路径；
前馈路径，包括量化器；和
所述前向路径和所述量化器的输入处的一个或多个存根滤波器。
2.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器被配置为通过修改对所述残余产生系统的模拟输入来产生修改后的模拟输入。
3.根据权利要求1所述的残余产生系统，还包括数模转换器DAC和减法器。
4.根据权利要求3所述的残余产生系统，其中：
所述量化器被配置为将所述修改后的模拟输入数字化以生成数字输出，
所述DAC被配置为基于来自所述量化器的数字输出来生成前馈路径模拟输出，
所述前向路径被配置为将前向路径传递函数应用于所述修改后的模拟输入以生成前向路径模拟输出，和
所述减法器被配置为基于所述前向路径模拟输出和所述前馈路径模拟输出来产生残余信号。
5.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器中的每个都是仅在一端连接的传输线。
6.根据权利要求5所述的残余产生系统，其中对于所述一个或多个存根滤波器中的每个，未连接的一端是开路端。
7.根据权利要求1所述的残余产生系统，还包括:
切换构件，被配置为在第一状态和第二状态之间切换，其中：
当所述切换构件处于所述第一状态时，所述一个或多个存根滤波器被连接到所述前向路径和所述量化器的输入，并且
当所述切换构件处于所述第二状态时，所述一个或多个存根滤波器从所述前向路径和所述量化器的输入断开。
8.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括多个存根滤波器，并且所述系统还包括切换构件，被配置为选择性地将所述多个存根滤波器中的任何一个与所述前向路径和所述量化器的输入连接或断开。
9.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括单个存根滤波器。
10.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括被设计为具有0.25/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率。
11.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括被配置为衰减fck的奇数倍处的信号的存根滤波器。
12.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括被设计成具有0.5/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率。
13.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括被配置为衰减fs的一个或多个偶数倍处的信号的存根滤波器。
14.根据权利要求1所述的残余产生系统，其中所述一个或多个存根滤波器包括至少第一存根滤波器和第二存根滤波器。
15.根据权利要求14所述的残余产生系统，其中:
所述第一存根滤波器被配置为衰减所述前馈路径中时钟频率fck的奇数倍处的信号；和
所述第二存根滤波器被配置为衰减所述前馈路径中时钟频率的一个或多个偶数倍处的信号。
16.根据权利要求14所述的残余产生系统，其中所述第一存根滤波器的长度不同于所述第二存根滤波器的长度。
17.根据权利要求14所述的残余产生系统，其中所述第一存根滤波器的阻抗不同于所述第二存根滤波器的阻抗。
18.一种用于模数转换器ADC的连续时间阶段的残余产生系统，该系统包括：
一个或多个存根滤波器，用于基于模拟输入来生成修改后的模拟输入；
量化器，用于基于所述修改后的模拟输入来生成数模转换器DAC的数字输入；
DAC，用于基于由所述量化器生成的数字输入来生成前馈路径模拟输出；和
减法器，用于基于所述前馈路径模拟输出来生成残余信号。
19.根据权利要求18所述的残余产生系统，还包括:
前向路径，用于基于所述修改后的模拟输入来生成前向路径模拟输出，
其中所述减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出来生成所述残余信号。
20.一种在残余产生模数转换器中产生残余信号的方法，该方法包括：
应用一个或多个存根滤波器以基于模拟输入来生成修改后的模拟输入，所述一个或多个存根滤波器被配置为衰减感兴趣带宽之外的信号；
基于所述修改后的模拟输入来生成数字输入；
基于所述数字输入来生成前馈路径模拟输出；和
基于所述前馈路径模拟输出来生成残余信号。
21.根据权利要求20所述的方法，其中所述一个或多个存根滤波器包括多个存根滤波器，并且所述方法还包括选择性地将所述多个存根滤波器中的任何一个与前向路径和所述前馈路径的输入连接或断开，以生成所述修改后的模拟输入。
22.根据权利要求20所述的方法，其中所述一个或多个存根滤波器包括以下中的一个或多个:
被设计为具有0.25/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率；
被配置为衰减fck的奇数倍处的信号的存根滤波器；
被设计成具有0.5/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率；以及
被配置为衰减fs的一个或多个偶数倍处的信号的存根滤波器。
23.一种模数转换器ADC，包括:
第一阶段，包括残余产生系统，该系统包括:
前向路径，
前馈路径，包括量化器，
所述前向路径和所述量化器的输入处的一个或多个存根滤波器，以及
用于基于来自所述前向路径的输出和来自所述前馈路径的输出而产生残余信号的构件；
第二阶段，被配置为处理从第一阶段接收的残余信号。
24.根据权利要求23所述的ADC，其中第一阶段是连续时间阶段。
25.根据权利要求24所述的ADC，其中第二阶段是离散时间阶段。
26.根据权利要求23所述的ADC，其中所述一个或多个存根滤波器包括多个存根滤波器，并且所述第一阶段还包括切换构件，被配置为选择性地将所述多个存根滤波器中的任何一个与所述前向路径和所述量化器的输入连接或断开。
27.根据权利要求23所述的ADC，其中所述一个或多个存根滤波器包括以下中的一个或多个:
被设计为具有0.25/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率；
被配置为衰减fck的奇数倍处的信号的存根滤波器；
被设计成具有0.5/fck的传播延迟的存根滤波器，其中fck是所述前馈路径中的时钟速率；以及
被配置为衰减fs的一个或多个偶数倍处的信号的存根滤波器。
CN201911278615.XA 2018-12-13 2019-12-13 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器 Active CN111327316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/219,198 US10361711B1 (en) 2018-12-13 2018-12-13 Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters
US16/219,198 2018-12-13

Publications (2)

Publication Number Publication Date
CN111327316A CN111327316A (zh) 2020-06-23
CN111327316B true CN111327316B (zh) 2023-06-23

Family

ID=67300715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911278615.XA Active CN111327316B (zh) 2018-12-13 2019-12-13 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器

Country Status (4)

Country Link
US (1) US10361711B1 (zh)
CN (1) CN111327316B (zh)
DE (1) DE102019133946A1 (zh)
TW (1) TWI726528B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4120571A1 (en) 2021-07-16 2023-01-18 Nxp B.V. Hybrid adc circuit and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189422A (en) * 1990-11-09 1993-02-23 U.S. Philips Corporation Analog-to-digital converter with delay correction

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878215A (en) 1987-03-20 1989-10-31 Telenex Corporation Signal switching system
US5206647A (en) 1991-06-27 1993-04-27 Hughes Aircraft Company Low cost AGC function for multiple approximation A/D converters
US5392042A (en) * 1993-08-05 1995-02-21 Martin Marietta Corporation Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
US6157329A (en) * 1997-09-15 2000-12-05 Massachusetts Institute Of Technology Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression
KR20060128820A (ko) 2003-08-18 2006-12-14 스피드알크 엘티디. 데이터 변환 방법 및 시스템
DE10341063B4 (de) * 2003-09-05 2009-07-16 Infineon Technologies Ag Vorwärtsverstärkende Filterschaltung
US7313181B2 (en) 2003-09-10 2007-12-25 Intel Corporation Calibration of scale factor in adaptive equalizers
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7057541B1 (en) * 2004-11-29 2006-06-06 Hrl Laboratories, Llc Delta-sigma modulator using LC resonators
US7071862B1 (en) * 2005-06-10 2006-07-04 The Aerospace Corporation Transmission line analog to digital converter
US7176821B1 (en) * 2005-10-03 2007-02-13 Texas Instruments Incorported Reduced area digital sigma-delta modulator
JP4897825B2 (ja) * 2005-12-05 2012-03-14 エヌエックスピー ビー ヴィ 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器
US7443332B2 (en) * 2007-03-26 2008-10-28 National Instruments Corporation Time continuous pipeline analog-to-digital converter
US7852249B2 (en) * 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
CN102270990B (zh) * 2010-06-01 2013-09-25 北京大学深圳研究生院 一种调制器及其设计方法
US8665126B2 (en) * 2010-12-08 2014-03-04 National Semiconductor Corporation ΣΔ difference-of-squares LOG-RMS to DC converter with forward and feedback paths signal squaring
CN102832945B (zh) * 2011-06-15 2015-03-04 联发科技股份有限公司 Σ-δ调制器
EP2592756B1 (en) * 2011-11-14 2014-05-07 Telefonaktiebolaget L M Ericsson AB (Publ) Analog-to-digital converter
US20130136282A1 (en) 2011-11-30 2013-05-30 David McClain System and Method for Spectral Personalization of Sound
US8823572B2 (en) 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
EP2959589A1 (en) * 2013-02-21 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) A frequency selective circuit configured to convert an analog input signal to a digital output signal
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
US9391656B2 (en) * 2014-08-11 2016-07-12 Syntropy Systems, Llc Distributed noise shaping apparatus
US9621175B2 (en) 2015-02-11 2017-04-11 Syntropy Systems, Llc Sampling/quantization converters
US9564916B2 (en) * 2015-06-03 2017-02-07 Analog Devices, Inc. Suppressing signal transfer function peaking in a feedforward delta sigma converter
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
US9780801B2 (en) * 2015-09-16 2017-10-03 Semiconductor Components Industries, Llc Low-power conversion between analog and digital signals using adjustable feedback filter
EP3240197A1 (en) 2016-04-28 2017-11-01 Nxp B.V. Receiver circuits with feedforward signal path
US10187075B1 (en) * 2018-05-08 2019-01-22 Analog Devices Global Unlimited Company Blocker tolerance in continuous-time residue generating analog-to-digital converters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189422A (en) * 1990-11-09 1993-02-23 U.S. Philips Corporation Analog-to-digital converter with delay correction

Also Published As

Publication number Publication date
DE102019133946A1 (de) 2020-06-18
US10361711B1 (en) 2019-07-23
TWI726528B (zh) 2021-05-01
CN111327316A (zh) 2020-06-23
TW202037086A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US9654135B2 (en) AD converter including a capacitive DAC
US10187075B1 (en) Blocker tolerance in continuous-time residue generating analog-to-digital converters
US9735797B2 (en) Digital measurement of DAC timing mismatch error
CN106253908B (zh) 过采样δ-σ调制器的超低功耗双量化器架构
US9203426B2 (en) Estimation of digital-to-analog converter static mismatch errors
US10171102B1 (en) Oversampled continuous-time pipeline ADC with voltage-mode summation
EP3182600A1 (en) Dither injection for continuous-time mash adcs
US9564916B2 (en) Suppressing signal transfer function peaking in a feedforward delta sigma converter
EP2143208B1 (en) Improving performance of a/d converter and receiver
US10536161B1 (en) Noise shaping pipeline analog to digital converters
US10181860B1 (en) Reducing residue signals in analog-to-digital converters
EP2930850A1 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
CN103944574A (zh) 连续时间输入级
US9793908B2 (en) Protection circuits for tunable resistor at continuous-time ADC input
CN111327316B (zh) 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器
CN107769790B (zh) Δ-σ调制器
Ismail et al. A design methodology for achieving near Nyquist continuous time pipelined ADCs
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
Tsai et al. A 1.2 V 64fJ/conversion-step continuous-time ΣΔ modulator using asynchronous SAR quantizer and digital ΣΔ truncator
Zhang et al. A 1 V 59 fJ/step 15 MHz BW 74 dB SNDR continuous-time ΔΣ modulator with digital ELD compensation and multi-bit FIR feedback
JP6542185B2 (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
Adrian et al. Design of a 5 GS/s fully-digital digital-to-analog converter
Breems et al. High-Speed and High-Performance Continuous-Time ADCs for Automotive Receivers
CN116087609A (zh) 一种基于数字信号隔离的电压传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant