TWI710218B - 具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法 - Google Patents

具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法 Download PDF

Info

Publication number
TWI710218B
TWI710218B TW108125867A TW108125867A TWI710218B TW I710218 B TWI710218 B TW I710218B TW 108125867 A TW108125867 A TW 108125867A TW 108125867 A TW108125867 A TW 108125867A TW I710218 B TWI710218 B TW I710218B
Authority
TW
Taiwan
Prior art keywords
dac
digital
bit
code
dem
Prior art date
Application number
TW108125867A
Other languages
English (en)
Other versions
TW202021283A (zh
Inventor
蕭釧泓
溫松翰
陳冠達
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202021283A publication Critical patent/TW202021283A/zh
Application granted granted Critical
Publication of TWI710218B publication Critical patent/TWI710218B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H03M1/0668—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging the selection being based on the output of noise shaping circuits for each element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/067—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using different permutation circuits for different parts of the digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一種數模轉換電路，其中，數模轉換電路包括：分段電路，複數個多位元動態元件匹配數位類比轉換器(DEM DAC)，和組合電路。該分段電路用於對第一數位輸入進行分段以產生複數個碼段；該複數個DEM DAC，分別用於將所述複數個碼段轉換為複數個DAC輸出，其中所述多位元DEM DAC至少包括第一多位元DEM DAC和第二多位元DEM DAC，所述第一多位元DEM DAC和所述第二多位元DEM DAC採用不同的DEM技術；該組合電路用於組合所述複數個DAC輸出以產生第一類比輸出。提供的該數模轉換電路能夠改善由DAC非線性引起的失真。

Description

具有ISI抑制功能的高線性數位類比轉換器及數位類比轉換方 法
本發明涉及將數位輸入轉換為類比輸出，更具體地，涉及具有ISI抑制方法的高線性數位類比轉換器以及數位類比轉換方法。
數位類比轉換器(digital-to-analog converter，DAC)用於將數位輸入轉換為類比輸出。在溫度計(thermometer)編碼多位元(multi-bit)DAC設計中，數位輸入被映射到複數個1位元(1-bit)的值，每個值驅動1位元DAC，複數個1位元DAC的DAC輸出被組合以形成類比輸出。理想情況下，每個1位元DAC產生兩級類比輸出波形，當其輸入位元值從0變為1(或從1變為0)時，該1位元DAC會在它的兩個電平之間瞬間切換。實際上，非理想電路行為會導致多位元DAC偏離理想的DAC行為。特別重要類型的非理想電路行為是元件失配(element mismatch)和非線性符號間干擾(inter-symbol interference，ISI)。構成這些1位元DAC的元件之間的不匹配不可避免地在製造期間發生並且導致多位元DAC輸出中的誤差。此外，實際的1位元DAC不會在它的兩個電平之間瞬間轉換，從而在上升沿和下降沿引入與信號相關的瞬態誤差。在許多情況下，1位元DAC的瞬態 誤差取決於其先前輸入位元值中的一個或複數個以及其當前輸入位元值。據說這種上升和下降的瞬態誤差包含ISI。
因此，需要一種能夠減少由DAC非線性引起的失真的創新DAC設計。
本發明的目的之一是提供一種具有ISI抑制方法的高線性數位類比轉換器。例如，本發明的實施例提供了使用分段(segmentation)和不同動態元件匹配技術的數位類比轉換電路以及相關方法。
根據本發明的第一方面，公開了一種用於將第一數位輸入轉換為第一類比輸出的示例性數位類比轉換電路。示例性數位類比轉換電路包括分段電路，複數個多位元動態元件匹配數位類比轉換器(dynamic element matching digital-to-analog converter，DEM DAC)和組合電路。分段電路被配置為對第一數位輸入進行分段以生成複數個碼段。多位元DEM DAC被配置為分別將複數個碼段轉換為複數個DAC輸出，其中多位元DEM DAC至少包括第一多位元DEM DAC和第二多位元DEM DAC，以及第一多位元DEM DAC和第二多位元DEM DAC採用不同的DEM技術。組合電路用於組合複數個DAC輸出以產生第一類比輸出。
根據本發明的第二方面，公開了一種用於將第一數位輸入轉換為第一類比輸出的示例性數位類比轉換方法。示例性數位類比轉換方法包括：對第一數位輸入進行分段以生成複數個碼段；通過複數個多位元DEM DAC將複數個碼段分別轉換為複數個DAC輸出，其中多位元DEM DAC至少包括第一多位元DEM DAC和第二多位元DEM DAC，第一多位元DEM DAC和第二多位元DEM DAC採用不同的DEM技術；以及組合複數個DAC輸出以產生第一類比輸出。
在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之 後，本發明的這些和其他目的無疑將對所屬領域具有通常知識者變得顯而易見。
100:音頻下行鏈路系統
102:音頻系統記憶體
104:取樣速率轉換器
106:Σ-△調變器
108:數位類比轉換電路
110:驅動器
112:分段電路
114_1-114_N:多位元DEM DAC
116:組合電路
200:多位元DEM DAC
202:溫度計編碼器
204:DEM電路
206_1-206_S:1位元DAC
400:多位元DEM DAC
402:溫度計編碼器
404:PWM碼旋轉器
408:時鐘發生器
406_1-406_T:1位元DAC
412:取樣和保持電路
414:移位暫存器
600:DAC架構
602:雜訊整形分段級
604:DEM編碼級
606:數位類比轉換級
608:組合級
700:雜訊整形分段電路
702:數位調變器
704:加法器
800:DAC架構
802:雜訊整形分段級
804:DEM編碼級
806:數位類比轉換級
808:組合級
900:雜訊整形分段電路
902:數位調變器
904、908:加法器
905:乘法器
906:數位調變器
第1圖是示出根據本發明實施例的音頻下行鏈路系統的框圖。
第2圖是示出根據本發明實施例的使用DWA技術的多位元DEM DAC的示意圖。
第3圖是示出在第2圖中所示的DEM電路處執行的DWA操作的示意圖。
第4圖是示出根據本發明實施例的使用旋轉PWM技術的多位元DEM DAC的示意圖。
第5圖是示出在第4圖所示的PWM碼旋轉器處執行的旋轉PWM操作的示意圖。
第6圖是示出根據本發明實施例的一個高線性DAC架構的示意圖。
第7圖是示出根據本發明實施例的一個雜訊整形分段電路的示意圖。
第8圖是示出根據本發明實施例的另一高線性DAC架構的示意圖。
第9圖是示出根據本發明實施例的另一雜訊整形分段電路的示意圖。
第10圖是示出通過將具有固定開始指針的旋轉PWM操作應用於具有快速信號改變的數位輸入而產生的非恒定的ISI誤差的示意圖。
第11圖是示出根據本發明實施例的在第4圖中所示的PWM碼旋轉器處執行的第一修正的旋轉PWM操作的示意圖。
第12圖是示出根據本發明實施例的在第4圖中所示的PWM碼旋轉器處執行的第二修正的旋轉PWM操作的示意圖。
第13圖是示出根據本發明實施例的在第4圖中所示的PWM碼旋轉器處執行的第三修正的旋轉PWM操作的示意圖。
第14圖是示出根據本發明實施例的在第4圖中所示的PWM碼旋轉器處執行的第四修正的旋轉PWM操作的示意圖。
在整個以下描述和請求項中使用了某些術語，這些術語涉及特定元件。如所屬領域具有通常知識者將理解的，電子設備製造商可以通過不同的名稱來指代元件。本申請無意區分名稱不同但功能相同的組件。在以下描述和請求項中，術語“包括”和“包含”以開放式的方式使用，因此應該被解釋為表示“包括但不限於......”。而且，術語“耦接”旨在表示間接或直接的電連接。因此，如果一個設備耦接到另一個設備，則該連接可以是直接電連接，或是通過經由其他設備和連接的間接電連接。
第1圖是示出根據本發明實施例的音頻下行鏈路系統的框圖。音頻下行鏈路系統100包括音頻系統記憶體102，取樣速率轉換器104，Σ-△調變器106，數位類比轉換電路108和驅動器110。音頻系統記憶體102用於緩衝從前面的數位電路(未示出)產生的音頻數位輸入AD_IN(例如，由音頻樣本組成的數位輸入，每個是具有複數個位元的二進位碼)。取樣速率轉換器104用作內插器(interpolator)。例如，取樣速率轉換器104以第一取樣時鐘速率接收音頻數位輸入AD_IN，並對音頻數位輸入AD_IN的音頻樣本執行內插，以產生具有第二取樣時鐘速率的音頻數位輸入，第二取樣時鐘速率高於第一取樣時鐘頻率。Σ-△調變器106處理具有較高取樣時鐘速率(例如第二取樣時鐘速率)的音頻數位輸入。 Σ-△調變器106對量化雜訊進行整形，從而產生雜訊整形後的信號作為數位輸入D_IN，以用於後續處理電路(例如，數位類比轉換電路108)。數位類比轉換電路108將數位輸入D_IN轉換為類比輸出A_OUT。驅動器110可以包括類比濾波器和驅動電路，其中類比濾波器用於從類比輸出A_OUT中去除高頻雜訊，並且驅動電路用於根據類比濾波器的輸出，生成音頻類比輸出AA_OUT到音頻重播設備(playback device)。
在該實施例中，數位類比轉換電路108採用所提出的高線性DAC架構，並且包括用於實現預期的數位類比轉換功能的複數個電路塊。如第1圖所示，數位類比轉換電路108包括分段電路112，複數個多位元動態元件匹配數位類比轉換器(dynamic element matching digital-to-analog converter，DEM DAC)114_1-114_N，以及組合電路116，其中N是大於1的正整數。分段電路112被配置為將對數位輸入D_IN(例如，一個M位元二進位碼的音頻樣本，其中M是大於1的正整數)進行分段，以生成複數個碼段BS_1-BS_N。多位元DEM DAC 114_1-114_N被配置為將碼段BS_1-BS_N分別轉換為複數個DAC輸出A_1-A_N。組合電路116被配置為組合DAC輸出A_1-A_N以產生類比輸出A_OUT。
應該注意的是，多位元DEM DAC 114_1-114_N可被配置以相對於彼此具有不同的權重，這取決於分段電路112所採用的實際分段設計。
根據所提出的高線性DAC架構，並非所有多位元DEM DAC 114_1-114_N都採用相同的DEM技術。具體地，多位元DEM DAC 114_1-114_N至少包括發送最高有效位(most significant bit，MSB)的第一多位元DEM DAC和發送最低有效位(least significant bit，LSB)的第二多位元DEM DAC，以及第一多位元DEM DAC和第二多位元DEM DAC採用不同的DEM技術。例如，第一多位元DEM DAC採用第一DEM技術，該第一DEM技術採用旋轉脈衝寬度調變(pulse width modulation，PWM)演算法，第二多位元DEM DAC採用第二DEM技術，例如資料加權平均(data weighted averaging，DWA)演算法或加擾(scrambling)演算法，第二DEM技術的複雜度低於第一個DEM技術的複雜度。
第2圖是示出根據本發明實施例的使用DWA技術的多位元DEM DAC的示意圖。例如，第1圖中所示的多位元DEM DAC 114_1-114_N中的一個可以使用第2圖中所示的多位元DEM DAC 200來實現。多位元DEM DAC 200包 括複數個電路，例如溫度計編碼器202，DEM電路204和複數個1位元DAC 206_1-206_M。例如，1位元DAC 206_1-206_S中的每一個可以充當一個DAC單元，該DAC單元根據其輸入的位元值選擇性地接通。假設輸入碼y(n)具有J個位元，DAC單元的數量等於2J(即，S=2J)，其中J是大於1的正整數。
溫度計編碼器202用於執行二進位碼到溫度計碼(binary-to-thermometer)的轉換。因此，輸入碼y(n)被溫度計編碼器202編碼，並且從溫度計編碼器202產生的2J個位元在進入1位元DAC 206_1-206_S之前由DEM電路204重新排序(realign)，例如。在該實施例中，DEM電路204用於根據DWA演算法對從溫度計編碼器202產生的溫度計碼的位元進行重新排序。
第3圖是示出在第2圖中所示的DEM電路204處執行的DWA操作的示意圖。假設輸入碼y(n)具有3位元(J=3)，則多位元DEM DAC 200具有分別被#1，#2，...，#8索引的8個1位元DAC 206_1-206_S(S=23)。如第3圖所示，由輸入碼y(n)表示的連續碼值{4,5,4,3,2}被連續饋送到多位元DEM DAC 200，其中n={1,2,3,4,5}。當由多位元DEM DAC 200接收由輸入碼y(1)表示的碼值{4}時，從溫度計編碼器202產生的溫度計碼包括4個1和4個0。開始指針PTR記錄每個DWA週期的起始DAC索引值。開始指針PTR最初設置為1(即，PTR=1)。 因此，4個1被饋送到由#1，#2，#3和#4索引的1位元DAC。當多位元DEM DAC 200接收由輸入碼y(2)表示的碼值{5}時，從溫度計編碼器202產生的溫度計碼包括5個1和3個0。通過DWA演算法將開始指針PTR更新為5(即，PTR=5)。因此，5個1被饋送到由#5，#6，#7，#8和#1索引的1位元DAC。當多位元DEM DAC 200接收由輸入碼y(3)表示的碼值{4}時，從溫度計編碼器202產生的溫度計碼包括4個1和4個0。通過DWA演算法將開始指針PTR更新為2(即，PTR=2)。 因此，4個1被饋送到由#2，#3，#4和#5索引的1位元DAC。當多位元DEM DAC 200接收由輸入碼y(4)表示的碼值{3}時，從溫度計編碼器202產生的溫度計碼 包括3個1和5個0。通過DWA演算法將開始指針PTR更新為6(即，PTR=6)。因此，3個1被饋送到由#6，#7和#8索引的1位元DAC。當多位元DEM DAC 200接收由輸入碼y(5)表示的碼值{2}時，從溫度計編碼器202產生的溫度計碼包括2個1和6個0。通過DWA演算法將開始指針PTR更新為1(即，PTR=1)。因此，兩個1被饋送到由#1和#2索引的1位元DAC。
DWA演算法能夠通過一階傳遞函數(1-Z-1)來整形靜態元件失配。 然而，實際的1位元DAC不會在它們的兩個電平之間瞬間轉換，這在上升沿和下降沿處引入瞬態誤差。據說這種上升和下降的瞬態誤差包含ISI。為了清楚和簡單起見，以下僅考慮上升的瞬態誤差。如第3圖所示，向上箭頭符號表示一個上升瞬態誤差的出現。以上升瞬態誤差為例，從0到1的轉換次數取決於輸入碼y(n)。因此，DWA演算法引入了信號相關的(signal-dependent)ISI誤差，也就是說，ISI誤差是與信號的變化相關的。
第4圖是示出根據本發明實施例的使用旋轉PWM技術的多位元DEM DAC的示意圖。例如，第1圖中所示的多位元DEM DAC 114_1-114_N中的一個可以使用第4圖中所示的多位元DEM DAC 400來實現。多位元DEM DAC 400包括複數個電路，例如溫度計編碼器402，PWM碼旋轉器404，複數個1位元DAC 406_1-406_T和時鐘發生器408。例如，每個1位元DAC 406_1-406_T可以充當一個DAC單元，該DAC單元根據其輸入位元值選擇性地接通。假設輸入碼y(n)具有K個位元，DAC單元的數量等於2K(即，T=2K)，其中K是大於1的正整數。
溫度計編碼器402用於執行二進位碼到溫度計碼的轉換。因此，輸入碼y(n)被溫度計編碼器402編碼，並且從溫度計編碼器402產生的2K個位元在進入1位元DAC 406_1-406_T之前由PWM碼旋轉器404重新排序(realign)。例如，PWM碼旋轉器404為從溫度計編碼器402產生的2K個位元重新確定從哪個1位元DAC開始順序進入。PWM碼旋轉器404根據旋轉的PWM演算法，對從溫度 計編碼器402產生的溫度計碼的位元進行重新排序。
PWM碼旋轉器404包括取樣和保持電路412和移位暫存器414，每個都具有複數個記憶元件(由“Z-1”表示)。取樣和保持電路412用於在操作在取樣時鐘速率Fs的取樣時鐘CLK1定義的一個取樣週期內，存儲當前輸入碼(其為K位元二進位碼)的2K位元的溫度計碼。作為示例而非限制，分段電路112還根據取樣時鐘CLK1進行操作。然後，移位暫存器414根據操作在取樣時鐘速率2K * Fs的取樣時鐘CLK2旋轉當前輸入碼的2K位元的溫度計碼。
時鐘發生器408可以是鎖相環(phase-locked loop，PLL)或延遲鎖定環(delay-locked loop，DLL)，並且用於根據具有較低的取樣時鐘速率Fs的取樣時鐘CLK1，以產生具有較高的取樣時鐘速率2K * Fs的取樣時鐘CLK2。溫度計編碼器402使用取樣時鐘CLK1以取樣時鐘速率Fs輸出溫度計碼，並且取樣和保持電路412還在當前輸入碼的2K位元溫度計碼被旋轉PWM演算法處理的同一取樣週期內，使用取樣時鐘CLK1預載入下一輸入碼(其是K位元的二進位碼)的2K位元溫度計碼。
第5圖是示出在第4圖中所示的PWM碼旋轉器404處執行的旋轉PWM操作的示意圖。假設輸入碼y(n)具有3個位元(K=3)，則多位元DEM DAC 400具有8個1位元DAC 406_1-406_T(T=23)，其分別被#1，#2，...，#8索引。如第5圖所示，由輸入碼y(n)表示的連續碼值{4,5,4,3,4}被依次地饋送到多位 元DEM DAC 400，其中n={1,2,3,4,5}。另外，在每個取樣週期Ts中存在2K個階 段(由“1”，“2”，“3”，“4”，“5”，“6”，“7”和“8”表示)，其中K=3和
Figure 108125867-A0305-02-0011-3
，其 中，Fs表示取樣時鐘速率，Ts表示取樣週期。
當多位元DEM DAC 400接收由輸入碼y(1)/y(3)/y(5)表示的碼值{4}時，從溫度計編碼器402生成的溫度計碼包括4個1和4個0。開始指針P記錄每個旋轉的PWM週期的開始DAC索引值。開始指針P最初設置為1(即，P= 1)。因此，在階段1中4個1被饋送到由#1，#2，#3和#4索引的1位元DAC，在階段2中4個1被旋轉/移位，然後被饋送到由#2，#3，#4和#5索引的1位元DAC，在階段3中4個1被旋轉/移位，然後被饋送到由#3，#4，#5和#6索引的1位元DAC，在階段4中4個1被旋轉/移位，然後被饋送到由#4，#5，#6和#7索引的1位元DAC，在階段5中4個1被旋轉/移位，然後被饋送到由#5，#6，#7和#8索引的1位元DAC，在階段6中4個1被旋轉/移位，然後被饋送到由#6，#7，#8和#1索引的1位元DAC，在階段7中4個1被旋轉/移位，然後被饋送到由#7，#8，#1和#2索引的1位元DAC，以及在階段8中4個1被旋轉/移位，然後被饋送到由#8，#1，#2和#3索引的1位元DAC。
當多位元DEM DAC 400接收由輸入碼y(2)表示的碼值{5}時，從溫度計編碼器402生成的溫度計碼包括5個1和3個0。開始指針P是固定的DAC索引值(即，P=1)。因此，在階段1中5個1被饋送到由#1，#2，#3，#4和#5索引的1位元DAC，在階段2中5個1被旋轉/移位，然後被饋送到由#2，#3，#4，#5和#6索引的1位元DAC，在階段3中5個1被旋轉/移位，然後被饋送到由#3，#4，#5，#6和#7索引的1位元DAC，在階段4中5個1被旋轉/移位，然後被饋送到由#4，#5，#6，#7和#8索引的1位元DAC，在階段5中5個1被旋轉/移位，然後被饋送到由#5，#6，#7，#8和#1索引的1位元DAC，在階段6中5個1被旋轉/移位，然後被饋送到由#6，#7，#8，#1和#2索引的1位元DAC，在階段7中5個1被旋轉/移位，然後被饋送到由#7，#8，#1，#2和#3索引的1位元DAC，以及在階段8中5個1被旋轉/移位，然後被饋送到由#8，#1，#2，#3和#4索引的1位元DAC。
當多位元DEM DAC 400接收由輸入碼y(4)表示的碼值{3}時，從溫度計編碼器402生成的溫度計碼包括3個1和5個0。開始指針P是固定的DAC索引值(即，P=1)。因此，在階段1中3個1被饋送到由#1，#2和#3索引的1位 元DAC，在階段2中3個1被旋轉/移位，然後被饋送到由#2，#3和#4索引的1位元DAC，在階段3中3個1被旋轉/移位，然後被饋送到由#3，#4和#5索引的1位元DAC，在階段4中3個1被旋轉/移位，然後被饋送到由#4，#5和#6索引的1位元DAC，在階段5中3個1被旋轉/移位，然後被饋送到由#5，#6和#7索引的1位元DAC，在階段6中3個1被旋轉/移位，然後被饋送到由#6，#7和#8索引的1位元DAC，在階段7中3個1被旋轉/移位，然後被饋送到由#7，#8和#1索引的1位元DAC，以及在階段8中3個1被旋轉/移位，然後被饋送到由#8，#1和#2索引的1位元DAC。
與DWA演算法類似，旋轉的PWM演算法能夠整形靜態元件失配。如上所述，實際的1位元DAC不會在它們的兩個電平之間瞬間轉換，這在上升沿和下降沿引入瞬態誤差。據說這種上升和下降的瞬態誤差包含ISI。根據旋轉的PWM技術，複數個1位元DAC按有序的順序接通，並按有序的順序關閉，而不管輸入碼表示的碼值如何。換句話說，從0到1的轉換的次數與信號無關。為了清楚和簡單起見，以下僅考慮上升的瞬態誤差。如第5圖所示，向上箭頭符號表示一個上升瞬態誤差的出現，使用第5圖的方案，Ts中8個1位元DAC的從0到1的轉換的總次數是基本相同或者相近的。與導致信號相關的ISI誤差的DWA演算法相比，旋轉的PWM演算法具有恒定的ISI誤差。然而，旋轉的PWM演算法需要高取樣時鐘速率(例如，2K * Fs)。
假設Σ-△調變器106的數位輸出是具有M個位元的二進位碼，其中M>J且M>K。考慮到數位類比轉換電路108由單個僅採用DWA演算法的多位元DEM DAC實施的情況，單個多位元DEM DAC能夠對靜態元件失配整形。然而，單個多位元DEM DAC遭受信號相關的ISI誤差。為了解決信號相關的ISI問題，僅採用DWA演算法的單個多位元DEM DAC可以由僅採用旋轉PWM演算法的單個多位元DEM DAC代替。考慮另一種情況，其中數位類比轉換電路108由僅採用旋 轉PWM演算法的單個多位元DEM DAC實施，單個多位元DEM DAC能夠對靜態元件失配整形，並且不具有信號相關的ISI誤差。然而，需要更高的取樣時鐘速率(例如，2M * Fs)，因此增加了硬體複雜性和功耗。為了解決這個高取樣時鐘速率問題，本發明提出了採用分段(例如，雜訊整形分段)和不同DEM技術(例如，DWA演算法和旋轉PWM演算法)的高線性DAC架構。
第6圖是示出根據本發明實施例的一個高線性DAC架構的示意圖。高線性DAC架構600包括雜訊整形分段級602，DEM編碼級604，數位類比轉換級606和組合級608。在該示例中，雜訊整形分段級602對數字輸入(這是多位元二進位碼)應用雜訊整形分段，產生包含數位輸入的最高有效位元(most significant bit，MSB)部分的一個多位元碼段和包含數字輸入的最低有效位元(least significant bit，LSB)部分的另一個多位元碼段。DEM編碼級604採用不同的DEM技術，包括用於處理MSB部分的旋轉PWM技術和用於處理LSB部分的簡單DEM技術(例如，DWA技術)。應該注意，取決於實際的設計考慮，在DEM編碼級604中可能涉及二進位碼到溫度計碼的轉換。
數位類比轉換級606生成與MSB部分相關聯的DAC輸出和與LSB部分相關聯的DAC輸出，組合級608組合與MSB部分相關聯的DAC輸出和與LSB部分相關聯的DAC輸出。應當注意，數位類比轉換級606可以使用不同的權重以用於產生與MSB部分相關的DAC輸出和與LSB部分相關的DAC輸出。從雜訊整形分段級602產生的MSB部分和LSB部分的加權和等於雜訊整形分段級602接收的原始數位輸入。
第7圖是示出根據本發明實施例的一個雜訊整形分段電路。例如，使用雜訊整形分段電路700可以實現雜訊整形分段級602。雜訊整形分段電路700包括數位調變器702，該數位調變器702減少數位輸入A(例如7位元二進位碼)的位元長度以產生與數位輸入A的MSB部分相關的碼段B(例如3位元二進位碼)。 雜訊整形分段電路進一步包括加法器704，該加法器704從原始數位輸入A(具有對齊的最高有效位MSB)中減去碼段B，以產生與數位輸入A的LSB部分相關的碼段C(例如5位元二進位碼)。由於碼段C是數位調變器702(也可以稱為雜訊整形器)的輸入和輸出之間的差異，它僅代表數位調變器702的整形的量化雜訊，不包含任何信號分量。信號分量僅僅在碼段B中表示。在這個例子中，數位類比轉換級606可以使用不同的權重(例如2(7-3)：1)以產生與MSB部分(例如3位元二進位碼)相關的DAC輸出和與LSB部分(例如5位元二進位碼)相關的DAC輸出，這是由於MSB部分和LSB部分的加權和(例如16*B+C)等於原始數位輸入A(例如7位元二進位碼)。
考慮到數位類比轉換電路是基於使用雜訊整形分段電路700的高線性DAC結構600構建的，N的值等於2。也就是說，從數字輸入D_IN中獲得兩個碼段BS_1和BS_N(N=2)。例如，分段電路112是產生碼段BS_1和碼段BS_N(N=2)的雜訊整形分段電路，其中，碼段BS_1包括數位輸入D_IN的LSB部分，碼段BS_N(N=2)包括數位輸入D_IN的MSB部分。此外，多位元DEM DAC 114_N(N=2)由採用旋轉PWM技術(如第4圖中所示出的多位元DEM DAC400)的多位元DEM DAC實現，並且多位元DEM DAC 114_1採用具有複雜度低於旋轉PWM技術的複雜度的DEM技術。例如，多位元DEM DAC 114_1可以由採用DWA技術的多位元DEM DAC實現(例如第2圖所示出的多位元DEM DAC200)。在這個例子中，對具有權重1x的多位元DEM DAC 114_1(例如具有1x Iout的電流導向的DAC)使用碼段BS_1，其中，在一實施方式中，具有權重1x的多位元DEM DAC 114_1表示具有權重為1的多位元DEM DAC 114_1，具有1x Iout的電流導向的DAC表示具有單位電流輸出的電流導向的DAC，並且對具有權重16x的多位元DEM DAC 114_N(N=2)(例如具有16x Iout的電流導向的DAC)使用碼段BS_N(N=2)，其中，在一實施方式中，具有權重16x的多位元DEM DAC 114_N表示具有權重為16的 多位元DEM DAC 114_1，具有16x Iout的電流導向的DAC表示具有16個單位電流輸出的電流導向的DAC。由於碼段BS_N(N=2)是具有位元長度小於7位元數位輸入D_IN的位元長度的3位元二進位碼，在多位元DEM DAC 114_N(N=2)中PWM碼旋轉器(特別的，移位暫存器)需要的取樣時鐘速率是比27*Fs慢很多的23*Fs。
關於第6圖中所出示的高線性DAC結構600，雜訊整形分段級602輸出一個MSB部分作為旋轉PWM演算法的輸入和輸出一個LSB部分作為簡單DEM演算法(例如DWA演算法)的輸入。然而，這僅僅是說明性目的，並不意味著是本發明的限制。為了進一步減少數位類比轉換級606需要的1位元DAC的數量，雜訊整形分段級602可以被修正以輸出一個MSB部分和多於一個的LSB部分。
第8圖是示出根據本發明實施例的另一高線性度DAC架構的示意圖。高線性度DAC架構800包括雜訊整形分段級802，DEM編碼級804，數位類比轉換級806和組合級808。在該示例中，雜訊整形分段級802對數位輸入(該數位輸入是多位元二進位碼)應用雜訊整形分段，以產生包含數位輸入的MSB部分的多位元碼段，包含數字輸入的較高的低有效位(upper least significant bit,ULSB)部分的多位元碼段輸入，以及包含數位輸入的較低的低有效位(lower least significant bit,LLSB)部分的多位元碼段。DEM編碼級804採用不同的DEM技術，包括用於處理MSB部分的旋轉PWM技術和用於處理ULSB部分和LLSB部分中的每一個的簡單DEM技術(例如，DWA技術)。應該注意，取決於實際的設計考慮，可以在DEM編碼級804中涉及二進位碼到溫度計碼的轉換。
與MSB部分相關聯的DAC輸出，與ULSB部分相關聯的DAC輸出和與LLSB部分相關聯的DAC輸出從數位類比轉換級806生成，然後在組合級808處組合。應當注意，數位類比轉換級806可以使用不同的權重來產生與MSB部分相關聯的DAC輸出，與ULSB部分相關聯的DAC輸出以及與LLSB部分相關聯的 DAC輸出。從雜訊整形分段級802生成的MSB部分，ULSB部分和LLSB部分的加權和等於由雜訊整形分段級802接收的原始數位輸入。
第9圖是示出根據本發明實施例的另一雜訊整形分段電路的示意圖。例如，可以使用雜訊整形分段電路900來實現雜訊整形分段級802。雜訊整形分段電路900包括數位調變器902，該數位調變器902減少數位輸入A(例如，7位元二進位碼)的位元長度，以生成與數位輸入A的MSB部分相關聯的碼段B(例如，3位元二進位碼)。雜訊整形分段電路900還包括加法器904，該加法器904從原始數位輸入A(具有對齊的最高有效位)中減去碼段B，以產生與數位輸入A的LSB部分相關聯的碼段C(例如，5位元二進位碼)。碼段C在通過乘法器905之後由數位調變器906處理。數位調變器906減小乘法器905的輸出的位元長度，以產生與數位輸入A的ULSB部分相關聯的碼段C1(例如，3位元二進位碼)，其中，在一實施方式中，乘法器905可以是“x4”乘法器，即4倍的乘法器。噪音整形分段電路900還包括加法器908，其從乘法器905的輸出(具有對齊的最高有效位)中減去碼段C1以產生與數位輸入A的LLSB部分相關聯的碼段C2(例如，3位元二進位碼)。
由於碼段C是數位調變器902(也可以稱為雜訊整形器)的輸入和輸出之間的差，因此它僅表示數位調變器902的整形的量化雜訊，並且不包含任何信號分量。信號分量僅在碼段B中表示。類似地，由於碼段C1和C2是從碼段C導出的，所以碼段C1和C2都不包含信號分量。在該示例中，數位類比轉換級806可以使用不同的權重(例如，24：22：1)來生成與MSB部分(例如，3位元二進位碼)相關聯的DAC輸出，與ULSB部分(例如，3位元二進位碼)相關聯的DAC輸出和與LLSB部分(例如，3位元二進位碼)相關聯的DAC輸出。MSB部分，ULSB部分，LLSB部分的加權和(例如，16 * B+4 * C1+C2)等於原始數位輸入A(例如，7位元二進位碼)。
考慮到數位類比轉換電路108在使用雜訊整形分段電路900的高線性DAC架構800的基礎上構建的情況，N的值等於3。即，三碼段BS_1，BS_2和BS_N(N=3)從數位輸入D_IN導出。例如，分段電路112是雜訊整形分段電路，其生成包含數位輸入D_IN的LLSB部分的碼段BS_1，包含數位輸入D_IN的ULSB部分的碼段BS_2，以及包含數位輸入D_IN的MSB部分的碼段BS_N(N=3)。多位元DEM DAC 114_N(N=3)由採用旋轉PWM技術的多位元DEM DAC(例如，第4圖中所示的多位元DEM DAC 400)實現。多位元DEM DAC 114_1和114_2中的每一個採用DEM技術，DEM技術的複雜度低於旋轉PWM技術的複雜度。例如，多位元DEM DAC 114_1和114_2中的每一個可以由採用DWA技術的多位元DEM DAC(例如，第2圖中所示的多位元DEM DAC 200)實現。在該示例中，碼段BS_1(LLSB部分)被應用於具有權重1x的多位元DEM DAC 114_1(例如，具有1x Iout的電流導向的DAC)，其中，在一實施方式中，具有權重1x的多位元DEM DAC 114_1表示具有權重為1的多位元DEM DAC 114_1，具有1x Iout的電流導向的DAC表示具有單位電流輸出的電流導向的DAC；碼段BS_2(ULSB部分)被應用於具有權重4x的多位元DEM DAC 114_2(例如，具有4x Iout的電流導向的DAC)，其中，在一實施方式中，具有權重4x的多位元DEM DAC 114_2表示具有權重為4的多位元DEM DAC 114_2，具有4x Iout的電流導向的DAC表示具有4個單位電流輸出的電流導向的DAC；碼段BS_N(MSB部分)被應用於具有權重16x的多位元DEM DAC 114_N(N=3)(例如，具有16x Iout的電流導向的DAC)，其中，在一實施方式中，具有權重16x的多位元DEM DAC 114_N表示具有權重為16的多位元DEM DAC 114_N，具有16x Iout的電流導向的DAC表示具有16個單位電流輸出的電流導向的DAC。由於碼段BS_N(MSB部分)是位元長度比7位元數字輸入D_IN的位元長度短的3位元碼，因此多位元DEM DAC114_N(N=3)中PWM碼旋轉器(特別是移位暫存器)所需的取樣時鐘速率是 比27 * Fs慢得多的23 * Fs。
如第5圖所示，對於在每個取樣週期Ts內執行的旋轉PWM操作，開始指針由固定的DAC索引值(即，P=1)設置。在數位輸入具有慢速信號變化(例如，碼變化=-1/0/+1)的情況下，旋轉PWM演算法引入恒定的ISI誤差。例如，由連續輸入碼y(1)和y(2)表示的碼值之間的碼變化是+1，由連續輸入碼y(2)和y(3)表示的碼值之間的碼變化是-1，由連續輸入碼y(3)和y(4)表示的碼值之間的碼變化是-1，並且由連續輸入碼y(4)和y(5)表示的碼值之間的碼變化是+1。如果數位輸入具有快速信號變化(例如，碼變化≠-1/0/+1)，則可以通過旋轉的PWM演算法引入非恒定的ISI誤差，其中對於每一個取樣週期Ts旋轉PWM演算法的開始指針由固定的DAC索引值設置。
第10圖示出通過將具有固定開始指針的旋轉PWM操作應用於具有快速信號變化的數位輸入而產生非恒定ISI誤差的示意圖。在該例子中，在連續輸入碼y(1)和y(2)表示的碼值之間的碼變化是+2，在連續輸入碼y(2)和y(3)表示的碼值之間的碼變化是-2，在連續輸入碼y(3)和y(4)表示的碼值之間的碼變化是-2，在連續輸入碼y(4)和y(5)表示的碼值之間的碼變化是+2，假定輸入碼y(n)具有3個位元(K=3)，多位元DEM DAC400具有分別由#1,#2,...,#8索引的8個1位元DAC 406_1-406_T(T=23)。
當多位元DEM DAC 400接收輸入碼y(2)所表示的碼值{6}，從溫度計編碼器402產生的溫度計碼包括6個1和2個0。開始指針P由固定的DAC索引值設置(即P=1)。在與輸入碼y(2)關聯的一個取樣週期Ts中的階段8，6個1被饋送到由#8,#1,#2,#3,#4，和#5索引的1位元DAC。
當多位元DEM DAC 400接收輸入碼y(3)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。開始指針P由固定的DAC索引值設置(即P=1)。在與輸入碼y(3)關聯的一個取樣週期Ts中的階段1，4個1被饋送到 由#1,#2,#3和#4索引的1位元DAC。在與輸入碼y(3)關聯的一個取樣週期Ts中的階段2，4個1被旋轉/移位，然後被饋送到由#2,#3,#4，和#5索引的1位元DAC。 正如第10圖中所示，由#5索引的1位元DAC在與輸入碼y(2)相關的一個取樣週期Ts中的階段8中被接通，在與輸入碼y(3)相關的一個取樣週期Ts中的階段1中被切斷，然後在與輸入碼y(3)相關的一個取樣週期Ts中的階段2中被接通。
而且，在與輸入碼y(3)相關的一個取樣週期Ts中的階段8中，4個1被旋轉/移位，然後被饋送到到由#8,#1,#2，和#3索引的1位元DAC。當多位元DEM DAC 400接收輸入碼y(4)所表示的碼值{2}，從溫度計編碼器402產生的溫度計碼包括2個1和6個0。開始指針P由固定的DAC索引值設置(即P=1)。在與輸入碼y(4)關聯的一個取樣週期Ts中的階段1，2個1被饋送到由#1和#2索引的1位元DAC。 在與輸入碼y(4)關聯的一個取樣週期Ts中的階段2，2個1被旋轉/移位，然後被饋送到由#2和#3索引的1位元DAC。正如第10圖中所示，由#3索引的1位元DAC在與輸入碼y(3)相關的一個取樣週期Ts中的階段8中被接通，在與輸入碼y(4)相關的一個取樣週期Ts中的階段1中被切斷，然後在與輸入碼y(4)相關的一個取樣週期Ts中的階段2中被接通。
正如第10圖所示，向上箭頭符號指示一個上升瞬態誤差的出現。以上升瞬態誤差為例，增加了在由#5索引的1位元DAC處碼轉換(0→1)的次數。 特別的，在與輸入碼y(2)相關的一個取樣週期Ts中在階段8中出現氣泡碼(bubble code)BC1，所以導致非恒定的ISI誤差。相似的，以上升瞬態誤差為例，增加了在由#3索引的1位元DAC處碼轉換(0→1)的次數。特別的，在與輸入碼y(3)相關的一個取樣週期Ts中在階段8中出現氣泡碼BC2，所以導致非恒定的ISI誤差。 一旦產生了氣泡碼，這些氣泡碼將擴散到後續的輸入碼中。
為了解決這個非恒定的ISI誤差問題，本申請進一步提出了使用自我調整的開始指針的修正的旋轉PWM技術。例如，包括在第4圖中所示多位元DEM DAC400中的PWM碼旋轉器可以被配置為使用修正的旋轉PWM技術。以這種方式，對於在每一個取樣週期中執行的旋轉PWM，開始指針不由固定DAC索引值設置，由此避免非恒定ISI誤差的發生。
在一個示例性修正的旋轉PWM實施方式中，對當前數位輸入的碼段的開始指針的設置依賴於前面數字輸入的碼段和當前數字輸入的碼段之間的碼差異。此外，對下一個數字輸入的碼段的開始指針的設置依賴於下一個數字輸入的碼段和當前數字輸入的碼段之間的碼差異。
第11圖是示出根據本發明實施例的第4圖中所示出的PWM碼旋轉器404處執行的第一修正的旋轉PWM操作。假定輸入碼y(n)具有3個位元(K=3)，多位元DEM DAC400具有分別由#1,#2,...,#8索引的8個1位元DAC406_1-406_T(T=23)。正如第11圖所示的，輸入碼y(n)所表示的連續碼值{4,6,4,3,4}被依次饋送到多位元DEM DAC400，其中n={1,2,3,4,,5}。此外，在每一個取樣週期Ts有2K個階段(表示為“1”,“2”,“3”,“4”,“5”,“6”,“7”和“8”)，其中，K=3以及
Figure 108125867-A0305-02-0021-4
。
當多位元DEM DAC 400接收輸入碼y(1)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。開始指針P初始設置為1(即P=1)。 當多位元DEM DAC 400接收輸入碼y(2)所表示的碼值{6}，從溫度計編碼器402產生的溫度計碼包括6個1和2個0。根據碼差異△y(△y=y(2)-y(1)=6-2>+1)，開始指針P從之前的DAC索引值變為新的DAC索引值(即P=8)。當多位元DEM DAC 400接收輸入碼y(3)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。根據碼差異△y(△y=y(3)-y(2)=4-6<-1)，開始指針P從之前的DAC索引值變為新的DAC索引值(即P=1)。當多位元DEM DAC 400接收輸入碼y(4)所表示的碼值{2}，從溫度計編碼器402產生的溫度計碼包括2個1和6個0。 根據碼差異△y(△y=y(4)-y(3)=2-4<-1)，開始指針P從之前的DAC索引值變為 新的DAC索引值(即P=2)。當多位元DEM DAC 400接收輸入碼y(5)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。根據碼差異△y(△y=y(5)-y(4)=4-2>+1)，開始指針P從之前的DAC索引值變為新的DAC索引值(即P=1)。由於沒有氣泡碼，修正的旋轉PWM操作沒有非恒定ISI誤差。與使用固定的開始指針的旋轉PWM演算法相比，在快速變化的信號具有不等於-1/0/+1的碼變化的情況下，修正的旋轉PWM演算法具有恒定的ISI誤差。
在另一個示例性的修正的旋轉PWM實施方式中，對當前數位輸入的碼段的開始指針的設置依賴於前面的數字輸入的碼段，當前數位輸入的碼段，以及包含在多位元DEM DAC中的DAC單元(例如1位元DAC)的轉換速率(transition rate)。在一種實施方式中，依據前面的數字輸入的碼段與當前數字輸入的碼段之間的差異和前面的多位元DEM DAC中的DAC單元的轉換速率資訊對應的邊緣索引，在查閱資料表(look up table)中查找當前數字輸入的碼段的開始指針。此外，對下一個數字輸入的碼段的開始指針的設置依賴於當前的數字輸入的碼段，下一個數字輸入的碼段，以及包含在多位元DEM DAC中的DAC單元(例如1位元DAC)的轉換速率。在一種實施方式中，依據當前的數字輸入的碼段與下一個數字輸入的碼段之間的差異和當前的多位元DEM DAC中的DAC單元的轉換速率資訊對應的邊緣索引，在查閱資料表中查找下一個數字輸入的碼段的開始指針。在第4圖中示出的多位元DEM DAC400中包含的PWM碼旋轉器404使用修正的旋轉PWM技術的例子中，PWM碼旋轉器404進一步被配置為保持記錄有1位元DAC401_1-406_T的轉換速率資訊的轉換速率陣列。例如，可以在記憶體中分配的存儲空間中保留轉換速率陣列。
第12圖是示出根據本發明實施例的第4圖中所示出的PWM碼旋轉器404處執行的第二修正的旋轉PWM操作。假定輸入碼y(n)具有3個位元(K=3)，多位元DEM DAC400具有分別由#1,#2,....#8索引的8個1位元DAC406_1-406_T (T=23)。正如第12圖所示的，輸入碼y(n)所表示的連續碼值{0,4,7,4,6,2}被依次饋送到多位元DEM DAC400，其中n={0,1,2,3,4,5}。此外，在每一個取樣週期Ts有2K個階段(表示為“1”,“2”,“3”,“4”,“5”,“6”,“7”，和“8”)，其中，K=3以及
Figure 108125867-A0305-02-0023-5
。
當多位元DEM DAC 400接收輸入碼y(0)所表示的碼值{0}，從溫度計編碼器402產生的溫度計碼包括8個0。開始指針s初始設置為1(即s=1)。由於1位元DAC406_1-406_T中每一個都沒有被接通，在與輸入碼y(0)相關的取樣週期的結束處轉換速率陣列記錄{0,0,0,0,0,0,0,0}。邊緣索引(edge index)e用於記錄特定1位元DAC的DAC索引值，特定1位元DAC具有的轉換速率是轉換速率矩陣中記錄的不同轉換速率間的邊緣。例如，該特定1位元DAC可以是轉換速率陣列中記錄的彼此臨近的兩個不同轉換速率中靠近轉換速率陣列頭部的轉換速率所對應的1位元DAC。所以，邊緣索引e根據1位元DAC 406_1-406_T的轉換速率而被設置/更新。在與輸入碼y(0)相關的取樣週期的結束處，由於在轉換速率陣列中記錄的所有的轉換速率具有相同的值，邊緣索引e設置為“0”(即e=0)。
當多位元DEM DAC 400接收輸入碼y(1)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。根據前面的輸入碼y(0)，當前的輸入碼y(1)，以及當前的邊緣索引e(e=0)，開始指針s初始設置為1(即s=1)。在與輸入碼y(1)相關的取樣週期中，#1索引的1位元DAC具有2個碼轉換(0→1)，#2索引的1位元DAC具有2個碼轉換(0→1)，#3索引的1位元DAC具有2個碼轉換(0→1)，#4索引的1位元DAC具有1個碼轉換(0→1)，#5索引的1位元DAC具有1個碼轉換(0→1)，#6索引的1位元DAC具有1個碼轉換(0→1)，#7索引的1位元DAC具有1個碼轉換(0→1)，#8索引的1位元DAC具有1個碼轉換(0→1)。在輸入碼y(1)相關的取樣週期的結束處，轉換速率陣列記錄{2,2,2,1,1,1,1,1}，以及邊緣索引e被更新到3。
當多位元DEM DAC 400接收輸入碼y(2)所表示的碼值{7}，從溫度計編碼器402產生的溫度計碼包括7個1。根據前面的輸入碼y(1)，當前的輸入碼y(2)，以及當前的邊緣索引e(e=3)，開始指針s被設置為8(即s=8)。在與輸入碼y(2)相關的取樣週期中，#1索引的1位元DAC具有1個碼轉換(0→1)，#2索引的1位元DAC具有1個碼轉換(0→1)，#3索引的1位元DAC具有1個碼轉換(0→1)，#4索引的1位元DAC具有2個碼轉換(0→1)，#5索引的1位元DAC具有2個碼轉換(0→1)，#6索引的1位元DAC具有1個碼轉換(0→1)，#7索引的1位元DAC具有1個碼轉換(0→1)，以及#8索引的1位元DAC具有1個碼轉換(0→1)。在與輸入碼y(2)相關的取樣週期的結束處，轉換速率陣列記錄{3,3,3,3,3,2,2,2}，以及邊緣索引e被更新到5。
當多位元DEM DAC 400接收輸入碼y(3)所表示的碼值{4}，從溫度計編碼器402產生的溫度計碼包括4個1和4個0。根據前面的輸入碼y(2)，當前的輸入碼y(3)，以及當前的邊緣索引e(e=5)，開始指針s被設置為2(即s=2)。在與輸入碼y(3)相關的取樣週期中，#1索引的1位元DAC具有1個碼轉換(0→1)，#2索引的1位元DAC具有1個碼轉換(0→1)，#3索引的1位元DAC具有1個碼轉換(0→1)，#4索引的1位元DAC具有1個碼轉換(0→1)，#5索引的1位元DAC沒有碼轉換(0→1)，#6索引的1位元DAC具有1個碼轉換(0→1)，#7索引的1位元DAC具有1個碼轉換(0→1)，以及#8索引的1位元DAC具有1個碼轉換(0→1)。在輸入碼y(3)相關的取樣週期的結束處，轉換速率陣列記錄了{4,4,4,4,3,3,3,3}，以及邊緣索引e被更新到4。
當多位元DEM DAC 400接收輸入碼y(4)所表示的碼值{6}，從溫度計編碼器402產生的溫度計碼包括6個1和2個0。根據前面的輸入碼y(3)，當前的輸入碼y(4)，以及當前的邊緣索引e(e=4)，開始指針s被設置為1(即s=1)。在與輸入碼y(4)相關的取樣週期中，#1索引的1位元DAC具有1個碼轉換(0→1)，#2索 引的1位元DAC具有1個碼轉換(0→1)，#3索引的1位元DAC具有1個碼轉換(0→1)，#4索引的1位元DAC具有1個碼轉換(0→1)，#5索引的1位元DAC具有2個碼轉換(0→1)，#6索引的1位元DAC具有1個碼轉換(0→1)，#7索引的1位元DAC具有1個碼轉換(0→1)，以及#8索引的1位元DAC具有1個碼轉換(0→1)。 在輸入碼y(4)相關的取樣週期的結束處，轉換速率陣列記錄了{5,5,5,5,5,4,4,4}，以及邊緣索引e被更新到5。
當多位元DEM DAC 400接收輸入碼y(5)所表示的碼值{2}，從溫度計編碼器402產生的溫度計碼包括2個1和6個0。根據前面的輸入碼y(4)，當前的輸入碼y(5)，以及當前的邊緣索引e(e=5)，開始指針s被設置為4(即s=4)。在與輸入碼y(5)相關的取樣週期中，#1索引的1位元DAC具有1個碼轉換(0→1)，#2索引的1位元DAC具有1個碼轉換(0→1)，#3索引的1位元DAC具有1個碼轉換(0→1)，#4索引的1位元DAC具有1個碼轉換(0→1)，#5索引的1位元DAC不具有碼轉換(0→1)，#6索引的1位元DAC具有1個碼轉換(0→1)，#7索引的1位元DAC具有1個碼轉換(0→1)，以及#8索引的1位元DAC具有1個碼轉換(0→1)。 在輸入碼y(5)相關的取樣週期的結束處，轉換速率陣列記錄了{6,6,6,6,5,5,5,5}，以及邊緣索引e被更新到4。
第13圖是根據本發明實施例的第4圖所示出的PWM碼旋轉器處執行的第三修正的旋轉PWM操作。正如第13圖所示，輸入碼y(n)所表示的連續碼值{0,4,6,4,2,4}被依次饋送到多位元DEM DAC400，其中n={0,1,2,3,4,5}。類似於第12圖中所示出的修正的旋轉PWM操作，第13圖中所示出的修正的旋轉PWM操作自我調整開始指針s。
第14圖是根據本發明實施例的圖4所示出的PWM碼旋轉器處執行的第四修正的旋轉PWM操作。正如第14圖所示，輸入碼y(n)所表示的連續碼值{0,4,5,4,3,4}被依次饋送到多位元DEM DAC400，其中n={0,1,2,3,4,5}。類似於第 12圖中所示出的修正的旋轉PWM操作，第14圖中所示出的修正的旋轉PWM操作自我調整開始指針s。
正如第12-14圖中所示，沒有氣泡碼。由於沒有氣泡碼，修正的旋轉PWM操作沒有非恒定的ISI誤差。與使用固定開始指針的旋轉的PWM演算法相比，在快速變化的信號具有不等於-1/0/+1的碼變化的情況下，修正的旋轉PWM演算法具有恒定的ISI誤差。
在第11-14圖所示出的例子中，PWM碼旋轉器被配置保持轉換速率陣列，該轉換速率陣列記錄了累計的1位元DAC401_1-406_T的轉換速率。然而，這僅用於說明性目的，不意味著對本發明的限制。可選的，PWM碼旋轉器404可以被修正為從每一個轉換速率中減去相同的偏移值，並在轉換速率陣列中記錄調整後的轉換速率。採用這種方式，在轉換速率陣列中需要記錄每一個轉換速率的位元的數目被減少，由此降低轉換速率陣列的存儲大小以及硬體成本。 例如採用第12圖中所示出的修正的旋轉PWM操作，在與輸入碼y(1)相關的取樣週期的結束處，轉換速率陣列可以記錄{1,1,1,0,0,0,0,0}，在與輸入碼y(2)相關的取樣週期的結束處，轉換速率陣列可以記錄{1,1,1,1,0,0,0,0}，在與輸入碼y(3)相關的取樣週期的結束處，轉換速率陣列可以記錄{1,1,1,0,0,0,0,0}，在與輸入碼y(4)相關的取樣週期的結束處，轉換速率陣列可以記錄{1,1,0,0,0,0,0,0}，在與輸入碼y(5)相關的取樣週期的結束處，轉換速率陣列可以記錄{1,1,1,0,0,0,0,0}。通過參考轉換速率陣列中記錄的轉換速率資訊可以實現確定邊緣索引的目的。
所屬領域具有通常知識者將容易地觀察到，可以在保留本發明的教導的同時對裝置和方法進行多種修改和更改。因此，上述公開內容應被解釋為僅受所附請求項的範圍和界限的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
600:DAC架構
602:雜訊整形分段級
604:DEM編碼級
606:數位類比轉換級
608:組合級

Claims (21)

  1. 一種數位類比轉換電路，包括：分段電路，用於對第一數位輸入進行分段以產生複數個碼段；所述複數個碼段包括：第一碼段和第二碼段；複數個多位元動態元件匹配數位類比轉換器DEM DAC，分別用於將所述複數個碼段轉換為複數個DAC輸出，其中所述多位元DEM DAC至少包括第一多位元DEM DAC和第二多位元DEM DAC，所述複數個DAC輸出包括第一DAC輸出和第二DAC輸出，其中，所述第一多位元DEM DAC採用第一DEM技術將所述第一碼段轉換成所述第一DAC輸出，以及所述第二多位元DEM DAC採用第二DEM技術將所述第二碼段轉換成所述第二DAC輸出，所述第一DEM技術與所述第二DEM技術不同；以及組合電路，用於組合所述複數個DAC輸出以產生第一類比輸出。
  2. 根據申請專利範圍第1項所述之數位類比轉換電路，其中，所述第一DEM技術使用旋轉脈衝寬度調變PWM演算法。
  3. 根據申請專利範圍第2項所述之數位類比轉換電路，其中，所述分段電路是雜訊整形分段電路，所述第一碼段是：與所述第一數字輸入的最高有效位元MSB部分相關的碼段。
  4. 根據申請專利範圍第2項所述之數位類比轉換電路，其中，所述第二DEM技術的複雜度低於所述第一DEM技術的複雜度。
  5. 根據申請專利範圍第4項所述之數位類比轉換電路，其中，所述第二DEM技術使用資料加權平均DWA演算法或者加擾演算法。
  6. 根據申請專利範圍第4項所述之數位類比轉換電路，其中，所述分段電路是雜訊整形分段電路，所述第一碼段是與所述第一數字輸入的最高有效位元MSB部分相關的碼段和所述第二碼段是與所述第一數字輸入的最低有效位元LSB部分相關的碼段。
  7. 根據申請專利範圍第3項所述之數位類比轉換電路，其中，所述第一多位元DEM DAC包括複數個DAC單元，以及所述第一多位元DEM DAC採用第一開始指針將所述旋轉PWM技術應用到所述複數個DAC單元以轉換所述第一數字輸入的第一碼段，所述第一開始指針不是固定的DAC索引值。
  8. 根據申請專利範圍第7項所述之數位類比轉換電路，其中，所述數位類比轉換電路進一步用於將第二數位輸入轉換成第二類比輸出，所述第一數位輸入和所述第二數位輸入是饋送到所述數位類比轉換電路的連續數位輸入，所述第一多位元DEM DAC採用第二開始指針將所述旋轉PWM技術應用到所述複數個DAC單元以轉換所述第二數位輸入的第一碼段，並且設置給所述第一開始指針的DAC索引值和設置給所述第二開始指針的DAC索引值相同或者不同。
  9. 根據申請專利範圍第8項所述之數位類比轉換電路，其中，所述第二開始指針的設置依賴於所述第一數字輸入的第一碼段和所述第二數字 輸入的第一碼段之間的碼差異。
  10. 根據申請專利範圍第8項所述之數位類比轉換電路，其中，所述第二開始指針的設置依賴於所述第一數字輸入的第一碼段，所述第二數字輸入的第一碼段，和所述複數個DAC單元的轉換速率資訊。
  11. 根據申請專利範圍第8項所述之數位類比轉換電路，其中，所述第一數字輸入的第一碼段是與所述第一數位輸入的MSB部分相關的碼段；所述第二數字輸入的第一碼段是與所述第二數位輸入的MSB部分相關的碼段。
  12. 一種數位類比轉換方法，包括：對第一數位輸入進行分段以產生複數個碼段；所述複數個碼段包括：第一碼段和第二碼段；使用複數個多位元動態元件匹配數位類比轉換器DEM DAC，將所述複數個碼段分別轉換為複數個DAC輸出，其中所述複數個多位元DEM DAC至少包括第一多位元DEM DAC和第二多位元DEM DAC，所述複數個DAC輸出包括第一DAC輸出和第二DAC輸出，其中，所述第一多位元DEM DAC採用第一DEM技術將所述第一碼段轉換成所述第一DAC輸出，以及所述第二多位元DEM DAC採用第二DEM技術將所述第二碼段轉換成所述第二DAC輸出，所述第一DEM技術與所述第二DEM技術不同；組合所述複數個DAC輸出以產生第一類比輸出。
  13. 根據申請專利範圍第12項所述之數位類比轉換方法，其中，所述第一DEM技術使用旋轉脈衝寬度調變PWM演算法。
  14. 根據申請專利範圍第13項所述之數位類比轉換方法，其中，所述分段是雜訊整形分段，所述第一碼段是與所述第一數字輸入的最高有效位元MSB部分相關的碼段。
  15. 根據申請專利範圍第13項所述之數位類比轉換方法，其中，所述第二DEM技術的複雜度低於所述第一DEM技術的複雜度。
  16. 根據申請專利範圍第15項所述之數位類比轉換方法，其中，所述第二DEM技術使用資料加權平均DWA演算法或者加擾演算法。
  17. 根據申請專利範圍第15項所述之數位類比轉換方法，其中，所述分段是雜訊整形分段，所述第一碼段是與所述第一數字輸入的最高有效位元MSB部分相關的碼段和所述第二碼段是與所述第一數字輸入的最低有效位元LSB部分相關的碼段。
  18. 根據申請專利範圍第14項所述之數位類比轉換方法，其中，所述第一多位元DEM DAC包括複數個DAC單元，所述數位類比轉換方法還包括：設置第一開始指針，所述第一開始指針被所述第一多位元DEM DAC採用以將所述旋轉PWM技術應用到所述複數個DAC單元以用於轉換 所述第一數字輸入的第一碼段，其中所述第一開始指針不是固定的DAC索引值。
  19. 根據申請專利範圍第18項所述之數位類比轉換方法，其中，所述數位類比轉換方法進一步用於將第二數位輸入轉換成第二類比輸出，所述第一數位輸入和所述第二數位輸入是連續的數位輸入，所述將所述複數個碼段分別轉換為複數個DAC輸出包括：設置第二開始指針，所述第二開始指針被所述第一多位元DEM DAC採用將所述旋轉PWM技術應用到所述複數個DAC單元以用於轉換所述第二數字輸入的第一碼段，其中設置給所述第一開始指針的DAC索引值和設置給所述第二開始指針的DAC索引值相同或者不同。
  20. 根據申請專利範圍第19項所述之數位類比轉換方法，其中，所述第二開始指針的設置依賴於所述第一數字輸入的第一碼段和所述第二數字輸入的第一碼段之間的碼差異。
  21. 根據申請專利範圍第19項所述之數位類比轉換方法，其中，所述第二開始指針的設置依賴於所述第一數字輸入的第一碼段，所述第二數字輸入的第一碼段，和所述複數個DAC單元的轉換速率資訊。
TW108125867A 2018-07-23 2019-07-22 具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法 TWI710218B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862701885P 2018-07-23 2018-07-23
US62/701,885 2018-07-23
US16/515,056 2019-07-18
US16/515,056 US10763884B2 (en) 2018-07-23 2019-07-18 High linearity digital-to-analog converter with ISI-suppressing method

Publications (2)

Publication Number Publication Date
TW202021283A TW202021283A (zh) 2020-06-01
TWI710218B true TWI710218B (zh) 2020-11-11

Family

ID=67438391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125867A TWI710218B (zh) 2018-07-23 2019-07-22 具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法

Country Status (4)

Country Link
US (1) US10763884B2 (zh)
EP (1) EP3599722B1 (zh)
CN (1) CN110768675B (zh)
TW (1) TWI710218B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563443B2 (en) 2020-08-31 2023-01-24 Stmicroelectronics International N.V. High speed data weighted averaging (DWA) to binary converter circuit
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US11979167B2 (en) 2021-08-16 2024-05-07 Stmicroelectronics International N.V. Low power and high speed data weighted averaging (DWA) to binary converter circuit
US20240072821A1 (en) * 2022-08-30 2024-02-29 Texas Instruments Incorporated Digital-to-time converter mismatch compensation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007027A1 (en) * 2004-06-30 2006-01-12 Soichiro Ishizuka Digital encoder and digital-to-analog converter using same
US20090224953A1 (en) * 2008-03-07 2009-09-10 Qualcomm Incorporated Apparatus and method for dynamic circuit element selection in a digital-to-analog converter
US20130147533A1 (en) * 2011-12-12 2013-06-13 Texas Instruments Incorporated Phase averaged pulse width modulator
TW201436474A (zh) * 2013-01-03 2014-09-16 Avnera Corp 用於數位至類比轉換器之使用失配雜訊整形的多重輸出動態元件匹配演算法
TWI600281B (zh) * 2015-09-29 2017-09-21 美國亞德諾半導體公司 數位類比轉換器中之可變長度動態元件匹配
EP3288186A1 (en) * 2016-08-25 2018-02-28 MediaTek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
US20180145697A1 (en) * 2016-11-22 2018-05-24 Synaptics Incorporated Audio digital-to-analog converter with enhanced dynamic range

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611221B1 (en) * 2002-08-26 2003-08-26 Texas Instruments Incorporated Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging
JP4636926B2 (ja) * 2005-04-22 2011-02-23 三洋電機株式会社 マルチビットδς変調型ｄａコンバータ
JP4836736B2 (ja) * 2006-09-29 2011-12-14 株式会社東芝 デジタル・アナログ変換回路
US7561088B1 (en) * 2008-04-16 2009-07-14 Adtran, Inc. Multi-loop data weighted averaging in a delta-sigma DAC
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
US9735799B1 (en) * 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters
CN106899304B (zh) * 2017-01-19 2020-02-18 电子科技大学 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法
US10326469B1 (en) * 2018-03-26 2019-06-18 Qualcomm Incorporated Segmented digital-to-analog converter (DAC)

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007027A1 (en) * 2004-06-30 2006-01-12 Soichiro Ishizuka Digital encoder and digital-to-analog converter using same
US7123178B2 (en) * 2004-06-30 2006-10-17 Texas Instruments Incorporated Digital encoder and digital-to-analog converter using same
US20090224953A1 (en) * 2008-03-07 2009-09-10 Qualcomm Incorporated Apparatus and method for dynamic circuit element selection in a digital-to-analog converter
US20130147533A1 (en) * 2011-12-12 2013-06-13 Texas Instruments Incorporated Phase averaged pulse width modulator
TW201436474A (zh) * 2013-01-03 2014-09-16 Avnera Corp 用於數位至類比轉換器之使用失配雜訊整形的多重輸出動態元件匹配演算法
TWI600281B (zh) * 2015-09-29 2017-09-21 美國亞德諾半導體公司 數位類比轉換器中之可變長度動態元件匹配
EP3288186A1 (en) * 2016-08-25 2018-02-28 MediaTek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
US20180145697A1 (en) * 2016-11-22 2018-05-24 Synaptics Incorporated Audio digital-to-analog converter with enhanced dynamic range

Also Published As

Publication number Publication date
TW202021283A (zh) 2020-06-01
CN110768675A (zh) 2020-02-07
US10763884B2 (en) 2020-09-01
EP3599722A1 (en) 2020-01-29
EP3599722B1 (en) 2021-10-13
CN110768675B (zh) 2023-11-24
US20200028519A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI710218B (zh) 具有isi抑制功能的高線性數位類比轉換器及數位類比轉換方法
EP2449681B1 (en) Current steering digital-to-analog converter
US6522277B2 (en) Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
JP5237443B2 (ja) ラッチベースのアナログ−デジタル変換のためのシステム及び方法
JP2009510920A (ja) オーディオ用途における低ノイズディジタル・パルス幅変調変換器
JP5244233B2 (ja) 同期タイミング再設定アナログ−デジタル変換のためのシステム及び方法
KR20060088060A (ko) 쇼트 블록 인코더를 이용하여 데이터를 변조하는 방법
JPWO2012127579A1 (ja) Ｍａｓｈ方式シグマデルタ・モジュレータおよびｄａ変換回路
US9762258B2 (en) Mismatch and inter symbol interference (ISI) shaping using dynamic element matching
US7138935B1 (en) Low noise digital to signal interval converter with audio applications
US6369733B1 (en) Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter
JP7371637B2 (ja) 記録装置、記録方法、再生装置、再生方法、符号化装置、及び、復号装置
US9331710B1 (en) Method and apparatus for encoding digital data into an oversampling digital to analog converter
CN108305644B (zh) 存储装置、控制器电路以及记录再现方法
WO1998017005A1 (fr) Procede et circuit de modulation numerique et procede et circuit de demodulation numerique
Kester Oversampling interpolating dacs
JP2007037147A (ja) 多用途電流加算を用いたデジタル／アナログ変換方法及びシステム
JP3142747B2 (ja) オーバーサンプリングｄａ変換器
US6574773B1 (en) Cost-effective high-throughput enumerative ENDEC employing a plurality of segmented compare tables
JP2007533053A (ja) 変調コードシステム及び信号の符号化及び復号方法
US20240313799A1 (en) Audio d/a converter, and dsd signal d/a conversion method
US5946354A (en) Hard disk drive read channel with half speed timing
JP2004247930A (ja) デルタシグマ型マルチビットａ／ｄコンバータおよびそれを用いる光ディスク記録／再生装置ならびにダウンサンプリング方法
WO2019071371A1 (zh) 模数信号转换系统及方法
JP2962027B2 (ja) 情報変換方法および情報記録装置