CN105874404B - 具有自适应增益的数字可综合低压差调节器 - Google Patents

具有自适应增益的数字可综合低压差调节器 Download PDF

Info

Publication number
CN105874404B
CN105874404B CN201380080946.7A CN201380080946A CN105874404B CN 105874404 B CN105874404 B CN 105874404B CN 201380080946 A CN201380080946 A CN 201380080946A CN 105874404 B CN105874404 B CN 105874404B
Authority
CN
China
Prior art keywords
output
controller
gain
power supply
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380080946.7A
Other languages
English (en)
Other versions
CN105874404A (zh
Inventor
R·穆图卡鲁帕恩
P·帕特拉
G·戈埃尔
U·B·卡达利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105874404A publication Critical patent/CN105874404A/zh
Application granted granted Critical
Publication of CN105874404B publication Critical patent/CN105874404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

描述了具有自适应增益的电压调节器，所述电压调节器包括：能够被数字总线控制的多个功率门晶体管，所述多个功率门晶体管能够操作用于向负载提供第一功率供应，并且能够操作用于将第二功率供应接收为输入；模数转换器(ADC)，所述模数转换器用于接收所述第一功率供应并且用于生成代表所述第一功率供应的数字输出；以及控制器，所述控制器用于接收代表所述第一功率供应的所述数字输出，并且用于生成用于控制所述多个功率门晶体管的所述数字总线，使得所述多个功率门晶体管的传递函数在操作范围内为大体上线性的。

Description

具有自适应增益的数字可综合低压差调节器
背景技术
现有的低压差(LDO)调节器架构使用模拟电压来控制对LDO调节器的门驱动。生成模拟电压可能需要对生成模拟电路的电路的小心设计。通常，这样的电路不随着工艺技术很好地缩放。为了调节LDO的电压输出，在输入功率供应电压和LDO调节器的输出电压之间可能需要(例如，约50mV至120mV的)峰值储备。关于模拟LDO调节器方案，存在许多挑战。
例如，模拟LDO调节器的反馈环路的稳定性可能极度依赖于封装寄生和输出极点。作为结果，为了获取反馈环路的稳定性，可以在带宽上做出偿付。模拟LDO调节器还可以为LDO调节器正常操作而在其输出节点展现最小压差(例如，50mV至120mV)。当输入功率供应越来越低时，这样的最小压差成为挑战。模拟LDO调节器还可以由于影响DC设定点精确度的增益限制而展现有限的直流(DC)偏移误差。在模拟设计中，特别是在使用双环路架构的模拟设计中，还存在多个集成和设计挑战。
功率FET(场效应晶体管)阵列可以用于LDO调节器以向输出节点提供功率，使得阵列连接为并联组。该FET阵列的传递函数为非线性的。图1A图示了示出并联组的FET阵列的非线性传递函数的绘图100。这里，x轴为编码。编码越高，并联组中就有越多的晶体管导通。y轴为并联组的晶体管的电阻。随着越多的晶体管导通(即，编码数增大)，并联组的电阻非线性地下降。因为传递函数具有非线性增益，对于编码‘N’的值为高的LDO电压调节器(VR)的操作点，系统的增益为低，并且当编码‘N’为低时，系统的增益为高。这使得瞬态响应在‘N’为低时急剧并且在‘N’为高时迟缓。当LDO VR的输出例如由于负载需求的突然变化而经历电压下垂时，LDO VR的这样的非线性响应成为挑战。
附图说明
根据以下给出的具体实施方式并且根据本公开内容的各实施例的附图，将更充分地理解本公开内容的实施例，然而，这不应被视为将本公开内容限制为特定实施例，而是仅为了说明和理解。
图1A图示了示出并联组的FET的非线性传递函数的绘图。
图1B图示了根据本公开内容的一个实施例的具有一个或多个数字低压差(DLDO)电压调节器(VR)的功率架构。
图2图示了根据本公开内容的一个实施例的DLDO VR。
图3图示了根据本公开内容的一个实施例的用于实施DLDO VR的控制器的数学模型。
图4图示了根据本公开内容的一个实施例的示出控制器的技术效果的绘图。
图5图示了根据本公开内容的一个实施例的具有DLDO VR的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
实施例描述了一种装置，例如，数字低压差(DLDO)VR(电压调节器)，其包括：能够被数字总线上的控制信号控制的多个功率门晶体管，所述多个功率门晶体管能够操作用于向处理内核提供第一功率供应，并且用于将第二功率供应接收为输入；模数转换器(ADC)，其用于接收所述第一功率供应并且用于生成代表所述第一功率供应的数字输出；以及控制器，其用于接收代表所述第一功率供应的所述数字输出并且用于生成输出。
DLDO VR具有几个技术效果。一些非限制性技术效果包括跨过DLDO VR的操作区的均匀增益以使对于所有操作点迅速响应。在一个实施例中，通过向滤波器传递函数添加作为操作点的函数的额外增益因子来实现跨过操作区的均匀增益。
其它示例性技术效果包括对DLDO VR的控制器中的DC(直流)电流路径的近似消除，因为它在待机模式下为具有低静态电流的综合逻辑。在一个实施例中，DLDO VR控制器的系数为可重复编程的，这允许DLDO VR中的环路甚至在SoC(片上系统)被制造后被后调谐。在一个实施例中，DLDO VR的控制器补偿DLDO VR的输出节点上的极点，并且因此在DLDOVR环路中有近乎零的DC增益误差。实施例的DLDO VR允许使用数字控制来软启动功率门。DLDO VR的架构允许设计者控制具有类似权重的功率门的分布以确保对负载(由DLDO VR驱动)的所有区段递送均匀的功率。
DLDO VR的实施例允许采用像不对称/非线性增益函数一样的非线性控制特征来改善DLDO VR的下垂响应。DLDO VR的实施例允许输入电压被数字VID(电压标识)编码定义，其较易于(与模拟电路相比)在数字领域中实施。DLDO VR的实施例允许集成更简单的可测试性设计(DFT)电路，因为DLDO VR的更多电路为数字的(与常规LDO相比)。此类DFT可以允许高产量制造(HVM)测试。
在以下描述中，将讨论很多细节，以提供对本公开内容的实施例的更详尽的解释。但是，对于本领域的技术人员将显而易见的是，可以在不需要这些具体细节的情况下来实践本公开内容的实施例。在其它情况下，通过块图的形式而非以细节示出了公知的结构和设备，以避免模糊本公开内容的实施例。
注意，在所述实施例的对应附图中，采用线表示信号。某些线可以较粗，以指示较多的构成信号路径，和/或在一个或多个末端具有箭头，以指示主信息流方向。这样的指示并非旨在限制性的。相反，结合一个或多个示例性实施例线用于促进对电路或逻辑单元的更容易的理解。任何被表示的如通过设计需要或偏好所指定的信号都可以实际上包括一个或多个可以沿任一方向传播并且可以采用任何适合类型的信号方案来实施的信号。
在说明书中通篇采用的以及在权利要求中采用的术语“连接”指代被连接的东西之间的直接电气连接，而没有任何中间设备。术语“耦合”要么指代所连接的东西之间的直接电连接，要么指代通过一个或多个无源或有源中间设备的间接连接。术语“电路”指代一个或多个被布置为彼此协作以提供期望功能的无源和/或有源部件。术语“信号”指代至少一个电流信号、电压信号或数据/时钟信号。单数冠词的含义包括复数参考。“中”的含义包括“中”和“上”。
术语“缩放”通常是指使设计(原理图和布局)从一种工艺技术转换到另一种工艺技术。术语“缩放”通常是指在相同的技术节点内缩小布局和设备。术语“大体上”、“接近”、“大约”、“近乎”以及“约”通常是指处于目标值的+/-20％内。
除非另行指出，否则采用“第一”、“第二”、“第三”等顺序形容词来描述共同对象，只是表明正在参考同类对象的不同实例，而不是旨在暗示如此描述的对象必须时间地、空间地、排列地或者任何其它方式处于给定顺序。
为了实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体(bulk)端子。晶体管还包括三栅极和FinFet晶体管。源极和漏极端子可以是等同的端子，并且在本文中可互换使用。本领域的技术人员将认识到在不背离本公开内容的范围的情况下可以采用其它晶体管，例如，双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”是指n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”是指p型晶体管(例如，PMOS、PNP BJT等)。
术语“功率状态”或“功率模式”通常指代处理器或SoC(片上系统)的性能水平。可以由2011年11月23日出版的高级配置与电源接口(ACPI)规范5.0版来定义功率状态。然而，实施例不限于ACPI功率状态。还可以使用其它标准和非标准定义的功率状态。
图1B图示了根据本公开内容的一个实施例的具有一个或多个DLDO VR的功率架构120。在一个实施例中，功率架构120包括处理器121、功率模块集成电路(PMIC)122以及操作系统123。
在一个实施例中，处理器121包括一个或多个处理内核1251-N，其中，‘N’为大于一的整数。在一个实施例中，控制单元124(例如，功率控制单元(PCU))能够操作用于(例如，经由操作系统123)生成至少两个VID(电压标识)编码以向处理器121的各个部件提供功率供应。
在一个实施例中，PCU 124向PMIC 122发出VID 127(也称外部VID或第一VID)。在一个实施例中，PMIC 122为管芯外VR，即，不与处理器121集成在相同管芯上。在一个实施例中，PMIC 122放置在与处理器121的封装相同的封装中。在一个实施例中，PMIC 122完全集成在处理器121中(即，PMIC 122与处理器121位于相同管芯上)。
在一个实施例中，VID 127为7位的VID编码。在其它实施例中，可以使用更少或更多位的编码来表示VID。在一个实施例中，VID 127为用于请求PMIC 122提供与VID 127对应的功率供应的请求编码。在一个实施例中，PMIC 122接收外部功率供应126(例如，从电源插座、计算机电池等)并且生成与VID 127对应的经调节的第一功率供应128。例如，VID 127向PMIC 122指示需要1.15V来对处理器121上电。PMIC 122然后生成经调节的1.15V功率供应作为第一功率供应128。在一个实施例中，一些或所有的处理内核1251-N接收第一功率供应128。
在一个实施例中，PCU 124向一些或所有处理器内核1251-N发出第二VID 129(也称内部VID)。在一个实施例中，每个处理器内核接收独立的VID(为简单起见示为单总线129)。在这样的实施例中，每个独立的VID129为独立的处理器内核提供功率供应设定。在一个实施例中，每个处理内核包括DLDO VR，例如，1301-N，其中，‘N’为整数。参考图2来描述DLDOVR。
再参考图1B，在一个实施例中，每个DLDO VR将第一功率供应128接收为输入功率供应，并且还接收它的VID 129，VID 129用于指令DLDO VR来为该内核生成特定水平的输出功率供应。例如，DLDO VR 1301接收VID 129，并且使用1.15V第一功率供应128来为内核11251生成0.9V经调节的功率供应。在另一示例中，DLDO VR 1302接收它对应的VID 129，并且使用1.15V第一功率供应128作为输入来为内核2 1252生成0.9V经调节的功率供应。使用以上示例，在一个实施例中，甚至在第一功率供应128被外部VID 127降低到1.0V时，DLDO VR1301可以从先前的1.15V无缝地(即，对其负载无缝)提供0.9V的经调节的功率供应。
在一个实施例中，独立的处理器内核1251-N经由集成的VR(例如，DLDO VR 1301-N)耦合到第一功率供应128，并且这些集成的VR的输出电压被内部VID 129定义。在一个实施例中，内部VID 129也像外部VID 127一样为7位的编码。在其它实施例中，内部VID 129和外部VID 127具有不同的位数。
在一个实施例中，由想要在最高性能(例如，高功率和高频率——涡轮模式)下操作的(处理器内核1251-N中的)处理器内核所需要的电压来定义外部VID 127设定。在一个实施例中，该处理器内核的DLDO VR操作在旁路模式下，并且接收外部VID 129以使DLDO VR的控制器来导通DLDO VR的所有功率门。在这样的实施例中，对于具有较低性能要求的所有其它处理内核，为这些处理内核设定内部VID 129，使得对应的DLDO VR(或集成的VR)具有较低的输出电压来与所需性能的要求匹配。
在一个实施例中，因为在最高性能下操作的处理内核将使它的集成的VR(即，DLDOVR)操作在旁路模式(即，所有或大多数功率门导通)，所以没有(或有近乎零的)由于两个或更多个VR的级联效应的功率损失。在这样的实施例中，对于在较低性能模式下操作的所有其它处理内核，因为用于对应的VR(即，在较低性能模式下操作的那些处理器的DLDO VR)的输入供电电压降低而节省功率。在一个实施例中，当所有的处理内核1251-N操作在相同性能模式下时，那么所有的集成VR在旁路模式并且处理内核1251-N的电压由外部VID 127来设定。在一个实施例中，不同的处理内核可以无缝地过渡到不同的功率状态并且内部和外部VID(129和127)可以根据各种方案的需要而变化。
在一个实施例中，每个DLDO VR包括控制器以提供跨过DLDO VR的操作区的均匀增益，以使得对所有操作点迅速响应。在一个实施例中，通过向滤波器传递函数添加作为操作点的函数的额外增益因子来实现跨过操作区的均匀增益。
图2图示了根据本公开内容的一个实施例的DLDO VR 200(例如，DLDO VR 1301)。要指出的是，图2的那些与任何其它图的元件具有相同附图标记(或名称)的元件，可以与所描述的方式类似的任何方式操作或作用，但是不限于此。
在一个实施例中，DLDO VR 200包括逻辑201以及功率门202以向负载203提供门控功率供应213。在一个实施例中，逻辑201包括控制单元204、模数转换器(ADC)205以及数模转换器(DAC)206。在一个实施例中，控制单元204包括控制器204a和解码器204b。在一个实施例中，控制器204a接收ADC 205的输出210以生成代表功率门202的强度的信号211。
在一个实施例中，控制器204a产生跨过DLDO VR 200的操作区的均匀增益以使得对所有操作点迅速响应。在一个实施例中，通过向滤波器传递函数添加作为操作点的函数的额外增益因子来实现跨过操作区的均匀增益。
在一个实施例中，解码器204b接收信号211并且将其解码为数字编码212以导通/截止功率门202。在一个实施例中，解码器204b生成二进制编码的数字编码212。在一个实施例中，解码器204b生成温度计编码的数字编码212。在另一实施例中，解码器204b采用其它形式的编码方案来生成数字编码212。
在一个实施例中，解码器204b接收来自PCU 124的旁路信号以指令DLDO VR 200来在旁路模式下操作。在一个实施例中，解码器204b生成数字编码212以使所有的(或大体上所有的)功率门在旁路信号指示旁路模式时导通。在这样的实施例中，ADC 205和控制器204a的输出被旁路。在一个实施例中，当202的所有的(或大体上所有的)功率门导通时，门控功率供应213与非门控功率供应128(与第一功率供应128相同)大体上相同(在电压水平和电流驱动方面)。在一个实施例中，当旁路信号指示DLDO VR 200应该操作在正常模式(即，LDO模式)下时，解码器204b对来自控制器204a的信号211进行解码。在这样的实施例中，ADC 205不被旁路并且从208到212的反馈环路是起作用的。
在一个实施例中，解码器204b接收pgt_en信号(功率门启用)以启用或禁用功率门202。例如，当处理器模块操作在较低或最低功率状态时，功率门202截止使得门控功率供应213为浮置的。在该示例中，pgt_en信号指令解码器204b来生成数字编码212，数字编码212截止功率门202中的所有功率门器件。在一个实施例中，当pgt_en信号被使能时，解码器204b操作在正常(即，LDO模式)或旁路模式。
在一个实施例中，控制器204a接收门控功率供应213的数字表示并且确定是升高还是降低门控功率供应213。在一个实施例中，在LDO模式期间，控制单元204使功率门202的器件导通或截止以调制功率门202的有效电阻来实现用于(负载203的)给定负载电流的门控功率供应213。在这样的实施例中，功率门202像具有宽操作范围的线性电压调节器一样操作。在一个实施例中，控制器204a补偿DLDO VR 200中的任何主极点。
在一个实施例中，控制器203a提供跨过DLDO VR 200的操作区的均匀增益以使得对所有操作点迅速响应。在一个实施例中，通过向滤波器传递函数添加作为操作点的函数的额外增益因子来实现跨过操作区的均匀增益。
在一个实施例中，功率门202包括p型器件(MP1-MPN，其中，‘N’为大于一的整数)，该器件的源极和漏极端子耦合在非门控功率供应128和门控功率供应213之间。在这样的实施例中，p型器件的栅极端子被数字编码212驱动。在一个实施例中，功率门202包括n型器件(未示出)，该器件的源极和漏极端子耦合在非门控功率供应128和门控功率供应213之间。在这样的实施例中，n型器件的栅极端子被数字编码212的反相驱动。在一个实施例中，功率门202包括耦合在非门控功率供应128和门控功率供应213之间的n型和p型器件的组合。在这样的实施例中，p型器件的栅极端子被数字编码212驱动，而n型器件的栅极端子被数字编码212的反相驱动。
在一个实施例中，电阻器串联耦合到n型和/或p型器件，其中，(多个)电阻器的一端耦合到n型和/或p型器件的源极/漏极端子，而(多个)电阻器的另一端耦合到门控功率供应213。在其它实施例中，晶体管与有源/无源器件的其它组合可以用于实施功率门202，功率门202可以被数字编码212(和/或数字编码212的反相)控制。在一个实施例中，功率门202的器件操作在三极管区(或线性区)，并且通过导通或截止功率门202的器件来(通过控制单元204)调制门控功率供应213。
在一个实施例中，DLDO VR 200为两极点系统。第一极点为与门控功率供应213相关联的极点，其由负载203的阻抗和功率门202的输出阻抗定义。第二极点为由控制器204在原点处引入以将稳定态误差降为零的集成极点。在一个实施例中，控制单元204补偿与门控功率供应213相关联的极点，其由负载203的阻抗和功率门202的输出阻抗(从负载203所看)定义。在这样的实施例中，通过引入零来补偿与门控功率供应213相关联的极点，而不降低环路增益和带宽。由控制单元204执行的超前补偿增强了DLDO VR 200的带宽和增益。参考图3描述了执行超前补偿的控制器204a的数学模型。
再参考图2，在一个实施例中，ADC 205为闪式ADC。在一个实施例中，ADC 205为窗口闪式ADC。在一个实施例中，ADC 205为∑-△ADC。在另一实施例中，ADC 205为全闪式ADC。在一个实施例中，ADC 205包括多个比较器207-1至207-N，其中，‘N’为大于一的整数。在该示例中，N＝6并且因此ADC为具有六个比较器207-1至207-N的6位ADC。在一个实施例中，比较器207-1为微分比较器，其接收来自DAC 206的输入并且接收来自门控功率供应213的另一输入。比较器207-1的输出为指示门控功率供应213高于还是低于来自DAC 206的输入的数字信号，该输入为参考电压总线206的参考电压之一。
在一个实施例中，DAC 206接收内部VID 129并且将其转换到参考信号209的总线，参考信号为内部VID 129的模拟表示。在一个实施例中，DAC 206生成参考信号209的总线，每个参考信号209被电压(例如，12mV)分隔。在其它实施例中，可以为参考信号209使用其它水平的粒度。在一个实施例中，用串联耦合在一起的电阻器串来实施DAC 206。在一个实施例中，DAC 206为电流操纵的DAC。在另一实施例中，DAC 206为R/2R DAC，其可替代二进制加权输入DAC。
在一个实施例中，比较器207-6接收来自参考信号209的总线的第一参考电压。在一个实施例中，比较器207-6接收来自参考信号209的总线的第二参考电压，第二参考电压比第一参考电压多‘X’mV，其中，‘X’为数。在一个实施例中，比较器207-1接收来自参考信号209的总线的第六参考电压，第六参考电压比第一参考电压多‘X’mV的6倍。在其它实施例中，可以颠倒参考信号209到ADC 205的比较器的分配顺序。
在一个实施例中，ADC 205的输出212指示门控功率供应213的数字表示。在一个实施例中，输出212为温度计编码的并且被温度计转换为到二进制转换器(未示出)的二进制编码，并且二进制编码被提供到控制单元204。在其它实施例中，ADC 205的输出212直接被控制单元204接收，而无需从温度计编码转换为二进制编码。
在一个实施例中，可以使用RTL(寄存器硬件语言)来综合控制单元204，因为控制单元204的部件为数字的。在DLDO VR 200中使用数字控制单元204有几个技术效果。DLDOVR 200的并且特别而言控制单元204的一些非限制性的技术效果通常包括对DLDO VR 200的控制单元204中的DC电流路径的近似消除，因为它是在待机模式下具有低静态电流的综合逻辑。
在一个实施例中，控制器204a的系数为可重复编程的，这允许DLDO VR 200的环路甚至在SoC被制造后被后调谐。在一个实施例中，控制器204a补偿DLDO VR 200的输出节点上的极点，并且因此在DLDO VR环路中有近乎零的DC增益误差。在一个实施例中，DLDO VR200允许使用数字编码212来软启动功率门202。DLDO VR 200允许设计者控制具有类似权重的功率门器件(例如，MP1-MPN)的分布以确保对负载203的所有区段递送均匀的功率。这将确保，例如，负载线不产生非均匀电压降，负载的区段基于电压降来汲取电流。
在一个实施例中，DLDO VR 200允许采用像不对称/非线性增益函数一样的非线性控制特征来改善VR的下垂响应。例如，当到ADC 205的误差电压足够高而超过窗口ADC的范围时，假设误差足够高(即，在界限外)而使DLDO VR 200离开线性增益控制。在该条件下，202中的大(可编程的)数量的FET在一个时钟周期内立即导通以向负载203提供额外的电荷。根据一个实施例，这样的非线性控制特征用于补偿供电电压208的下垂。
在一个实施例中，DLDO VR 200允许输入电压(例如，参考信号209)被数字内部VID编码129定义，其较易于(与模拟电路相比)在数字领域中实施。在一个实施例中，DLDO VR200允许集成更简单的可测试性设计(DFT)电路，因为DLDO VR 200的更多电路为数字的(与常规LDO相比)。此类DFT可以允许高产量制造(HVM)测试。
使用DLDO VR 200的一个动机为处理器或SoC的处理器内核(或模块)可以以小的步长(例如，12mV)从旁路平滑过渡到调制模式(即，LDO模式)。这允许基于处理器或SoC性能随着功率状态的动态变化来对门控功率供应213进行调制。在一个实施例中，DLDO VR 200还允许对到处于相同性能水平(例如，涡轮模式202、HFM 203等)的每个处理器内核(或模块)的门控功率供应213进行精调谐。
由于过程变化，甚至对于在相同性能水平下的作用，不同处理器内核(例如，1251-N)可能需要不同的电压。例如，较慢的处理器内核可能需要较高的供电电压以得出相同的性能，并且较快的处理器内核可能需要较低的供电电压以得出与较慢的处理器相同的性能。在一个实施例中，内部VID129提供以下能力：将到每个处理器内核的供电电压调谐预定(或可编程)量而无需输入输出逻辑的电压水平变换器。在一个实施例中，预定(或可编程)量为+/-50mV。在其它实施例中，其它电压水平可以用作预定(或可编程)量。该能力(经由内部VID 129)向系统给出了额外的功率节省，因为独立的处理器内核可以被调谐至合适的电压。
图3图示了根据本公开内容的一个实施例的用于实施DLDO VR 200的控制器(例如，204a)的逻辑模型300。要指出的是，图3的那些与任何其它图的元件具有相同附图标记(或名称)的元件，可以与所描述的方式类似的任何方式操作或作用，但是不限于此。
在一个实施例中，逻辑模块300包括第一延时级301(Z-1)，其接收来自ADC 205的输入212。在一个实施例中，延时级301的输出被第二延时级302(Z-1)接收。在一个实施例中，输入212及其来自延时级301和302的延时形式分别被增益级303(增益1)、304(增益2)和305(增益3)放大，其中，‘K’指示增益量。在一个实施例中，增益级303、304和305的输出被求和单元306求和。
在一个实施例中，求和单元306的输出被乘法器312接收。在一个实施例中，求和单元306的输出为由符号检测器313接收的“总和输出”。在一个实施例中，符号检测器313被实施为逻辑，该逻辑确定来自先前级的二进制编码为正还是负。在一个实施例中，符号检测器313确定总和输出的符号。在一个实施例中，总和输出的正号指示环路增益减小的方向，而总和输出的负号指示环路增益增大的方向。在一个实施例中，根据符号的方向，由多路选择器315选择因子。在一个实施例中，乘法器312将该因子(即，多路选择器315的输出)与来自求和单元306的总和输出相乘。在一个实施例中，多路选择器315的输出被提供到逻辑单元307(这里也称作积分器)。
在一个实施例中，逻辑单元307将输出与输出的先前值相加，并且减去(来自增益单元310和311的)两个信号。在一个实施例中，控制器204a的输出211(也称作集成输出)被第三延时级308(Z-1)延时。在一个实施例中，第三延时级308的输出还被第四延时级309(Z-1)延时。在一个实施例中，第三和第四延时级(分别为308和309)的输出分别被增益单元310(增益4)和311(增益5)放大。在一个实施例中，增益单元310和311的输出被逻辑单元307接收。在一个实施例中，逻辑单元307从求和单元306的输出中减去增益单元310和311的输出以生成输出211。在一个实施例中，输出211被解码器204b解码以生成数字编码212来控制功率门202。
在一个实施例中，第三延时级308的输出被提供到将其转换为标量因子的逻辑单元313和314。在一个实施例中，因子1为大的正因子，其在总和输出具有正向增益时被多路选择器312(经由符号)选择。在一个实施例中，因子2为较低的因子或1，其在总和输出具有负向增益时被多路选择器312(经由符号)选择。
在实施例中，根据操作点的函数来调整环路的增益。在一个实施例中，通过将因子Y(即，多路选择器312的输出)与传递函数的分子(即，来自求和单元306的总和输出)相乘来调整增益。由N＝Nl*Vin(n-2)+N2*Vin(n-l)+N3*Vin(n)来定义分子‘N’，其中，“Nl”为级305的增益3，“N2”为级304的增益2，“N3”为级303的增益1，Vin(n)为输入210，Vin(n-l)为延时级301的输出，并且Vin(n-2)为延时级302的输出。
在一个实施例中，分子值‘N’乘以由传递函数的输出状态确定的增益因子‘Y’。在一个实施例中，当到功率FET的Vout编码高时，系统的增益低。通过将分子‘N’与较高值相乘来补偿该低增益。在这样的实施例中，传递函数的增益对所有的操作点平坦。
根据一个实施例，因为当编码增大(增益减小的方向)时与当编码减小(增益增大的方向)时，增益不同，所以当分子值(即，总和输出的符号)为正与为负时，向分子施加不同的乘法因子。在一个实施例中，当‘N’具有净正值时，多路选择器(即，Mux)315选择因子1以增大环路增益。在一个实施例中，当‘N’具有净负值时，多路选择器315选择因子2以降低环路增益。
在一个实施例中，理想地，应该与‘N’相乘的增益因子(即，313和314的输出之一)为输出的值本身。如上文讨论，由N＝Nl*Vin(n-2)+N2*Vin(n-l)+N3*Vin(n)来定义分子‘N’。例如，当积分器的输出为二进制编码1时，‘N’用作is，并且当积分器的输出为二进制编码2时，系统的增益减少了输出值的因子并且被与输出成比例的增益来补偿。在一个实施例中，对于较高的负载电流，使用由各个实施例描述的自适应增益，ADC 205的分辨率高于功率FET 202的粒度是可能的。在该情况下，可能在电压输出208上产生波纹。为了避免该波纹，在一个实施例中，使用值小于1的增益因子。
在一个实施例中，逻辑单元307将增益添加到误差信号，添加积分函数以将DC误差降为零(或接近零)，并且还添加了极点与零点以补偿负载极点。误差信号为调节器(例如，200)的输出节点(例如，208)与参考节点(例如，209)之间的电压差。在一个实施例中，添加的零点补偿负载极点的效果，并且添加的极点确保增益将在超过特定频率时衰减到0dB以下。
图4图示了根据本公开内容的一个实施例的示出控制器204a的技术效果的绘图400。这里，x轴为以微秒(μs)为单位的时间并且y轴为电压(V)。绘图400示出了两个波形。顶端的波形401示出了使用具有乘法效果的控制器204a的瞬态响应时间。波形402，在波形401的底部，为控制器中不使用乘法效果时的瞬态响应。
图5图示了根据本公开内容的一个实施例的具有DLDO VR的智能设备或计算机系统或SoC。图5图示了可以采用平面接口连接器的移动设备的实施例的块图。在一个实施例中，计算设备1600表示移动计算设备，例如，计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或者其它无线移动设备。应当理解，只是大致示出了某些部件，并未在计算设备1600中示出这样的设备的所有部件。
在一个实施例中，计算设备1600包括具有根据实施例的DLDO VR的第一处理器1610。在一个实施例中，计算设备1600包括具有根据本文所讨论的实施例的DLDO VR的处理器1690。在一个实施例中，第二处理器1690为可选的。计算设备1600的具有I/O驱动器的其它块还可以包括实施例的DLDO VR。本公开内容的各种实施例还在1670内包括诸如无线接口等网络接口，使得系统实施例可以并入诸如手机或个人数字助理等无线设备中。
在一个实施例中，处理器1610可以包括一个或多个物理设备，例如，微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理设备。处理器1610执行的处理操作包括可以在其上执行应用和/或设备功能的操作平台或操作系统的执行。所述处理操作包括与和人类用户或者和其它设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接至另一设备相关的操作。所述处理操作还可以包括与音频I/O和/或与显示I/O相关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，音频子系统1620表示与向所述计算设备提供音频功能相关的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)部件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。可以将用于这样的功能的设备集成到计算设备1600内，或者将其连接至计算设备1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令而与计算设备1600交互。
显示子系统1630表示为用户提供可视和/或触感显示以与计算设备1600交互的硬件(例如，显示设备)和软件(例如，驱动程序)部件。显示子系统1630包括显示界面1632，显示界面1632包括用于向用户提供显示的具体屏幕或硬件设备。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑以执行至少某种与所述显示相关的处理。在一个实施例中，显示子系统1630包括为用户既提供输出又提供输入的触摸屏(或者触控板)设备。
I/O控制器1640表示与和用户之间的交互相关的硬件设备和软件部件。I/O控制器1640可操作以管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。此外，I/O控制器1640图示了用于连接至计算设备1600的额外设备的连接点，用户可以通过该设备与所述系统交互。例如，能够附接至计算设备1600的设备可以包括麦克风设备、扬声器或者立体声系统、视频系统或者其它显示设备、键盘或小键盘设备或者供特定应用使用的其它I/O设备，例如，读卡机或其它设备。
如上文所提及，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入能够为计算设备1600的一个或多个应用或功能提供输入或命令。此外，能够代替显示输出或者除显示输出之外提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么所述显示设备还充当输入设备，该设备可以至少部分受到I/O控制器1640管理。在计算设备1600上还可以有额外的按钮或开关，以提供受到I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或者其它能够包含到计算设备1600中的硬件的设备。所述输入可以是直接用户交互的一部分，也可以向所述系统提供环境输入以影响其操作(例如，对噪声的过滤、调整显示器以用于亮度检测、为照相机施加闪光或者其它特征)。
在一个实施例中，计算设备1600包括功率管理1650，功率管理1650管理电池功率使用、电池的充电以及与节能操作相关的特征。存储器子系统1660包括用于存储计算设备1600内的信息的存储器设备。存储器可以包括非易失性(如果对存储器设备的供电中断那么状态不发生变化)和/或易失性(如果对存储器设备的供电中断那么状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据以及与计算设备1600的应用和功能的执行相关的系统数据(不管是长期的还是暂时的)。
也可以将实施例的元件提供为用于存储计算机可执行指令(例如，用于实施本文中讨论的任何其它过程的指令)的机器可读介质(例如，存储器1660)。所述机器可读介质(例如，存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或者其它类型的适于存储电子或计算机可执行指令的机器可读介质。例如，可以将本公开内容的实施例作为计算机程序(例如，BIOS)进行下载，可以经由通信链路(例如，调制解调器或网络连接)通过数据信号将该计算机程序从远程计算机(例如，服务器)传输至请求计算机(例如，客户端)。
连接(connectivity)1670包括能够使计算设备1600与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动程序、协议栈)。计算设备1600可以是单独的设备，例如，其它计算设备、无线接入点或基站，以及外围设备，例如，耳机、打印机或其它设备。
连接1670可以包括多种不同类型的连接。为了通用化，将计算设备1600图示为具有蜂窝连接1672和无线连接1674。蜂窝连接1672一般是指通过无线载波提供的蜂窝网络连接，例如，经由GSM(全球移动通信系统)或者其变型或衍生品、CDMA(码分多址)或者其变型或衍生品、TDM(时分多路复用)或者其变型或衍生品或者其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674是指非蜂窝的无线连接，并且可以包括个人区域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如WiMax)或者其它无线通信。
外围连接(peripheral connections)1680包括用于实施外围连接的硬件接口和连接器以及软件部件(例如，驱动程序、协议栈)。应当理解，计算设备1600既可以是到其它计算设备(“到”1682)的外围设备，也可以具有与之连接的外围设备(“从”1684)。计算设备1600通常具有连接至其它计算设备的“对接”连接器，从而实现诸如对计算设备1600上的内容进行管理(例如，下载和/或上载、修改、同步)的目的。此外，对接连接器能够允许计算设备1600连接至某些外围设备，从而允许计算设备1600控制对例如视听系统或其它系统的内容输出。
除了专有对接连接器或其它专有连接硬件之外，计算设备1600还能够经由公用的或者基于标准的连接器来实施外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括很多不同硬件接口中的任何接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线(Firewire)或其它类型。
在说明书中对“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”的参考是指在至少一些实施例中但是未必在所有实施例中包括结合所述实施例描述的具体特征、结构或特性。“实施例”、“一个实施例”或者“一些实施例”的各种出现未必全部是指相同的实施例。如果说明书陈述“可以”、“或许”或者“可能”包括部件、特征、结构或特性，那么就是说不要求包含该具体的部件、特征、结构或特性。如果说明书或者权利要求以单数冠词提及元件，那么其不表示只有一个所述元件。如果说明书或权利要求提到“额外的”元件，那么不排除有不只一个的额外元件。
此外，可以在一个或多个实施例中通过任何适当方式组合特定特征、结构、功能或特性。例如，只要是在未指出与第一和第二实施例相关的具体特征、结构、功能或特性相互排斥的地方，就可以将这两个实施例相结合。
尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到上述说明，这样的实施例的很多替代方案、修改和变化对本领域的技术人员显而易见。例如，其它存储器架构，例如，动态RAM(DRAM)也可以采用所讨论的实施例。本公开内容的实施例旨在包含落在所附权利要求的宽范围内的所有这样的替代方案、修改和变化。
此外，在所给出的附图当中可以或可以不示出公知的与集成电路(IC)芯片和其它部件的电源/接地连接，其目的在于简化图示和讨论，并且为了不对本公开内容造成模糊。此外，布置可能是按照块图的形式示出的，以避免对本公开造成模糊，而且还鉴于这样的事实，即，关于这样的块图布置的实施方式的细节高度依赖于要实施本公开内容的平台(即，这样的细节应当充分地处于本领域的技术人员的权限内)。在为了描述本公开内容的示例性实施例而阐述了细节(例如，电路)的地方，对本领域的技术人员显而易见的是，可以在无需这些细节的情况下或者可以采用这些细节的变型来实践本公开。因而，应当将说明书视为是说明性的，而非限制性的。
以下示例涉及另外的实施例。可以在一个或多个中的任何地方采用所述示例中的细节。可以关于方法或过程来实施本文中描述的设备的所有可选特征。
例如，提供了一种装置，所述装置包括：能够被数字总线上的控制信号控制的多个功率门晶体管，所述多个功率门晶体管能够操作用于向负载提供第一功率供应，并且能够操作用于将第二功率供应接收为输入；模数转换器(ADC)，所述模数转换器用于接收所述第一功率供应并且用于生成代表所述第一功率供应的数字输出；以及控制器，所述控制器用于接收代表所述第一功率供应的所述数字输出，并且用于生成输出，使得所述多个功率门晶体管的传递函数在操作范围内为大体上线性的。
在一个实施例中，所述控制器能够操作用于调整由所述多个晶体管、所述ADC以及所述控制器形成的环路的增益，并且其中，所述控制器能够操作用于根据操作点的函数来调整所述环路的所述增益。在一个实施例中，所述控制器包括：串联耦合在一起的第一多个延时单元，其中，所述第一多个延时单元中的延时单元的其中之一接收代表所述第一功率供应的所述数字输出；第一多个增益级，所述第一多个增益级用于对所述第一多个延时单元中的每个延时单元的输出的增益进行放大；以及求和器，所述求和器用于对所放大的输出进行求和以生成总和输出。
在一个实施例中，所述控制器包括：乘法器，所述乘法器用于将所述总和输出乘以因子以调整所述环路的所述增益，使得所述多个功率门晶体管的传递函数在操作范围内为大体上线性的。在一个实施例中，所述控制器包括：符号检测器，所述符号检测器用于检测所述总和输出的符号，其中，所检测的符号用于确定所述因子。在一个实施例中，所述控制器包括：串联耦合在一起的第二多个延时单元，其中，所述第二多个延时单元中的延时单元的其中之一接收所述控制器的输出；以及第二多个增益级，所述第二多个增益级用于对所述第二多个延时单元中的每个延时单元的输出的增益进行放大。
在一个实施例中，所述控制器包括：积分器，所述积分器用于对所述第二多个延时单元中的每个延时单元的经放大的输出和所述乘法器的输出进行积分，所述积分器用于生成所述控制器的所述输出。在一个实施例中，所述多个功率门晶体管为p型晶体管。在一个实施例中，所述装置还包括数模转换器(DAC)，所述数模转换器用于将电压标识信号(VID)转换为用于所述ADC的多个模拟信号。在一个实施例中，所述VID由功率控制单元(PCU)生成。
在一个实施例中，所述装置还包括解码器，所述解码器用于对所述控制器的输出进行解码以生成所述数字总线上的用于控制所述多个功率门晶体管的控制信号。在一个实施例中，所述解码器能够操作用于：通过导通所述多个功率门晶体管中的大体上所有的晶体管来使所述装置操作在旁路模式。在一个实施例中，所述解码器能够操作用于生成所述控制信号以使所有的所述多个功率门晶体管截止。
在另一示例中，提供了一种系统，所述系统包括：存储器单元；以及耦合到所述存储器的处理器，所述处理器具有根据上文所讨论的所述装置的电压调节器。在一个实施例中，所述系统还包括无线接口，所述无线接口用于允许所述处理器经由天线与另一设备进行通信。在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元为触摸屏。
在另一示例中，提供了一种装置，所述装置包括：控制器，所述控制器用于接收代表第一功率供应的数字输出，并且用于生成输出，使得所述多个功率门晶体管的传递函数在操作范围内为大体上线性的；以及解码器，所述解码器用于对所述控制器的所述输出进行解码以生成数字总线上的用于控制所述多个功率门晶体管的控制信号。
在一个实施例中，所述控制器能够操作用于调整由所述多个晶体管、模数转换器(ADC)、以及所述控制器形成的环路的增益，其中，所述控制器能够操作用于根据操作点的函数来调整所述环路的所述增益。在一个实施例中，所述控制器包括：串联耦合在一起的第一多个延时单元，其中，所述第一多个延时单元中的延时单元的其中之一接收代表所述第一功率供应的所述数字输出；第一多个增益级，所述第一多个增益级用于对所述第一多个延时单元中的每个延时单元的输出的增益进行放大；以及求和器，所述求和器用于对所放大的输出进行积分以生成总和输出。
在一个实施例中，所述控制器包括：乘法器，所述乘法器用于将所述总和输出乘以因子以调整所述环路的所述增益，使得所述多个功率门晶体管的传递函数在操作范围内为大体上线性的。在一个实施例中，所述控制器包括：符号检测器，所述符号检测器用于检测所述总和输出的符号，其中，所检测的符号用于确定所述因子。在一个实施例中，所述控制器包括：串联耦合在一起的第二多个延时单元，其中，所述第二多个延时单元中的延时单元的其中之一接收所述控制器的输出；以及第二多个增益级，所述第二多个增益级用于对所述第二多个延时单元中的每个延时单元的输出的增益进行放大。在一个实施例中，所述控制器包括：积分器，所述积分器用于对所述第二多个延时单元中的每个延时单元的经放大的输出和所述乘法器的输出进行积分，所述积分器用于生成所述控制器的所述输出。
在另一示例中，提供了一种系统，所述系统包括：存储器单元；以及耦合到所述存储器的处理器，所述处理器具有根据上文所讨论的所述装置的电压调节器。在一个实施例中，所述系统还包括无线接口，所述无线接口用于允许所述处理器经由天线与另一设备进行通信。在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元为触摸屏。
提供了说明书摘要，其将允许读者确认本技术公开内容的实质和主旨。在理解不将说明书摘要用于限制权利要求的范围或含义的情况下来提交说明书摘要。据此将以下权利要求并入具体实施方式中，每个权利要求自身代表一个独立的实施例。

Claims (21)

1.一种具有自适应增益的装置，所述装置包括：
能够被数字总线上的控制信号控制的多个功率门晶体管，所述多个功率门晶体管能够操作用于向负载提供第一功率供应，并且能够操作用于将第二功率供应接收为输入；
模数转换器(ADC)，所述模数转换器用于接收所述第一功率供应并且用于生成代表所述第一功率供应的数字输出；以及
控制器，所述控制器用于接收代表所述第一功率供应的所述数字输出，并且用于生成输出，使得所述多个功率门晶体管的传递函数在操作范围内为线性的，
其中，所述控制器能够操作用于调整由所述多个功率门晶体管、所述ADC以及所述控制器形成的环路的增益，并且其中，所述控制器能够操作用于根据操作点的函数来调整所述环路的所述增益，并且
其中，所述控制器包括：
串联耦合在一起的第一多个延时单元，其中，所述第一多个延时单元中的延时单元的其中之一接收代表所述第一功率供应的所述数字输出；
第一多个增益级，所述第一多个增益级用于对所述第一多个延时单元中的每个延时单元的输出的增益进行放大；以及
求和器，所述求和器用于对所放大的输出进行求和以生成总和输出。
2.根据权利要求1所述的装置，其中，所述控制器包括：
乘法器，所述乘法器用于将所述总和输出乘以因子以调整所述环路的所述增益，使得所述多个功率门晶体管的传递函数在操作范围内为线性的。
3.根据权利要求2所述的装置，其中，所述控制器包括：
符号检测器，所述符号检测器用于检测所述总和输出的符号，其中，所检测的符号用于确定所述因子。
4.根据权利要求2所述的装置，其中，所述控制器包括：
串联耦合在一起的第二多个延时单元，其中，所述第二多个延时单元中的延时单元的其中之一接收所述控制器的输出；以及
第二多个增益级，所述第二多个增益级用于对所述第二多个延时单元中的每个延时单元的输出的增益进行放大。
5.根据权利要求4所述的装置，其中，所述控制器包括：
积分器，所述积分器用于对所述第二多个延时单元中的每个延时单元的经放大的输出和所述乘法器的输出进行积分，所述积分器用于生成所述控制器的所述输出。
6.根据权利要求1所述的装置，其中，所述多个功率门晶体管为p型晶体管。
7.根据权利要求1所述的装置，还包括数模转换器(DAC)，所述数模转换器用于将电压标识信号(VID)转换为用于所述ADC的多个模拟信号。
8.根据权利要求7所述的装置，其中，所述VID由功率控制单元(PCU)生成。
9.根据权利要求1所述的装置，还包括解码器，所述解码器用于对所述控制器的所述输出进行解码以生成所述数字总线上的用于控制所述多个功率门晶体管的所述控制信号。
10.根据权利要求9所述的装置，其中，所述解码器能够操作用于：
通过导通所述多个功率门晶体管中的所有的晶体管来使所述装置操作在旁路模式中。
11.根据权利要求9所述的装置，其中，所述解码器能够操作用于生成所述控制信号以使所有的所述多个功率门晶体管截止。
12.一种具有自适应增益的装置，所述装置包括：
控制器，所述控制器用于接收代表第一功率供应的数字输出，并且用于生成输出，使得多个功率门晶体管的传递函数在操作范围内为线性的；以及
解码器，所述解码器用于对所述控制器的所述输出进行解码以生成数字总线上的用于控制所述多个功率门晶体管的控制信号，
其中，所述控制器能够操作用于调整由所述多个功率门晶体管、模数转换器(ADC)、以及所述控制器形成的环路的增益，其中，所述控制器能够操作用于根据操作点的函数来调整所述环路的所述增益，并且
其中，所述控制器包括：
串联耦合在一起的第一多个延时单元，其中，所述第一多个延时单元中的延时单元的其中之一接收代表所述第一功率供应的所述数字输出；
第一多个增益级，所述第一多个增益级用于对所述第一多个延时单元中的每个延时单元的输出的增益进行放大；以及
求和器，所述求和器用于对所放大的输出进行积分以生成总和输出。
13.根据权利要求12所述的装置，其中，所述控制器包括：
乘法器，所述乘法器用于将所述总和输出乘以因子以调整所述环路的所述增益，使得所述多个功率门晶体管的传递函数在操作范围内为线性的。
14.根据权利要求13所述的装置，其中，所述控制器包括：
符号检测器，所述符号检测器用于检测所述总和输出的符号，其中，所检测的符号用于确定所述因子。
15.根据权利要求13所述的装置，其中，所述控制器包括：
串联耦合在一起的第二多个延时单元，其中，所述第二多个延时单元中的延时单元的其中之一接收所述控制器的输出；以及
第二多个增益级，所述第二多个增益级用于对所述第二多个延时单元中的每个延时单元的输出的增益进行放大。
16.根据权利要求15所述的装置，其中，所述控制器包括：
积分器，所述积分器用于对所述第二多个延时单元中的每个延时单元的经放大的输出和所述乘法器的输出进行积分，所述积分器用于生成所述控制器的所述输出。
17.一种具有自适应增益的系统，所述系统包括：
存储器单元；
耦合到所述存储器的处理器，所述处理器具有根据权利要求1至11中的任一项所述的装置；以及
无线接口，所述无线接口用于允许所述处理器经由天线与其它设备进行通信。
18.根据权利要求17所述的系统，还包括显示单元。
19.根据权利要求18所述的系统，其中，所述显示单元为触摸屏。
20.一种具有自适应增益的系统，所述系统包括：
存储器单元；
耦合到所述存储器的处理器，所述处理器具有根据权利要求12至16中的任一项所述的装置；以及
无线接口，所述无线接口用于允许所述处理器经由天线与其它设备进行通信。
21.根据权利要求20所述的系统，还包括显示单元。
CN201380080946.7A 2013-12-18 2013-12-18 具有自适应增益的数字可综合低压差调节器 Active CN105874404B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076298 WO2015094252A1 (en) 2013-12-18 2013-12-18 Digital synthesizable low dropout regulator with adaptive gain

Publications (2)

Publication Number Publication Date
CN105874404A CN105874404A (zh) 2016-08-17
CN105874404B true CN105874404B (zh) 2019-02-19

Family

ID=53403356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380080946.7A Active CN105874404B (zh) 2013-12-18 2013-12-18 具有自适应增益的数字可综合低压差调节器

Country Status (5)

Country Link
US (2) US10268249B2 (zh)
EP (1) EP3084556B1 (zh)
JP (1) JP6246944B2 (zh)
CN (1) CN105874404B (zh)
WO (1) WO2015094252A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248177B2 (en) 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
US9946278B2 (en) * 2015-05-22 2018-04-17 Advanced Micro Devices, Inc. Droop detection for low-dropout regulator
US10234932B2 (en) * 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
US9899922B1 (en) * 2017-02-13 2018-02-20 Qualcomm Incorporated Digital sub-regulators
US10474174B2 (en) * 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
US10635124B2 (en) 2017-04-11 2020-04-28 Intel Corporation Adaptive digital controller including linear and non-linear control mechanism
DE102017207998B3 (de) 2017-05-11 2018-08-30 Dialog Semiconductor (Uk) Limited Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit
US11054877B2 (en) * 2017-08-07 2021-07-06 Intel Corporation Power management based on real time platform power sensing
US11048321B2 (en) * 2018-06-01 2021-06-29 Nvidia Corporation Distributed digital low-dropout voltage micro regulator
WO2020055695A1 (en) * 2018-09-14 2020-03-19 Intel Corporation A variable-adaptive integrated computational digital low dropout regulator
US11329559B2 (en) * 2020-08-24 2022-05-10 Nanya Technology Corporation Low dropout regulator and control method thereof
KR20220044019A (ko) 2020-09-29 2022-04-06 삼성전자주식회사 로우 드롭아웃 레귤레이터들을 포함하는 전자 장치
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply
CN112416041B (zh) * 2020-11-18 2023-04-07 海光信息技术股份有限公司 一种数字低压差稳压器、晶体管抗老化方法及电子设备
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method
DE102021115021B3 (de) * 2021-06-10 2022-07-07 Infineon Technologies Ag Elektronische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044156A (en) * 2009-01-28 2010-12-16 Chil Semiconductor Corp Hybrid analog/digital power supply circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548192A (en) 1995-06-14 1996-08-20 Hewlett-Packard Company Adaptive feedback system for controlling head/arm position in a disk drive
US5740420A (en) * 1995-10-26 1998-04-14 Advanced Micro Devices, Inc. System and method for compiling and executing sequences of macro and micro instructions
US7239116B2 (en) * 2004-12-21 2007-07-03 Primarion, Inc. Fine resolution pulse width modulation pulse generator for use in a multiphase pulse width modulated voltage regulator
US6795009B2 (en) 2002-09-09 2004-09-21 Primarion, Inc. System and method for current handling in a digitally-controlled power converter
JP4109219B2 (ja) 2003-06-10 2008-07-02 松下電器産業株式会社 再生信号処理装置、及びそれを備えた光ディスク再生装置
US7049870B2 (en) * 2004-01-09 2006-05-23 Potentia Semiconductor Corporation Digital controllers for DC converters
US7164561B2 (en) * 2004-02-13 2007-01-16 Sandisk Corporation Voltage regulator using protected low voltage devices
US7923974B2 (en) 2008-01-04 2011-04-12 Chil Semiconductor Corporation Modification of switch activation order in a power supply
TWI365365B (en) * 2008-01-30 2012-06-01 Realtek Semiconductor Corp Linear regulator and voltage regulation method
JP5320607B2 (ja) 2008-10-15 2013-10-23 ルネサスエレクトロニクス株式会社 内部電圧発生回路
TW201027085A (en) * 2009-01-14 2010-07-16 Inno Tech Co Ltd Signal detector and its method
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
WO2012101822A1 (ja) 2011-01-28 2012-08-02 ルネサスエレクトロニクス株式会社 コントローラ、および半導体システム
US9065339B2 (en) * 2011-03-11 2015-06-23 Infineon Technologies Austria Ag Methods and apparatus for voltage regulation with dynamic transient optimization
US20140077984A1 (en) * 2012-09-14 2014-03-20 Mediatek Inc. Delta-sigma modulator using hybrid excess loop delay adjustment scheme and related delta-sigma modulation method
US9417643B2 (en) * 2013-03-15 2016-08-16 Qualcomm Incorporated Voltage regulator with variable impedance element
US9823719B2 (en) * 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044156A (en) * 2009-01-28 2010-12-16 Chil Semiconductor Corp Hybrid analog/digital power supply circuit

Also Published As

Publication number Publication date
US10990146B2 (en) 2021-04-27
EP3084556A1 (en) 2016-10-26
EP3084556B1 (en) 2018-10-31
JP2016541077A (ja) 2016-12-28
JP6246944B2 (ja) 2017-12-13
US20160246342A1 (en) 2016-08-25
EP3084556A4 (en) 2017-09-13
WO2015094252A1 (en) 2015-06-25
US10268249B2 (en) 2019-04-23
CN105874404A (zh) 2016-08-17
US20190220074A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
CN105874404B (zh) 具有自适应增益的数字可综合低压差调节器
US10852756B2 (en) Low dropout voltage regulator integrated with digital power gate driver
CN106921292B (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
CN203747797U (zh) 低功率模数转换器
CN103984670B (zh) 用于利用多电压识别来提供功率的装置、系统和方法
CN105308530B (zh) 使用动态电路基准的片上电源发生器
CN104734697A (zh) 使用异步数字采样的时钟校准
CN105247789B (zh) 用于电压调节器的脉冲宽度模块化
US10712875B2 (en) Digital switch-capacitor based bandgap reference and thermal sensor
US9948186B2 (en) Master-slave digital voltage regulators
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN104052257A (zh) 用于电压调节器的扩频设备
TW202232275A (zh) 低功率混合式反向能帶間隙參考及數位溫度感測器
US10025333B2 (en) Mixed signal low dropout voltage regulator with low output impedance
US9638720B2 (en) Low power current sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant