TW202232275A - 低功率混合式反向能帶間隙參考及數位溫度感測器 - Google Patents
低功率混合式反向能帶間隙參考及數位溫度感測器 Download PDFInfo
- Publication number
- TW202232275A TW202232275A TW110130928A TW110130928A TW202232275A TW 202232275 A TW202232275 A TW 202232275A TW 110130928 A TW110130928 A TW 110130928A TW 110130928 A TW110130928 A TW 110130928A TW 202232275 A TW202232275 A TW 202232275A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- input
- coupled
- amplifier
- size
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 title abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 2
- 150000004706 metal oxides Chemical class 0.000 claims abstract 2
- 230000006870 function Effects 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000012546 transfer Methods 0.000 abstract description 5
- 238000007726 management method Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000009529 body temperature measurement Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000010801 machine learning Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- CFMYXEVWODSLAX-QOZOJKKESA-N tetrodotoxin Chemical compound O([C@@]([C@H]1O)(O)O[C@H]2[C@@]3(O)CO)[C@H]3[C@@H](O)[C@]11[C@H]2[C@@H](O)N=C(N)N1 CFMYXEVWODSLAX-QOZOJKKESA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
一低功率混合式反向(LPHR)能帶間隙參考(BGR)及數位溫度感測器(DTS)或一數位溫度計,其利用次臨限金屬氧化物半導體(MOS)電晶體及PNP寄生雙載子接面電晶體(BJT)裝置形成一反向BGR,作為可組配BGR或DTS操作模式之基礎。LPHR架構使用低成本MOS電晶體及標準寄生PNP裝置。基於一反向能帶間隙電壓,LPHR可當作一可組配BGR運作。藉由將可組配BGR與經比例調整基極-射極電壓作比較,電路亦可針對高準確度伴隨單溫度修整作為一DTS進行一線性轉移函數。
Description
本揭示係有關於低功率混合式反向能帶間隙參考及數位溫度感測器。
能帶間隙參考(BGR)及數位溫度感測器(DTS)係廣泛用於幾乎所有現代積體電路(IC)。一BGR提供一準確電壓源,其可當作參考用於內部電力供應產生,或當作一偏壓用於關鍵電路,因此其效能對整個系統至關重要。一DTS提供有關IC溫度之資訊,這對於實現最佳系統效能及支援熱保護具有重要性。隨著對於諸如行動電話、膝上型電腦及物聯網(IOT)裝置等可攜式裝置之需求不斷增加,BGR及DTS之低功率及低成本要求變得越來越具有挑戰性。
依據本發明之一實施例,係特地提出一種設備,其包含:一第一電阻器;一放大器,其具有耦合至該第一電阻器之一第一輸入、及用以接收一經比例調整射極-基極電壓之一第二輸入;以及一第二電阻器,其具有可變電阻值,其中該第二電阻器係耦合至該放大器之該第一輸入及一輸出,其中該放大器之該輸出係一能帶間隙參考。
伺服器中使用之傳統BGR/DTS設計及用戶端部段運用一對BJT裝置來產生一與絕對溫度成比例(PTAT)電壓(
)及一與絕對溫度互補(CTAT)電壓(
)。藉由選擇適當比率(
),一能帶間隙參考電壓可藉由抵消PTAT及CTAT電壓之溫度係數(TC)來產生:
溫度資訊可藉由比較
與
來取得,所以,新增一類比數位轉換器(ADC)以進行比較,且從而實施DTS功能。為了取得合理效能,BJT裝置最終使用一較大使用空間,尤其是在先進半導體程序中。作為限制面積及電力要求之一種方式,一些用戶端及伺服器DTS設計善用現有排序及類別測試條件來實施雙溫度(兩點)修整,這在低BOM產品所要求之低成本測試環境中可能不可行。另外,傳統BGREF需要更大電流才能偏置一對BJT,且此類結構之匹配亦為一關鍵態樣。
文獻中有報導許多低功率、低成本BGR電路。一系列解決方案利用標準能帶間隙電路拓樸結構,同時使用基於MOS之二極體作為絕對電壓參考源。由於基於MOS之二極體受控性差,因此需要一延伸式修整方法(在大量生產中不實在)才能實現一準確參考電壓。另一類電路藉由使用開關電容器來實施一低功率BGR。然而,開關電容器在輸出參考電壓中引進漣波,並且其PSRR效能較低。
文獻中開發各種類型之低功率、低成本DTS。一種是將一電阻用於感測溫度,並且從一RC濾波器中之電阻變化所造成之相移、或從一電阻橋中之電流變化取得溫度資訊。然而,其實作態樣需要矽化多晶矽電阻器,並且轉換速度非常慢(在ms範圍內)。
一現有低功率DTS結構需要單溫度(一點)修整,並且將一對NPN裝置用於產生PTAT (與絕對溫度成比例)及CTAT (與絕對溫度互補)電流。溫度資訊係藉由調諧一電阻器數位類比轉換器(DAC)使PTAT與CTAT電流均衡來取得。由於NPN裝置僅可用於一三重井體程序,並且其在低成本雙重井體程序中之可用性受到限制,因此一變體分別將一次臨限MOS裝置及寄生PNP BJT用於取得PTAT及CTAT電流。然而,這兩種設計都需要一複雜外部讀出電路,因為其具有輸出代碼對照溫度之一非線性轉移曲線。再者,其在電流模式中運作,這會增加設計複雜度,並且隨著輸出代碼造成電力消耗變化。
各項實施例說明一種稱為「低功率混合式反向」(LPHR) BGR/DTS之BGR/DTS結構,其將次臨限金屬氧化物半導體(MOS)電晶體及PNP寄生BJT裝置用於形成一反向BGR,當作可組配BGR或DTS操作模式之基礎。各項實施例之LPHR架構使用低成本MOS電晶體及標準寄生PNP裝置。基於一反向能帶間隙電壓,LPHR可當作一可組配BGR運作。藉由將可組配BGR與經比例調整基極-射極電壓作比較,電路亦可針對高準確度伴隨單溫度修整作為一DTS進行一線性轉移函數。
在一些實施例中,LPHR可被組配為一BGR或DTS (或數位溫度計),並且包含一第一電阻器(R1);一放大器,其具有耦合至第一電阻器之一第一輸入(Vin-),及用以接收一經比例調整射極-基極電壓(
)之一第二輸入(Vin+);以及具有可變電阻值之一第二電阻器(R2),其中第二電阻器係耦合至放大器之第一輸入及一輸出,其中放大器之輸出係一能帶間隙參考(V_BGR)。在各項實施例中,該放大器係具有不平衡輸入對尺寸或不平衡偏置電流之一不平衡放大器。在一些實施例中,該放大器包含具有一第一尺寸之一第一輸入電晶體(Q0);以及具有一第二尺寸之一第二輸入電晶體(Q1),其中該第一尺寸比該第二尺寸大「n」倍。該放大器更包含一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。在一些實施例中,該電流鏡包含一第三電晶體(Q2),其二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及一第四電晶體(Q3),其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大「m」倍。在這裡,「m」及「n」可以是任何數字。例如,n = 4且m = 1。
在一些實施例中,經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中LPHR包含用以將放大器之輸出與一第二經比例調整射極-基極電壓(
)作比較之一比較器。在各項實施例中,第二經比例調整射極-基極電壓高於第一經比例調整射極-基極電壓。在一些實施例中,LPHR係耦合至用以接收該比較器之一輸出並用以產生一數位代碼(Dout)之一逐次逼近邏輯,其中該數位代碼根據該比較器之該輸出而改變。在一些實施例中,該數位代碼係一第一數位代碼,其中LPHR包含用以選擇該第一數位代碼或一第二數位代碼(Dext)其中一者之一多工器,其中該多工器之一輸出是用來調整該第二電阻器之該可變電阻值。在一些實施例中當該多工器選擇第一數位代碼(Dout)時,該第一數位代碼指出LPHR之一溫度。
在一些實施例中,LPHR包含用以產生該第一經比例調整射極-基極電壓及該第二經比例調整射極-基極電壓之一電路系統。在一些實施例中,該電路系統包含:一電阻分壓器;一電流源,其耦合至該電阻分壓器;以及一電晶體,其耦合至該電流源及該電阻分壓器,其中該電阻分壓器具有用以提供該第一經比例調整射極-基極電壓之一第一分接頭、及用以提供該第二經比例調整射極-基極電壓之一第二分接頭。在一些實施例中,電晶體係一PNP BJT或一PMOS電晶體中之一者。在各項實施例中,LPHR可在一晶粒之熱點中用作為溫度感測器。相同電路亦可用作為一參考電壓產生器。
有許多各項實施例之技術功效。舉例而言,與現有低功率DTS拓樸結構相比,各項實施例之LPHR-DTS可在一大38%之工作溫度範圍內憑藉單一溫度修整來實現高準確度,舉例而言,使用的是少25%之電力且需要之轉換時間短23%,同時還對溫度轉移函數提供一線性代碼。LPHR-BGR實現更好之溫度獨立性及PSRR效能,同時消耗之電力係現有基礎BGR電路之0.15倍。從各種圖式及實施例,其他技術功效將顯而易見。
在以下說明中,論述許多細節是為了更透徹解釋本揭露之實施例。然而,所屬技術領域中具有通常知識者將會明白,無需這些特定細節也可實踐本揭露之實施例。在其他例子中,為了避免混淆本揭露之實施例,眾所周知的結構與裝置是以方塊圖形式來展示,而不是展示細節。
請注意,在實施例之對應圖式中,信號是以線條來表示。有些線條可能更厚,用以指出更多構成信號路徑,及/或在一或多個末端具有箭頭,用以指出主要資訊流動方向。此類指示非意欲作為限制。反而,是將線條與一或多個例示性實施例搭配用於促進更容易理解一電路或一邏輯單元。任何表示之信號,如設計需要或偏好所規定,可實際包含有可順著擇一方向行進、並且可用任何適合的信號策略類型來實施的一或多個信號。
在本說明書中,並且在申請專利範圍中,「連接」一詞意味著不用任何中間裝置連接之東西之間的一直接連接,諸如電氣、機械性、或磁性連接。
「耦合」一詞意味著連接之東西之間的一直接或間接連接,諸如一直接電氣、機械性或磁性連接,或透過一或多個被動或主動中間裝置的一間接連接。
「相鄰」一詞在這裡大致意指為一東西旁鄰於(例如,緊鄰於或兩物之間有一或多個東西並靠近於)或聯接另一東西(例如,與其毗鄰)之一位置。
「電路」或「模組」一詞可意指為布置來彼此相配合提供一所欲功能之一或多個被動及/或主動組件。
「信號」一詞可意指為至少一個電流信號、電壓信號、磁性信號、或資料/時脈信號。「一」及「該」的意義包括有複數參考。「中」之意義包括有「中」及「上」。
「類比信號」一詞係任何連續信號,對於該信號,其時變特徵(變數)係某其他時變量之一表示型態,亦即類似於另一時變信號。
「數位信號」一詞係一物理信號,其係一離散值序列(一量化之離散時間信號)之一表示型態,舉例而言,係一任意位元串流之一表示型態、或一數位化(經取樣及類比數位轉換之)類比信號之一表示型態。
「比例調整」一詞大致意指為將一設計(示意圖及布局)從一種程序技術轉換成另一種程序技術,並且可隨後使布局面積縮減。在一些狀況中,比例調整還意指為將一設計從一種程序技術擴大到另一種程序技術,並且可隨後增加布局面積。「比例調整」一詞大致還意指為使相同技術節點內之布局及裝置尺寸縮小或擴大。「比例調整」一詞還可意指為相對於另一參數,例如電力供應位準,調整(例如,減緩或加速 - 亦即分別比例縮小、或比例放大)一信號頻率。
「實質」、「接近」、「大約」、「幾乎」及「約」等詞大致意指為一目標值之+/-10%內。
除非另有所指,「第一」、「第二」及「第三」等用以說明一公用物件的原始形容詞,僅指出相似物件之不同例子係意指為,並且非意欲意味著如此說明之該等物件必須依照一依據時間、空間、等級、或任何其他方式之給定次序。
就本揭露之目的而言,「A及/或B」及「A或B」等字詞意味著(A)、(B)或(A及B)。就本揭露之目的而言,「A、B及/或C」一詞意味著(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
本說明中及申請專利範圍中的「左」、「右」、「前」、「後」、「頂端」、「底端」、「上方」、「底下」及類似者若有的話,係為了描述性目的而使用,而且不必然是為了說明永久相對位置而使用。
指出圖式中與任何其他圖式之元件具有相同參考數字符號(或名稱)的那些元件可採用與所述類似的任何方式來操作或作用,但不限於如此。
為了實施例之目的,這裡所述各種電路及邏輯塊中之電晶體係金屬氧化物半導體(MOS)電晶體或其衍生物,其中MOS電晶體包括汲極、源極、閘極及塊體端子。電晶體及/或MOS電晶體衍生物亦包括三閘及FinFET電晶體、環繞式閘極圓柱形電晶體、穿隧式FET (TFET)、正方形導線、或矩形帶狀電晶體、鐵電FET (FeFET)、或實施功能與奈米碳管或自旋電子裝置相似之電晶體的其他裝置。MOSFET對稱源極與汲極端子即是等同之端子,並且在這裡可交換使用。另一方面,一TFET裝置具有不對稱源極與汲極端子。所屬技術領域中具有通常知識者將了解的是,可使用其他電晶體,例如雙載子接面電晶體(BJT PNP/NPN)、BiCMOS、CMOS等,但不會脫離本揭露之範疇。
圖1根據一些實施例,繪示一低功率混合式反向能帶間隙參考及數位溫度感測器100 (本文中之LPHR電路100)。在一些實施例中,LPHR電路100包含如所示耦合之不平衡放大器101、比較器102、逐次逼近暫存器(SAR邏輯) 103、第一經比例調整電壓源104、第二經比例調整電壓源105,多工器(Mux) 106、電阻器R1、以及電阻器R2。在一些實施例中,Mux 106係用於經由外部資料(
)或來自SAR 103之資料
中之一者調整電阻器R2之電阻。
如果選擇
,則LPHR電路100運作為一可組配BGR,如果選擇
,則LPHR電路100運作為一DTS。所以,取決於LPHR電路100是否被組配為一BGR或DTS,Mux 106選擇(使用Select信號)
或
中之一者。舉例而言,當LPHR電路100操作為BGR時,Mux 106選擇
以選擇R2之一電阻對能帶間隙參考電壓V_BGR進行調整,而當LPHR電路100操作為一DTS時則選擇
。當LPHR電路100作為一可組配BGR運作時,輸出參考電壓
可憑藉輸入代碼
進行調整。輸出V_BGR (或V
BGR)係藉由為SAR 103產生輸出Out之比較器102與經比例調整
作比較。
在各項實施例中,放大器101係運作於弱反相中之一不平衡放大器。放大器101之一些實施例係參照圖2至3作說明。
圖2根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,繪示一不平衡n型輸入放大器200。放大器200包含nMOS輸入電晶體Q0及Q1、電流鏡pMOS電晶體Q2及Q3、以及藉由Vnbias偏置之一n型電流源Qb。輸入電晶體接收Vin+及Vin-信號,而節點Out上則提供輸出。在這裡,節點名稱及信號名稱可互換使用。舉例而言,Out可意指為信號輸出或節點輸出,端視句子之上下文而定。
圖3根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,繪示一不平衡p型輸入放大器300。放大器300係放大器200之一翻轉版本。放大器300包含pMOS輸入電晶體Q0及Q1、電流鏡nMOS電晶體Q2及Q3、以及藉由Vpbias偏置之一p型電流源Qb。輸入電晶體接收Vin+及Vin-信號,而節點Out上則提供輸出。以下章節說明將不平衡放大器200或300用於LPHR電路100之基礎。
因此,當一對MOS電晶體偏置成弱反相時,其
差異係其尺寸與
位準之比率之一函數。放大器200/300之輸入對電晶體Q0及Q1在弱反相中運作,且其尺寸比率為1:n。再者,其電流亦按照m:1之一比率呈現不平衡,該比率係藉由主動負載中之電流鏡裝置Q2及Q3來設定。因此,輸入對電晶體Q0及Q1之間的
差異(其亦為
與
之間的輸入電壓差,因為其共享相同來源節點)係:
由於
隨溫度升高且一係數 = ~0.087𝑚𝑉/℃,因此其會產生一PTAT電壓,並且其溫度係數(TC)可藉由使用特定之m (電流比率)及n (輸入對尺寸比率)值來設定。隨機不匹配可造成m及n之變化,但這可藉由將大電晶體尺寸用於輸入對及電流鏡來降到最低。放大器200/300之電晶體Q0及Q1可藉由低電流偏置及大電晶體尺寸保持處於弱反相區域。
圖4A 至4B根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,分別繪示用以產生經比例調整射極-基極電壓之電路400及420。
圖 1中之經比例調整基極-射極電壓(
) 及 (
)係藉由電路400或420中之一者所產生。電路400包含如所示耦合之電流源Isrc、包含電阻器R之一電阻分壓器網路、以及一PNP BJT裝置。在一些實施例中,一電流源係施用於偏置PNP裝置,其射極至基極電壓
係廣泛用於許多BGR電路中以產生CTAT電壓,並且具有一負TC (例如:-1.5~1.6mV/℃),其中TC係溫度係數。經比例調整基極-射極電壓(
)及(
)係藉由電阻器R之電阻梯所產生。
PTAT 電壓(
)具有一正TC,而CTAT電壓(
)具有一負TC。藉由為
設定正確值,其TC可彼此抵消,並且可取得TC大約為0之反向能帶間隙參考電壓(
)。稱為「反向」之理由在於因子
調節CTAT電壓而不是PTAT電壓。
為了補償CTAT及PTAT電壓,使用一因子
<<1,這導致大約為100 mV之
位準。由於其量值小,
在一些應用中可能難以使用。因此,在一些實施例中,電阻器回授組態係用於產生帶有合理量值之一BGR電壓:
在可施用背面電力遞送並且基材可能不可用或太薄而無法支撐傳統PNP結構之程序技術節點中,電路420可用於產生經比例調整V
EB。雖然一基材係用於形成寄生PNP,此PNP裝置仍可用處於次臨限之一MOS裝置取代,如
圖 4B之電路420中所示。電路420包含如所示耦合之電流源Isrc、包含電阻器R之一電阻分壓器網路、以及一pMOS裝置。在這裡,經比例調整V
EB係藉由將PNP更換成偏置在次臨限區域中之pMOS裝置所產生。可將各項實施例之電阻器實施成分立電阻器、藉由程序技術節點提供之電阻器、被組配為電阻器之電晶體、或以上之一組合。偏壓Vnbias及Vpbias可藉由任何適合的參考產生器來產生,諸如一分壓器、電阻分壓器、基於電流鏡之參考產生器、一內部晶粒上參考產生器、一晶粒外參考產生器、或以上之一組合。
圖5根據一些實施例,繪示作圖500,其展示操作為一數位溫度感測器之低功率混合式反向能帶間隙參考。如參照
圖 1所論述,當Mux 106選擇Dout調整電阻R2時,實現一DTS。在一些實施例中,LPHR 100操作為一DTS以藉由比較經比例調整
電壓與BGR電壓
取得溫度資訊。其功能及電路實作態樣如下所示。
根據方程式(6)以及在假設
固定且
可調之後,
隨
線性增大。因此,可取得不同能帶間隙電壓,諸如
及
,如作圖500中所示,且其不隨溫度改變。另一方面,
係帶有負TC之一CTAT電壓,所以,溫度資訊可藉由比較
與
來取得。
由於屬於一電壓比較,而且易於產生一經比例調整CTAT電壓
,LPHR 100顯著增大工作溫度範圍,因為其避免現有溫度感測器電路之電流比較器飽和問題。請注意,根據一些實施例,
可能太小而無法用於此藉由比較器102進行之比較,所以,將另一經比例調整CTAT電壓
用於比較V
BGR與
。
在LPHR 100之DTS操作模式中,選擇
代碼以控制可調
,並且新增比較器102及數位逐次逼近(SAR)邏輯電路103,如
圖 1所示。於一給定溫度下,在各項實施例中,SAR邏輯103產生一初始代碼
,導致一
,其與
作比較。基於比較器之輸出(
),SAR邏輯103可自動調整
代碼,且在所需解析度規定之若干時脈循環之後,取得確保
等於
之最終
(如方程式(7)所給予)。
圖6A至6B根據一些實施例,分別繪示已知能帶間隙電路中使用之一雙載子接面溫度裝置之布局600、以及單一BJT裝置伴隨一更大電阻梯用在低功率混合式反向能帶間隙參考及數位溫度感測器中之布局620。
大部分現有BGR/DTS電路使用一對帶有1:8尺寸比率之BJT裝置來產生所需之VEB電壓,且圖6A示出其布局結構。在布局600中,一個BJT位於中心且另一個BJT置放在周圍以獲得一更好之匹配效能。舉例而言,BJT1位於中心且BJT2置放在其周圍。
代替該對BJT裝置,用以產生經比例調整VEB的單一BJT裝置與一更大電阻梯之一組合係一特徵結構LPHR 100。其布局結構如圖6B所示,其中單一BJT裝置、一大電阻陣列、開關(「SW」)及一電流源(「CS」) 產生經比例調整VEB。電路100及相關聯布局結構620提供一最佳化布局,其與現有BGR/DTS設計相比,BJT不匹配錯誤更不容易出現且電力更低。
圖7根據一些實施例,分別繪示帶有低功率混合式反向能帶間隙參考及數位溫度感測器之一智慧型裝置或一電腦系統或一SoC (系統晶片)。在一些實施例中,裝置2400代表一適當之運算裝置,諸如一運算平板電腦、一行動電話或智慧型手機、一膝上型電腦、一桌上型電腦、一物聯網(IOT)裝置、一伺服器、一穿戴式裝置、一機上盒、一無線致能電子閱讀器、或類似者。將瞭解的是,大致示出某些組件,且裝置2400中並未將此一裝置之所有組件都示出。
在一實例中,裝置2400包含一SoC (系統晶片) 2401。SoC 2401之一例示性邊界在圖7中係使用虛線繪示,且將一些例示性組件繪示為包括於SoC 2401內,然而,SoC 2401可包括裝置2400之任何適當之組件。
在一些實施例中,裝置2400包括處理器2404。處理器2404可包括一或多個實體裝置,諸如微處理器、應用處理器、微控制器、可規劃邏輯裝置、處理核心、或其他處理構件。藉由處理器2404進行之處理操作包括一操作平台或作業系統之執行,其上執行應用程式及/或裝置功能。處理操作包括與憑藉一人類使用者或憑藉其他裝置之I/O (輸入/輸出)相關之操作、與電力管理相關之操作、與將運算裝置2400連接至另一裝置相關之操作、及/或類似者。處理操作亦可包括與音訊I/O及/或顯示I/O相關之操作。
在一些實施例中,處理器2404包括多個處理核心(亦稱為核心) 2408a、2408b、2408c。雖然圖7中僅繪示三個核心2408a、2408b、2408c,處理器2404仍可包括任何其他適當數量之處理核心,例如,數十個或甚至數百個處理核心。可在單一積體電路(IC)晶片上實施處理器核心2408a、2408b、2408c。此外,晶片可包括一或多個共享及/或私用快取、匯流排或互連、圖形及/或記憶體控制器、或其他組件。
在一些實施例中,處理器2404包括快取2406。在一實例中,快取2406之諸區段可專屬於個別核心2408 (例如:專屬於核心2408之快取2406之一第一區段、專屬於核心2408b之快取2406之一第二區段,以此類推)。在一實例中,可在核心2408中之二或更多者之中共享快取2406之一或多個區段。可將快取2406拆分成不同層級,例如,第1階(L1)快取、第2階(L2)快取、第3階(L3)快取等。
在一些實施例中,處理器核心2404可包括一擷取單元,用來擷取指令(包括帶有條件分支之指令)以供藉由核心2404執行。可從諸如記憶體2430之任何儲存裝置擷取該等指令。處理器核心2404亦可包括一解碼單元,用來解碼所擷取之指令。舉例而言,解碼單元可將擷取之指令解碼成複數個微操作。處理器核心2404可包括一排程單元,用來進行與儲存已解碼指令相關聯之各種操作。舉例而言,排程單元可保持來自解碼單元之資料,直到指令準備好供分派為止,例如,直到一已解碼指令之所有來源值都變為可用為止。在一項實施例中,排程單元可排程及/或發出(或分派)已解碼指令至一執行單元以供執行。
執行單元可在執行所分派指令之前,先對其進行解碼(例如,藉由解碼單元解碼)及分派(例如,藉由排程單元分派)。在一實施例中,執行單元可包括多於一個執行單元(諸如一成像運算單元、一圖形運算單元、一通用運算單元等)。執行單元亦可進行各種算術運算,諸如加法、減法、乘法、及/或除法,並且可包括一或多個算術邏輯單元(ALU)。在一實施例中,一共處理器(圖未示)可搭配執行單元來進行各種算術運算。
再者,執行單元可無次序執行指令。因此,在一項實施例中,處理器核心2404可以是一無次序處理器核心。處理器核心2404亦可包括一引退單元。引退單元可在引退所執行指令之前先對其進行承諾。在一實施例中,所執行指令之引退可導致從指令之執行承諾處理器狀態、解除分配指令所使用之實體暫存器等。處理器核心2404亦可包括一匯流排單元,用來使處理器核心2404之組件與其他組件之間能夠經由一或多條匯流排進行通訊。處理器核心2404亦可包括一或多個暫存器,用來儲存藉由核心2404之各種組件存取之資料(諸如與所指派應用程式優先權及/或子系統狀態(模式)相關性相關之值)。
在一些實施例中,裝置2400包含連接性電路系統2431。舉例而言,連接性電路系統2431包括硬體裝置(例如:無線及/或有線連接器及通訊硬體)及/或軟體組件(例如:驅動程式、協定堆疊),例如用來使裝置2400能夠與外部裝置通訊。裝置2400可與外部裝置分離,諸如與其他運算裝置、無線接取點或基地台等分離。
在一實例中,連接性電路系統2431可包括多種不同類型之連接性。大致說來,連接性電路系統2431可包括蜂巢式連接性電路系統、無線連接性電路系統等。連接性電路系統2431之蜂巢式連接性電路系統大致意指為藉由無線電信業者所提供之蜂巢式網路連接性,諸如經由GSM (全球行動通訊系統)或變種標準或衍生標準、CDMA (分時多重進接)或變種標準或衍生標準、TDM(分時多工)或變種標準或衍生標準、第三代合夥專案(3GPP)通用移動電信系統(UMTS)系統或變種標準或衍生標準、3GPP長期演進(LTE)系統或變種標準或衍生標準、3GPP進階LTE (LTE-A)系統或變種標準或衍生標準、第五代(5G)無線系統或變種標準或衍生標準、5G行動網路系統或變種標準或衍生標準、5G新無線電(NR)系統或變種標準或衍生標準、或其他蜂巢式服務標準所提供。連接性電路系統2431之無線連接性電路系統(或無線介面)意指為非蜂巢式之無線連接性,並且可包括個人區域網路(諸如藍牙、近場等)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、及/或其他無線通訊。在一實例中,連接性電路系統2431可包括一網路介面,諸如一有線或無線介面,舉例而言,以使得可將一系統實施例併入一無線裝置,例如一手機或個人數位助理器。
在一些實施例中,裝置2400包含控制集線器2432,其代表與一或多個I/O裝置之互動相關之硬體裝置及/或軟體組件。舉例而言,處理器2404可經由控制集線器2432與顯示器2422、一或多個週邊裝置2424、儲存裝置2428、一或多個其他外部裝置2429等之一或多者通訊。控制集線器2432可以是一晶片組、一平台控制集線器(PCH)、及/或類似者。
舉例而言,控制集線器2432繪示用於附加裝置之一或多個連接點,該等附加裝置連接至裝置2400,舉例而言,一使用者可能透過裝置2400與系統互動。舉例而言,可附接至裝置2400之裝置(例如:裝置2429)包括麥克風裝置、揚聲器或立體聲系統、音訊裝置、視訊系統或其他顯示裝置、鍵盤或鍵板裝置、或供配合特定應用程式使用之其他I/O裝置,諸如讀卡機或其他裝置。
如上述,控制集線器2432可與音訊裝置、顯示器2422等互動。舉例而言,透過一麥克風或其他音訊裝置之輸入可為裝置2400之一或多個應用程式或功能提供輸入或命令。另外,可提供音訊輸出來代替顯示輸出,或除了顯示輸出以外還可提供音訊輸出。在另一實例中,如果顯示器2422包括一觸控螢幕,則顯示器2422亦當作一輸入裝置,其可至少部分地藉由控制集線器2432來管理。運算裝置2400上還可有附加按鈕或開關,用來提供藉由控制集線器2432管理之I/O功能。在一項實施例中,控制集線器2432管理諸如加速計、相機、光感測器或其他環境感測器之裝置、或可包括在裝置2400中之其他硬體。輸入可以是直接使用者互動之部分,也可向系統提供環境輸入以影響其操作(諸如雜訊濾波、調整顯示器以供亮度偵測、將一閃光施用於一相機、或其他特徵)。
在一些實施例中,控制集線器2432可使用例如PCIe (快速週邊組件互連)、USB (通用串列匯流排)、Thunderbolt、高畫質多媒體介面(HDMI)、Firewire等任何適當之通訊協定來耦合至各種裝置。
在一些實施例中,顯示器2422代表提供一視覺及/或觸覺顯示以供一使用者與裝置2400互動之硬體(例如:顯示裝置)及軟體(例如:驅動程式)組件。顯示器2422可包括用於向一使用者提供一顯示之一顯示介面、一顯示螢幕一及/或硬體裝置。在一些實施例中,顯示器2422包括向一使用者提供輸出及輸入兩者之一觸控螢幕(或觸控板)裝置。在一實例中,顯示器2422可與處理器2404直接通訊。顯示器2422可以是如位在一行動電子裝置或一膝上型裝置中之一內部顯示裝置、或經由一顯示介面(例如:DisplayPort等)附接之一外部顯示裝置中的一或多者。在一項實施例中,顯示器2422可以是一頭戴式顯示器(HMD),諸如用於虛擬實境(VR)應用或擴增實境(AR)應用中之一立體顯示裝置。
在一些實施例中,且雖然未在圖式中示出,除了處理器2404以外(或將其取而代之),裝置2400可包括包含一或多個圖形處理核心之圖形處理單元(GPU),該等圖形處理核心可控制在顯示器2422上顯示內容之一或多項態樣。
控制集線器2432 (或平台控制器集線器)可包括硬體介面及連接器、以及軟體組件(例如:驅動程式、協定堆疊),用來施作週邊連接,例如連至週邊裝置2424。
將瞭解的是,裝置2400既可以是連至其他運算裝置之一週邊裝置,也可具有與其連接之週邊裝置。裝置2400可具有一「對接」連接器,用來連接至其他運算裝置,目的在於諸如管理(例如,下載及/或上傳、變更、同步化)裝置2400上之內容。另外,一對接連接器可允許裝置2400連接至某些週邊,該等週邊允許運算裝置2400控制例如送至視聽或其他系統之內容輸出。
除了一專屬對接連接器或其他專屬連接硬體以外,裝置2400還可經由常見或基於標準之連接器施作週邊連接。常見類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同硬體介面中之任何一者)、包括MiniDisplayPort (MDP)在內之DisplayPort、高畫質多媒體介面(HDMI)、Firewire、或其他類型。
在一些實施例中,連接性電路系統2431可耦合至控制集線器2432,舉例而言,另外還或代替直接耦合至處理器2404。在一些實施例中,顯示器2422可耦合至控制集線器2432,舉例而言,另外還或代替直接耦合至處理器2404。
在一些實施例中,裝置2400包含經由記憶體介面2434耦合至處理器2404之記憶體2430。記憶體2430包括用於在裝置2400中儲存資訊之記憶體裝置。
在一些實施例中,記憶體2430包括如參照各項實施例所述用以維持穩定時控之設備。記憶體可包括非依電性(如果送至記憶體裝置之電力未中斷則狀態不改變)及/或依電性(如果送至記憶體裝置之電力中斷則狀態不確定)記憶體裝置。記憶體裝置2430可以是一動態隨機存取記憶體(DRAM)裝置、一靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、相變記憶體裝置、或對當作處理記憶體使用具有適合效能之一些其他記憶體裝置。在一項實施例中,記憶體2430可操作為用於裝置2400之系統記憶體,用以儲存資料及指令,以供一或多個處理器2404執行一應用程式或程序時使用。記憶體2430可儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料、以及與裝置2400之應用程式及功能之執行相關之系統資料(無論屬於長期還是臨時)。
亦提供各項實施例及實例之元件作為用於儲存電腦可執行指令(例如:用以實施本文中所論述之任何其他程序的指令)之一機器可讀媒體(例如:記憶體2430)。機器可讀媒體(例如:記憶體2430)可包括、但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相變記憶體(PCM) 、或適用於儲存電子或電腦可執行指令之其他類型之機器可讀媒體。舉例而言,可下載本揭露之實施例作為一電腦程式(例如:BIOS),可經由一通訊鏈路(例如一數據機或網路連線),藉由資料信號,將其自一遠端電腦(例如:一伺服器)轉移至一提出請求之電腦(例如:一用戶端)。
在一些實施例中,裝置2400包含溫度測量電路系統2440,舉例而言,用於測量裝置2400之各種組件之溫度。在一實例中,可將溫度測量電路系統2440嵌埋、或耦合或附接至要予以測量及監測溫度之各種組件。舉例而言,溫度測量電路系統2440可測量核心2408a、2408b、2408c、電壓調節器2414、記憶體2430、SoC 2401之一主機板、及/或裝置2400之任何適當組件中之一或多者之(或裡面之)溫度。在一些實施例中,溫度測量電路系統2440包括一低功率混合式反向(LPHR)能帶間隙參考(BGR)及數位溫度感測器(DTS),其利用次臨限金屬氧化物半導體(MOS)電晶體及PNP寄生雙載子接面電晶體(BJT)裝置形成一反向BGR,作為可組配BGR或DTS操作模式之基礎。LPHR架構使用低成本MOS電晶體及標準寄生PNP裝置。基於一反向能帶間隙電壓,LPHR可當作一可組配BGR運作。藉由將可組配BGR與經比例調整基極-射極電壓作比較,電路亦可針對高準確度伴隨單溫度修整作為一DTS進行一線性轉移函數。
在一些實施例中,裝置2400包含電力測量電路系統2442,舉例而言,用於測量藉由裝置2400之一或多個組件所消耗之功率。在一實例中,除了、或代替測量功率,電力測量電路系統2442可測量電壓及/或電流。在一實例中,可將電力測量電路系統2442嵌埋、或耦合或附接至要予以測量及監測功率、電壓、及/或電流消耗之各種組件。舉例而言,電力測量電路系統2442可測量藉由一或多個電壓調節器2414所提供之功率、電流及/或電壓、供應給SoC 2401之功率、供應給裝置2400之功率、裝置2400之處理器2404 (或任何其他組件)所消耗之功率等。
在一些實施例中,裝置2400包含一或多個電壓調節器電路系統,大致稱為電壓調節器(VR) 2414。VR 2414產生適當電壓位準之信號,可供應該等信號以操作裝置2400之任何適當組件。單純舉一例來說,VR 2414係繪示為向裝置2400之處理器2404供應信號。在一些實施例中,VR 2414接收一或多個電壓識別(VID)信號,並且基於VID信號來產生位處一適當位準之電壓信號。各種類型之VR可用於VR 2414。舉例而言,VR 2414可包括一「降壓」VR、「升壓」VR、降壓與升壓VR之一組合、低壓差(LDO)電壓調節器、切換式直流對直流調節器、基於恆定導通時間控制器之直流對直流調節器等。降壓VR大致係用於電力遞送應用中,其中一輸入電壓需要以小於1之一比率轉換成一輸出電壓。升壓VR大致係用於需要將一輸入電壓以大於1之一比率轉換成一輸出電壓之電力遞送應用中。在一些實施例中,各處理器核心具有其自有VR,該VR係藉由PCU 2410a/b及/或PMIC 2412來控制。在一些實施例中,各核心具有一分散式LDO網路以針對電力管理提供有效率之控制。LDO可以是數位LDO、類比LDO、或數位或類比LDO之一組合。在一些實施例中,VR 2414包括電流追蹤設備,用來測量經過電力供應軌之電流。
在一些實施例中,VR 2414包括一數位控制方案,用來管理一比例-積分-微分(PID)濾波器(亦稱為一數位第三型補償器)之狀態。數位控制方案控制PID濾波器之積分器以實施使工作週期飽和之非線性控制,在此期間,PID之比例及微分項係設定為0,而積分器及其內部狀態(前值或記憶)係設定為一工作週期,該工作週期係目前標稱工作週期加上一deltaD之總和。deltaD係最大工作週期增量,其用於將一電壓調節器從ICCmin調節到ICCmax,並且係可矽後設定之一組態暫存器。一狀態機從一非線性全通狀態(其將輸出電壓Vout帶回到一調節窗)移至一開迴路工作週期,其維持輸出電壓稍微高於所需參考電壓Vref。於受命工作週期處於此開迴路狀態某一期間之後,狀態機接著使開迴路工作週期值斜降,直到輸出電壓接近於受命之Vref為止。如此,完全消除(或實質消除)來自VR 2414之輸出供應上之輸出震顫,並且僅有單一下衝轉變,這可能基於一比較器延遲及帶有可用輸出解耦電容之負載之di/dt而導致一保證之Vmin。
在一些實施例中,裝置2400包含一或多個時脈產生器電路系統,大致稱為時脈產生器2416。時脈產生器2416產生處於適當頻率位準之時脈信號,可將其供應給裝置2400之任何適當組件。單純舉一例來說,時脈產生器2416係繪示為向裝置2400之處理器2404供應時脈信號。在一些實施例中,時脈產生器2416接收一或多個頻率識別(FID)信號,並且基於FID信號以一適當頻率產生時脈信號。
在一些實施例中,裝置2400包含向裝置2400之各種組件供應電力之電池2418。單純舉一例來說,電池2418係繪示為向處理器2404供應電力。雖然未在圖式中示出,裝置2400仍可包含一充電電路系統,舉例而言,用以基於從一交流配接器接收之交流(AC)電力供應對電池再充電。在一些實施例中,電池2418包括電池子系統,其包含電池控制及驅動器MOS (DrMOS)區塊。
在一些實施例中,充電電路系統(例如:2418)包含一降壓-升壓轉換器。此降壓-升壓轉換器包含DrMOS或DrGaN裝置,用於代替傳統降壓-升壓轉換器之半橋。這裡參照DrMOS說明各項實施例。然而,實施例適用於DrGaN。DrMOS裝置由於減少之寄生及最佳化之MOSFET封裝而在電力轉換方面允許更好之效率。由於空檔時間管理是在DrMOS內部進行,空檔時間管理比傳統降壓-升壓轉換器更準確,導致轉換效率更高。更高之操作頻率允許更小之電感器尺寸,這進而縮減包含基於DrMOS之降壓-升壓轉換器之充電器之z高度。各項實施例之降壓-升壓轉換器包含用於DrMOS裝置之雙折疊式自舉。在一些實施例中,除了傳統自舉電容器以外,還新增折疊式自舉電容器,其將電感器節點交叉耦合至兩組DrMOS開關。
在一些實施例中,裝置2400包含電力控制單元(PCU) 2410 (亦稱為電力管理單元(PMU)、電力控制器等)。在一實例中,PCU 2410之一些區段可藉由一或多個處理核心2408來實施,並且PCU 2410之這些區段係使用一虛線方塊象徵性地繪示並標示為PCU 2410a。在一實例中,可在處理核心2408外面實施PCU 2410之一些其他區段,並且PCU 2410之這些區段係使用一虛線方塊象徵性地繪示並標示為PCU 2410b。PCU 2410可為裝置2400實施各種電力管理操作。PCU 2410可包括硬體介面、硬體電路系統、連接器、暫存器等、以及軟體組件(例如:驅動程式、協定堆疊),用來針對裝置2400實施各種電力管理操作。
在一些實施例中,裝置2400包含電力管理積體電路(PMIC) 2412,舉例而言,用來針對裝置2400實施各種電力管理操作。在一些實施例中,PMIC 2412係一可重新組配電力管理IC (RPMIC)及/或一IMVP (IntelR行動電壓定位)。在一實例中,PMIC位於與處理器2404分離之一IC晶片內。可為裝置2400實施各種電力管理操作。PMIC 2412可包括硬體介面、硬體電路系統、連接器、暫存器等、以及軟體組件(例如:驅動程式、協定堆疊),用來針對裝置2400實施各種電力管理操作。
在一實例中,裝置2400包含PCU 2410或PMIC 2412中之一者或兩者。在一實例中,PCU 2410或PMIC 2412中之任何一者可不存在於裝置2400中,因此,這些組件係使用虛線來繪示。
裝置2400之各種電力管理操作可藉由PCU 2410、藉由PMIC 2412、或藉由PCU 2410與PMIC 2412之一組合來進行。舉例而言,PCU 2410及/或PMIC 2412可為裝置2400之各種組件選擇一電力狀態(例如:P狀態)。舉例而言,PCU 2410及/或PMIC 2412可為裝置2400之各種組件選擇一電力狀態(例如,根據ACPI (先進組態與電力介面)規範來選擇)。單純舉一例來說,PCU 2410及/或PMIC 2412可致使裝置2400之各種組件轉變至一休眠狀態、轉變至一作動狀態、轉變至一適當之C狀態(例如,C0狀態、或另一適當之C狀態,以ACPI規範為依據)等。在一實例中,PCU 2410及/或PMIC 2412可控制藉由VR 2414輸出之一電壓及/或藉由時脈產生器輸出之一時脈信號之一頻率,舉例而言,分別藉由輸出VID信號及/或FID信號來控制。在一實例中,PCU 2410及/或PMIC 2412可控制電池電力使用量、電池2418之充電、以及與省電操作相關之特徵。
時脈產生器2416可包含一鎖相迴路(PLL)、鎖頻迴路(FLL)、或任何適合的時脈源。在一些實施例中,處理器2404之各核心均具有其自有時脈源。如此,各核心均可在獨立於另一核心之操作頻率的一頻率下操作。在一些實施例中,PCU 2410及/或PMIC 2412進行適應性或動態頻率比例調整或調整。舉例而言,如果核心未在其最大電力消耗閾值或限制下操作,則可增加一處理器核心之時脈頻率。在一些實施例中,PCU 2410及/或PMIC 2412確定一處理器之各核心之操作條件,並且當PCU 2410及/或PMIC 2412確定核心操作低於一目標效能位準時,在核心時控源(例如:該核心之PLL)未喪失鎖定之情況下,機會性地調整該核心之頻率及/或電力供應電壓。舉例而言,如果一核心從一電力供應軌汲取之電流小於針對該核心或處理器2404分配之一總電流,則PCU 2410及/或PMIC 2412可暫時性針對該核心或處理器2404增加電力汲取(例如,藉由增加時脈頻率及/或電力供應電壓位準來增加),以使得核心或處理器2404可在更高效能位準下進行。如此,可為處理器2404暫時性增加電壓及/或頻率而不違反產品可靠性。
在一實例中,PCU 2410及/或PMIC 2412可進行電力管理操作,舉例而言,至少部分地基於從電力測量電路系統2442、溫度測量電路系統2440、電池2418之充電量位準、及/或可用於電力管理之任何其他適當資訊接收測量結果來進行。為此,PMIC 2412係通訊性耦合至一或多個感測器,用來感測/偵測對系統/平台之電力/熱行為具有一效應之一或多個因子中之各種值/變化。一或多個因子之實例包括電流、電壓下垂、溫度、操作頻率、操作電壓、電力消耗、核心間通訊活動等。這些感測器中之一或多者可設置成與一運算系統之一或多個組件或邏輯/IP區塊實體近接(及/或熱接觸/耦合)。另外,在至少一項實施例中,(諸)感測器可直接耦合至PCU 2410及/或PMIC 2412,用來允許PCU 2410及/或PMIC 2412至少部分地基於藉由該等感測器中之至少一者所偵測之值來管理處理器核心能量。
亦繪示裝置2400之一例示性軟體堆疊(但未繪示軟體堆疊之所有元件)。單純舉一例來說,處理器2404可執行應用程式2450、作業系統2452、一或多個電力管理(PM)特定應用程式(例如,一般稱為PM應用程式2458)、及/或類似者。PM應用程式2458亦可藉由PCU 2410及/或PMIC 2412來執行。OS 2452亦可包括一或多個PM應用程式2456a、2456b、2456c。OS 2452亦可包括各種驅動程式2454a、2454b、2454c等,其中一些可特定用於電力管理目的。在一些實施例中,裝置2400可更包含一基本輸入/輸出系統(BIOS) 2420。BIOS 2420可與OS 2452通訊(例如,經由一或多個驅動程式2454通訊)、與處理器2404通訊等。
舉例而言,PM應用程式2458、2456、驅動程式2454、BIOS 2420等之一或多者可用於實施電力管理特定任務,舉例而言,用來控制裝置2400之各種組件之電壓及/或頻率、用來控制裝置2400之各種組件之喚醒狀態、休眠狀態、及/或任何其他適當之電力狀態、控制電池用電量、電池2418之充電、與省電操作相關之特徵等。
在一些實施例中,電池2418係帶有一壓力腔之一鋰金屬電池,用來使一電池上之壓力均勻。壓力腔係藉由用於為電池提供均勻壓力之金屬板(諸如壓力等化板)支撐。壓力腔可包括加壓氣體、彈性材料、彈簧板等。 壓力腔之外皮可自由呈現弓形,在其邊緣處受到(金屬)表皮約束,但仍然在壓縮電池胞元之板子上施加一均勻壓力。壓力腔向電池給予均勻壓力,用於實現例如延長20%電池壽命之高能量密度電池。
在一些實施例中,在PCU 2410a/b上執行之pCode具有為pCode之運行時間支援啟用額外運算及遙測資源之一能力。在這裡,pCode意指為藉由PCU 2410a/b執行之一韌體,用來管理SoC 2401之效能。舉例而言,pCode可為處理器設定頻率及適當電壓。pCode之部分可經由OS 2452存取。在各項實施例中,提供基於工作負載、使用者行為、及/或系統條件來動態地變更一能量效能偏好(EPP)值之機制及方法。OS 2452與pCode之間可有一定義良好之介面。該介面可允許或促進數個參數之軟體組配及/或可向pCode提供提示。舉一例來說,一EPP參數可針對效能或電池壽命是否更重要通知一pCode演算法。
此支援也可藉由包括機器學習支援作為OS 2452之部分、以及按照機器學習預測調諧OS向硬體(例如:SoC 2401之各種組件)提示之EPP值、或採用類似於一動態調諧技術(DTT)驅動程式所做之一方式藉由向pCode遞送機器學習預測,透過OS 2452來完成。在此模型中,OS 2452對一DTT可用之同一組遙測可具有可見性。作為一DTT機器學習提示設定之一結果,pCode可調諧其內部演算法,用來在啟動類型之機器學習預測之後實現最佳電力及效能結果。舉例來說,pCode可增加對於處理器利用率變化之責任以實現對於使用者活動之快速回應,或可藉由減少對於處理器利用率之責任或藉由節省更多電力並增加因調諧能量節省最佳化而損失之效能來增加對於能量節省之偏置。在啟用之活動類型隨著系統可啟用者而失去某些效能位準之狀況中,這種方法可促進節省更多之電池壽命。pCode可包括用於動態EPP之一演算法,其可採取兩個輸入,一個來自OS 2452且另一個來自諸如DTT之軟體,並且可選擇性地選擇提供更高效能及/或回應性。作為這種方法之部分,pCode可在DTT中啟用一選項,用來針對不同類型之活動調諧其對於DTT之反應。
在一些實施例中,pCode提升SoC在電池模式中之效能。在一些實施例中,pCode在電池模式中允許高很多之SoC峰值電力限制位準(及從而更高之渦輪(Turbo)效能)。在一些實施例中,pCode實施電力節流,並且係英特爾動態調諧技術(DTT)之部分。在各項實施例中,峰值電力限制稱為PL4。然而,實施例適用於其他峰值電力限制。在一些實施例中,pCode設定
Vth閾值電壓(平台將節流SoC之電壓位準),使得防止系統非預期停機(或出現黑螢幕)。在一些實施例中,pCode根據閾值電壓(
Vth)計算
Psoc,pkSoC峰值電力限制(例如:PL4)。這兩個係相依參數,如果設定一個,則可計算另一個。pCode係用於基於系統參數、及操作之歷程採最佳方式設定一個參數(
Vth)。在一些實施例中,pCode提供用以基於可用電池電力(其變化緩慢)動態計算節流位準(
Psoc,th)、及設定SoC節流峰值電力(
Psoc,th)之一方案。在一些實施例中,pCode基於
Psoc,th決定頻率及電壓。在這種狀況中,節流事件對SoC效能之負面效應更小。各項實施例提供允許最大效能(Pmax)框架運作之一方案。
在一些實施例中,VR 2414包括一電流感測器,用來感測及/或測量通過VR 2414之一高側開關的電流。在一些實施例中,電流感測器使用在回授中帶有電容性耦合輸入之一放大器來感測放大器之輸入偏移,可在測量期間補償該輸入偏移。在一些實施例中,在回授中帶有電容性耦合輸入之放大器係用於在輸入共模規格寬鬆之一區域中操作放大器,以使得回授迴路增益及/或頻寬更高。在一些實施例中,在回授中帶有電容性耦合輸入之放大器係藉由運用高PSRR (電力供應拒斥比)調節器建立一局部、清潔之供應電壓,用於從轉換器輸入電壓操作感測器,致使更不會破壞開關區域中之網格。在一些實施例中,設計之一變體可用於對輸入電壓與控制器供應之間的差異進行取樣,並且在電力與複本開關之汲極電壓之間重新建立該差異。這允許感測器不曝露至電力供應電壓。在一些實施例中,在回授中帶有電容性耦合輸入之放大器係用於補償電流感測期間輸入電壓之電力遞送網路相關(PDN相關)變化。
本說明書中對「一實施例」、「一項實施例」、「一些實施例」、或「其他實施例」之參照意味著至少一些實施例中,但不必然所有實施例中,包括有參照該等實施例所述之一特定特徵、結構、或特性。「一實施例」、「一項實施例」、或「一些實施例」之各種呈現不必然全都意指為相同的實施例。若本說明書敍述「可」、「可能」、或「可以」包括有一組件、特徵、結構、或特性,並非必需包括有該特定組件、特徵、結構、或特性。若本說明書或申請專利範圍意指為「一」或「一種」元件,並不意味著只有該等元件其中一者。若本說明書或申請專利範圍意指為「一附加」元件,並未排除有超過該等附加元件之一者。
再者,該等特定特徵、結構、功能、或特性可在一或多項實施例中以任何適合的方式來組合。舉例而言,一第一實施例與一第二實施例只要與這兩項實施例相關聯之特定特徵、結構、功能、或特性未互斥便可予以組合起來。
儘管本揭露已搭配其特定實施例作說明,此類實施例之許多替代例、修改及變例鑑於前述說明,對所屬技術領域中具有通常知識者將會顯而易見。就落於隨附申請專利範圍之廣泛範疇內而論,本揭露之實施例係意欲囊括所有此類替代例、修改及變例。
另外,為了便於說明及論述,且為了不混淆本揭露,呈現的圖式內可以或可不展示連至積體電路(IC)晶片及其他組件之眾所周知的電力/接地連接。再者,可採用方塊圖形式來展示布置結構,為的是要避免混淆本揭露,另外還鑑於與此類方塊圖布置結構之實作態樣有關之特定內容高度地取決於裡面待實施本揭露之平台(亦即此類特定內容應妥適地在所屬技術領域中具有通常知識者之見識範圍內)的事實。倘若為了說明本揭露之例示性實施例而提出特定細節(例如電路),對所屬技術領域中具有通常知識者應該顯而易見的是,不用這些特定細節、或利用這些特定細節之變例也可實踐本揭露。本說明因此乃視為具有說明性,而不是限制性。
以下實例涉及進一步實施例。此等實例的特定內容可用在一或多項實施例的任何地方。本文中所述設備之所有任選特徵亦可針對一種方法或過程來實施。可將該等實例組合成任何組合。舉例而言,實例4可與實例2組合。
實例1:一種設備,其包含:一第一電阻器;一放大器,其具有耦合至該第一電阻器之一第一輸入、及用以接收一經比例調整射極-基極電壓之一第二輸入;以及一第二電阻器,其具有可變電阻值,其中該第二電阻器係耦合至該放大器之該第一輸入及一輸出,其中該放大器之該輸出係一能帶間隙參考。
實例2:如實例1之設備,其中該放大器係具有不平衡輸入對尺寸或不平衡偏置電流之一不平衡放大器。
實例3:如實例1之設備,其中該放大器包含:一第一輸入電晶體,其具有一第一尺寸;一第二輸入電晶體,其具有一第二尺寸,其中該第一尺寸比該第二尺寸大n倍;一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
實例4:如實例3之設備,其中該電流鏡包含:一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
實例5:如實例1之設備,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該設備包含用以將該放大器之該輸出與一第二經比例調整射極-基極電壓作比較之一比較器。
實例6:如實例5之設備包含用以接收該比較器之一輸出並用以產生一數位代碼之一逐次逼近邏輯,其中該數位代碼根據該比較器之該輸出而改變。
實例7:如實例6之設備,其中該數位代碼係一第一數位代碼,其中該設備包含用以選擇該第一數位代碼或一第二數位代碼其中一者之一多工器,其中該多工器之一輸出是用來調整該第二電阻器之該可變電阻值。
實例8:如實例7之設備,其中當該多工器選擇該第一數位代碼時,該第一數位代碼指出該設備之一溫度。
實例9:如實例5之設備,其包含用以產生該第一經比例調整射極-基極電壓及該第二經比例調整射極-基極電壓之一電路系統,其中該電路系統包含:一電阻分壓器;一電流源,其耦合至該電阻分壓器;以及一電晶體,其耦合至該電流源及該電阻分壓器,其中該電阻分壓器具有用以提供該第一經比例調整射極-基極電壓之一第一分接頭、及用以提供該第二經比例調整射極-基極電壓之一第二分接頭。
實例10:如實例9之設備,其中該電晶體係一PNP BJT或一PMOS電晶體中之一者。
實例11:一種設備,其包含:一放大器,其具有一不平衡輸入對尺寸或不平衡偏置電流,其中該放大器之輸入之間的一電壓差係一與絕對溫度成比例(PTAT)電壓,並且其中該放大器之一輸出係一能帶間隙電壓;以及一比較器,其耦合至該放大器之該輸出,其中該比較器用來將該能帶間隙電壓與一經比例調整射極-基極電壓作比較。
實例12:如實例11之設備,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該放大器之該等輸入包括:一第一輸入,其耦合至一第一電阻器及一第二電阻器;以及一第二輸入,用來接收一第二第一經比例調整射極為基之電壓。
實例13:如實例12之設備,其中該放大器包含:一第一輸入電晶體,其具有一第一尺寸,其中該第一輸入電晶體係耦合至該第二輸入;一第二輸入電晶體,其具有一第二尺寸,其中該第二輸入電晶體係耦合至該第一輸入,其中該第一尺寸比該第二尺寸大n倍;一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
實例14:如實例13之設備,其中該電流鏡包含:一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
實例15:如實例11之設備包含用以接收該比較器之一輸出並用以產生一數位代碼之一逐次逼近邏輯,其中該數位代碼根據該比較器之該輸出而改變。
實例16:一種系統,其包含:一記憶體;一處理器,其耦合至該記憶體;以及一無線介面,用來允許該處理器與另一裝置通訊,其中該處理器包括可操作以作用為能帶間隙參考或一數位溫度計之一設備,其中該設備包括:一第一電阻器;一放大器,其具有耦合至該第一電阻器之一第一輸入、及用以接收一經比例調整射極-基極電壓之一第二輸入;以及一第二電阻器,其具有可變電阻值,其中該第二電阻器係耦合至該放大器之該第一輸入及一輸出,其中該放大器之該輸出係一能帶間隙參考。
實例17:如實例16之系統,其中該放大器係具有不平衡輸入對尺寸或不平衡偏置電流之一不平衡放大器。
實例18:如實例16之系統,其中該放大器包含:一第一輸入電晶體,其具有一第一尺寸;一第二輸入電晶體,其具有一第二尺寸,其中該第一尺寸比該第二尺寸大n倍;一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
實例19:如實例18之系統,其中該電流鏡包含:一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
實例20:如實例16之系統,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該設備包含用以將該放大器之該輸出與一第二經比例調整射極-基極電壓作比較之一比較器。
所提供的一摘要將容許讀者確定本技術揭露的性質及要義。該摘要乃是基於瞭解將不會用於限制申請專利範圍之範疇或意義來提交。以下申請專利範圍藉此係併入本文的詳細說明中,各請求項本身代表一各別的實施例。
100:LPHR電路
101,102:不平衡放大器
103:SAR
104:第一經比例調整電壓源
105:第二經比例調整電壓源
106:多工器
200:不平衡n型輸入放大器
300:不平衡p型輸入放大器
400,420:電路
500:作圖
600,620:布局
2400:裝置
2401:SoC
2404:處理器
2406:快取
2408a,2408b,2408c:處理核心
2410a,2410b:PCU
2412:PMIC
2414:VR
2416:時脈產生器
2418:電池
2420:BIOS
2422:顯示器
2424:週邊裝置
2428:儲存裝置
2429:外部裝置
2430:記憶體
2431:連接性電路系統
2432:控制集線器
2434:記憶體介面
2440:溫度測量電路系統
2442:電力測量電路系統
2450:應用程式
2452:OS
2454a,2454b,2454c:驅動程式
2456a,2456b,2456c,2458:PM應用程式
經由下文提供的詳細說明且經由本揭露各項實施例的附圖將會更完整理解本揭露之實施例,然而,此詳細說明與該等附圖不應該拿來將本揭露限制於特定實施例,而應該只是用於解釋與理解。
圖1根據一些實施例,繪示一低功率混合式反向能帶間隙參考及數位溫度感測器。
圖2根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,繪示一不平衡n型輸入放大器。
圖3根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,繪示一不平衡p型輸入放大器。
圖4A至4B根據一些實施例,針對低功率混合式反向能帶間隙參考及數位溫度感測器,繪示用以產生經比例調整射極-基極電壓之電路。
圖5根據一些實施例,繪示一作圖,其展示操作為一數位溫度感測器之低功率混合式反向能帶間隙參考。
圖6A至6B根據一些實施例,分別繪示已知能帶間隙電路中使用之一雙載子接面溫度裝置之一布局、以及單一BJT裝置伴隨一更大電阻梯用在低功率混合式反向能帶間隙參考及數位溫度感測器中之一布局。
圖7根據一些實施例,分別繪示帶有低功率混合式反向能帶間隙參考及數位溫度感測器之一智慧型裝置或一電腦系統或一SoC (系統晶片)。
100:LPHR電路
101,102:不平衡放大器
103:SAR
104:第一經比例調整電壓源
105:第二經比例調整電壓源
106:多工器
Claims (20)
- 一種設備,其包含: 一第一電阻器; 一放大器,其具有耦合至該第一電阻器之一第一輸入、及用以接收一經比例調整射極-基極電壓之一第二輸入;以及 一第二電阻器,其具有可變電阻值,其中該第二電阻器係耦合至該放大器之該第一輸入及一輸出,其中該放大器之該輸出係一能帶間隙參考。
- 如請求項1之設備,其中該放大器係具有不平衡輸入對尺寸或不平衡偏置電流之一不平衡放大器。
- 如請求項1之設備,其中該放大器包含: 一第一輸入電晶體,其具有一第一尺寸; 一第二輸入電晶體,其具有一第二尺寸,其中該第一尺寸比該第二尺寸大n倍; 一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及 一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
- 如請求項3之設備,其中該電流鏡包含: 一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及 一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
- 如請求項1至4中任一項之設備,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該設備包含用以將該放大器之該輸出與一第二經比例調整射極-基極電壓作比較之一比較器。
- 如請求項5之設備,其更包含用以接收該比較器之一輸出並用以產生一數位代碼之一逐次逼近邏輯,其中該數位代碼根據該比較器之該輸出而改變。
- 如請求項6之設備,其中該數位代碼係一第一數位代碼,其中該設備包含用以選擇該第一數位代碼或一第二數位代碼其中一者之一多工器,其中該多工器之一輸出是用來調整該第二電阻器之該可變電阻值。
- 如請求項7之設備,其中當該多工器選擇該第一數位代碼時,該第一數位代碼指出該設備之一溫度。
- 如請求項5之設備,其更包含用以產生該第一經比例調整射極-基極電壓及該第二經比例調整射極-基極電壓之一電路系統,其中該電路系統包含: 一電阻分壓器; 一電流源,其耦合至該電阻分壓器;以及 一電晶體,其耦合至該電流源及該電阻分壓器,其中該電阻分壓器具有用以提供該第一經比例調整射極-基極電壓之一第一分接頭、及用以提供該第二經比例調整射極-基極電壓之一第二分接頭。
- 如請求項9之設備,其中該電晶體係一PNP雙載子接面電晶體(BJT)或一p型金屬氧化物半導體(PMOS)電晶體中之一者。
- 一種設備,其包含: 一放大器,其具有一不平衡輸入對尺寸或不平衡偏置電流,其中該放大器之輸入之間的一電壓差係一與絕對溫度成比例(PTAT)的電壓,並且其中該放大器之一輸出係一能帶間隙電壓;以及 一比較器,其耦合至該放大器之該輸出,其中該比較器用來將該能帶間隙電壓與一經比例調整射極-基極電壓作比較。
- 如請求項11之設備,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該放大器之該等輸入包括: 一第一輸入,其耦合至一第一電阻器及一第二電阻器;以及 一第二輸入,其用來接收一第二個第一經比例調整射極為基之電壓。
- 如請求項12之設備,其中該放大器包含: 一第一輸入電晶體,其具有一第一尺寸,其中該第一輸入電晶體係耦合至該第二輸入; 一第二輸入電晶體,其具有一第二尺寸,其中該第二輸入電晶體係耦合至該第一輸入,其中該第一尺寸比該第二尺寸大n倍; 一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及 一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
- 如請求項13之設備,其中該電流鏡包含: 一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及 一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
- 如請求項11至14中任一項之設備,其更包含用以接收該比較器之一輸出並用以產生一數位代碼之一逐次逼近邏輯,其中該數位代碼根據該比較器之該輸出而改變。
- 一種系統,其包含: 一記憶體; 一處理器,其耦合至該記憶體;以及 一無線介面,其用來允許該處理器與另一裝置通訊,其中該處理器包括可操作以作用為能帶間隙參考或一數位溫度計之一設備,其中該設備包括: 一第一電阻器; 一放大器,其具有耦合至該第一電阻器之一第一輸入、及用以接收一經比例調整射極-基極電壓之一第二輸入;以及 一第二電阻器,其具有可變電阻值,其中該第二電阻器係耦合至該放大器之該第一輸入及一輸出,其中該放大器之該輸出係一能帶間隙參考。
- 如請求項16之系統,其中該放大器係具有不平衡輸入對尺寸或不平衡偏置電流之一不平衡放大器。
- 如請求項16之系統,其中該放大器包含: 一第一輸入電晶體,其具有一第一尺寸; 一第二輸入電晶體,其具有一第二尺寸,其中該第一尺寸比該第二尺寸大n倍; 一電流鏡,其耦合至該第一輸入電晶體及一第二輸入電晶體;以及 一電流源,其耦合至該第一輸入電晶體及一第二輸入電晶體。
- 如請求項18之系統,其中該電流鏡包含: 一第三電晶體,其係二極體連接並耦合至該第一輸入電晶體,其中該第三電晶體具有一第三尺寸;以及 一第四電晶體,其耦合至該第三電晶體及該第二輸入電晶體,其中該第四電晶體具有一第四尺寸,其中該第四尺寸比該第三尺寸大m倍。
- 如請求項16至19中任一項之系統,其中該經比例調整射極-基極電壓係一第一經比例調整射極-基極電壓,其中該設備包含用以將該放大器之該輸出與一第二經比例調整射極-基極電壓作比較之一比較器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/033,571 US20220100221A1 (en) | 2020-09-25 | 2020-09-25 | Low power hybrid reverse bandgap reference and digital temperature sensor |
US17/033,571 | 2020-09-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202232275A true TW202232275A (zh) | 2022-08-16 |
Family
ID=80624211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110130928A TW202232275A (zh) | 2020-09-25 | 2021-08-20 | 低功率混合式反向能帶間隙參考及數位溫度感測器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220100221A1 (zh) |
CN (1) | CN114253336A (zh) |
DE (1) | DE102021119677A1 (zh) |
TW (1) | TW202232275A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022111592A (ja) * | 2021-01-20 | 2022-08-01 | キオクシア株式会社 | 半導体集積回路 |
CN115357086B (zh) * | 2022-08-29 | 2024-03-08 | 上海壁仞智能科技有限公司 | 带隙基准电路及其操作方法、电子装置 |
CN118032148B (zh) * | 2024-04-11 | 2024-06-25 | 苏州领慧立芯科技有限公司 | 一种集成温度传感器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292406B1 (en) * | 2000-07-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method and low-power circuits used to generate accurate boosted wordline voltage for flash memory core cells in read mode |
JP4368370B2 (ja) * | 2006-09-14 | 2009-11-18 | Okiセミコンダクタ株式会社 | レギュレータ回路 |
JP5957987B2 (ja) * | 2012-03-14 | 2016-07-27 | ミツミ電機株式会社 | バンドギャップリファレンス回路 |
CN110045778B (zh) * | 2018-01-16 | 2020-07-31 | 智原科技股份有限公司 | 电压产生装置及其校准方法 |
-
2020
- 2020-09-25 US US17/033,571 patent/US20220100221A1/en active Pending
-
2021
- 2021-07-29 DE DE102021119677.9A patent/DE102021119677A1/de active Pending
- 2021-08-20 TW TW110130928A patent/TW202232275A/zh unknown
- 2021-08-24 CN CN202110974046.3A patent/CN114253336A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102021119677A1 (de) | 2022-03-31 |
US20220100221A1 (en) | 2022-03-31 |
CN114253336A (zh) | 2022-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202232275A (zh) | 低功率混合式反向能帶間隙參考及數位溫度感測器 | |
US11658570B2 (en) | Seamless non-linear voltage regulation control to linear control apparatus and method | |
US10712875B2 (en) | Digital switch-capacitor based bandgap reference and thermal sensor | |
US11742754B2 (en) | Enhanced constant-on-time buck intellectual property apparatus and method | |
US11757357B2 (en) | Hybrid digital linear and switched capacitor voltage regulator | |
CN114090227A (zh) | 高能效核心电压选择装置和方法 | |
CN115378253A (zh) | 计算型电流传感器 | |
KR20220040376A (ko) | 프로세서 피크 전류 제어 장치 및 방법 | |
JP2022177797A (ja) | 高出力ポータブル装置向けの電源供給アーキテクチャ | |
US11747371B2 (en) | Self-calibrated input voltage-agnostic replica-biased current sensing apparatus | |
US11336270B2 (en) | Fuse-less self-start controller | |
WO2022060503A1 (en) | Dual-folded boot-strap based buck-boost converter | |
US11592857B2 (en) | Bandgap-less reference generator | |
CN114253382A (zh) | 统一保留和唤醒夹钳装置和方法 | |
US12009687B2 (en) | Apparatus and method to provide dynamic battery charging voltage | |
CN114174789A (zh) | 带有体效应二极管的反向带隙基准电路,以及带有占空比输出的开关电容器温度传感器 | |
US11476817B2 (en) | Low-power and area-efficient gain-bandwidth tripler amplifier | |
TW202226016A (zh) | 安全的裝置電力啟動設備及方法 | |
US11954501B2 (en) | Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state | |
CN117616502A (zh) | 多asic系统的自适应调谐 | |
CN115373505A (zh) | 用于处理器的功率优化定时器模块 | |
CN117120817A (zh) | 水平或垂直堆叠管芯的热管理 |