DE102021119677A1

DE102021119677A1 - Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor

Info

Publication number: DE102021119677A1
Application number: DE102021119677.9A
Authority: DE
Inventors: You Li; David Duarte; Yongping Fan
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2020-09-25
Filing date: 2021-07-29
Publication date: 2022-03-31
Also published as: US12061493B2; TW202232275A; US20220100221A1; CN114253336A

Abstract

Ein/e Low Power Hybrid Reverse(LPHR)-Bandlückenreferenz (BGR) und -Digitaltemperatursensor (DTS) oder ein digitales Thermometer, die/der/das einen Subschwellen-Metalloxid-Halbleiter(MOS)-Transistor und die parasitäre PNP-Bipolartransistor(BJT)-Vorrichtung verwendet, um eine umgekehrte BGR zu bilden, die als die Basis für konfigurierbare BGR- oder DTS-Betriebsmodi dient. Die LPHR-Architektur verwendet kostengünstige MOS-Transistoren und die standardmäßige parasitäre PNP-Vorrichtung. Basierend auf einer umgekehrten Bandlückenspannung kann die LPHR als eine konfigurierbare BGR arbeiten. Durch Vergleichen der konfigurierbaren BGR mit der skalierten Basis-Emitter-Spannung kann die Schaltung auch als ein DTS mit einer linearen Transferfunktion mit Einzeltemperaturtrimmung für eine hohe Genauigkeit arbeiten.

Description

HINTERGRUND
Bandlückenreferenz (BGR) und Digitaltemperatursensor (DTS) werden weitläufig in fast allen modernen integrierten Schaltungen (IC) verwendet. Eine BGR stellt eine genaue Spannungsquelle bereit, die als Referenz für die interne Leistungsversorgungserzeugung oder als eine Bias-Spannung für kritische Schaltungen verwendet werden kann, sodass ihre Leistungsfähigkeit für das gesamte System entscheidend ist. Ein DTS liefert Informationen über die IC-Temperatur, die für die Ermöglichung einer optimalen Systemperformanz und auch für die Unterstützung des thermischen Schutzes wichtig sind. Mit zunehmendem Bedarf an tragbaren Vorrichtungen, wie etwa Mobiltelefonen, Laptops und Internet-der-Dinge(IOT)-Vorrichtungen, werden die Niederleistungs- und Niederkostenanforderungen der BGR und des DTS anspruchsvoller.
Figurenliste
Ein umfassenderes Verständnis der Ausführungsformen der Offenbarung geht aus der folgenden ausführlichen Beschreibung und aus den beigefügten Zeichnungen verschiedener Ausführungsformen der Offenbarung hervor, die jedoch nicht so aufgefasst werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen beschränken, sondern lediglich zur Erläuterung und zum Verständnis dienen.

1 veranschaulicht eine/n Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen.
2 veranschaulicht einen unsymmetrischen n-Typ-Eingangsverstärker für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen.
3 veranschaulicht einen unsymmetrischen p-Typ-Eingangsverstärker für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen.
4A-B veranschaulichen Schaltungen zum Erzeugen einer skalierten Emitter-Basis-Spannung für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen.
5 veranschaulicht eine grafische Darstellung, die die Low Power Hybrid Reverse-Bandlückenreferenz zeigt, die als ein Digitaltemperatursensor arbeitet, gemäß manchen Ausführungsformen.
6A-B veranschaulichen ein Layout einer Bipolar-Sperrschichttemperatur-Vorrichtung, die in bekannten Bandlückenschaltungen verwendet wird, und ein Layout einer einzelnen BJT-Vorrichtung mit einer größeren Widerstandsleiter, die in der/dem Low Power Hybrid Reverse-Bandlückenreferenz bzw. -Digitaltemperatursensor verwendet wird, gemäß manchen Ausführungsformen.
7 veranschaulicht eine Smart-Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit Low Power Hybrid Reverse-Bandlückenreferenz bzw. -Digitaltemperatursensor gemäß manchen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Ein traditionelles BGR/DTS-Design, das in Server- und Client-Segmenten verwendet wird, setzt ein Paar von BJT-Vorrichtungen ein, um eine Proportional-zu-Absolut-Temperatur(PTAT)-Spannung (V_ptat) und eine Komplementär-zu-Absolut-Temperatur(CTAT)-Spannung (V_EB) zu erzeugen. Durch Auswählen des geeigneten Verhältnisses (α) kann eine Bandlückenreferenzspannung erzeugt werden, indem die Temperaturkoeffizienten (TC) der PTAT- und CTAT-Spannung aufgehoben werden:
$V_{B G R} = α V_{p t a t} + V_{E B}$
Die Temperaturinformationen können durch Vergleichen von V_BGR und VEB erhalten werden, sodass ein Analog-Digital-Wandler (ADC) hinzugefügt wird, um den Vergleich durchzuführen und somit die DTS-Funktion zu implementieren. Um eine angemessene Performanz zu erhalten, verwendet die BJT-Vorrichtung schließlich eine relativ große Grundfläche, insbesondere in einem erweiterten Halbleiterprozess. Als eine Art und Weise zur Begrenzung der Flächen- und Leistungsanforderungen nutzen manche Client- und Server-DTS-Designs die existierenden Sortier- und Klassentestbedingungen, um Zwei-Temperatur(Zwei-Punkt)-Trimmung zu implementieren, was in kostengünstigen Testumgebungen, die von niedrigen BOM-Produkten benötigt werden, möglicherweise nicht umsetzbar sein kann. Außerdem erfordern traditionelle BGREFs größere Ströme, um ein Paar von BJTs vorzuspannen, und der Abgleich einer solchen Struktur ist auch ein kritischer Aspekt.
Es gibt viele leistungsarme, kostengünstige BGR-Schaltungen, die in der Literatur vorgetragen werden. Eine Reihe von Lösungen macht sich die Standard-Bandlückenschaltungstopologie unter Verwendung von MOS-basierten Dioden als die absolute Spannungsreferenzquelle zunutze. Da MOS-basierte Dioden schlecht gesteuert werden, ist eine umfangreiche Trimmmethodik (bei Massenfertigung unrealistisch) erforderlich, um eine genaue Referenzspannung zu erreichen. Eine andere Klasse von Schaltungen implementiert eine Niedrigleistungs-BGR unter Verwendung von Schaltkondensatoren. Jedoch führen die Schaltkondensatoren eine Welligkeit in der Ausgangsreferenzspannung ein und ihre PSRR-Performanz ist relativ niedriger.
In der Literatur werden verschiedene Arten von leistungsarmen, kostengünstigen DTS entwickelt. Eine Art verwendet einen Widerstand zur Erfassung der Temperatur und gewinnt die Temperaturinformationen aus Phasenverschiebungen, die durch Widerstandsänderungen in einem RC-Filter oder durch Stromänderungen in einer Widerstandsbrücke verursacht werden. Ihre Implementierungen erfordern jedoch silizidierte Polysiliziumwiderstände und die Umwandlungsgeschwindigkeit ist sehr langsam (im ms-Bereich).
Eine existierende Niederleistungs-DTS-Struktur erfordert Ein-Temperatur(Ein-Punkt)-Trimmung und nutzt ein Paar von NPN-Vorrichtungen, um die PTAT(Proportional-zu-Absolut-Temperatur)- und CTAT(Komplementär-zu-Absolut-Temperatur)-Ströme zu erzeugen. Die Temperaturinformationen können durch Abstimmen eines Widerstands-Digital-Analog-Wandlers (DAC) erhalten werden, um die PTAT- und CTAT-Ströme auszugleichen. Da NPN-Vorrichtungen nur in einem Dreifach-Wannen-Prozess verfügbar sind und ihre Verfügbarkeit in kostengünstigen Doppel-Wannen-Prozessen begrenzt ist, verwendet eine Variation eine Subschwellen-MOS-Vorrichtung und einen parasitären PNP-BJT, um den PTAT- bzw. CTAT-Strom zu erhalten. Beide dieser Designs erfordern jedoch eine komplexe externe Ausleseschaltung, da sie eine nichtlineare Transferkurve von Ausgangscode gegenüber Temperatur aufweisen. Des Weiteren arbeiten sie im Strommodus, was die Designkomplexität erhöht und Leistungsverbrauchsvariationen mit dem Ausgangscode verursacht.
Verschiedene Ausführungsformen beschreiben eine BGR/DTS-Struktur, die als „Low Power Hybrid Reverse‟ (LPHR)-BGR/DTS bezeichnet wird, die einen Subschwellen-Metalloxid-Halbleiter(MOS)-Transistor und die parasitäre PNP-BJT-Vorrichtung nutzt, um eine umgekehrte BGR zu bilden, die als die Basis für konfigurierbare BGR- oder DTS-Betriebsmodi dient. Die LPHR-Architektur verschiedener Ausführungsformen verwendet kostengünstige MOS-Transistoren und die standardmäßige parasitäre PNP-Vorrichtung. Basierend auf einer umgekehrten Bandlückenspannung kann die LPHR als eine konfigurierbare BGR arbeiten. Durch Vergleichen der konfigurierbaren BGR mit der skalierten Basis-Emitter-Spannung kann die Schaltung auch als ein DTS mit einer linearen Transferfunktion mit Einzeltemperaturtrimmung für eine hohe Genauigkeit arbeiten.
In manchen Ausführungsformen kann die LPHR als eine BGR oder ein DTS (oder digitales Thermometer) konfiguriert sein und umfasst einen ersten Widerstand (R1); einen Verstärker mit einem ersten Eingang (Vin-), der mit dem ersten Widerstand gekoppelt ist, und einem zweiten Eingang (Vin+) zum Empfangen einer skalierten Emitter-Basis-Spannung (αV_EB); und einen zweiten Widerstand (R2) mit variablem Widerstandswert, wobei der zweite Widerstand mit dem ersten Eingang und einem Ausgang des Verstärkers gekoppelt ist, wobei der Ausgang des Verstärkers eine Bandlückenreferenz (V BGR) ist. In verschiedenen Ausführungsformen ist der Verstärker ein unsymmetrischer Verstärker mit einer ungleichmäßigen Eingangspaargröße oder ungleichmäßigen Bias-Strömen. In manchen Ausführungsformen umfasst der Verstärker einen ersten Eingangstransistor (Q0) mit einer ersten Größe; und einen zweiten Eingangstransistor (Q1) mit einer zweiten Größe, wobei die erste Größe ,n'-mal größer als die zweite Größe ist. Der Verstärker umfasst ferner einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist. In manchen Ausführungsformen umfasst der Stromspiegel einen dritten Transistor (Q2), der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor (Q3), der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe ,m'-mal größer als die dritte Größe ist. Hier können ,m' und ,n' eine beliebige Zahl sein. Beispielsweise ist n = 4 und m = 1.
In manchen Ausführungsformen ist die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung, wobei die LPHR einen Komparator umfasst, um den Ausgang des Verstärkers mit einer zweiten skalierten Emitter-Basis-Spannung zu vergleichen (βV_EB). In verschiedenen Ausführungsformen ist die zweite skalierte Emitter-Basis-Spannung höher als die erste skalierte Emitter-Basis-Spannung. In manchen Ausführungsformen ist die LPHR mit einer sukzessiven Approximationslogik gekoppelt, um eine Ausgabe des Komparators zu empfangen und einen digitalen Code (Dout) zu erzeugen, wobei sich der digitale Code gemäß der Ausgabe des Komparators ändert. In manchen Ausführungsformen ist der digitale Code ein erster digitaler Code, wobei die LPHR einen Multiplexer zum Auswählen entweder des ersten digitalen Codes oder eines zweiten digitalen Codes (Dext) umfasst, wobei ein Ausgang des Multiplexers den variablen Widerstandswert des zweiten Widerstands anpassen soll. In manchen Ausführungsformen gibt, wenn der Multiplexer den ersten digitalen Code (Dout) auswählt, der erste digitale Code eine Temperatur der LPHR an.
In manchen Ausführungsformen umfasst die LPHR eine Schaltungsanordnung zum Erzeugen der ersten skalierten Emitter-Basis-Spannung und der zweiten skalierten Emitter-Basis-Spannung. In manchen Ausführungsformen umfasst die Schaltungsanordnung Folgendes: einen Widerstandsteiler; eine Stromquelle, die mit dem Widerstandsteiler gekoppelt ist; und einen Transistor, der mit der Stromquelle und dem Widerstandsteiler gekoppelt ist, wobei der Widerstandsteiler einen ersten Abgriff zum Bereitstellen der ersten skalierten Emitter-Basis-Spannung und einen zweiten Abgriff zum Bereitstellen der zweiten skalierten Emitter-Basis-Spannung aufweist. In manchen Ausführungsformen ist der Transistor entweder ein PNP-BJT oder ein PMOS-Transistor. In verschiedenen Ausführungsformen kann die LPHR als Temperatursensoren in Hotspots eines Die verwendet werden. Die gleiche Schaltung kann auch als ein Referenzspannungsgenerator verwendet werden.
Es gibt viele technische Wirkungen verschiedener Ausführungsformen. Zum Beispiel kann der LPHR-DTS verschiedener Ausführungsformen im Vergleich zu existierenden Niedrigleistungs-DTS-Topologien eine hohe Genauigkeit mit einer einzigen Temperaturtrimmung über einen 38 % größeren Arbeitstemperaturbereich erreichen, wobei 25 % weniger Leistung verwendet wird und eine 23 % kürzere Umwandlungszeit benötigt wird, während zum Beispiel eine lineare Code-zu-Temperatur-Transferfunktion bereitgestellt wird. Die LPHR-BGR erreicht eine bessere Temperaturunabhängigkeit und PSRR-Performanz, während sie das 0,15-fache der Leistung der bestehenden Basis-BGR-Schaltung verbraucht. Andere technische Auswirkungen werden anhand der verschiedenen Figuren und Ausführungsformen ersichtlich.
In der folgenden Beschreibung werden zahlreiche Einzelheiten besprochen, um eine genauere Erläuterung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Für den Fachmann ist allerdings ersichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten ausgeübt werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform, statt im Detail, gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unklar gemacht werden.
Es ist zu beachten, dass Signale in den entsprechenden Zeichnungen der Ausführungsformen durch Linien repräsentiert werden. Einige Linien können dicker sein, um Signalpfade mit mehr Bestandteilen anzugeben, und/oder können Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Derartige Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu ermöglichen. Jegliches repräsentierte Signal, wie durch Designvorgaben oder -präferenzen vorgegeben, kann tatsächlich ein oder mehrere Signale umfassen, die in jeder Richtung laufen können und mit einer beliebigen geeigneten Art von Signalschema implementiert werden können.
In der Spezifikation und in den Ansprüchen bedeutet der Ausdruck „verbunden“ durchweg eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischengeschaltete Vorrichtungen.
Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive zwischengeschaltete Vorrichtungen.
Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Gegenstands, der sich neben (z. B. unmittelbar neben oder nahe dazu mit einem oder mehreren Gegenständen dazwischen) oder benachbart zu einem anderen Gegenstand (z. B. daran anliegend) befindet.
Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenwirken miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen.
Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ schließen Pluralreferenzen ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
Der Begriff „analoges Signal“ ist ein beliebiges kontinuierliches Signal, für das das zeitlich variierende Merkmal (Variable) des Signals eine Repräsentation einer anderen zeitlich variierenden Größe ist, d. h. analog zu einem anderen zeitlich variierenden Signal.
Der Ausdruck „Digitalsignal“ bedeutet ein physisches Signal, das eine Repräsentation einer Sequenz von diskreten Werten (ein quantifiziertes Signal mit diskreter Zeit) ist, beispielsweise ein beliebiger Bitstrom, oder ein digitalisiertes (abgetastetes und analog-digital-gewandeltes) Analogsignal.
Der Begriff „Skalieren“ bezieht sich im Allgemeinen auf das Umwandeln eines Designs (Schaltbild oder Layout) von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche reduziert werden. In manchen Fällen bezieht sich der Begriff „Skalieren“ auch auf das Vergrößern eines Designs von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche vergrößert werden. Der Ausdruck „Skalieren“ bezieht sich im Allgemeinen auch auf das Verkleinern oder Vergrößern des Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Ausdruck „Skalieren“ kann sich auch auf das Anpassen (z. B. Verlangsamen oder Beschleunigen - d. h. Abwärtsskalieren bzw. Aufwärtsskalieren) einer Signalfrequenz in Bezug auf einen anderen Parameter, zum Beispiel den Leistungsversorgungspegel, beziehen.
Die Ausdrücke „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe von“ und „etwa“ beziehen sich allgemein auf einen Bereich innerhalb von +/- 10 % eines Zielwerts.
Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge noch auf eine beliebige andere Art und Weise.
Für die Zwecke der vorliegenden Offenbarung bedeuten die Formulierungen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zu beschreibenden Zwecken verwendet und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen.
Es wird darauf hingewiesen, dass die Elemente der Figuren, die die gleichen Bezugszahlen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige der beschriebenen ähnliche Weise arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
Für Zwecke der Ausführungsformen sind die Transistoren in diversen Schaltungen und Logikblöcken, die hier beschrieben sind, Metalloxid-Halbleiter(MOS)-Transistoren oder ihre Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse umfassen. Die Transistoren und/oder die MOS-Transistorderivate weisen auch Tri-Gate und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnel-FET (TFET), Vierkantdraht oder Rechteckband-Transistoren, Ferroelektrische-FET (FeFET) oder andere Vorrichtungen auf, die Transistorfunktionalität umsetzen, wie Kohlenstoff-Nanoröhren oder Spintronik-Vorrichtungen auf. Symmetrische MOSFET-Source- und -Drain-Anschlüsse sind identische Anschlüsse und werden hier austauschbar verwendet. Andererseits weist eine TFET-Vorrichtung asymmetrische Source- und Drain-Anschlüsse auf. Fachleute erkennen, dass andere Transistoren, beispielsweise BipolarTransistoren (BJT-PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen.
1 veranschaulicht eine/n Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor 100 (hierin LPHR-Schaltung 100) gemäß manchen Ausführungsformen. In manchen Ausführungsformen umfasst die LPHR-Schaltung 100 einen unsymmetrischen Verstärker 101, einen Komparator 102, ein Sukzessive-Approximation-Register (SAR-Logik) 103, eine erste skalierte Spannungsquelle 104, eine zweite skalierte Spannungsquelle 105, einen Multiplexer (Mux) 106, einen Widerstand R1 und einen Widerstand R2, die wie gezeigt gekoppelt sind. In manchen Ausführungsformen wird der Mux 106 verwendet, um den Widerstandswert des Widerstands R2 mittels entweder externer Daten (D_ext) oder Daten Dout vom SAR 103 anzupassen.
Die LPHR-Schaltung 100 arbeitet als eine konfigurierbare BGR, falls D_ext ausgewählt, und als ein DTS, falls Dout ausgewählt wird. In Abhängigkeit davon, ob die LPHR-Schaltung 100 als eine BGR oder ein DTS konfiguriert ist, wählt der Mux 106 daher (unter Verwendung eines Auswahlsignals) entweder D_ext oder D_out aus. Wenn zum Beispiel die LPHR-Schaltung 100 als BGR arbeitet, wählt der Mux 106 D_ext aus, um einen Widerstandswert von R2 auszuwählen, um die Bandlückenreferenzspannung V_BGR abzustimmen, und wählt Dout aus, wenn die LPHR-Schaltung 100 als ein DTS arbeitet. Wenn die LPHR-Schaltung 100 als eine konfigurierbare BGR arbeitet, kann die Ausgangsreferenzspannung V_BGR mit dem Eingangscode D_ext angepasst werden. Die Ausgabe V BGR (oder V_BGR) wird durch den Komparator 102, der die Ausgabe Out für das SAR 103 erzeugte, mit skalierter βV_EB verglichen.
In verschiedenen Ausführungsformen ist der Verstärker 101 ein unsymmetrischer Verstärker, der in schwacher Inversion arbeitet. Manche Ausführungsformen des Verstärkers 101 sind unter Bezugnahme auf die 2-3 veranschaulicht.
2 veranschaulicht einen unsymmetrischen n-Typ-Eingangsverstärker 200 für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen. Der Verstärker 200 umfasst nMOS-Eingangstransistoren Q0 und Q1, Stromspiegel-pMOS-Transistoren Q2 und Q3 und eine n-Typ-Stromquelle Qb, die durch Vnbias vorgespannt ist. Die Eingangstransistoren empfangen Signale Vin+ und Vin-, während der Ausgang am Knoten Out bereitgestellt wird. Hier werden Knotennamen und Signalnamen austauschbar verwendet. Out kann sich zum Beispiel in Abhängigkeit von dem Kontext des Satzes auf ein Signal out oder einen Knoten out beziehen.
3 veranschaulicht einen unsymmetrischen p-Typ-Eingangsverstärker 300 für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen. Der Verstärker 300 ist eine umgedrehte Version des Verstärkers 200. Der Verstärker 300 umfasst pMOS-Eingangstransistoren Q0 und Q1, Stromspiegel-nMOS-Transistoren Q2 und Q3 und eine p-Typ-Stromquelle Qb, die durch Vpbias vorgespannt ist. Die Eingangstransistoren empfangen Signale Vin+ und Vin-, während der Ausgang am Knoten Out bereitgestellt wird. Der folgende Abschnitt beschreibt die Basis der Verwendung des unsymmetrischen Verstärkers 200 oder 300 für die LPHR-Schaltung 100.
Falls ein MOS-Transistor in schwacher Inversion vorgespannt ist, ist die I_DSzu-V_GS-Charakteristik exponentiell, ähnlich dem BJT:
$I_{D S} = I_{o} e x p (\frac{V_{G S}}{V_{T}})$
Wobei V_T = kT/q die thermische Spannung ist und I_o ein prozessbezogener Parameter, aber proportional zu der Transistorgröße (W/L) ist. Nach einer gewissen Manipulation kann erhalten werden:
$V_{G S} = V_{T} l n (\frac{I_{D S}}{I_{O}})$
Daher ist ihre V_GS-Differenz, wenn ein Paar von MOS-Transistoren in schwacher Inversion vorgespannt ist, eine Funktion des Verhältnisses ihrer Größe und des Pegels von I_DS. Die Eingangspaartransistoren Q0 und Q1 des Verstärkers 200/300 arbeiten in schwacher Inversion und ihr Größenverhältnis beträgt 1: n. Ferner ist ihr Strom auch um ein Verhältnis von m: 1, das durch die Stromspiegelvorrichtungen Q2 und Q3 in den aktiven Lasten eingestellt wird, ungleichmäßig. Dementsprechend beträgt die V_GS-Differenz zwischen den Eingangspaartransistoren Q0 und Q1 (die auch die Eingangsspannungsdifferenz zwischen V_in- und V_in+ ist, da sie denselben Source-Knoten teilen):
$V_{p t a t} = V_{i n -} - V_{i n +} = V_{T} l n (m n) .$
Da V_T mit der Temperatur mit einem Koeffizienten = ~ 0,087/°C zunimmt, erzeugt sie eine PTAT-Spannung und ihr Temperaturkoeffizient (TC) kann durch Verwenden spezifischer m(Stromverhältnis)- und n(Eingangspaargrößenverhältnis)-Werte eingestellt werden. Eine zufällige Fehlanpassung kann die Variationen von m und n verursachen, aber dies kann minimiert werden, indem eine große Transistorgröße für das Eingangspaar und den Stromspiegel verwendet wird. Die Transistoren Q0 und Q1 des Verstärkers 200/300 können durch geringes Strom-Biasing und große Transistorgrößen in einem schwachen Inversionsgebiet gehalten werden.
Die 4A-B veranschaulichen Schaltungen 400 bzw. 420 zum Erzeugen einer skalierten Emitter-Basis-Spannung für die/den Low Power Hybrid Reverse-Bandlückenreferenz und -Digitaltemperatursensor gemäß manchen Ausführungsformen. Die skalierten Basis-Emitter-Spannungen (αV_EB) und (βV_EB) in 1 werden durch eine der Schaltungen 400 oder 420 erzeugt. Die Schaltung 400 umfasst eine Stromquelle Isrc, ein Widerstandsteilernetzwerk, das Widerstände R umfasst, und eine PNP-BJT-Vorrichtung, die wie gezeigt gekoppelt sind. In manchen Ausführungsformen wird eine Stromquelle angewendet, um die PNP-Vorrichtung vorzuspannen, deren Emitter-zu-Basis-Spannung VEB in vielen BGR-Schaltungen weitgehend verwendet wird, um die CTAT-Spannung zu erzeugen, und einen negativen TC (z. B. -1,5~1,6 mV/°C) aufweist, wobei TC der Temperaturkoeffizient ist. Die skalierten Basis-Emitter-Spannungen (αV_EB) und (βV_EB) werden durch die Widerstandsleiter der Widerstände R erzeugt.
Wie in 1 gezeigt, wird eine umgekehrte Bandlückenspannung (V_bgs) an dem negativen Eingangsknoten des Verstärkers 101 durch die folgende Durchflussgleichung erzeugt:
$V_{b g s} = V_{p t a t} + α V_{E B}$
Die PTAT-Spannung (V_ptat) weist einen positiven TC auf, während die CTAT-Spannung (V_EB) einen negativen TC aufweist. Durch Einstellen des korrekten Werts für α können sich ihre TC gegenseitig aufheben und eine umgekehrte Bandlückenreferenzspannung (V_bgs) mit einem TC von näherungsweise 0 kann erhalten werden. Der Grund dafür, dass dies „umgekehrt“ genannt wird, liegt darin, dass der Faktor α die CTAT-Spannung anstatt der PTAT-Spannung moduliert.
Zur Kompensation der CTAT- und PTAT-Spannung wird ein Faktor α << 1 verwendet, was zu einem V_bgs-Pegel von etwa 100 mV führt. Aufgrund seiner geringen Größe kann die Verwendung von V_bgs in manchen Anwendungen schwierig sein. Daher wird die Widerstandsrückkopplungskonfiguration in manchen Ausführungsformen verwendet, um eine BGR-Spannung mit angemessener Größe zu erzeugen:
$V_{B G R} = (1 + \frac{R_{2}}{R_{1}}) \times V_{b g s}$
Falls angenommen wird, dass R₁ fest ist und R₂ digital durch den Code (D_ext) gesteuert wird, wie in 1 gezeigt, wird gemäß verschiedenen Ausführungsformen eine konfigurierbare BGR-Spannung erzeugt.
Bei Prozesstechnikknoten, bei denen die Rückseitenleistungslieferung angewendet werden kann und das Substrat möglicherweise nicht verfügbar ist oder zu dünn ist, um traditionelle PNP-Strukturen zu unterstützen, kann die Schaltung 420 zum Erzeugen der skalierten VEB verwendet werden. Obwohl ein Substrat zum Bilden des parasitären PNP verwendet wird, kann diese PNP-Vorrichtung durch eine MOS-Vorrichtung in einer Subschwelle ersetzt werden, wie in der Schaltung 420 von 4B gezeigt ist. Die Schaltung 420 umfasst eine Stromquelle Isrc, ein Widerstandsteilernetzwerk, das Widerstände R umfasst, und eine pMOS-Vorrichtung, die wie gezeigt gekoppelt sind. Hier wird die skalierte VEB erzeugt, indem der PNP durch ein pMOS-Vorrichtungs-Biasing in einem Subschwellengebiet ersetzt wird. Die Widerstände verschiedener Ausführungsformen können als diskrete Widerstände, Widerstände, die durch den Prozesstechnikknoten angeboten werden, Transistoren, die als Widerstände konfiguriert sind, oder eine Kombination von diesen implementiert werden. Die Bias-Spannung Vnbias und Vpbias können durch einen beliebigen geeigneten Referenzgenerator erzeugt werden, wie etwa einen Spannungsteiler, einen Widerstandsteiler, einen stromspiegelbasierten Referenzgenerator, einen internen On-Die-Referenzgenerator, einen Off-Die-Referenzgenerator oder eine Kombination von diesen.
5 veranschaulicht eine grafische Darstellung 500, die die Low Power Hybrid Reverse-Bandlückenreferenz zeigt, die als ein Digitaltemperatursensor arbeitet, gemäß manchen Ausführungsformen. Wie unter Bezugnahme auf 1 besprochen, wird, wenn der Mux 106 Dout auswählt, um den Widerstand R2 anzupassen, ein DTS realisiert. In manchen Ausführungsformen arbeitet die LPHR 100 als ein DTS, um die Temperaturinformationen durch Vergleichen der skalierten V_EB-Spannung und der BGR-Spannung V_BGR zu erhalten. Ihre Funktion und Schaltungsimplementierung sind wie folgt veranschaulicht.
Aus Gleichung (6) und nach Annahme, dass R₁ fest und R₂ abstimmbar ist, steigt die V_BGR linear mit R₂ an. Dementsprechend können unterschiedliche Bandlückenspannungen erhalten werden, wie etwa V_BGR(1) und V_BGR(2), wie in der grafischen Darstellung 500 gezeigt, und sie sind mit der Temperatur invariant. Andererseits ist die VEB eine CTAT-Spannung mit negativem TC, sodass die Temperaturinformationen durch Vergleichen der VEB und V_BGR erhalten werden können.
Da es sich um einen Spannungsvergleich handelt und es leicht ist, eine skalierte CTAT-Spannung (βV_EB) zu erzeugen, erhöht die LPHR 100 den Arbeitstemperaturbereich signifikant, da dies das Stromkomparator-Sättigungsproblem bei bestehenden Temperatursensorschaltungen vermeidet. Es wird angemerkt, dass die αV_EB zur Verwendung bei diesem Vergleich durch den Komparator 102 zu klein sein kann, sodass die andere skalierte CTAT-Spannung (βV_EB) verwendet wird, um V_BGR mit βV_EB zu vergleichen, gemäß manchen Ausführungsformen.
Mit der Temperaturänderung nimmt die βV_EB-Spannung mit der Temperatur ab, während die V_BGR konstant ist und linear mit R₂ zunimmt. Daher können in verschiedenen Ausführungsformen das Ändern von R₂ (unter Verwendung eines anderen Codes Dout, wie in 1 gezeigt), um V_BGR gleich βV_EB zu machen, die Temperaturinformationen aus dem Wert von R₂ (D_out) als $D_{o u t} = R_{r} [\frac{β (V_{g o} + t c T)}{V_{b g s}} - 1]$
erhalten werden, wobei $R_{r} = \frac{R_{1}}{R_{2 u}}, R_{2 u}$
der Einheitswiderstand von R₂ ist und auf der Annahme $V_{E B} = V_{g o} + t c \cdot T$
basiert, wobei V_go näherungsweise 1,2 V ist, bezogen auf die Siliziumbandlücke; und tc der TC von PNP-Vorrichtungen ist.
In dem DTS-Betriebsmodus der LPHR 100 werden die D_out-Codes ausgewählt, um den abstimmbaren R₂ zu steuern, und der Komparator 102 und die digitalen Sukzessive-Approximation(SAR)-Logikschaltungen 103 werden hinzugefügt, wie in 1 gezeigt. Bei einer gegebenen Temperatur erzeugt die SAR-Logik 103 in verschiedenen Ausführungsformen einen anfänglichen Code Dout, der zu einer V_BGR(i) führt, die mit βV_EB verglichen wird. Basierend auf der Ausgabe des Komparators (Out) kann die SAR-Logik 103 die D_out-Codes automatisch anpassen, und nach einer Anzahl von Taktzyklen, die durch die erforderliche Auflösung vorgegeben sind, wird die endgültige Dout erhalten, die gewährleistet, dass die V_BGR(i) gleich βV_EB ist (wie durch Gleichung (7) gegeben).
Die 6A-B veranschaulichen ein Layout 600 einer Bipolar-Sperrschichttemperatur-Vorrichtung, die in bekannten Bandlückenschaltungen verwendet wird, und ein Layout 620 einer einzelnen BJT-Vorrichtung mit einer größeren Widerstandsleiter, die in der/dem Low Power Hybrid Reverse-Bandlückenreferenz bzw. -Digitaltemperatursensor verwendet wird, gemäß manchen Ausführungsformen.
Die meisten existierenden BGR/DTS-Schaltungen verwenden ein Paar von BJT-Vorrichtungen mit einem Größenverhältnis von 1:8, um die erforderlichen VEB-Spannungen zu erzeugen, und ihre Layoutstruktur ist in 6A gezeigt. Im Layout 600 befindet sich ein BJT in der Mitte und der andere BJT ist so darum platziert, dass er eine bessere Angleichsleistungsfähigkeit aufweist. BJT1 befindet sich zum Beispiel in der Mitte und BJT2 ist um ihn herum platziert.
Anstelle des Paars von BJT-Vorrichtungen ist eine Kombination einer einzelnen BJT-Vorrichtung mit einer großen Widerstandsleiter, um die skalierte VEB zu erzeugen, eine Merkmalsstruktur-LPHR 100. Ihre Layoutstruktur ist wie in 6B gezeigt, wobei eine einzelne BJT-Vorrichtung, ein großes Widerstandsarray, Schalter („SW“) und eine Stromquelle („CS“) die skalierten VEBs erzeugen. Die Schaltung 100 und die assoziierte Layoutstruktur 620 stellen ein optimiertes Layout bereit, das weniger anfällig für BJT-Fehlanpassungsfehler und geringere Leistung als die existierenden BGR/DTS-Designs ist.
7 veranschaulicht eine Smart-Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit Low Power Hybrid Reverse-Bandlückenreferenz bzw. -Digitaltemperatursensor gemäß manchen Ausführungsformen. In manchen Ausführungsformen repräsentiert die Vorrichtung 2400 eine zweckmäßige Rechenvorrichtung, wie etwa ein Rechentablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-der Dinge-Vorrichtung (Internet-of-Things - IoT), einen Server, eine Wearable-Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen e-Reader oder dergleichen. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind und nicht alle Komponenten einer derartigen Vorrichtung in der Vorrichtung 2400 gezeigt sind.
Bei einem Beispiel umfasst die Vorrichtung 2400 ein SoC (System-on-Chip) 2401. Eine beispielhafte Grenze des SoC 2401 ist unter Verwendung gestrichelter Linien in 7 veranschaulicht, wobei manche beispielhaften Komponenten als in dem SoC 2401 enthalten veranschaulicht sind - jedoch kann das SoC 2401 beliebige geeignete Komponenten der Vorrichtung 2400 beinhalten.
In manchen Ausführungsformen beinhaltet die Vorrichtung 2400 einen Prozessor 2404. Der Prozessor 2404 kann eine oder mehrere physische Vorrichtungen, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen, Verarbeitungskerne oder andere Verarbeitungsmittel, beinhalten. Die durch den Prozessor 2404 durchgeführten Verarbeitungsoperationen beinhalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der bzw. dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen beinhalten Operationen bezüglich E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen bezüglich Leistungsmanagement, Operationen bezüglich Verbindens der Rechenvorrichtung 2400 mit einer anderen Vorrichtung und/oder dergleichen. Die Verarbeitungsoperationen können auch Operationen bezüglich Audio-E/A und/oder Anzeige-E/A aufweisen.
In manchen Ausführungsformen beinhaltet der Prozessor 2404 mehrere Prozessorkerne (auch als Kerne bezeichnet) 2408a, 2408b, 2408c. Obgleich lediglich drei Kerne 2408a, 2408b, 2408c in 7 veranschaulicht sind, kann der Prozessor 2404 eine beliebige andere zweckmäßige Anzahl von Verarbeitungskernen beinhalten, z. B. dutzende oder sogar hunderte von Verarbeitungskernen. Die Prozessorkerne 2408a, 2408b, 2408c können auf einem einzelnen Integrierte-Schaltung(IC)-Chip implementiert sein. Darüber hinaus kann der Chip einen oder mehrere gemeinsam genutzte und/oder private Caches, Busse oder Verschaltungen, Grafik- und/oder Speichersteuerung oder andere Komponenten beinhalten.
In manchen Ausführungsformen beinhaltet der Prozessor 2404 einen Cache 2406. In einem Beispiel können Abschnitte des Cache 2406 individuellen Kernen 2408 gewidmet sein (z. B. kann ein erster Abschnitt des Cache 2406 dem Kern 2408a gewidmet, ein zweiter Abschnitt des Cache 2406 dem Kern 2408b gewidmet sein und so weiter). Bei einem Beispiel können ein oder mehrere Abschnitte des Cache 2406 unter zwei oder mehr Kernen 2408 gemeinsam genutzt werden. Der Cache 2406 kann in verschiedene Ebenen bzw. Level aufgeteilt sein, z. B. Level 1(L1)-Cache, Level 2(L2)-Cache, Level 3(L3)-Cache usw.
In manchen Ausführungsformen kann der Prozessorkern 2404 eine Abrufeinheit zum Abrufen von Anweisungen (einschließlich Anweisungen mit bedingten Verzweigungen) zur Ausführung durch den Kern 2404 beinhalten. Die Anweisungen können von beliebigen Speicherungsvorrichtungen, wie etwa dem Speicher 2430, abgerufen werden. Der Prozessorkern 2404 kann auch eine Decodiereinheit zum Decodieren der abgerufenen Anweisungen beinhalten. Beispielsweise kann die Decodiereinheit die abgerufene Anweisung in mehrere Mikrooperationen decodieren. Der Prozessorkern 2404 kann eine Planungseinheit zum Durchführen verschiedener mit Speichern decodierter Anweisungen assoziierter Operationen beinhalten. Beispielsweise kann die Planungseinheit Daten von der Decodiereinheit halten, bis Anweisungen zum Übermitteln bereit sind, z. B. bis alle Quellwerte einer decodierten Anweisung verfügbar werden. In einer Ausführungsform kann die Planungseinheit decodierte Anweisungen planen und/oder diese zu einer Ausführungseinheit zur Ausführung ausgeben (oder übermitteln).
Die Ausführungseinheit kann die übermittelten Anweisungen ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Planungseinheit) übermittelt wurden. In einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit beinhalten (wie etwa eine Bildgebungsberechnungseinheit, eine Grafikberechnungseinheit, eine Allzweckberechnungseinheit usw.). Die Ausführungseinheit kann auch verschiedene arithmetische Operationen wie etwa Addition, Subtraktion, Multiplikation und/oder Division durchführen und kann eine oder mehrere arithmetische Logikeinheiten (ALUs - Arithmetic Logic Units) beinhalten. In einer Ausführungsform kann ein (nicht gezeigter) Co-Prozessor verschiedene arithmetische Operationen in Verbindung mit der Ausführungseinheit durchführen.
Ferner kann die Ausführungseinheit Anweisungen Out-Of-Order (nicht in Reihenfolge) ausführen. Daher kann der Prozessorkern 2404 bei einer Ausführungsform ein Out-Of-Order-Prozessorkern sein. Der Kern 2404 kann auch eine Rückzugseinheit aufweisen. Die Rückzugseinheit kann ausgeführte Anweisungen zurückziehen, nachdem sie übergeben wurden. In einer Ausführungsform kann Zurückziehen der ausgeführten Anweisungen darin resultieren, dass ein Prozessorzustand von der Ausführung der Anweisungen übergeben wird, physische Register, die durch die Anweisungen verwendet werden, freigegeben werden, usw. Der Prozessor 2404 kann auch eine Buseinheit beinhalten, um Kommunikation zwischen Komponenten des Prozessorkerns 2404 und anderen Komponenten über einen oder mehrere Busse freizuschalten. Der Prozessorkern 2404 kann auch ein oder mehrere Register zum Speichern von Daten, auf die durch verschiedene Komponenten des Kerns 2404 zugegriffen wird, umfassen (wie etwa Werte, die sich auf App-Proritäten und/oder Untersystemzustands(Unterzustandsmodi)-Assoziation beziehen).
In einigen Ausführungsformen umfasst die Vorrichtung 2400 Konnektivitätsschaltungsanordnungen 2431. Beispielsweise beinhalten die Konnektivitätsschaltungsanordnungen 2431 Hardwarevorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und/oder Softwarekomponenten (z. B. Treiber, Protokollstapel), um der Vorrichtung 2400 Kommunikation mit externen Vorrichtungen zu ermöglichen. Die Vorrichtung 2400 kann von den externen Vorrichtungen, wie etwa anderen Rechenvorrichtungen, Drahtloszugangspunkten oder Basisstationen usw., separiert sein.
In einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 mehrere unterschiedliche Konnektivitätsarten beinhalten. Verallgemeinert können die Konnektivitätsschaltungsanordnungen 2431 Zellular-Konnektivitätsschaltungsanordnungen, Drahtlos-Konnektivitätsschaltungsanordnungen usw. beinhalten Zellular-Konnektivitätsschaltungsanordnungen der Konnektivitätsschaltungsanordnungen 2431 beziehen sich allgemein auf zellulare Netzwerkkonnektivität, die durch drahtlose Träger bereitgestellt wird, wie etwa über GSM (Global System for Mobile Communications - globales System für Mobilkommunikationen) oder Variationen oder Derivate, CDMA (Code Division Multiple Access - Codemultiplex-Mehrfachzugriff) oder Variationen oder Derivate, TDM (Time Division Multiplexing - Zeit-Multiplexing) oder Variationen oder Derivate, 3GPP(3rd Generation Partnership Project)-Universal-Mobile-Telecommunications-Systems(UMTS - universelle Telekommunikationssysteme)-System oder Variationen oder Derivate, 3GPP-Long-Term-Evolution(LTE)-System oder Variationen oder Derivate, 3GPP-LTE-Advanced(LTE-A)-System oder Variationen oder Derivate, Fünftgeneration(5G)-Drahtlossystem oder Variationen oder Derivate, 5G-Mobilnetz-System oder Variationen oder Derivate, 5G-New-Radio(NR)-System oder Variationen oder Derivate oder andere zellulare Dienststandards bereitgestellt. Drahtlos-Konnektivitätsschaltungsanordnungen (oder eine Drahtlosschnittstelle) der Konnektivitätsschaltungsanordnungen 2431 beziehen sich auf eine drahtlose Konnektivität, die nicht zellular ist, und kann persönliche Netze (wie etwa Bluetooth, Nahfeld usw.), lokale Netze (wie etwa WiFi) und/oder großflächige Netze (wie etwa WiMax) und/oder eine andere drahtlose Kommunikation aufweisen. In einem Beispiel können die Konnektivitätsschaltungsanordnungen 2431 eine Netzwerkschnittstelle beinhalten, wie etwa eine drahtgebundene oder drahtlose Schnittstelle, sodass beispielsweise eine Systemausführungsform in eine Drahtlosvorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assisstant, integriert werden kann.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 einen Steuerhub 2432, der Hardware-Vorrichtungen und/oder Software-Komponenten, die sich auf die Interaktion mit einer oder mehreren E/A-Vorrichtungen beziehen, repräsentiert. Beispielsweise kann der Prozessor 2404 über den Steuerhub 2432 mit einer Anzeigevorrichtung 2422 und/oder einer oder mehreren Peripherievorrichtungen 2424 und/oder Speicherungsvorrichtungen 2428 und/oder einer oder mehreren externen Vorrichtungen 2429 usw. kommunizieren. Der Steuerhub 2432 kann ein Chipset, ein Plattform-Steuerhub (PCH) und/oder dergleichen sein.
Beispielsweise veranschaulicht der Steuerhub 2432 einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die mit der Vorrichtung 2400 verbindbar sind und durch die z. B. ein Benutzer mit dem System interagieren könnte. Vorrichtungen (z. B. Vorrichtungen 2429), die an die Vorrichtung 2400 angeschlossen werden können, beinhalten beispielsweise Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiovorrichtungen, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit speziellen Anwendungen, wie etwa Kartenlesegeräte oder andere Vorrichtungen.
Wie oben erwähnt wurde, kann der Steuerhub 2432 mit Audiovorrichtungen, der Anzeigevorrichtung 2422 usw. interagieren. Beispielsweise kann eine Eingabe über ein Mikrofon oder eine andere Audiovorrichtung Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Vorrichtung 2400 bereitstellen. Zusätzlich dazu kann anstelle einer Anzeigeausgabe, oder zusätzlich dazu, eine Audioausgabe bereitgestellt werden. Bei einem anderen Beispiel fungiert die Anzeigevorrichtung 2422, wenn die Anzeigevorrichtung 2422 einen Touchscreen beinhaltet, auch als eine Eingabevorrichtung, die zumindest teilweise durch den Steuerhub 2432 verwaltet sein kann. Es können auch zusätzliche Tasten oder Schalter an der Rechenvorrichtung 2400 vorhanden sein, um durch den Steuerhub 2432 verwaltete E/A-Funktionen bereitzustellen. In einer Ausführungsform verwaltet der Steuerhub 2432 Vorrichtungen, wie etwa Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in der Vorrichtung 2400 enthalten sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein, sowie dem System Umgebungseingaben zur Beeinflussung seines Betriebs zuführen (wie etwa Störgeräuschfilterung, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
In manchen Ausführungsformen kann der Steuerhub 2432 verschiedene Vorrichtungen unter Verwendung eines beliebigen passenden Kommunikationsprotokolls koppeln, z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw.
In manchen Ausführungsformen repräsentiert die Anzeigevorrichtung 2422 Hardware- (z. B. Anzeigevorrichtungen) und Softwarekomponenten (z. B. Treiber), die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Vorrichtung 2400 bereitstellen. Die Anzeigevorrichtung 2422 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardwarevorrichtung, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird, beinhalten. In einer Ausführungsform beinhaltet die Anzeigevorrichtung 2422 eine Touchscreen(oder Touchpad)-Vorrichtung, die einen Benutzer sowohl mit einer Ausgabe als auch einer Eingabe versieht. In einem Beispiel kann die Anzeigevorrichtung 2422 direkt mit dem Prozessor 2404 kommunizieren. Die Anzeigevorrichtung 2422 kann eine interne Anzeigevorrichtung, wie in einer mobilen elektronischen Vorrichtung oder einer Laptop-Vorrichtung, und/oder eine externe Anzeigevorrichtung sein, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angeschlossen ist. In einer Ausführungsform kann die Anzeigevorrichtung 2422 ein HMD (Head Mounted Display) sein, wie etwa eine stereoskopische Anzeigevorrichtung zur Verwendung bei Anwendungen mit virtueller Realität (VR) oder erweiterter Realität (AR - Augmented Reality).
In manchen Ausführungsformen und, obgleich in der Figur nicht veranschaulicht, kann die Vorrichtung 2400 zusätzlich zu (oder anstelle von) Prozessor 2404, eine Grafikverarbeitungseinheit (Graphics Processing Unit - GPU) beinhalten, die einen oder mehrere Grafikverarbeitungskerne umfasst, die einen oder mehrere Aspekte des Anzeigens von Inhalt auf der Anzeigevorrichtung 2422 steuern können.
Der Steuerhub 2432 (oder der Plattform-Steuerhub) kann HardwareSchnittstellen und -Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel), um Peripherieverbindungen herzustellen, z. B. mit Peripherievorrichtungen 2424, beinhalten.
Es versteht sich, dass die Vorrichtung 2400 sowohl eine Peripherievorrichtung für andere Rechenvorrichtungen sein kann, als auch Peripherievorrichtungen mit ihr verbunden haben kann. Die Vorrichtung 2400 kann einen „Andock“-Verbinder zum Verbinden mit anderen Rechenvorrichtungen für Zwecke wie etwa das Verwalten (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Vorrichtung 2400 aufweisen. Zusätzlich dazu kann es ein Andockverbinder der Vorrichtung 2400 ermöglichen, eine Verbindung mit gewissen Peripheriegeräten herzustellen, die es der Rechenvorrichtung 2400 ermöglichen, die Inhaltsausgabe zum Beispiel an audiovisuelle oder andere Systeme zu steuern.
Zusätzlich zu einem proprietären Andockverbinder oder einer anderen proprietären Verbindungshardware kann die Vorrichtung 2400 Peripherieverbindungen über allgemeine oder standardbasierte Verbinder herstellen. Übliche Arten können einen Universal-Serial-Bus(USB)-Verbinder (der eine beliebige einer Anzahl verschiedener Hardwareschnittstellen beinhalten kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Arten beinhalten.
In manchen Ausführungsformen können die Konnektivitätsschaltungsanordnungen 2431 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Koppelung mit dem Prozessor 2404. In manchen Ausführungsformen kann die Anzeigevorrichtung 2422 mit dem Steuerhub 2432 gekoppelt sein, z. B. zusätzlich zu oder anstelle von direkter Koppelung mit dem Prozessor 2404.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 einen Speicher 2430, der über eine Speicherschnittstelle 2434 mit dem Prozessor 2404 gekoppelt ist. Der Speicher 2430 beinhaltet Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 2400.
In manchen Ausführungsformen beinhaltet der Speicher 2430 eine Einrichtung zum Beibehalten einer stabilen Taktgebung, wie mit Bezug auf verschiedene Ausführungsformen beschrieben. Zu Speicher können nichtflüchtige (keine Zustandsänderung bei Unterbrechung der Stromzufuhr zur Speichervorrichtung) und/oder flüchtige (unbestimmter Zustand bei Unterbrechung der Stromzufuhr zur Speichervorrichtung) Speichervorrichtungen gehören. Die Speichervorrichtung 2430 kann eine dynamische Direktzugriffsspeicher(DRAM)-Vorrichtung, eine statische Direktzugriffsspeicher(SRAM)-Vorrichtung, eine Flash-Speichervorrichtung, eine Phasenwechsel-Speichervorrichtung oder eine andere Speichervorrichtung sein, die eine geeignete Performanz zum Dienen als ein Prozessspeicher aufweist. In einer Ausführungsform kann der Speicher 2430 als Systemspeicher für die Vorrichtung 2400 betrieben werden, um Daten und Anweisungen zu speichern, die verwendet werden, wenn der eine oder die mehreren Prozessoren 2404 eine Anwendung oder einen Prozess ausführen. Der Speicher 2430 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (egal ob langfristig oder temporär) bezüglich der Ausführung der Anwendungen und Funktionen der Vorrichtung 2400 speichern.
Elemente von verschiedenen Ausführungsformen und Beispielen sind auch als ein maschinenlesbares Medium (z. B. der Speicher 2430) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hierin erörterter Prozesse) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 2430) kann unter anderem Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Arten zur Speicherung elektronischer oder computerausführbarer Anweisungen geeigneter maschinenlesbarer Medien beinhalten. Ausführungsformen der Offenbarung können zum Beispiel als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) mittels Datensignalen über einen Kommunikationslink (z. B. ein Modem oder eine Netzwerkverbindung) an einen anfragenden Computer (z. B. einen Client) übertragen werden kann.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 Temperaturmessungsschaltungsanordnungen 2440, beispielsweise zum Messen einer Temperatur von verschiedenen Komponenten der Vorrichtung 2400. In einem Beispiel können die Temperaturmessungsschaltungsanordnungen 2440 eingebettet sein, oder mit verschiedenen Komponenten gekoppelt oder an solchen angebracht sein, deren Temperatur gemessen und überwacht werden soll. Zum Beispiel können die Temperaturmessungsschaltungsanordnungen 2440 die Temperatur eines oder mehrerer (oder innerhalb) der Kerne 2408a, 2408b, 2408c, des Spannungsreglers 2414, des Speichers 2430, einer Hauptplatine des SoC 2401 und/oder einer beliebigen geeigneten Komponente der Vorrichtung 2400 messen. In manchen Ausführungsformen beinhalten die Temperaturmessungsschaltungsanordnungen 2440 eine LPHR(Low Power Hybrid Reverse)-Bandlückenreferenz (BGR) und einen digitalen Temperatursensor (DTS), der einen Subschwellen-Metalloxid-Halbleiter(MOS)-Transistor und die parasitäre PNP-BipolarTransistor(BJT)-Vorrichtung nutzt, um eine umgekehrte BGR zu bilden, die als die Basis für konfigurierbare BGR- oder DTS-Betriebsmodi dient. Die LPHR-Architektur verwendet kostengünstige MOS-Transistoren und die standardmäßige parasitäre PNP-Vorrichtung. Basierend auf einer umgekehrten Bandlückenspannung kann die LPHR als eine konfigurierbare BGR arbeiten. Durch Vergleichen der konfigurierbaren BGR mit der skalierten Basis-Emitter-Spannung kann die Schaltung auch als ein DTS mit einer linearen Transferfunktion mit Einzeltemperaturtrimmung für eine hohe Genauigkeit arbeiten.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 Leistungsmessungsschaltungsanordnungen 2442, beispielsweise zum Messen einer von einer oder mehreren Komponenten der Vorrichtung 2400 aufgenommenen Leistung. In einem Beispiel kann die Leistungsmessungsschaltungsanordnung 2442 zusätzlich zu oder anstelle von Messen der Leistung Spannung und/oder Strom messen. In einem Beispiel können die Leistungsmessungsschaltungsanordnungen 2442 eingebettet sein, oder mit verschiedenen Komponenten gekoppelt oder an solchen angebracht sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch gemessen und überwacht werden soll. Zum Beispiel können die Leistungsmessungsschaltungsanordnungen 2442 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 2414 geliefert werden, Leistung, die an das SoC 2401 geliefert wird, Leistung, die an die Vorrichtung 2400 geliefert wird, Leistung, die durch den Prozessor 2404 (oder eine beliebige andere Komponente) der Vorrichtung 2400 verbraucht wird, usw. messen.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 eine oder mehrere Spannungsreglerschaltungsanordnungen, die allgemein als Spannungsregler (VR: Voltage Regulator) 2414 bezeichnet werden. Der VR 2414 erzeugt Signale mit zweckmäßigen Spannungspegeln, die zum Betreiben beliebiger zweckmäßiger Komponenten der Vorrichtung 2400 zugeführt werden können. Der VR 2414 ist lediglich als ein Beispiel derart veranschaulicht, dass er dem Prozessor 2404 der Vorrichtung 2400 Signale zuführt. In manchen Ausführungsformen empfängt der VR 2414 ein oder mehrere Spannungsidentifikationssignale bzw. VID-Signale (Voltage Identification - VID) und erzeugt auf der Grundlage der VID-Signale das Spannungssignal mit einem zweckmäßigen Pegel. Verschiedene Arten von VRs können für den VR 2414 genutzt werden. Der VR 2414 kann zum Beispiel einen „Buck“-VR, „Boost“-VR, eine Kombination von Buck- und Boost-VRs, LDO(low dropout)-Regler, DC-DC-Schaltregler, steuerungsbasierten DC-DC-Regler mit konstanter Ein-Zeit usw. beinhalten. Ein Buck-VR wird im Allgemeinen in Leistungslieferungsanwendungen verwendet, in denen eine Eingangsspannung mit einem kleineren als dem Einheitsverhältnis in eine Ausgangsspannung transformiert werden muss. Ein Boost-VR wird im Allgemeinen in Leistungslieferungsanwendungen verwendet, in denen eine Eingangsspannung mit einem größeren als dem Einheitsverhältnis in eine Ausgangsspannung transformiert werden muss. In manchen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch PCU 2410a/b und/oder PMIC 2412 gesteuert wird. In manchen Ausführungsformen weist jeder Kern ein Netzwerk von verteilten LDOs auf, um eine effiziente Leistungsverwaltungssteuerung bereitzustellen. Die LDOs können digital, analog oder eine Kombination von digitalen oder analogen LDOs sein. In manchen Ausführungsformen beinhaltet der VR 2414 eine Stromverfolgungseinrichtung zum Messen eines Stroms durch die Leistungsversorgungsschiene(n).
In manchen Ausführungsformen beinhaltet der VR 2414 ein digitales Steuerschema zum Verwalten von Zuständen eines Proportional-Integral-Differenzial(PID)-Filters (auch als digitaler Typ-III-Kompensator bekannt). Das digitale Steuerschema steuert den Integrator des PID-Filters, um eine nichtlineare Steuerung des Sättigens des Tastverhältnisses zu implementieren, während der der proportionale und der differenziale Term des PID auf 0 gesetzt werden, während der Integrator und seine internen Zustände (vorherige Werte oder Speicher) auf ein Tastverhältnis gesetzt werden, das die Summe des aktuellen nominalen Tastverhältnisses plus einem deltaD ist. Das deltaD ist das maximale Tastverhältnisinkrement, das zum Regeln eines Spannungsreglers von ICCmin auf ICCmax verwendet wird, und ist ein Konfigurationsregister, das Post-Silizium gesetzt werden kann. Eine Zustandsmaschine bewegt sich von einem nichtlinearen Alle-EIN-Zustand (der die Ausgangsspannung Vout zurück zu einem Regelfenster bringt) zu einem Tastverhältnis mit offener Schleife, das die Ausgangsspannung etwas höher als die erforderliche Referenzspannung Vref hält. Nach einem gewissen Zeitraum in diesem Zustand mit offener Schleife bei dem befohlenen Tastverhältnis fährt die Zustandsmaschine dann den Wert des Tastverhältnisses mit offener Schleife herunter, bis die Ausgangsspannung nahe dem befohlenen Vref liegt. Von daher wird ein Ausgangs-Chatter an der Ausgangsversorgung vom VR 2414 vollständig eliminiert (oder im Wesentlichen eliminiert) und es gibt lediglich einen einzigen Unterschwingungs-Übergang, der zu einer garantierten Vmin basierend auf einer Komparatorverzögerung und dem di/dt der Last mit der verfügbaren Ausgangsentkopplungskapazität führen könnte.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 eine oder mehrere Taktgeneratorschaltungsanordnungen, die allgemein als Taktgenerator 2416 bezeichnet werden. Der Taktgenerator 2416 erzeugt Signale mit zweckmäßigen Frequenzniveaus, die beliebigen passenden Komponenten der Vorrichtung 2400 zugeführt werden können. Der Taktgenerator 2416 ist lediglich als ein Beispiel derart dargestellt, dass er dem Prozessor 2404 der Vorrichtung 2400 Taktsignale zuführt. In manchen Ausführungsformen empfängt der Taktgenerator 2416 ein oder mehrere Frequenzidentifikationssignale bzw. FID-Signale (Frequency Identification - FID) und erzeugt auf der Grundlage der FID-Signale die Taktsignale mit zweckmäßigen Frequenzen.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 eine Batterie 2418, die verschiedenen Komponenten der Vorrichtung 2400 Leistung zuführt. Die Batterie 2418 ist lediglich als ein Beispiel derart dargestellt, dass sie dem Prozessor 2404 Leistung zuführt. Obgleich in den Figuren nicht veranschaulicht, kann die Vorrichtung 2400 eine Ladungsschaltungsanordnung umfassen, z. B. zum Aufladen der Batterie, auf der Grundlage einer von einem AC-Adapter empfangenen Wechselstrom-Leistungszufuhr (AC-Leistungszufuhr). In manchen Ausführungsformen beinhaltet die Batterie 2418 ein Batterieuntersystem, das eine Batteriesteuerung und einen Treiber-MOS(DrMOS)-Block umfasst.
In manchen Ausführungsformen umfasst die Ladeschaltungsanordnung (z. B. 2418) einen Abwärts-Aufwärts-Wandler. Dieser Abwärts-Aufwärts-Wandler umfasst DrMOS- oder DrGaN-Vorrichtungen, die anstelle von Halbbrücken für herkömmliche Abwärts-Aufwärts-Wandler verwendet werden. Verschiedene Ausführungsformen werden hier mit Bezug auf DrMOS beschrieben. Die Ausführungsformen sind jedoch auf DrGaN anwendbar. Die DrMOS-Vorrichtungen ermöglichen eine bessere Effizienz bei der Leistungswandlung aufgrund eines reduzierten parasitären und optimierten MOSFET-Packaging. Da die Totzeitverwaltung innerhalb des DrMOS stattfindet, ist die Totzeitverwaltung genauer als für herkömmliche Abwärts-Aufwärts-Wandler, was zu einer höheren Effizienz bei der Umwandlung führt. Eine höhere Betriebsfrequenz ermöglicht eine kleinere Induktivitätsgröße, was wiederum die z-Höhe des Ladegeräts reduziert, das den DrMOS-basierten Abwärts-Aufwärts-Wandler umfasst. Der Abwärts-Aufwärts-Wandler verschiedener Ausführungsformen umfasst doppelt gefaltetes Bootstrap für DrMOS-Vorrichtungen. In manchen Ausführungsformen werden zusätzlich zu den traditionellen Bootstrap-Kondensatoren gefaltete Bootstrap-Kondensatoren hinzugefügt, die induktive Knoten mit den zwei Sätzen von DrMOS-Schaltern kreuzkoppeln.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 eine Leistungssteuerungseinheit (Power Control Unit - PCU) 2410 (auch als Leistungsverwaltungseinheit (Power Management Unit - PMU), Leistungssteuerung bzw. Power Controller usw. bezeichnet). In einem Beispiel können einige Abschnitte der PCU 2410 durch einen oder mehrere Prozessorkerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410a gekennzeichnet. In einem Beispiel können einige weitere Abschnitte der PCU 2410 außerhalb der Prozessorkerne 2408 implementiert sein, und diese Abschnitte der PCU 2410 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 2410b gekennzeichnet. Die PCU 2410 kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Die PCU 2410 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 zu implementieren.
In manchen Ausführungsformen umfasst die Vorrichtung 2400 eine integrierte Leistungsverwaltungsschaltung (Power Management Integrated Circuit - PMIC) 2412, z. B. zum Implementieren verschiedener Leistungsverwaltungsoperationen für die Vorrichtung 2400. In manchen Ausführungsformen ist die PMIC 2412 eine neukonfigurierbare integrierte Leistungsverwaltungsschaltung (Reconfigurable Power Management IC - RPMIC) und/oder eine IMVP (Intel® Mobile Voltage Positioning). In einem Beispiel befindet sich die PMIC innerhalb eines von dem Prozessor 2404 getrennten IC-Chips. Sie kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 implementieren. Die PMIC 2412 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 2400 zu implementieren.
In einem Beispiel umfasst die Vorrichtung 2400 eine oder beide der PCU 2410 oder der PMIC 2412. In einem Beispiel kann eine der PCU 2410 oder der PMIC 2412 in der Vorrichtung 2400 fehlen, und somit sind diese Komponenten unter Verwendung von gestrichelten Linien veranschaulicht.
Verschiedene Leistungsverwaltungsoperationen der Vorrichtung 2400 können durch die PCU 2410, durch die PMIC 2412 oder durch eine Kombination von PCU 2410 und PMIC 2412 durchgeführt werden. Beispielsweise kann die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. P-Zustand) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Beispielsweise kann die PCU 2410 und/oder die PMIC 2412 einen Leistungszustand (z. B. gemäß der ACPI-Spezifikation (ACPI: Advanced Configuration and Power Interface)) für verschiedene Komponenten der Vorrichtung 2400 auswählen. Lediglich als ein Beispiel können die PCU 2410 und/oder die PMIC 2412 bewirken, dass verschiedene Komponenten der Vorrichtung 2400 in einen Schlafzustand, in einen aktiven Zustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. übergehen. In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 jeweils eine Spannungsausgabe durch den VR 2414 und/oder eine Frequenz einer Taktsignalausgabe durch den Taktgenerator z. B. durch Ausgeben des VID-Signals und/oder des FID-Signals steuern. In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 Batterieleistungsnutzung, Laden der Batterie 2418 und auf Leistungseinsparungsbetrieb bezogene Merkmale steuern.
Der Taktgenerator 2416 kann eine Phasenregelschleife (Phase Locked Loop - PLL), eine Frequenzregelschleife (Frequency Locked Loop - FLL) oder eine beliebige geeignete Taktquelle umfassen. In manchen Ausführungsformen weist jeder Kern von Prozessor 2404 seine eigene Taktquelle auf. Von daher kann jeder Kern bei einer Frequenz unabhängig von der Betriebsfrequenz des anderen Kerns arbeiten. In manchen Ausführungsformen führt die PCU 2410 und/oder die PMIC 2412 adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Die Taktfrequenz eines Prozessorkerns kann beispielsweise erhöht werden, wenn der Kern nicht bei dessen Maximalleistungsaufnahmeschwelle oder -grenze betrieben wird. In manchen Ausführungsformen bestimmt die PCU 2410 und/oder die PMIC 2412 die Betriebsbedingung für jeden Kern eines Prozessors und passt die Frequenz und/oder die Leistungszufuhrspannung des Kerns opportunistisch an, ohne dass die Kerntaktquelle (z. B. die PLL des Kerns) ihre Phasenstarre verliert, wenn die PCU 2410 und/oder die PMIC 2412 bestimmt, dass der Kern unterhalb eines Zielperformanzniveaus arbeitet. Falls beispielsweise ein Kern weniger Strom als ein diesem Kern oder Prozessor 2404 zugeteilter Gesamtstrom aus einer Leistungsversorgungsleitung zieht, dann kann die PCU 2410 und/oder die PMIC 2412 temporär den Leistungsabzug für diesen Kern oder Prozessor 2404 (z. B. durch Erhöhen der Taktfrequenz und/oder des Leistungszufuhrspannungspegels) erhöhen, sodass der Kern oder der Prozessor 2404 auf einem höheren Performanzniveau agieren kann. Von daher kann die Spannung und/oder die Frequenz temporär für den Prozessor 2404 erhöht werden, ohne die Produktzuverlässigkeit zu verletzen.
In einem Beispiel kann die PCU 2410 und/oder die PMIC 2412 Leistungsverwaltungsoperationen durchführen, z. B. zumindest teilweise auf der Grundlage vom Empfangen von Messungen der Leistungsmessungsschaltungsanordnungen 2442, der Temperaturmessungsschaltungsanordnungen 2440, des Ladungspegels der Batterie 2418 und/oder jeglicher anderer zweckmäßiger Informationen, die für die Leistungsverwaltung verwendet werden können. Hierfür ist die PMIC 2412 mit einem oder mehreren Sensoren kommunikativ gekoppelt, um verschiedene Werte/Variationen von einem oder mehreren Faktoren, die eine Auswirkung auf das Leistungs- bzw. thermische Verhalten des Systems/der Plattform haben, zu erfassen bzw. zu detektieren. Beispiele für den einen oder die mehreren Faktoren beinhalten elektrischen Strom, Spannungsabfall, Temperatur, Betriebsfrequenz, Betriebsspannung, Leistungsaufnahme, Inter-Kern-Kommunikationsaktivität usw. Einer oder mehrere dieser Sensoren können in physischer Nähe (und/oder thermischem Kontakt bzw. thermischer Kopplung) zu einer oder mehreren Komponenten oder logischen/IP-Blöcken eines Rechensystems bereitgestellt sein. Zusätzlich kann der Sensor bzw. können die Sensoren in mindestens einer Ausführungsform direkt mit der PCU 2410 und/oder der PMIC 2412 gekoppelt sein, um der PCU 2410 und/oder der PMIC 2412 zu erlauben, Prozessorkernenergie zumindest teilweise auf der Grundlage eines Werts bzw. von Werten, der bzw. die durch einen oder mehrere der Sensoren detektiert wurden, zu verwalten.
Ebenso ist ein Beispielsoftwarestapel der Vorrichtung 2400 veranschaulicht (obgleich nicht alle Elemente des Softwarestapels veranschaulicht sind). Lediglich als ein Beispiel können die Prozessoren 2404 Anwendungsprogramme 2450, ein Betriebssystem 2452, ein oder mehrere für die Leistungsverwaltung (PM) spezifische Anwendungsprogramme (z. B. generisch als PM-Anwendungen 2458 bezeichnet) und/oder dergleichen ausführen. PM-Anwendungen 2458 können auch durch die PCU 2410 und/oder die PMIC 2412 ausgeführt werden. Das OS 2452 kann auch eine oder mehrere PM-Anwendungen 2456a, 2456b, 2456c beinhalten. Das OS 2452 kann auch verschiedene Treiber 2454a, 2454b, 2454c usw. beinhalten, von denen einige für Leistungsverwaltungszwecke spezifisch sein können. In manchen Ausführungsformen kann die Vorrichtung 2400 ferner ein Basic Input/Output System (BIOS) 2420 umfassen. Das BIOS 2420 kann mit dem OS 2452 (z. B. über einen oder mehrere Treiber 2454) kommunizieren, mit Prozessoren 2404 kommunizieren usw.
Eines oder mehrere von PM-Anwendungen 2458, 2456, Treibern 2454, BIOS 2420 usw. können beispielsweise zum Implementieren von Leistungsverwaltung-spezifischen Aufgaben verwendet werden, z. B. zum Steuern von Spannung und/oder Frequenz von verschiedenen Komponenten der Vorrichtung 2400, zum Steuern eines Aufwachzustands, eines Schlafzustands und/oder irgendeines anderen zweckmäßigen Leistungszustands verschiedener Komponenten der Vorrichtung 2400, zum Steuern der Batterieleistungsnutzung, Laden der Batterie 2418, von auf Leistungseinsparungsbetrieb bezogenen Merkmalen usw.
In manchen Ausführungsformen ist die Batterie 2418 eine Li-Metall-Batterie mit einer Druckkammer, um einen gleichmäßigen Druck auf eine Batterie zu ermöglichen. Die Druckkammer wird von Metallplatten (wie etwa Druckausgleichsplatte) getragen, die dazu dienen, der Batterie einen gleichmäßigen Druck zu verleihen. Die Druckkammer kann Druckgas, elastisches Material, eine Federplatte usw. beinhalten. Die Außenhaut der Druckkammer kann sich frei biegen, an ihren Rändern durch eine (Metall-) Haut zurückgehalten, übt aber immer noch einen gleichmäßigen Druck auf die Platte aus, die die Batteriezelle komprimiert. Die Druckkammer verleiht einer Batterie einen gleichmäßigen Druck, der dazu verwendet wird, eine Hochenergiedichte-Batterie mit beispielsweise 20 % mehr Batterielebensdauer zu ermöglichen.
In einigen Ausführungsformen weist pCode, der auf der PCU 2410a/b ausgeführt wird, eine Fähigkeit auf, zusätzliche Rechen- und Telemetrieressourcen für die Laufzeitunterstützung des pCodes zu ermöglichen. Hier verweist pCode auf eine Firmware, die durch die PCU 2410a/b ausgeführt wird, um die Performanz des SoC 2401 zu verwalten. Zum Beispiel kann der pCode Frequenzen und geeignete Spannungen für den Prozessor einstellen. Ein Teil des p-Codes ist über das OS 2452 zugänglich. In verschiedenen Ausführungsformen werden Mechanismen und Verfahren bereitgestellt, die einen Energieperformanzpräferenz(EPP)-Wert basierend auf Arbeitslasten, Benutzerverhalten und/oder Systembedingungen dynamisch ändern. Es kann eine wohldefinierte Schnittstelle zwischen dem OS 2452 und dem pCode geben. Die Schnittstelle kann die Softwarekonfiguration mehrerer Parameter ermöglichen oder erleichtern und/oder Hinweise für den pCode liefern. Als ein Beispiel kann ein EPP-Parameter einen p-Code-Algorithmus darüber informieren, ob Performanz oder Batterielebensdauer wichtiger ist.
Diese Unterstützung kann auch durch das OS 2452 vorgenommen werden, indem Maschinenlernunterstützung als Teil des OS 2452 eingeschlossen wird und entweder der EPP-Wert, den das OS der Hardware (z. B. verschiedene Komponenten des SoC 2401) andeutet, durch Maschinenlernvorhersage abgestimmt wird, oder indem die Maschinenlernvorhersage dem pCode auf eine Art und Weise zugeführt wird, die der durch einen DTT-Treiber (DTT: Dynamic Tuning Technology - dynamische Abstimmtechnologie) vorgenommenen ähnelt. In diesem Modell kann das OS 2452 Sichtbarkeit für denselben Satz von Telemetrien aufweisen, wie sie einem DTT zur Verfügung stehen. Als Ergebnis einer DTT-Maschinenlernhinweiseinstellung kann pCode seine internen Algorithmen abstimmen, um optimale Leistungs- und Performanzergebnisse nach der Maschinenlernvorhersage des Aktivierungstyps zu erreichen. Der pCode als Beispiel kann die Verantwortung für die Prozessornutzungsänderung erhöhen, um eine schnelle Reaktion auf Benutzeraktivität zu ermöglichen, oder kann den Bias zur Energieeinsparung erhöhen, indem entweder die Verantwortung für die Prozessornutzung verringert wird oder indem mehr Leistung eingespart wird und die Performanz erhöht wird, die durch Abstimmen der Energieeinsparoptimierung verloren geht. Dieser Ansatz kann das Einsparen von mehr Batterielebensdauer erleichtern, falls die aktivierten Aktivitätstypen etwas Performanzniveau gegenüber dem verlieren, was das System ermöglichen kann. Der pCode kann einen Algorithmus für dynamische EPP beinhalten, der die zwei Eingaben, eine vom OS 2452 und die andere von Software, wie etwa DTT, nehmen kann und selektiv auswählen kann, eine höhere Performanz und/oder Ansprechempfindlichkeit bereitzustellen. Als Teil dieses Verfahrens kann der pCode in der DTT eine Option ermöglichen, seine Reaktion für die DTT für verschiedene Aktivitätstypen abzustimmen.
In manchen Ausführungsformen verbessert der pCode die Performanz des SoC im Batteriemodus. In manchen Ausführungsformen ermöglicht pCode drastisch höhere SoC-Spitzenleistungsgrenzpegel (und somit höhere Turboperformanz) im Batteriemodus. In manchen Ausführungsformen implementiert der pCode Leistungsdrosselung und ist Teil der Dynamic Tuning Technology (DTT) von Intel. In verschiedenen Ausführungsformen wird die Spitzenleistungsgrenze als PL4 bezeichnet. Die Ausführungsformen sind jedoch auf andere Spitzenleistungsgrenzen anwendbar. In manchen Ausführungsformen legt der pCode die Vth-Schwellenspannung (den Spannungspegel, bei dem die Plattform das SoC drosseln wird) auf eine solche Weise fest, dass verhindert wird, dass das System unerwartet abschaltet (bzw. Black-Screening). In manchen Ausführungsformen berechnet der pCode die Psoc,pk SoC-Spitzenleistungsgrenze (z. B. PL4) gemäß der Schwellenspannung (Vth). Dies sind zwei abhängige Parameter, falls einer eingestellt ist, kann der andere berechnet werden. Der pCode wird verwendet, um einen Parameter (Vth) basierend auf den Systemparametern und der Historie des Betriebs optimal einzustellen. In manchen Ausführungsformen stellt der pCode ein Schema zum dynamischen Berechnen des Drosselungsniveaus (Psoc,th) basierend auf der verfügbaren Batterieleistung (die sich langsam ändert) und zum Einstellen der SoC-Drosselspitzenleistung (Psoc,th) bereit. In manchen Ausführungsformen entscheidet der pCode die Frequenzen und Spannungen basierend auf Psoc,th. Drosselereignisse wirken sich in diesem Fall weniger negativ auf die SoC-Performanz aus. Verschiedene Ausführungsformen stellen ein Schema bereit, das den Betrieb eines Frameworks mit maximaler Performanz (Pmax)ermöglicht.
In manchen Ausführungsformen beinhaltet der VR 2414 einen Stromsensor zum Erfassen und/oder Messen eines Stroms durch einen High-Side-Schalter des VR 2414. In manchen Ausführungsformen verwendet der Stromsensor einen Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung, um den Eingangsoffset des Verstärkers zu erfassen, der während der Messung kompensiert werden kann. In manchen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Verstärker in einem Gebiet zu betreiben, in dem die Eingangsgleichtaktspezifikationen gelockert sind, sodass die Rückkopplungsschleifenverstärkung und/oder -bandbreite höher ist. In manchen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Sensor von der Wandlereingangsspannung zu betreiben, indem Regler mit hohem PSRR (Power Supply Rejection Ratio - Leistungsversorgungszurückweisungsverhältnis) eingesetzt werden, um eine lokale, saubere Versorgungsspannung zu erzeugen, was eine geringere Störung des Stromnetzes in dem Schalterbereich verursacht. In manchen Ausführungsformen kann eine Variante des Designs verwendet werden, um die Differenz zwischen der Eingangsspannung und der Steuerungsversorgung abzutasten und diese zwischen den Drain-Spannungen der Leistungs- und Replikatschalter nachzubilden. Dadurch kann der Sensor nicht mit der Leistungsversorgungsspannung beaufschlagt werden. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um leistungsliefernetzwerkbezogene (PDN-bezogene) Änderungen in der Eingangsspannung während der Stromerfassung zu kompensieren.
In der Spezifikation bedeutet ein Bezug auf „eine Ausführungsform“, „manche Ausführungsformen“ oder „andere Ausführungsformen“, dass ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Charakteristik, das bzw. die in Verbindung mit den Ausführungsformen beschrieben wird, in zumindest einigen Ausführungsformen, aber nicht zwangsweise allen Ausführungsformen enthalten ist. Die verschiedenen Vorkommnisse von „einer Ausführungsform“ oder „manchen Ausführungsformen“ beziehen sich nicht immer notwendigerweise auf dieselben Ausführungsformen. Falls die Spezifikation angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik enthalten sein „kann“ oder „könnte“, muss die spezielle Komponente, das spezielle Merkmal, die spezielle Struktur oder die spezielle Charakteristik nicht notwendigerweise enthalten sein. Falls sich die Spezifikation oder der Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass nur eines der Elemente vorhanden ist. Wenn sich die Spezifikation oder Ansprüche auf „ein zusätzliches“ Element bezieht, schließt dies nicht aus, dass es mehr als eines der zusätzlichen Elemente gibt.
Darüber hinaus können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Weise kombiniert werden. Eine erste Ausführungsform kann zum Beispiel überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die mit den beiden Ausführungsformen assoziierten speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken nicht gegenseitig ausschließen.
Obwohl die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für Fachleute angesichts der vorangegangenen Beschreibung viele Alternativen, Modifikationen und Variationen derartiger Ausführungsformen ersichtlich. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifikationen und Variationen, die in den breiten Schutzumfang der angehängten Ansprüche fallen, einschließen.
Zusätzlich dazu können wohlbekannte Leistungs-/Masseverbindungen zu Integrierte-Schaltung(IC)-Chips und anderen Komponenten in den dargelegten Figuren gezeigt sein oder auch nicht, um die Veranschaulichung und die Erörterung zu vereinfachen und die Offenbarung nicht unklar zu machen. Des Weiteren können Anordnungen in Blockdiagrammform gezeigt sein, um zu vermeiden, dass die Offenbarung unklar wird, und auch angesichts dessen, dass Spezifika hinsichtlich der Implementierung derartiger Blockdiagrammanordnungen in hohem Maße von der Plattform abhängen, innerhalb derer die vorliegende Offenbarung implementiert werden soll (d. h. derartige Spezifika sollten im Kenntnisbereich von Fachleuten liegen). Dort, wo spezifische Details (z. B. Schaltungen) dargelegt sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte es Fachleuten ersichtlich sein, dass die Offenbarung ohne diese spezifischen Details oder mit einer Variation davon umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend statt als beschränkend aufzufassen.
Die folgenden Beispiele betreffen weitere Ausführungsformen. Einzelheiten in den Beispielen können überall in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der vorliegend beschriebenen Einrichtung können auch hinsichtlich eines Verfahrens oder Prozesses implementiert werden. Die Beispiele können in beliebigen Kombinationen kombiniert werden. Beispielsweise kann Beispiel 4 mit Beispiel 2 kombiniert werden.
Beispiel 1: Eine Einrichtung, die Folgendes umfasst: einen ersten Widerstand; einen Verstärker mit einem ersten Eingang, der mit dem ersten Widerstand gekoppelt ist, und einem zweiten Eingang zum Empfangen einer skalierten Emitter-Basis-Spannung; und einen zweiten Widerstand mit variablem Widerstandswert, wobei der zweite Widerstand mit dem ersten Eingang und einem Ausgang des Verstärkers gekoppelt ist, wobei der Ausgang des Verstärkers eine Bandlückenreferenz ist.
Beispiel 2: Die Einrichtung des Beispiels 1, wobei der Verstärker ein unsymmetrischer Verstärker mit einer ungleichmäßiger Eingangspaargröße oder ungleichmäßigen Bias-Strömen ist.
Beispiel 3: Die Einrichtung des Beispiels 1, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
Beispiel 4: Die Einrichtung des Beispiels 3, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
Beispiel 5: Die Einrichtung des Beispiels 1, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Einrichtung einen Komparator zum Vergleichen der Ausgabe des Verstärkers mit einer zweiten skalierten Emitter-Basis-Spannung umfasst.
Beispiel 6: Die Einrichtung des Beispiels 5 umfasst eine sukzessive Approximationslogik zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes, wobei sich der digitale Code gemäß der Ausgabe des Komparators ändert.
Beispiel 7: Die Einrichtung des Beispiels 6, wobei der digitale Code ein erster digitaler Code ist, wobei die Einrichtung einen Multiplexer zum Auswählen entweder des ersten digitalen Codes oder eines zweiten digitalen Codes umfasst, wobei ein Ausgang des Multiplexers den variablen Widerstandswert des zweiten Widerstands anpassen soll.
Beispiel 8: Die Einrichtung des Beispiels 7, wobei, wenn der Multiplexer den ersten digitalen Code auswählt, der erste digitale Code eine Temperatur der Einrichtung angibt.
Beispiel 9: Die Einrichtung des Beispiels 5, umfassend eine Schaltungsanordnung zum Erzeugen der ersten skalierten Emitter-Basis-Spannung und der zweiten skalierten Emitter-Basis-Spannung, wobei die Schaltungsanordnung Folgendes umfasst: einen Widerstandsteiler; eine Stromquelle, die mit dem Widerstandsteiler gekoppelt ist; und einen Transistor, der mit der Stromquelle und dem Widerstandsteiler gekoppelt ist, wobei der Widerstandsteiler einen ersten Abgriff zum Bereitstellen der ersten skalierten Emitter-Basis-Spannung und einen zweiten Abgriff zum Bereitstellen der zweiten skalierten Emitter-Basis-Spannung aufweist.
Beispiel 10: Die Einrichtung des Beispiels 9, wobei der Transistor entweder ein PNP-BJT oder ein PMOS-Transistor ist.
Beispiel 11: Eine Einrichtung, die Folgendes umfasst: einen Verstärker mit einer ungleichmäßigen Eingangspaargröße oder ungleichmäßigen Bias-Strömen, wobei eine Spannungsdifferenz zwischen Eingängen des Verstärkers eine Proportional-zu-Absolut-Temperatur(PTAT)-Spannung ist, und wobei ein Ausgang des Verstärkers eine Bandlückenspannung ist; und einen Komparator, der mit dem Ausgang des Verstärkers gekoppelt ist, wobei der Komparator die Bandlückenspannung mit einer skalierten Emitter-Basis-Spannung vergleichen soll.
Beispiel 12: Die Einrichtung des Beispiels 11, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Eingänge des Verstärkers Folgendes beinhalten: einen ersten Eingang, der mit einem ersten Widerstand und einem zweiten Widerstand gekoppelt ist; und einen zweiten Eingang zum Empfangen einer zweiten ersten skalierten emitterbasierten Spannung.
Beispiel 13: Die Einrichtung des Beispiels 12, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe, wobei der erste Eingangstransistor mit dem zweiten Eingang gekoppelt ist; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei der zweite Eingangstransistor mit dem ersten Eingang gekoppelt ist, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
Beispiel 14: Die Einrichtung des Beispiels 13, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
Beispiel 15: Die Einrichtung des Beispiels 11 umfasst eine sukzessive Approximationslogik zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes, wobei sich der digitale Code gemäß der Ausgabe des Komparators ändert.
Beispiel 16: Ein System, das Folgendes umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist; und eine Drahtlosschnittstelle, um dem Prozessor zu ermöglichen, mit einer anderen Vorrichtung zu kommunizieren, wobei der Prozessor eine Einrichtung beinhaltet, die dahingehend betreibbar ist, als Bandlückenreferenz oder ein digitales Thermometer zu fungieren, wobei die Einrichtung Folgendes beinhaltet: einen ersten Widerstand; einen Verstärker mit einem ersten Eingang, der mit dem ersten Widerstand gekoppelt ist, und einem zweiten Eingang zum Empfangen einer skalierten Emitter-Basis-Spannung; und einen zweiten Widerstand mit variablem Widerstandswert, wobei der zweite Widerstand mit dem ersten Eingang und einem Ausgang des Verstärkers gekoppelt ist, wobei der Ausgang des Verstärkers eine Bandlückenreferenz ist.
Beispiel 17: Das System des Beispiels 16, wobei der Verstärker ein unsymmetrischer Verstärker mit einer ungleichmäßigen Eingangspaargröße oder ungleichmäßigen Bias-Strömen ist.
Beispiel 18: Das System des Beispiels 16, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
Beispiel 19: Das System des Beispiels 18, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
Beispiel 20: Das System des Beispiels 16, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Einrichtung einen Komparator zum Vergleichen der Ausgabe des Verstärkers mit einer zweiten skalierten Emitter-Basis-Spannung umfasst.
Eine Zusammenfassung ist bereitgestellt, die es dem Leser ermöglichen wird, die Art und die Quintessenz der technischen Offenbarung festzustellen. Die Zusammenfassung wird mit dem Verständnis vorgelegt, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche einzuschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform steht.

Claims

Einrichtung, die Folgendes umfasst: einen ersten Widerstand; einen Verstärker mit einem ersten Eingang, der mit dem ersten Widerstand gekoppelt ist, und einem zweiten Eingang zum Empfangen einer skalierten Emitter-Basis-Spannung; und einen zweiten Widerstand mit variablem Widerstandswert, wobei der zweite Widerstand mit dem ersten Eingang und einem Ausgang des Verstärkers gekoppelt ist, wobei der Ausgang des Verstärkers eine Bandlückenreferenz ist.
Einrichtung nach Anspruch 1, wobei der Verstärker ein unsymmetrischer Verstärker mit ungleichmäßiger Eingangspaargröße oder ungleichmäßigen Bias-Strömen ist.
Einrichtung nach Anspruch 1 oder Anspruch 2, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
Einrichtung nach Anspruch 3, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
Einrichtung nach einem der Ansprüche 1 bis 4, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Vorrichtung einen Komparator zum Vergleichen der Ausgabe des Verstärkers mit einer zweiten skalierten Emitter-Basis-Spannung umfasst.
Einrichtung nach Anspruch 5, ferner umfassend eine sukzessive Approximationslogik zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes, wobei sich der digitale Code gemäß der Ausgabe des Komparators ändert.
Einrichtung nach Anspruch 6, wobei der digitale Code ein erster digitaler Code ist, wobei die Einrichtung einen Multiplexer zum Auswählen entweder des ersten digitalen Codes oder eines zweiten digitalen Codes umfasst, wobei ein Ausgang des Multiplexers den variablen Widerstandswert des zweiten Widerstands anpassen soll.
Einrichtung nach Anspruch 7, wobei, wenn der Multiplexer den ersten digitalen Code auswählt, der erste digitale Code eine Temperatur der Einrichtung angibt.
Einrichtung nach Anspruch 5, ferner umfassend eine Schaltungsanordnung zum Erzeugen der ersten skalierten Emitter-Basis-Spannung und der zweiten skalierten Emitter-Basis-Spannung, wobei die Schaltungsanordnung Folgendes umfasst: einen Widerstandsteiler; eine Stromquelle, die mit dem Widerstandsteiler gekoppelt ist; und einen Transistor, der mit der Stromquelle und dem Widerstandsteiler gekoppelt ist, wobei der Widerstandsteiler einen ersten Abgriff zum Bereitstellen der ersten skalierten Emitter-Basis-Spannung und einen zweiten Abgriff zum Bereitstellen der zweiten skalierten Emitter-Basis-Spannung aufweist.
Einrichtung nach Anspruch 9, wobei der Transistor entweder ein PNP-Bipolartransistor (BJT) oder ein p-Typ-Metalloxid-Halbleiter(PMOS)-Transistor ist.
Einrichtung, die Folgendes umfasst: einen Verstärker mit einer ungleichmäßigen Eingangspaargröße oder ungleichmäßigen Bias-Strömen, wobei eine Spannungsdifferenz zwischen Eingängen des Verstärkers eine Proportional-zu-Absolut-Temperatur(PTAT)-Spannung ist und wobei ein Ausgang des Verstärkers eine Bandlückenspannung ist; und einen Komparator, der mit dem Ausgang des Verstärkers gekoppelt ist, wobei der Komparator die Bandlückenspannung mit einer skalierten Emitter-Basis-Spannung vergleichen soll.
Einrichtung nach Anspruch 11, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Eingänge des Verstärkers Folgendes beinhalten: einen ersten Eingang, der mit einem ersten Widerstand und einem zweiten Widerstand gekoppelt ist; und einen zweiten Eingang zum Empfangen einer zweiten ersten skalierten emitterbasierten Spannung.
Einrichtung nach Anspruch 12, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe, wobei der erste Eingangstransistor mit dem zweiten Eingang gekoppelt ist; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei der zweite Eingangstransistor mit dem ersten Eingang gekoppelt ist, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
Einrichtung nach Anspruch 13, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
Einrichtung nach einem der Ansprüche 11 bis 14, ferner umfassend eine sukzessive Approximationslogik zum Empfangen einer Ausgabe des Komparators und zum Erzeugen eines digitalen Codes, wobei sich der digitale Code gemäß der Ausgabe des Komparators ändert.
System, das Folgendes umfasst: einen Speicher; einen Prozessor, der mit dem Speicher gekoppelt ist; und eine Drahtlosschnittstelle, um dem Prozessor zu ermöglichen, mit einer anderen Vorrichtung zu kommunizieren, wobei der Prozessor eine Einrichtung beinhaltet, die dahingehend betreibbar ist, als Bandlückenreferenz oder ein digitales Thermometer zu fungieren, wobei die Einrichtung Folgendes beinhaltet: einen ersten Widerstand; einen Verstärker mit einem ersten Eingang, der mit dem ersten Widerstand gekoppelt ist, und einem zweiten Eingang zum Empfangen einer skalierten Emitter-Basis-Spannung; und einen zweiten Widerstand mit variablem Widerstandswert, wobei der zweite Widerstand mit dem ersten Eingang und einem Ausgang des Verstärkers gekoppelt ist, wobei der Ausgang des Verstärkers eine Bandlückenreferenz ist.
System nach Anspruch 16, wobei der Verstärker ein unsymmetrischer Verstärker mit ungleichmäßigen Eingangspaargröße oder ungleichmäßigen Bias-Strömen ist.
System nach Anspruch 16 oder Anspruch 17, wobei der Verstärker Folgendes umfasst: einen ersten Eingangstransistor mit einer ersten Größe; einen zweiten Eingangstransistor mit einer zweiten Größe, wobei die erste Größe n-mal größer als die zweite Größe ist; einen Stromspiegel, der mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist; und eine Stromquelle, die mit dem ersten Eingangstransistor und einem zweiten Eingangstransistor gekoppelt ist.
System nach Anspruch 18, wobei der Stromspiegel Folgendes umfasst: einen dritten Transistor, der diodenverbunden und mit dem ersten Eingangstransistor gekoppelt ist, wobei der dritte Transistor eine dritte Größe aufweist; und einen vierten Transistor, der mit dem dritten Transistor und dem zweiten Eingangstransistor gekoppelt ist, wobei der vierte Transistor eine vierte Größe aufweist, wobei die vierte Größe m-mal größer als die dritte Größe ist.
System nach einem der Ansprüche 16 bis 19, wobei die skalierte Emitter-Basis-Spannung eine erste skalierte Emitter-Basis-Spannung ist, wobei die Einrichtung einen Komparator zum Vergleichen der Ausgabe des Verstärkers mit einer zweiten skalierten Emitter-Basis-Spannung umfasst.