DE102021119048A1

DE102021119048A1 - Einrichtung und verfahren für eine einheitliche halte- und reaktivierungsklemme

Info

Publication number: DE102021119048A1
Application number: DE102021119048.7A
Authority: DE
Inventors: Charles Augustine; Pascal MEINERZHAGEN; Suyoung BANG; Abdullah Afzal; Karthik Subramanian; Muhammad Khellah; Arvind Raman
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2020-09-21
Filing date: 2021-07-22
Publication date: 2022-03-24
Also published as: TW202215200A; CN114253382A; US12007826B2; US20220091652A1

Abstract

Es wird ein Regler beschrieben, der ein In-situ-Zustandshalten unter Verwendung einer globalen Halteklemme mit geschlossenem Regelkreis bereitstellt. Der Regler behandelt di/dt- und Zuverlässigkeitsbeschränkungen unter Verwendung eines adaptiven Schemas, bei dem Schritte mit kleinerem Strom schnell geändert werden, während Schritte mit größerem Strom langsam geändert werden. Die Regelkreissteuerung eines Spannungsreglers wird zum Steuern nicht nur der Halte-Vmin während eines Niedrigleistungszustands (z. B. C1LP), sondern auch zum Steuern einer schnellen Reaktivierung des Niedrigleistungszustands (z. B. aus C1LP und aus C6) modifiziert.

Description

PRIORITÄTSANSPRUCH
Diese Anmeldung beansprucht die Priorität der am 21. September 2020 eingereichten vorläufigen US-Anmeldung mit der Seriennummer 63/081,228 mit dem Titel „Unified Retention and Wake-Up Clamp Apparatus and Method“,die durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
HINTERGRUND
Moderne Verarbeitungskerne oder Prozessoren weisen mehrere Leistungszustände auf, um ihren Leistungsverbrauch zu senken, wenn sie inaktiv oder angehalten sind (z. B. Niedrigleistungszustand). Die Advanced Configuration and Power Interface (ACPI) stellt einen Standard für Software (z. B. Betriebssysteme) bereit, um eine Leistungsverwaltung durchzuführen. Prozessorleistungszustände in der ACPI sind als C-Zustände definiert und schließen C0, C1, C2, C3 und weiter ein. C0 ist der Betriebszustand oder Aktivzustand eines Prozessors oder Prozessorkerns. C1 ist ein Niedrigleistungszustand erster Ebene eines Prozessors oder Prozessorkerns und wird auch als Halt-Zustand bezeichnet. Im C1-Zustand führt ein Prozessor oder Prozessorkern keine Anweisungen aus, sondern es wird erwartet, dass er im Wesentlichen unverzögert in einen Ausführungszustand zurückkehrt. In einem Beispiel wird der Prozessorkerntakt in dem Niedrigleistungszustand C1 gesteuert, um dynamische Kapazität, Cdyn, zu sparen. Der C1-Leistungszustand weist eine sehr kurze Eintritts- (T_entry) und Austrittszeit (oder T_exit) sowie eine kleine Rentabilitätszeit (BET), die als minimale Zeit definiert ist, die im C1-Zustand zu bleiben ist, um mit der Energieeinsparung zu beginnen, um die beim Eintreten in den Zustand und Austreten aus diesem aufgewendete Energie zu amortisieren, auf. Die kleine BET des C1-Zustands beruht auf dem geringen Energieaufwand des Eintretens in den Zustand - wobei nur für die Kosten für Taktsteuerung/Aufheben der Steuerung von Cdyn bezahlt wird. Der C1-Zustand ermöglicht jedoch möglicherweise keine Verlustleistungseinsparungen - wodurch er die beste Wahl für kurze Stillstandsperioden ist. Andererseits beseitigt ein Ultraniedrigleistungseinsparzustand, wie der C6-Zustand, eine Verlustleistung zusätzlich zu einer Takt-Cdyn nahezu. Der C6-Zustand weist jedoch aufgrund der Zeit, die benötigt wird, um den Prozessorkernzustand zu kopieren und wiederherzustellen, rezeptiv eine höhere T_entry und T_exit sowie aufgrund des Energieaufwands beim Eintreten und Verlassen des Leistungszustands eine höhere BET auf. Dies macht C6 zur besseren Wahl für sehr lange Inaktivitätsperioden, um seinen großen Energieaufwand zu amortisieren.
Beim Austreten aus einem Niedrigleistungszustand (z. B. C1LP-Zustand) wird die gesteuerte Versorgungsspannung von der Halte-Vmin auf die aktive Vmin erhöht. Hier bezieht sich Vmin auf eine minimale Betriebsspannung, unterhalb derer eine Logik oder ein Prozessor nicht ordnungsgemäß funktioniert. Während dieses Ereignisses kann der Ladestrom plötzlich zunehmen, was zu di/dt- und Zuverlässigkeitsbeschränkungen führt. In ähnlicher Weise sind, während aus einem anderen Niedrigleistungszustand (z. B. C6) ausgetreten wird, bei dem eine gesteuerte Versorgungsschienenspannung von einer Niederspannung (z. B. ~ 0 V) auf eine aktive Vmin erhöht wird, di/dt- und Zuverlässigkeitsbeschränkungen vorhanden.
Es ist eine Herausforderung für bestehende Leistungsversorgungsgeneratoren und/oder -regler, eine stabile und schnelle Leistungsanpassung an den Leistungsversorgungsausgang bereitzustellen, während ein stabiler Betrieb über einen sehr weiten Verlustlaststrombereich sichergestellt wird, und wenn sich die Eingangsleistungsquelle bei Übergängen zwischen verschiedenen Leistungszuständen ändert usw.
Figurenliste
Ein umfassenderes Verständnis der Ausführungsformen der Offenbarung geht aus der folgenden ausführlichen Beschreibung und aus den beigefügten Zeichnungen verschiedener Ausführungsformen der Offenbarung hervor, die jedoch nicht so aufgefasst werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen beschränken, sondern lediglich zur Erläuterung und zum Verständnis dienen.

1 veranschaulicht einen Mischsignal-Low-Dropout-Regler (Mischsignal-LDO-Regler).
2 veranschaulicht eine Tabelle, die einen weiten Bereich von Leistungsgattern zeigt, die für den LDO von 1 aktiviert oder deaktiviert sind, um eine spezielle Niederspannungsversorgungsausgabe unter Verwendung von zwei unterschiedlichen Eingangsleistungsversorgungspegeln bereitzustellen.
3A veranschaulicht eine Einrichtung, umfassend einen volldigitalen Proportional-Differential-Regler (PD-Regler) für Modi einer Halteklemme und adaptiven Reaktivierung, gemäß einigen Ausführungsformen.
3B veranschaulicht eine Einrichtung, umfassend einen PD-Regler für Modi einer Halteklemme und adaptiven Reaktivierung, gemäß einigen Ausführungsformen.
3C veranschaulicht eine widerstandsleiterbasierte (R-Leiter-basierte) Halteklemme mit offenem Regelkreis gemäß einigen Ausführungsformen.
3D veranschaulicht eine R-Leiter-basierte Halteklemme mit geschlossenem Regelkreis gemäß einigen Ausführungsformen.
3E veranschaulicht ein Diagramm, das Vgs in Abhängigkeit von einem Strom für einen p-leitenden Transistor eines Leistungsgatters zeigt.
3F veranschaulicht ein Diagramm, das gemessene Daten einer Gate-Spannung (V_GS) um eine Schwellenspannung des p-leitenden Leistungsgatters zeigt, die eine größere Auswirkung auf die Drain-Strom-Änderung und die Reaktivierungsgeschwindigkeit aufweist.
4 veranschaulicht ein Zeitdiagramm der Takte der Einrichtung von 3A gemäß einigen Ausführungsformen.
5 veranschaulicht eine Synchronisiererlogik zwischen zwei Takten der Einrichtungen von 3A-B gemäß einigen Ausführungsformen.
6A-B veranschaulichen Diagramme, die die Leistungsgatterspannung (PG-Spannung) während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
7A-B veranschaulichen Diagramme, die einen PG-Strom während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
8A-B veranschaulichen Diagramme, die PG-di/dt während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
9 veranschaulicht ein Verfahren zum Regeln von Leistungsgattern der Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen.
10 veranschaulicht ein Verteilungsnetzwerk von Einrichtungen von 3A-B zum Bereitstellen einer geregelten Leistungsversorgung an einen oder mehrere Logikblöcke gemäß einigen Ausführungsformen.
11 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einem volldigitalen PD-Regler für Modi einer Halteklemme und adaptiven Reaktivierung gemäß einigen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Bestehende Lösungen zum Behandeln von di/dt- und Zuverlässigkeitsbeschränkungen schalten sekundäre Leistungsgatter progressiv mit einer festen Rate, etwa in 16 Schritten, ein. Der Strom ist jedoch nicht während jedes Schritts gleichmäßig, und somit begrenzt der Schritt mit dem größten Strom die Einschaltrate.
Für Zwischeninaktivitätsperioden verwenden einige Ausführungsformen einen neuen Leistungszustand, der als C1LP-Zustand bezeichnet wird, mit einer viel schnelleren Leistungszustandsaustrittszeit T_exit als der C6-Leistungszustand und viel besseren Leistungseinsparungen im Vergleich zum C1-Leistungszustand. C1LP nutzt bestehende Leistungsgatter (PGs), die verwendet werden, um einen gegebenen Prozessorkern zusammen mit der widerstandsleiterbasierten oder R-Leiter-basierten Digital-Analog-Wandler-Schaltung (DAC-Schaltung) zur schnellen und zuverlässigen Reaktivierung in einen C6-Zustand zu versetzen. Beim Austreten aus dem C6-Zustand wird die analoge R-Leiter-Ausgangsspannung, die mit dem Gate-Knoten einiger primärer PGs (PPGs) verbunden ist, in jedem T_R-LADDER-Schritt allmählich gesenkt, wodurch ein sanfter Übergang der gesteuerten Kernspannungsschiene (V_OUT) von etwa 0 zu V_IN sichergestellt wird. Eine R-Leiter ermöglicht eine schnelle, aber zuverlässige Reaktivierung, indem Zuverlässigkeitsbeschränkungen der PGs erfüllt werden, während gleichzeitig der Spannungsabfall, der bei einem aktiven Kern in diesem geteilten Schienendesign auftritt, begrenzt wird.
Eine Halteklemme mit offenem Regelkreis kann durch einfaches Anwenden eines festen Post-Silizium-abgestimmten digitalen Codes auf die R-Leiter eines C1LP-Kerns ermöglicht werden, um sein Speicherelement (z. B. Flip-Flops und/oder statischer Direktzugriffsspeicher (SRAM)) nahe ihrer V_RETENTION beizubehalten. Dieser digitale Code muss jedoch einen Schlimmstfallzustand für Prozess, Spannung (Vin) und Temperatur (PVT) begrenzen, weil sich diese sowohl auf den AUS-Strom (Verluststrom) des Kerns als auch auf den EIN-Strom von den PPGs während des Haltens auswirken. Es sei darauf hingewiesen, dass die R-Leiter-DAC-Schaltung selbst, die ein resistiver Teiler ist, in einer ersten Ordnung für Prozess- und Temperaturvariationen, aber nicht Vin-Variationen, die aufgrund dynamischer Spannungs- und Frequenzskalierungsereignisse (DVFS-Ereignisse) auftreten können, elastisch ist. Zum Beispiel zeigt eine gemessene R-Leiter-Klemme mit offenem Regelkreis für eine 0,5 V-, 0,6 V- oder 0,68 V-Soll-V_RETENTION einen breiten erforderlichen R-Leiter-Codebereich von 12-14, 12-15 bzw. 13-16 über PVT, was die Notwendigkeit einer Lösung mit geschlossenem Regelkreis zum Straffen dieses Bereichs begründet und den Leistungsvorteil von C1LP maximiert.
Einige Ausführungsformen beschreiben eine volldigitale Halteklemme mit geschlossenem Regelkreis, die (neben bestehenden R-Leitern und PGs) umfasst: (1) einen Ringoszillatorspannungssensor (RO-Spannungssensor) und (2) einen Zweipunktregler, der mit Spannungssteilheitsinformationen erweitert ist. Der Zweipunktregler tastet (jeden T_R. _LADDER-Schritt) die Schwebungsfrequenz BF(t) des RO-Sensors zu einer gegebenen Zeit (t) während des Haltens ab. Der Regler vergleicht dann den Strom BF(t) mit einer Referenzschwebungsfrequenz (RBF), wobei RFB einmal Post-Silizium ermittelt wird, indem der RO-Sensor bei der KERN-V_RETENTION betrieben wird. Der Regelkreisintegrator wird wie folgt inkrementiert, dekrementiert oder bleibt unverändert, basierend auf 1) dem Stromfehler, definiert als e(t) = BF(t)-RBF, und 2) der Steilheit der Ausgangsspannung V_OUT, definiert als BF(t)-BF(t-i), wobei i ≥ 1 ist. Der Integrator wird inkrementiert (oder dekrementiert), wenn V_OUT kleiner (oder größer) als V_RETENTION ist, während gleichzeitig Vout eine Steilheit aufweist, die kleiner (oder größer) als ein Schwellenwert, RSLP, ist. Andernfalls wird der Regelkreisintegratorwert unverändert beibehalten.
Das Regelschema verschiedener Ausführungsformen ermöglicht dem Regelkreisintegrator, seine Akkumulation mit einer Rate nahe dem Ausgangspol (die vom Laststrom zu einem gegebenen Zeitpunkt abhängig ist) anzupassen, um Instabilität zu vermeiden. In einigen Ausführungsformen kann T_R-LADDER (in einer ersten Ordnung) unabhängig von 1) einer Laststromvariation aufgrund von Prozess und Temperatur (PT) und Alterung, 2) einem Entkopplungskondensator und 3) V_IN eingestellt werden. In einigen Ausführungsformen kann T_R-LADDER etwas größer als die niedrigste mögliche Verzögerung, T_PATH, eingestellt werden, die die Latenz vom Regler zu PGs darstellt, während der Regler automatisch ermöglicht, dass der Regelkreisintegrator seine Akkumulation mit einer Rate nahe dem Stromausgangspol anpasst, um Instabilität zu vermeiden.
Die Einrichtung einiger Ausführungsformen verwendet ein Verlustleistungsreduzierungsmerkmal und ein In-situ-Zustandshalten unter Verwendung einer globalen Halteklemme mit geschlossenem Regelkreis. Einige Ausführungsformen behandeln di/dt- und Zuverlässigkeitsbeschränkungen unter Verwendung eines adaptiven Schemas, bei dem Schritte mit kleinerem Strom schnell geändert werden, während Schritte mit größerem Strom langsam geändert werden. In einigen Ausführungsformen wird ein Regler mit geschlossenem Regelkreis eines Spannungsreglers zum Regeln nicht nur der Halte-Vmin während eines Niedrigleistungszustands (z. B. C1LP), sondern auch zum Regeln einer schnellen Reaktivierung aus dem Niedrigleistungszustand (z. B. aus C1LP und aus C6) modifiziert. Das Design des Reglers mit geschlossenem Regelkreis reduziert Fläche, Leistung und Designaufwand im Vergleich dazu, wenn ansonsten drei separate Regler verwendet werden, die progressiv sekundäre Leistungsgatter einschalten anwenden. In verschiedenen Ausführungsformen ist eine Einrichtung bereitgestellt, die einen digitalen Spannungssensor, einen Proportional-Differenz-Regler, einen digital gesteuerten analogen Spannungsgenerator und Leistungsgatter verwendet, um eine Halteregelung und eine schnelle Reaktivierung zu ermöglichen.
In einigen Ausführungsformen umfasst eine Einrichtung eine Vielzahl von Leistungsgattern, die an eine Eingangsleistungsversorgungsschiene und eine Ausgangsleistungsversorgungsschiene gekoppelt sind, und einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern. Die Einrichtung umfasst einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler nach oben zu verschieben oder auf nicht monotone Weise zu verschieben ist, um Fehler zwischen einer Referenzschwebungsfrequenz und einer Schwebungsfrequenz eines freilaufenden Oszillators zu reduzieren.
In einigen Ausführungsformen arbeitet der Regler im Haltemodus oder Reaktivierungsmodus. In einigen Ausführungsformen weist der Regler im Haltemodus die Schieber an, den Wert des Steuerworts nach oben zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene kleiner als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine negative Steilheit oder im Wesentlichen eine Steilheit von null aufweist. In einigen Ausführungsformen weist der Regler im Haltemodus den Schieber an, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine positive Steilheit aufweist. In einigen Ausführungsformen weist der Regler den Schieber an, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist. In einigen Ausführungsformen ist die Referenzsteilheit eine variable Steilheit.
In einigen Ausführungsformen weist der Regler den Schieber im Reaktivierungsmodus an, den Wert des Steuerworts nach oben zu verschieben, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene kleiner oder gleich einer Referenzsteilheit ist. In einigen Ausführungsformen weist der Regler den Schieber im Reaktivierungsmodus an, den Wert des Steuerworts beizubehalten, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist. In einigen Ausführungsformen erzeugt der freilaufende Oszillator einen ersten Takt, wobei die Einrichtung einen Taktsynchronisierer umfasst, der den ersten Takt mit einem zweiten Takt synchronisiert. In einigen Ausführungsformen umfasst der Regler einen Zähler, wobei der Taktsynchronisierer einen dritten Takt erzeugt und wobei der Zähler die Frequenz des ersten Takts über den dritten Takt bestimmt. In einigen Ausführungsformen empfängt der Zähler den zweiten Takt. In einigen Ausführungsformen umfasst der Regler einen ersten Komparator, der eine Ausgabe des Zählers mit einem digitalen Wert vergleicht, der einen früheren Frequenzzählwert des ersten Takts angibt, und wobei der erste Komparator eine Ausgabe erzeugt, die eine Richtung der Änderung der Frequenz des ersten Takts relativ zum früheren Frequenzzählwert angibt.
In einigen Ausführungsformen umfasst der Regler einen zweiten Komparator zum Vergleichen der Ausgabe des Zählers mit einem Referenzfrequenzzählwert, wobei der zweite Komparator eine Ausgabe erzeugt, die einen Fehler zwischen dem ersten Takt relativ zum Referenzfrequenzzählwert angibt. In einigen Ausführungsformen umfasst die Einrichtung eine Logik zum Erzeugen des Steuerworts gemäß den Ausgaben des ersten und des zweiten Komparators. In einigen Ausführungsformen umfasst die Vielzahl von Leistungsgattern p-leitende Vorrichtungen. In einigen Ausführungsformen weist der Regler den Schieber an, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler den Wert des Steuerworts derart verschiebt, dass das Steuerwort mit einer kleinen Änderung des Werts schneller als das Steuerwort mit einer größeren Änderung des Werts modifiziert wird.
Es gibt viele technische Auswirkungen der verschiedenen Ausführungsformen. Zum Beispiel werden Austrittszeiten aus Niedrigleistungszuständen (z. B. C1LP- und C6-Zuständen) mit dem Schema verschiedener Ausführungsformen reduziert. Das Schema verschiedener Ausführungsformen ermöglicht feingranuläre Leistungseinsparungen in verschiedenen Niedrigleistungszuständen. Aufgrund seiner kostengünstigen Implementierung verbessern Nettoleistungseinsparungen, die durch den verbesserten Regler erreicht werden, die Leistungsfähigkeit pro Watt für thermisch begrenzte System-on-Chips (SoCs). Andere technische Auswirkungen werden anhand der verschiedenen Figuren und Ausführungsformen ersichtlich.
In der folgenden Beschreibung werden zahlreiche Details erörtert, um eine genauere Erläuterung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Für den Fachmann ist jedoch ersichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details umgesetzt werden können. In anderen Fällen sind hinlänglich bekannte Strukturen und Vorrichtungen in Blockdiagrammform und nicht im Detail gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unklar gemacht werden.
Es ist zu beachten, dass Signale in den entsprechenden Zeichnungen der Ausführungsformen durch Linien dargestellt werden. Einige Linien können dicker sein, um mehrere zugehörige Signalpfade anzugeben, und/oder können Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Solche Angaben sollen nicht beschränkend sein. Vielmehr werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu unterstützen. Ein beliebiges dargestelltes Signal kann, wie durch Designanforderungen oder -präferenzen vorgegeben, tatsächlich ein oder mehrere Signale umfassen, die sich in beide Richtungen bewegen können und mit einem beliebigen geeigneten Typ von Signalschema implementiert werden können.
1 veranschaulicht einen Mischsignal-Low-Dropout-Regler (Mischsignal-LDO-Regler) 100. Der LDO-Regler 100 umfasst eine Vielzahl von Leistungsgattertransistoren 101, die an eine Eingangsleistungsversorgungsschiene V_in (die eine Eingangsleistung V_in bereitstellen soll) und eine Ausgangsleistungsversorgungsschiene Vout (die eine Ausgangsleistungsversorgung Vout bereitstellen soll) gekoppelt sind. Hier sind „N“ Leistungsgattertransistoren als Transistoren MP₁ bis MP_N gezeigt, die betreibbar sind, um durch einen digitalen Regler ein- oder ausgeschaltet zu werden. Der digitale Regler kann ein Bus oder ein Codewort, das angibt, welche Transistoren einzuschalten sind, sein. In einigen Ausführungsformen sind die Leistungsgattertransistoren MP₁ bis MP_N binär gewichtet. In einigen Ausführungsformen sind die Leistungsgattertransistoren MP₁ bis MP_N thermometergewichtet. Die Vielzahl von Leistungsgattertransistoren 101 werden durch einen Nach-oben-/Nach-unten-Verschieber 102 angesteuert, der den Wert des Steuercodeworts inkrementiert oder dekrementiert. Bei einem herkömmlichen LDO wird der Nach-oben-/Nach-unten-Verschieber 102 angewiesen, das Codewort gemäß einer Ausgabe des Komparators 103 im Wert nach oben oder unten zu verschieben. Der Komparator 103 kann ein getakteter Komparator sein, der in jedem T_clk-Zyklus eine analoge Referenz Vref mit der analogen Spannung Vout vergleicht. Die Ausgabe des Komparators 103 ist ein Fehler e(t), der mit der Zeit variiert und jeden T_clk-Zyklus aktualisiert wird.
Mit verschiedenen Leistungs-Staving-Modi wird erwartet, dass der LDO 100 eine stabile Ausgangsleistungsversorgung Vout für unterschiedliche Eingangsleistungsversorgungsspannungspegel auf V_in und auch für unterschiedliche V_ref-Werte an der Ausgangsversorgungsschiene Vout bereitstellt. Hier werden Knotennamen und Signalnamen austauschbar verwendet. Vout kann sich zum Beispiel in Abhängigkeit vom Kontext des Satzes auf eine Ausgangsspannung oder eine Versorgungsschiene oder einen Knoten beziehen. Außerdem kann die Last 104 ihre aktuellen Lastanforderungen für unterschiedliche Leistungsmodi ändern, und es wird erwartet, dass der LDO 100 während Lastbedingungsänderungen wenig bis keine Welligkeit an der Ausgangsleistungsversorgungsschiene Vout bereitstellt. Hier ist die Last als Kondensator C_load und Widerstand R_load parallel zu dem Kondensator C_load dargestellt. Die Last 104 kann eine beliebige geeignete Last, wie ein Prozessorkern, ein Cache, EA-Schaltungen (Eingabe-Ausgabe-Schaltungen) usw., sein.
Der LDO-Regler 100 weist jedoch einen begrenzten V_out-Bereich (z. B. ist Vout etwa gleich V_RETENTION) und einen auf einem leichten Verlust basierten Laststromsollwert, der exponentiell über Prozess, Spannung und Temperatur (PVT) und Alterung variieren kann, auf. Hier ist V_RETENTION die minimale Spannung, die an der Ausgangsleistungsversorgungsschiene Vout bereitgestellt wird, die ermöglicht, dass verschiedene Schaltungen und Logikgatter betriebsbereit bleiben, ohne ihre Zustandswerte zu verlieren. Unter einer stark variablen Leichtlaststromsituation ist das Beibehalten der Stabilität des LDO (in niedrige V_out-Welligkeit übersetzt) eine Herausforderung.
Eine Möglichkeit, einen stabilen LDO bereitzustellen, ist die Verwendung eines Mischsignal-Proportional-Differenzial-Regelschemas (Mischsignal-PD-Regelschemas), das es dem Regelkreisintegrator des LDO 100 ermöglicht, seine Akkumulation mit einer Rate nahe dem Ausgangspol (die vom Laststrom zu einem gegebenen Zeitpunkt abhängig ist) anzupassen, um Instabilität zu vermeiden. Das Umwandeln des LDO 100 von 1 mit einem Mischsignal-Proportional-Differenzial-Regelschema (Mischsignal-PD-Regelschema) erfordert jedoch zusätzliche Kondensatoren und ein sorgfältiges Design, die Probleme und Herausforderungen beim Skalieren der Schaltungsarchitektur auf unterschiedliche Technologieknoten verursachen.
Für den LDO 100 tastet der Komparator 103 Vout ab und vergleicht sie jede T_clk-Periode mit V_ref (wobei V_ref= V_RETENTION für diesen bestimmten Haltefall). Zu einer gegebenen Zeit (t) wird der Regelkreisintegrator basierend auf dem Fehler e(t) = Vout - Vref wie folgt inkrementiert oder dekrementiert: Wenn e(t) kleiner als 0 ist, dann Inkrementieren des Regelkreisintegrators und Erhöhen der Stärke des Leistungsgatters 101; andernfalls, wenn e(t) größer als 0 ist, dann Dekrementieren des Regelkreisintegrators und Verringern der Stärke des Leistungsgatters 101. Hier bezieht sich das Anpassen der Stärke des Leistungsgatters 101 auf ein Anpassen einer Strommenge, die an die Vout-Leistungsversorgungsschiene bereitgestellt wird. Während des stabilen Zustands beträgt der minimale Fehler des LDO 100 1 LSB (niedrigstwertiges Bit). Um die Regelkreisstabilität in allen Fällen beizubehalten, ist folgende Bedingung zu erfüllen:
T_clk > T_PATH + K*T_LOAD, wobei T_PATH die Gesamtlatenz von dem Komparator 103 zu den Leistungsgattern 101 ist und T_LOAD etwa R_loadC_load ist und die Inverse des Ausgangspols dargestellt, die von sowohl dem Laststrom (dargestellt durch R_LOAD) als auch der Entkopplungskapazität (C_load) abhängt. Mit anderen Worten muss T_clk auf eine Rate eingestellt werden, die niedriger als die Änderungsrate von Vout ist, damit sich Vout vor dem Treffen der nächsten Inkrementierungs-/Dekrementierungsentscheidung einschwingen kann. Unter einem Verluststromlastszenario (zum Beispiel während des Haltens) eines schnellen Die und einer heißen Temperatur (z. B. einer Temperatur größer als oder nahe 100 Grad Celsius) ist der Verluststrom hoch, und somit ist R_load klein, was zu einer kleinen T_LOAD führt, und somit muss T_clk relativ schnell sein. Das Gegenteil gilt für ein langsames Die und eine kalte Temperatur (z. B. Temperaturen nahe 0 Grad Celsius). Diese gegensätzlichen Bedingungen bei T_clk machen es schwieriger, die Regelkreisstabilität speziell unter exponentiell variierendem Laststrom aufgrund von Prozess-, Temperatur- oder Alterungsvariationen beizubehalten.
Ein mögliches Verfahren für den Umgang mit diesem Dilemma besteht darin, T_clk basierend auf dem Erfassen des Laststroms anzupassen, wobei die Anzahl an Leistungsgattern, die zu einer gegebenen Zeit eingeschaltet werden, als eine Angabe des Laststroms verwendet wird. Wenn diese Anzahl über einer gewissen Schwelle liegt, dann wird T_clk kleiner (d. h. schneller) gemacht und umgekehrt. Dieses Schema ist jedoch in einem sehr weiten Laststrombereich nicht praktisch, wie unter Bezugnahme auf 2 erläutert.
2 veranschaulicht eine Tabelle 200, die einen weiten Bereich von Leistungsgattern zeigt, die für den LDO von 1 aktiviert oder deaktiviert werden müssen, um eine spezielle Niederspannungsversorgungsausgabe unter Verwendung von zwei unterschiedlichen Eingangsleistungsversorgungspegeln bereitzustellen. Tabelle 200 zeigt einen Verluststrom für einen typischen Prozessorkern unter Vout = V_RETENTION = 0,55 V, was einen im Wesentlichen großen Unterschied in der Anzahl eingeschalteter Leistungsgatter selbst für dasselbe Die-Prozess-Corner aufgrund von V_in- und Temperaturvariationen zeigt. In diesem Beispiel, wenn V_in 1,15 V ist, ist der Bereich von Leistungsgattern von 1 bis 34, und wenn V_in 0,75 V ist, ist der Bereich von Leistungsgattern von 1 bis 54. Eine Nachschlagetabelle und eine umfangreiche Kalibrierung können erforderlich sein, damit dieses Schema funktioniert.
3A veranschaulicht eine Einrichtung 300, umfassend einen volldigitalen Proportional-Differential-Regler (PD-Regler) für Modi einer Halteklemme und adaptiven Reaktivierung, gemäß einigen Ausführungsformen. In einigen Ausführungsformen wird der Komparator 103 durch einen volldigitalen PD-Regler 308 ersetzt, der umfasst: einen Oszillator 301, einen Synchronisierer 302, einen Zähler 303, eine Speicherungsvorrichtung 304 zum Speichern einer vorherigen oder früheren Schwebungsfrequenz, Komparatoren 305 und 306 und Logik 307a und 307b.
In einigen Ausführungsformen ist der Oszillator 301 ein freilaufender Ringoszillator, der durch die Spannung gespeist wird, die durch die Ausgangsleistungsversorgungsschiene Vout bereitgestellt wird. In diesem Beispiel sind N Anzahl von Invertern (301_1-N) in einer Ringformation miteinander gekoppelt. Die Ausführungsformen sind nicht auf diese spezifische Ringoszillatorgestaltung beschränkt. Jeder geeignete Oszillator, der durch Vout gespeist wird, kann verwendet werden, um ROCLK zu erzeugen. ROCLK kann in keinem Bezug zu T_clk stehen, die durch den Zähler 303 verwendet wird. T_clk kann zum Beispiel durch eine Phasenregelschleife (PLL) erzeugt werden. Deshalb wird in einigen Ausführungsformen der Synchronisierer 302 verwendet, um die zwei Takte - T_clk und ROCLK - zu synchronisieren und eine synchronisierte Version des ROCLK, ROCLKSYNC genannt, zu erzeugen. In verschiedenen Ausführungsformen wird der Nach-oben-/Nach-unten-Verschiebezähler 102 durch eine Zustandsmaschine gesteuert, die in Abhängigkeit davon, ob der Haltemodus oder der Reaktivierungsmodus ausgewählt ist, unterschiedliche bedingte Prüfungen aufweist.
In einigen Ausführungsformen ermittelt die Einrichtung 300 die Schwebungsfrequenz BF(t) des freilaufenden Oszillators 301 (auch als RO-Sensor 301 bezeichnet) jeden T_clk-Zyklus während des Haltens. BF(t) wird durch Zählen der Anzahl von RO-Zyklen in einer T_clk ermittelt. In verschiedenen Ausführungsformen wird ein Binärzähler 303 zum Zählen der Anzahl von RO-Zyklen aus dem ROCLKSYNC-Signal verwendet. Zum Implementieren des Zählers 303 kann jeder geeignete Zähler verwendet werden. Im Haltemodus wird BF(t) durch den Komparator 306 mit einer Referenzschwebungsfrequenz (RBF) verglichen. Der Vergleich führt zu einem Fehlersignal e(t). Ein beliebiger geeigneter Niedrigleistungskomparator kann zum Implementieren des Komparators 306 verwendet werden. Hier kann die RBF pro Die (oder pro Population von Dies) während eines Klassentests ermittelt werden, wenn der RO-Sensor 301 bei einer V_RETENTION-Bedingung (z. B. bei heißen Bedingungen) betrieben wird. In einigen Ausführungsformen ist die RBF ein programmierbarer Wert, der unter Verwendung von Software (z. B. eines Betriebssystems) oder Hardware (z. B. Sicherungen) angepasst werden kann. In einigen Ausführungsformen wird die RBF in einem nichtflüchtigen Speicher (NVM) gespeichert. In verschiedenen Ausführungsformen schließt der Proportional-Differential-Regler (PD-Regler) 308 auch einen Komparator 305 zum Vergleichen von BF(t) mit einem vorherigen oder früheren BF(t)-Wert (z. B. BF(t-i)) ein. Die Ausgabe des Komparators 306 gibt eine Steilheit oder Ableitung dv(t) der BF an. Der vorherige Wert kann der unmittelbare vorherige Wert oder ein früherer Wert sein, der einen Trend in der Schwebungsfrequenz angeben kann.
Der Regelkreisintegrator (der Leistungsgatter 101 umfasst) wird basierend auf 1) dem aktuellen Fehler, definiert als e(t) = BF(t)-RBF, und 2) einer Ableitung von V_OUT, definiert als dv(t) = BF(t)-BF(t-i), wobei i ≥ 1 und BF(t-i) die BF ist, die als ein digitaler Code des RO im Zyklus t-i gespeichert ist, wie folgt durch die Logik 307a und 307b inkrementiert, dekrementiert oder bleibt unverändert:
Wenn [e(t) < 0) UND (dv(t) ≤ Thresh], dann Inkrementieren des Regelkreisintegrators
Andernfalls, wenn [e(t) > 0) UND (dv(t) > Thresh], dann Dekrementieren des Regelkreisintegrators
Ansonsten bleibt der Regelkreisintegrator unverändert
Hier ist Thresh ein vorbestimmter Wert oder eine programmierbare Variablenschwelle, die durch Hardware, Software oder eine Kombination von beiden programmiert werden kann. Verschiedene Ausführungsformen werden unter Bezugnahme darauf beschrieben, dass Thresh 0 ist. Es können jedoch andere Werte verwendet werden.
Der Integrator wird inkrementiert, wenn Vout kleiner als V_RETENTION (der Proportionalterm) ist, während gleichzeitig Vout auch eine Steilheit kleiner als „Thresh“ (Ableitungsterm) aufweist. In ähnlicher Weise wird der Regelkreisintegrator dekrementiert, wenn Vout größer als V_RETENTION ist, während gleichzeitig Vout auch mit einer Steilheit größer als „Thresh“ nach oben tendiert. Andernfalls wird der Regelkreisintegratorwert unverändert beibehalten.
In einigen Ausführungsformen wird eine kleine Teilmenge von Leistungsgattern 101 - primäre Leistungsgatter (PPGs) genannt - gleichzeitig unter Verwendung einer analogen Spannung als Gate-Steuerung aktiviert. Durch Wechseln von einem vollständigen AUS-Zustand zu vollständigen EIN-Zuständen, zum Beispiel in 16 Schritten der Gate-Steuerspannung, wird eine schnelle di/dt- und zuverlässigkeitsfreundliche Reaktivierung erreicht. In einigen Ausführungsformen weist die Gate-Spannung (VGS) um die Schwellenspannung des PMOS-Leistungsgattertransistors einen größeren Einfluss auf die Drain-Strom-Änderung und die Reaktivierungsgeschwindigkeit auf. Es ist dann wünschenswert, ab etwa diesem Punkt mit dem Reaktivieren zu beginnen, und somit ist um diesen Spannungspunkt mehr Auflösung der Steuerspannung erforderlich. Aufgrund der Inter-Die- und/oder Intra-Die-Variation ist die Einführung feinerer Spannungsschritte um die Schwellenspannung schwierig, und eine Kalibrierung einer solchen Steuerung ist zeitaufwändig und anspruchsvoll. Somit ist das schnellste Reaktivierungsschema durch den Schritt begrenzt, der die größte Stromänderung erzeugt.
In einigen Ausführungsformen wird das adaptive Reaktivierungsschema implementiert, indem der Reaktivierungsmodus aktiviert wird. In dieser Ursache wird die Ausgabe des Komparators 306 nicht verwendet, weil der Regler 308 im Reaktivierungsmodus nicht auf eine spezifische Spannung regelt. Stattdessen wird dv(t) durch die Logik 307a mit einer Referenzsteilheit RSLP verglichen. RSLP wird pro Die (oder pro Population von Dies) während eines Klassentests ermittelt, wenn der RO-Sensor bei zwei Spannungen betrieben wird: (a) V_RETENTION-, HOT- oder BOL-Bedingung und bei (b) V_RETENTION+ΔV-, HOT- oder BOL-Bedingung und Ermitteln der Differenz zwischen jeweiligen BF(t)-Werten. ΔV ist die sicherste zulässige Spannungsänderung im T_CLK-Zeitraum, die di/dt- und FiSH-Beschränkungen erfüllt, wie durch Simulationen bestimmt, gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst Logik, die durch die Logik 307a durchgeführt wird:

Wenn [dv(t) ≤ RSLP] -> Inkrementieren des Regelkreisintegrators
Ansonsten -> Der Regelkreisintegrator bleibt unverändert

Mit der Einrichtung einiger Ausführungsformen wird T_clk unabhängig von 1) einer Laststromvariation aufgrund von Prozess/Temperatur/Alterung, 2) einem Entkopplungskondensator und 3) einer Eingangsversorgungsspannung V_in eingestellt. In einigen Fällen kann T_clk auf die niedrigstmögliche Verzögerung (z. B. größer als T_PATH) mit der höchstmöglichen Frequenz eingestellt werden, während der PD-Regler 308 automatisch ermöglicht, dass der Regelkreisintegrator seine Akkumulation mit einer Rate nahe dem Ausgangspol anpasst, um Instabilität zu vermeiden. Das Einstellen von T_clk auf die niedrigstmögliche (z. B. größer als T_PATH) kann für eine schnelle Reaktion auf einen Spannungsabfall für ein allgemeineres Verwendungsszenario des Reglers 308 nützlich sein, bei dem der Laststrom ein schnelles di/dt-Ereignis zeigen kann (ein Fall, der möglicherweise während des Haltens nicht auftritt).
In einigen Ausführungsformen ist ein Leistungsgattermodus (z. B. zum Steuern des Systems) mit einem Rückkopplungsmechanismus (gegenüber dem Reaktivierungsmodus) bereitgestellt. In diesem Leistungsgattermodus wird der Code in aufeinanderfolgenden Schritten von einem maximalen Wert auf null dekrementiert. Wenn die Steilheit der Spannungsänderung (negativer Wert, weil die Spannung abnimmt) kleiner als ein -1xRSLP-Wert ist, wird ein weiteres Dekrementieren verhindert. In einigen Ausführungsformen wird der Code beibehalten, bis die Steilheit der Spannungsänderung größer oder gleich -1_XRSLP ist. In einigen Ausführungsformen wird dieser Prozess fortgesetzt, bis der Code null erreicht. Dieser rückkopplungsbasierte Leistungsgattermodus ermöglicht ein allmähliches Absenken von Spannung und Strom von der Leistungsversorgung, was ein Spannungsüberschwingen in der geteilten ungesteuerten Schiene verhindert. Es sei darauf hingewiesen, dass ein Überschwingen für Schaltungen schädlich ist, weil es die Zuverlässigkeit von Transistoren, z. B. Alterung, Elektromigration usw., verschlechtert.
3B veranschaulicht eine Einrichtung 320, umfassend einen PD-Regler für Modi einer Halteklemme und adaptiven Reaktivierung gemäß einigen Ausführungsformen. Die Einrichtung 320 ist die gleiche wie die Einrichtung 300, jedoch für den Digital-Analog-Wandler (DAC) 321, der das Steuerwort von dem Nach-oben-/Nach-unten-Verschieber 102 in eine analoge Spannung zum Vorspannen der Leistungsgatter 101 umwandelt. Das Schema von Modi einer Halteklemme und adaptiven Reaktivierung funktioniert ansonsten gleich dem unter Bezugnahme auf 3A beschriebenen.
3C veranschaulicht eine Einrichtung 330, die eine widerstandsleiterbasierte (R-Leiter-basierte) Halteklemme mit offenem Regelkreis zeigt, gemäß einigen Ausführungsformen. Die Einrichtung 300 umfasst eine R-Leiter 321 (die ein DAC ist), einschließlich einer Kette von Durchlassgattern (umfassend parallel gekoppelte P- und N-Transistoren). Die Kette von Durchlassgattern ist an Selektoren (auch Durchlassgatter in diesem Beispiel) gekoppelt. Die Selektoren sind durch Signale S1 bis Sn und S1b bis Snb steuerbar, wobei S1b eine Inverse von S1 ist. Der Multiplexer 332 wählt einen oder mehrere der Selektoren basierend auf Reaktivierungs- oder Halteklemmencodes aus. Die Auswahlsignale sind digitale Signale, während die Ausgabe der R-Leiter 321 analog ist, was die R-Leiter 321 zu einem DAC macht. Der Ausgang der R-Leiter 321 wird verwendet, um die primären Leistungsgatter (PPG) und das/die sekundäre(n) Leistungsgatter, SPG, zu regeln. In diesem Beispiel umfasst PPG p-leitende Gate-MPPG und n-leitende Gate-MNPG, die in Reihe zwischen der geteilten ungesteuerten VCC-Versorgungsschiene Vin und der geteilten gesteuerten VCC-Versorgungsschiene Vout gekoppelt sind, wie gezeigt. Das sekundäre Leistungsgatter umfasst ein p-leitendes MPSG zwischen der geteilten ungesteuerten VCC-Versorgungsschiene Vin und der geteilten gesteuerten VCC-Versorgungsschiene Vout, wie gezeigt. Hier wird der R-Leiter-Eingangscode S[1:n] einmal basierend auf einer Post-Silizium-Abstimmung (links) eingestellt und der benötigte R-Leiter-Code über 3 Dies und 3 Temperaturen für 3 Haltespannungssollwerte gemessen (siehe Diagramm 333).
3D veranschaulicht eine R-Leiter-basierte Halteklemme mit geschlossenem Regelkreis zum Unterstützen des C1LP-Zustands. Die R-Leiter-basierte Halteklemme mit geschlossenem Regelkreis unterstützen den C1LP-Zustand (links oben), eine V_out-Welligkeit mit und ohne steilheitsbasierte(r) Regelung über 100-400 MHz F_R-Ladder und 25 C bis 100 C (rechts) und eine Reduzierung des Haltespannungssicherheitsabstands mit einer Klemme mit geschlossenem Regelkreis.
3E veranschaulicht eine Halte-/Reaktivierungsklemme mit geschlossenem Regelkreis gemäß einigen Ausführungsformen. Hier sind die Reaktivierungszeit sowohl für einen offenen als auch für einen geschlossenen Regelkreis bei unterschiedlichen F_R-LADDER-Geschwindigkeiten (unten links) und der gemessene Schlimmstfallabfall für eine Reaktivierung mit offenem Regelkreis gezeigt.
In einigen Ausführungsformen tastet der Zweipunktregler 308 (jeden T_R. _LADDER-Schritt) die Schwebungsfrequenz BF(t) des RO-Sensors zu einer gegebenen Zeit (t) während des Haltens ab. Der Regler vergleicht dann den Strom BF(t) mit einer Referenzschwebungsfrequenz (RBF), wobei RFB einmal Post-Silizium ermittelt wird, indem der RO-Sensor bei der Kern-V_RETENTION betrieben wird. Der Regelkreisintegrator wird wie folgt inkrementiert, dekrementiert oder bleibt unverändert, basierend auf 1) dem Stromfehler, definiert als e(t) = BF(t)-RBF, und 2) der Steilheit von V_OUT, definiert als BF(t)-BF(t-i), wobei i ≥ 1 ist. Der Integrator wird nur inkrementiert (dekrementiert), wenn V_OUT kleiner (größer) als V_RETENTION ist, während gleichzeitig Vout eine Steilheit aufweist, die kleiner (größer) als ein Schwellenwert, RSLP, ist. Andernfalls wird der Regelkreisintegratorwert unverändert beibehalten. Einige Ausführungsformen verwenden ein Regelschema, das dem Regelkreisintegrator ermöglicht, seine Akkumulation mit einer Rate nahe dem Ausgangspol (die vom Laststrom zu einem gegebenen Zeitpunkt abhängig ist) anzupassen, um Instabilität zu vermeiden.
Mit dem vorgeschlagenen Schema kann T_R-LADDER (in einer ersten Ordnung) unabhängig von 1) einer Laststromvariation aufgrund von PT und Alterung, 2) einem Entkopplungskondensator und 3) V_IN eingestellt werden. Theoretisch kann T_R-LADDER etwas größer als die niedrigste mögliche Verzögerung, T_PATH, eingestellt werden, die die Latenz vom Regler zu PGs darstellt, während der Regler automatisch ermöglicht, dass der Regelkreisintegrator seine Akkumulation mit einer Rate nahe dem Stromausgangspol anpasst, um Instabilität zu vermeiden.
3D stellt eine gemessene V_OUT mit und ohne Steilheitsregelung für ein typisches Die bei 50 C, V_IN=1,1 V, F_R-LADDER = 100 MHz-400 MHz und Soll-V_OUT von 0,5 V-0,68 V bereit. Die Schlimmstfallspannungswelligkeit (bei einem V_OUT-Sollwert von 0,68 V) wird dank der steilheitsverbesserten Regelung von 175 mV bei deaktivierter Steilheitsregelung, während bei F_R-LADDER = 400 MHz gearbeitet werden muss, auf∼ 25 mV reduziert, während bei einer 4x niedrigeren F_R-LADDER-Frequenz von 100 MHz gearbeitet wird. Des Weiteren stellt die Steilheitsregelung eine niedrigere Welligkeit in einem weiten Temperaturbereich von 25 C bis 100 C bei einem festen F_R-LADDER 100 MHz sicher, ohne dass irgendeine Art von adaptiver Regelungsfrequenz wie in [3] verwendet werden muss, trotzdem sich Größenordnungen eines Kernverluststroms mit der Temperatur ändern. Da sich die RO-Frequenz über die Temperatur für eine gegebene SOll-V_RETENTION ändert, ist ein Schutzband für den Referenz-RBF-Code erforderlich.
3D zeigt die V_RETENTION mit Schutzband im Vergleich zu einer Soll-V_RETENTION bei 50 C, wenn eine Schlimmstfallbetriebstemperatur von 100 C berücksichtigt wird, und sie ist mit der Klemme mit geschlossenem Regelkreis lediglich +5 % höher. Im Fall einer Klemme mit offenem Regelkreis ist jedoch ein 23-%-Schutzband erforderlich, um den Temperaturbereich zu erfüllen. Wenn auch eine V_IN-Variation berücksichtigt wird, geht die V_RETENTION mit Schutzband mit offenem Regelkreis sogar über die SOll-V_RETENTION hinaus, was zu keinen Verlustleistungseinsparungen mit C1LP führt.
Bei dem R-Leiter-basierten Reaktivierungsdesign mit offenem Regelkreis werden PPGs allmählich unter Verwendung einer analogen R-Leiter-Ausgangsspannung als PG-Gate-Steuerung aktiviert, wie zuvor erwähnt. Wie in Diagramm 360 gezeigt, das Messdaten 3F zeigt, weist die Gate-Spannung (V_GS) um die Schwellenspannung des PMOS-PG eine größere Auswirkung auf die Drain-Strom-Änderung und die Reaktivierungsgeschwindigkeit auf. Es ist dann nützlich, ab etwa diesem Punkt mit dem Reaktivieren zu beginnen, und somit ist um diesen Spannungspunkt mehr Auflösung der Steuerspannung erforderlich. Aufgrund der Inter-Die-/Intra-Die-Variation ist die Einführung feinerer Spannungsschritte um die Schwellenspannung schwierig, und eine Kalibrierung einer solchen Regelung ist zeitaufwändig und anspruchsvoll. Somit ist das schnellste Reaktivierungsschema durch den Schritt begrenzt, der die größte Stromänderung erzeugt.
Zum Implementieren des adaptiven Reaktivierungsschemas wird die Klemme mit geschlossenem Regelkreis auf eine vereinheitlichte Weise verwendet, wie in 3A-B und 3D veranschaulicht. Der Vergleich mit RBF ist nicht erforderlich, weil nicht auf eine bestimmte Spannung geregelt wird. Stattdessen werden die Stromsteilheitsinformationen mit einer Referenzsteilheit RSLP verglichen, die pro Die (oder pro Population von Dies) während des Herstellungstests ermittelt wird, und RSLP wird als die sicherste zulässige Spannungsänderung im T_R-LADDER-Zeitraum verwendet, die Zuverlässigkeits- und di/dt-Beschränkungen erfüllt. In diesem Schema mit geschlossenem Regelkreis kann die Reaktivierungszeit weiter verbessert werden, indem die R-LADDER von einem Code ungleich null gestartet wird, zum Beispiel von einem ERWÄRMCODE, der die anfänglichen „K“ Schritte überspringt, der nicht zum Strom beiträgt, wie durch VGS größer als 0,45 V gezeigt. Dieser ERWÄRMCODE kann auch programmierbar gemacht werden.
4 veranschaulicht ein Zeitdiagramm 400 der Takte der Einrichtung von 3A-B und 3D gemäß einigen Ausführungsformen. Um eine Taktsynchronisation zwischen dem Abtasttakt, T_clk, der bis zu zum Beispiel einigen 100 MHz betrieben wird, und dem Ringoszillatortakt ROCLK, der bei Vielfachen von GHz betrieben wird, zu behandeln, wird ROCLK während der positiven Phase von T_clk aktiviert und wird die Zählerausgabe an der nächsten positiven Flanke von T_clk abgetastet, wie durch das Zeitdiagramm 400 veranschaulicht. Ein abruptes Stoppen von ROCLK (z. B. asynchron) kann jedoch zu einem minimalen Verzögerungsfehler (oder Haltezeitfehler) bei dem Zähler 303 führen. Um dieses Problem zu behandeln, wird ROCLK in einigen Ausführungsformen mit T_CLK synchronisiert, bevor der Zähler 303 unter Verwendung der in 5 veranschaulichten Synchronisiererlogik gespeist wird.
5 veranschaulicht eine Synchronisiererlogik 500 zwischen zwei Takten der Einrichtungen von 3A-B gemäß einigen Ausführungsformen. Die Logik 500 umfasst Flip-Flops 501 und 502, einen Inverter 503 und ein AND-Logik-Gatter 504, die wie gezeigt miteinander gekoppelt sind. ROCLK wird durch den Flip-Flop 501 an seinem Datenport (D) empfangen und durch T_clk abgetastet. Die invertierte Version von T_clk wird dann verwendet, um den Ausgang Q des Flip-Flops 501 durch das Flip-Flop 502 abzutasten. Das AND-Logik-Gatter 504 führt dann eine AND-Logik-Funktion zwischen T_clk und dem Ausgang Q des Flip-Flops 502 durch. Der Ausgang des AND-Logik-Gatters 504 ist ROCLKSYNC.
6A-B veranschaulichen Diagramme 600 und 620, die die Leistungsgatterspannung (PG-Spannung) während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
7A-B veranschaulichen Diagramme 700 und 720, die einen PG-Strom während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
8A-B veranschaulichen Diagramme 800 und 820, die PG-di/dt während des Austritts aus dem Niedrigleistungszustand unter Verwendung eines Basisliniendesigns bzw. (einer) Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen zeigen.
9 veranschaulicht ein Verfahren 900 zum Regeln von Leistungsgattern der Einrichtung(en) von 3A-B gemäß einigen Ausführungsformen. Während die Blöcke in einer gewissen Reihenfolge veranschaulicht sind, kann die Reihenfolge modifiziert werden. Zum Beispiel kann ein Block vor anderen oder gleichzeitig durchgeführt werden, ohne das Wesen der Ausführungsformen zu ändern. Die Blöcke 901, 902, 903, 904, 905 und 906 sind für den Haltemodus anwendbar. Die Blöcke 902, 904, 907 und 908 sind für den Reaktivierungsmodus anwendbar. Die Blöcke können durch Hardware, Software oder eine Kombination von beiden durchgeführt werden.
Bei Block 901 wird die Steilheit oder Ableitung dv(t) bestimmt. Zum Beispiel wird dv(t) durch den Komparator 305 erzeugt und an die Logik 307 bereitgestellt. Bei Block 902 wird der Fehler e(t) bestimmt. Zum Beispiel wird der Fehler e(t) durch den Komparator 306 erzeugt und an die Logik 307 bereitgestellt.
Bei Block 903 bestimmt die Logik 307, ob e(t) kleiner als null ist und ob dv(t) kleiner oder gleich Thresh (z. B. 0) ist. Wenn beide Bedingungen wahr sind, dann wird der Regelkreisintegrator inkrementiert und die Ausgabe „Nach oben“ wird für den Nach-oben-/Nach-unten-Verschieber 102 aktiviert, wie durch Block 904 angegeben. Der Nach-oben-/Nach-unten-Verschieber 102 schaltet dann einen oder mehrere zusätzliche Leistungsgattertransistoren ein. In einigen Ausführungsformen kann Block 904 einen zusätzlichen Eingabe-ERWÄRMCODE annehmen, der den Regelkreisintegrator aus dem Nicht-Null-Zustand des ERWÄRMCODES startet, wenn der KERN aus dem C6-Zustand reaktiviert wird.
Bei Block 905 bestimmt die Logik 307, ob e(t) größer als null ist und ob dv(t) größer oder gleich Thresh (z. B. 0) ist. Wenn beide Bedingungen wahr sind, dann wird der Regelkreisintegrator dekrementiert und die Ausgabe „Nach unten“ wird für den Nach-oben-/Nach-unten-Verschieber 102 aktiviert (oder „Nach oben“ wird deaktiviert), wie durch Block 906 angegeben. Der Nach-oben-/Nach-unten-Verschieber 102 schaltet dann einen oder mehrere zusätzliche Leistungsgattertransistoren 101 aus. Wenn die Bedingungen der Blöcke 903 und 905 nicht erfüllt sind, geht die Logik 307 zu Block 907 über, wo sie die vorherige Einstellung für das Nach-oben-/Nach-unten-Signal beibehält und die Anzahl an Leistungsgattern, die ein- und ausgeschaltet sind, gleich bleibt. Der Prozess wiederholt sich dann ausgehend von den Blöcken 901 und 902.
In einigen Ausführungsformen vergleicht die Logik 307a während des Reaktivierungsmodus dv(t) mit RSLP, um zu bestimmen, ob der Regelkreisintegrator inkrementiert werden soll oder derselbe Wert beibehalten wird. Bei Block 908, wenn bestimmt wird, dass dv(t) kleiner oder gleich RSLP ist, geht der Prozessor dann zu Block 904 über, andernfalls geht der Prozess zu Block 907 über.
In einigen Ausführungsformen können die Operationen durch die Logik 307 durch Software durchgeführt werden. Der Programmsoftwarecode/die Programmsoftwareanweisungen, der/die dem Flussdiagramm 900 (und/oder verschiedenen Ausführungsformen) zugeordnet ist/sind und ausgeführt wird/werden, um Ausführungsformen des offenbarten Gegenstands zu implementieren, kann/können als Teil eines Betriebssystems oder einer spezifischen Anwendung, einer spezifischen Komponente, eines spezifischen Programms, eines spezifischen Objekts, eines spezifischen Moduls, einer spezifischen Routine oder einer anderen Sequenz von Anweisungen oder Organisation von Sequenzen von Anweisungen implementiert werden, die als „Programmsoftwarecode/Programmsoftwareanweisungen“, „Betriebssystemprogrammsoftwarecode/-Betriebssystemprogrammsoftwareanweisungen“, „Anwendungsprogrammsoftwarecode/Anwendungsprogrammsoftwareanweisungen“ oder einfach als im Prozessor eingebettete „Software“ oder Firmware bezeichnet werden. In einigen Ausführungsformen wird/werden der Programmsoftwarecode/die Programmsoftwareanweisungen, die dem Flussdiagramm 900 (und/oder verschiedenen Ausführungsformen) zugeordnet sind, durch einen Prozessor oder eine Logik ausgeführt.
In einigen Ausführungsformen wird/werden der Programmsoftwarecode/die Programmsoftwareanweisungen, die dem Flussdiagramm 900 (und/oder verschiedenen Ausführungsformen) zugeordnet sind, durch einen Prozessor (oder Prozessorkern) ausgeführt. Hier ist das computerausführbare Speicherungsmedium ein greifbares maschinenlesbares Medium, das verwendet werden kann, um Programmsoftwarecode/Programmsoftwareanweisungen und Daten zu speichern, die, wenn sie durch eine Rechenvorrichtung ausgeführt werden, bewirken, dass ein oder mehrere Prozessoren (ein) Verfahren durchführen, wie es/sie in einem oder mehreren beigefügten Ansprüchen angegeben sein können, die sich auf den offenbarten Gegenstand beziehen.
Das greifbare maschinenlesbare Medium kann eine Speicherung des/der ausführbaren Softwareprogrammcodes/Softwareprogrammanweisungen und Daten an verschiedenen greifbaren Orten einschließen, die zum Beispiel ROM, flüchtigen RAM, nichtflüchtigen Speicher und/oder Cache und/oder anderen greifbaren Speicher einschließen, wie in der vorliegenden Anmeldung referenziert. Abschnitte dieses Programmsoftwarecodes/dieser Programmsoftwareanweisungen und/oder Daten können in einer beliebigen dieser Speicherungs- und Speichervorrichtungen gespeichert werden. Außerdem kann/können der Programmsoftwarecode/die Programmsoftwareanweisungen von einer anderen Speicherung erhalten werden, einschließlich z. B. über zentralisierte Server oder Peer-to-Peer-Netzwerke und dergleichen, einschließlich des Internets. Unterschiedliche Abschnitte des Softwareprogrammcodes/der Softwareprogrammanweisungen und Daten können zu unterschiedlichen Zeiten und in unterschiedlichen Kommunikationssitzungen oder in der gleichen Kommunikationssitzung erhalten werden.
Der Softwareprogrammcode/die Softwaresoftwareanweisungen (der/die dem Flussdiagramm 900 und anderen Ausführungsformen zugeordnet ist/sind) und Daten können in ihrer Gesamtheit vor der Ausführung eines jeweiligen Softwareprogramms oder einer Anwendung durch die Rechenvorrichtung erhalten werden. Alternativ können Teile des Softwareprogrammcodes/der Softwareprogrammanweisungen und der Daten dynamisch erhalten werden, z. B. Just-in-Time, wenn sie zur Ausführung benötigt werden. Alternativ kann beispielhaft eine Kombination dieser Weisen zum Erhalten des Softwareprogrammcodes/der Softwareprogrammanweisungen und der Daten erfolgen, z. B. für unterschiedliche Anwendungen, Komponenten, Programme, Objekte, Module, Routinen oder andere Sequenzen von Anweisungen oder eine Organisation von Sequenzen von Anweisungen. Somit ist nicht erforderlich, dass sich die Daten und die Anweisungen zu einem bestimmten Zeitpunkt in ihrer Gesamtheit auf einem greifbaren maschinenlesbaren Medium befinden.
Beispiele für greifbare computerlesbare Medien schließen, ohne darauf beschränkt zu sein, Medien von einem beschreibbaren und nicht beschreibbaren Typ, wie flüchtige und nichtflüchtige Speichervorrichtungen, Nurlesespeicher (ROM), Direktzugriffsspeicher (RAM), Flash-Speichervorrichtungen, Disketten und andere entfernbare Platten, magnetische Speicherungsmedien, optische Speicherungsmedien (z. B. Compact Disk Read-Only Memory (CD-ROMS), Digital Versatile Disks (DVDs) usw.) ein. Der Softwareprogrammcode/die Softwareprogrammanweisungen kann/können temporär in digitalen greifbaren Kommunikationslinks gespeichert werden, während elektrische, optische, akustische oder andere Formen von sich ausbreitenden Signalen, wie Trägerwellen, Infrarotsignalen, Digitalsignalen usw., durch solche greifbaren Kommunikationslinks implementiert werden.
Allgemein schließt das greifbare maschinenlesbare Medium einen beliebigen greifbaren Mechanismus ein, der Informationen in einer Form bereitstellt (d. h. in digitaler Form speichert und/oder überträgt, z. B. Datenpakete), auf die eine Maschine (d. h. eine Rechenvorrichtung) zugreifen kann, die z. B. in einer Kommunikationsvorrichtung, einer Rechenvorrichtung, einer Netzwerkvorrichtung, einem Personal Digital Assistant, einem Herstellungswerkzeug, einer Mobilkommunikationsvorrichtung, egal, ob sie Anwendungen und gesponserte Anwendungen aus dem Kommunikationsnetzwerk, wie dem Internet, herunterladen und ausführen kann oder nicht, z. B. einer iPhone®-, Galaxy®-, Blackberry®-Droid®- oder dergleichen oder einer beliebigen anderen Vorrichtung, einschließlich einer Rechenvorrichtung, enthalten sein kann. In einer Ausführungsform liegt das prozessorbasierte System in Form eines PDA (Personal Digital Assistant), eines Mobiltelefons, eines Notebook-Computers, eines Tablets, einer Spielekonsole, einer Set-Top-Box, eines eingebetteten Systems, eines TV (Fernseher), eines Personal-Desktop-Computers usw. vor oder ist darin enthalten. Alternativ dazu können die traditionellen Kommunikationsanwendungen und (eine) gesponserte Anwendung(en) in einigen Ausführungsformen des offenbarten Gegenstands verwendet werden.
10 veranschaulicht ein Verteilungsnetzwerk 1000 von Einrichtungen von 3A-B zum Bereitstellen einer geregelten Leistungsversorgung an einen oder mehrere Logikblöcke gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst das Netzwerk 1000 eine „N“ Anzahl verteilter LDOs 1001_1-N, die auf den Einrichtungen 300, 320 von 3A-B basieren. Diese verteilten LDOs können verschiedene Lastbedingungen an Load-1 bis Load-N beibehalten. Während die Ausführungsform von 10 separate PD-Regler für jeden LDO veranschaulicht, wird der PD-Regler 308 in einigen Ausführungsformen von mehreren LDOs geteilt. Obwohl das unter Bezugnahme auf verschiedene Ausführungsformen gezeigte Beispiel für LDO zum Bereitstellen eines Verluststroms während eines Niedrigleistungszustands dient, können die Ausführungsformen auch verwendet werden, um dynamischen Strom während eines aktiven Betriebs unter Verwendung der Methodik eines Proportional-Differential-Reglers (PD) bereitzustellen. Darüber hinaus kann das PD-LDO-Schema aufgrund einer volldigitalen Implementierung für größere Leistungsdomänen N-mal repliziert werden, wodurch eine Skalierbarkeit des Designs gemäß einigen Ausführungsformen garantiert wird. In einigen Ausführungsformen wird der PD-Overhead auf einem Minimum gehalten, sodass eine Replikation ohne signifikante Flächen- und/oder Leistungseinbußen erreicht werden kann.
11 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einem volldigitalen PD-Regler für Modi einer Halteklemme und adaptiven Reaktivierung gemäß einigen Ausführungsformen. In einigen Ausführungsformen stellt die Vorrichtung 5500 eine geeignete Rechenvorrichtung, wie ein Rechen-Tablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-der Dinge-Vorrichtung (IdD-Vorrichtung), einen Server, eine am Körper tragbare Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen e-Reader oder dergleichen, dar. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind, und nicht alle Komponenten einer derartigen Vorrichtung sind in der Vorrichtung 5500 gezeigt.
In einigen Ausführungsformen stellt die Vorrichtung 5500 eine geeignete Rechenvorrichtung, wie ein Rechen-Tablet, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-der Dinge-Vorrichtung (IdD-Vorrichtung), einen Server, eine am Körper tragbare Vorrichtung, eine Set-Top-Box, einen drahtlosfähigen e-Reader oder dergleichen, dar. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind, und nicht alle Komponenten einer derartigen Vorrichtung sind in der Vorrichtung 5500 gezeigt.
In einem Beispiel umfasst die Vorrichtung 5500 ein SoC (System-on-Chip) 5501. Eine beispielhafte Grenze des SoC 5501 ist unter Verwendung gestrichelter Linien in 11 veranschaulicht, wobei einige beispielhafte Komponenten als in dem SoC 5501 enthalten veranschaulicht sind - jedoch kann das SoC 5501 beliebige geeignete Komponenten der Vorrichtung 5500 einschließen.
In einigen Ausführungsformen schließt die Vorrichtung 5500 einen Prozessor 5504 ein. Der Prozessor 5504 kann eine oder mehrere physische Vorrichtungen, wie Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen, Verarbeitungskerne oder andere Verarbeitungsimplementierungen, wie disaggregierte Kombinationen mehrerer Rechen-, Grafik-, Beschleuniger-, E/A- und/oder anderer Verarbeitungschips, einschließen. Die Verarbeitungsoperationen, die durch den Prozessor 5504 durchgeführt werden, schließen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der/dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden, ein. Die Verarbeitungsoperationen schließen Operationen in Bezug auf eine E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen in Bezug auf eine Leistungsverwaltung, Operationen in Bezug auf ein Verbinden der Rechenvorrichtung 5500 mit einer anderen Vorrichtung und/oder dergleichen ein. Die Verarbeitungsoperationen können auch Operationen in Bezug auf Audio-E/A und/oder Anzeige-E/A einschließen.
In einigen Ausführungsformen schließt der Prozessor 5504 mehrere Prozessorkerne (auch als Kerne bezeichnet) 5508a, 5508b, 5508c ein. Wenngleich lediglich drei Kerne 5508a, 5508b, 5508c in 11 veranschaulicht sind, kann der Prozessor 5504 eine beliebige andere geeignete Anzahl von Verarbeitungskernen, z. B. dutzende oder sogar hunderte von Verarbeitungskernen, einschließen. Die Prozessorkerne 5508a, 5508b, 5508c können auf einem einzelnen Chip mit integrierter Schaltung (IC-Chip) implementiert sein. Darüber hinaus kann der Chip einen oder mehrere geteilte und/oder private Caches, Busse oder Verschaltungen, Grafik- und/oder Speichersteuerungen oder andere Komponenten einschließen.
In einigen Ausführungsformen schließt der Prozessor 5504 einen Cache 5506 ein. In einem Beispiel können Abschnitte des Cache 5506 für einzelne Kerne 5508 vorgesehen sein (z. B. kann ein erster Abschnitt des Cache 5506 für den Kern 5508a vorgesehen sein, ein zweiter Abschnitt des Cache 5506 für den Kern 5508b vorgesehen sein und so weiter). In einem Beispiel können ein oder mehrere Abschnitte des Cache 5506 unter zwei oder mehr Kernen 5508 geteilt werden. Der Cache 5506 kann in verschiedene Level, z. B. Level 1-Cache (L1-Cache), Level 2-Cache (L2-Cache), Level 3-Cache (L3-Cache) usw., geteilt sein.
In einigen Ausführungsformen kann der Prozessorkern 5504 eine Abrufeinheit zum Abrufen von Anweisungen (einschließlich Anweisungen mit bedingten Verzweigungen) zur Ausführung durch den Kern 5504 einschließen. Die Anweisungen können von beliebigen Speicherungsvorrichtungen, wie dem Speicher 5530, abgerufen werden. Der Prozessorkern 5504 kann auch eine Decodiereinheit zum Decodieren der abgerufenen Anweisung einschließen. Zum Beispiel kann die Decodiereinheit die abgerufene Anweisung in eine Vielzahl von Mikrooperationen decodieren. Der Prozessorkern 5504 kann eine Planungseinheit zum Durchführen verschiedener dem Speichern decodierter Anweisungen zugeordneter Operationen einschließen. Zum Beispiel kann die Planungseinheit Daten von der Decodiereinheit halten, bis die Anweisungen zum Übermitteln bereit sind, z. B. bis alle Quellwerte einer decodierten Anweisung verfügbar werden. In einer Ausführungsform kann die Planungseinheit decodierte Anweisungen planen und/oder diese an eine Ausführungseinheit zur Ausführung ausgeben (oder übermitteln).
Die Ausführungseinheit kann die übermittelten Anweisungen ausführen, nachdem sie (z. B. durch die Decodiereinheit) decodiert und (z. B. durch die Planungseinheit) übermittelt wurden. In einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit (wie eine Bildgebungsberechnungseinheit, eine Grafikberechnungseinheit, eine Universalberechnungseinheit usw.) einschließen. Die Ausführungseinheit kann auch verschiedene arithmetische Operationen, wie Addition, Subtraktion, Multiplikation und/oder Division, durchführen und kann eine oder mehrere eine arithmetische Logikeinheiten (ALUs) einschließen. In einer Ausführungsform kann ein Co-Prozessor (nicht gezeigt) verschiedene arithmetische Operationen in Verbindung mit der Ausführungseinheit durchführen.
Außerdem kann die Ausführungseinheit Anweisungen nicht der Reihenfolge nach (out-of-order) ausführen. Somit kann der Prozessorkern 5504 in einer Ausführungsform ein Out-Of-Order-Prozessorkern sein. Der Prozessorkern 5504 kann auch eine Rückzugseinheit einschließen. Die Rückzugseinheit kann ausgeführte Anweisungen zurückziehen, nachdem sie übergeben wurden. In einer Ausführungsform kann das Zurückziehen der ausgeführten Befehle dazu führen, dass der Prozessorzustand von der Ausführung der Anweisungen übergeben wird, physische Register, die durch die Anweisungen verwendet werden, freigegeben werden usw. Der Prozessorkern 5504 kann auch eine Buseinheit einschließen, um eine Kommunikation zwischen Komponenten des Prozessorkerns 5504 und anderen Komponenten über einen oder mehrere Busse zu ermöglichen. Der Prozessorkern 5504 kann auch ein oder mehrere Register zum Speichern von Daten, auf die durch verschiedene Komponenten des Kerns 5504 zugegriffen wird, einschließen (wie Werte, die sich auf zugewiesene App-Prioritäten und/oder eine Zuordnung von Untersystemzuständen (Untersystemmodi) beziehen.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 Konnektivitätsschaltungsanordnungen 5531. Zum Beispiel schließen die Konnektivitätsschaltungsanordnungen 5531 Hardwarevorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikationshardware) und/oder Softwarekomponenten (z. B. Treiber, Protokollstapel) ein, um der Vorrichtung 5500 eine Kommunikation mit externen Vorrichtungen zu ermöglichen. Die Vorrichtung 5500 kann von den externen Vorrichtungen, wie anderen Rechenvorrichtungen, Drahtloszugangspunkten oder Basisstationen usw., getrennt sein.
In einem Beispiel können die Konnektivitätsschaltungsanordnungen 5531 mehrere unterschiedliche Konnektivitätstypen einschließen. Verallgemeinert können die Konnektivitätsschaltungsanordnungen 5531 Mobilfunkkonnektivitätsschaltungsanordnungen, Drahtloskonnektivitätsschaltungsanordnungen usw. einschließen. Mobilfunkkonnektivitätsschaltungsanordnungen der Konnektivitätsschaltungsanordnungen 5531 bezieht sich allgemein auf Mobilfunknetzwerkkonnektivität, die durch drahtlose Träger bereitgestellt wird, wie über GSM (Global System for Mobile Communications) oder Variationen oder Ableitungen, CDMA (Code Division Multiple Access) oder Variationen oder Ableitungen, TDM (Time Division Multiplexing) oder Variationen oder Ableitungen, ein 3rd Generation Partnership Project Universal Mobile Telecommunications Systems-System (3GPP-UMTS-System) oder Variationen oder Ableitungen, ein 3GPP-Long-Term Evolution-System (3GPP-LTE-System) oder Variationen oder Ableitungen, ein 3GPP-LTE-Advanced-System (3GPP-LTE-A-System) oder Variationen oder Ableitungen, ein drahtloses System der fünften Generation (drahtloses 5G-System) oder Variationen oder Ableitungen, ein 5G-Mobilfunknetz-System oder Variationen oder Ableitungen, ein 5G-New Radio-System (5G-NR-System) oder Variationen oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt. Drahtloskonnektivitätsschaltungsanordnungen (oder eine Drahtlosschnittstelle) der Konnektivitätsschaltungsanordnungen 5531 bezieht sich auf eine Drahtloskonnektivität, die nicht zellular ist, und kann persönliche Netzwerke (wie Bluetooth, Nahfeld usw.), lokale Netzwerke (wie WiFi) und/oder Weitverkehrsnetzwerke (wie WiMax) und/oder eine andere drahtlose Kommunikation einschließen. In einem Beispiel können die Konnektivitätsschaltungsanordnungen 5531 eine Netzwerkschnittstelle, wie eine drahtgebundene oder drahtlose Schnittstelle, einschließen, sodass zum Beispiel eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen Personal Digital Assisstant, integriert werden kann.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 einen Steuerungs-Hub 5532, der Hardwarevorrichtungen und/oder Softwarekomponenten, die sich auf eine Interaktion mit einer oder mehreren E/A-Vorrichtungen beziehen, darstellt. Zum Beispiel kann der Prozessor 5504 über den Steuerungs-Hub 5532 mit einem oder mehreren von einer Anzeige 5522, einer oder mehreren Peripherievorrichtungen 5524, Speicherungsvorrichtungen 5528, einer oder mehreren externen Vorrichtungen 5529 usw. kommunizieren. Der Steuerungs-Hub 5532 kann ein Chipsatz, ein Plattform-Steuerungs-Hub (PCH) und/oder dergleichen sein.
Zum Beispiel veranschaulicht der Steuerungs-Hub 5532 einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die z. B. mit der Vorrichtung 5500 verbunden werden, durch die ein Benutzer mit dem System interagieren könnte. Vorrichtungen (z. B. die Vorrichtungen 5529), die an der Vorrichtung 5500 angebracht werden können, schließen zum Beispiel Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiovorrichtungen, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie Kartenlesegeräte oder andere Vorrichtungen, ein.
Wie oben erwähnt, kann der Steuerungs-Hub 5532 mit Audiovorrichtungen, der Anzeige 5522 usw. interagieren. Zum Beispiel kann eine Eingabe durch ein Mikrofon oder eine andere Audiovorrichtung eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Vorrichtung 5500 bereitstellen. Zusätzlich dazu kann eine Audioausgabe anstelle einer Anzeigeausgabe oder zusätzlich dazu bereitgestellt werden. In einem anderen Beispiel, wenn die Anzeige 5522 einen Touchscreen einschließt, wirkt die Anzeige 5522 auch als eine Eingabevorrichtung, die zumindest teilweise durch den Steuerungs-Hub 5532 verwaltet sein kann. Es können auch zusätzliche Tasten oder Schalter an der Rechenvorrichtung 5500 vorhanden sein, um durch den Steuerungs-Hub 5532 verwaltete E/A-Funktionen bereitzustellen. In einer Ausführungsform verwaltet der Steuerungs-Hub 5532 Vorrichtungen, wie Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren, oder andere Hardware, die in der Vorrichtung 5500 enthalten sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein sowie dem System Umgebungseingaben zur Beeinflussung seiner Operationen (wie Rauschfiltern, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale) bereitstellen.
In einigen Ausführungsformen kann der Steuerungs-Hub 5532 an verschiedene Vorrichtungen unter Verwendung eines beliebigen geeigneten Kommunikationsprotokolls, z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw., koppeln.
In einigen Ausführungsformen stellt die Anzeige 5522 Hardwarekomponenten (z. B. Anzeigevorrichtungen) und Softwarekomponenten (z. B. Treiber) dar, die eine visuelle und/oder taktile Anzeige für einen Benutzer zum Interagieren mit der Vorrichtung 5500 bereitstellen. Die Anzeige 5522 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardwarevorrichtung, die zum Bereitstellen einer Anzeige für einen Benutzer verwendet wird, einschließen. In einer Ausführungsform schließt die Anzeige 5522 eine Touchscreen- (oder Touchpad-)Vorrichtung ein, die einem Benutzer sowohl eine Ausgabe als auch eine Eingabe bereitstellt. In einem Beispiel kann die Anzeige 5522 direkt mit dem Prozessor 5504 kommunizieren. Die Anzeige 5522 kann eines oder mehrere von einer internen Anzeigevorrichtung, wie in einer mobilen elektronischen Vorrichtung oder einer Laptop-Vorrichtung, oder einer externen Anzeigevorrichtung, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angebracht ist, sein. In einer Ausführungsform kann die Anzeige 5522 eine am Kopf befestigte Anzeige (HMD), wie eine stereoskopische Anzeigevorrichtung zur Verwendung in Anwendungen mit virtueller Realität (VR) oder erweiterter Realität (AR), sein.
In einigen Ausführungsformen und, wenngleich in der Figur nicht veranschaulicht, kann die Vorrichtung 5500 zusätzlich zu (oder anstelle von) dem Prozessor 5504 eine Grafikverarbeitungseinheit (GPU) einschließen, die einen oder mehrere Grafikverarbeitungskerne umfasst, die einen oder mehrere Gesichtspunkte des Anzeigens von Inhalt auf der Anzeige 5522 steuern können.
Der Steuerungs-Hub 5532 (oder ein Plattform Controller Hub) kann Hardwareschnittstellen und -verbinder sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) einschließen, um Peripherieverbindungen, z. B. mit den Peripherievorrichtungen 5524, herzustellen.
Es versteht sich, dass die Vorrichtung 5500 sowohl eine Peripherievorrichtung für andere Rechenvorrichtungen sein kann als auch Peripherievorrichtungen aufweisen kann, die mit ihr verbunden sind. Die Vorrichtung 5500 kann einen „Andock“-Verbinder zum Verbinden mit anderen Rechenvorrichtungen für Zwecke, wie das Verwalten (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Vorrichtung 5500, aufweisen. Zusätzlich dazu kann es ein Andockverbinder der Vorrichtung 5500 ermöglichen, eine Verbindung mit bestimmten Peripherievorrichtungen herzustellen, die es der Rechenvorrichtung 5500 ermöglichen, die Inhaltsausgabe zum Beispiel an audiovisuelle oder andere Systeme zu steuern.
Zusätzlich zu einem proprietären Andockverbinder oder einer anderen proprietären Verbindungshardware kann die Vorrichtung 5500 Peripherieverbindungen über übliche oder standardbasierte Verbinder herstellen. Übliche Typen können einen Universal Serial Bus-Verbinder (USB-Verbinder) (der eine beliebige einer Anzahl verschiedener Hardwareschnittstellen einschließen kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen einschließen.
In einigen Ausführungsformen können die Konnektivitätsschaltungsanordnungen 5531 an den Steuerungs-Hub 5532 gekoppelt sein, z. B. zusätzlich dazu oder anstelle davon, direkt an den Prozessor 5504 gekoppelt zu sein. In einigen Ausführungsformen kann die Anzeige 5522 an den Steuerungs-Hub 5532 gekoppelt sein, z. B. zusätzlich dazu oder anstelle davon, direkt an den Prozessor 5504 gekoppelt zu sein.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 den Speicher 5530, der über eine Speicherschnittstelle 5534 an den Prozessor 5504 gekoppelt ist. Der Speicher 5530 schließt Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 5500 ein.
In einigen Ausführungsformen schließt der Speicher 5530 eine Einrichtung zum Beibehalten einer stabilen Taktgebung ein, wie in Bezug auf verschiedene Ausführungsformen beschrieben. Speicher kann nichtflüchtige (keine Zustandsänderung bei Unterbrechung der Stromzufuhr zur Speichervorrichtung) und/oder flüchtige (unbestimmter Zustand bei Unterbrechung der Stromzufuhr zur Speichervorrichtung) Speichervorrichtungen einschließen. Die Speichervorrichtung 5530 kann eine Vorrichtung eines dynamischen Direktzugriffsspeichers (DRAM-Vorrichtung), eine Vorrichtung eines statischen Direktzugriffsspeichers (SRAM-Vorrichtung), eine Flash-Speichervorrichtung, eine Phasenwechselspeichervorrichtung oder eine andere Speichervorrichtung, die eine geeignete Leistungsfähigkeit zum Dienen als Prozessspeicher aufweist, sein. In einer Ausführungsform kann der Speicher 5530 als Systemspeicher für die Vorrichtung 5500 betrieben werden, um Daten und Anweisungen zu speichern, die verwendet werden, wenn der eine oder die mehreren Prozessoren 5504 eine Anwendung oder einen Prozess ausführt. Der Speicher 5530 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (egal, ob langfristig oder temporär) in Bezug auf die Ausführung der Anwendungen und Funktionen der Vorrichtung 5500 speichern.
Elemente von verschiedenen Ausführungsformen und Beispielen sind auch als ein maschinenlesbares Medium (z. B. der Speicher 5530) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hierin erörterter Prozesse) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 5530) kann, ohne darauf beschränkt zu sein, Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Typen zur Speicherung elektronischer oder computerausführbarer Anweisungen geeigneter maschinenlesbarer Medien einschließen. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) mittels Datensignalen über einen Kommunikationslink (z. B. ein Modem oder eine Netzwerkverbindung) an einen anfordernden Computer (z. B. einen Client) übertragen werden kann.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 Temperaturmessungsschaltungsanordnungen 5540, zum Beispiel zum Messen einer Temperatur von verschiedenen Komponenten der Vorrichtung 5500. In einem Beispiel können die Temperaturmessungsschaltungsanordnungen 5540 eingebettet sein oder an verschiedene Komponenten, deren Temperatur gemessen und überwacht werden soll, gekoppelt oder an solchen angebracht sein. Zum Beispiel können die Temperaturmessungsschaltungsanordnungen 5540 die Temperatur eines (oder innerhalb eines) oder mehrerer der Kerne 5508a, 5508b, 5508c, des Spannungsreglers 5514, des Speichers 5530, einer Hauptplatine des SoC 5501 und/oder einer beliebigen geeigneten Komponente der Vorrichtung 5500 messen. In einigen Ausführungsformen schließen die Temperaturmessungsschaltungsanordnungen 5540 eine Low Power Hybrid Reverse-Bandabstandreferenz (LPHR-BGR) und einen digitalen Temperatursensor (DTS), der einen Subschwellen-Metalloxid-Halbleiter-Transistor (MOS-Transistor) und die parasitäre PNP-Bipolartransistor-Vorrichtung (parasitäre PNP-BJT-Vorrichtung) nutzt, um eine umgekehrte BGR zu bilden, die als die Basis für konfigurierbare BGR- oder DTS-Betriebsmodi dient, ein. Die LPHR-Architektur verwendet kostengünstige MOS-Transistoren und die standardmäßige parasitäre PNP-Vorrichtung. Basierend auf einer umgekehrten Bandabstandsspannung kann die LPHR als eine konfigurierbare BGR arbeiten. Durch Vergleichen der konfigurierbaren BGR mit der skalierten Basis-Emitter-Spannung kann die Schaltung auch als ein DTS mit einer linearen Übertragungsfunktion mit Einzeltemperaturtrimmung für eine hohe Genauigkeit arbeiten.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 Leistungsmessungsschaltungsanordnungen 5542, z. B. zum Messen einer durch eine oder mehrere Komponenten der Vorrichtung 5500 verbrauchten Leistung. In einem Beispiel können die Leistungsmessungsschaltungsanordnungen 5542 zusätzlich zu oder anstelle von einem Messen der Leistung eine Spannung und/oder einen Strom messen. In einem Beispiel können die Leistungsmessungsschaltungsanordnungen 5542 eingebettet sein oder an verschiedene Komponenten gekoppelt oder an solchen angebracht sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch gemessen und überwacht werden soll. Zum Beispiel können die Leistungsmessungsschaltungsanordnungen 5542 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 5514 bereitgestellt werden, Leistung, die an das SoC 5501 bereitgestellt wird, Leistung, die an die Vorrichtung 5500 bereitgestellt wird, Leistung, die durch den Prozessor 5504 (oder eine beliebige andere Komponente) der Vorrichtung 5500 verbraucht wird, usw. messen.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine oder mehrere Spannungsreglerschaltungsanordnungen, die allgemein als Spannungsregler (VR) 5514 bezeichnet werden. Der VR 5514 erzeugt Signale mit geeigneten Spannungspegeln, die zum Betreiben beliebiger geeigneter Komponenten der Vorrichtung 5500 bereitgestellt werden können. Der VR 5514 ist lediglich als ein Beispiel derart veranschaulicht, dass er dem Prozessor 5504 der Vorrichtung 5500 Signale bereitstellt. In einigen Ausführungsformen empfängt der VR 5514 ein oder mehrere Spannungsidentifikationssignale (VID-Signale) und erzeugt basierend auf den VID-Signalen das Spannungssignal mit einem geeigneten Pegel. Verschiedene Typen von VRs können für den VR 5514 genutzt werden. Der VR 5514 kann zum Beispiel einen „Abwärts“-VR, einen „Aufwärts“-VR, eine Kombination von Abwärts □ und Aufwärts-VRs, einen Low-Dropout-Regler (LDO-Regler), einen DC-DC-Schaltregler, einen reglerbasierten DC-DC-Regler mit konstanter Ein-Zeit usw. einschließen. Ein Abwärts-VR wird allgemein in Leistungsbereitstellungsanwendungen verwendet, in denen eine Eingangsspannung mit einem kleineren Verhältnis als eins in eine Ausgangsspannung transformiert werden muss. Ein Aufwärts-VR wird allgemein in Leistungsbereitstellungsanwendungen verwendet, in denen eine Eingangsspannung mit einem größeren Verhältnis als eins in eine Ausgangsspannung transformiert werden muss. In einigen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch PCU 55 10a/b und/oder PMIC 5512 gesteuert wird. In einigen Ausführungsformen weist jeder Kern ein Netzwerk von verteilten LDOs auf, um eine effiziente Leistungsverwaltungssteuerung bereitzustellen. Die LDOs können digital, analog oder eine Kombination von digitalen oder analogen LDOs sein. In einigen Ausführungsformen schließt der VR 5514 eine Stromverfolgungseinrichtung zum Messen eines Stroms durch (eine) Leistungsversorgungsschiene(n) ein.
In einigen Ausführungsformen schließt der VR 5514 ein digitales Regelschema zum Verwalten von Zuständen eines Proportional-Integral-Differenzial-Filters (PID-Filters) (auch als digitaler Typ-III-Kompensator bekannt) ein. Das digitale Regelschema regelt den Integrator des PID-Filters, um eine nichtlineare Regelung des Sättigens des Tastverhältnisses zu implementieren, während der der proportionale und der differenziale Term des PID auf 0 gesetzt werden, während der Integrator und seine internen Zustände (vorherige Werte oder Speicher) auf ein Tastverhältnis gesetzt wird, das die Summe des aktuellen nominalen Tastverhältnisses plus einem deltaD ist. Das deltaD ist das maximale Tastverhältnisinkrement, das zum Regeln eines Spannungsreglers von ICCmin auf ICCmax verwendet wird, und ist ein Konfigurationsregister, das post-Silizium eingestellt werden kann. Eine Zustandsmaschine bewegt sich von einem nichtlinearen vollständigen EIN-Zustand (der die Ausgangsspannung Vout zurück zu einem Regelfenster bringt) zu einem Tastverhältnis mit offenem Regelkreis, das die Ausgangsspannung etwas höher als die erforderliche Referenzspannung Vref hält. Nach einem gewissen Zeitraum in diesem Zustand mit offenem Regelkreis bei dem angewiesenen Tastverhältnis senkt die Zustandsmaschine dann den Wert des Tastverhältnisses mit offenem Regelkreis, bis die Ausgangsspannung nahe der angewiesenen Vref liegt. Deshalb wird ein Ausgangs-Chatter an der Ausgangsversorgung von dem VR 5514 vollständig beseitigt (oder im Wesentlichen beseitigt), und es gibt lediglich einen einzigen Unterschwingungsübergang, der zu einer garantierten Vmin basierend auf einer Komparatorverzögerung und dem di/dt der Last mit der verfügbaren Ausgangsentkopplungskapazität führen könnte.
In einigen Ausführungsformen schließt der VR 5514 eine separate Selbststartsteuerung, die ohne Sicherungs- und/oder Trimminformationen funktionsfähig ist, ein. Die Selbststartsteuerung schützt den VR 5514 vor großen Einschaltströmen und Spannungsüberschwingungen, während sie in der Lage ist, einer variablen VID-Referenzrampe (Voltage Identification-Referenzrampe) zu folgen, die durch das System vorgegeben wird. In einigen Ausführungsformen verwendet die Selbststartsteuerung einen Relaxationsoszillator, der in die Steuerung eingebaut ist, um die Schaltfrequenz des Abwärtswandlers einzustellen. Der Oszillator kann entweder unter Verwendung eines Takts oder einer Stromreferenz initialisiert werden, um nahe einer gewünschten Betriebsfrequenz zu sein. Der Ausgang des VR 5514 ist schwach an den Oszillator gekoppelt, um das Tastverhältnis für den Betrieb mit geschlossenem Regelkreis einzustellen. Der Regler ist natürlich so vorgespannt, dass die Ausgangsspannung immer geringfügig höher als der Sollwert ist, wodurch die Notwendigkeit für Prozess-, Spannungs- und/oder Temperaturvorgegebene (PVT-vorgegebene) Trimmungen beseitigt wird.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine oder mehrere Taktgeneratorschaltungsanordnungen, die allgemein als Taktgenerator 5516 bezeichnet werden. Der Taktgenerator 5516 erzeugt Signale mit geeigneten Frequenzpegeln, die beliebigen geeigneten Komponenten der Vorrichtung 5500 bereitgestellt werden können. Der Taktgenerator 5516 ist lediglich als ein Beispiel derart veranschaulicht, dass er dem Prozessor 5504 der Vorrichtung 5500 Taktsignale bereitstellt. In einigen Ausführungsformen empfängt der Taktgenerator 5516 ein oder mehrere Frequenzidentifikationssignale (FID-Signale) und erzeugt basierend auf den FID-Signalen die Taktsignale mit einer geeigneten Frequenz.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine Batterie 5518, die verschiedenen Komponenten der Vorrichtung 5500 Leistung bereitstellt. Die Batterie 5518 ist lediglich als ein Beispiel derart veranschaulicht, dass sie dem Prozessor 5504 Leistung bereitstellt. Wenngleich in den Figuren nicht veranschaulicht, kann die Vorrichtung 5500 eine Ladungsschaltungsanordnung umfassen, z. B. zum Aufladen der Batterie, basierend auf einer von einem AC-Adapter empfangenen Wechselstromleistungsversorgung (AC-Leistungsversorgung).
In einigen Ausführungsformen überprüft die Batterie 5518 periodisch eine tatsächliche Batteriekapazität oder -energie mit Ladung auf eine voreingestellte Spannung (z. B. 4,1 V). Die Batterie entscheidet dann über die Batteriekapazität oder -energie. Wenn die Kapazität oder Energie unzureichend ist, dann erhöht eine Vorrichtung, die sich in der Batterie befindet oder dieser zugeordnet ist, die Ladespannung leicht bis zu einem Punkt, bei dem die Kapazität ausreichend ist (z. B. von 4,1 V auf 4,11 V). Der Prozess des periodischen Überprüfens und leichten Erhöhens der Ladespannung wird durchgeführt, bis die Ladespannung die Spezifikationsgrenze (z. B. 4,2 V) erreicht. Das hierin beschriebene Schema weist Vorteile auf, wie dass die Batterielanglebigkeit erhöht werden kann, das Risiko einer unzureichenden Energiereserve reduziert werden kann, die Burst-Leistung so lange wie möglich verwendet werden kann und/oder sogar eine höhere Burst-Leistung verwendet werden kann.
In einigen Ausführungsformen umfasst die Ladeschaltungsanordnung (z. B. 5518) einen Abwärts-Aufwärts-Wandler. Dieser Abwärts-Aufwärts-Wandler umfasst DrMOS- oder DrGaN-Vorrichtungen, die anstelle von Halbbrücken für herkömmliche Abwärts-Aufwärts-Wandler verwendet werden. Verschiedene Ausführungsformen werden hier in Bezug auf DrMOS beschrieben. Die Ausführungsformen sind jedoch auf DrGaN anwendbar. Die DrMOS-Vorrichtungen ermöglichen eine bessere Effizienz bei der Leistungsumwandlung aufgrund eines reduzierten parasitären und optimierten MOSFET-Packaging. Da die Totzeitverwaltung innerhalb des DrMOS ist, ist die Totzeitverwaltung genauer als für herkömmliche Abwärts-Aufwärts-Wandler, was zu einer höheren Effizienz bei der Umwandlung führt. Eine höhere Betriebsfrequenz ermöglicht eine kleinere Induktivitätsgröße, was wiederum die z-Höhe des Ladegeräts reduziert, das den DrMOSbasierten Abwärts-Aufwärts-Wandler umfasst. Der Abwärts-Aufwärts-Wandler verschiedener Ausführungsformen umfasst doppelt gefaltetes Bootstrap für DrMOS-Vorrichtungen. In einigen Ausführungsformen werden zusätzlich zu den herkömmlichen Bootstrap-Kondensatoren gefaltete Bootstrap-Kondensatoren hinzugefügt, die Induktorknoten mit den zwei Sätzen von DrMOS-Schaltern kreuzkoppeln.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine Leistungsreglereinheit (PCU) 5510 (auch als Leistungsverwaltungseinheit (PMU), Leistungsverwaltungssteuerung (PMC), Leistungseinheit (p-Einheit) usw. bezeichnet). In einem Beispiel können einige Abschnitte der PCU 5510 durch einen oder mehrere Prozessorkerne 5508 implementiert sein, und diese Abschnitte der PCU 5510 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 5510a gekennzeichnet. In einem Beispiel können einige weitere Abschnitte der PCU 5510 außerhalb der Verarbeitungskerne 5508 implementiert sein, und diese Abschnitte der PCU 5510 sind symbolisch unter Verwendung eines gestrichelten Kastens veranschaulicht und mit PCU 5510b gekennzeichnet. Die PCU 5510 kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 5500 implementieren. Die PCU 5510 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) einschließen, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 5500 zu implementieren.
In verschiedenen Ausführungsformen ist die PCU oder PMU 5510 auf eine hierarchische Weise organisiert, die eine hierarchische Leistungsverwaltung (HPM) bildet. HPM verschiedener Ausführungsformen baut eine Fähigkeit und Infrastruktur auf, die eine Verwaltung auf Package-Ebene für die Plattform ermöglichen, während sie weiterhin auf Autonomieinseln ausgerichtet sind, die über das zugehörige Die im Package bestehen könnten. HPM übernimmt keine vorbestimmte Zuordnung physischer Partitionen zu Domänen. Eine HPM-Domäne kann an einer Funktion ausgerichtet sein, die innerhalb eines Dielet, in einer Dielet-Grenze, in einem oder mehreren Dielets, in einem Begleit-Die oder sogar einer diskreten CXL-Vorrichtung integriert ist. HPM behandelt die Integration mehrerer Instanzen desselben Dies, gemischt mit proprietären Funktionen oder Drittfunktionen, die auf demselben Die oder einem separaten Die integriert sind, und sogar von Beschleunigern, die über CXL (z. B. Flexbus) verbunden sind, die sich innerhalb des Packages oder in einem diskreten Formfaktor befinden können.
HPM ermöglicht Designern, die Ziele der Skalierbarkeit, Modularität und späten Bindung zu erfüllen. HPM ermöglicht auch, dass PMU-Funktionen, die bereits auf anderen Würfeln bestehen können, genutzt werden, anstatt im flachen Schema deaktiviert zu werden. HPM ermöglicht die Verwaltung einer beliebigen Sammlung von Funktionen unabhängig von deren Integrationsgrad. HPM verschiedener Ausführungsformen ist skalierbar, modular, arbeitet mit symmetrischen Multi-Chip-Prozessoren (MCPs) und arbeitet mit asymmetrischen MCPs. HPM benötigt zum Beispiel keine Signal-PM-Steuerung und Package-Infrastruktur, um über angemessene Skalierungsgrenzen hinaus zu wachsen. HPM ermöglicht ein spätes Hinzufügen eines Die in einem Package ohne die Notwendigkeit einer Änderung in der Basis-Die-Infrastruktur. HPM richtet sich auf den Bedarf an disaggregierten Lösungen, die Dies unterschiedlicher Prozesstechnologieknoten aufweisen, die in einem einzigen Package gekoppelt sind. HPM richtet sich außerdem auf den Bedarf an Lösungen zur Integration von begleitenden Dies - innerhalb und außerhalb eines Package.
In verschiedenen Ausführungsformen schließt jedes Die (oder Dielet) eine Leistungsverwaltungseinheit (PMU) oder p-Einheit ein. Prozessor-Dies können zum Beispiel eine Supervisor-p-Einheit, Supervisand-p-Einheit oder eine Doppelrollen-Supervisor/Supervisand-p-Einheit aufweisen. In einigen Ausführungsformen weist ein E/A-Die seine eigene Doppelrollen-p-Einheit, wie eine Supervisor- und/oder Supervisand-p-Einheit, auf. Die p-Einheiten in jedem Die können Instanzen einer generischen p-Einheit sein. In einem solchen Beispiel weisen alle p-Einheiten dieselbe Fähigkeit und dieselben Schaltungen auf, sind aber (dynamisch oder statisch) dazu konfiguriert, eine Rolle eines Supervisors, Supervisanden und/oder von beiden zu übernehmen. In einigen Ausführungsformen sind die p-Einheiten für Rechen-Dies Instanzen einer Rechen-p-Einheit, während p-Einheiten für EA-Dies Instanzen einer EA-p-Einheit sind, die sich von der Rechen-p-Einheit unterscheidet. Je nach Rolle erlangt die p-Einheit spezifische Zuständigkeiten zur Leistungsverwaltung des Multi-Chip-Moduls und/oder der Rechenplattform. Während verschiedene p-Einheiten für Dies in einem Multi-Chip-Modul oder System-on-Chip beschrieben sind, kann eine p-Einheit auch Teil einer externen Vorrichtung, wie einer E/A-Vorrichtung, sein.
Hier müssen die verschiedenen p-Einheiten nicht gleich sein. Die HPM-Architektur kann sehr unterschiedliche Typen von p-Einheiten betreiben. Den p-Einheiten ist gemein, dass von ihnen erwartet wird, dass sie HPM-Nachrichten empfangen, und dass von ihnen erwartet wird, dass sie diese verstehen können. In einigen Ausführungsformen kann sich die p-Einheit von EA-Dies von der p-Einheit der Rechen-Dies unterscheiden. Zum Beispiel unterscheidet sich die Anzahl von Registerinstanzen jeder Registerklasse in der E/Ap-Einheit von denen in den p-Einheiten der Rechen-Dies. Ein EA-Die weist die Fähigkeit auf, ein HPM-Supervisor für CXL-verbundene Vorrichtungen zu sein, aber ein Rechen-Die muss diese Fähigkeit möglicherweise nicht aufweisen. Die EA- und Rechen-Dies weisen auch unterschiedliche Firmware-Flüsse und möglicherweise unterschiedliche Firmware-Abbilder auf. Dies sind Auswahlen, die eine Implementierung treffen kann. Eine HPM-Architektur kann wählen, dass sie ein Obermengen-Firmware-Abbild aufweist und selektiv Flüsse ausführt, die für den Die-Typ relevant sind, dem die Firmware zugeordnet ist. Alternativ dazu kann es eine Kunden-Firmware für jeden p-Einheit-Typ geben; sie kann eine optimierte Dimensionierung der Firmware-Speicherungsanforderungen für jeden p-Einheit-Typ ermöglichen.
Die p-Einheit in jedem Die kann als eine Supervisor-p-Einheit, Supervisand-p-Einheit oder mit einer Doppelrolle von Supervisor/Supervisand konfiguriert sein. Deshalb können p-Einheiten Rollen eines Supervisors oder Supervisanden für verschiedene Domänen durchführen. In verschiedenen Ausführungsformen ist jede Instanz der p-Einheit in der Lage, lokale dedizierte Ressourcen autonom zu verwalten, und enthält Strukturen, um Daten zu aggregieren und zwischen Instanzen zu kommunizieren, um eine geteilte Ressourcenverwaltung durch die Instanz, die als der geteilte Ressourcen-Supervisor konfiguriert ist, zu ermöglichen. Eine nachrichten- und drahtbasierte Infrastruktur ist bereitgestellt, die dupliziert und konfiguriert werden kann, um eine Verwaltung und Flüsse zwischen mehreren p-Einheiten zu ermöglichen.
In einigen Ausführungsformen werden Leistungs- und Wärmeschwellen durch eine Supervisor-p-Einheit an Supervisand-p-Einheiten kommuniziert. Zum Beispiel lernt eine Supervisor-p-Einheit die Arbeitslast (aktuell und zukünftig) jedes Die, Leistungsmessungen jedes Die und andere Parameter (z. B. Leistungsgrenzen auf Plattformebene) und bestimmt neue Leistungsgrenzen für jedes Die. Diese Leistungsgrenzen werden dann von Supervisor-p-Einheiten über ein oder mehrere Verschaltungen und Fabrics an die Supervisand-p-Einheiten kommuniziert. In einigen Ausführungsformen gibt eine Fabric eine Gruppe von Fabrics und einer Verschaltung an, die eine erste Fabric, eine zweite Fabric und eine schnell reagierende Verschaltung einschließt. In einigen Ausführungsformen wird die erste Fabric für eine gemeinsame Kommunikation zwischen einer Supervisor-p-Einheit und einer Supervisand-p-Einheit verwendet. Diese gemeinsamen Kommunikationen schließen eine Änderung der Spannung, der Frequenz und/oder des Leistungszustands eines Die ein, die basierend auf einer Anzahl von Faktoren (z. B. zukünftige Arbeitslast, Benutzerverhalten usw.) geplant wird. In einigen Ausführungsformen wird die zweite Fabric für eine Kommunikation mit höherer Priorität zwischen einer Supervisor-p-Einheit und einer Supervisand-p-Einheit verwendet. Ein Beispiel für eine Kommunikation mit höherer Priorität schließt eine Nachricht zum Drosseln aufgrund eines möglichen Zustands einer thermischen Instabilität, eines Zuverlässigkeitsproblems usw. ein. In einigen Ausführungsformen wird eine schnell reagierende Verschaltung zum Kommunizieren einer schnellen oder harten Drosselung aller Dies verwendet. In diesem Fall kann eine Supervisor-p-Einheit zum Beispiel eine Schnelldrosselungsnachricht an alle anderen p-Einheiten senden. In einigen Ausführungsformen ist eine schnell reagierende Verschaltung eine ältere Verschaltung, deren Funktion durch die zweite Fabric durchgeführt werden kann.
Die HPM-Architektur verschiedener Ausführungsformen ermöglicht Skalierbarkeit, Modularität und späte Bindung symmetrischer und/oder asymmetrischer Dies. Hier sind symmetrische Dies Dies gleicher Größe, gleichen Typs und/oder gleicher Funktion, während asymmetrische Dies Dies unterschiedlicher Größe, unterschiedlichen Typs und/oder unterschiedlicher Funktion sind. Ein hierarchischer Ansatz ermöglicht auch, dass PMU-Funktionen, die bereits auf anderen Dies bestehen können, genutzt werden, anstatt im herkömmlichen flachen Leistungsverwaltungsschema deaktiviert zu werden. HPM übernimmt keine vorbestimmte Zuordnung physischer Partitionen zu Domänen. Eine HPM-Domäne kann an einer Funktion ausgerichtet sein, die innerhalb eines Dielet, in einer Dielet-Grenze, in einem oder mehreren Dielets, in einem Begleit-Die oder sogar einer diskreten CXL-Vorrichtung integriert ist. HPM ermöglicht die Verwaltung einer beliebigen Sammlung von Funktionen unabhängig von deren Integrationsgrad. In einigen Ausführungsformen wird eine p-Einheit als Supervisor-p-Einheit basierend auf einem oder mehreren Faktoren deklariert. Diese Faktoren schließen Speichergröße, physische Beschränkungen (z. B. Anzahl von Pin-Outs) und Orte von Sensoren (z. B. Temperatur, Leistungsverbrauch usw.) ein, um physische Grenzen des Prozessors zu bestimmen.
Die HPM-Architektur verschiedener Ausführungsformen stellt ein Mittel zum Skalieren der Leistungsverwaltung bereit, sodass eine einzelne p-Einheit-Instanz nicht den gesamten Prozessor unterstützen muss. Dies ermöglicht eine Leistungsverwaltung bei geringerer Granularität und verbessert Reaktionszeiten und Effektivität. Eine hierarchische Struktur behält eine monolithische Benutzeransicht bei. Zum Beispiel stellt die HPM-Architektur dem OS auf Betriebssystemebene (OS-Ebene) eine einzige PMU-Ansicht bereit, obwohl die PMU physisch in einer oder mehreren Supervisor-Supervisand-Konfigurationen verteilt ist.
In einigen Ausführungsformen ist die HPM-Architektur zentralisiert, wobei ein Supervisor alle Supervisanden steuert. In einigen Ausführungsformen ist die HPM-Architektur dezentralisiert, wobei verschiedene p-Einheiten in verschiedenen Dies die Gesamtleistungsverwaltung durch eine Peer-to-Peer-Kommunikation steuern. In einigen Ausführungsformen ist die HPM-Architektur verteilt, wobei es unterschiedliche Supervisor für unterschiedliche Domänen gibt. Ein Beispiel für eine verteilte Architektur ist eine baumartige Architektur.
In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine integrierte Schaltung für die Leistungsverwaltung (PMIC) 5512, z. B. zum Implementieren verschiedener Leistungsverwaltungsoperationen für die Vorrichtung 5500. In einigen Ausführungsformen ist die PMIC 5512 eine integrierte Schaltung für die rekonfigurierbare Leistungsverwaltung (RPMIC) und/oder eine IMVP (Intel® Mobile Voltage Positioning). In einem Beispiel befindet sich die PMIC innerhalb eines IC-Die, der von dem Prozessor 5504 getrennt ist. Die kann verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 5500 implementieren. Die PMIC 5512 kann Hardwareschnittstellen, Hardwareschaltungsanordnungen, Verbinder, Register usw. sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) einschließen, um verschiedene Leistungsverwaltungsoperationen für die Vorrichtung 5500 zu implementieren.
In einem Beispiel umfasst die Vorrichtung 5500 eine oder beide PCU 5510 oder PMIC 5512. In einem Beispiel kann eine der PCU 5510 oder der PMIC 5512 in der Vorrichtung 5500 fehlen, und somit sind diese Komponenten unter Verwendung von gestrichelten Linien veranschaulicht.
Verschiedene Leistungsverwaltungsoperationen der Vorrichtung 5500 können durch die PCU 5510, durch die PMIC 5512 oder durch eine Kombination der PCU 5510 und der PMIC 5512 durchgeführt werden. Zum Beispiel kann die PCU 5510 und/oder die PMIC 5512 einen Leistungszustand ( z. B. P-Zustand) für verschiedene Komponenten der Vorrichtung 5500 auswählen. Zum Beispiel kann die PCU 5510 und/oder die PMIC 5512 einen Leistungszustand (z. B. gemäß der ACPI-Spezifikation (Advanced Configuration and Power Interface-Spezifikation)) für verschiedene Komponenten der Vorrichtung 5500 auswählen. Lediglich als ein Beispiel kann die PCU 5510 und/oder die PMIC 5512 verschiedene Komponenten der Vorrichtung 5500 veranlassen, in einen Standby-Zustand, in einen Aktivzustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. überzugehen. In einem Beispiel können die PCU 5510 und/oder die PMIC 5512 eine Spannungsausgabe durch den VR 5514 und/oder eine Frequenz einer Taktsignalausgabe durch den Taktgenerator steuern, z. B. durch Ausgeben des VID-Signals bzw. des FID-Signals. In einem Beispiel kann die PCU 5510 und/oder die PMIC 5512 die Batterieleistungsnutzung, Laden der Batterie 5518 und auf einen Leistungseinsparungsbetrieb bezogene Merkmale steuern.
Der Taktgenerator 5516 kann eine Phasenregelschleife (PLL), eine Frequenzregelschleife (FLL) oder eine beliebige geeignete Taktquelle umfassen. In einigen Ausführungsformen weist jeder Kern des Prozessors 5504 seine eigene Taktquelle auf. Deshalb kann jeder Kern bei einer von der Betriebsfrequenz des anderen Kerns unabhängigen Frequenz arbeiten. In einigen Ausführungsformen führt die PCU 5510 und/oder die PMIC 5512 eine adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Die Taktfrequenz eines Prozessorkerns kann zum Beispiel erhöht werden, wenn der Kern nicht bei dessen Maximalleistungsverbrauchsschwelle oder -grenze betrieben wird. In einigen Ausführungsformen bestimmt die PCU 5510 und/oder die PMIC 5512 den Betriebszustand für jeden Kern eines Prozessors und passt die Frequenz und/oder die Leistungsversorgungsspannung dieses Kerns opportun an, ohne dass die Kerntaktquelle (z. B. die PLL dieses Kerns) ihre Verriegelung verliert, wenn die PCU 5510 und/oder die PMIC 5512 bestimmt, dass der Kern unterhalb eines Sollleistungsfähigkeitsniveaus arbeitet. Wenn zum Beispiel ein Kern weniger Strom als ein diesem Kern oder Prozessor 5504 zugeteilter Gesamtstrom aus einer Leistungsversorgungsschiene aufnimmt, dann kann die PCU 5510 und/oder die PMIC 5512 temporär die Leistungsaufnahme für diesen Kern oder Prozessor 5504 erhöhen (z. B. durch Erhöhen der Taktfrequenz und/oder des Leistungsversorgungsspannungspegels), sodass der Kern oder der Prozessor 5504 auf einem höheren Leistungsfähigkeitsniveau arbeiten kann. Deshalb kann die Spannung und/oder die Frequenz temporär für den Prozessor 5504 erhöht werden, ohne die Produktzuverlässigkeit zu verletzen.
In einem Beispiel kann die PCU 5510 und/oder die PMIC 5512 Leistungsverwaltungsoperationen durchführen, z. B. zumindest teilweise basierend auf einem Empfangen von Messwerten der Leistungsmessungsschaltungsanordnungen 5542, der Temperaturmessungsschaltungsanordnungen 5540, des Ladestands der Batterie 5518 und/oder beliebiger anderer geeigneter Informationen, die für die Leistungsverwaltung verwendet werden können. Hierfür ist die PMIC 5512 an einen oder mehrere Sensoren kommunikativ gekoppelt, um verschiedene Werte/Variationen von einem oder mehreren Faktoren, die eine Auswirkung auf das Leistungs-/thermische Verhalten des Systems/der Plattform haben, zu erfassen bzw. zu detektieren. Beispiele für den einen oder die mehreren Faktoren schließen elektrischen Strom, Spannungsabfall, Temperatur, Betriebsfrequenz, Betriebsspannung, Leistungsverbrauch, Zwischenkernkommunikationsaktivität usw. ein. Einer oder mehrere dieser Sensoren können in physischer Nähe (und/oder thermischem Kontakt/thermischer Kopplung) mit einer oder mehreren Komponenten oder Logik-/IP-Blöcken eines Rechensystems bereitgestellt sein. Zusätzlich kann der Sensor/können die Sensoren in zumindest einer Ausführungsform direkt an die PCU 5510 und/oder die PMIC 5512 gekoppelt sein, um der PCU 5510 und/oder der PMIC 5512 zu ermöglichen, Prozessorkernenergie zumindest teilweise basierend auf einem Wert/Werten, der/die durch einen oder mehrere der Sensoren detektiert wird/werden, zu verwalten.
Außerdem ist ein beispielhafter Softwarestapel der Vorrichtung 5500 veranschaulicht (wenngleich nicht alle Elemente des Softwarestapels veranschaulicht sind). Lediglich als ein Beispiel können die Prozessoren 5504 Anwendungsprogramme 5550, ein Betriebssystem 5552, ein oder mehrere für die Leistungsverwaltung (PM) spezifische Anwendungsprogramme (z. B. generisch als PM-Anwendungen 5558 bezeichnet) und/oder dergleichen ausführen. Die PM-Anwendungen 5558 können auch durch die PCU 5510 und/oder die PMIC 5512 ausgeführt werden. Das OS 5552 kann auch eine oder mehrere PM-Anwendungen 5556a, 5556b, 5556c einschließen. Das OS 5552 kann auch verschiedene Treiber 5554a, 5554b, 5554c usw. einschließen, von denen einige für Leistungsverwaltungszwecke spezifisch sein können. In einigen Ausführungsformen kann die Vorrichtung 5500 ferner ein Basic Input/Output System (BIOS) 5520 umfassen. Das BIOS 5520 kann mit dem OS 5552 (z. B. über einen oder mehrere Treiber 5554) kommunizieren, mit Prozessoren 5504 kommunizieren usw.
Eines oder mehrere von den PM-Anwendungen 5558, 5556, den Treibern 5554, dem BIOS 5520 usw. können zum Beispiel zum Implementieren von leistungsverwaltungsspezifischen Aufgaben verwendet werden, z. B. zum Regeln von Spannung und/oder Frequenz von verschiedenen Komponenten der Vorrichtung 5500, zum Regeln eines Reaktivierungszustands, eines Standby-Zustands und/oder eines beliebigen anderen geeigneten Leistungszustands verschiedener Komponenten der Vorrichtung 5500, zum Regeln der Batterieleistungsnutzung, Laden der Batterie 5518, von auf Leistungseinsparungsbetrieb bezogenen Merkmalen usw.
In einigen Ausführungsformen ist die Batterie 5518 eine Li-Metall-Batterie mit einer Druckkammer, um einen gleichmäßigen Druck auf eine Batterie zu ermöglichen. Die Druckkammer wird von Metallplatten (wie einer Druckausgleichsplatte) getragen, die verwendet werden, um der Batterie einen gleichmäßigen Druck zu verleihen. Die Druckkammer kann Druckgas, elastisches Material, einen Federteller usw. einschließen. Die Außenhaut der Druckkammer kann sich frei biegen, an ihren Rändern durch eine (Metall-)Haut zurückgehalten, übt aber dennoch einen gleichmäßigen Druck auf die Platte aus, die die Batteriezelle komprimiert. Die Druckkammer verleiht einer Batterie einen gleichmäßigen Druck, der dazu verwendet wird, eine Batterie mit hoher Energiedichte mit zum Beispiel 20% mehr Batterielebensdauer zu ermöglichen.
In einigen Ausführungsformen schließt die Batterie 5518 Hybridtechnologien ein. Zum Beispiel wird eine Mischung aus (einer) Vorrichtung(en), die eine Ladung mit hoher Energiedichte tragen (z. B. Li-Ionen-Batterien) und Vorrichtungen, die eine Ladung mit niedriger Energiedichte tragen (z. B. ein Superkondensator) als Batterien oder Speichervorrichtungen verwendet. In einigen Ausführungsformen wird ein Regler (z. B. Hardware, Software oder eine Kombination von diesen) verwendet, um Spitzenleistungsmuster zu analysieren, und dieser minimiert die Auswirkung auf die Gesamtlebensdauer von Batteriezellen basierend auf Vorrichtungen, die eine Ladung mit hoher Energiedichte tragen, während die Betriebszeit für das Spitzenleistungs-Shaving-Merkmal maximiert wird. Der Regler kann Teil der Batterie 5518 oder Teil der p-Einheit 5510b sein.
In einigen Ausführungsformen weist pCode, der auf der PCU 5510a/b ausgeführt wird, eine Fähigkeit auf, zusätzliche Rechen- und Telemetrieressourcen für die Laufzeitunterstützung des pCodes zu ermöglichen. Hier bezieht sich pCode auf eine Firmware, die durch die PCU 5510a/b ausgeführt wird, um die Leistungsfähigkeit des SoC 5501 zu verwalten. Zum Beispiel kann pCode Frequenzen und geeignete Spannungen für den Prozessor einstellen. Ein Teil des p-Codes ist über das OS 5552 zugänglich. In verschiedenen Ausführungsformen werden Mechanismen und Verfahren bereitgestellt, die einen Energieleistungsfähigkeitspräferenzwert (EPP-Wert) basierend auf Arbeitslasten, Benutzerverhalten und/oder Systembedingungen dynamisch ändern. Es kann eine gut definierte Schnittstelle zwischen dem OS 5552 und dem pCode vorhanden sein. Die Schnittstelle kann die Softwarekonfiguration mehrerer Parameter ermöglichen oder unterstützen und/oder kann Hinweise an den pCode bereitstellen. Als ein Beispiel kann ein EPP-Parameter einen p-Code-Algorithmus darüber informieren, ob Leistungsfähigkeit oder Batterielebensdauer wichtiger ist.
Diese Unterstützung kann auch durch das OS 5552 erfolgen, indem eine Maschinenlernunterstützung als Teil des OS 5552 aufgenommen wird und entweder der EPP-Wert, den das OS der Hardware (z. B. verschiedenen Komponenten des SoC 5501) angibt, durch eine Maschinenlernvorhersage abgestimmt wird, oder indem die Maschinenlernvorhersage an den pCode auf eine Art und Weise bereitgestellt wird, die derjenigen ähnlich ist, die durch einen Dynamic Tuning Technology-Treiber (DTT-Treiber) vorgenommen wird. In diesem Modell kann das OS 5552 eine Sichtbarkeit auf denselben Satz von Telemetrien aufweisen, wie sie einem DTT zur Verfügung stehen. Als Ergebnis einer DTT-Maschinenlernhinweiseinstellung kann pCode seine internen Algorithmen abstimmen, um optimale Leistungs- und Leistungsfähigkeitsergebnisse nach der Maschinenlernvorhersage des Aktivierungstyps zu erreichen. Der pCode als Beispiel kann die Verantwortung für die Prozessornutzungsänderung erhöhen, um eine schnelle Reaktion für eine Benutzeraktivität zu ermöglichen, oder kann die Tendenz zur Energieeinsparung erhöhen, indem entweder die Verantwortung für die Prozessornutzung verringert wird oder indem mehr Leistung eingespart wird und die Leistungsfähigkeit erhöht wird, die durch ein Abstimmen der Energieeinsparoptimierung verloren geht. Dieser Ansatz kann das Einsparen von mehr Batterielebensdauer unterstützen, wenn die aktivierten Aktivitätstypen einen gewissen Leistungsfähigkeitspegel gegenüber dem verlieren, was das System ermöglichen kann. Der pCode kann einen Algorithmus für dynamisches EPP einschließen, der die zwei Eingaben, eine von dem OS 5552 und die andere von Software, wie DTT, heranziehen kann und selektiv auswählen kann, eine höhere Leistungsfähigkeit und/oder Reaktionsfähigkeit bereitzustellen. Als Teil dieses Verfahrens kann der pCode in der DTT eine Option ermöglichen, seine Reaktion für die DTT für verschiedene Aktivitätstypen abzustimmen.
In einigen Ausführungsformen verbessert pCode die Leistungsfähigkeit des SoC im Batteriemodus. In einigen Ausführungsformen ermöglicht pCode drastisch höhere SoC-Spitzenleistungsgrenzpegel (und somit eine höhere Turboleistungsfähigkeit) im Batteriemodus. In einigen Ausführungsformen implementiert pCode eine Leistungsdrosselung und ist Teil der Dynamic Tuning Technology (DTT) von Intel. In verschiedenen Ausführungsformen ist die Spitzenleistungsgrenze auf PL4 bezogen. Die Ausführungsformen sind jedoch auf andere Spitzenleistungsgrenzen anwendbar. In einigen Ausführungsformen stellt pCode die Vth-Schwellenspannung (den Spannungspegel, bei dem die Plattform das SoC drosselt) auf eine solche Weise ein, dass verhindert wird, dass das System unerwartet abschaltet (oder einen schwarzen Bildschirm anzeigt). In einigen Ausführungsformen berechnet pCode die Psoc,pk-SoC-Spitzenleistungsgrenze (z. B. PL4) gemäß der Schwellenspannung (Vth). Dies sind zwei abhängige Parameter; wenn einer eingestellt ist, kann der andere berechnet werden. pCode wird verwendet, um einen Parameter (Vth) basierend auf den Systemparametern und der Historie des Betriebs optimal einzustellen. In einigen Ausführungsformen stellt pCode ein Schema zum dynamischen Berechnen des Drosselungsniveaus (Psoc,Th) basierend auf der verfügbaren Batterieleistung (die sich langsam ändert) und zum Einstellen der SoC-Drosselungsspitzenleistung (Psoc,Th) bereit. In einigen Ausführungsformen bestimmt pCode die Frequenzen und Spannungen basierend auf Psoc, Th. Drosselungsereignisse wirken sich in diesem Fall weniger negativ auf die SoC-Leistungsfähigkeit aus. Verschiedene Ausführungsformen stellen ein Schema bereit, das den Betrieb eines Rahmenwerks mit maximaler Leistungsfähigkeit (Pmax) ermöglicht.
In einigen Ausführungsformen schließt der VR 5514 einen Stromsensor zum Erfassen und/oder Messen eines Stroms durch einen High-Side-Schalter des VR 5514 ein. In einigen Ausführungsformen verwendet der Stromsensor einen Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung, um den Eingangs-Offset des Verstärkers zu erfassen, der während der Messung kompensiert werden kann. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Verstärker in einem Gebiet zu betreiben, in dem die Eingangsgleichtaktspezifikationen gelockert sind, sodass die Rückkopplungsregelkreisverstärkung und/oder -bandbreite höher ist. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Sensor von der Wandlereingangsspannung zu betreiben, indem Regler mit hoher PSRR (Power Supply Rejection Ratio) eingesetzt werden, um eine lokale, saubere Versorgungsspannung zu erzeugen, was eine geringere Störung des Stromnetzes im Schalterbereich verursacht. In einigen Ausführungsformen kann eine Variante des Designs verwendet werden, um die Differenz zwischen der Eingangsspannung und der Reglerversorgung abzutasten und diejenige zwischen den Drain-Spannungen der Leistungs- und Replikatschalter nachzubilden. Dadurch kann der Sensor nicht mit der Leistungsversorgungsspannung beaufschlagt werden. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um leistungsversorgungsnetzbezogene (PDN-bezogene) Änderungen der Eingangsspannung während der Stromerfassung zu kompensieren.
Einige Ausführungsformen verwenden drei Komponenten, um die Spitzenleistung des SoC 5501 basierend auf den Zuständen einer USB-TYP-C-Vorrichtung 5529 anzupassen. Diese Komponenten schließen einen OS-Spitzenleistungsmanager (Teil des OS 5552), einen USB-TYP-C-Verbindungsmanager (Teil des OS 5552) und einen USB-TYP-C-Protokollvorrichtungstreiber (z. B. einen der Treiber 5554a, 5554b, 5554c) ein. In einigen Ausführungsformen sendet der USB-TYP-C-Verbindungsmanager eine synchrone Anforderung an den OS-Spitzenleistungsmanager, wenn eine USB-TYP-C-Leistungssenkenvorrichtung an das SoC 5501 angebracht oder von diesem getrennt wird, und der USB-TYP-C-Protokollvorrichtungstreiber sendet eine synchrone Anforderung an den Spitzenleistungsmanager, wenn die Leistungssenke den Vorrichtungszustand wechselt. In einigen Ausführungsformen nimmt der Spitzenleistungsmanager das Leistungsbudget von der CPU, wenn der USB-TYP-C-Verbinder an einer Leistungssenke angebracht ist und aktiv ist (z. B. Hochleistungsvorrichtungszustand). In einigen Ausführungsformen gibt der Spitzenleistungsmanager das Leistungsbudget an die CPU für die Leistungsfähigkeit zurück, wenn der USB-TYP-C-Verbinder entweder getrennt ist oder die angebrachte und Leistungssenkenvorrichtung inaktiv (niedrigster Vorrichtungszustand) ist.
In einigen Ausführungsformen wird Logik bereitgestellt, um den am besten arbeitenden Verarbeitungskern dynamisch für BIOS-Einschaltflüsse und Standby-Austrittsflüsse (z. B. S3, S4 und/oder S5) auszuwählen. Die Auswahl des Bootstrap-Prozessors (BSP) wird anstelle einer festen Hardwareauswahl zu einer beliebigen Zeit auf eine frühe Einschaltzeit verschoben. Für eine maximale Boot-Leistungsfähigkeit wählt die Logik den schnellsten fähigen Kern als den BSP zu einer frühen Einschaltzeit aus. Außerdem wählt die Logik für eine maximale Leistungseinsparung den leistungseffizientsten Kern als den BSP aus. Prozessor oder Umschalten zum Auswählen des BSP erfolgt sowohl während des Einschaltens als auch während der Einschaltflüsse (z. B. S3-, S4- und/oder S5-Flüsse).
In einigen Ausführungsformen sind die Speicher hierin in einer mehrstufigen Speicherarchitektur organisiert, und ihre Leistungsfähigkeit wird durch ein dezentralisiertes Schema gesteuert. Das dezentrale Schema schließt eine p-Einheit 5510 und Speicherregler ein. In einigen Ausführungsformen gleicht das Schema dynamisch eine Anzahl von Parametern, wie Leistung, Thermik, Kosten, Latenz und Leistungsfähigkeit für Speicherebenen aus, die progressiv weiter vom Prozessor in der Plattform 5500 entfernt sind, basierend darauf, wie Anwendungen Speicherebenen verwenden, die weiter von Prozessorkernen entfernt sind. In einigen Beispielen ist die Entscheidungsfindung für den Zustand des Fernspeichers (FM) dezentral. Zum Beispiel treffen eine Prozessorleistungsverwaltungseinheit (p-Einheit), eine Nahspeichersteuerung (NMC) und/oder eine Fernspeicher-Host-Steuerung (FMHC) Entscheidungen über den Leistungs- und/oder Leistungsfähigkeitszustand des FM auf ihren jeweiligen Ebenen. Diese Entscheidungen werden koordiniert, um für eine gegebene Zeit den optimalen Leistungs- und/oder Leistungsfähigkeitszustand des FM bereitzustellen. Der Leistungs- und/oder Leistungsfähigkeitszustand der Speicher ändert sich adaptiv in Abhängigkeit von sich ändernden Arbeitslasten und anderen Parametern, selbst wenn sich der/die Prozessor(en) in einem bestimmten Leistungszustand befindet.
In einigen Ausführungsformen wird eine hardware- und softwarekoordinierte Prozessorleistungszustandsrichtlinie (z. B. Richtlinie für einen C-Zustand) implementiert, die eine optimale Leistungszustandsauswahl bereitstellt, indem sie die Leistungsfähigkeits- und/oder Reaktionsfähigkeitsanforderungen eines Threads berücksichtigt, der voraussichtlich auf dem Kern geplant wird, der in den Inaktivitätszustand eintritt, um verbesserte Anweisungen pro Zyklus (IPC) und eine verbesserte Leistungsfähigkeit für Kerne, die benutzerkritische Aufgaben ausführen, zu erreichen. Das Schema stellt die Fähigkeit bereit, Reaktionsfähigkeitsgewinne für wichtige und/oder benutzerkritische Threads, die auf einem System-on-Chip ausgeführt werden, bereitzustellen. Die p-Einheit 5510, die an die Vielzahl von Verarbeitungskernen gekoppelt ist, empfängt einen Hinweis von dem Betriebssystem 5552, der eine Tendenz zu einem Leistungszustand oder Leistungsfähigkeitszustand für zumindest einen der Verarbeitungskerne der Vielzahl von Verarbeitungskernen basierend auf einer Priorität eines Threads bei einem Kontextwechsel angibt.
Eine Bezugnahme in der Beschreibung auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das/die in Verbindung mit den Ausführungsformen beschrieben wird, in zumindest einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen enthalten ist. Die verschiedenen Vorkommen von _„eine Ausführungsform“ oder „einige Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Wenn die Spezifikation angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Eigenschaft enthalten sein „kann“ oder „könnte“, muss diese bestimmte Komponente, dieses bestimmte Merkmal, diese bestimmte Struktur oder diese bestimmte Eigenschaft nicht notwendigerweise enthalten sein. Wenn sich die Beschreibung oder der Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass nur eines der Elemente vorhanden ist. Wenn sich die Spezifikation oder Ansprüche auf „ein zusätzliches“ Element beziehen, schließt dies nicht aus, dass mehr als eines der zusätzlichen Elemente vorhanden ist.
In der Spezifikation und in den Ansprüchen bedeutet der Begriff „verbunden“ durchweg eine direkte Verbindung, wie eine elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, ohne Zwischenvorrichtungen.
Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive Zwischenvorrichtungen.
Der Begriff „angrenzend“ bezieht sich hier allgemein auf eine Position eines Dings, das sich neben (z. B. unmittelbar neben oder nahe dazu, mit einem oder mehreren Dingen dazwischen) oder benachbart zu einem anderen Ding (z. B. daran anliegend) befindet.
Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere ‟ passive und/oder aktive Komponenten beziehen, die zum Zusammenwirken miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen.
Der Begriff „Signal“ kann sich auf zumindest ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ schließen Bezugnahmen auf den Plural ein. Die Bedeutung von „in“ schließt „in“ und „auf ein.
Der Begriff „analoges Signal“ ist ein beliebiges kontinuierliches Signal, für das das zeitveränderliche Merkmal (Variable) des Signals eine Darstellung einer anderen zeitveränderlichen Größe ist, d. h. analog zu einem anderen zeitveränderlichen Signal.
Der Begriff „digitales Signal“ ist ein physisches Signal, das eine Darstellung einer Sequenz von diskreten Werten (eines quantifizierten zeitdiskreten Signals), zum Beispiel eines beliebigen Bitstroms, oder eines digitalisierten (abgetasteten und analogdigital-gewandelten) analogen Signals ist.
Der Begriff „Skalieren“ bezieht sich allgemein auf das Umwandeln eines Designs (Schaltbild und Layout) von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche reduziert werden. In einigen Fällen bezieht sich Skalieren auch auf das Vergrößern eines Designs von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche vergrößert werden. Der Begriff „Skalieren“ bezieht sich allgemein auch auf das Verkleinern oder Vergrößern des Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Begriff „Skalieren“ kann sich auch auf das Anpassen (z. B. Verlangsamen oder Beschleunigen - d. h. Abwärtsskalieren bzw. Aufwärtsskalieren) einer Signalfrequenz in Bezug auf einen anderen Parameter, zum Beispiel den Leistungsversorgungspegel, beziehen.
Die Begriffe „im Wesentlichen“, „nahe“, „etwa“, „in der Nähe von“ und „ungefähr“ beziehen sich allgemein auf einen Bereich innerhalb von +/- 10 % eines Sollwerts.
Sofern nicht anderweitig angegeben, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und es ist nicht beabsichtigt, zu implizieren, dass die derart beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in einer Rangfolge noch auf eine beliebige andere Art und Weise.
Für die Zwecke der vorliegenden Offenbarung bedeuten die Phrasen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, wenn vorhanden, werden zu beschreibenden Zwecken und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen verwendet. Zum Beispiel beziehen sich die Begriffe „über“, „unter“, „Vorderseite‟ ^.. _. „Rückseite“, „oben“, „unten“, „über“, „unter“ und „an“, wie sie hierin verwendet werden, auf eine relative Position einer Komponente, einer Struktur oder eines Materials in Bezug auf andere referenzierte Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, wenn solche physischen Beziehungen beachtenswert sind. Diese Begriffe werden hierin nur zu beschreibenden Zwecken und vorwiegend im Kontext einer z-Achse einer Vorrichtung verwendet und können daher relativ zu einer Ausrichtung einer Vorrichtung sein. Somit kann ein erstes Material „über“ einem zweiten Material im Kontext einer hierin bereitgestellten Figur auch „unter“ dem zweiten Material sein, wenn die Vorrichtung relativ zum Kontext der bereitgestellten Figur umgedreht ausgerichtet ist. Im Kontext von Materialien kann ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder kann ein oder mehrere dazwischenliegende Materialien aufweisen. Darüber hinaus kann sich ein Material, das zwischen zwei Materialien angeordnet ist, direkt in Kontakt mit den zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu befindet sich ein erstes Material „auf‟ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterscheidungen sind im Kontext von Komponentenanordnungen zu treffen.
Es wird darauf hingewiesen, dass die Elemente der Figuren, die die gleichen Bezugszahlen (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige der beschriebenen ähnliche Weise arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
Für Zwecke der Ausführungsformen sind die Transistoren in verschiedenen Schaltungen und Logikblöcken, die hier beschrieben sind, Metalloxid-Halbleiter-Transistoren (MOS-Transistoren) oder ihre Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse einschließen. Die Transistoren und/oder die MOS-Transistor-Derivate schließen auch Tri-Gate- und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren, Tunnel-FET (TFET), Vierkantdraht oder Rechteckband-Transistoren, ferroelektrische-FET (FeFET) oder andere Vorrichtungen, die eine Transistorfunktionalität implementieren, wie Kohlenstoffnanoröhren oder Spintronik-Vorrichtungen, ein. Symmetrische MOSFET-Source- und -Drain-Anschlüsse d. h. sind identische Anschlüsse und werden hier austauschbar verwendet. Andererseits weist eine TFET-Vorrichtung asymmetrische Source- und Drain-Anschlüsse auf. Der Fachmann wird erkennen, dass andere Transistoren, zum Beispiel Bipolar-Transistoren (BJT-PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen.
Hier bezieht sich der Begriff „Die“ allgemein auf ein einziges kontinuierliches Stück Halbleitermaterial (z. B. Silizium), an dem sich Transistoren oder andere Komponenten, die einen Prozessorkern bilden, befinden können. Mehrkernprozessoren können zwei oder mehr Prozessoren auf einem einzigen Die aufweisen, alternativ können aber die zwei oder mehr Prozessoren auf zwei oder mehr jeweiligen Dies bereitgestellt sein. Jedes Die weist einen dedizierten Leistungsregler oder Leistungsreglereinheitsleistungsregler (p-Einheit-Leistungsregler) oder eine Leistungsreglereinheit (p-Einheit), die dynamisch oder statisch als Supervisor oder Supervisand konfiguriert werden kann, auf. In einigen Beispielen weisen Dies die gleiche Größe und Funktionalität, d. h. symmetrische Kerne, auf. Dies können aber auch asymmetrisch sein. Einige Dies weisen zum Beispiel eine andere Größe und/oder Funktion als andere Dies auf. Jeder Prozessor kann auch ein Dielet oder Chiplet sein.
Hier bezieht sich der Begriff „Dielet“ oder „Chiplet“ allgemein auf ein physisch unterschiedliches Halbleiter-Die, das in der Regel auf eine Weise mit einem angrenzenden Die verbunden ist, die es der Fabric über eine Die-Grenze hinweg ermöglicht, wie eine einzelne Fabric anstatt als zwei unterschiedliche Fabrics zu fungieren. Somit können zumindest einige Dies Dielets sein. Jedes Dielet kann eine oder mehrere p-Einheiten einschließen, die dynamisch oder statisch als ein Supervisor, Supervisand oder beides konfiguriert sein können.
Hier bezieht sich der Begriff „Fabric“ allgemein auf einen Kommunikationsmechanismus mit einem bekannten Satz von Quellen, Zielen, Routing-Regeln, Topologie und anderen Eigenschaften. Die Quellen und Ziele können ein beliebiger Typ von Datenverarbeitungsfunktionseinheit, wie Leistungsverwaltungseinheiten, sein. Fabrics können sich zweidimensional entlang einer x-y-Ebene eines Die erstrecken und/oder dreidimensional (3D) entlang einer x-y-z-Ebene eines Stapels von vertikal und horizontal angeordneten Dies erstrecken. Eine einzelne Fabric kann sich über mehrere Dies erstrecken. Eine Fabric kann eine beliebige Topologie, wie eine Mesh-Topologie, Sterntopologie, Daisy-Chain-Topologie, annehmen. Eine Fabric kann Teil eines Network-on-Chip (NoC) mit mehreren Agenten sein. Diese Agenten können eine beliebige Funktionseinheit sein.
Hier bezieht sich der Begriff „Prozessorkern“ allgemein auf eine unabhängige Ausführungseinheit, die jeweils einen Programm-Thread parallel zu anderen Kernen ausführen kann. Ein Prozessorkern kann einen dedizierten Leistungsregler oder eine dedizierte Leistungsreglereinheit (p-Einheit) einschließen, die dynamisch oder statisch als ein Supervisor oder Supervisand konfiguriert werden kann. Diese dedizierte p-Einheit wird in einigen Beispielen auch als autonome p-Einheit bezeichnet. In einigen Beispielen weisen alle Prozessorkerne die gleiche Größe und Funktionalität, d. h. symmetrische Kerne, auf. Prozessorkerne können aber auch asymmetrisch sein. Zum Beispiel weisen einige Prozessorkerne eine andere Größe und/oder Funktion als andere Prozessorkerne auf. Ein Prozessorkern kann ein virtueller Prozessorkern oder ein physischer Prozessorkern sein.
Hier bezieht sich der Begriff „Verschaltung“ auf eine Kommunikationsverbindung oder einen Kommunikationskanal zwischen zwei oder mehr Punkten oder Knoten. Sie kann einen oder mehrere separate Leitungspfade, wie Drähte, Vias, Wellenleiter, passive Komponenten und/oder aktive Komponenten, umfassen. Es kann sich auch um eine Fabric handeln. In einigen Ausführungsformen ist eine p-Einheit über eine Schnittstelle an ein OS gekoppelt.
Hier bezieht sich der Begriff „Schnittstelle“ allgemein auf Software und/oder Hardware, die zum Kommunizieren mit einer Verschaltung verwendet wird. Eine Schnittstelle kann Logik und E/A-Treiber/-Empfänger zum Senden und Empfangen von Daten über die Verschaltung oder einen oder mehrere Drähte einschließen.
Hier bezieht sich der Begriff „Domäne“ allgemein auf einen logischen oder physischen Umfang, der ähnliche Eigenschaften (z. B. Versorgungsspannung, Betriebsfrequenz, Typ von Schaltungen oder Logik und/oder Arbeitslasttyp) aufweist und/oder durch einen bestimmten Agenten gesteuert wird. Eine Domäne kann zum Beispiel eine Gruppe von Logikeinheiten oder Funktionseinheiten sein, die durch einen bestimmten Supervisor gesteuert werden. Eine Domäne kann auch als Autonomous Perimeter (AP) bezeichnet werden. Eine Domäne kann ein gesamtes System-on-Chip (SoC) oder ein Teil des SoC sein und wird durch eine p-Einheit gesteuert.
Hier bezieht sich der Begriff „Supervisor“ allgemein auf einen Leistungsregler oder eine Leistungsverwaltungseinheit (eine „p-Einheit“), die leistungs- und leistungsfähigkeitsbezogene Parameter für eine oder mehrere zugehörige Leistungsdomänen überwacht und verwaltet, entweder allein oder in Zusammenarbeit mit einer oder mehreren anderen p-Einheiten. Leistungs-/leistungsfähigkeitsbezogene Parameter können, ohne darauf beschränkt zu sein, Domänenleistung, Plattformleistung, Spannung, Spannungsdomänenstrom, Die-Strom, Lastleitung, Temperatur, Vorrichtungslatenz, Nutzung, Taktfrequenz, Verarbeitungseffizienz, aktuelle/zukünftige Arbeitslastinformationen und andere Parameter einschließen. Er kann neue Leistungs- oder Leistungsfähigkeitsparameter (Grenzen, Durchschnittsbetrieb usw.) für die eine oder die mehreren Domänen bestimmen. Diese Parameter können dann über eine oder mehrere Fabrics und/oder Verschaltungen an Supervisand-p-Einheiten oder direkt an gesteuerte oder überwachte Entitäten, wie VR oder Taktdrosselsteuerregister, kommuniziert werden. Ein Supervisor erfährt die Arbeitslast (aktuell und zukünftig) eines oder mehrerer Dies, Leistungsmessungen des einen oder der mehreren Dies und andere Parameter (z. B. Plattformebenenleistungsgrenzen) und bestimmt neue Leistungsgrenzen für das eine oder die mehreren Dies. Diese Leistungsgrenzen werden dann von Supervisor-p-Einheiten über ein oder mehrere Fabrics und/oder eine Verschaltung an die Supervisand-p-Einheiten kommuniziert. In Beispielen, in denen ein Die eine p-Einheit aufweist, wird eine Supervisor-p-Einheit (Svor-p-Einheit) auch als Supervisor-Die bezeichnet.
Hier bezieht sich der Begriff „Supervisand“ allgemein auf einen Leistungsregler oder eine Leistungsverwaltungseinheit (eine „p-Einheit“), die leistungs- und leistungsfähigkeitsbezogene Parameter für eine oder mehrere zugehörige Leistungsdomänen überwacht und verwaltet, entweder allein oder in Zusammenarbeit mit einer oder mehreren anderen p-Einheiten, und Anweisungen von einem Supervisor zum Einstellen von Leistungs- und/oder Leistungsfähigkeitsparametern (z. B. Versorgungsspannung, Betriebsfrequenz, Maximalstrom, Drosselschwelle usw.) für seine zugehörige Leistungsdomäne empfängt. In Beispielen, in denen ein Die eine p-Einheit aufweist, kann eine Supervisand-p-Einheit (Sveep-Einheit) auch als Supervisand-Die bezeichnet werden. Es sei darauf hingewiesen, dass eine p-Einheit entweder als eine Svor-, eine Svee- oder sowohl eine Svor-/Svee-p-Einheit dienen kann.
Der Begriff „Vorrichtung“ kann sich allgemein auf eine Einrichtung gemäß dem Kontext der Verwendung dieses Begriffs beziehen. Zum Beispiel kann sich eine Vorrichtung auf einen Stapel von Schichten oder Strukturen, eine einzelne Struktur oder Schicht, eine Verbindung verschiedener Strukturen mit aktiven und/oder passiven Elementen usw. beziehen. Allgemein ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z-Richtung eines kartesischen x-y-z-Koordinatensystems. Die Ebene der Vorrichtung kann auch die Ebene einer Einrichtung sein, die die Vorrichtung umfasst.
Der Begriff „zwischen“ kann im Kontext der z-Achse, x-Achse oder y-Achse einer Vorrichtung eingesetzt werden. Ein Material, das sich zwischen zwei anderen Materialien befindet, kann in Kontakt mit einem oder beiden dieser Materialien stehen, oder es kann durch ein oder mehrere dazwischenliegende Materialien von beiden der anderen zwei Materialien getrennt sein. Ein Material „zwischen“ zwei anderen Materialien kann daher mit einem der anderen zwei Materialien in Kontakt stehen, oder es kann über ein dazwischenliegendes Material an die anderen zwei Materialien gekoppelt sein. Eine Vorrichtung, die sich zwischen zwei anderen Vorrichtungen befindet, kann direkt mit einer oder beiden dieser Vorrichtungen verbunden sein, oder sie kann durch eine oder mehrere dazwischenliegende Vorrichtungen von beiden der anderen zwei Vorrichtungen getrennt sein.
Hier können mehrere Nichtsiliziumhalbleitermaterialschichten innerhalb einer einzigen Rippenstruktur gestapelt sein. Die mehreren Nichtsiliziumhalbleitermaterialschichten können eine oder mehrere „p-leitende“ Schichten einschließen, die für p-leitende Transistoren geeignet sind (z. B. eine höhere Löcherbeweglichkeit als Silizium bieten). Die mehreren Nichtsiliziumhalbleitermaterialschichten können ferner eine oder mehrere „n-leitende“ Schichten einschließen, die für n-leitende Transistoren geeignet sind (z. B. eine höhere Elektronenbeweglichkeit als Silizium bieten). Die mehreren Nichtsiliziumhalbleitermaterialschichten können ferner eine oder mehrere Zwischenschichten einschließen, die die n-leitenden Schichten von den p-leitenden Schichten trennen. Die Zwischenschichten können zumindest teilweise Opfer sein, um zum Beispiel zu ermöglichen, dass sich ein Gate, eine Source oder ein Drain vollständig um ein Kanalgebiet eines oder mehrerer der n-leitenden und p-leitenden Transistoren wickelt. Die mehreren Nichtsiliziumhalbleitermaterialschichten können zumindest teilweise mit selbstausgerichteten Techniken gefertigt werden, sodass eine gestapelte CMOS-Vorrichtung sowohl einen n-leitenden als auch einen p-leitenden Transistor mit hoher Beweglichkeit mit einem Platzbedarf eines einzelnen finFET einschließen kann.
Hier bezieht sich der Begriff „Backend“ allgemein auf einen Abschnitt eines Die, der einem „Frontend“ gegenüberliegt und bei dem ein IC-Package (Package mit integrierter Schaltung) an IC-Die-Kontaktierhügel koppelt. Zum Beispiel werden Metallschichten hoher Ebene (z. B. Metallschicht 6 und darüber in einem Zehn-Metall-Stapel-Die) und entsprechende Vias, die näher an einem Die-Package sind, als Teil des Backends des Die betrachtet. Umgekehrt bezieht sich der Begriff „Frontend“ allgemein auf einen Abschnitt des Die, der das aktive Gebiet (z. B., wo Transistoren hergestellt werden) und Metallschichten auf niedriger Ebene und entsprechende Vias einschließt, die näher an dem aktiven Gebiet (z. B. Metallschicht 5 und darunter im Beispiel des Zehn-Metall-Stapel-Die) liegen.
Des Weiteren können die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Weise kombiniert werden. Zum Beispiel kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften, die den zwei Ausführungsformen zugeordnet sind, nicht gegenseitig ausschließen.
Obwohl die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, sind für einen Durchschnittsfachmann angesichts der vorangegangenen Beschreibung viele Alternativen, Modifikationen und Variationen dieser Ausführungsformen offensichtlich. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifikationen und Variationen umschließen, sodass sie in den breiten Schutzumfang der beigefügten Ansprüche fallen.
Außerdem können hinlänglich bekannte Leistungs-/Masseverbindungen zu Chips mit integrierter Schaltung (IC-Chips) und anderen Komponenten in den dargelegten Figuren gezeigt sein oder auch nicht, um die Veranschaulichung und die Erörterung zu vereinfachen und die Offenbarung nicht zu verunklaren. Außerdem können Anordnungen in Blockdiagrammform gezeigt sein, um ein Verunklaren der Offenbarung zu vermeiden, und auch in Anbetracht der Tatsache, dass Einzelheiten in Bezug auf die Implementierung solcher Blockdiagrammanordnungen stark von der Plattform abhängen, innerhalb derer die vorliegende Offenbarung implementiert werden soll (d. h., solche Einzelheiten sollten im Kenntnisbereich des Fachmanns liegen). Wo spezifische Details (z. B. Schaltungen) dargelegt sind, um beispielhafte Ausführungsformen der Offenbarung zu beschreiben, ist es für den Fachmann offensichtlich, dass die Offenbarung ohne oder mit einer Variation dieser spezifischen Details umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend und nicht als beschränkend zu betrachten.
Die folgenden Beispiele betreffen weitere Ausführungsformen. Einzelheiten in den Beispielen können überall in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der hierin beschriebenen Einrichtung können auch in Bezug auf ein Verfahren oder einen Prozess implementiert werden. Die Beispiele können in beliebigen Kombinationen kombiniert werden. Zum Beispiel kann Beispiel 4 mit Beispiel 2 kombiniert werden.
Beispiel 1: Eine Einrichtung, umfassend: eine Vielzahl von Leistungsgattern, die an eine Eingangsleistungsversorgungsschiene und eine Ausgangsleistungsversorgungsschiene gekoppelt sind; einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern und einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler nach oben zu verschieben oder auf nicht monotone Weise zu verschieben ist, um Fehler zwischen einer Referenzschwebungsfrequenz und einer Schwebungsfrequenz eines freilaufenden Oszillators zu reduzieren.
Beispiel 2: Die Einrichtung von Beispiel 1, wobei der Regler im Haltemodus oder Reaktivierungsmodus arbeiten soll.
Beispiel 3: Die Einrichtung von Beispiel 2, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene kleiner als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine negative Steilheit oder im Wesentlichen eine Steilheit von null aufweist.
Beispiel 4: Die Einrichtung von Beispiel 2, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine positive Steilheit aufweist oder wenn die Spannung an der Ausgangsleistungsversorgungsschiene im Wesentlichen eine Steilheit von null aufweist.
Beispiel 5: Die Einrichtung von Beispiel 2, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene kleiner oder gleich einer Referenzsteilheit ist.
Beispiel 6: Die Einrichtung von Beispiel 2, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts beizubehalten, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist.
Beispiel 7: Die Einrichtung von Beispiel 1, wobei der freilaufende Oszillator einen ersten Takt erzeugen soll, wobei die Einrichtung einen Taktsynchronisierer zum Synchronisieren des ersten Takts mit einem zweiten Takt umfasst.
Beispiel 8: Die Einrichtung von Beispiel 7, wobei der Regler einen Zähler umfasst, wobei der Taktsynchronisierer einen dritten Takt erzeugen soll und wobei der Zähler die Frequenz des ersten Takts über den dritten Takt bestimmen soll.
Beispiel 9: Die Einrichtung von Beispiel 8, wobei der Zähler den zweiten Takt empfangen soll.
Beispiel 10: Die Einrichtung von Beispiel 8, wobei der Regler einen ersten Komparator umfasst, um eine Ausgabe des Zählers mit einem digitalen Wert zu vergleichen, der einen früheren Frequenzzählwert des ersten Takts angibt, und wobei der erste Komparator eine Ausgabe erzeugen soll, die eine Richtung der Änderung der Frequenz des ersten Takts relativ zum früheren Frequenzzählwert angibt.
Beispiel 11: Die Einrichtung von Beispiel 10, wobei der Regler einen zweiten Komparator zum Vergleichen der Ausgabe des Zählers mit einem Referenzfrequenzzählwert umfasst, wobei der zweite Komparator eine Ausgabe erzeugen soll, die einen Fehler zwischen dem ersten Takt relativ zum Referenzfrequenzzählwert angibt.
Beispiel 12: Die Einrichtung von Beispiel 11, die eine Logik zum Erzeugen des Steuerworts gemäß den Ausgaben des ersten und des zweiten Komparators umfasst.
Beispiel 13: Die Einrichtung von Beispiel 1, wobei die Vielzahl von Leistungsgattern p-leitende Vorrichtungen umfassen.
Beispiel 14: Eine Einrichtung, umfassend: eine Vielzahl von Leistungsgattern, die an eine Eingangsleistungsversorgungsschiene und eine Ausgangsleistungsversorgungsschiene gekoppelt sind; einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern und einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler den Wert des Steuerworts derart verschieben soll, dass das Steuerwort mit einer kleinen Änderung des Werts schneller als das Steuerwort mit einer größeren Änderung des Werts modifiziert wird.
Beispiel 15: Die Einrichtung von Beispiel 14, wobei der Regler eine Haltebetriebsspannung an der Ausgangsleistungsversorgungsschiene während eines Niedrigleistungszustands steuert.
Beispiel 16: Die Einrichtung von Beispiel 15, wobei der Regler eine Nennbetriebsspannung an der Ausgangsversorgungsschiene von der Haltebetriebsspannung wiederherstellt.
Beispiel 17: Ein System, umfassend: einen Speicher; einen Prozessor, der an den Speicher gekoppelt ist; und eine drahtlose Schnittstelle, die kommunikativ an den Prozessor gekoppelt ist, wobei der Prozessor einen Low-Dropout-Regler einschließt, umfassend: eine Vielzahl von Leistungsgattern, die an eine Eingangsleistungsversorgungsschiene und eine Ausgangsleistungsversorgungsschiene gekoppelt sind; einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern und einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler nach oben zu verschieben oder auf nicht monotone Weise zu verschieben ist, um Fehler zwischen einer Referenzschwebungsfrequenz und einer Schwebungsfrequenz eines freilaufenden Oszillators zu reduzieren.
Beispiel 18: Das System von Beispiel 17, wobei der Regler im Haltemodus oder Reaktivierungsmodus arbeiten soll.
Beispiel 19: Das System von Beispiel 18, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene kleiner als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine negative Steilheit oder im Wesentlichen eine Steilheit von null aufweist.
Beispiel 20: Das System von Beispiel 18, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine positive Steilheit aufweist oder wenn die Spannung an der Ausgangsleistungsversorgungsschiene im Wesentlichen eine Steilheit von null aufweist.
Beispiel 21: Das System von Beispiel 18, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene kleiner oder gleich einer Referenzsteilheit ist.
Beispiel 22: Das System von Beispiel 18, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts beizubehalten, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist.
Es wird eine Zusammenfassung bereitgestellt, die es dem Leser ermöglicht, die Art und den Kern der technischen Offenbarung festzustellen. Die Zusammenfassung wird mit dem Verständnis vorgelegt, dass sie nicht dazu verwendet wird, den Schutzumfang oder die Bedeutung der Ansprüche zu beschränken. Die folgenden Ansprüche werden hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform steht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63/081228 [0001]

Claims

Einrichtung, umfassend: eine Vielzahl von Leistungsgattern, die mit einer Eingangsleistungsversorgungsschiene und einer Ausgangsleistungsversorgungsschiene gekoppelt sind; einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern und einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler nach oben zu verschieben oder auf nicht monotone Weise zu verschieben ist, um Fehler zwischen einer Referenzschwebungsfrequenz und einer Schwebungsfrequenz eines freilaufenden Oszillators zu reduzieren.
Einrichtung nach Anspruch 1, wobei der Regler im Haltemodus oder Reaktivierungsmodus arbeiten soll.
Einrichtung nach Anspruch 2, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene kleiner als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine negative Steilheit oder im Wesentlichen eine Steilheit von null aufweist.
Einrichtung nach Anspruch 2 oder 3, wobei der Regler den Schieber im Haltemodus anweisen soll, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine positive Steilheit aufweist oder wenn die Spannung an der Ausgangsleistungsversorgungsschiene im Wesentlichen eine Steilheit von null aufweist.
Einrichtung nach einem der Ansprüche 2 bis 4, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts nach oben zu verschieben, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene kleiner oder gleich einer Referenzsteilheit ist.
Einrichtung nach einem der Ansprüche 2 bis 5, wobei der Regler den Schieber im Reaktivierungsmodus anweisen soll, den Wert des Steuerworts beizubehalten, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist.
Einrichtung nach einem der Ansprüche 1 bis 6, wobei der freilaufende Oszillator einen ersten Takt erzeugen soll, wobei die Einrichtung einen Taktsynchronisierer zum Synchronisieren des ersten Takts mit einem zweiten Takt umfasst.
Einrichtung nach Anspruch 7, wobei der Regler einen Zähler umfasst, wobei der Taktsynchronisierer einen dritten Takt erzeugen soll und wobei der Zähler die Frequenz des ersten Takts über den dritten Takt bestimmen soll.
Einrichtung nach Anspruch 8, wobei der Zähler den zweiten Takt empfangen soll.
Einrichtung nach Anspruch 8 oder 9, wobei der Regler einen ersten Komparator umfasst, um eine Ausgabe des Zählers mit einem digitalen Wert zu vergleichen, der einen früheren Frequenzzählwert des ersten Takts angibt, und wobei der erste Komparator eine Ausgabe erzeugen soll, die eine Richtung der Änderung der Frequenz des ersten Takts relativ zum früheren Frequenzzählwert angibt.
Einrichtung nach Anspruch 10, wobei der Regler einen zweiten Komparator zum Vergleichen der Ausgabe des Zählers mit einem Referenzfrequenzzählwert umfasst, wobei der zweite Komparator eine Ausgabe erzeugen soll, die einen Fehler zwischen dem ersten Takt relativ zum Referenzfrequenzzählwert angibt.
Einrichtung nach Anspruch 11, die eine Logik zum Erzeugen des Steuerworts gemäß den Ausgaben des ersten und des zweiten Komparators umfasst.
Einrichtung nach einem der Ansprüche 1 bis 12, wobei die Vielzahl von Leistungsgattern p-leitende Vorrichtungen umfassen.
Einrichtung, umfassend: eine Vielzahl von Leistungsgattern, die mit einer Eingangsleistungsversorgungsschiene und einer Ausgangsleistungsversorgungsschiene gekoppelt sind; einen Schieber zum Erzeugen eines Steuerworts zum Steuern der Vielzahl von Leistungsgattern und einen Regler zum Anweisen des Schiebers, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler den Wert des Steuerworts derart verschieben soll, dass das Steuerwort mit einer kleinen Änderung des Werts schneller modifiziert wird als das Steuerwort mit einer größeren Änderung des Werts.
Einrichtung nach Anspruch 14, wobei der Regler eine Haltebetriebsspannung an der Ausgangsleistungsversorgungsschiene während eines Niedrigleistungszustands regelt.
Einrichtung nach Anspruch 15, wobei der Regler eine Nennbetriebsspannung an der Ausgangsversorgungsschiene von der Haltebetriebsspannung wiederherstellt.
System, umfassend: einen Speicher; einen Prozessor, der an den Speicher gekoppelt ist; und eine Drahtlosschnittstelle, die kommunikativ an den Prozessor gekoppelt ist, wobei der Prozessor einen Low-Dropout-Regler nach einem der Ansprüche 1 bis 13 einschließt.
System, umfassend: einen Speicher; einen Prozessor, der an den Speicher gekoppelt ist; und eine Drahtlosschnittstelle, die kommunikativ an den Prozessor gekoppelt ist, wobei der Prozessor einen Low-Dropout-Regler nach einem der Ansprüche 14 bis 16 einschließt.
Verfahren, umfassend: Koppeln einer Vielzahl von Leistungsgattern mit einer Eingangsleistungsversorgungsschiene und einer Ausgangsleistungsversorgungsschiene; Erzeugen, durch einen Schieber, eines Steuerworts, um die Vielzahl von Leistungsgattern zu steuern; und Anweisen des Schiebers, durch einen Regler, wann ein Wert des Steuerworts nach oben zu verschieben, der Wert des Steuerworts nach unten zu verschieben oder der Wert des Steuerworts beizubehalten ist, wobei der Regler nach oben zu verschieben oder auf nicht monotone Weise zu verschieben ist, um Fehler zwischen einer Referenzschwebungsfrequenz und einer Schwebungsfrequenz eines freilaufenden Oszillators zu reduzieren.
Verfahren nach Anspruch 19, wobei der Regler im Haltemodus oder Reaktivierungsmodus arbeiten soll.
Verfahren nach Anspruch 20, wobei das Verfahren im Haltemodus umfasst: Anweisen des Schiebers, den Wert des Steuerworts nach oben zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene kleiner als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine negative Steilheit oder im Wesentlichen eine Steilheit von null aufweist.
Verfahren nach Anspruch 20 oder 21, wobei das Verfahren im Haltemodus umfasst: Anweisen des Schiebers, den Wert des Steuerworts nach unten zu verschieben, wenn eine Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Haltespannung ist und wenn die Spannung an der Ausgangsleistungsversorgungsschiene eine positive Steilheit aufweist oder wenn die Spannung an der Ausgangsleistungsversorgungsschiene im Wesentlichen eine Steilheit von null aufweist.
Verfahren nach einem der Ansprüche 20 bis 22, wobei das Verfahren im Reaktivierungsmodus umfasst: Anweisen des Schiebers, den Wert des Steuerworts nach oben zu verschieben, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene kleiner oder gleich einer Referenzsteilheit ist.
Verfahren nach einem der Ansprüche 20 bis 23, wobei das Verfahren im Reaktivierungsmodus umfasst: Anweisen des Schiebers, den Wert des Steuerworts beizubehalten, wenn eine Steilheit einer Spannung an der Ausgangsleistungsversorgungsschiene größer als eine Referenzsteilheit ist.