DE102022105671A1 - Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren - Google Patents

Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren Download PDF

Info

Publication number
DE102022105671A1
DE102022105671A1 DE102022105671.6A DE102022105671A DE102022105671A1 DE 102022105671 A1 DE102022105671 A1 DE 102022105671A1 DE 102022105671 A DE102022105671 A DE 102022105671A DE 102022105671 A1 DE102022105671 A1 DE 102022105671A1
Authority
DE
Germany
Prior art keywords
pll
oscillator
resonator
switches
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022105671.6A
Other languages
English (en)
Inventor
Somnath Kundu
Hao Luo
Brent Carlton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022105671A1 publication Critical patent/DE102022105671A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Es werden eine Vorrichtung und ein Verfahren zum Rekonfigurieren einer existierenden Phasenregelkreis (PLL)-Schaltung mit niedrigem Jitter zum Schnellstart während des Systemaufweckens bereitgestellt. Während des Systemstarts wird ein Rückkopplungspfad des PLL getrennt, um die VCO-Frequenz unabhängig zu steuern. Dieser unabhängig gesteuerte VCO injiziert dann Energie in einen Resonator (z. B. einen Quarzoszillator) für seinen schnellen Start. Sobald eine Resonanzfrequenz des Resonators detektiert wird und sich eine Oszillation in dem Resonator aufbaut, wird eine VCO-Steuerspannung gespeichert. Die PLL-Rückkopplung wird dann wiederhergestellt, und die gespeicherte VCO-Steuerspannung wird angelegt, um eine Phasenverriegelungsoperation durchzuführen. Da die PLL-Steuerspannung bereits auf den gewünschten Arbeitspunkt eingestellt ist, ist die PLL-Verriegelungszeit sehr klein.

Description

  • HINTERGRUND
  • Quarzoszillatoren werden in fast allen Systemen verwendet, um eine präzise Taktreferenz zu erzeugen. Außerdem bestand großes Interesse daran, nach mehr integrierten Alternativen, wie etwa einem mikro-elektromechanischen System (MEMS), Dünnschicht-Volumenwellen-Resonatoren (FBAR) usw., zu suchen. Diese Referenzoszillatoren folgen einem Phasenregelkreis (PLL) mit niedrigem Jitter, der die Frequenz je nach Anwendung auf einen gewünschten Wert hochkonvertiert. MEMS, FBAR-basierte integrierte Resonatoren erfordern typischerweise einen zusätzlichen PLL, um Prozess- und Temperaturvariationen zu kompensieren. Obwohl Quarze sehr stabil sind, kann die MEMS- oder FBAR-Resonatorfrequenzvariation mit einer Frequenzgenauigkeit von (z. B. weniger als ±100 ppm) bis zu 5000 ppm betragen, was eine Kompensation erfordert.
  • Eine große Herausforderung beim Gestalten dieser Referenzoszillatoren ist ihr langsames Hochfahren, das in beliebigen qualitativ hochwertigen (Q) Resonatoren einschließlich Quarzen üblich ist. Sie benötigen hunderte Mikrosekunden oder sogar Millisekunden, um eine stabile konstante Oszillation aufzubauen. Während dieser Oszillationsstartzeit ist die Systemleistung nicht garantiert. Daher muss das System nach dem Aufwecken auf den Oszillator warten.
  • Figurenliste
  • Die Ausführungsformen der Offenbarung werden aus der unten gegebenen ausführlichen Beschreibung und aus den begleitenden Zeichnungen verschiedener Ausführungsformen der Offenbarung ausführlicher verstanden, die jedoch nicht als die Offenbarung auf die spezifischen Ausführungsformen beschränkend aufgefasst werden sollten, sondern lediglich zur Erläuterung und zum Verständnis dienen.
    • 1 veranschaulicht eine Vorrichtung mit Rekonfigurations-Phasenregelkreis (PLL) im Einklang mit einigen Ausführungsformen.
    • 2 veranschaulicht die Vorrichtung von 1 in einer Schnellstartkonfiguration im Einklang mit einigen Ausführungsformen.
    • 3 veranschaulicht die Vorrichtung von 1 in einer Frequenzsynthesekonfiguration im Einklang mit einigen Ausführungsformen.
    • 4 veranschaulicht die Vorrichtung aus 1 mit Resonanzdetektor im Einklang mit einigen Ausführungsformen.
    • 5 veranschaulicht eine grafische Darstellung, die ein Timing-Diagramm der Vorrichtung von 4 zeigt, im Einklang mit einigen Ausführungsformen.
    • 6 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Vorrichtung zum Schnellstart eines PLL im Einklang mit einigen Ausführungsformen der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In einigen Ausführungsformen werden eine Vorrichtung und ein Verfahren zum Rekonfigurieren einer existierenden Phasenregelkreis (PLL)-Schaltung mit niedrigem Jitter zum Schnellstart während des Systemaufweckens bereitgestellt. In einigen Ausführungsformen wird der PLL zur Frequenzsynthese oder zur Frequenzkompensation in MEMS, FBAR verwendet. Die meisten Hochleistungsanwendungen umfassen einen rauscharmen, auf einem spannungsgesteuerten LC-Oszillator (VCO) basierenden PLL, um einen Takt mit geringem Jitter zu erzeugen. Manche Anwendungen verwenden auch einen Ringoszillator-basierten VCO, um die Fläche auf Kosten einer höheren Leistung zu reduzieren, aber eine solche Anwendung setzt typischerweise eine Frequenzkalibrierungs- oder -verfolgungsschaltung ein, um eine schnellere oder robuste Phasenverriegelung zu erreichen. Während des Systemstarts wird ein Rückkopplungspfad des PLL getrennt, um die VCO-Frequenz unabhängig zu steuern. Dieser unabhängig gesteuerte VCO injiziert dann Energie in einen Resonator (z. B. einen Quarzoszillator) zum schnellen Starten des Resonators. Sobald eine Resonanzfrequenz des Resonators detektiert wird und sich eine Oszillation in dem Resonator aufbaut, wird eine VCO-Steuerspannung gespeichert. Die PLL-Rückkopplung wird dann wiederhergestellt, und die gespeicherte VCO-Steuerspannung wird angelegt, um eine Phasenverriegelungsoperation durchzuführen. Da die PLL-Steuerspannung bereits auf den gewünschten Arbeitspunkt eingestellt ist, ist die PLL-Verriegelungszeit sehr klein.
  • In einigen Ausführungsformen umfasst die Vorrichtung einen Resonator und einen Phasenregelkreis (PLL), der mit dem Resonator gekoppelt ist. In einigen Ausführungsformen umfasst die Vorrichtung mehrere Schalter zum Betreiben des PLL in einem offenen Regelkreis während einer Konfigurationsphase, um eine Zieloszillationsfrequenzeinstellung des PLL zu ermitteln, wobei der offene Regelkreis des PLL mit dem Resonator gekoppelt ist. In einigen Ausführungsformen umfasst der Resonator einen Oszillator, der mit einem Inverter gekoppelt ist, wobei ein Ausgang des Oszillators ein Referenztakt ist, der dem PLL über einen ersten Schalter der Vielzahl von Schaltern bereitgestellt wird. In einigen Ausführungsformen ist der Oszillator des Resonators ein Quarzoszillator. In einigen Ausführungsformen umfasst die Vorrichtung Logik zum Öffnen des ersten Schalters während der Konfigurationsphase. In einigen Ausführungsformen erzeugt die Vorrichtung eine Oszillationsfrequenzeinstellung für einen Oszillator des PLL während der Konfigurationsphase, wobei die Oszillationsfrequenzeinstellung über einen zweiten Schalter der Vielzahl von Schaltern bereitgestellt wird. In einigen Ausführungsformen umfasst die Vorrichtung einen dritten Schalter, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch einen Betrieb mit geschlossenem Regelkreis des PLL erzeugt wird, wobei der dritte Schalter zu der Vielzahl von Schaltern gehört. In einigen Ausführungsformen bewirkt die Vielzahl von Schaltern, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet. In einigen Ausführungsformen ist der Oszillator des PLL einer von Folgendem: ein spannungsgesteuerter Oszillator, ein LC-Tank-basierter Oszillator oder ein digital gesteuerter Oszillator. In einigen Ausführungsformen umfasst die Vorrichtung einen Resonanzdetektor zum Überwachen eines Ausgangs des Resonators und zum Detektieren einer Impedanzänderung des Resonators. In einigen Ausführungsformen soll der Resonanzdetektor bewirken, dass die Vielzahl von Schaltern den PLL in einem geschlossenen Regelkreis betreibt, nachdem die Impedanzänderung des Resonators detektiert wurde. In einigen Ausführungsformen ist der PLL ein analoger PLL, ein digitaler PLL, ein Mischsignal-PLL oder ein LC-PLL. In einigen Ausführungsformen wird ein Ausgang des PLL als ein Eingangstakt für einen anderen PLL verwendet.
  • Es gibt viele technische Effekte der verschiedenen Ausführungsformen. Zum Beispiel reduziert dieser rekonfigurierbare PLL oder die Taktarchitektur nicht nur die Hardware-Kosten und die Systemstartzeit, sondern bewirkt auch eine erhebliche Einsparung des Aufwands für Design, Validierung und manuelle Kalibrierung oder des Testaufwands. Die Vorrichtung und das Verfahren verschiedener Ausführungsformen führen zu einem schnelleren und effizienteren Starten eines PLL ohne Kalibrierung. Verschiedene Ausführungsformen verwenden einen rauscharmen VCO innerhalb eines Hochleistungs-PLL wieder und sind daher in der Lage, höhere Energie mit der präzisen Resonanzfrequenz zu injizieren. Für einen LC-Oszillator-basierten PLL ist eine Frequenzvariation viel geringer (z. B. weniger als ± 5%) mit Prozess, Spannung und Temperatur (PVT) im Vergleich zu einem Nicht-LC-Oszillator-basierten PLL. Jede Schnellstartschaltung kann diese kleine Variation leicht berücksichtigen. Obwohl die Frequenz für einen Ringoszillator-PLL um beispielsweise ± 30% gegenüber PVT variieren kann, setzt der PLL typischerweise irgendeine Art von Kalibrations- oder Frequenzabstimmungsmechanismus für robuste Phasenverriegelung ein, die ebenfalls wiederverwendet werden kann.
  • Verschiedene Ausführungsformen führen zu einem geringeren Design-, Validierungs- und Kalibrierungs- oder Testaufwand. Dies liegt darin begründet, dass die Wiederverwendung des VCO innerhalb des PLL zum Schnellstart des PLL den Design- und Validierungsaufwand erheblich reduziert. Die Ausführungsformen eliminieren auch die Anforderung einer Oszillatorfrequenzkalibrierung, was den Chiptest vereinfacht. Die Vorrichtung verschiedener Ausführungsformen führt zu einem insgesamt kleineren Formfaktor im Vergleich zu anderen Techniken, die zum schnellen PLL-Aufwecken verwendet werden (wie z.B. Kalibrierungs- oder Testtechniken). Die Vorrichtung mancher Ausführungsformen reduziert eine Gesamtchipfläche durch Wiederverwenden derselben Hardware für zwei Operationen-Frequenzsynthese und schneller Quarz-/Resonatorstart. Andere technische Auswirkungen werden anhand der verschiedenen Figuren und Ausführungsformen ersichtlich.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten besprochen, um eine ausführlichere Erläuterung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Es wird jedoch für einen Fachmann offensichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten umgesetzt werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform anstatt im Detail gezeigt, um zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung verdeckt werden.
  • Beachten Sie, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale durch Linien repräsentiert sind. Manche Linien können dicker sein, um mehr konstituierende Signalpfade anzugeben, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Solche Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein leichteres Verständnis einer Schaltung oder einer logischen Einheit zu erleichtern. Ein beliebiges repräsentiertes Signal kann, wie durch Gestaltungsbedürfnisse oder Präferenzen vorgegeben, tatsächlich ein oder mehrere Signale umfassen, die sich in beide Richtungen bewegen können und mit einem beliebigen geeigneten Typ von Signalschema implementiert werden können.
  • 1 veranschaulicht eine Vorrichtung 100 mit Rekonfigurations-Phasenregelkreis (PLL) im Einklang mit einigen Ausführungsformen. Die Vorrichtung 100 weist einen Resonator 101, einen PLL 102 und einen Chirp-Generator (Gen.) 103 sowie einen Resonanzdetektor 104 auf. In einigen Ausführungsformen umfasst der Resonator 101 einen Oszillator 101a (z. B. Quarzoszillator) und einen Inverter 101b, die wie gezeigt gekoppelt sind. Der Oszillator 101a und der Inverter 101b bilden zusammen ein Symbol eines Resonatortreibers. Eine andere symbolische Ansicht (hier nicht gezeigt) ist ein Pierce-Symbol. Der Ausgang des Resonators 101 ist ein Referenztakt (RefClk). In einigen Ausführungsformen befindet sich der Resonatortreiber 101 außerhalb des Chips. In einigen Ausführungsformen befindet sich der Resonatortreiber 101 auf einem Gehäuse, aber außerhalb des Chips. In einigen Ausführungsformen befindet sich der Resonatortreiber 101 auf dem Chip. In einigen Ausführungsformen umfasst der PLL 102 einen Referenztaktpuffer 102a, einen Phasendetektor (PD) 102b, ein Filter 102c, einen Oszillator 102d, einen Teiler 102e, einen Puffer 102f, die Schalter sw1, sw2 und sw3. Der Schalter sw1 wird durch ENchirp gesteuert. Der Schalter sw2 wird durch ENchirp gesteuert. Der Schalter sw3 wird durch ENchirp gesteuert. Der PD 102b kann ein Phasenfrequenzdetektor (PFD) sein, der Phase und Frequenz des RefClk im Vergleich zu einem Rückkopplungstakt (FbClk) detektiert. Der Ausgang des PD 102b oder PFD ist ein Aufwärts-(Up)- und/oder Abwärts-(Dn)-Signal. Das Up- und/oder Dn-Signal wird durch das Filter 102c gefiltert. Das Filter 102c ist ein Tiefpassfilter, das eine resistive Vorrichtung und eine kapazitive Vorrichtung umfasst. Der Ausgang des Filters 102c ist eine analoge Steuerspannung Vctrl, die eine Oszillationsfrequenz des Oszillators 102d steuert. In verschiedenen Ausführungsformen ist der Oszillator 102d ein spannungsgesteuerter Oszillator (VCO). Der Ausgang des Oszillators 102d ist VCOOut, das ein Takt ist, der durch den Teiler 102e geteilt wird. Der Teiler 102e kann ein ganzzahliger Teiler oder ein fraktionaler Teiler sein, der eine Frequenz VCOOut teilt und den Rückkopplungstakt FbClk erzeugt. Der Teiler 102e teilt durch ein Teilerverhältnis ‚N‘, das eine Ganzzahl oder ein Bruch sein kann. Falls der PLL 102 Teil einer Frequenzkompensationsschaltung ist (z. B. für MEMs oder FBAR-basierte Resonatoren), ermittelt ein Temperatursensor einen Wert von ‚N‘.
  • Obwohl die Ausführungsformen unter Bezugnahme auf einen analogen PLL beschrieben sind, kann der PLL 102a ein beliebiger geeigneter PLL sein, wie etwa ein LC-PLL, ein digitaler PLL oder ein Mischsignal-PLL. In einigen Ausführungsformen ist der Oszillator 102d ein LC-Tank-Oszillator. In einigen Ausführungsformen ist der Oszillator 102d ein digital gesteuerter Oszillator. In einigen Ausführungsformen wird das Filter 102c durch ein digitales Filter ersetzt, das feine und/oder grobe digitale Codes erzeugt, um eine Oszillationsfrequenz des Oszillators 102d zu steuern. In einigen Ausführungsformen wird der PD 102b durch einen Zeit-Digital-Wandler (TDC) ersetzt, der einen digitalen Strom erzeugt, der eine Phasendifferenz zwischen RefClk und FbClk repräsentiert. In einigen Ausführungsformen kann der PD 102b auch ein Abtastschalter sein, der eine Ausgangsspannung proportional zu der Eingangsphasendifferenz erzeugt. In verschiedenen Ausführungsformen erzeugt der Chirp-Generator 103 Vchirp, die als Vctrl während des Schnellstarts des PLL 102 bereitgestellt wird. In der Frequenzsynthesekonfiguration des PLL 102 wird Vchirp nicht mehr als Vctri bereitgestellt. In einigen Ausführungsformen wird die Resonanzfrequenz durch den Resonanzdetektor 104 durchsucht, der eine Impedanzänderung des Resonators detektiert. Sobald die frequenzgeteilte Ausgabe des Oszillators 102d mit der Resonatorreihen-Resonanzfrequenz übereinstimmt, gibt es eine signifikante Änderung der Resonatorimpedanz.
  • 2 veranschaulicht die Vorrichtung von 1 in der Schnellstartkonfiguration 200 im Einklang mit einigen Ausführungsformen. Während des Systemaufweckens gilt ENchirp=1 und ein Spannungs-Chirp (Vchirp) wird an die Steuerspannung (Vctr) des Oszillators 102d angelegt, indem der PLL-Rückkopplungspfad unterbrochen wird. Der Ausgang VCOOut des Oszillators 102d wird durch den Teiler 102e geteilt und über den Puffer 103f an den Resonator 101 angelegt, um nach einer Resonanzfrequenz zu suchen. In einigen Ausführungsformen wird die Resonanzfrequenz durch den Resonanzdetektor 104 durchsucht, der eine Impedanzänderung des Resonators detektiert. Sobald die frequenzgeteilte Ausgabe des Oszillators 102d mit der Resonatorreihen-Resonanzfrequenz übereinstimmt, gibt es eine signifikante Änderung der Resonatorimpedanz. Der Resonanzdetektor 104 verwendet diese Informationen, um die Resonanzfrequenz zu detektieren, und der Oszillator 102d startet das Injizieren von Energie bei der Resonanzfrequenz, indem Vchirp auf dem detektierten Wert gehalten wird.
  • 3 veranschaulicht die Vorrichtung von 1 in der Frequenzsynthesekonfiguration 300 im Einklang mit einigen Ausführungsformen. Sobald der Oszillator 102d beginnt, Energie mit der Resonanzfrequenz zu injizieren, indem Vchirp auf dem detektierten Wert gehalten wird, wird ENchirp 0, was den Chirp-Generator 103 deaktiviert und den PLL-Rückkopplungspfad aktiviert. Da Vctr bereits auf seinen gewünschten Wert gesetzt ist, wird der PLL 102 viel schneller verriegelt. Die PLL-Phasenverriegelung und die Amplituden- und/oder Frequenzeinschwingung des Resonators 101 können im Einklang mit einigen Ausführungsformen gleichzeitig stattfinden, um die Gesamtsystemstartzeit zu minimieren.
  • 4 veranschaulicht eine Schaltung 400 mit der Vorrichtung aus 1 und mit einem Resonanzdetektor im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen umfasst der Resonanzdetektor 104 einen Spitzendetektor 104a, einen Komparator 104b und eine Logik 104c. In einigen Ausführungsformen überwacht der Spitzendetektor 104a die Oszillatoramplitude von RefClk von dem Resonator 101 und ermittelt eine Impedanzänderung des Resonators 101. Sobald die Impedanzänderung von RefClk detektiert wird, erfährt der Spitzendetektor 104a einen Spannungsabfall in Env. Env wird mit einer Referenz Vref verglichen (die durch eine beliebige geeignete Quelle erzeugt werden kann). Der Resonanzdetektor 104 verwendet diese Informationen, um die Resonanzfrequenz zu detektieren, und der Oszillator 102d startet das Injizieren von Energie bei der Resonanzfrequenz, indem Vchirp auf dem detektierten Wert gehalten wird. Beim Detektieren des Impulses Env ändert die Logik 104c die Polarität von ENchirp (in einigen Fällen nach einer gewissen Wartezeit). Sobald der Oszillator 102d beginnt, Energie mit der Resonanzfrequenz zu injizieren, indem Vchirp auf dem detektierten Wert gehalten wird, wird ENchirp 0, was den Chirp-Generator 103 deaktiviert und den PLL-Rückkopplungspfad aktiviert. In verschiedenen Ausführungsformen ändert ENchirp möglicherweise nicht unmittelbar nach der Resonanzdetektion seine Polarität, und es kann ein Filter oder eine Wartezeit geben, um sicherzustellen, dass kein Glitch im ENchirp vorhanden ist. Da Vctr bereits auf seinen gewünschten Wert gesetzt ist, wird der PLL 102 viel schneller verriegelt. In einigen Ausführungsformen erzeugt die Logik 104c auch ein Boost-Signal, um die Ansteuerungsstärke des Puffers 103f zu erhöhen, wenn Env aktiviert ist (z. B. wenn die Impedanzänderung detektiert wird). Das Boost-Signal wird aktiviert, um eine Stärke des Puffers 103f für eine Hochstrominjektion für eine feste Dauer zu erhöhen. Nachdem der Boost deaktiviert wurde (z. B. Null wird) und nachdem der Chirp-Detektor deaktiviert wurde (z. B. ENchirp wird Null), startet der Betrieb des PLL 102 im Einklang mit einigen Ausführungsformen.
  • 5 veranschaulicht eine grafische Darstellung 500, die ein Timing-Diagramm der Vorrichtung von 4 zeigt, im Einklang mit einigen Ausführungsformen. Wie aus der grafischen Darstellung 500 ersichtlich, startet der VCO 102d mit einer höheren Frequenz als der gewünschte Wert und wird allmählich um die Chirp-Spannung Vchirp reduziert. Sobald die Resonanz detektiert wird, wird Vchirp konstant gehalten, und gleichzeitig wird auch die Ansteuerungsstärke erhöht, um eine hohe Injektionsenergie in den Resonator bereitzustellen. Nach einiger Zeit wird die Injektion deaktiviert, und der PLL 102 wird aktiviert. Da der PLL 102 mit einer vordefinierten Steuerspannung (Vctr) startet, die nahe dem gewünschten Wert liegt, ist die Verriegelungszeit klein. Tatsächlich kann der PLL 102 im Einklang mit verschiedenen Ausführungsformen eine Verriegelung erreichen, selbst bevor die Resonatoramplitude und - frequenz einen stationären Zustand erreichen.
  • 6 veranschaulicht eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Vorrichtung zum Schnellstart eines PLL im Einklang mit einigen Ausführungsformen der Offenbarung. Es wird darauf hingewiesen, dass jene Elemente aus 6, die die gleichen Bezugsziffern (oder Bezeichnungen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige ähnliche Weise wie jene beschriebene arbeiten oder funktionieren können, aber nicht darauf beschränkt sind. Beliebige der Blöcke können hier die Vorrichtung zum Schnellstart eines PLL beinhalten. In einigen Ausführungsformen stellt die Vorrichtung eine Schnellstarttechnik bereit, die die PLL-Schaltung rekonfiguriert, die typischerweise in einem beliebigen Systemblock im Anschluss an einen Resonatortreiber vorhanden ist, der eine Frequenzsynthese oder -kompensation durchführt. Die Wiederverwendung eines Oszillators innerhalb des PLL zum Schnellstart führt einige Vorteile ein, wie etwa schnelleres Starten durch genaues Injizieren von Energie bei Resonanz sowie schnellere PLL-Verriegelung, beseitigt den Design- und Kalibrierungsaufwand und kleineren Formfaktor.
  • In einigen Ausführungsformen repräsentiert die Vorrichtung 5500 eine geeignete Rechenvorrichtung, wie etwa ein Rechentablett, ein Mobiltelefon oder Smartphone, einen Laptop, einen Desktop, eine Internet-of-Things (IoT)-Vorrichtung, einen Server, eine tragbare Vorrichtung, eine Set-Top-Box, ein drahtloses E-Lesegerät oder dergleichen. Es versteht sich, dass gewisse Komponenten allgemein gezeigt sind und nicht alle Komponenten einer solchen Vorrichtung in der Vorrichtung 5500 gezeigt sind.
  • In einem Beispiel weist die Vorrichtung 5500 ein SoC (System-on-Chip) 5501 auf. Eine beispielhafte Grenze des SoC 5501 ist unter Verwendung gepunkteter Linien in 6 veranschaulicht, wobei manche beispielhaften Komponenten als in dem SoC 5501 enthalten veranschaulicht sind - jedoch kann das SoC 5501 beliebige geeignete Komponenten der Vorrichtung 5500 beinhalten.
  • In einigen Ausführungsformen weist die Vorrichtung 5500 einen Prozessor 5504 auf. Der Prozessor 5504 kann eine oder mehrere physische Vorrichtungen beinhalten, wie etwa Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen, Verarbeitungskerne oder andere Verarbeitungsimplementierungen, wie etwa aufgeteilte Kombinationen mehrerer Rechen-, Grafik-, Beschleuniger-, E/A- und/oder anderer Verarbeitungschips. Die Verarbeitungsoperationen, die durch den Prozessor 5504 durchgeführt werden, beinhalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der Anwendungen und/oder Gerätefunktionen ausgeführt werden. Die Verarbeitungsoperationen beinhalten Operationen in Bezug auf E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen in Bezug auf Leistungsmanagement, Operationen in Bezug auf das Verbinden der Rechenvorrichtung 5500 mit einer anderen Vorrichtung und/oder dergleichen. Die Verarbeitungsoperationen können auch Operationen in Bezug auf Audio-E/A und/oder Anzeige-E/A beinhalten.
  • In einigen Ausführungsformen weist der Prozessor 5504 mehrere Verarbeitungskerne (auch als Kerne bezeichnet) 5508a, 5508b, 5508c auf. Obwohl in 6 lediglich drei Kerne 5508a, 5508b, 5508c veranschaulicht sind, kann der Prozessor 5504 eine beliebige andere geeignete Anzahl von Verarbeitungskernen, z. B. zehn oder sogar hunderte von Verarbeitungskernen beinhalten. Die Prozessorkerne 5508a, 5508b, 5508c können auf einem einzigen Chip einer integrierten Schaltung (IC) implementiert sein. Darüber hinaus kann der Chip einen oder mehrere gemeinsam genutzte und/oder private Caches, Busse oder Zwischenverbindungen, Grafik- und/oder Speichersteuerungen oder andere Komponenten beinhalten.
  • In einigen Ausführungsformen weist der Prozessor 5504 den Cache 5506 auf. In einem Beispiel können Abschnitte des Caches 5506 individuellen Kernen 5508 zugeordnet sein (z. B. ein erster Abschnitt des Caches 5506, der dem Kern 5508a zugeordnet ist, ein zweiter Abschnitt des Caches 5506, der dem Kern 5508b zugeordnet ist und so weiter). In einem Beispiel können ein oder mehrere Abschnitte des Caches 5506 von zwei oder mehr der Kerne 5508 gemeinsam genutzt werden. Der Cache 5506 kann in verschiedene Ebenen aufgeteilt sein, z. B. Level 1 (L1)-Cache, Level 2 (L2)-Cache, Level 3 (L3)-Cache usw.
  • In einigen Ausführungsformen kann der Prozessorkern 5504 eine Abrufeinheit zum Abrufen von Anweisungen (einschließlich Anweisungen mit bedingten Verzweigungen) zur Ausführung durch den Kern 5504 beinhalten. Die Anweisungen können aus beliebigen Speichervorrichtungen, wie etwa dem Speicher 5530, abgerufen werden. Der Prozessorkern 5504 kann auch eine Decodiereinheit zum Decodieren des abgerufenen Befehls beinhalten. Beispielsweise kann die Decodiereinheit den abgerufenen Befehl in mehrere Mikrooperationen decodieren. Der Prozessorkern 5504 kann eine Planungseinheit zum Durchführen verschiedener Operationen beinhalten, die mit dem Speichern decodierter Anweisungen assoziiert sind. Zum Beispiel kann die Planungseinheit Daten von der Decodiereinheit halten, bis die Befehle versandbereit sind, z. B. bis alle Quellwerte eines decodierten Befehls verfügbar werden. In einer Ausführungsform kann die Planungseinheit decodierte Anweisungen planen und/oder an eine Ausführungseinheit zur Ausführung ausgeben (oder absenden).
  • Die Ausführungseinheit kann die versandten Befehle ausführen, nachdem sie decodiert (z. B. durch die Decodiereinheit) und versandt (z. B. durch die Planungseinheit) wurden. In einer Ausführungsform kann die Ausführungseinheit mehr als eine Ausführungseinheit (wie etwa eine Bildgebungsberechnungseinheit, eine Grafikberechnungseinheit, eine Allzweckberechnungseinheit usw.) beinhalten. Die Ausführungseinheit kann auch verschiedene arithmetische Operationen durchführen, wie etwa Addition, Subtraktion, Multiplikation und/oder Division, und kann eine oder mehrere arithmetische Logikeinheiten (ALUs) beinhalten. In einer Ausführungsform kann ein (nicht gezeigter) Coprozessor verschiedene arithmetische Operationen in Verbindung mit der Ausführungseinheit durchführen.
  • Ferner kann die Ausführungseinheit Anweisungen außerhalb der Reihenfolge ausführen. Daher kann der Prozessorkern 5504 in einer Ausführungsform ein Out-of-Order-Prozessorkern sein. Der Prozessorkern 5504 kann auch eine Rückzugseinheit beinhalten. Die Rückzugseinheit kann ausgeführte Anweisungen zurückziehen, nachdem sie festgeschrieben wurden. In einer Ausführungsform kann das Zurückziehen der ausgeführten Anweisungen dazu führen, dass der Prozessorzustand von der Ausführung der Anweisungen festgeschrieben wird, physische Register, die von den Anweisungen verwendet werden, freigegeben werden usw. Der Prozessorkern 5504 kann auch eine Buseinheit beinhalten, um eine Kommunikation zwischen Komponenten des Prozessorkerns 5504 und anderen Komponenten über einen oder mehrere Busse zu ermöglichen. Der Prozessorkern 5504 kann auch ein oder mehrere Register aufweisen, um Daten zu speichern, auf die von verschiedenen Komponenten des Kerns 5504 zugegriffen wird (wie etwa Werte, die mit zugewiesenen App-Prioritäten und/oder Subsystemzuständen (Modi) assoziiert sind).
  • In einigen Ausführungsformen weist die Vorrichtung 5500 Konnektivitätsschaltungen 5531 auf. Beispielsweise beinhalten die Konnektivitätsschaltungen 5531 Hardware-Vorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikations-Hardware) und/oder Software-Komponenten (z. B. Treiber, Protokollstapel), z. B. um der Vorrichtung 5500 zu ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Vorrichtung 5500 kann von den externen Vorrichtungen, wie etwa anderen Rechenvorrichtungen, Drahtloszugangspunkten oder Basisstationen usw., getrennt sein.
  • In einem Beispiel können die Konnektivitätsschaltungen 5531 mehrere unterschiedliche Arten von Konnektivität beinhalten. Zur Verallgemeinerung können die Konnektivitätsschaltungen 5531 Zellular-Konnektivitätsschaltungen, Drahtlos-Konnektivitätsschaltungen usw. beinhalten. Zellular-Konnektivitätsschaltungen der Konnektivitätsschaltungen 5531 beziehen sich allgemein auf Zellularnetzkonnektivität, die durch Drahtlosträger bereitgestellt wird, wie etwa über GSM (Global System for Mobile Communications) oder Variationen oder Ableitungen, CDMA (Code Division Multiple Access) oder Variationen oder Ableitungen, TDM (Time Division Multiplexing) oder Variationen oder Ableitungen bereitgestellt wird, UMTS (3rd Generation Partnership Project)-System (UMTS: Universal Mobile Telecommunications Systems) oder Variationen oder Ableitungen, LTE (3rd Generation Partnership Project)-System oder Variationen oder Ableitungen, LTE (3GPP Long Term Evolution)-System oder Variationen oder Ableitungen, Drahtlossystem der fünften Generation (5G) oder Variationen oder Ableitungen, ein 5G-Mobilnetzsystem oder Variationen oder Ableitungen, ein 5G-New-Radio (NR)-System oder Variationen oder Ableitungen oder andere zelluläre Dienststandards. Drahtlose Konnektivitätsschaltungen (oder drahtlose Schnittstelle) der Konnektivitätsschaltungen 5531 beziehen sich auf drahtlose Konnektivität, die nicht zellulär ist, und können persönliche Netze (wie etwa Bluetooth, Nahfeld usw.), lokale Netze (wie etwa Wi-Fi) und/oder Weitbereichsnetze (wie etwa WiMax) und/oder andere drahtlose Kommunikation beinhalten. In einem Beispiel können die Konnektivitätsschaltungen 5531 eine Netzwerkschnittstelle, wie z. B. eine drahtgebundene oder drahtlose Schnittstelle, beinhalten, so dass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen persönlichen digitalen Assistenten, integriert werden kann.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 einen Control-Hub 5532, der Hardware-Vorrichtungen und/oder Software-Komponenten in Bezug auf eine Interaktion mit einer oder mehreren E/A-Vorrichtungen repräsentiert. Der Prozessor 5504 kann zum Beispiel mit einem Display 5522 und/oder einer oder mehreren Peripherievorrichtungen 5524 und/oder Speichervorrichtungen 5528 und/oder einer oder mehreren anderen externen Vorrichtungen 5529 usw. über den Control-Hub 5532 kommunizieren. Der Control-Hub 5532 kann ein Chipsatz, ein Plattform-Control-Hub (PCH) und/oder dergleichen sein.
  • Der Control-Hub 5532 veranschaulicht zum Beispiel einen oder mehrere Verbindungspunkte für zusätzliche Vorrichtungen, die mit der Vorrichtung 5500 verbunden sind, über die ein Benutzer z. B. mit dem System interagieren könnte. Vorrichtungen (z. B. Vorrichtungen 5529), die an der Vorrichtung 5500 angebracht werden können, beinhalten zum Beispiel Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Audiovorrichtungen, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Keypad-Vorrichtungen oder andere E/A-Vorrichtungen zur Verwendung mit spezifischen Anwendungen, wie etwa Kartenlesegeräten oder anderen Vorrichtungen.
  • Wie oben erwähnt, kann der Control-Hub 5532 mit Audio-Vorrichtungen, dem Display 5522 usw. interagieren. Beispielsweise kann eine Eingabe durch ein Mikrofon oder eine andere Audiovorrichtung eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Vorrichtung 5500 bereitstellen. Zusätzlich dazu kann eine Audioausgabe anstelle oder zusätzlich zu einer Anzeigeausgabe bereitgestellt werden. Falls das Display 5522 einen Touchscreen beinhaltet, agiert das Display 5522 bei einem anderen Beispiel auch als eine Eingabevorrichtung, die wenigstens teilweise durch den Control-Hub 5532 verwaltet werden kann. Es können auch zusätzliche Tasten oder Schalter auf der Rechenvorrichtung 5500 vorhanden sein, um E/A-Funktionen bereitzustellen, die von dem Control-Hub 5532 verwaltet werden. In einer Ausführungsform verwaltet der Control-Hub 5532 Vorrichtungen, wie etwa Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren, oder andere Hardware, die in der Vorrichtung 5500 enthalten sein kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sowie Bereitstellen einer Umgebungseingabe an das System sein, um seine Operationen zu beeinflussen (wie etwa Filtern auf Rauschen, Anpassen von Anzeigen zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • In einigen Ausführungsformen kann der Control-Hub 5532 mit verschiedenen Vorrichtungen unter Verwendung eines beliebigen geeigneten Kommunikationsprotokolls z. B. PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus), Thunderbolt, High Definition Multimedia Interface (HDMI), Firewire usw. gekoppelt werden.
  • In einigen Ausführungsformen repräsentiert das Display 5522 Hardware- (z. B. Anzeigevorrichtungen) und Software- (z. B. Treiber)-Komponenten, die eine visuelle und/oder taktile Anzeige für einen Benutzer bereitstellen, um mit der Vorrichtung 5500 zu interagieren. Das Display 5522 kann eine Anzeigeschnittstelle, einen Anzeigebildschirm und/oder eine Hardware-Vorrichtung beinhalten, die verwendet werden, um einem Benutzer eine Anzeige bereitzustellen. In einigen Ausführungsformen beinhaltet das Display 5522 eine Touchscreen-(oder Touchpad)-Vorrichtung, die einem Benutzer sowohl eine Ausgabe als auch eine Eingabe bereitstellt. In einem Beispiel kann das Display 5522 direkt mit dem Prozessor 5504 kommunizieren. Das Display 5522 kann eine oder mehrere einer internen Anzeigevorrichtung, wie in einer mobilen elektronischen Vorrichtung oder einer Laptop-Vorrichtung, oder einer externen Anzeigevorrichtung sein, die über eine Anzeigeschnittstelle (z. B. DisplayPort usw.) angebracht ist. In einer Ausführungsform kann das Display 5522 ein Head-Mounted-Display (HMD) sein, wie etwa eine stereoskopische Anzeigevorrichtung zur Verwendung in Virtual-Reality (VR)-Anwendungen oder Augmented Reality (AR)-Anwendungen.
  • In einigen Ausführungsformen, und obwohl dies in der Figur nicht veranschaulicht ist, kann die Vorrichtung 5500 zusätzlich zu dem Prozessor (oder anstelle des Prozessors) 5504 eine Grafikverarbeitungseinheit (GPU) beinhalten, die einen oder mehrere Grafikverarbeitungskerne umfasst, die einen oder mehrere Aspekte des Anzeigens von Inhalten auf dem Display 5522 steuern können.
  • Der Control-Hub 5532 (oder der Plattform-Control-Hub) kann Hardware-Schnittstellen und -Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel) beinhalten, um Peripherieverbindungen z. B. mit Peripherievorrichtungen 5524 herzustellen.
  • Es versteht sich, dass die Vorrichtung 5500 sowohl eine Peripherievorrichtung zu anderen Rechenvorrichtungen sein könnte als auch Peripherievorrichtungen aufweisen könnte, die damit verbunden sind. Die Vorrichtung 5500 kann einen „Docking“-Verbinder zum Verbinden mit anderen Rechenvorrichtungen zu Zwecken, wie etwa Verwalten (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalten auf der Vorrichtung 5500, aufweisen. Zusätzlich dazu kann ein Docking-Verbinder ermöglichen, dass die Vorrichtung 5500 mit gewissen Peripheriegeräten verbindet wird, die ermöglichen, dass die Rechenvorrichtung 5500 eine Inhaltsausgabe steuert, zum Beispiel zu audiovisuellen oder anderen Systemen.
  • Zusätzlich zu einem proprietären Docking-Verbinder oder einer anderen proprietären Verbindungs-Hardware kann die Vorrichtung 5500 Peripherieverbindungen über gemeinsame oder standardbasierte Verbinder herstellen. Gängige Typen können einen Universal Serial Bus (USB)-Verbinder (der eine beliebige einer Anzahl verschiedener Hardware-Schnittstellen beinhalten kann), DisplayPort einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen beinhalten.
  • In einigen Ausführungsformen können die Konnektivitätsschaltungen 5531 mit dem Control-Hub 5532 verbunden sein, z. B. zusätzlich zu oder anstelle einer direkten Verbindung mit dem Prozessor 5504. In einigen Ausführungsformen kann das Display 5522 mit dem Control-Hub 5532 verbunden sein, z. B. zusätzlich zu oder anstelle einer direkten Verbindung mit dem Prozessor 5504.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 einen Speicher 5530, der über die Speicherschnittstelle 5534 mit dem Prozessor 5504 gekoppelt ist. Der Speicher 5530 weist Speichervorrichtungen zum Speichern von Informationen in der Vorrichtung 5500 auf.
  • In einigen Ausführungsformen beinhaltet der Speicher 5530 eine Vorrichtung zum Beibehalten einer stabilen Taktung, wie unter Bezugnahme auf verschiedene Ausführungsformen beschrieben. Der Speicher kann nichtflüchtige (Zustand ändert sich nicht, wenn die Stromversorgung der Speichervorrichtung unterbrochen wird) und/oder flüchtige (Zustand ist unbestimmt, wenn die Stromversorgung der Speichervorrichtung unterbrochen wird) Speichervorrichtungen beinhalten. Die Speichervorrichtung 5530 kann eine dynamische Direktzugriffsspeicher (DRAM)-Vorrichtung, eine statische Direktzugriffsspeicher (SRAM)-Vorrichtung, eine Flash-Speichervorrichtung, eine Phasenwechsel-Speichervorrichtung oder eine andere Speichervorrichtung sein, die eine geeignete Leistungsfähigkeit aufweist, um als Prozessspeicher zu dienen. In einer Ausführungsform kann der Speicher 5530 als Systemspeicher für die Vorrichtung 5500 arbeiten, um Daten und Anweisungen zur Verwendung zu speichern, wenn der eine oder die mehreren Prozessoren 5504 eine Anwendung oder einen Prozess ausführen. Der Speicher 5530 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (ob langfristig oder temporär) in Bezug auf die Ausführung der Anwendungen und Funktionen der Vorrichtung 5500 speichern.
  • Elemente verschiedener Ausführungsformen und Beispiele sind auch als ein maschinenlesbares Medium (z. B. Speicher 5530) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Implementieren beliebiger anderer hier besprochener Prozesse) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 5530) kann unter anderem Flash-Speicher, optische Platten, CD-ROMs, DVD-ROMS, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (PCM) oder andere Arten von maschinenlesbaren Medien, die zum Speichern elektronischer oder computerausführbarer Anweisungen geeignet sind, beinhalten. Beispielsweise können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernten Computer (z. B. einem Server) zu einem anfordernden Computer (z. B. einem Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. einem Modem oder einer Netzwerkverbindung) übertragen werden kann.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 Temperaturmessschaltungen 5540, z. B. zum Messen der Temperatur verschiedener Komponenten der Vorrichtung 5500. In einem Beispiel können die Temperaturmessschaltungen 5540 eingebettet oder an verschiedenen Komponenten gekoppelt oder angebracht sein, deren Temperatur gemessen und überwacht werden soll. Zum Beispiel können die Temperaturmessschaltungen 5540 die Temperatur eines oder mehrerer der Kerne 5508a, 5508b, 5508c, des Spannungsreglers 5514, des Speichers 5530, einer Hauptplatine des SoC 5501 und/oder einer beliebigen geeigneten Komponente der Vorrichtung 5500 messen. In einigen Ausführungsformen beinhalten die Temperaturmessschaltungen 5540 eine Low Power Hybrid Reverse (LPHR)-Bandlückenreferenz (BGR) und einen digitalen Temperatursensor (DTS), der einen Subschwellen-Metalloxid-Halbleiter (MOS)-Transistor und die PNP-parasitäre Bipolar Junction Transistor (BJT)-Vorrichtung nutzt, um eine Rückwärts-BGR zu bilden, die als die Basis für konfigurierbare BGR- oder DTS-Betriebsmodi dient. Die LPHR-Architektur verwendet kostengünstige MOS-Transistoren und die standardmäßige parasitäre PNP-Vorrichtung. Basierend auf einer Rückwärts-Bandlückenspannung kann die LPHR als eine konfigurierbare BGR arbeiten. Durch Vergleichen des konfigurierbaren BGR mit der skalierten Basis-Emitter-Spannung kann die Schaltung auch als ein DTS mit einer linearen Transferfunktion mit Einzeltemperaturtrimmung für eine hohe Genauigkeit arbeiten.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 Leistungsmessschaltungen 5542, z. B. zum Messen von Leistung, die durch eine oder mehrere Komponenten der Vorrichtung 5500 verbraucht wird. In einem Beispiel können die Leistungsmessschaltungen 5542 zusätzlich oder anstelle der Leistungsmessung auch Spannung und/oder Strom messen. In einem Beispiel können die Leistungsmessschaltungen 5542 eingebettet oder an verschiedenen Komponenten gekoppelt oder angebracht sein, deren Leistungs-, Spannungs- und/oder Stromverbrauch gemessen und überwacht werden sollen. Beispielsweise können die Leistungsmessschaltungen 5542 Leistung, Strom und/oder Spannung, die durch einen oder mehrere Spannungsregler 5514 geliefert werden, Leistung, die an das SoC 5501 geliefert wird, Leistung, die an die Vorrichtung 5500 geliefert wird, Leistung, die durch den Prozessor 5504 (oder eine beliebige andere Komponente) der Vorrichtung 5500 verbraucht wird usw. messen.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 einen oder mehrere Spannungsreglerschaltungen, die allgemein als Spannungsregler (VR) 5514 bezeichnet werden. Der VR 5514 erzeugt Signale mit geeigneten Spannungspegeln, die geliefert werden können, um beliebige geeignete Komponenten der Vorrichtung 5500 zu betreiben. Der VR 5514 ist nur als Beispiel dargestellt und liefert Signale an den Prozessor 5504 der Vorrichtung 5500. In einigen Ausführungsformen empfängt der VR 5514 ein oder mehrere Spannungsidentifizierungs-(VID)-Signale und erzeugt das Spannungssignal auf einem angemessenen Pegel basierend auf den VID-Signalen. Verschiedene Arten von VRs können für den VR 5514 genutzt werden. Der VR 5514 kann zum Beispiel einen „Buck“-VR, „Boost“-VR, eine Kombination von Buck- und Boost-VRs, Low Dropout (LDO)-Regler, DC-DC-Schaltregler, einen steuerungsbasierten DC-DC-Regler mit konstanter Einschaltdauer usw. beinhalten. Ein Buck-VR wird allgemein in Leistungslieferanwendungen verwendet, bei denen eine Eingangsspannung in einem Verhältnis, das kleiner als eins ist, in eine Ausgangsspannung transformiert werden muss. Der Boost-VR wird allgemein in Leistungslieferanwendungen verwendet, bei denen eine Eingangsspannung in einem Verhältnis, das größer als eins ist, in eine Ausgangsspannung transformiert werden muss. In einigen Ausführungsformen weist jeder Prozessorkern seinen eigenen VR auf, der durch die PCU 5510 a/b und/oder PMIC 5512 gesteuert wird. In einigen Ausführungsformen weist jeder Kern ein Netzwerk von verteilten LDOs auf, um eine effiziente Steuerung für Energieverwaltung bereitzustellen. Die LDOs können digital, analog oder eine Kombination von digitalen oder analogen LDOs sein. In einigen Ausführungsformen beinhaltet der VR 5514 eine Stromverfolgungsvorrichtung zum Messen eines Stroms durch die Stromversorgungsschiene(n).
  • In einigen Ausführungsformen beinhaltet der VR 5514 ein digitales Steuerschema zum Verwalten von Zuständen eines Proportional-Integral-Derivative (PID)-Filters (auch als digitaler Typ-III-Kompensator bekannt). Das digitale Steuerschema steuert den Integrator des PID-Filters, um eine nichtlineare Steuerung des Sättigens des Arbeitszyklus zu implementieren, während der der proportionale und der abgeleitete Term des PID auf 0 gesetzt werden, während der Integrator und seine internen Zustände (vorherige Werte oder Speicher) auf einen Arbeitszyklus gesetzt werden, der die Summe des aktuellen nominalen Arbeitszyklus plus einem deltaD ist. Das deltaD ist das maximale Arbeitszyklusinkrement, das zum Regeln eines Spannungsreglers von ICCmin auf ICCmax verwendet wird, und ist ein Konfigurationsregister, das nach Silizium gesetzt werden kann. Eine Zustandsmaschine bewegt sich von einem nichtlinearen All-ON-Zustand (der die Ausgangsspannung Vout zurück zu einem Regelfenster bringt) zu einem Arbeitszyklus mit offenem Regelkreis, der die Ausgangsspannung etwas höher als die erforderliche Referenzspannung Vref hält. Nach einer gewissen Periode in diesem Zustand des offenen Regelkreises bei dem befohlenen Arbeitszyklus fährt die Zustandsmaschine dann den Arbeitszykluswert des offenen Regelkreises herunter, bis die Ausgangsspannung nahe dem befohlenen Vref liegt. Von daher wird ein Ausgangsrattern an der Ausgangsversorgung von VR 5514 vollständig eliminiert (oder im Wesentlichen eliminiert) und es gibt lediglich einen einzigen Unterschwingungs-Übergang, der zu einer garantierten Vmin basierend auf einer Komparatorverzögerung und dem di/dt der Last mit der verfügbaren Ausgangsentkopplungskapazität führen könnte.
  • In einigen Ausführungsformen beinhaltet der VR 5514 eine separate Selbststartsteuerung, die ohne Sicherungs- und/oder Trimminformationen funktionsfähig ist. Die Selbststartsteuerung schützt den VR 5514 vor großen Einschaltströmen und Spannungsüberhöhungen, während sie in der Lage ist, einer variablen VID (Voltage Identification)-Referenzrampe zu folgen, die durch das System auferlegt wird. In einigen Ausführungsformen verwendet die Selbststartsteuerung einen Relaxationsoszillator, der in die Steuerung eingebaut ist, um die Schaltfrequenz des Abwärtswandlers einzustellen. Der Oszillator kann entweder unter Verwendung eines Takts oder einer Stromreferenz initialisiert werden, um nahe einer gewünschten Betriebsfrequenz zu sein. Der Ausgang des VR 5514 ist schwach mit dem Oszillator gekoppelt, um den Arbeitszyklus für den Betrieb mit geschlossenem Regelkreis einzustellen. Die Steuerung ist natürlich so vorgespannt, dass die Ausgangsspannung immer geringfügig höher als der Sollwert ist, wodurch die Notwendigkeit für beliebige Prozess-, Spannungs- und/oder Temperatur-(PVT)-auferlegte Trimme eliminiert wird.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine oder mehrere Taktgeberschaltungen, die allgemein als Taktgeber 5516 bezeichnet werden. Der Taktgeber 5516 erzeugt Taktsignale mit geeigneten Frequenzniveaus, die beliebigen geeigneten Komponenten der Vorrichtung 5500 zugeführt werden können. Lediglich als ein Beispiel ist veranschaulicht, dass der Taktgeber 5516 Taktsignale an den Prozessor 5504 der Vorrichtung 5500 liefert. In einigen Ausführungsformen empfängt der Taktgeber 5516 ein oder mehrere Frequency Identification (FID)-Signale und erzeugt die Taktsignale mit einer geeigneten Frequenz basierend auf den FID-Signalen.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine Batterie 5518, die verschiedene Komponenten der Vorrichtung 5500 mit Strom versorgt. Lediglich als ein Beispiel ist veranschaulicht, dass die Batterie 5518 Leistung an den Prozessor 5504 liefert. Obwohl dies in den Figuren nicht veranschaulicht ist, kann die Vorrichtung 5500 eine Ladeschaltung umfassen, um z. B. die Batterie basierend auf einer Wechselstrom (AC)-Stromversorgung, die von einem Netzadapter empfangen wird, aufzuladen.
  • In einigen Ausführungsformen überprüft die Batterie 5518 periodisch eine tatsächliche Batteriekapazität oder -energie mit Ladung auf eine voreingestellte Spannung (z. B. 4,1 V). Die Batterie entscheidet dann über die Batteriekapazität bzw. -energie. Falls die Kapazität oder Energie unzureichend ist, dann erhöht eine Vorrichtung, die in der Batterie enthalten oder mir ihr verbunden ist, die Ladespannung geringfügig bis zu einem Punkt, bei dem die Kapazität ausreichend ist (z. B. von 4,1 V auf 4,11 V). Der Prozess des periodischen Überprüfens und leichten Erhöhens der Ladespannung wird durchgeführt, bis die Ladespannung die Spezifikationsgrenze (z. B. 4.2 V) erreicht. Das hier beschriebene System hat Vorteile, wie z. B. die Verlängerung der Batterielebensdauer, die Verringerung des Risikos unzureichender Energiereserven, die Möglichkeit, die Burst-Leistung so lange wie möglich zu nutzen und/oder eine noch höhere Burst-Leistung zu verwenden.
  • In einigen Ausführungsformen umfasst die Ladeschaltung (z. B. 5518) einen Abwärts-Aufwärts-Wandler. Dieser Abwärts-Aufwärts-Wandler umfasst DrMOS- oder DrGaN-Vorrichtungen, die anstelle von Halbbrücken für herkömmliche Abwärts-Aufwärts-Wandler verwendet werden. Verschiedene Ausführungsformen werden hier mit Bezug auf DrMOS beschrieben. Die Ausführungsformen sind jedoch auf DrGaN anwendbar. Die DrMOS-Vorrichtungen ermöglichen eine bessere Effizienz bei der Leistungsumsetzung aufgrund einer reduzierten parasitären und optimierten MOSFET-Kapselung. Da die Totzeitverwaltung innerhalb des DrMOS erfolgt, ist die Totzeitverwaltung genauer als für herkömmliche Abwärts-Aufwärts-Wandler, was zu einer höheren Effizienz bei der Umwandlung führt. Eine höhere Betriebsfrequenz ermöglicht eine kleinere Induktivitätsgröße, was wiederum die z-Höhe des Ladegerätes reduziert, das den DrMOS-basierten Abwärts-Aufwärts-Wandler umfasst. Der Abwärts-Aufwärts-Wandler verschiedener Ausführungsformen umfasst doppelt gefaltetes Bootstrap für DrMOS-Vorrichtungen. In einigen Ausführungsformen werden zusätzlich zu den traditionellen Bootstrap-Kondensatoren gefaltete Bootstrap-Kondensatoren hinzugefügt, die induktive Knoten mit den zwei Sätzen von DrMOS-Schaltern überkreuz koppeln.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine Leistungssteuereinheit (PCU) 5510 (auch als Energieverwaltungseinheit (PMU), Energieverwaltungsregler (PMC), Leistungseinheit (p-Einheit) usw. bezeichnet). In einem Beispiel können manche Abschnitte der PCU 5510 durch einen oder mehrere Verarbeitungskerne 5508 implementiert werden, und diese Abschnitte der PCU 5510 sind symbolisch unter Verwendung eines gestrichelten Kastens und als PCU 5510a bezeichnet veranschaulicht. In einem Beispiel können manche anderen Abschnitte der PCU 5510 außerhalb der Verarbeitungskerne 5508 implementiert sein, und diese Abschnitte der PCU 5510 sind symbolisch unter Verwendung eines gepunkteten Kastens veranschaulicht und als PCU 5510b bezeichnet. Die PCU 5510 kann verschiedene Energieverwaltungsoperationen für die Vorrichtung 5500 implementieren. Die PCU 5510 kann Hardware-Schnittstellen, Hardware-Schaltungen, Verbinder, Register usw. sowie Software-Komponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Energieverwaltungsoperationen für die Vorrichtung 5500 zu implementieren.
  • In verschiedenen Ausführungsformen ist die PCU oder PMU 5510 auf eine hierarchische Weise organisiert, die eine hierarchische Energieverwaltung (HPM) bildet. Die HPM verschiedener Ausführungsformen baut eine Fähigkeit und Infrastruktur auf, die eine Verwaltung auf Gehäuseebene für die Plattform ermöglichen, während sie immer noch Inseln von Autonomie bewältigen, die über den konstituierenden Chip in dem Gehäuse existieren könnten. Die HPM nimmt keine vorbestimmte Abbildung physikalischer Partitionen auf Domänen an. Eine HPM-Domäne kann mit einer Funktion ausgerichtet sein, die innerhalb eines Dielets, einer Dielet-Grenze, einem oder mehreren Dielets, einem Begleit-Chip oder sogar einer diskreten CXL-Vorrichtung integriert ist. Die HPM adressiert die Integration mehrerer Instanzen desselben Chips, gemischt mit proprietären Funktionen oder Funktionen der 3. Partei, die auf demselben Chip oder einem separaten Chip integriert sind, und sogar Beschleuniger, die über CXL (z. B. Flexbus) verbunden sind, die sich innerhalb des Gehäuses oder in einem diskreten Formfaktor befinden können.
  • Die HPM ermöglicht Designern, die Ziele der Skalierbarkeit, Modularität und späten Bindung zu erfüllen. Die HPM ermöglicht auch, dass PMU-Funktionen, die bereits auf anderen Chips existieren können, genutzt werden, anstatt in dem flachen Schema deaktiviert zu werden. Die HPM ermöglicht die Verwaltung einer beliebigen Sammlung von Funktionen unabhängig von deren Integrationsgrad. Die HPM verschiedener Ausführungsformen ist skalierbar, modular, arbeitet mit symmetrischen Multi-Chip-Prozessoren (MCPs) und arbeitet mit asymmetrischen MCPs. Die HPM benötigt zum Beispiel keine Signal-PM-Steuerung und Gehäuse-Infrastruktur, um über angemessene Skalierungsgrenzen hinaus zu wachsen. Die HPM ermöglicht ein spätes Hinzufügen eines Chips in einem Gehäuse ohne die Notwendigkeit einer Änderung in der Basis-Chip-Infrastruktur. Die HPM adressiert den Bedarf an disaggregierten Lösungen, die Chips unterschiedlicher Prozesstechnologieknoten aufweisen, die in einem einzigen Gehäuse gekoppelt sind. Die HPM adressiert auch die Bedürfnisse von Begleit-Chip-Integrationslösungen-Ein- und Aus-Gehäuse.
  • In verschiedenen Ausführungsformen beinhaltet jeder Chip (oder Dielet) eine Energieverwaltungseinheit (PMU) oder p-Einheit. So können Prozessorchips beispielsweise eine Supervisor-p-Einheit, eine Supervisanden-p-Einheit oder eine Supervisor/Supervisanden-p-Einheit mit doppelter Funktion haben. In einigen Ausführungsformen weist ein E/A-Chip seine eigene Doppelrollen-p-Einheit, wie etwa Supervisor- und/oder Supervisanden-p-Einheit, auf. Die p-Einheiten in jedem Chip können Instanzen einer generischen p-Einheit sein. In einem solchen Beispiel weisen alle p-Einheiten die gleiche Fähigkeit und Schaltungen auf, sind aber (dynamisch oder statisch) dazu ausgebildet, die Rolle eines Supervisor, Supervisanden und/oder beider zu übernehmen. In einigen Ausführungsformen sind die p-Einheiten für Rechen-Chips Instanzen einer Rechen-p-Einheit, während p-Einheiten für EA-Chips Instanzen einer EA-p-Einheit sind, die sich von der Rechen-p-Einheit unterscheidet. Je nach Rolle erlangt die p-Einheit spezifische Zuständigkeiten zur Energieverwaltung des Multi-Chip-Moduls und/oder der Rechenplattform. Obwohl verschiedene p-Einheiten für Chips in einem Multi-Chip-Modul oder System-on-Chip beschrieben sind, kann eine p-Einheit auch Teil einer externen Vorrichtung, wie etwa einer E/A-Vorrichtung, sein.
  • Dabei müssen die verschiedenen p-Einheiten nicht gleich sein. Die HPM-Architektur kann sehr unterschiedliche Typen von p-Einheiten betreiben. Den p-Einheiten ist gemeinsam, dass sie voraussichtlich HPM-Nachrichten empfangen und nachvollziehen können. In einigen Ausführungsformen kann sich die p-Einheit von EA-Chips von der p-Einheit der Rechen-Chips unterscheiden. Zum Beispiel unterscheidet sich die Anzahl an Registerinstanzen jeder Registerklasse in der EA-p-Einheit von jenen in den p-Einheiten der Rechen-Chips. Ein EA-Chip weist die Fähigkeit auf, ein HPM-Supervisor für CXL-verbundene Vorrichtungen zu sein, aber der Rechen-Chip muss diese Fähigkeit möglicherweise nicht aufweisen. Die EA- und Rechen-Chips weisen auch unterschiedliche Firmware-Flüsse und ggf. unterschiedliche Firmware-Bilder auf. Dies sind Wahlmöglichkeiten, die eine Implementierung vornehmen kann. Eine HPM-Architektur kann wählen, dass sie ein Firmware-Bild mit einer Obermenge aufweist und selektiv Flüsse ausführen, die für den Chip-Typ relevant sind, mit dem die Firmware assoziiert ist. Alternativ dazu kann es eine Kunden-Firmware für jeden p-Einheitstyp geben; sie kann eine strömungsgünstigere Dimensionierung der Firmware-Speicheranforderungen für jeden p-Einheitstyp ermöglichen.
  • Die p-Einheit in jedem Chip kann als eine Supervisor-p-Einheit, Supervisanden-p-Einheit oder mit einer Doppelrolle von Supervisor/Supervisand ausgebildet sein. Von daher können p-Einheiten Rollen des Supervisors oder Supervisanden für verschiedene Domänen durchführen. In verschiedenen Ausführungsformen ist jede Instanz der p-Einheit in der Lage, lokale dedizierte Ressourcen autonom zu verwalten, und enthält Strukturen, um Daten zu aggregieren und zwischen Instanzen zu kommunizieren, um gemeinsam genutzte Ressourcenverwaltung durch die Instanz, die als der gemeinsam genutzte Ressourcen-Supervisor konfiguriert ist, zu ermöglichen. Eine nachrichten- und drahtbasierte Infrastruktur ist bereitgestellt, die dupliziert und konfiguriert werden kann, um Verwaltung und Flüsse zwischen mehreren p-Einheiten zu ermöglichen.
  • In einigen Ausführungsformen werden Leistungs- und thermische Schwellen durch eine Supervisor-p-Einheit an Supervisanden-p-Einheiten übermittelt. Beispielsweise lernt eine Supervisor-p-Einheit die Arbeitslast (gegenwärtig und zukünftig) jedes Chips, Leistungsmessungen jedes Chips und andere Parameter (z. B. Plattformebenen-Leistungsgrenzen) und ermittelt neue Leistungsgrenzen für jeden Chip. Diese Leistungsgrenzen werden dann von Supervisor-p-Einheiten über ein oder mehrere Zwischenverbindungen und Fabrics an die Supervisor-p-Einheiten übermittelt. In einigen Ausführungsformen gibt ein Fabric eine Gruppe von Fabrics und Zwischenverbindungen an, die ein erstes Fabric, ein zweites Fabric und eine Schnellantwort-Zwischenverbindung beinhalten. In einigen Ausführungsformen wird das erste Fabric für eine gemeinsame Kommunikation zwischen einer Supervisor-p-Einheit und einer Supervisanden-p-Einheit verwendet. Diese gemeinsamen Kommunikationen beinhalten eine Änderung des Spannungs-, Frequenz- und/oder Leistungszustands eines Chip, die basierend auf einer Anzahl von Faktoren (z. B. zukünftige Arbeitslast, Benutzerverhalten usw.) geplant wird. In einigen Ausführungsformen wird das zweite Fabric für eine Kommunikation mit höherer Priorität zwischen Supervisor-p-Einheit und Supervisanden-p-Einheit verwendet. Ein Beispiel für Kommunikation mit höherer Priorität beinhaltet eine Nachricht zum Drosseln aufgrund einer möglichen thermischen Durchgehbedingung, eines Zuverlässigkeitsproblems usw. In einigen Ausführungsformen wird eine Schnellantwort-Zwischenverbindung zum Kommunizieren einer schnellen oder harten Drossel aller Chips verwendet. In diesem Fall kann eine Supervisor-p-Einheit zum Beispiel eine schnelle Drosselungsnachricht an alle anderen p-Einheiten senden. In einigen Ausführungsformen ist eine Schnellantwort-Zwischenverbindung eine Legacy-Zwischenverbindung, deren Funktion durch das zweite Fabric durchgeführt werden kann.
  • Die HPM-Architektur verschiedener Ausführungsformen ermöglicht Skalierbarkeit, Modularität und späte Bindung symmetrischer und/oder asymmetrischer Chips. Hier sind symmetrische Chips Chips gleicher Größe, Art und/oder Funktion, während asymmetrische Chips Chips unterschiedlicher Größe, Art und/oder Funktion sind. Ein hierarchischer Ansatz ermöglicht auch, dass PMU-Funktionen, die bereits auf anderen Chips existieren können, genutzt werden, anstatt in dem traditionellen flachen Energieverwaltungsschema deaktiviert zu werden. Die HPM nimmt keine vorbestimmte Abbildung physikalischer Partitionen auf Domänen an. Eine HPM-Domäne kann mit einer Funktion ausgerichtet sein, die innerhalb eines Dielets, einer Dielet-Grenze, einem oder mehreren Dielets, einem Begleit-Chip oder sogar einer diskreten CXL-Vorrichtung integriert ist. Die HPM ermöglicht die Verwaltung einer beliebigen Sammlung von Funktionen unabhängig von deren Integrationsgrad. In einigen Ausführungsformen wird eine p-Einheit als Supervisor-p-Einheit basierend auf einem oder mehreren Faktoren deklariert. Diese Faktoren beinhalten Speichergröße, physische Beschränkungen (z. B. Anzahl von Pin-Outs) und Orte von Sensoren (z. B. Temperatur, Stromverbrauch usw.), um physische Grenzen des Prozessors zu ermitteln.
  • Die HPM-Architektur verschiedener Ausführungsformen stellt ein Mittel zum Skalieren der Energieverwaltung bereit, so dass eine einzelne p-Einheitsinstanz nicht über den gesamten Prozessor bewusst sein muss. Dies ermöglicht eine Energieverwaltung bei geringerer Granularität und verbessert Ansprechzeiten und Effektivität. Eine hierarchische Struktur behält eine monolithische Sicht auf den Benutzer bei. Beispielsweise gibt die HPM-Architektur dem OS auf Betriebssystem-(OS)-Ebene eine einzige PMU-Ansicht, obwohl die PMU physisch in einer oder mehreren Supervisor-Supervisand-Konfigurationen verteilt ist.
  • In einigen Ausführungsformen ist die HPM-Architektur zentralisiert, wo ein Supervisor alle Supervisanden steuert. In einigen Ausführungsformen ist die HPM-Architektur dezentralisiert, wobei verschiedene p-Einheiten in verschiedenen Chips die gesamte Energieverwaltung durch Peer-to-Peer-Kommunikation steuern. In einigen Ausführungsformen ist die HPM-Architektur dort verteilt, wo es unterschiedliche Supervisoren für unterschiedliche Domänen gibt. Ein Beispiel für eine verteilte Architektur ist eine baumartige Architektur.
  • In einigen Ausführungsformen umfasst die Vorrichtung 5500 eine integrierte Energieverwaltungsschaltung (PMIC) 5512, z. B. um verschiedene Energieverwaltungsvorgänge für die Vorrichtung 5500 zu implementieren. In einigen Ausführungsformen ist die PMIC 5512 rekonfigurierbare Energieverwaltungs-ICs (RPMICs) und/oder eine IMVP (Intel® Mobile Voltage Positioning). In einem Beispiel befindet sich die PMIC innerhalb eines IC-Chips, der von dem Prozessor 5504 getrennt ist. Dies kann verschiedene Energieverwaltungsoperationen für die Vorrichtung 5500 implementieren. Die PMIC 5512 kann Hardware-Schnittstellen, Hardware-Schaltungen, Verbinder, Register usw. sowie Software-Komponenten (z. B. Treiber, Protokollstapel) beinhalten, um verschiedene Energieverwaltungsoperationen für die Vorrichtung 5500 zu implementieren.
  • In einem Beispiel weist die Vorrichtung 5500 eine oder beide PCU 5510 oder PMIC 5512 auf. In einem Beispiel kann eine beliebige der PCU 5510 oder PMIC 5512 in der Vorrichtung 5500 fehlen, und daher sind diese Komponenten unter Verwendung gepunkteter Linien veranschaulicht.
  • Verschiedene Energieverwaltungsvorgänge der Vorrichtung 5500 können durch die PCU 5510, durch die PMIC 5512 oder durch eine Kombination aus der PCU 5510 und der PMIC 5512 durchgeführt werden. Zum Beispiel können die PCU 5510 und/oder die PMIC 5512 einen Leistungszustand (z. B. P-Zustand) für verschiedene Komponenten der Vorrichtung 5500 auswählen. Zum Beispiel können die PCU 5510 und/oder die PMIC 5512 einen Leistungszustand (z. B. gemäß der ACPI (Advanced Configuration and Power Interface)-Spezifikation) für verschiedene Komponenten der Vorrichtung 5500 auswählen. Lediglich als ein Beispiel können die PCU 5510 und/oder die PMIC 5512 bewirken, dass verschiedene Komponenten der Vorrichtung 5500 in einen Schlafzustand, in einen aktiven Zustand, in einen geeigneten C-Zustand (z. B. C0-Zustand oder einen anderen geeigneten C-Zustand gemäß der ACPI-Spezifikation) usw. übergehen. In einem Beispiel können die PCU 5510 und/oder die PMIC 5512 eine Spannung, die durch den VR 5514 ausgegeben wird, und/oder eine Frequenz eines Taktsignals, das z. B. durch den Taktgeber ausgegeben wird, steuern, indem das VID-Signal bzw. das FID-Signal ausgegeben wird. In einem Beispiel können die PCU 5510 und/oder die PMIC 5512 Batterieleistungsverbrauch, Laden der Batterie 5518 und Merkmale in Bezug auf den Stromsparbetrieb steuern.
  • Der Taktgeber 5516 kann einen Phasenregelkreis (PLL), einen Frequenzregelkreis (FLL) oder eine beliebige geeignete Taktquelle umfassen. In einigen Ausführungsformen weist jeder Kern des Prozessors 5504 seine eigene Taktquelle auf. Von daher kann jeder Kern mit einer Frequenz arbeiten, die unabhängig von der Betriebsfrequenz des anderen Kerns ist. In einigen Ausführungsformen führt die PCU 5510 und/oder die PMIC 5512 eine adaptive oder dynamische Frequenzskalierung oder -anpassung durch. Beispielsweise kann die Taktfrequenz eines Prozessorkerns erhöht werden, falls der Kern nicht an seiner maximalen Stromverbrauchsschwelle oder -grenze arbeitet. In einigen Ausführungsformen ermittelt die PCU 5510 und/oder PMIC 5512 die Betriebsbedingung jedes Kerns eines Prozessors und passt die Frequenz und/oder die Versorgungsspannung dieses Kerns opportunistisch an, ohne dass die Kerntaktquelle (z. B. PLL dieses Kerns) die Verriegelung verliert, wenn die PCU 5510 und/oder PMIC 5512 ermittelt, dass der Kern unterhalb eines Ziel-Leistungsniveaus arbeitet. Falls zum Beispiel ein Kern Strom von einer Stromversorgungsschiene bezieht, der geringer als ein Gesamtstrom ist, der für diesen Kern oder Prozessor 5504 zugewiesen ist, dann kann die PCU 5510 und/oder PMIC 5512 temporär die Leistungsaufnahme für diesen Kern oder Prozessor 5504 erhöhen (z. B. durch Erhöhen der Taktfrequenz und/oder des Versorgungsspannungspegels), so dass der Kern oder Prozessor 5504 auf einem höheren Leistungsniveau arbeiten kann. Von daher können Spannung und/oder Frequenz temporär für den Prozessor 5504 erhöht werden, ohne die Produktzuverlässigkeit zu verletzen.
  • In einem Beispiel können die PCU 5510 und/oder die PMIC 5512 Energieverwaltungsoperationen, z. B. wenigstens teilweise basierend auf dem Empfangen von Messungen von Leistungsmessschaltungen 5542, Temperaturmessschaltungen 5540, dem Ladungspegel der Batterie 5518 und/oder beliebigen anderen geeigneten Informationen, die für die Energieverwaltung verwendet werden können, durchführen. Zu diesem Zweck ist die PMIC 5512 kommunikativ mit einem oder mehreren Sensoren gekoppelt, um verschiedene Werte/Variationen in einem oder mehreren Faktoren zu erfassen/detektieren, die sich auf das Leistungs-/Wärmeverhalten des Systems/der Plattform auswirken. Beispiele für den einen oder die mehreren Faktoren beinhalten elektrischen Strom, Spannungsabfall, Temperatur, Betriebsfrequenz, Betriebsspannung, Stromverbrauch, Zwischenkern-Kommunikationsaktivität usw. Einer oder mehrere dieser Sensoren können in physischer Nähe (und/oder thermischem Kontakt/Kopplung) mit einer oder mehreren Komponenten oder Logik/IP-Blöcken eines Computersystems bereitgestellt sein. Zusätzlich dazu können der Sensor (die Sensoren) bei mindestens einer Ausführungsform direkt mit der PCU 5510 und/oder der PMIC 5512 gekoppelt sein, um zu ermöglichen, dass die PCU 5510 und/oder die PMIC 5512 Prozessorkernenergie mindestens teilweise basierend auf einem oder mehreren Werten, die durch einen oder mehrere der Sensoren detektiert werden, verwalten.
  • Ebenfalls dargestellt ist ein beispielhafter Softwarestapel der Vorrichtung 5500 (obwohl nicht alle Elemente des Softwarestapels dargestellt sind). Lediglich als ein Beispiel können die Prozessoren 5504 Anwendungsprogramme 5550, das Betriebssystem 5552, ein oder mehrere für die Energieverwaltung (PM) spezifische Anwendungsprogramme (z. B. allgemein als PM-Anwendungen 5558 bezeichnet) und/oder dergleichen ausführen. PM-Anwendungen 5558 können auch durch die PCU 5510 und/oder PMIC 5512 ausgeführt werden. Das OS 5552 kann auch eine oder mehrere PM-Anwendungen 5556a, 5556b, 5556c beinhalten. Das OS 5552 kann auch verschiedene Treiber 5554a, 5554b, 5554c usw. beinhalten, von denen manche für Energieverwaltungszwecke spezifisch sein können. In einigen Ausführungsformen kann die Vorrichtung 5500 ferner ein Basic Input/Output System (BIOS) 5520 umfassen. Das BIOS 5520 kann mit dem OS 5552 kommunizieren (z. B. über einen oder mehrere Treiber 5554), mit Prozessoren 5504 kommunizieren usw.
  • Zum Beispiel können eine oder mehrere der PM-Anwendungen 5558, 5556, Treiber 5554, BIOS 5520 usw. verwendet werden, um z. B. für die Energieverwaltung spezifische Aufgaben zu implementieren, um Spannung und/oder Frequenz verschiedener Komponenten der Vorrichtung 5500 zu steuern, um den Aufweckzustand, den Schlafzustand und/oder einen beliebigen anderen geeigneten Leistungszustand verschiedener Komponenten der Vorrichtung 5500 zu steuern, den Batterieleistungsverbrauch, das Laden der Batterie 5518, Merkmale in Bezug auf den Stromsparbetrieb usw. zu steuern.
  • In einigen Ausführungsformen ist die Batterie 5518 eine Li-Metall-Batterie mit einer Druckkammer, um einen gleichmäßigen Druck auf eine Batterie zu ermöglichen. Die Druckkammer wird von Metallplatten (z.B. Druckausgleichsplatten) getragen, die dazu dienen, einen gleichmäßigen Druck auf die Batterie auszuüben. Die Druckkammer kann Druckgas, elastisches Material, Federteller usw. beinhalten. Die Außenhaut der Druckkammer kann sich frei biegen, an ihren Rändern durch (Metall-)Haut zurückgehalten werden, übt aber immer noch einen gleichmäßigen Druck auf die Platte aus, die die Batteriezelle komprimiert. Die Druckkammer verleiht einer Batterie einen gleichmäßigen Druck, der dazu verwendet wird, eine Batterie mit hoher Energiedichte mit beispielsweise 20% mehr Batterielebensdauer zu ermöglichen.
  • In einigen Ausführungsformen weist der pCode, der auf der PCU 5510a/b ausgeführt wird, eine Fähigkeit auf, zusätzliche Rechen- und Telemetrieressourcen für die Laufzeitunterstützung des pCodes zu ermöglichen. Hier bezieht sich pCode auf eine Firmware, die durch die PCU 5510a/b ausgeführt wird, um die Leistung des 5501 zu verwalten. Beispielsweise kann pCode Frequenzen und geeignete Spannungen für den Prozessor einstellen. Teile des pCodes sind über das OS 5552 zugänglich. In verschiedenen Ausführungsformen werden Mechanismen und Verfahren bereitgestellt, die einen Energy Performance Preference (EPP)-Wert basierend auf Arbeitslasten, Benutzerverhalten und/oder Systembedingungen dynamisch ändern. Es kann eine wohldefinierte Schnittstelle zwischen dem OS 5552 und dem pCode geben. Die Schnittstelle kann die Software-Konfiguration mehrerer Parameter ermöglichen oder erleichtern und/oder Hinweise auf den pCode liefern. Als ein Beispiel kann ein EPP-Parameter einen pCode-Algorithmus darüber informieren, ob Leistung oder Batterielebensdauer wichtiger ist.
  • Diese Unterstützung kann auch durch das OS 5552 erfolgen, indem Maschinenlernunterstützung als Teil des OS 5552 aufgenommen wird und entweder der EPP-Wert, den das OS der Hardware (z. B. verschiedene Komponenten des SoC 5501) anzeigt, durch Maschinenlernvorhersage eingestellt wird, oder indem die Maschinenlernvorhersage an den pCode auf eine Art und Weise geliefert wird, die derjenigen ähnlich ist, die durch einen Dynamic Tuning Technology (DTT)-Treiber vorgenommen wird. In diesem Modell kann das OS 5552 Sichtbarkeit für denselben Satz von Telemetrien aufweisen, wie sie einer DTT zur Verfügung stehen. Als Ergebnis einer DTT-Maschinenlernhinweiseinstellung kann der pCode seine internen Algorithmen abstimmen, um optimale Leistung und Leistungsergebnisse nach der Maschinenlernvorhersage des Aktivierungstyps zu erreichen. Der pCode als Beispiel kann die Verantwortung für die Prozessornutzungsänderung erhöhen, um eine schnelle Reaktion auf Benutzeraktivität zu ermöglichen, oder kann den Bias zur Energieeinsparung erhöhen, indem entweder die Verantwortung für die Prozessornutzung verringert wird, oder indem mehr Leistung eingespart wird und die Leistung erhöht wird, die durch Abstimmen der Energieeinsparoptimierung verloren geht. Dieser Ansatz kann das Einsparen von mehr Batterielebensdauer erleichtern, falls die möglichen Aktivitätstypen etwas Leistungsniveau gegenüber dem verlieren, was das System ermöglichen kann. Der pCode kann einen Algorithmus für dynamisches EPP beinhalten, der die zwei Eingaben, eine vom OS 5552 und die andere von der Software, wie etwa DTT, nehmen kann und selektiv auswählen kann, um eine höhere Leistung und/oder Ansprechempfindlichkeit bereitzustellen. Als Teil dieses Verfahrens kann der pCode in der DTT eine Option ermöglichen, seine Reaktion für die DTT für verschiedene Aktivitätstypen abzustimmen.
  • In einigen Ausführungsformen verbessert der pCode die Leistung des SoC im Batteriemodus. In einigen Ausführungsformen ermöglicht der pCode drastisch höhere SoC-Spitzenleistungsgrenzpegel (und somit höhere Turboleistung) im Batteriemodus. In einigen Ausführungsformen implementiert der pCode eine Leistungsdrosselung und ist Teil der Dynamic Tuning Technology (DTT) von Intel. In verschiedenen Ausführungsformen wird die Spitzenleistungsgrenze auf PL4 bezogen. Die Ausführungsformen sind jedoch auf andere Spitzenleistungsgrenzen anwendbar. In einigen Ausführungsformen legt der pCode die Schwellenspannung Vth (den Spannungspegel, bei dem die Plattform das SoC drosseln wird) auf eine solche Weise fest, dass verhindert wird, dass das System unerwartet abschaltet (oder Black-Screening). In einigen Ausführungsformen berechnet der pCode die Psoc,pk SoC Spitzenleistungsgrenze (z. B. PL4) gemäß der Schwellenspannung (Vth). Dies sind zwei abhängige Parameter: falls einer eingestellt ist, kann der andere berechnet werden. Der pCode wird verwendet, um einen Parameter (Vth) basierend auf den Systemparametern und der Historie des Betriebs optimal einzustellen. In einigen Ausführungsformen stellt der pCode ein Schema zum dynamischen Berechnen des Drosselungsniveaus {PSOC,th) basierend auf der verfügbaren Batterieleistung (die sich langsam ändert) und zum Einstellen der SoC-Drosselspitzenleistung (Psoc,th) bereit. In einigen Ausführungsformen entscheidet der pCode die Frequenzen und Spannungen basierend auf PSOC, th. Drosselereignisse wirken sich dabei weniger negativ auf die SoC-Leistung aus. Verschiedene Ausführungsformen stellen ein Schema bereit, das den Betrieb eines Maximal-Performance (Pmax)-Rahmens ermöglicht.
  • In einigen Ausführungsformen beinhaltet der VR 5514 einen Stromsensor zum Erfassen und/oder Messen eines Stroms durch einen High-Side-Schalter des VR 5514. In einigen Ausführungsformen verwendet der Stromsensor einen Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung, um den Eingangsversatz des Verstärkers zu erfassen, der während der Messung kompensiert werden kann. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Verstärker in einem Gebiet zu betreiben, in dem die Eingangsgleichtaktspezifikationen gelockert sind, so dass die Rückkopplungsschleifenverstärkung und/oder -bandbreite höher ist. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um den Sensor mit der Wandlereingangsspannung zu betreiben, indem Regler mit hohem PSRR (Power Supply Rejection Ratio) eingesetzt werden, um eine lokale, saubere Versorgungsspannung zu erzeugen, was eine geringere Störung des Stromnetzes in dem Schalterbereich verursacht. In einigen Ausführungsformen kann eine Variante des Designs verwendet werden, um die Differenz zwischen der Eingangsspannung und der Steuerungsversorgung abzutasten und jene zwischen den Drain-Spannungen der Leistungs- und Replikatschalter wiederherzustellen. Dadurch kann der Sensor nicht mit der Versorgungsspannung beaufschlagt werden. In einigen Ausführungsformen wird der Verstärker mit kapazitiv gekoppelten Eingängen in Rückkopplung verwendet, um auf das Leistungsliefernetzwerk bezogene (PDN-bezogene) Änderungen in der Eingangsspannung während der Stromerfassung zu kompensieren.
  • Einige Ausführungsformen verwenden drei Komponenten, um die Spitzenleistung des SoC 5501 basierend auf den Zuständen einer USB-Typ-C-Vorrichtung 5529 anzupassen. Diese Komponenten beinhalten einen OS-Spitzenleistungsmanager (Teil des OS 5552), einen USB-Typ-C-Verbindungsmanager (Teil des OS 5552) und einen USB-Typ-C-Protokollvorrichtungstreiber (z. B. einer der Treiber 5554a, 5554b, 5554c). In einigen Ausführungsformen sendet der USB-Typ-C-Verbindungsmanager eine synchrone Anforderung an den OS-Spitzenleistungsmanager, wenn eine USB-Typ-C-Leistungssenkenvorrichtung von dem SoC 5501 angebracht oder gelöst wird, und der USB-Typ-C-Protokollvorrichtungstreiber sendet eine synchrone Anforderung an den Spitzenleistungsmanager, wenn die Leistungssenke den Vorrichtungszustand wechselt. In einigen Ausführungsformen nimmt der Spitzenleistungsmanager ein Leistungsbudget von der CPU auf, wenn der USB-Typ-C-Verbinder an einer Leistungssenke angebracht ist und aktiv ist (z.B. Hochleistungsvorrichtungszustand). In einigen Ausführungsformen gibt der Spitzenleistungsmanager das Leistungsbudget an die CPU zur Leistungsfähigkeit zurück, wenn der USB-Typ-C-Verbinder entweder gelöst ist oder die angeschlossene und Leistungssenkenvorrichtung im Leerlauf ist (niedrigster Vorrichtungszustand).
  • In einigen Ausführungsformen wird Logik bereitgestellt, um den am besten arbeitenden Verarbeitungskern dynamisch für BIOS-Einschaltflüsse und Schlafaustrittsflüsse (z. B. S3, S4 und/oder S5) auszuwählen. Die Auswahl des Bootstrap-Prozessors (BSP) wird anstelle einer festen Hardware-Auswahl jederzeit auf einen frühen Einschaltzeitpunkt verlagert. Für maximale Boot-Leistung wählt die Logik den schnellsten fähigen Kern als den BSP zu einer frühen Einschaltzeit aus. Außerdem wählt die Logik zur maximalen Energieeinsparung den Kern mit der größten Leistungseffizienz als den BSP aus. Prozessor oder Umschalten zum Auswählen des BSP erfolgt sowohl während des Boot- als auch während des Power-Up-Flusses (z. B. während der Flüsse S3, S4 und/oder S5).
  • In einigen Ausführungsformen sind die Speicher hierin in einer mehrstufigen Speicherarchitektur organisiert, und ihre Leistungsfähigkeit wird durch ein dezentralisiertes Schema bestimmt. Das dezentralisierte Schema beinhaltet eine p-Einheit 5510 und Speichersteuerungen. In einigen Ausführungsformen gleicht das Schema dynamisch eine Anzahl von Parametern, wie etwa Energie, Thermen, Kosten, Latenz und Leistung für Speicherebenen aus, die in der Plattform 5500 progressiv weiter vom Prozessor entfernt sind, basierend darauf, wie Anwendungen Speicherebenen verwenden, die weiter von Prozessorkernen entfernt sind. In einigen Beispielen ist die Entscheidungsfindung für den Zustand des Fernspeichers (FM) dezentral. Beispielsweise treffen eine Prozessor-Energieverwaltungseinheit (p-Einheit), eine Nahspeichersteuerung (NMC) und/oder eine Fernspeicher-Hoststeuerung (FMHC) Entscheidungen über die Energie und/oder den Leistungszustand des FM auf ihren jeweiligen Ebenen. Diese Entscheidungen werden koordiniert, um für eine bestimmte Zeit den optimalsten Energie- und/oder Leistungszustand des FM bereitzustellen. Der Energie- und/oder Leistungszustand der Speicher ändert sich adaptiv zu sich ändernden Arbeitslasten und anderen Parametern, selbst wenn sich der Prozessor oder die Prozessoren in einem bestimmten Energiezustand befinden.
  • Bezug in der Beschreibung auf „eine Ausführungsform“, „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit den Ausführungsformen beschrieben ist, in wenigstens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen enthalten ist. Die verschiedenen Erscheinungen von „eine Ausführungsform“, „eine Ausführungsform“ oder „einige Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Spezifikation angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik „kann“, „könnte“ oder „könnte“ enthalten sein, muss diese spezielle Komponente, dieses spezielle Merkmal, diese spezielle Struktur oder diese spezielle Charakteristik nicht enthalten sein. Falls sich die Spezifikation oder der Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass es nur eines der Elemente gibt. Wenn sich die Spezifikation oder Ansprüche auf „ein zusätzliches“ Element bezieht, schließt dies nicht aus, dass es mehr als eines der zusätzlichen Elemente gibt.
  • In der gesamten Beschreibung und in den Ansprüchen bedeutet der Begriff „verbunden“ eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche Zwischenvorrichtungen.
  • Der Begriff „gekoppelt“ bezeichnet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die durch eine oder mehrere passive oder aktive Zwischenvorrichtungen verbunden sind, oder eine indirekte Verbindung.
  • Der Begriff „benachbart“ verweist hier allgemein auf eine Position eines Dings, das neben (z. B. unmittelbar neben oder nahe bei einem oder mehreren Dingen dazwischen) oder an ein anderes Ding angrenzt (z. B. daran anstoßend).
  • Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die dazu eingerichtet sind, miteinander zusammenzuwirken, um eine gewünschte Funktion bereitzustellen.
  • Der Ausdruck „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, Magnetsignal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „ein“ und „das“ schließen Pluralreferenzen ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Der Begriff „analoges Signal“ ist ein beliebiges kontinuierliches Signal, für das das zeitvariierende Merkmal (Variable) des Signals eine Repräsentation einer anderen zeitvariierenden Größe ist, d. h. analog zu einem anderen zeitvariierenden Signal.
  • Der Begriff „digitales Signal“ ist ein physikalisches Signal, das eine Repräsentation einer Folge diskreter Werte (eines quantifizierten zeitdiskreten Signals), beispielsweise eines beliebigen Bitstroms, oder eines digitalisierten (abgetasteten und analog/digital gewandelten) analogen Signals ist.
  • Der Begriff „Skalieren“ verweist allgemein auf das Umwandeln eines Designs (Schematik und Layout) von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend in der Layoutfläche reduziert werden. In einigen Fällen verweist Skalieren auch auf das Vergrößern eines Designs von einer Prozesstechnologie zu einer anderen Prozesstechnologie und kann anschließend die Layoutfläche erhöhen. Der Begriff „Skalieren“ verweist allgemein auch auf Verkleinern oder Vergrößern eines Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Begriff „Skalieren“ kann sich auch auf Anpassen (z. B. Verlangsamen oder Beschleunigen - d. h. Verringern bzw. Erhöhen) einer Signalfrequenz relativ zu einem anderen Parameter, zum Beispiel einem Leistungspegel, beziehen.
  • Die Begriffe „im Wesentlichen“, „nahe“, „näherungsweise“, „nahe“ und „etwa“ verweisen allgemein darauf, dass sie innerhalb von +/- 10% eines Zielwerts liegen.
  • Wenn nicht anders angegeben, gibt die Verwendung der Ordnungszusätze „erste“, „zweite“ und „dritte“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass auf unterschiedliche Instanzen gleicher Objekte Bezug genommen wird und nicht implizieren soll, dass sich die so beschriebenen Objekte in einer gegebenen Reihenfolge befinden müssen, entweder zeitlich, räumlich, in Rangfolge oder auf irgendeine andere Weise.
  • Für die Zwecke der vorliegenden Offenbarung bedeuten die Phrasen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Phrase „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls vorhanden, werden zu beschreibenden Zwecken und nicht notwendigerweise zum Beschreiben permanenter relativer Positionen verwendet.
  • Es wird darauf hingewiesen, dass diejenigen Elemente der Figuren, die die gleichen Bezugszeichen (oder Namen) wie die Elemente einer beliebigen anderen Figur aufweisen, auf eine beliebige ähnliche Weise wie die beschriebene arbeiten oder funktionieren können, aber nicht darauf beschränkt sind.
  • Zu Zwecken der Ausführungsformen sind die Transistoren in verschiedenen Schaltungen und Logikblöcken, die hier beschrieben sind, Metalloxid-Halbleiter (MOS)-Transistoren oder ihre Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse beinhalten. Die Transistoren und/oder die MOS-Transistorderivate beinhalten auch Tri-Gate und FinFET-Transistoren, Gate-All-Around-Zylinder-Transistoren, Tunnelung-FET (TFET), Quadratdraht- oder Rechteckbandtransistoren, ferroelektrische FET (FeFETs) oder andere Vorrichtungen, die Transistorfunktionalität implementieren, wie Kohlenstoff-Nanoröhren oder Spintronik-Vorrichtungen. Symmetrische MOSFET-Source- und Drain-Anschlüsse sind also identische Anschlüsse und werden hier austauschbar verwendet. Eine TFET-Vorrichtung weist andererseits asymmetrische Source- und Drain-Anschlüsse auf. Es versteht sich für Fachleute, dass andere Transistoren, zum Beispiel Bipolartransistoren (BJT-PNP/NPN), BiCMOS, CMOS usw., verwendet werden können, ohne vom Anwendungsbereich der Offenbarung abzuweichen.
  • Hier bezieht sich der Begriff „Supervisor“ allgemein auf eine Leistungsregler- oder Energieverwaltungseinheit (eine „p-Einheit“), die energie- und leistungsbezogene Parameter für eine oder mehrere assoziierte Leistungsdomänen überwacht und verwaltet, entweder allein oder in Zusammenarbeit mit einer oder mehreren anderen p-Einheiten. Energie/leistungsbezogene Parameter können unter anderem Domänenleistung, Plattformleistung, Spannung, Spannungsdomänenstrom, Chip-Strom, Lastleitung, Temperatur, Vorrichtungslatenz, Nutzung, Taktfrequenz, Verarbeitungseffizienz, gegenwärtige/zukünftige Arbeitslastinformationen und andere Parameter beinhalten. Sie kann neue Energie- oder Leistungsparameter (Grenzen, Durchschnittsbetrieb usw.) für die eine oder die mehreren Domänen ermitteln. Diese Parameter können dann über ein oder mehrere Fabrics und/oder Zwischenverbindungen an Supervisanden-p-Einheiten oder direkt an gesteuerte oder überwachte Entitäten, wie etwa VR oder Taktdrosselsteuerregister, übermittelt werden. Ein Supervisor lernt die Arbeitslast (gegenwärtig und zukünftig) eines oder mehrerer Chips, Leistungsmessungen des einen oder der mehreren Chips und andere Parameter (z. B. Plattformebenen-Leistungsgrenzen) und bestimmt neue Leistungsgrenzen für den einen oder die mehreren Chips. Diese Leistungsgrenzen werden dann von Supervisor-p-Einheiten über ein oder mehrere Fabrics und/oder Zwischenverbindungen an die Supervisanden-p-Einheiten übermittelt. In Beispielen, in denen ein Chip eine p-Einheit aufweist, wird eine Supervisor (Svor)-p-Einheit auch als Supervisor-Chip bezeichnet.
  • Hier bezieht sich der Begriff „Supervisand“ allgemein auf eine Leistungsregler- oder Energieverwaltungseinheit (eine „p-Einheit“), die energie- und leistungsbezogene Parameter für eine oder mehrere assoziierte Leistungsdomänen überwacht und verwaltet, entweder allein oder in Zusammenarbeit mit einer oder mehreren anderen p-Einheiten, und empfängt Anweisungen von einem Supervisor zum Einstellen von Energie- und/oder Leistungsparametern (z. B. Versorgungsspannung, Betriebsfrequenz, Maximalstrom, Drosselschwelle usw.) für seinen assoziierten Energiebereich. In Beispielen, in denen ein Chip eine p-Einheit aufweist, kann eine Supervisand (Svee)-p-Einheit auch als Supervisand-Chip bezeichnet werden. Es wird angemerkt, dass eine p-Einheit entweder als eine Svor-, eine Svee- oder sowohl eine Svor/Svee-p-Einheit dienen kann.
  • Hier bezieht sich der Begriff „Prozessorkern“ allgemein auf eine unabhängige Ausführungseinheit, die jeweils einen Programm-Thread parallel zu anderen Kernen ausführen kann. Ein Prozessorkern kann einen dedizierten Leistungsregler oder eine Leistungssteuereinheit (p-Einheit) beinhalten, die dynamisch oder statisch als ein Supervisor oder Supervisand ausgebildet sein kann. Diese dedizierte p-Einheit wird in manchen Beispielen auch als autonome p-Einheit bezeichnet. In manchen Beispielen sind alle Prozessorkerne von der gleichen Größe und Funktionalität, d. h. symmetrische Kerne. Prozessorkerne können aber auch asymmetrisch sein. Beispielsweise haben manche Prozessorkerne eine andere Größe und/oder Funktion als andere Prozessorkerne. Ein Prozessorkern kann ein virtueller Prozessorkern oder ein physischer Prozessorkern sein.
  • Hier bezieht sich der Ausdruck „Chip“ allgemein auf ein einziges kontinuierliches Stück Halbleitermaterial (z. B. Silizium), in dem sich Transistoren oder andere Komponenten, die einen Prozessorkern bilden, befinden können. Multi-Core-Prozessoren können zwei oder mehr Prozessoren auf einem einzigen Chip aufweisen, alternativ können aber die zwei oder mehr Prozessoren auf zwei oder mehr jeweiligen Chips bereitgestellt sein. Jeder Chip verfügt über einen dedizierten Leistungsregler oder eine Leistungssteuereinheit (p-Einheit), die dynamisch oder statisch als Supervisor oder Supervisand ausgebildet sein kann. In einigen Beispielen weisen Chips die gleiche Größe und Funktionalität auf, d. h. symmetrische Kerne. Die Chips können aber auch asymmetrisch sein. Manche Chips weisen zum Beispiel eine andere Größe und/oder Funktion als andere Chips auf.
  • Hier bezieht sich der Begriff „Zwischenverbindung“ auf eine Kommunikationsverbindung oder einen Kommunikationskanal zwischen zwei oder mehr Punkten oder Knoten. Sie kann einen oder mehrere separate Leitungspfade, wie etwa Drähte, Vias, Wellenleiter, passive Komponenten und/oder aktive Komponenten, umfassen. Sie kann auch ein Fabric umfassen.
  • Hier bezieht sich der Begriff „Schnittstelle“ allgemein auf Software und/oder Hardware, die zum Kommunizieren mit einer Zwischenverbindung verwendet wird. Eine Schnittstelle kann Logik und E/A-Treiber/Empfänger zum Senden und Empfangen von Daten über die Zwischenverbindung oder einen oder mehrere Drähte beinhalten.
  • Hier bezieht sich der Begriff „Fabric“ allgemein auf einen Kommunikationsmechanismus mit einem bekannten Satz von Quellen, Zielen, Routingregeln, Topologie und anderen Eigenschaften. Die Quellen und Ziele können eine beliebige Art von Datenhandhabungs-Funktionseinheit, wie etwa Energieverwaltungseinheiten, sein. Fabrics können sich zweidimensional entlang einer x-y-Ebene eines Chips und/oder dreidimensional (3 D) entlang einer x-y-z-Ebene eines Stapels von vertikal und horizontal angeordneten Chips erstrecken. Ein einziges Fabric kann mehrere Chips überspannen. Ein Fabric kann eine beliebige Topologie annehmen, wie etwa Maschentopologie, Sterntopologie, Daisy Chain-Topologie. Ein Fabric kann Teil eines Network-on-Chip (NoC) mit mehreren Agenten sein. Diese Agenten können eine beliebige Funktionseinheit sein.
  • Hier bezieht sich der Begriff „Dielet“ oder „Chiplet“ allgemein auf einen physisch eigenständigen Halbleiter-Chip, der typischerweise auf eine Weise mit einem angrenzenden Chip verbunden ist, die es dem Fabric über eine Chip-Grenze hinweg ermöglicht, wie ein einzelnes Fabric anstatt als zwei unterschiedliche Fabrics zu fungieren. Somit können zumindest manche Chips Dielets sein. Jedes Dielet kann eine oder mehrere p-Einheiten beinhalten, die dynamisch oder statisch als ein Supervisor, Supervisand oder beides ausgebildet sein können.
  • Hier bezieht sich der Begriff „Domäne“ allgemein auf einen logischen oder physikalischen Umfang, der ähnliche Eigenschaften (z. B. Versorgungsspannung, Betriebsfrequenz, Typ von Schaltungen oder Logik und/oder Arbeitslasttyp) aufweist und/oder durch einen bestimmten Agenten gesteuert wird. Eine Domäne kann zum Beispiel eine Gruppe von Logikeinheiten oder Funktionseinheiten sein, die durch einen bestimmten Supervisor gesteuert werden. Eine Domäne kann auch als Autonomous Perimeter (AP) bezeichnet werden. Eine Domäne kann ein gesamtes System-on-Chip (SoC) oder ein Teil des SoC sein und wird durch eine p-Einheit gesteuert.
  • Außerdem können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen auf eine beliebige geeignete Weise kombiniert werden. Beispielsweise kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken, die mit den zwei Ausführungsformen assoziiert sind, nicht gegenseitig ausschließen.
  • Obgleich die Offenbarung in Verbindung mit spezifischen Ausführungsformen davon beschrieben wurde, werden Fachleuten angesichts der vorstehenden Beschreibung viele Alternativen, Modifikationen und Variationen solcher Ausführungsformen offensichtlich sein. Die Ausführungsformen der Offenbarung sollen alle derartigen Alternativen, Modifikationen und Variationen umfassen, so dass sie in den breiten Schutzumfang der angehängten Ansprüche fallen.
  • Außerdem können wohlbekannte Leistungs-/Masseverbindungen zu Chips einer integrierten Schaltung (IC) und anderen Komponenten innerhalb der präsentierten Figuren zur Vereinfachung der Veranschaulichung und Erörterung und, um die Offenbarung nicht zu verdecken, gezeigt sein oder nicht. Ferner können Anordnungen in Blockdiagrammform gezeigt werden, um eine Verschleierung der Offenbarung zu vermeiden, und auch in Anbetracht der Tatsache, dass Spezifikationen bezüglich der Implementierung solcher Blockdiagrammanordnungen stark von der Plattform abhängen, innerhalb derer die vorliegende Offenbarung implementiert werden soll (d. h. solche Spezifikationen sollten sich gut im Rahmen des Fachmanns befinden). Wo spezifische Einzelheiten (z. B. Schaltungen) dargelegt sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte einem Fachmann ersichtlich sein, dass die Offenbarung ohne oder mit Variation dieser spezifischen Einzelheiten umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend statt als einschränkend anzusehen.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Spezifikationen in den Beispielen können überall in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der hierin beschriebenen Vorrichtung können auch in Bezug auf ein Verfahren oder einen Prozess implementiert werden. Die Beispiele können in beliebigen Kombinationen kombiniert werden. Beispielsweise kann Beispiel 4 mit Beispiel 2 kombiniert werden.
  • Beispiel 1: Eine Vorrichtung, die Folgendes umfasst: einen Resonator; einen Phasenregelkreis (PLL), der mit dem Resonator gekoppelt ist; und mehrere Schalter zum Betreiben des PLL in einem offenen Regelkreis während einer Konfigurationsphase, um eine Zieloszillationsfrequenzeinstellung des PLL zu ermitteln, wobei der offene Regelkreis des PLL mit dem Resonator gekoppelt ist.
  • Beispiel 2: Die Vorrichtung von Beispiel 1, wobei der Resonator einen Oszillator umfasst, der mit einem Inverter gekoppelt ist, wobei ein Ausgang des Oszillators ein Referenztakt ist, der dem PLL über einen ersten Schalter der mehreren Schalter bereitgestellt wird.
  • Beispiel 3: Die Vorrichtung von Beispiel 2, wobei der Oszillator des Resonators ein Quarzoszillator ist.
  • Beispiel 4: Die Vorrichtung von Beispiel 2 umfasst Logik zum Öffnen des ersten Schalters während der Konfigurationsphase.
  • Beispiel 5: Die Vorrichtung von Beispiel 1 umfasst einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für einen Oszillator des PLL während der Konfigurationsphase, wobei die Oszillationsfrequenzeinstellung über einen zweiten Schalter der Vielzahl von Schaltern bereitgestellt wird.
  • Beispiel 6: Die Vorrichtung von Beispiel 5 umfasst einen dritten Schalter, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch einen Betrieb mit geschlossenem Regelkreis des PLL erzeugt wird, wobei der dritte Schalter zu der Vielzahl von Schaltern gehört.
  • Beispiel 7: Die Vorrichtung von Beispiel 6, wobei die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
  • Beispiel 8: Die Vorrichtung von Beispiel 5, wobei der Oszillator des PLL einer von Folgendem ist: ein spannungsgesteuerter Oszillator, ein LC-Tank-basierter Oszillator oder ein digital gesteuerter Oszillator.
  • Beispiel 9: Die Vorrichtung von Beispiel 1 umfasst einen Resonanzdetektor zum Überwachen eines Ausgangs des Resonators und zum Detektieren einer Impedanzänderung des Resonators.
  • Beispiel 10: Die Vorrichtung von Beispiel 9, wobei der Resonanzdetektor bewirken soll, dass die Vielzahl von Schaltern den PLL betreiben, ein geschlossener Regelkreis ist, nachdem die Impedanzänderung des Resonators detektiert wurde.
  • Beispiel 11: Die Vorrichtung von Beispiel 1, wobei der PLL ein analoger PLL, ein digitaler PLL, ein Mischsignal-PLL oder ein LC-PLL ist.
  • Beispiel 12: Die Vorrichtung von Beispiel 1, wobei ein Ausgang des PLL als ein Eingangstakt für einen anderen PLL verwendet wird.
  • Beispiel 13: Eine Vorrichtung, die Folgendes umfasst: einen Phasenregelkreis (PLL) mit einem Oszillator; einen Resonator, der mit dem PLL gekoppelt ist; und eine Schaltung zum Betreiben des PLL in einem offenen Regelkreis und zum Injizieren von Energie von dem Oszillator in den Resonator während einer Konfigurationsphase und zum Betreiben des PLL in einem geschlossenen Regelkreis, nachdem eine Impedanzänderung des Resonators detektiert wurde.
  • Beispiel 14: Die Vorrichtung von Beispiel 13 umfasst einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für den Oszillator des PLL während der Konfigurationsphase, wobei die Oszillationsfrequenzeinstellung über einen ersten Schalter einer Vielzahl von Schaltern bereitgestellt wird.
  • Beispiel 15: Die Vorrichtung von Beispiel 14 umfasst einen zweiten Schalter, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch den Betrieb des PLL mit geschlossenem Regelkreis erzeugt wird, wobei der zweite Schalter zu der Vielzahl von Schaltern gehört.
  • Beispiel 16: Die Vorrichtung von Beispiel 15, wobei die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
  • Beispiel 17: Ein System, das Folgendes umfasst: einen Speicher zum Speichern einer oder mehrerer Anweisungen; eine Prozessorschaltung zum Ausführen der einen oder der mehreren Anweisungen, wobei die Prozessorschaltung mit dem Speicher gekoppelt ist; eine Drahtlosschnittstelle, um der Prozessorschaltung zu ermöglichen, mit einer anderen Vorrichtung zu kommunizieren, wobei die Prozessorschaltung Folgendes beinhaltet: einen Phasenregelkreis (PLL), der mit einem Resonator gekoppelt ist; und eine Vielzahl von Schaltern zum Betreiben des PLL in einem offenen Regelkreis während einer Konfigurationsphase, um eine Zieloszillationsfrequenzeinstellung des PLL zu ermitteln, wobei der offene Regelkreis des PLL mit dem Resonator gekoppelt ist.
  • Beispiel 18: Das System von Beispiel 17, wobei sich der Resonator außerhalb des Chips befindet.
  • Beispiel 19: Das System von Beispiel 17, wobei die Prozessorschaltung einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für einen Oszillator des PLL während der Konfigurationsphase umfasst, wobei die Oszillationsfrequenzeinstellung über einen zweiten Schalter der Vielzahl von Schaltern bereitgestellt wird, wobei die Vielzahl von Schaltern einen dritten Schalter beinhaltet, der eine Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch einen Betrieb des PLL mit geschlossenem Regelkreis erzeugt wird.
  • Beispiel 20: Das System von Beispiel 19, wobei die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
  • Es wird eine Zusammenfassung bereitgestellt, die es dem Leser ermöglicht, die Art und den Kern der technischen Offenbarung zu ermitteln. Die Zusammenfassung wird mit dem Verständnis eingereicht, dass sie nicht verwendet wird, um den Schutzumfang oder die Bedeutung der Ansprüche zu beschränken. Die folgenden Ansprüche werden hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich allein als separate Ausführungsform steht.

Claims (10)

  1. Vorrichtung, die Folgendes umfasst: einen Resonator; einen Phasenregelkreis (PLL), der mit dem Resonator gekoppelt ist; und eine Vielzahl von Schaltern zum Betreiben des PLL in einem offenen Regelkreis während einer Konfigurationsphase, um eine Zieloszillationsfrequenzeinstellung des PLL zu ermitteln, wobei der offene Regelkreis des PLL mit dem Resonator gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, wobei der Resonator einen Oszillator umfasst, der mit einem Inverter gekoppelt ist, wobei ein Ausgang des Oszillators ein Referenztakt ist, der dem PLL über einen ersten Schalter der Vielzahl von Schaltern bereitgestellt wird; wobei optional der Oszillator des Resonators ein Quarzoszillator ist; und/oder wobei die Vorrichtung optional ferner Logik zum Öffnen des ersten Schalters während der Konfigurationsphase umfasst.
  3. Vorrichtung nach einem der Ansprüche 1 oder 2, die ferner Folgendes umfasst: einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für einen Oszillator des PLL während der Konfigurationsphase, wobei die Oszillationsfrequenzeinstellung über einen zweiten Schalter der Vielzahl von Schaltern bereitgestellt wird; wobei die Vorrichtung optional ferner einen dritten Schalter umfasst, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch einen Betrieb mit geschlossenem Regelkreis des PLL erzeugt wird, wobei der dritte Schalter zu der Vielzahl von Schaltern gehört; wobei ferner optional die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
  4. Vorrichtung nach Anspruch 3, wobei der Oszillator des PLL einer von Folgendem ist: ein spannungsgesteuerter Oszillator, ein LC-Tank-basierter Oszillator oder ein digital gesteuerter Oszillator.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, die ferner Folgendes umfasst: einen Resonanzdetektor zum Überwachen eines Ausgangs des Resonators und zum Detektieren einer Impedanzänderung des Resonators; wobei optional der Resonanzdetektor bewirken soll, dass die Vielzahl von Schaltern den PLL betreiben, ein geschlossener Regelkreis ist, nachdem die Impedanzänderung des Resonators detektiert wurde.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der PLL ein analoger PLL, ein digitaler PLL, ein Mischsignal-PLL oder ein LC-PLL ist; und/oder wobei ein Ausgang des PLL als ein Eingangstakt für einen anderen PLL verwendet wird.
  7. Vorrichtung, die Folgendes umfasst: einen Phasenregelkreis (PLL) mit einem Oszillator; einen Resonator, der mit dem PLL gekoppelt ist; und eine Schaltung zum Betreiben des PLL in einem offenen Regelkreis und zum Injizieren von Energie von dem Oszillator in den Resonator während einer Konfigurationsphase und zum Betreiben des PLL in einem geschlossenen Regelkreis, nachdem eine Impedanzänderung des Resonators detektiert wurde; wobei die Vorrichtung optional ferner einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für den Oszillator des PLL während der Konfigurationsphase umfasst, wobei die Oszillationsfrequenzeinstellung über einen ersten Schalter einer Vielzahl von Schaltern bereitgestellt wird.
  8. Vorrichtung nach Anspruch 7, die ferner Folgendes umfasst: einen zweiten Schalter, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch den Betrieb des PLL mit geschlossenem Regelkreis erzeugt wird, wobei der zweite Schalter zu der Vielzahl von Schaltern gehört; wobei optional die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
  9. System, das Folgendes umfasst: einen Speicher zum Speichern einer oder mehrerer Anweisungen; eine Prozessorschaltung zum Ausführen der einen oder der mehreren Anweisungen, wobei die Prozessorschaltung mit dem Speicher gekoppelt ist; eine Drahtlosschnittstelle, um der Prozessorschaltung zu ermöglichen, mit einer anderen Vorrichtung zu kommunizieren, wobei die Prozessorschaltung Folgendes beinhaltet: einen Phasenregelkreis (PLL), der mit einem Resonator gekoppelt ist; und eine Vielzahl von Schaltern zum Betreiben des PLL in einem offenen Regelkreis während einer Konfigurationsphase, um eine Zieloszillationsfrequenzeinstellung des PLL zu ermitteln, wobei der offene Regelkreis des PLL mit dem Resonator gekoppelt ist.
  10. System nach Anspruch 9, wobei der Resonator außerhalb des Chips ist; und/oder wobei die Prozessorschaltung einen Generator zum Erzeugen einer Oszillationsfrequenzeinstellung für einen Oszillator des PLL während der Konfigurationsphase umfasst, wobei die Oszillationsfrequenzeinstellung über einen zweiten Schalter der Vielzahl von Schaltern bereitgestellt wird, wobei die Vielzahl von Schaltern einen dritten Schalter beinhaltet, der die Normalsteuerung des Oszillators während der Konfigurationsphase deaktiviert, wobei die Normalsteuerung durch einen Betrieb des PLL mit geschlossenem Regelkreis erzeugt wird; wobei optional die Vielzahl von Schaltern bewirkt, dass der PLL während einer Frequenzsynthesephase in einem geschlossenen Regelkreis arbeitet, wobei dem Oszillator des PLL eine zuletzt gespeicherte Oszillationsfrequenzeinstellung bereitgestellt wird, wenn er sich am Anfang der Frequenzsynthesephase befindet.
DE102022105671.6A 2021-06-03 2022-03-10 Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren Pending DE102022105671A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/338,497 2021-06-03
US17/338,497 US20220393688A1 (en) 2021-06-03 2021-06-03 Phase locked loop assisted fast start-up apparatus and method

Publications (1)

Publication Number Publication Date
DE102022105671A1 true DE102022105671A1 (de) 2022-12-08

Family

ID=84102016

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022105671.6A Pending DE102022105671A1 (de) 2021-06-03 2022-03-10 Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren

Country Status (4)

Country Link
US (1) US20220393688A1 (de)
CN (1) CN115441867A (de)
DE (1) DE102022105671A1 (de)
TW (1) TW202249434A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116839561B (zh) * 2023-09-01 2023-10-31 四川图林科技有限责任公司 一种半球谐振陀螺垂向基座驱动电极的高压驱动起振方法

Also Published As

Publication number Publication date
US20220393688A1 (en) 2022-12-08
TW202249434A (zh) 2022-12-16
CN115441867A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
DE112019002883T5 (de) Vorrichtung und verfahren für proaktives leistungsmanagement
DE102021126686A1 (de) Leistungsverwaltungseinrichtung und -verfahren für mehrebenenspeichersysteme
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
US11742754B2 (en) Enhanced constant-on-time buck intellectual property apparatus and method
DE102021119090A1 (de) Einrichtung und verfahren für energieeffiziente kernspannungsauswahl
DE102021134615A1 (de) Vorrichtung und verfahren für kontextbasiertes aufladen von batterien
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite
DE112019002628T5 (de) Vorrichtung, verfahren und system für on-chip-erzeugung eines referenztaktsignals
DE112019002299T5 (de) Variabel adaptiver integrierter computational digital low-dropout-regler
DE112020003722T5 (de) Digital-linearer hybrid-schaltkondensator-spannungsregler
DE112018000372T5 (de) Systeme und verfahren für eine kohärente energieverwaltung
DE102021119677A1 (de) Low power hybrid reverse-bandlückenreferenz und -digitaltemperatursensor
DE102021119048A1 (de) Einrichtung und verfahren für eine einheitliche halte- und reaktivierungsklemme
CN114144746A (zh) 数字协调的动态可调适时钟和电压供应装置及方法
DE102021132804A1 (de) Ospm-richtlinienverfahren und -einrichtung zur dynamischen usb-c-modusauswahl
DE102022105671A1 (de) Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren
CN115378253A (zh) 计算型电流传感器
DE102021130628A1 (de) Sicherheitsverriegelungseinrichtung und verfahren für geistiges eigentum
US20220091656A1 (en) Processor peak current control apparatus and method
DE102020134682A1 (de) Niederleistungsvorrichtung und verfahren zur vervielfachung der frequenz eines takts
DE112020002809T5 (de) Einrichtung und verfahren zum aufrechterhalten stabiler taktung
DE102022103790A1 (de) Einrichtung und verfahren zum detektieren einer leistungsversorgungssicherheitsanpassung und risikominderung
DE102021123826A1 (de) Verstärker mit niedriger leistung und bereichseffizienter verstärkungsbandbreite-verdreifachung
US20230092886A1 (en) Phase lock loop with an adaptive loop filter
US20210167014A1 (en) Apparatus and method to increase effective capacitance with layout staples