DE112019002628T5

DE112019002628T5 - Vorrichtung, verfahren und system für on-chip-erzeugung eines referenztaktsignals

Info

Publication number: DE112019002628T5
Application number: DE112019002628.3T
Authority: DE
Inventors: Nasser Kurd; Daniel Ragland; Ameya Ambardekar; John Fallin; Praveen Mosalikanti; Vaughn J. Grossnickle
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2018-06-27
Filing date: 2019-05-28
Publication date: 2021-04-01
Also published as: BR112020019424A2; US20200005728A1; KR20210014096A; US10614774B2; JP2021528711A; CN111919187A; WO2020005432A1

Abstract

Techniken und Mechanismen für einen integrierten Schaltungschip (IC-Chip) zum Erzeugen eines Taktsignals zur Verwendung durch eine oder mehrere Ressourcen des IC-Chips. In einer Ausführungsform wird ein Taktsignal mit Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) eines IC-Chips basierend auf einem zyklischen Signal erzeugt, das durch eine externe Quelle an den IC-Chip bereitgestellt wird. Eine Versorgungsspannung, die an die PLL-Schaltungsanordnung bereitgestellt wird, wird automatisch basierend auf einem aus einer angeforderten Frequenz für das Taktsignal, einer Frequenz des empfangenen zyklischen Signals oder einer Spannung eines Steuersignals erhöht, das durch einen spannungsgesteuerten Oszillator der PLL-Schaltungsanordnung verwendet wird. In einer anderen Ausführungsform wird automatisch eine Reihe inkrementeller Änderungen auf eine Frequenz des Taktsignals nach einem vorgegebenen Übertaktungsschema oder Untertaktungsschema ausgeführt.

Description

HINTERGRUND
Technisches Gebiet
Diese Erfindung bezieht sich allgemein auf das Takten einer integrierten Schaltungsanordnung und genauer, aber nicht ausschließlich, auf eine automatische Konfiguration einer Schaltungsanordnung zum Erzeugen eines Referenztaktsignals.
Stand der Technik
Konventionelle Computerarchitekturen stellen unterschiedlich eine Zentralverarbeitungseinheitenmatrize (CPU-Matrize) und eine externe Quelle bereit, die gekoppelt ist, der CPU-Matrize ein digitales Taktsignal zu senden - oft bezeichnet als ein „Grundtakt“ - das zum Erzeugen von einem oder mehreren lokalen Taktsignalen verwendet werden kann. Eine oder mehrere synchrone Domains einer solchen CPU-Matrize laufen verschieden jeweils basierend auf einem jeweiligen lokalen Taktsignal, das wiederum auf dem empfangenen Grundtaktsignal basiert.
Übertakten oder Untertakten vieler synchroner Domänen einer CPU-Matrize kann effizient durch Ändern einer Frequenz des Grundtaktsignals erfolgen. CPU-Matrizen in bestehenden Computerarchitekturen sind jedoch von externer Taktsteuerlogik abhängig, um diese Art von Übertakten oder Untertakten umzusetzen. Diese Abhängigkeit verlangt üblicherweise weitere leitfähige Kontakte (z. B. Pins, Pads, Kugeln oder dergleichen), Zwischenverbindungen und/oder andere Ressourcen, um die Taktsteuersignalisierung zwischen der CPU-Matrize und der externen Taktsteuerlogik zu ermöglichen. Weiter werden CPU-Matrizen oft durch externe Taktsteuerlogik eingeschränkt, die nicht für einen ausreichend großen Bereich möglicher Frequenzen für den Grundtakt entworfen ist. Noch weiter ist die maximal zulässige Frequenz eines Grundtaktsignals oft durch die Art der Zwischenverbindung beschränkt, die verwendet wird, das Grundtaktsignal mit einer CPU-Matrize zu kommunizieren.
Da aufeinanderfolgende Generationen integrierter Schaltungstechnologie immer schnellere Betriebsfrequenzen von Computerarchitekturen unterstützen, wird erwartet, dass ein steigender Bedarf an inkrementellen Verbesserungen von Systemen zum Takten dieser Computerarchitekturen auftreten wird.
Figurenliste
Die verschiedenen Ausführungsformen dieser Erfindung sind beispielhaft und nicht einschränkend in den Figuren der beiliegenden Zeichnungen illustriert, wobei gilt:

1 ist ein Funktionsblockdiagramm auf hoher Ebene, das Merkmale eines Systems illustriert, um das Takten einer integrierten Schaltungsanordnung nach einer Ausführungsform bereitzustellen.
2 ist ein Ablaufdiagramm, das Merkmale eines Verfahrens illustriert, um einen Takt mit einem integrierten Schaltungschip (IC-Chip) nach einer Ausführungsform zu erzeugen.
3 bis 7 sind funktionale Blockdiagramme auf hoher Ebene, die jeweils Merkmale eines jeweiligen IC-Chips illustrieren, um ein Taktsignal nach einer entsprechenden Ausführungsform zu erzeugen.
8 ist ein Schwimmbahndiagramm, das Elemente der Kommunikationen illustriert, die an einem IC-Chip nach einer Ausführungsform ausgetauscht werden.
9 ist ein Funktionsblockdiagramm, das eine Rechnervorrichtung nach einer Ausführungsform illustriert.
10 ist ein Funktionsblockdiagramm, das ein beispielhaftes Computersystem nach einer Ausführungsformen illustriert.

AUSFÜHRLICHE BESCHREIBUNG
Hierin erklärte Ausführungsformen stellen unterschiedlich Techniken und Mechanismen für einen integrierten Schaltungschip (IC-Chip) bereit, um lokale Erzeugung eines Taktsignals zu steuern, das durch einen Prozessor und/oder andere Ressourcen des IC-Chips verwendet wird. Eine solche lokale Erzeugung eines Taktsignals durch einen IC-Chip kann auf einem zyklischen Signal basieren, das durch eine externe Quelle an den IC-Chip bereitgestellt wird. In einigen Ausführungsformen ist das zyklische Signal, das durch den IC-Chip empfangen wird, ein analoges Signal, das (beispielsweise) durch einen Kristalloszillator erzeugt wird.
Ein solches Taktsignal kann eine „Referenztakt“-Funktion bereitstellen, die ähnlich wie die einer Art von digitalem Taktsignal ist (oft bezeichnet als ein „Grundtaktsignal“), das in konventionellen Taktungsarchitekturen von außerhalb des Chips an einen IC-Chip bereitgestellt wird. Im Vergleich mit diesen konventionellen Taktungsarchitekturen ermöglicht die On-Chip-Erzeugung eines Referenztaktsignals einen wesentlich weiteren Bereich verfügbarer Taktfrequenzen. Um einen solchen weiteren Bereich zu ermöglichen, ermöglichen einige Ausführungsformen unterschiedlich automatische Updates für die Stromversorgung einer On-Chip-Schaltungsanordnung, die verwendet wird, das Taktsignal zu erzeugen. Alternativ oder weiterhin kann eine Reihe von Änderungen an der Frequenz eines Taktsignals automatisch nach einem vorgegebenen „Frequenzcrawl“-Schema ausgeführt werden.
Wie hierin verwendet, bezieht sich „Referenztaktsignal“ auf ein digitales Taktsignal, das synchronisierten Betrieb von mindestens einem Satz von Ressourcen eines IC-Chips ermöglicht, wobei das Referenztaktsignal an einem IC-Chip basierend auf einem zyklischen Signal erzeugt wird, das an den IC-Chip durch eine externe Quelle bereitgestellt wird, die damit gekoppelt ist. Ein bestimmter Ressourcensatz (auch bezeichnet als eine „synchrone Domäne“) kann mit dem Referenztaktsignal selbst oder mit einem anderen Taktsignal getaktet sein, das basierend auf dem Referenztaktsignal erzeugt wird. Beispielsweise kann das Referenztaktsignal für eine oder mehrere Schleifenschaltungen bereitgestellt sein (z. B. PLLs, FLLs), die jeweils eine jeweilige Frequenzmultiplikation ausführen, um ein anderes Taktsignal für eine entsprechende synchrone Domäne des IC-Chips zu erzeugen. Einige Ausführungsformen sind mit Verweis auf die On-Chip-Erzeugung eines Taktsignals erzeugt, das den Betrieb eines Prozessors eines IC-Chips ermöglicht. Diese Beschreibung jedoch kann erweitert werden, um für die On-Chip-Erzeugung eines Taktsignals zur Operation einer von verschiedenen weiteren oder alternativen Ressourcen eines IC-Chips zu gelten. Wenn nicht hierin anders angezeigt, kann ein „Taktsignal“ ein Referenztaktsignal oder alternativ dazu ein anderes Taktsignal sein, das basierend auf einem solchen Referenztaktsignal erzeugt wird. Außerdem kann, wenn nicht hierin anders angegeben, ein „zyklisches Signal“ ein Referenztaktsignal sein oder alternativ ein Signal sein, das an einen IC-Chip durch eine Ressource außerhalb des Chips zur On-Chip-Erzeugung eines Referenztaktsignals bereitgestellt wird. Beispielsweise kann ein zyklisches Signal ein analoges Signal (z. B. Sinussignal) von einem Kristalloszillator einer Quelle außerhalb des Chips sein.
Bestimmte Merkmale verschiedener Ausführungsformen sind hierin mit Verweis auf eine Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) zum Erzeugen eines Taktsignals basierend auf einem Feedbacksignal beschrieben. Eine solche PLL-Schaltungsanordnung kann eine Schaltung umfassen oder damit gekoppelt sein (hierin bezeichnet als eine „Frequenzteilerschaltung“), die das Feedbacksignal durch Aufbringen einer Frequenzdivision auf eine gesampelte Version des Taktsignals erzeugt. Alternativ dazu kann die PLL-Schaltungsanordnung in verschiedenen Ausführungsformen eine solche Frequenzmultiplikatorschaltung umfassen. Eine oder mehrere weitere Frequenzteilerschaltungen und/oder Frequenzmultiplikatorschaltungen können verschieden gekoppelt sein, um in verschiedenen Ausführungsformen auf Taktsignalisierung vor oder nach einer solchen PLL-Schaltungsanordnung zu laufen. Einige Ausführungsformen sind nicht auf eine bestimmte Frequenzdivision oder Frequenzmultiplikation zur Verwendung in der Erzeugung eines Taktsignals beschränkt.
Die Technologien, die hierin beschrieben sind, können in einer oder mehreren elektronischen Vorrichtungen umgesetzt sein. Nichteinschränkende Beispiele elektronischer Vorrichtungen, die die hierin beschriebenen Technologien, verwenden können, umfassen alle Arten mobiler Vorrichtungen und/oder stationärer Vorrichtungen, wie etwa Kameras, Handys, Computerterminals, Desktopcomputer, elektronische Reader, Faxmaschinen, Kiosks, Laptopcomputer, Netbookcomputer, Notebookcomputer, Internetvorrichtungen, Zahlungsterminals, Personal Digital Assistants, Mediaplayer und/oder Recoder, Server (z. B. Bladeserver, Rackmount-Server, Kombinationen daraus usw.), Set-Top-Boxes, Smartphones, Tablet-Personal-Computers, ultramobile Personal Computers, verkabelte Telefone, Kombinationen daraus und dergleichen. Allgemeiner können die hierin beschriebenen Technologien in jeder einer Vielzahl elektronischer Vorrichtungen eingesetzt werden, einschließlich eines integrierten Schaltungschips, der bedienbar ist, ein Taktsignal zu erzeugen.
In der folgenden Beschreibung werden zahlreiche Details besprochen, um eine ausführlichere Erklärung der Ausführungsformen dieser Offenbarung bereitzustellen. Es wird für einen Fachmann auf dem Gebiet offensichtlich sein, dass die Ausführungsformen dieser Offenbarung ohne diese spezifischen Details praktiziert werden können. In anderen Instanzen werden bekannte Strukturen und Vorrichtungen in Form eines Blockdiagramms gezeigt, statt ausführlich, um Ausführungsformen dieser Offenbarung nicht zu verschleiern.
Es ist zu beachten, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien dargestellt sind. Einige Linien können dicker sein, um eine größere Anzahl von darstellenden Signalpfaden darzustellen, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine Informationsflussrichtung anzuzeigen. Solche Anzeigen sind nicht als einschränkend vorgesehen. Stattdessen werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein leichteres Verständnis einer Schaltung oder logischen Einheit bereitzustellen. Jedes dargestellte Signal kann, wie durch Designbedürfnisse oder Vorzüge vorgeschrieben, tatsächlich ein oder mehrere Signale umfassen, die in jeder Richtung laufen können und die mit einer geeigneten Art von Signalschema umgesetzt werden können.
In der gesamten Spezifikation und in den Ansprüchen bedeutet der Begriff „verbunden“ eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung zwischen den verbundenen Dingen, ohne Vermittlungsvorrichtungen. Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive Zwischenvorrichtungen. Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die angeordnet sind, miteinander zusammenzuarbeiten, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutungen von „ein“, „eine“ und „der/die/das“ umfassen auch Pluralverweise. Die Bedeutung von „in“ umfasst „in“ und „an“.
Der Begriff „Vorrichtung“ kann sich allgemein auf eine Vorrichtung nach dem Zusammenhang der Verwendung des Begriffs beziehen. Beispielsweise kann sich eine Vorrichtung auf einen Stapel Schichten oder Strukturen, eine einzige Struktur oder Schicht, eine Verbindung verschiedener Strukturen, die aktive und/oder passive Elemente aufweisen usw. beziehen. Allgemein ist eine Vorrichtung eine dreidimensionale Struktur mit einer Ebene entlang der x-y-Richtung und einer Höhe entlang der z-Richtung eines kartesischen x-y-z-Koordinatensystems. Die Ebene der Vorrichtung kann auch die Ebene einer Einrichtung sein, die die Vorrichtung umfasst.
Der Begriff „Skalierung“ bezieht sich allgemein auf die Umwandlung eines Designs (Schema und Layout) von einer Prozesstechnologie in eine andere Prozesstechnologie und die nachfolgende Verringerung des Layoutbereichs. Der Begriff „Skalierung“ bezieht sich allgemein auch auf Verringern der Größe von Layout und Vorrichtungen innerhalb desselben Technologieknotens. Der Begriff „Skalierung“ kann sich auch auf die Anpassung (z. B. Verlangsamung oder Beschleunigung - d. h. Abskalierung bzw. Aufskalierung) einer Signalfrequenz relativ zu einem anderen Parameter, wie etwa dem Stromversorgungspegel, beziehen.
Die Begriffe „im Wesentlichen“, „nahe“, „etwa“, „in der Nähe“ und „ca.“ beziehen sich allgemein auf einen Bereich von +/- 10 % um einen Zielwert. Beispielsweise bedeuten, wenn nicht anders im ausdrücklichen Kontext ihrer Verwendung vorgegeben, die Begriffe „im Wesentlichen gleich“, „etwa gleich“ und „ungefähr gleich“, dass es nicht mehr als eine nebensächliche Variation zwischen den so beschriebenen Dingen gibt. In der Technik ist eine solche Variation typischerweise maximal +/-10 % eines vorgegebenen Zielwerts.
Es versteht sich, dass die Begriffe, die so verwendet werden, unter geeigneten Umständen austauschbar sind, sodass die Ausführungsformen der hierin beschriebenen Erfindung beispielsweise in der Lage sind, in anderen Ausrichtungen betrieben zu werden, als denen, die hierin illustriert oder anderweitig beschrieben sind.
Wenn nicht anders vorgegeben, dient die Verwendung der Ordinaladjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. bei Beschreibung eines gemeinsamen Objekts nur der Anzeige, dass auf verschiedene Instanzen gleicher Objekte verwiesen wird, und soll nicht implizieren, dass die so beschriebenen Objekte in einer bestimmten Reihenfolge vorliegen müssen, weder zeitlich noch räumlich, in Rangordnung oder anderweitig.
Zum Zweck dieser Offenbarung bedeuten die Phrasen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zweck dieser Offenbarung bedeutet die Phrase „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und den Ansprüchen werden, wenn vorhanden, zu beschreibenden Zwecken verwendet und dienen nicht notwendigerweise der Beschreibung permanenter relativer Positionen. Beispielsweise beziehen sich die Begriffe „über“, „unter“, „Vorderseite“, „Rückseite“, „oben“, „unten“, „über“, „unter“ und „an“, wie hierin verwendet auf eine relative Position einer Komponente, einer Struktur oder eines Materials bezüglich anderer genannter Komponenten, Strukturen oder Materialien innerhalb einer Vorrichtung, bei denen solche physischen Beziehungen zu beachten sind. Diese Begriffe werden hierin zu rein beschreibenden Zwecken und vornehmlich innerhalb des Kontexts einer Vorrichtungs-z-Achse eingesetzt und können daher relativ zu einer Ausrichtung einer Vorrichtung stehen. Daher kann ein erstes Material „über“ einem zweiten Material im Zusammenhang einer Figur, die hierin bereitgestellt ist, auch „unter“ dem zweiten Material sein, wenn die Vorrichtung kopfüber relativ zu dem Kontext der bereitgestellten Figur angeordnet ist. In dem Kontext von Materialien kann ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Weiterhin kann ein Material, das zwischen zwei Materialien angeordnet ist, direkt mit den beiden Schichten in Kontakt stehen oder eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu steht ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit dem zweiten Material. Ähnliche Unterschiede sind in Zusammenhang mit Bauteilbaugruppen zu machen.
Der Begriff „zwischen“ kann in dem Zusammenhang der z-Achse, x-Achse oder y-Achse einer Vorrichtung verwendet werden. Ein Material, das zwischen zwei anderen Materialien liegt, kann in Kontakt mit einem oder beiden der Materialien stehen, oder kann von beiden der anderen zwei Materialien durch ein oder mehrere dazwischenliegende Materialien getrennt sein. Ein Material, das „zwischen“ zwei anderen Materialien liegt, kann mit einem der beiden anderen Materialien stehen, oder kann mit den beiden anderen Materialien durch ein dazwischenliegendes Material gekoppelt sein. Eine Vorrichtung, die zwischen zwei anderen Vorrichtungen liegt, kann direkt mit einem oder beiden der Vorrichtungen verbunden sein, oder kann von beiden der anderen zwei Vorrichtungen durch eine oder mehrere dazwischenliegende Vorrichtungen getrennt sein.
Wie während dieser Beschreibung und in den Ansprüchen verwendet, kann eine Liste von Posten, die mit dem Begriff „mindestens eines aus“ oder „eines oder mehr aus“ jede Kombination der aufgeführten Posten umfassen. Beispielsweise kann die Phrase „mindestens eines aus A, B oder C“ A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten. Es wird festgehalten, dass die Elemente aus den Figuren mit denselben Referenzziffern (oder Namen) wie die Elemente jeder anderen Figur hierin in jeder Weise operieren oder funktionieren können, die ähnlich wie die beschriebene ist, aber nicht darauf beschränkt sind.
Weiterhin können die verschiedenen Elemente kombinatorischer Logik und sequenzieller Logik, die in dieser Offenbarung erklärt sind, sich auf physische Strukturen (wie etwa AND-Gates, OR-Gates oder XOR-Gates) oder synthetisierte oder anderweitig optimierte Sammlungen von Vorrichtungen beziehen, die die logischen Strukturen umsetzen, die Boolesche Äquivalente der erklärten Logik sind.
Es wird festgehalten, dass die Elemente aus den Figuren mit denselben Referenzziffern (oder Namen) wie die Elemente jeder anderen Figur hierin in jeder Weise operieren oder funktionieren können, die ähnlich wie die beschriebene ist, aber nicht darauf beschränkt sind.
1 zeigt Merkmale eines Systems 100 zum Bereitstellen einer On-Chip-Taktsignalerzeugung nach einer Ausführungsform. System 100 ist ein Beispiel einer Ausführungsform, wobei ein integrierter Schaltungschip (IC-Chip) eine Funktion unterstützt, automatisch eine Versorgungsspannung zu regeln, die an die Phasenregelschleifenschaltungsanordnung des IC-Chips bereitgestellt wird, wobei die Phasenregelschleifenschaltungsanordnung verwendet wird, ein Referenztaktsignal zu erzeugen.
Wie in 1 gezeigt, umfasst System 100 einen IC-Chip 130, von dem eine erste Schaltung mindestens die Phasenregelschleifenschaltungsanordnung PLL 140 umfasst, die gekoppelt ist, ein zyklisches Signal zu empfangen (wie etwa das dargestellte illustrative zyklische Signal 120), das an den IC-Chip 130 bereitgestellt wird. Beispielsweise können IC-Chip 130 und eine externe Signalquelle 110 von System 100 miteinander über jeweilige Hardwareschnittstellen 112, 132 gekoppelt sein - wobei z. B. ein Kristalloszillator (nicht dargestellt) oder eine andere solche Komponente der Signalquelle 110 ein zyklisches Signal 120 zur Kommunikation mit dem IC-Chip 130 erzeugt. Eine zweite Schaltung von IC-Chip 130 (wie die dargestellte illustrative Spannungsreglerschaltung VR 150) kann gekoppelt sein, eine Versorgungsspannung 152 an die Phasenregelschleifenschaltungsanordnung PLL 140 bereitzustellen. In einer solchen Ausführungsform kann PLL 140 ein Referenztaktsignal RClk 142 basierend auf dem zyklischen Signal 120 und der Versorgungsspannung 152 gleichermaßen erzeugen. Die Versorgungsspannung 152 kann mindestens insoweit eine Grundlage für die Erzeugung von RClk 142 sein, wie die Versorgungsspannung 152 die Operation von PLL 140 betreibt, wobei eine solche Operation eine Frequenz von RClk 142, die mindestens teilweise auf einer Frequenz des zyklischen Signals 120 basiert, bereitstellt. Beispielsweise kann PLL 140 einen Spannungssteuerungsoszillator (VCO) umfassen, der die Versorgungsspannung 152 verwendet, eine angeforderte Frequenzmultiplikation zu ermöglichen. Alternativ oder weiterhin kann das Bestimmen der Frequenz von RClk 142 ferner basierend auf der Bereitstellung von RClk 142 als ein Feedbacksignal an eine Frequenzteilerschaltung 144 erfolgen, die mit PLL 140 gekoppelt (oder alternativ darin enthalten) ist. Die Operation von PLL 140 kann ferner in Reaktion auf ein oder mehrere andere Steuersignale erfolgen (nicht dargestellt), die beispielsweise von einer von verschiedenen konventionellen Phasenregelschleifentechniken angepasst sind.
Das Taktsignal RClk 142 kann an beliebige einer Vielzahl einer oder mehrerer anderer Komponenten von IC-Chip 130 bereitgestellt werden - wobei z. B. RClk 142 verwendet wird, eine synchrone Domäne innerhalb einer solchen Komponente und/oder zwischen mehreren solcher Komponenten bereitzustellen. In der dargestellten beispielhaften Ausführungsform sind ein oder mehrere Prozessoren (z. B. einschließlich der dargestellten illustrativen einen oder mehreren Prozessorkerne 160) gekoppelt, um RClk 142 von PLL 140 zu empfangen. Alternativ dazu oder weiterhin können ein Grafikprozessor 162, ein Speicher 164 und/oder eine oder mehrere andere Schaltungskomponenten verschieden RClk 142 empfangen und darauf basierend funktionieren. In einigen Ausführungsformen wird RClk 142 weiterhin oder alternativ dazu als ein Grundtakt für eine oder mehrere Phasenregelschleifenschaltungen und/oder Frequenzregelschleifenschaltungen (nicht dargestellt) verwendet, um unterschiedlich eine Frequenzmultiplikation zum Erzeugen anderer jeweiliger Taktsignale auszuführen.
In konventionellen Taktschemas wird ein digitales „Grund“-Taktsignal eines Gesamtsystems von einer externen Quelle über eine Zwischenverbindung an einen IC-Chip bereitgestellt. Ein solches Grundtaktsignal soll dann als ein Referenztakt an dem IC-Chip dienen. Diese konventionellen Schemas sind typischerweise auf eine maximale Signalfrequenz eingeschränkt, die durch die Zwischenverbindung erlaubt ist, die verwendet wird, um das Grundsignal an den jeweiligen IC-Chip zu übermitteln. Durch Erzeugen eines Referenztaktsignals lokal am IC-Chip 130 (beispielsweise) vermeiden einige Ausführungsformen verschiedentlich eine direkte Einschränkung von RClk 142 durch diese Art von Frequenzeinschränkung. Weiterhin nutzen einige Ausführungsformen ferner diesen Vorteil durch Unterstützen einer automatischen Spannungsreglerfunktion, die PLL 140 in die Lage versetzt, dynamisch auf eine Reihe möglicher Frequenzen für RClk 142 zu aktualisieren. Beispielsweise kann ein solcher Bereich möglicher Frequenzen erhöht oder anderweitig modifiziert werden, indem ein Pegel einer Versorgungsspannung aktualisiert wird, die an PLL 140 bereitgestellt ist.
In der dargestellten beispielhaften Ausführungsform ist eine dritte Schaltung von IC-Chip 130 (wie etwa der dargestellte illustrative Controller 170) gekoppelt, um VR 150 ein Steuersignal 174 bereitzustellen, das zu einem bestimmten Zeitpunkt vorgeben oder anderweitig anzeigen kann, dass ein Pegel einer Versorgungsspannung 152 geändert werden soll. Controller 170 kann ein Signal 172 empfangen, das einen aktuellen (oder erwarteten) Zustand des Bereitstellens von RClk 142 basierend auf dem zyklischen Signal 120 und der Versorgungsspannung 152 anzeigt. Ein solcher Zustand kann beispielsweise eine oder mehrere aus einer Frequenz, die durch oder anderweitig im Namen des Prozessorkerns 160 (oder einer anderen solchen Senke von RClk 142) angefordert wird, einer aktuellen Frequenz des zyklischen Signals 120 oder einem Pegel einer Steuerspannung an PLL 140 umfassen. In einer solchen Ausführungsform ist eine Steuerspannung an PLL 140 eine Spannung eines Steuersignals, das an einem VCO von PLL 140 empfangen wird. Signal 172 kann durch jeden einer Vielzahl von Sensoren, Steuerschaltungsanordnungen und/oder anderen Mechanismen erzeugt werden (nicht dargestellt), die bedienbar sind, den Zustand von IC-Chip 130 zu überwachen und zu kommunizieren. Eine solche Erzeugung des Signals 172 kann Operationen umfassen, die von Schaltungsüberwachungstechniken angepasst sind, die hierin nicht detailliert sind, um zu vermeiden, bestimmte Merkmale verschiedener Ausführungsformen zu verschleiern.
In einer Ausführungsform führt der Controller 170 eine Bewertung basierend auf einem vorgegebenen Grenzpegel durch, um zu bestimmen, ob der Zustand, den das Signal 172 anzeigt, die Kriterien für die automatische Änderung eines Pegels der Versorgungsspannung 152 umfasst. Die Bewertung kann auf einem Zustand von IC-Chip 130 (z. B. dem Zustand, der vorgegebene Referenzinformationen umfasst) basieren, in dem Grenzpegel eines bestimmten Parameters jeweils einem anderen jeweiligen Pegel der Versorgungsspannung 152 zugeordnet werden. Beispielsweise kann Controller 170 einen Speicher oder eine andere Ressource umfassen oder anderweitig Zugriff darauf haben, die solche vorgegebenen Referenzinformationen bereitstellen soll. Ein Grenzparameter, der durch die vorgegebene Referenzinformationen angezeigt wird, kann beispielsweise eines aus einem angeforderten Taktfrequenzparameter, einem zyklischen Signalfrequenzparameter oder einem Steuerspannungspegelparameter umfassen.
Beispielsweise kann Steuersignal 174 auf einer Bewertung basieren, wobei Controller 170 erkennt, ob eine Referenztaktfrequenz, die durch oder anderweitig im Namen einer Ressource angefordert ist (wie etwa Prozessorkern 160) größer ist als - oder alternativ kleiner ist als - eine vorgegebene Grenzfrequenz für RClk 142. In einer solchen Ausführungsform verwendet die Erkennung vorgegebene Ressourceninformationen (oder einen anderen Zustand von IC-Chip 130), die eine Entsprechung der vorgegebenen Grenzfrequenz zu einem aktuellen Pegel der Versorgungsspannung 152 vorgeben oder anderweitig anzeigen. Beispielsweise kann die Grenzfrequenz definiert werden als einer Reihe von Spannungspegeln entsprechend, was den aktuellen Pegel der Versorgungsspannung 152 umfasst.
Alternativ dazu oder weiterhin kann die Bewertung umfassen, dass Controller 170 erkennt, dass eine aktuelle Frequenz eines zyklischen Signals 120 geringer ist als eine vorgegebene Grenzfrequenz des zyklischen Signals 120 - wobei z. B. die vorgegebene Grenzfrequenz durch Referenzinformationen (oder einen anderen Zustand von IC-Chip 130) als einer aktuellen Frequenz von RClk 142 entsprechend definiert ist. Alternativ dazu oder weiterhin kann die Bewertung umfassen, dass Controller 170 erkennt, dass eine Steuerspannung an PLL 140 (z. B. eine Spannung eines Steuersignals zum Bedienen eines VCO) größer (oder alternativ kleiner) als ein vorgegebener Grenzpegel der Steuerspannung ist. Der vorgegebene Grenzpegel kann durch den Zustand von IC-Chip 130 als einem aktuellen Pegel der Versorgungsspannung 152 entsprechend definiert sein. Basierend auf einer solchen Bewertung kann der Controller 170 automatisch mit Steuersignal 174 anzeigen, dass die Versorgungsspannung 152 geändert werden soll. In Antwort auf eine solche Anzeige mit Steuersignal 174 kann VR 150 einen Pegel der Versorgungsspannung 152 erhöhen oder anderweitig ändern.
2 zeigt Merkmale eines Verfahrens 200 zum Erzeugen eines Taktsignals an einem IC-Chip nach einer Ausführungsform. Verfahren 200 ist ein Beispiel einer Ausführungsform, wobei ein IC-Chip (z. B. umfassend Prozessorlogik) automatisch eine Versorgungsspannung ändert, wobei ein Taktsignal mit PLL-Schaltungsanordnung des IC-Chips basierend auf der Versorgungsspannung und einem zyklischen Signal erzeugt wird, das an den IC-Chip bereitgestellt wird. Verfahren 200 kann beispielsweise am IC-Chip 130 ausgeführt werden.
Wie in 2 gezeigt ist, kann Verfahren 200 (in 210) das Bereitstellen eines zyklischen Signals an eine erste Schaltung eines IC-Chips umfassen - wobei z. B. die erste Schaltung PLL 140 (oder eine andere solche Phasenregelschleifenschaltungsanordnung) ist oder anderweitig umfasst. Das zyklische Signal kann an dem IC-Chip von einer externen Signalquelle empfangen werden, die damit gekoppelt ist. Ein solches Empfangen kann umfassen, dass der IC-Chip 130 das zyklische Signal 120 über einen leitfähigen Kontakt (z. B. ein Pad, eine Durchkontaktierungsstruktur, eine Lötverbindung oder dergleichen) der Hardwareschnittstelle 132 empfängt. In einigen Ausführungsformen ist das zyklische Signal ein sinusförmiges (oder anderes) analoges Signal, das beispielsweise mit einem Kristalloszillator einer Signalquelle erzeugt wird. In anderen Ausführungsformen wird das zyklische Signal durch eine andere Schaltungsanordnung des IC-Chips erzeugt - wobei z. B. das zyklische Signal ein Referenztaktsignal oder ein anderes Taktsignal ist, das (beispielsweise) basierend auf einem solchen Referenztaktsignal erzeugt wird.
In einer Ausführungsform umfasst Verfahren 200 ferner (in 220) das Erzeugen, mit einer PLL-Schaltungsanordnung der ersten Schaltung, eines Taktsignals basierend auf dem zyklischen Signal und einer Versorgungsspannung (selber Kommentar zur Wirkung der Versorgungsspannung auf REF), die an die PLL-Schaltungsanordnung bereitgestellt wird. Beispielsweise kann Verfahren 200 ferner einen Spannungsregler des IC-Chips (wie etwa VR 150) umfassen, der die Versorgungsspannung an eine VCO-Schaltung der PLL-Schaltungsanordnung bereitstellt. Ein solcher Spannungsregler kann bedienbar sein, zu unterschiedlichen Zeitpunkten jeden aus einer Vielzahl verschiedener Pegel der Versorgungsspannung bereitzustellen.
Verfahren 200 kann ferner (in 230) das Bereitstellen des Taktsignals an eine oder mehrere Schaltungskomponenten des IC-Chips umfassen. In der dargestellten beispielhaften Ausführungsform umfasst das Bereitstellen in 230 das Bereitstellen des Taktsignals an mindestens einen Prozessor des IC-Chips. Basierend auf dem Bereitstellen in 230 können eine oder mehrere synchrone Domains des IC-Chips bereitgestellt werden. Alternativ dazu oder weiterhin kann die Kommunikation über einen oder mehrere Busse des IC-Chips mit einem Referenztaktsignal (oder einem lokalen Taktsignal, das am IC-Chip basierend auf dem Referenztaktsignal erzeugt wird) synchronisiert werden.
In einer Ausführungsform umfasst Verfahren 200 ferner (in 240) das Ausführen einer Bewertung eines aus einer Frequenz, die im Namen des Prozessors angefordert wurde, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung an der PLL-Schaltungsanordnung, die Bewertung basierend auf einem vorgegebenen Grenzpegel, durch eine zweite Schaltung. Eine solche Bewertung kann in 240 beispielsweise durch Controller 170 basierend auf Signal 172 und (in einigen Ausführungsformen) basierend auf vorgegebenen Referenzinformationen oder einem anderen Zustand des IC-Chips durchgeführt werden, der eine Entsprechung verschiedener Grenzpegel eines bestimmten Parameters jeweils mit einem anderen jeweiligen Pegel der Versorgungsspannung identifiziert. Die vorgegebenen Referenzinformationen oder der andere solche Zustand des IC-Chips können Grenzpegel eines Parameters jeweils einem anderen jeweiligen Pegel der Versorgungsspannung zuordnen. Der Parameter kann beispielsweise eines aus einem angeforderten Taktfrequenzparameter, einem zyklischen Signalfrequenzparameter oder einem Steuerspannungspegelparameter umfassen.
Beispielsweise kann das Ausführen der Bewertung in 240 umfassen, zu erkennen, dass die Frequenz, die im Namen des Prozessors angefordert wurde, größer als eine vorgegebene Grenzfrequenz des Taktsignals ist. Eine solche vorgegebene Grenzfrequenz kann an Controller 170 (beispielsweise) als einem aktuellen Pegel der Versorgungsspannung entsprechend definiert sein - wobei z. B. ein Überschreiten der Grenzfrequenz darauf hinweist, dass der aktuelle Pegel der Versorgungsspannung das Risiko aufweist, für die im Namen des Prozessors angeforderte Frequenz nicht ausreichend zu sein.
Alternativ dazu oder weiterhin kann das Ausführen der Bewertung in 240 umfassen, zu erkennen, dass die Frequenz des zyklischen Signals (bereitgestellt an die erste Schaltung in 210) geringer als eine vorgegebene Grenzfrequenz des zyklischen Signals ist. Eine solche vorgegebene Grenzfrequenz kann einer aktuellen Frequenz des Taktsignals entsprechen - wobei z. B. das zyklische Signal unter der Grenzfrequenz darauf hinweist, dass mit Blick auf die aktuelle Frequenz des Taktsignals der aktuelle Pegel der Versorgungsspannung das Risiko aufweist, nicht auszureichen, um eine angeforderte Frequenz des Taktsignals bereitzustellen.
Alternativ dazu oder weiterhin kann das Ausführen der Bewertung in 240 umfassen, zu erkennen, dass die Steuerspannung an der PLL-Schaltungsanordnung größer als ein vorgegebener Grenzpegel der Steuerspannung ist. Eine solcher vorgegebener Grenzpegel kann einem aktuellen Pegel der Versorgungsspannung entsprechen - wobei z. B. der Grenzpegel darauf hinweist, dass der aktuelle Pegel der Versorgungsspannung das Risiko aufweist, zum Bereitstellen einer entsprechenden Frequenz nicht ausreichend zu sein.
Verfahren 200 kann ferner (in 250) umfassen, die Versorgungsspannung mit einem Steuersignal basierend auf der Bewertung aus 240 zu regeln. Die Regelung in 250 kann umfassen, automatisch einen Pegel der Versorgungsspannung in Reaktion auf das Steuersignal zu ändern. Beispielsweise kann das Durchführen der Bewertung in 240 umfassen, zu erkennen, dass eine angeforderte Frequenz für das Taktsignal - z. B. im Namen des Prozessors - größer (oder alternativ kleiner) als eine vorgegebene Grenzfrequenz ist. In einer solchen Ausführungsform kann die Regelung in 250 den Anstieg (oder alternativ die Verringerung) der Versorgungsspannung 152 durch den VR 150 und bei der erhöhten (oder verringerten) Versorgungsspannung 152, PLL 140 das Erhöhen (oder alternativ Verringern) einer Frequenz von RClk 142 auf die angeforderte Frequenz umfassen.
In einer Ausführungsform umfasst das Verfahren 200 ferner eine oder mehrere weitere Operationen (nicht dargestellt), um automatisch nach einem vorgegebenen Schema eine Reihe von inkrementellen Änderungen an RClk 142 von einer aktuellen Frequenz auf eine Zielfrequenz auszuführen. Um der Kürze Willen wird eine solche Reihe hierin als „Frequenzcrawl“ bezeichnet. Illustrativ und nicht einschränkend kann Verfahren 200 ferner die zweite Schaltung (z. B. umfassend Controller 170) umfassen, die auf einen oder mehrere Parameter eines Übertaktungsplans zugreift, der - beispielsweise - durch den IC-Chip gespeichert oder anderweitig daran vorkonfiguriert ist. Der eine oder die mehreren Parameter können eines oder mehrere aus einer Größe einer inkrementellen Frequenzänderung (z. B. einer inkrementellen Frequenzsteigerung), einer Zeitdauer einer inkrementellen Frequenzänderung und einer Endzielfrequenz des Taktsignals anzeigen. Basierend auf dem einen oder den mehreren Parametern kann die zweite Schaltung der ersten Schaltung signalisieren, eine Reihe von inkrementellen Erhöhungen (oder alternativ Verringerungen) einer Frequenz des Taktsignals auszuführen.
In einigen Ausführungsformen ändert der Spannungsregler automatisch einen Pegel der Versorgungsspannung während der Reihe inkrementeller Änderungen der Frequenz des Taktsignals. Beispielsweise kann das Durchführen der Bewertung in 240 umfassen, zu erkennen, dass eine nächste Frequenz des Taktsignals (d. h. eine nächste Frequenz nach dem vorgegebenen Schema) eine Grenzfrequenz überschreitet, die einem aktuellen Pegel der Spannungsversorgung entspricht. In einer solchen Ausführungsform kann die Regelung in 250 umfassen, den Pegel der Versorgungsspannung zu erhöhen, sodass eine VCO-Schaltung der PLL-Schaltungsanordnung in der Lage ist, die nächste Frequenz des Taktsignals zu ermöglichen.
3 zeigt Merkmale eines IC-Chips 300 zum Erzeugen eines Taktsignals nach einer Ausführungsform. IC-Chip 300 ist ein Beispiel einer Ausführungsform, wobei eine Schaltungsanordnung eines Chips, die einen Prozessor umfasst, bedienbar ist, automatisch eine Versorgungsspannung zu ändern, wobei ein Taktsignal mit PLL-Schaltungsanordnung des Chips basierend auf der Versorgungsspannung und einem zyklischen Signal erzeugt wird. IC-Chip 300 kann beispielsweise einige oder alle der Merkmale von IC-Chip 130 umfassen und/oder kann nach Verfahren 200 funktionieren.
Wie in 3 dargestellt, umfasst IC-Chip 300 eine Phasenregelschleifenschaltung (PLL-Schaltung) 310 - funktional beispielsweise PLL 140 entsprechend - die bedienbar ist, ein Taktsignal 320 basierend auf einem zyklischen Signal 305 zu erzeugen. Taktsignal 320 kann ein Referenztaktsignal sein - wobei z. B. IC-Chip 300 das zyklische Signal 305 von einer Signalquelle außerhalb des Chips empfängt. Alternativ dazu kann das zyklische Signal 305 ein Referenztaktsignal sein, das an IC-Chip 300 erzeugt wird, oder kann ein Taktsignal sein, das basierend auf einem solchen Referenztaktsignal erzeugt wird.
In der dargestellten beispielhaften Ausführungsform umfasst die PLL-Schaltung 310 einen Phasenfrequenzdetektor PFD 312, der ein zyklisches Signal 305 und ein Feedbacksignal 332 empfängt. Basierend auf einer Phasendifferenz zwischen diesen beiden Signalen 305, 332 kann PFD 312 ein entsprechendes Auf- oder Ab-Signal an eine Ladungspumpe CP 314 bereitstellen. Ein spannungsgesteuerter Oszillator (VCO) 318 der PLL-Schaltung 310 erzeugt ein Taktsignal 320 (z. B. RClk 142) mit einer Frequenz, die - direkt oder indirekt - auf einem Signal basiert, das durch CP 314 ausgegeben wird. Beispielsweise kann ein Auf-Signal vom PFD 312 zu einer Ausgabe von CP 314 führen, wodurch VCO 318 veranlasst wird, die Frequenz des Taktsignals 320 zu erhöhen (wobei z. B. ein Ab-Signal stattdessen dazu führt, dass der VCO 318 die Frequenz verringert).
In einigen Ausführungsformen umfasst die PLL-Schaltung 310 ferner einen Schleifenfilter LF 316 zwischen der CP 314 und dem VCO 318 - wobei z. B. LF 316 eine Hochfrequenzsignalkomponente von der Ausgabe von CP 314 ausfiltert, um ein niedrigeres Frequenzsignal 317 zu erzeugen, das verwendet werden kann, den VCO 318 zu steuern. Signal 317 ist nur ein Beispiel eines Signals, das eine Steuerspannung bereitstellt, um den VCO 318 zu bedienen. In anderen Ausführungsformen lässt (beispielsweise) die PLL-Schaltung 310 LF 316 weg - wobei z. B. das Signal 317 stattdessen durch den VCO 318 direkt von der CP 314 empfangen wird. Eine Frequenzteilerschaltung DIV 330 kann Frequenzmultiplikation auf eine Version des Taktsignals 320 anwenden, die von dem VCO 318 zurückgegeben wird - wobei z. B. DIV 330 das entstehende Feedbacksignal 332 an PFD 312 bereitstellt.
Die Frequenz des Taktsignals 320, das durch die PLL-Schaltung 310 erzeugt wird, kann anfänglich variieren. Schließlich jedoch „sperrt“ die PLL-Schaltung 310 und Taktsignal 320 bleibt auf einer geeigneten Frequenz (z. B. basierend auf der Frequenz des zyklischen Signals 305 und des Werts eines Frequenzmultiplikationsfaktors N, der durch DIV 330 angewendet wurde). In einer Ausführungsform basiert ein Frequenzmultiplikationsfaktor N, der durch DIV 330 angewendet wird, auf einem Steuersignal DMC 340, das eine Taktfrequenz anzeigt, die für Taktsignal 320 angefordert wird. Steuersignal DMC 340 kann beispielsweise Signal 172 sein. In einer Ausführungsform fordert DMC 340 eine Frequenz basierend auf einem Modem, E/A-Stapel oder einer anderen Schaltungsanordnung (nicht dargestellt) vom IC-Chip 300 an, der erkennt, dass eine HF-Signalstörung daran liegen kann, dass das Taktsignal 320 in einem bestimmten Frequenzbereich liegt.
Die Funktion der PLL-Schaltung 310 wird mindestens teilweise mit einer Versorgungsspannung 362 betrieben. Beispielsweise kann ein Spannungsregler VR 360 von IC-Chip 300 Versorgungsspannung 362 basierend auf einer Schienenspannung V_cc erzeugen und die Versorgungsspannung 362 an den VCO 318 (und in einigen Ausführungsformen an andere Komponenten der PLL-Schaltung 310) bereitstellen, um eine Funktion zu betreiben, die basierend auf einer Spannung des Signals 317 eine Frequenz des Taktsignals 320 steuert.
Während der Operation von 300 kann die Versorgungsspannung 362 in Reaktion auf eine Angabe eines Zustands (tatsächlich oder erwartet) von IC-Chip 300 aktualisiert werden, wobei der Zustand auf dem Bereitstellen von Taktsignal 320 durch die PLL-Schaltung 310 basiert oder dazu beiträgt. Der Zustand kann eine oder mehrere darstellende Bedingungen umfassen, die beispielsweise eine Frequenz für Taktsignal 320, das mit DMC 340 angefordert wird, eine (tatsächliche oder erwartete) Frequenz des zyklischen Signals 305 oder eine Spannung des Signals 317 umfassen.
In der dargestellten beispielhaften Ausführungsform wird die Versorgungsspannung 362 mindestens basierend auf einer angeforderten Frequenz für das Taktsignal 320 aktualisiert. Beispielsweise umfasst der IC-Chip 300 ferner eine Schaltungsanordnung - wie etwa den dargestellten illustrativen Decoder 350 -, die konfiguriert ist, den DMC 340 zu überwachen und zu bestimmen, ob basierend auf einer Frequenz, die für Taktsignal 320 angefordert wurde, ein Pegel der Versorgungsspannung 362 aktualisiert werden soll. Zu einem bestimmten Zeitpunkt kann ein aktueller Pegel der Versorgungsspannung 362 das Taktsignal 320 auf eine entsprechende maximale Frequenz beschränken, die - mit Blick auf den aktuellen Pegel der Versorgungsspannung 362 - der VCO 318 unterstützen kann. Alternativ dazu oder weiterhin kann der aktuelle Pegel der Versorgungsspannung 362 den VCO 318 auf das Bereitstellen eines bestimmten maximalen Zuwachses des Taktsignals 320 beschränken. In einer solchen Ausführungsform kann der Decoder 350 bestimmen, dass der DMC 340 eine Frequenz anfordert, die eine Erhöhung der Versorgungsspannung 362 verlangen würde (oder die alternativ eine Verringerung der Versorgungsspannung 362 erlauben würde). Basierend auf der angeforderten Frequenz kann der Decoder 350 ein Steuersignal 352 bereitstellen, das die entsprechende Aktualisierung eines Pegels der Versorgungsspannung 362 durch VR 360 veranlasst. Steuersignal 352 kann ein Risiko vorgeben oder anderweitig an VR 360 anzeigen, dass VCO 318 nicht ausreichend Leistung besitzt oder bald nicht mehr besitzen wird, um eine angeforderte Frequenz zu unterstützen - wobei z. B. Decoder 350 einen Teil oder die gesamten funktional an Controller 170 bereitstellt.
4 zeigt Merkmale eines IC-Chips 400 zum Erzeugen eines Taktsignals nach einer anderen Ausführungsform. IC-Chip 400 ist ein Beispiel einer Ausführungsform, bei dem die Schaltungsanordnung eines Chips bedienbar ist, eine Versorgungsspannung basierend auf einer Frequenz eines zyklischen Signals zu aktualisieren, wobei ein Taktsignal basierend auf der Versorgungsspannung und dem zyklischen Signal erzeugt wird. IC-Chip 400 kann Merkmale eines IC-Chips 130, 300 umfassen und/oder kann nach Verfahren 200 funktionieren.
Wie in 4 dargestellt ist, umfasst der IC-Chip 400 eine Spannungsreglerschaltung VR 460 und PLL-Schaltungsanordnung 410, die beispielsweise (jeweils) funktional VR 360 und der PLL-Schaltungsanordnung 310 entsprechen. Die PLL-Schaltungsanordnung 410 kann ein Taktsignal 420 basierend auf einem zyklischen Signal 405 erzeugen. Taktsignal 420 kann ein Referenztaktsignal sein - wobei z. B. IC-Chip 400 das zyklische Signal 405 von einer Signalquelle außerhalb des Chips empfängt. Alternativ dazu kann das zyklische Signal 405 ein Referenztaktsignal sein, das an IC-Chip 400 erzeugt wird, oder kann ein Taktsignal sein, das basierend auf einem solchen Referenztaktsignal erzeugt wird. Das Taktsignal 420 kann ferner auf einer Versorgungsspannung 462 basieren, die durch den VR 460 an die PLL-Schaltungsanordnung 410 bereitgestellt wird (z. B. wenn Versorgungsspannung 462 mit VR 460 basierend auf Schienenspannung V_cc erzeugt wird).
Beispielsweise kann die PLL-Schaltungsanordnung 410 einen Phasenfrequenzdetektor PFD 412, eine Ladungspumpe CP 414, einen Schleifenfilter LF 416 und einen spannungsgesteuerten Oszillator VCO 418 (z. B. funktional entsprechend zu PFD 312, CP 314, LF 316 und VCO 318) umfassen. Eine Frequenzteilerschaltung DIV 430, die in PLL-Schaltungsanordnung 410 umfasst oder damit gekoppelt ist, kann ein Feedbacksignal 432 erzeugen (das z. B. Merkmale von Feedbacksignal 332 aufweist), indem Frequenzmultiplikation auf eine Version des Taktsignals 420 angewendet wird, die von dem VCO 418 zurückgegeben wird. Ein Frequenzmultiplikationsfaktor N, der durch DIV 430 angewendet wird, kann auf einem Steuersignal DMC 440 basieren, das eine Taktfrequenz anzeigt, die von Taktsignal 420 angefordert wird.
Zu einem bestimmten Zeitpunkt kann eine aktuelle Frequenz des zyklischen Signals 405 (in Kombination mit einem aktuellen Pegel der Versorgungsspannung 462) Taktsignal 420 auf eine entsprechende maximale Frequenz einschränken, die VCO 418 bereitstellen kann. Wenn, während PLL-Schaltung 410 eine zuvor angeforderte Frequenz für Taktsignal 420 bereitstellt, die Frequenz des zyklischen Signals 405 sinken würde, würde auch diese Frequenz, die VCO 418 bereitstellen kann, sinken. Dies wiederum erhöht das Risiko, dass das Taktsignal 420 die Betriebsfrequenzanforderungen eines Prozessors oder einer anderen Ressource von IC-Chip 400 nicht erfüllt. Alternativ dazu oder weiterhin kann eine aktuelle Frequenz des zyklischen Signals 405 (in Kombination mit einem aktuellen Pegel der Versorgungsspannung 462) verlangen, dass Taktsignal 420 eine entsprechende minimale Frequenz aufweist, die VCO 418 bereitstellen muss. Wenn, während PLL-Schaltung 410 eine zuvor angeforderte Frequenz für Taktsignal 420 bereitstellt, die Frequenz des zyklischen Signals 405 ansteigen würde, würde auch diese Mindestfrequenz, die VCO 418 bereitstellen muss, ansteigen. Dies wiederum kann riskieren, dass das Taktsignal 420 eine oder mehrere betriebliche Frequenzanforderungen verletzt. Um solche Risiken zu verringern, überwachen einige Ausführungsformen eine Frequenz des zyklischen Signals 405 und aktualisieren automatisch einen Pegel der Versorgungsspannung 462 basierend auf der Frequenz, sodass sie eine effektive Frequenzantwort der PLL-Schaltung 410 in der Erzeugung des Taktsignals 420 ermöglicht.
In der dargestellten beispielhaften Ausführungsform wird die Versorgungsspannung 462 mindestens basierend auf einer (tatsächlichen oder erwarteten) Frequenz für das zyklische Signal 405 aktualisiert. Beispielsweise umfasst der IC-Chip 400 ferner eine Schaltungsanordnung - wie etwa den dargestellten illustrativen Decoder 450 -, die konfiguriert ist, das zyklische Signal 405 zu überwachen und zu bestimmen, ob basierend auf einer Frequenz des zyklischen Signals 405 ein Pegel der Versorgungsspannung 462 aktualisiert werden soll. Basierend auf der erkannten Frequenz kann der Decoder 450 ein Steuersignal 452 bereitstellen, das die entsprechende Aktualisierung eines Pegels der Versorgungsspannung 462 durch VR 460 veranlasst. Das Steuersignal 452 kann ein Risiko, dass - mit Blick auf die erkannte Frequenz des zyklischen Signals 405 - VCO 418 nicht ausreichend Leistung besitzt oder bald nicht mehr besitzen wird, um eine angeforderte Frequenz zu unterstützen, vorgeben oder dies VR 460 anderweitig anzeigen.
5 zeigt Merkmale eines IC-Chips 500 zum Erzeugen eines Taktsignals nach einer anderen Ausführungsform. IC-Chip 500 ist ein Beispiel einer Ausführungsform, bei dem die Schaltungsanordnung eines Chips bedienbar ist, eine Versorgungsspannung basierend auf einem Steuersignal, das die PLL-Schaltungsanordnung des Chips verwendet, zu aktualisieren, wobei ein Taktsignal mit der PLL-Schaltungsanordnung basierend auf der Versorgungsspannung erzeugt wird. IC-Chip 500 kann beispielsweise Merkmale eines IC-Chips 130, 300, 400 umfassen und/oder nach Verfahren 200 funktionieren.
Wie in 5 dargestellt ist, umfasst der IC-Chip 500 eine Spannungsreglerschaltung VR 560 und PLL-Schaltungsanordnung 510 („510“ in der Figur durch „PLL 510“ ersetzen), die beispielsweise (jeweils) funktional VR 360 und der PLL-Schaltungsanordnung 310 entspricht. Die PLL-Schaltungsanordnung 510 kann ein Taktsignal 520 basierend auf einem zyklischen Signal 505 erzeugen. Taktsignal 520 kann ein Referenztaktsignal sein - wobei z. B. IC-Chip 500 das zyklische Signal 505 von einer Signalquelle außerhalb des Chips empfängt. Alternativ dazu kann das zyklische Signal 505 ein Referenztaktsignal sein, das an IC-Chip 500 erzeugt wird, oder kann ein Taktsignal sein, das basierend auf einem solchen Referenztaktsignal erzeugt wird.
Beispielsweise kann eine Frequenzteilerschaltung DIV 530, die in PLL-Schaltungsanordnung 510 umfasst oder damit gekoppelt ist, ein Feedbacksignal 532 erzeugen (wie etwa Signal 332), indem Frequenzmultiplikation auf eine Version des Taktsignals 520 angewendet wird, die von einem spannungsgesteuerten Oszillator (nicht dargestellt) der PLL-Schaltungsanordnung 510 zurückgegeben werden. Ein Frequenzmultiplikationsfaktor N, der durch DIV 530 angewendet wird, kann auf einem Steuersignal DMC 540 basieren, das eine Taktfrequenz anzeigt, die für Taktsignal 520 angefordert wird.
Das Taktsignal 520 kann ferner auf einer Versorgungsspannung 562 basieren (gleiche Kommentare wie oben), die durch den VR 560 an die PLL-Schaltungsanordnung 510 bereitgestellt wird (z. B. wenn Versorgungsspannung 562 mit VR 560 basierend auf Schienenspannung V_cc erzeugt wird). In der dargestellten beispielhaften Ausführungsform wird die Versorgungsspannung 562 mindestens basierend auf einem Steuersignal, das an PLL-Schaltungsanordnungen 510 verwendet wird, aktualisiert. Beispielsweise kann zu einem bestimmten Zeitpunkt ein Steuersignal 512 - z. B. zum Bereitstellen der Funktion des Signals 317 - an eine VCO-Schaltung (nicht dargestellt) der PLL-Schaltungsanordnung 510 bereitgestellt werden, um eine Frequenz des Taktsignals 520 zu steuern. In einer solchen Ausführungsform kann das Steuersignal 512 ferner an eine weitere Schaltungsanordnung von IC-Chip 500 bereitgestellt werden, die erkennt, ob nach einigen vorgegebenen Kriterien ein Pegel der Versorgungsspannung 562 geändert werden muss. Beispielsweise kann eine solche weitere Schaltungsanordnung eine Analog-zu-Digital-Schaltung AD 570 und eine damit gekoppelte Finite-State-Maschine FSM 550 umfassen. In einer solchen Ausführungsform kann die AD 570 ein Signal 572 ausgeben, das einen digitalen Code umfasst, der einen Spannungspegel des Steuersignals 512 vorgibt. In Reaktion auf Signal 572 kann FSM 550 bestimmen, ob der angegebene Spannungspegel einen Grenzspannungspegel überschreitet, der einem aktuellen Pegel der Versorgungsspannung 562 entspricht.
Wenn ein solcher Grenzspannungspegel überschritten wird, kann FSM 550 ein Steuersignal 552 bereitstellen, das VR 560 veranlasst, einen Pegel der Versorgungsspannung 562 entsprechend zu aktualisieren. Das Steuersignal 552 kann ein Risiko, dass - mit Blick auf den erkannten Pegel des Steuersignals 512 - VCO 518 nicht ausreichend Leistung besitzt oder bald nicht mehr besitzen wird, um eine Frequenz zu unterstützen, die dem erkannten Pegel entspricht, vorgeben oder dies VR 560 anderweitig anzuzeigen.
6 zeigt Merkmale eines IC-Chips 600, der automatisch einen Frequenzcrawl ausführen und dabei ein Taktsignal nach einer Ausführungsform bereitstellen soll. IC-Chip 600 kann beispielsweise Merkmale eines IC-Chips 130, 300, 400, 500 umfassen. Alternativ dazu oder weiterhin kann der IC-Chip 600 nach Verfahren 200 funktionieren.
Wie in 6 dargestellt ist, umfasst der IC-Chip 600 eine Spannungsreglerschaltung VR 660, PLL-Schaltungsanordnung 610, und eine Frequenzteilerschaltung DIV 630, die beispielsweise (jeweils) funktional VR 360, der PLL-Schaltungsanordnung 310 und DIV 330 entsprechen. Die Operation der PLL-Schaltungsanordnung 610 kann ein Taktsignal 620 basierend auf einem zyklischen Signal 605 erzeugen. Die Erzeugung des Taktsignals 620 kann ferner auf einem Feedbacksignal 632 der DIV 630 und einer Versorgungsspannung 662 basieren, die durch den VR 660 an die PLL-Schaltungsanordnung 610 bereitgestellt wird (z. B. wenn Versorgungsspannung 662 mit VR 660 basierend auf Schienenspannung V_cc erzeugt wird). In einer solchen Ausführungsform ermöglicht DIV 630 ein Taktungsschema zum Umsetzen eines Frequenzcrawls. Das Taktungsschema kann inkrementelle Änderungen erkennen, die an Feedbacksignal 632 vorgenommen werden, und damit entsprechende inkrementelle Änderungen, die an einer Frequenz des Taktsignals 620 vorgenommen werden sollen.
Beispielsweise kann DIV 630 eine Schaltungslogik umfassen oder anderweitig darauf Zugriff haben (wie etwa die dargestellte illustrative Finite-State-Maschine FSM 670), die ein Signal 680 bereitstellt, das einen Wert für einen Frequenzmultiplikationsfaktor N umfasst, den DIV 330 zum Erzeugen von Feedbacksignal 632 anwenden soll. Signal 680 kann sequenziell durch FSM 670 aktualisiert werden, um den Wert von N über einen Zeitraum zu ändern. Beispielsweise kann während der Operation von IC-Chip 600 ein Taktungsschema vorgegeben oder anderweitig durch ein oder mehrere Steuersignale für FSM 670 angezeigt werden, wie etwa die dargestellten illustrativen Steuersignale 672, 674, 676, 678. Eine solche Signalisierung kann von einem Prozessor, Leistungsmanagementcontroller oder einer anderen Ressource (nicht dargestellt) von IC-Chip 600 empfangen werden. Verschiedene Ausführungsformen sind nicht auf einen bestimmten Agenten beschränkt, der ein bestimmtes Taktungsschema für FSM 670 anzeigt.
Basierend auf Steuersignalen 672, 674, 676, 678 kann FSM 670 erkennen, dass ein bestimmtes Taktungsschema umgesetzt werden soll - z. B. wenn FSM 670 einen oder mehrere Parameter des Taktungsschemas identifiziert. Ein solcher einer oder solche mehreren Parameter können beispielsweise eine Größe einer inkrementellen Frequenzerhöhung, eine Dauer einer inkrementellen Frequenzerhöhung oder einer Endzielfrequenz umfassen. Illustrativ und nicht einschränkend kann das Steuersignal 672 für FSM 670 eine Frequenz f_init des Taktsignals 620 zu einem Beginn eines Frequenzcrawls vorgeben (z. B. wenn Steuersignal 672 einen entsprechenden Anfangswert des Frequenzmultiplikationsfaktors N angibt, der durch DIV 630 angewendet wird). In einer solchen Ausführungsform kann das Steuersignal 674 für FSM 670 eine Zielfrequenz f targ für das Taktsignal 620 an einem Ende des Frequenzcrawls vorgeben (z. B. wenn Steuersignal 674 einen entsprechenden Endwert des Frequenzmultiplikationsfaktors N angibt, der durch DIV 630 angewendet wird). Alternativ dazu oder weiterhin kann das Steuersignal 676 dem FSM 670 eine Größe Δf einer inkrementellen Änderung der Frequenz des Taktsignals 620 vorgeben (wobei z. B. Steuersignal 676 eine entsprechende Größe einer inkrementellen Änderung des Frequenzmultiplikationsfaktors N anzeigt, der durch DIV 630 angewendet wird). Alternativ dazu oder weiterhin kann Steuersignal 678 für FSM 670 eine Zeitdauer Δt eines bestimmten Frequenzschritts des Taktsignals 620 während eines Frequenzcrawls anzeigen.
In einer Ausführungsform signalisiert FSM 670 DIV 630 zum Umsetzen eines Übertaktungsschemas, wobei eine Frequenz des Taktsignals 620 sukzessive von einer aktuellen Frequenz (z. B. f init) auf eine Zielfrequenz (z. B. f targ) erhöht wird. 6 zeigt außerdem eine Kurve 690, die ein Beispiel eines solchen Frequenzcrawls illustriert - d. h. wobei die Kurve 690 inkrementelle Änderungen einer Taktfrequenz 692 über einen Zeitbereich 694 plottet.
Das Ausführen eines Frequenzcrawls durch IC-Chip 600 kann umfassen oder anderweitig dazu führen, dass ein Pegel der Versorgungsspannung 662 automatisch durch VR 660 geändert wird. Beispielsweise kann der IC-Chip 600 ferner einen Controller 664 umfassen - z. B. zum Bereitstellen einer Funktion wie der von Controller 170, Decoder 350, Decoder 450 oder FSM 550 -, der gekoppelt ist, eines oder mehrere aus einer Frequenz, die von Signal 680 angefordert wurde, einer Frequenz des zyklischen Signals 605 oder einem Pegel einer Steuerspannung (nicht dargestellt) zu überwachen, die eine VCO-Funktion von PLL 610 steuert. Eine solche Überwachung kann die Bewertung umfassen, die beispielsweise in 240 von Verfahren 200 ausgeführt wird, oder die Grundlage dafür sein. Basierend auf einem Ergebnis dieser Bewertung kann der Controller 664 dem VR 660 ein Steuersignal senden, um die Versorgungsspannung 662 zu ändern.
7 zeigt Merkmale eines IC-Chips 700, der automatisch einen Frequenzcrawl ausführen und dabei ein Taktsignal nach einer Ausführungsform bereitstellen soll. IC-Chip 700 kann Merkmale eines von IC-Chip 600 - wobei z. B. IC-Chip 700 nach Verfahren 200 funktioniert - umfassen.
Wie in 7 dargestellt ist, umfasst der IC-Chip 700 eine Spannungsreglerschaltung VR 740, PLL-Schaltungsanordnung 710, eine Frequenzteilerschaltung DIV 720 und eine Finite-State-Maschine 720, die beispielsweise (jeweils) funktional VR 660, PLL-Schaltungsanordnung 610, DIV 630 und FSM 670 entsprechen. VR 740 erzeugt eine Versorgungsspannung 742 basierend auf einer Schienenspannung V_cc und die PLL-Schaltungsanordnung 710 erzeugt ein Taktsignal 712 basierend auf jedem aus Versorgungsspannung 742, einem Feedbacksignal 722 von DIV 712 und einem zyklischen Signal 705.
Die Operation von FSM 730 mit DIV 720 kann ein erstes Taktungsschema (z. B. ein erstes Übertaktungsschema) für einen ersten Frequenzcrawl des Taktsignals 712 ermöglichen. Beispielsweise kann FSM 730 ein Signal 744 bereitstellen, das DIV 720 einen Frequenzmultiplikationsfaktor N1 anzeigt, den DIV 720 anwenden soll, um das Feedbacksignal 732 zu erzeugen. Signal 744 kann sequenziell durch FSM 730 aktualisiert werden, um den Wert von N über einen Zeitraum zu ändern. In der dargestellten beispielhaften Ausführungsform basiert eine solche Aktualisierung des Signals 744 durch FSM 730 auf Steuersignalen 732, 734, 736, 738 (z. B. funktional Steuersignalen 672, 674, 676 bzw. 678 entsprechend), die einen oder mehrere Parameter eines ersten Taktungsschemas identifizieren.
In einer solchen Ausführungsform kann Taktsignal 712 an andere Ressourcen von IC-Chip 700 bereitgestellt werden, die ein oder mehrere Taktsignale basierend auf Taktsignal 712 erzeugen sollen. Solche anderen Ressourcen können ferner ein zweites Taktungsschema - z. B. gleichzeitig mit dem ersten Taktungsschema - für einen zweiten Frequenzcrawl eines bestimmten des einen oder der mehreren Taktsignale umfassen.
Beispielsweise kann der IC-Chip 700 ferner eine Spannungsreglerschaltung VR 780, PLL-Schaltungsanordnung 750, eine Frequenzteilerschaltung DIV 760 und eine Finite-State-Maschine 760 umfassen, die beispielsweise (jeweils) funktional VR 660, der PLL-Schaltungsanordnung 610, DIV 630 und FSM 670 entsprechen. VR 780 erzeugt eine Versorgungsspannung 782 basierend auf Schienenspannung V_cc und die PLL-Schaltungsanordnung 750 erzeugt ein anderes Taktsignal 752 basierend auf jedem aus Versorgungsspannung 782, einem Feedbacksignal 762 von DIV 752 und Taktsignal 712.
Die Operation von FSM 770 mit DIV 760 kann eine zweites Taktungsschema (z. B. ein zweites Übertaktungsschema oder alternativ ein Untertaktungsschema) für einen zweiten Frequenzcrawl des Taktsignals 752 ermöglichen. Beispielsweise kann FSM 770 ein Signal 784 bereitstellen, das DIV 760 einen Frequenzmultiplikationsfaktor N2 anzeigt, den DIV 760 anwenden soll, um das Feedbacksignal 762 zu erzeugen. Signal 784 kann sequenziell durch FSM 770 aktualisiert werden, um den Wert von N2 über einen Zeitraum zu ändern. In der dargestellten beispielhaften Ausführungsform basiert eine solche Aktualisierung des Signals 784 durch FSM 770 auf Steuersignalen 772, 774, 776, 778, die einen oder mehrere Parameter des zweiten Taktungsschemas identifizieren. Illustrativ und nicht einschränkend kann Steuersignal 772 FSM 770 eine Ausgangsfrequenz des Taktsignals 752 zu einem Beginn des zweiten Frequenzcrawls anzeigen - z. B. wenn Steuersignal 774 eine Zielfrequenz für Taktsignal 752 an einem Ende des zweiten Frequenzcrawls anzeigt. Alternativ dazu oder weiterhin kann Steuersignal 776 für FSM 770 eine Größe einer inkrementellen Änderung der Frequenz des Taktsignals 752 anzeigen - z. B. wenn Steuersignal 778 eine Zeitdauer eines bestimmten Frequenzschritts des Taktsignals 752 während des zweiten Frequenzcrawls anzeigt.
Das Ausführen eines Frequenzcrawls durch IC-Chip 700 kann umfassen oder anderweitig dazu führen, dass Versorgungsspannung 742 automatisch geändert wird, wobei VR 740 und/oder Versorgungsspannung 782 automatisch mit VR 780 geändert wird. Beispielsweise kann der IC-Chip 700 ferner einen Controller 744 umfassen - z. B. zum Bereitstellen einer Funktion wie der von Controller 664 -, der gekoppelt ist, eines oder mehrere aus einer Frequenz, die von Signal 744 angefordert wurde, einer Frequenz des zyklischen Signals 705 oder einem Pegel einer Steuerspannung (nicht dargestellt) zu überwachen, die eine VCO-Funktion von PLL 710 steuert. Alternativ dazu oder weiterhin kann der Controller 744 gekoppelt sein, eines oder mehrere aus einer Frequenz, die von Signal 784 angefordert wurde, einer Frequenz des zyklischen Signals 712 oder einem Pegel einer Steuerspannung (nicht dargestellt) zu überwachen, die eine VCO-Funktion von PLL 750 steuert. Eine solche Überwachung kann die Bewertung umfassen, die beispielsweise in 240 von Verfahren 200 ausgeführt wird, oder die Grundlage dafür sein. Basierend auf einem Ergebnis dieser Bewertung kann der Controller 744 dem VR 740 ein Steuersignal senden, um die Versorgungsspannung 742 zu ändern (und/oder kann ein Steuersignal an VR 780 senden, um die Versorgungsspannung 782 zu ändern).
Durch Ermöglichen von gleichzeitigen Frequenzcrawls für jeweilige Taktsignale - wobei ein solches Taktsignal auf einem anderen solchen Taktsignal basiert - sehen verschiedene Ausführungsformen eine sehr effiziente und granulare Konfiguration verschiedener Taktdomänen vor. Illustrativ und nicht einschränkend kann das zweite Taktungsschema für Taktsignal 752 mindestens teilweise eine Erhöhung des ersten Taktungsschemas für Taktsignal 712 abschwächen.
8 zeigt ein Schwimmbahndiagramm 800, das Kommunikation illustriert, um eine Frequenz eines Takts nach einer Ausführungsform zu bestimmen. Genauer zeigt das Schwimmbahndiagramm 800 verschiedene Kommunikationen unter Ressourcen eines IC-Chips zum Umsetzen eines kalten Boot-Ups - d. h. die Ressourcen umfassen ein Schwimmbahndiagramm 800, einen Plattform-Controllerhub PCH 810, einen Leistungsmanagementprozess PM 812, einen Taktungsmanagementprozess OC 814, eine Taktsteuerlogik CpuRClk 816 und ein Speicheruntersystem MemSS 818. Solche Kommunikationen können beispielsweise mit einem der IC-Chips 130, 300, 400, 500, 600, 700 erfolgen.
Wie in 8 gezeigt ist, kann ein kaltes Hochfahren des IC-Chips umfassen, dass PCH 810 an PM 812 eine Nachricht 820 sendet, um Ressourcen des IC-Chips aufzuwecken - z. B. die Ressourcen, die einen oder mehrere Prozessorkerne umfassen. Solche Ressourcen können basierend auf einem Referenztaktsignal RClk funktionieren, das wie hierin beschrieben on-Chip durch CpuRClk 816 basierend auf einem zyklischen Signal erzeugt wird, das der IC-Chip von einer externen Quelle erhält. CpuRClk 816 kann eine Funktion bereitstellen, um einiges oder alles von Verfahren 200 auszuführen - wobei z. B. CpuRClk 816 einige oder alle der Merkmale von PLL 140, VR 150 und Controller 170 aufweist.
In einer Ausführungsform ist eine Anfangsfrequenz von RClk mit Meldung 820 vorgegeben oder wird alternativ durch eine Standardfrequenz bestimmt, die in PM 812 vorgegeben ist. Zu einem bestimmten Zeitpunkt (angezeigt durch die dargestellte Linie 825) können die BIOS-Operationen des kalten Hochfahrens basierend auf Meldung 820 abgeschlossen werden. Nachfolgend kann OC 814 an PM 812 eine Anfrage 830 für eine bestimmte Frequenz von RClk senden. Anfrage 830 kann auf Operationen basieren - z. B. angepasst von konventionellen Prozessormanagement-/Überwachungstechniken - die identifizieren, ob ein Zustand des IC-Chips Übertakten von RClk (oder alternativ dazu, ein Ende eines solchen Übertaktens) verlangt oder anderweitig vorsieht.
In Reaktion auf Anfrage 830 kann das PM 812 Operationen 832 ausführen, um einen oder mehrere Parameter zu berechnen, um CpuRClk 816 zu konfigurieren, die angegebene Frequenz für RClk bereitzustellen. Illustrativ und nicht einschränkend können ein oder mehrere solche Parameter einen Frequenzmultiplikationsfaktor, der mit der PLL-Feedback-Schaltungsanordnung von CpuRClk 816 angewendet werden soll, umfassen. Alternativ dazu oder weiterhin können Operationen 832 einen Lookup oder eine andere Berechnung ausführen, um einen oder mehrere Parameter eines Frequenzcrawlschemas zu bestimmen - wobei z. B. der eine oder die mehreren Parameter eine Zielfrequenz für RClk, eine Größe einer inkrementellen Frequenzänderung an RClk, eine Dauer einer inkrementellen Frequenzänderung an RClk oder dergleichen umfassen.
Nach erfolgreichem Abschluss der Operationen 832 kann PM 812 an OC 814 eine Meldung 834 kommunizieren, die die Annahme der Anfrage 830 bestätigt. Weiterhin kann PM 812 an MemSS 818 eine Meldung 836 kommunizieren, mindestens einige Ressourcen von MemSS 818 für die Operation während einer Änderung der Frequenz von Rclk zu sperren. Eine Meldung 838 an CpuRclk 816 kann dann eine oder mehrere Änderungen der Frequenz von RClk ermöglichen - wobei z. B. Meldung 838 funktional Signal 172 entspricht. Nach Ausführung einer oder mehrerer Frequenzänderungen auf RClk kann PM 812 an MemSS 818 eine Meldung 840 senden, die Operation der Speicherressourcen zu entsperren.
9 illustriert eine Rechnervorrichtung 900 nach einer Ausführungsform. Die Rechnervorrichtung 900 umfasst eine Platine 902. Die Platine 902 kann eine Anzahl von Komponenten enthalten, einschließlich, aber nicht beschränkt auf einen Prozessor 904 und mindestens einen Kommunikationschip 906. Der Prozessor 904 ist physisch und elektrisch mit der Platine 902 gekoppelt. In einigen Umsetzungen ist der mindestens eine Kommunikationschip 906 auch physisch und elektrisch mit der Platine 902 gekoppelt. In weiteren Umsetzungen ist der Kommunikationschip 906 Teil des Prozessors 904.
Abhängig von ihren Anwendungen kann die Rechnervorrichtung 900 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 902 gekoppelt sein können, aber nicht müssen. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flashspeicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, ein Chipset, eine Antenne, eine Anzeige, eine Touchscreenanzeige, einen Touchscreencontroller, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärkter, eine Global-Positioning-System- (GPS) Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massespeichervorrichtung (wie etwa eine Festplatte, Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter).
Der Kommunikationschip 906 ermöglicht die drahtlose Kommunikation für die Übertragung von Daten an die und von der Rechnervorrichtung 900. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren. Der Begriff impliziert nicht, dass assoziierte Vorrichtungen keine Drähte umfassen, wobei dies jedoch in einigen Ausführungsformen der Fall sein kann. Der Kommunikationschip 906 kann jeden aus einer Reihe von Drahtlosstandards oder -protokollen umsetzen, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige andere Drahtlosprotokolle, die als 3G, 4G, 5G, und so weiter bezeichnet werden. Die Rechnervorrichtung 900 kann mehrere Kommunikationschips 906 umfassen. Beispielsweise kann ein erster Kommunikationschip 906 für Drahtloskommunikationen mit kürzerer Reichweite vorgesehen sein, wie etwa Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 906 kann für Drahtloskommunikationen mit längerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere vorgesehen sein.
Der Prozessor 904 der Rechnervorrichtung 900 umfasst ein integriertes Schaltungsdie, das in dem Prozessor 904 verpackt ist. Der Begriff „Prozessor“ kann sich auf alle Vorrichtungen oder Abschnitte einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder Speichern verarbeiten, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können. Der Kommunikationschip 906 umfasst auch ein integriertes Schaltungsdie, das in dem Kommunikationschip 906 verpackt ist.
In verschiedenen Umsetzungen kann die Rechnervorrichtung 900 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. In weiteren Umsetzungen kann die Computervorrichtung 900 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
Einige Ausführungsformen können als ein Computerprogrammprodukt oder Software bereitgestellt sein, die ein maschinenlesbares Medium umfasst, auf dem Anweisungen gespeichert sind, die verwendet werden können um ein Computersystem (oder andere elektronische Vorrichtungen) zu programmieren, einen Prozess nach einer Ausführungsform auszuführen. Ein maschinenlesbares Medium umfasst einen beliebigen Mechanismus zum Speichern oder Übertragen von Informationen in einer Form, die durch eine Maschine (z. B. einen Computer) lesbar ist. Beispielsweise umfasst ein maschinenlesbares (z. B. computerlesbares) Medium ein maschinenlesbares (z. B. computerlesbares) Speichermedium (z. B. Festwertspeicher („ROM“), Direktzugriffspeicher („RAM“), magnetische Diskettenspeichermedien, optische Speichermedien, Flashspeichervorrichtungen usw.), ein maschinenlesbares (z. B. computerlesbares) Übertragungsmedium (elektrisch, optisch, akustisch oder andere Formen von weitergeleiteten Signalen (z. B. Infrarotsignalen, digitalen Signalen usw.)), usw.
10 illustriert eine diagrammatische Darstellung einer Maschine in der beispielhaften Form eines Computersystems 1000, in dem ein Satz Anweisungen, um die Maschine zu veranlassen, jede aus einer oder mehreren der hierin beschriebenen Methodologien auszuführen, ausgeführt werden kann. In alternativen Ausführungsformen kann die Maschine mit anderen Maschinen in einem Local Area Network (LAN), einem Intranet, einem Extranet oder dem Internet verbunden (z. B. vernetzt) sein. Die Maschine kann in der Kapazität einer Server- oder Clientmaschine in einer Client-Server-Netzwerkumgebung oder als eine Peer-Maschine in einer Peer-zu-Peer- (oder verteilten) Netzwerkumgebung laufen. Die Maschine kann ein Personal Computer (PC), ein Tablet-PC, eine Set-Top-Box (STB), ein Personal Digital Assistant (PDA), ein Handy, eine Webanwendung, ein Server, ein Netzwerkrouter, ein Switch oder Bridge, oder jede Maschine sein, die in der Lage ist, einen Satz Anweisungen auszuführen (sequenziell oder anderweitig), die Aktionen vorgeben, die durch die Maschine ausgeführt werden sollen. Ferner ist zwar nur eine einzige Maschine illustriert, aber der Begriff „Maschine“ umfasst auch jede Sammlung von Maschinen (z.B. Computern), die einzeln oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um eine oder mehrere der hierin beschriebenen Methodologien auszuführen.
Das beispielhafte Computersystem 1000 umfasst einen Prozessor 1002, einen Hauptspeicher 1004 (z. B. Festwertspeicher (ROM), Flashspeicher, dynamischen Direktzugriffspeicher (DRAM) wie etwa synchronen DRAM (SDRAM) oder Rambus DRAM (RDRAM) usw.), einen statischen Speicher 1006 (z. B. Flashspeicher, statischen Direktzugriffspeicher (SRAM) usw.), und einen sekundären Speicher 1018 (z. B. eine Datenspeichervorrichtung), die miteinander über einen Bus 1030 kommunizieren.
Der Prozessor 1002 stellt eine oder mehrere Mehrzweckverarbeitungsvorrichtungen dar, wie etwa einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder dergleichen. Genauer kann der Prozessor 1002 ein Complex-Instruction-Set-Computing(CISC)-Mikroprozessor, ein Reduced-Instruction-Set-Computing(RISC)-Mikroprozessor, ein Very-Long-Instruction-Word(VLIW)-Mikroprozessor, ein Prozessor, der andere Anweisungssätze umsetzt oder Prozessoren, die eine Kombination aus Anweisungssätzen umsetzen, sein. Prozessor 1002 kann auch eine oder mehrere Spezialzweckverarbeitungsvorrichtungen sein, wie etwa eine anwendungsspezifische integrierte Schaltung (ASIC), ein im Feld programmierbares Gatearray (FPGA), ein digitaler Signalprozessor (DSP), Netzwerkprozessor oder dergleichen. Prozessor 1002 ist konfiguriert, die Verarbeitungslogik 1026 zum Ausführen der hierin beschriebenen Operationen auszuführen.
Das Computersystem 1000 kann ferner eine Netzwerkschnittstellenvorrichtung 1008 umfassen. Das Computersystem 1000 kann auch eine Videoanzeigeeinheit 1010 (z. B. ein Liquid Crystal Display (LCD), eine Leuchtdiodenanzeige (LED) oder eine Kathodenstrahlröhre (CRT)), eine alphanumerische Eingabevorrichtung 1012 (z. B. eine Tastatur), eine Cursorsteuervorrichtung 1014 (z. B. eine Maus) und eine Signalerzeugungsvorrichtung 1016 (z. B. einen Lautsprecher) umfassen.
Der sekundäre Speicher 1018 kann ein Maschinenzugriffspeichermedium (oder genauer ein computerlesbares Speichermedium) 1032, auf dem ein oder mehrere Sätze Anweisungen gespeichert sind (z. B. Software 1022), die beliebige der hierin beschriebenen Methodologien oder Funktionen verkörpern, umfassen. Die Software 1022 kann auch vollständig oder zumindest teilweise innerhalb des Hauptspeichers 1004 und/oder innerhalb des Prozessors 1002 sitzen, wenn diese durch das Computersystem 1000 ausgeführt wird, wobei der Hauptspeicher 1004 und der Prozessor 1002 auch maschinenlesbare Speichermedien darstellen. Die Software 1022 kann ferner über ein Netzwerk 1020 über die Netzwerkschnittstellenvorrichtung 1008 übertragen oder empfangen werden.
Während das Maschinenzugriffspeichermedium 1032 in einer beispielhaften Ausführungsform als ein einziges Medium dargestellt ist, sollte der Begriff „maschinenlesbares Speichermedium“ so verstanden werden, dass er ein einziges Medium oder mehrere Medien umfasst (z. B. eine zentralisierte oder verteilte Datenbank und/oder assoziierte Caches und Server), die einen oder mehrere Sätze Anweisungen speichern. Der Begriff „maschinenlesbares Speichermedium“ wird als jedes Medium umfassend betrachtet, das in der Lage ist, einen Satz Anweisungen zur Ausführung durch die Maschine zu speichern oder zu codieren, und die die Maschine veranlassen, eine oder mehrere Ausführungsformen auszuführen. Der Begriff „maschinenlesbares Speichermedium“ ist daher zu verstehen als unter anderem Solid-State-Speicher und optische und magnetische Medien umfassend.
In einer Umsetzung umfasst ein Verfahren an einem integrierten Schaltungschip (IC-Chip) das Bereitstellen eines zyklischen Signals an eine erste Schaltung des IC-Chips, mit einer Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) der ersten Schaltung, die ein Taktsignal basierend auf dem zyklischen Signal und einer Versorgungsspannung erzeugt, die an die PLL-Schaltungsanordnung bereitgestellt wird, mit einer zweiten Schaltung, die eine Bewertung einer Frequenz, die im Namen eines Prozessor angefordert wurde, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung der PLL-Schaltungsanordnung ausführt, die Bewertung basierend auf einem vorgegebenen Grenzpegel, und das Regeln der Versorgungsspannung mit einem Steuersignal basierend auf der Bewertung, umfassend das automatische Ändern eines Pegels der Versorgungsspannung in Reaktion auf das Steuersignal.
In einer Ausführungsform ist das zyklische Signal ein analoges Signal, das an den IC-Chip von einer externen Quelle bereitgestellt wird. In einer anderen Ausführungsform umfasst das Ausführen der Bewertung das Erkennen, dass die im Namen des Prozessors angeforderte Frequenz größer als eine vorgegebene Grenzfrequenz des Taktsignals ist, wobei die vorgegebene Grenzfrequenz einem aktuellen Pegel der Versorgungsspannung entspricht, wobei das Verfahren ferner mit der ersten Schaltung das Erhöhen einer Frequenz des Taktsignals der Frequenz entsprechend umfasst, die im Namen des Prozessors angefordert wurde. In einer anderen Ausführungsform umfasst das Ausführen der Bewertung das Erkennen, dass die Frequenz des zyklischen Signals weniger als eine vorgegebene Grenzfrequenz des zyklischen Signals ist, wobei die vorgegebene Grenzfrequenz einer aktuellen Frequenz des Taktsignals entspricht. In einer anderen Ausführungsform umfasst das Ausführen der Bewertung das Erkennen, dass die Steuerspannung an der PLL-Schaltungsanordnung größer als ein vorgegebener Grenzpegel der Steuerspannung ist, wobei der vorgegebene Grenzpegel einem aktuellen Pegel der Versorgungsspannung entspricht. In einer anderen Ausführungsform wird die Bewertung ferner basierend auf vorgegebenen Referenzinformationen ausgeführt, die Grenzpegel eines Parameters jeweils einem anderen jeweiligen Pegel der Versorgungsspannung zuordnen, wobei der Parameter einen eines angeforderten Taktfrequenzparameters, eines zyklischen Signalfrequenzparameters oder eines Steuerspannungspegelparameters umfasst.
In einer anderen Ausführungsform umfasst das Verfahren ferner mit der zweiten Schaltung den Zugriff auf einen oder mehrere Parameter eines Übertaktungsschemas, und das Signalisieren der ersten Schaltung basierend auf dem einen oder den mehreren Parametern, um eine Reihe inkrementeller Erhöhungen auf eine Frequenz des Taktsignals auszuführen. In einer anderen Ausführungsform geben der eine oder die mehreren Parameter eines aus einer Größe einer inkrementellen Frequenzerhöhung, einer Dauer der inkrementellen Frequenzerhöhung oder eine Endzielfrequenz des Taktsignals vor. In einer anderen Ausführungsform umfasst das Verfahren ferner mit der VR Schaltung das automatische Erhöhen des Pegels der Versorgungsspannung während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals. In einer anderen Ausführungsform ist die erste Schaltung eine erste Referenztaktgeneratorschaltung, wobei die zweite Schaltung eine erste Steuerschaltung ist, wobei das Verfahren ferner das Bereitstellen des Taktsignals an eine zweite Referenztaktgeneratorschaltung umfasst, mit der zweiten Referenztaktgeneratorschaltung das Erzeugen eines zweiten Taktsignals basierend auf dem Taktsignal, und während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals das Signalisieren der zweiten Steuerschaltung, eine Reihe inkrementeller Änderungen auf eine Frequenz des zweiten Taktsignals anzuwenden. In einer anderen Ausführungsform ist das Übertaktungsschema ein erstes Übertaktungsschema, wobei die Reihe inkrementeller Änderungen der Frequenz des zweiten Taktsignals auf einem zweiten Übertaktungsschema basiert. In einer anderen Ausführungsform schwächt das zweite Übertaktungsschema mindestens teilweise die Erhöhung der Frequenz des zweiten Taktsignals ab, die anderweitig aus der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals entstehen würde. In einer anderen Ausführungsform umfasst das Verfahren ferner das Betreiben eines Prozessors des IC-Chips basierend auf dem Taktsignal.
Techniken und Architekturen zum Erzeugen eines Referenztaktsignals sind hierin beschrieben. In der obigen Beschreibung werden zum Zweck der Erklärung zahlreiche spezifische Details dargestellt, um ein eingehendes Verständnis gewisser Beispiele bereitzustellen. Es ist jedoch für einen Fachmann auf dem Gebiet offensichtlich, dass bestimmte Ausführungsformen ohne diese spezifischen Details praktiziert werden können. In anderen Instanzen werden Strukturen und Vorrichtungen in Form eines Blockdiagramms gezeigt, um die Ausführungsformen nicht zu verschleiern.
Verweise in der Spezifikation auf „eine Ausführungsform“ bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das/die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der Erfindung umfasst ist. Das Auftreten des Begriffs „in einer Ausführungsform“ an verschiedenen Stellen der Spezifikation kann, muss sich jedoch nicht notwendigerweise immer auf dieselbe Ausführungsform beziehen.
Einige Abschnitte der ausführlichen Beschreibung hierin sind bezüglich Algorithmen und symbolischer Darstellungen von Operationen auf Datenbits innerhalb eines Computerspeichers dargestellt. Diese algorithmischen Beschreibungen und Darstellungen sind das Mittel, das von Fachleuten der Rechentechnik verwendet wird, um am effizientesten den Inhalt ihrer Arbeit an andere Fachleute auf dem Gebiet zu übermitteln. Ein Algorithmus wird hier und allgemein betrachtet als eine in sich geschlossene Sequenz von Schritten verstanden, die zu einem gewünschten Ergebnis führt. Die Schritte sind die, die physische Manipulationen physischer Mengen verlangen. Üblicherweise, aber nicht notwendigerweise, nehmen diese Mengen die Form elektrischer oder magnetischer Signale an, die in der Lage sind, gespeichert, übertragen, kombiniert, verglichen oder anderweitig manipuliert zu werden. Es hat sich gelegentlich als praktisch herausgestellt, vornehmlich aus Gründen häufiger Verwendung, diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Begriffe, Zahlen oder dergleichen zu bezeichnen.
Es sollte jedoch beachtet werden, dass all diese und ähnliche Begriffe mit den entsprechenden physischen Mengen assoziiert sind und nur praktische Labels sind, die auf diese Mengen angewendet werden. Sofern nicht speziell anders dargestellt, wie aus der Erklärung hierin offensichtlich ist, ist zu verstehen, dass in der gesamten Beschreibung Erklärungen, die Begriffe wie „Verarbeitung“ oder „Berechnung“ oder „Bestimmung“ oder „Anzeigen“ oder dergleichen verwenden, sich auf die Aktion und Prozesse eines Rechnersystems oder einer ähnlichen elektronischen Rechnervorrichtung beziehen, die Daten, die als physische (elektronische) Mengen innerhalb der Register und Speicher des Computersystems dargestellt sind, manipuliert und in andere Daten umwandelt, die ähnlich als physische Mengen innerhalb von Computersystemspeichern oder -registern oder anderen solchen Informationsspeicher-, Übertragungs- oder Anzeigevorrichtungen dargestellt sind.
Bestimmte Ausführungsformen beziehen sich auch Einrichtungen zum Durchführen der Operationen hierin. Diese Einrichtung kann speziell für die erforderlichen Zwecke aufgebaut sein, oder kann einen Allgemeinzweckcomputer umfassen, der selektiv durch ein Computerprogramm, das in dem Computer gespeichert ist, aktiviert oder rekonfiguriert wird. Ein solches Computerprogramm kann auf einem computerlesbaren Speichermedium wie etwa unter anderem einer beliebigen Art von Diskette gespeichert sein, umfassend Floppy Disks, optische Disketten, CD-ROMs und magnetoptische Disketten, Festwertspeicher (ROMs), Direktzugriffspeicher (RAMs) wie etwa dynamische RAM (DRAM), EPROMs, EEPROMs, magnetische oder optische Karten oder jede Art von Medien, die sich zum Speichern elektronischer Anweisungen eignen und mit einem Computersystembus gekoppelt sind.
Die hierin dargestellten Algorithmen und Anzeigen beziehen sich nicht inhärent auf einen bestimmten Computer oder eine andere Einrichtung. Verschiedene Allgemeinzwecksysteme können mit Programmen nach der Lehre hierin verwendet werden, oder es kann sich als praktisch herausstellen, spezialisiertere Einrichtungen zu konstruieren, um die erforderlichen Verfahrensschritte auszuführen. Die erforderliche Struktur für eine Vielzahl dieser Systeme erscheint aus der Beschreibung hierin. Weiterhin sind bestimmte Ausführungsformen nicht mit Verweis auf eine bestimmte Programmiersprache beschrieben. Es ist zu erkennen, dass eine Vielzahl von Programmiersprachen verwendet werden kann, um die Lehren solcher Ausführungsformen wie hierin beschrieben umzusetzen.
Neben dem hierin beschriebenen können verschiedene Modifikationen auf die offenbarten Ausführungsformen und Umsetzungen davon ausgeführt werden, ohne von deren Umfang abzuweichen. Daher sollten die Illustrationen und Beispiele hierin in illustrativer und nicht einschränkender Weise ausgelegt werden. Der Schutzumfang der Erfindung sollte einzig durch Verweis auf die folgenden Ansprüche gemessen werden.

Claims

Integrierter Schaltungschip (IC-Chip) zum Bereitstellen einer Taktsignalisierung, der IC-Chip aufweisend: eine Phasenregelschleifenschaltung (PLL-Schaltung) zum Empfangen eines zyklischen Signals und einer Versorgungsspannung, wobei die PLL-Schaltung ferner ein Taktsignal basierend auf dem zyklischen Signal und der Versorgungsspannung erzeugen soll; und eine erste Schaltung, gekoppelt mit der PLL-Schaltung, wobei die erste Schaltung eine Bewertung eines aus einer angeforderten Frequenz, die mit dem Taktsignal bereitgestellt werden soll, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung an der PLL-Schaltung ausführen soll, wobei die erste Schaltung ferner automatisch ein Steuersignal basierend auf der Bewertung erzeugen soll und das Steuersignal automatisch einen Pegel der Versorgungsspannung ändern soll.
IC-Chip nach Anspruch 1, wobei das zyklische Signal ein analoges Signal ist, das dem IC-Chip von einer externen Quelle bereitgestellt wird.
IC-Chip nach einem der Ansprüche 1 und 2, wobei die erste Schaltung, um die Bewertung auszuführen, aufweist, dass die erste Schaltung erkennt, dass die angeforderte Frequenz größer als eine Grenzfrequenz des Taktsignals ist, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung erhöhen soll.
IC-Chip nach Anspruch 3, wobei die PLL-Schaltung ferner eine Frequenz des Taktsignals erhöhen soll, nachdem der Pegel der Versorgungsspannung automatisch der angeforderten Frequenz entsprechend erhöht wird.
IC-Chip nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung, um die Bewertung auszuführen, aufweist, dass die erste Schaltung erkennt, dass die Frequenz des zyklischen Signals kleiner als eine Grenzfrequenz des zyklischen Signals ist, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung verringert.
IC-Chip nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung, um die Bewertung auszuführen, aufweist, dass die erste Schaltung erkennt, dass die Steuerspannung an der PLL-Schaltungsanordnung größer als ein Grenzpegel der Steuerspannung ist, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung erhöhen soll.
IC-Chip nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung ferner auf einen oder mehrere Parameter eines Übertaktungsschemas zugreifen soll und der PLL-Schaltung basierend auf dem einen oder den mehreren Parametern signalisieren soll, eine Reihe inkrementeller Erhöhungen einer Frequenz des Taktsignals auszuführen.
IC-Chip nach Anspruch 7, wobei der eine oder die mehreren Parameter eines der Folgenden vorgeben: eine Größe einer inkrementellen Frequenzerhöhung; eine Dauer der inkrementellen Frequenzerhöhung; oder eine Endzielfrequenz des Taktsignals.
IC-Chip nach Anspruch 7, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals erhöhen soll.
IC-Chip nach Anspruch 7, wobei die PLL-Schaltung eine erste PLL-Schaltung ist und wobei die erste Schaltung eine erste Steuerschaltung ist, der IC-Chip ferner aufweisend: eine zweite PLL-Schaltung zum Empfangen des Taktsignals von der ersten PLL-Schaltung und zum Erzeugen eines zweiten Taktsignals basierend auf dem Taktsignal; und eine zweite Steuerschaltung, gekoppelt mit der zweiten PLL-Schaltung, wobei während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals die zweite Steuerschaltung der zweiten PLL-Schaltung signalisieren soll, eine Reihe inkrementeller Änderungen einer Frequenz des zweiten Taktsignals auszuführen.
Integrierter Schaltungschip (IC-Chip) zum Bereitstellen einer Taktsignalisierung, der IC-Chip aufweisend: eine erste Schaltung, gekoppelt, um ein zyklisches Signal zu empfangen; eine zweite Schaltung, gekoppelt, um eine Versorgungsspannung an die Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) der ersten Schaltung bereitzustellen, wobei die PLL-Schaltungsanordnung ein Taktsignal basierend auf dem zyklischen Signal und der Versorgungsspannung erzeugen soll; und eine dritte Schaltung eine Bewertung eines aus einer Frequenz, die im Namen eines Prozessors angefordert wurde, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung an der PLL-Schaltungsanordnung ausführen soll, wobei die Bewertung auf einem vorgegebenen Grenzpegel basiert, und automatisch ein Steuersignal basierend auf der Bewertung an die zweite Schaltung bereitstellen soll; wobei die zweite Schaltung in Reaktion auf das Steuersignal automatisch einen Pegel der Versorgungsspannung ändern soll.
IC-Chip nach Anspruch 11, wobei das zyklische Signal ein analoges Signal ist, das dem IC-Chip von einer externen Quelle bereitgestellt wird.
IC-Chip nach einem der Ansprüche 11 und 12, wobei die dritte Schaltung, die die Bewertung ausführt, aufweist, dass die dritte Schaltung erkennt, dass die Frequenz, die im Namen des Prozessors angefordert wurde, größer ist als eine vorgegebene Grenzfrequenz des Taktsignals, wobei die zweite Schaltung in Reaktion auf das Steuersignal automatisch den Pegel der Versorgungsspannung erhöhen soll, wobei die vorgegebene Grenzfrequenz einem aktuellen Pegel der Versorgungsspannung entspricht.
IC-Chip nach einem der Ansprüche 11 bis 13, wobei die dritte Schaltung, die die Bewertung ausführt, aufweist, dass die dritte Schaltung erkennt, dass die Frequenz des zyklischen Signals kleiner als eine vorgegebene Grenzfrequenz des zyklischen Signals ist, wobei die zweite Schaltung in Reaktion auf das Steuersignal automatisch den Pegel der Versorgungsspannung senken soll, wobei die vorgegebene Grenzfrequenz einer aktuellen Frequenz des Taktsignals entspricht.
IC-Chip nach einem der Ansprüche 11 bis 13, wobei die dritte Schaltung, die die Bewertung ausführt, aufweist, dass die dritte Schaltung erkennt, dass die Steuerspannung an der PLL-Schaltungsanordnung größer als ein vorgegebener Grenzpegel der Steuerspannung ist, wobei die zweite Schaltung in Reaktion auf das Steuersignal automatisch den Pegel der Versorgungsspannung erhöhen soll, wobei der vorgegebene Grenzpegel einem aktuellen Pegel der Versorgungsspannung entspricht.
IC-Chip nach einem der Ansprüche 11 bis 13, wobei die dritte Schaltung die Bewertung ferner basierend auf vorgegebenen Referenzinformationen ausführt, die Grenzpegel eines Parameters jeweils einem anderen jeweiligen Pegel der Versorgungsspannung zuordnen, wobei der Parameter eines aus einem angeforderten Taktfrequenzparameter, einem zyklischen Signalfrequenzparameter oder einem Steuerspannungspegelparameter aufweist.
IC-Chip nach einem der Ansprüche 11 bis 13, wobei die dritte Schaltung ferner auf einen oder mehrere Parameter eines Übertaktungsschemas zugreifen soll und der ersten Schaltung basierend auf dem einen oder den mehreren Parametern signalisieren soll, eine Reihe inkrementeller Erhöhungen einer Frequenz des Taktsignals auszuführen, wobei die zweite Schaltung während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals automatisch den Pegel der Versorgungsspannung erhöhen soll.
System zum Bereitstellen von Taktsignalisierung, das System aufweisend: einen ersten integrierten Schaltungschip (IC-Chip), aufweisend: eine erste Schaltung, gekoppelt, um ein zyklisches Signal zu empfangen; eine zweite Schaltung, gekoppelt, um eine Versorgungsspannung an die Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) der ersten Schaltung bereitzustellen, wobei die PLL-Schaltungsanordnung ein Taktsignal basierend auf dem zyklischen Signal und der Versorgungsspannung erzeugen soll; und eine dritte Schaltung, die eine Bewertung eines aus einer Frequenz, die im Namen eines Prozessors angefordert wurde, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung an der PLL-Schaltungsanordnung ausführen soll, wobei die Bewertung auf einem vorgegebenen Grenzpegel basiert, und automatisch ein Steuersignal basierend auf der Bewertung an die zweite Schaltung bereitstellen soll; wobei die zweite Schaltung in Reaktion auf das Steuersignal automatisch einen Pegel der Versorgungsspannung ändern soll; einen zweiten IC-Chip, der gekoppelt ist, das zyklische Signal an den ersten IC-Chip bereitzustellen; und eine Anzeigevorrichtung, die an den ersten IC-Chip gekoppelt ist, wobei die Anzeigevorrichtung eine Anzeige basierend auf einem Signal erzeugen soll, das unter Verwendung des Taktsignals kommuniziert wird.
System nach Anspruch 18, wobei die dritte Schaltung ferner auf einen oder mehrere Parameter eines Übertaktungsschemas zugreifen soll und der ersten Schaltung basierend auf dem einen oder den mehreren Parametern signalisieren soll, eine Reihe inkrementeller Erhöhungen einer Frequenz des Taktsignals auszuführen, wobei die zweite Schaltung während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals automatisch den Pegel der Versorgungsspannung erhöhen soll.
System nach Anspruch 19, wobei die erste Schaltung eine erste Referenztaktgeneratorschaltung ist und wobei die dritte Schaltung eine erste Steuerschaltung ist, der erste IC-Chip ferner aufweisend: eine zweite Referenztaktgeneratorschaltung zum Empfangen des Taktsignals von der ersten Referenztaktgeneratorschaltung und zum Erzeugen eines zweiten Taktsignals basierend auf dem Taktsignal; und eine zweite Steuerschaltung, gekoppelt mit der zweiten Referenztaktgeneratorschaltung, wobei während der Reihe inkrementeller Erhöhungen der Frequenz des Taktsignals die zweite Steuerschaltung der zweiten Referenztaktgeneratorschaltung signalisieren soll, eine Reihe inkrementeller Änderungen einer Frequenz des zweiten Taktsignals auszuführen.
Verfahren zum Bereitstellen eines Taktsignals, das Verfahren umfassend: Bereitstellen eines zyklischen Signals an eine erste Schaltung eines integrierten Schaltungschips (IC-Chip); wobei die Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) der ersten Schaltung ein Taktsignal basierend auf dem zyklischen Signal und einer Versorgungsspannung erzeugt; Bereitstellen des Taktsignals an einen Prozessor des IC-Chips; wobei eine zweite Schaltung eine Bewertung eines aus einer Frequenz, die im Namen des Prozessors angefordert wurde, einer Frequenz des zyklischen Signals oder einem Pegel einer Steuerspannung an der PLL-Schaltungsanordnung ausführt, die Bewertung basierend auf einem vorgegebenen Grenzpegel, und Regeln der Versorgungsspannung mit einem Steuersignal basierend auf der Bewertung, umfassend das automatische Ändern eines Pegels der Versorgungsspannung in Reaktion auf das Steuersignal.
Verfahren nach Anspruch 21, wobei das zyklische Signal ein analoges Signal ist, das dem IC-Chip von einer externen Quelle bereitgestellt wird.
Verfahren nach einem der Ansprüche 21 und 22, wobei das Ausführen der Bewertung umfasst, dass die zweite Schaltung erkennt, dass die angeforderte Frequenz größer als eine Grenzfrequenz des Taktsignals ist, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung erhöht.
Verfahren nach Anspruch 23, ferner umfassend: Erhöhen einer Frequenz des Taktsignals mit der PLL-Schaltungsanordnung, nachdem der Pegel der Versorgungsspannung automatisch der angeforderten Frequenz entsprechend erhöht wird.
Verfahren nach einem der Ansprüche 21 bis 23, wobei das Ausführen der Bewertung umfasst, dass die zweite Schaltung erkennt, dass die Frequenz des zyklischen Signals kleiner als eine Grenzfrequenz des zyklischen Signals ist, wobei das Steuersignal automatisch den Pegel der Versorgungsspannung verringert.