JP3852939B2 - 広帯域変調ｐｌｌおよびその変調度調整方法 - Google Patents

広帯域変調ｐｌｌおよびその変調度調整方法 Download PDF

Info

Publication number
JP3852939B2
JP3852939B2 JP2003298858A JP2003298858A JP3852939B2 JP 3852939 B2 JP3852939 B2 JP 3852939B2 JP 2003298858 A JP2003298858 A JP 2003298858A JP 2003298858 A JP2003298858 A JP 2003298858A JP 3852939 B2 JP3852939 B2 JP 3852939B2
Authority
JP
Japan
Prior art keywords
modulation
signal
pll
sensitivity
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298858A
Other languages
English (en)
Other versions
JP2005072876A (ja
Inventor
健敏 越智
俊介 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003298858A priority Critical patent/JP3852939B2/ja
Priority to PCT/JP2004/010776 priority patent/WO2005020429A1/ja
Priority to US10/539,426 priority patent/US7236063B2/en
Priority to EP04748041A priority patent/EP1657812A4/en
Priority to CNA2004800234085A priority patent/CN1836370A/zh
Publication of JP2005072876A publication Critical patent/JP2005072876A/ja
Application granted granted Critical
Publication of JP3852939B2 publication Critical patent/JP3852939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、ＰＬＬの帯域幅よりも広い帯域幅を持つ変調信号で変調されたＲＦ（Radio Frequency）変調信号を生成し出力可能な広帯域変調ＰＬＬおよびその変調度調整方法に関するものである。
一般にＰＬＬ(Phase Locked Loop)変調回路には、低コスト、低消費電力、良好なノイズ特性と変調精度が求められる。ＰＬＬで変調をかける場合、変調精度を良くするためには変調信号の周波数帯域（変調帯域）幅よりもＰＬＬの周波数帯域（ＰＬＬ帯域）幅を広くすることが望ましい。
しかしながら、ＰＬＬ帯域幅を広くすると、ノイズ特性の劣化を招く。そこで、ＰＬＬ帯域幅を変調帯域幅よりも狭く設定し、ＰＬＬ帯域内の変調とＰＬＬ帯域外の変調を異なる２箇所でかける２点変調という技術が考案された（例えば、特許文献１参照）。
図１０は、従来の広帯域変調ＰＬＬを示す概略構成図である。図１０に示すように、従来の広帯域変調ＰＬＬは、制御電圧端子（Ｖｔ）の電圧に応じて発振周波数が変化する電圧制御発振器（以下、ＶＣＯ）１と、ＶＣＯ１から出力されるＲＦ変調信号の周波数を分周する分周器２と、分周器２の出力信号と基準信号の位相を比較し位相差に応じた信号を出力する位相比較器３と、位相比較器の出力信号を平均化するループフィルタ４とを含むＰＬＬに、変調データに基づいて変調信号を出力する変調感度テーブル７と、制御部６からのゲイン制御信号に応じてゲインを調整しつつ変調感度テーブル７の出力信号をアナログ電圧に変換するＤ／Ａ変換器１０と、変調感度テーブル７からの出力信号にチャネル選択情報を加算した信号をデルタシグマ変調をかけ分周比として分周器２へ出力するデルタシグマ変調器９と、Ｖｔの電圧値をデジタル値に変換して制御部６に出力するＡ／Ｄ変換器１１とを備えている。
図１１は、広帯域変調ＰＬＬの動作説明のための周波数特性を示す図である。ここで、ＰＬＬの伝達関数をＨ（ｓ）（但し、ｓ＝ｊω）とする。Ｈ（ｓ）は図１１に示すような低域通過特性をもつ。分周器２に設定する分周比に加えられた変調信号には、伝達関数Ｈ（ｓ）の低域通過フィルタがかけられる。一方、ＶＣＯ１の制御電圧端子(Vt)に加えられた変調信号には、図１１に示すような伝達関数１−Ｈ（ｓ）の高域通過フィルタがかけられる。
これら２つの変調成分はＶＣＯ１の制御電圧端子で加算されるため、変調信号には等価的に図１１の破線で示した特性、すなわち１、がかけられてＶＣＯ１に与えられることになる。その結果、ＶＣＯ１からは、ＰＬＬ帯域外まで及ぶ、広帯域なＲＦ変調信号が出力することが可能となる。
ところで、ＶＣＯ１の制御電圧端子へ入力する変調信号の振幅は、ＶＣＯ１から出力されるＲＦ変調信号の周波数偏移に変換される。その変換利得は変調感度と呼ばれ、一般的にその単位は［Ｈｚ／Ｖ］である。
Ｄ／Ａ変換器１０から出力される信号の振幅はＶＣＯ１の変調感度と整合が取れている必要がある。それは、これらの整合が取れていないと、図１２に示すように伝達関数１−Ｈ（ｓ）にズレ量(ここではａ倍)が掛けられることになり、破線で示すＨ（ｓ）との合成特性は周波数に対してフラットでなくなってしまう。これは変調精度を劣化させる要因となる。
図１３は一般的なＶＣＯの制御電圧に対する出力信号周波数の変化を表す特性の一例を示す図である。変調感度は、この電圧−周波数特性のカーブの傾きで表される。図１３に示すように、ＶＣＯの発振周波数によって変調感度が異なるので、異なるＶＣＯの発振周波数で同じ周波数偏移変調信号を得るためには、ＶＣＯの制御電圧端子に入力する変調信号の振幅はＶＣＯの発振周波数に応じて変化させる必要がある。
図１４は一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図である。同図より、発振周波数によって変調感度が変化することがわかる。
ここで、ＶＣＯの発振周波数によって変調感度が異なることに起因して、制御電圧を変化させる必要がある場合の一例を説明する。ＶＣＯ１の周波数２ＧＨｚにおける変調感度が１００ＭＨｚ／Ｖで、変調信号の最大周波数偏移が５ＭＨｚであると仮定する。この場合、Ｖｔには最大振幅５０ｍＶの信号を入力する必要がある。ところがＶＣＯ１の周波数が２．１ＧＨｚの時に変調感度が８０ＭＨｚ／Ｖになったとする。この場合、Ｖｔには最大振幅６２．５ｍＶの信号を入力する必要がある。つまり、ＶＣＯ１の周波数によってＤ／Ａ変換器１０の出力信号振幅を変化させる必要がでてくる。
なお、分周器２に設定する分周比に含まれる変調成分に対しての変調感度は基準信号の周波数になり、ＶＣＯ１の周波数に対して変化しない。たとえば、ＶＣＯ１の周波数が２ＧＨｚで、基準信号の周波数が１ＭＨｚ、変調信号の最大周波数偏移が５ＭＨｚであると仮定した場合を例にとって説明する。この場合、最大の分周比の変化幅は５となる。したがって、この計算にＶＣＯ１の周波数は無関係である。
図１０の場合は、周波数に対する変調感度の特性を変調感度テーブル７として持ち、チャネル周波数が変わった際に制御電圧の変動分を計算することにより変調感度の補正を行い、Ｄ／Ａ変換器のゲインを調整している。
ここで、図１５はＶＣＯの原理図の一例である。ＶＣＯ１は、インダクタＬと、コンデンサＣ、制御電圧Ｖｔの電圧値によって容量が変化する可変容量ダイオードＣv、能動素子１００で構成され、発振周波数ｆvcoは数１で決まる。
Figure 0003852939
このようなＶＣＯをＬＳＩに集積化する場合、インダクタＬ、コンデンサＣ、可変容量ダイオードＣv等の素子の値が製造ばらつきにより変化する。これによりＶＣＯの発振周波数に対する変調感度の特性はそれぞれのＬＳＩで異なるものとなる。
しかしながら、上記従来の広帯域変調ＰＬＬにあっては、これらの素子の値のばらつきに起因するＬＳＩごとの変調感度の特性に対して変調感度テーブルを準備する必要がある。すなわち、周波数に対する変調感度のテーブルをＬＳＩごと別個に測定し、メモリ等へ書き込み保持する必要がある。
この変調感度テーブルを準備するためには、使用する全てのチャネルの周波数に対する変調感度を測定する必要があり、それにはＰＬＬの周波数切換を測定ポイントの数だけ行うこととなる。したがって、非常に時間がかかり、製造コストを増大させるばかりでなく、メモリ量も多く、ＬＳＩのコストも増大させるという事情があった。
さらに、チャネル周波数が切り替わった際に変調感度の補正を行っているが、その後の環境変動による変調感度変動の補正はできず、変調精度を良好に保つことが困難であるという事情もあった。
米国特許６，２１１，７４７号明細書
本発明は、従来の問題を解決するためになされたもので、良好な変調精度を有する広帯域変調ＰＬＬを、低コストで提供することを目的とする。
本発明の広帯域変調ＰＬＬは、
電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を平均化して前記電圧制御発振器に出力するループフィルタとを含むＰＬＬ部と、
入力された変調データに基づき、前記電圧制御発振器に第１の変調信号を入力して変調をかける第１の変調入力部と、
前記変調データに基づき、前記ＰＬＬ部の前記電圧制御発振器とは異なる位置に第２の変調信号を入力する第２の変調入力部と、
を備え、
前記電圧制御発振器は、前記第１の変調信号が入力される第１の制御端子と、前記第２の変調信号に基づいた信号が入力される第２の制御端子を有し、
前記第１の変調入力部は、前記第１の制御端子における第１の変調感度を算出する変調感度算出手段と、前記算出された第１の変調感度に基づいて前記変調データの変調度を調整して前記第１の変調信号を出力する変調度調整手段とを有する。
この構成により、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
また、本発明の広帯域変調ＰＬＬは、前記変調感度算出手段は、前記第２の制御端子に入力される信号を測定して、前記第２の制御端子における第２の変調感度を算出するとともに、前記第２の変調感度と前記第１の変調感度との比を示す値を測定して、算出された前記第２の変調感度に基づいて前記第１の変調感度を算出する変調感度算出部を有する。
この構成により、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
さらに、本発明の広帯域変調ＰＬＬは、前記第１の変調入力部は、前記電圧制御発振器の前記第２の制御端子に入力される信号をディジタル変換するＡ／Ｄ変換器と、前記変調感度算出手段と、前記変調度調整手段と、前記変調度調整手段の出力をアナログ変換して前記第１の制御端子へ出力するＤ／Ａ変換器とを有する。
この構成により、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
また、本発明は、前記第１の変調入力部は、前記電圧制御発振器の前記第２の制御端子に入力される信号をディジタル変換するＡ／Ｄ変換器と、前記変調感度算出手段と、前記変調度調整手段とを備え、前記変調度調整手段は前記第１の制御端子へディジタル信号を出力し、
前記電圧制御発振器は、前記第１の制御端子へ入力されるディジタル信号によって周波数が変化するものである。
この構成により、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬシステムを提供することができる。
さらに、本発明の広帯域変調ＰＬＬは、前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて前記分周器の分周比を制御する分周比生成手段を有する。
この構成により、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
また、本発明の広帯域変調ＰＬＬは、前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて変調信号を生成して、前記位相比較器へ出力するダイレクトディジタルシンセサイザを有する。
この構成により、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬシステムを提供することができる。
さらに、本発明の広帯域変調ＰＬＬは、前記第１の変調入力部は、前記広帯域変調ＰＬＬの起動時および起動後の一定期間毎に前記第１の変調感度を算出し、変調度を調整して前記第１の変調信号を出力するものである。
この構成により、温度変動や電源電圧変動などによる環境変動に対しても常に良好かつ安定な変調精度を提供することができる。
また、本発明は、前記広帯域変調ＰＬＬを備えた無線端末装置を提供する。
この構成により、良好な変調精度を安価で提供することができる。
本発明の広帯域変調ＰＬＬの変調度調整方法は、電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を平均化して前記電圧制御発振器に出力するループフィルタとを含むＰＬＬ部を備えた広帯域変調ＰＬＬの変調度調整方法であって、
前記電圧制御発振器の第１の制御端子に第１の変調信号を入力して変調をかけるステップと、
キャリア周波数データを入力して、前記ＰＬＬに基づき、前記ＰＬＬ部の前記電圧制御発振器とは異なる位置に第２の変調信号を入力するステップと、
前記電圧制御発振器の第１の制御端子における第１の変調感度を算出するステップと、
前記算出された第１の変調感度に基づいて前記第１の変調信号の変調度を調整するステップと
を備える。
この方法により、変調度の調整に、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
また、本発明の変調度調整方法は、
前記第１の変調感度を算出するステップは、
前記第２の変調信号に基づいて前記電圧制御発振器の第１の制御端子とはことなる第２の制御端子に入力される入力電圧を測定するステップと、
前記第２の制御端子における第２の変調感度を算出するステップと、
前記第２の変調感度と前記第１の変調感度との比を示す値を測定し、算出された前記第２の変調感度に基づいて前記第１の変調感度を算出するステップと、
を備えた。
この方法により、変調度の調整に、各チャネル毎のルックアップテーブルが不要なため、良好な変調精度を有する広帯域変調ＰＬＬシステムを安価で提供することができる。
本発明によれば、良好な変調精度を有する広帯域変調ＰＬＬを、低コストで提供することができる。
（第１の実施形態）
図１は、本発明の第１の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。図１において、第１の実施形態に係る広帯域変調ＰＬＬは、ＰＬＬ用（入力電圧Ｖtl）と変調信号入力用（入力電圧Ｖtm）の２つの制御電圧端子を持った電圧制御発振器（以下、ＶＣＯ）２１と、ＶＣＯ２１の出力信号を分周する分周器２２と、基準信号の位相と分周器２２の出力信号の位相とを比較して位相差に応じた信号を出力する位相比較器２３と、位相比較器２３の出力信号をＶＣＯ２１の制御信号に変換するチャージポンプ２４と、チャージポンプ２４の出力信号を平滑化し、ＶＣＯ２１のＰＬＬ用の制御電圧端子に制御電圧Ｖtlを出力するループフィルタ２５とを有するＰＬＬを備える。
さらに、第１に係る広帯域変調ＰＬＬは、外部入力されたキャリア周波数データと位相変調データから分周器２２に設定する分周比を生成する分周比生成部２６と、ループフィルタ２５に接続されたＡ／Ｄ変換器２７と、Ａ／Ｄ変換器２７の出力信号と位相変調データとに基づいてＶＣＯ２１への制御信号を生成するとともに変調データの変調度を調整する制御信号生成部２８と、調整された変調データをＤ／Ａ変換し、アナログ信号としてＶＣＯ２１の変調信号用制御電圧端子に制御電圧Ｖtmを出力するＤ／Ａ変換器２９とを備える。
次に図２を用いて、制御信号生成部２８について説明する。図２は第１の実施形態に係る広帯域変調ＰＬＬの制御信号生成部を示す概略構成図である。制御信号生成部２８は、Ａ／Ｄ変換器２７の出力を記憶する測定結果記憶部３０と、測定結果記憶部３０に記憶されている値を演算処理する演算部３１と、演算部３１で演算処理された結果を記憶する演算結果記憶部３２と、演算結果記憶部３２で記憶された演算結果に基づいて位相変調データの変調度を調整する変調度調整手段３３と、設定値制御信号に基づいて変調感度測定時のＶＣＯ２１の変調信号用制御電圧端子に入力する制御電圧Ｖtmを設定するキャリブレーションデータ生成部３４と、選択制御信号に基づいて変調度調整手段３３が出力する変調データとキャリブレーションデータ生成部３４が出力するキャリブレーションデータとのいずれか一方を選択してＤ／Ａ変換器２９に出力する出力信号制御部３５とを備える。ここで、出力信号制御部３５は、通常の変調動作時は変調度調整手段の出力を選択し、変調感度測定時にはキャリブレーションデータ生成部３４の出力を選択する。
ここで、キャリア周波数データ、位相変調データ、設定値制御信号、選択制御信号は、図示しない制御部から出力される。なお、これらの制御信号およびデータは、個別の制御部により出力されてもよいし、広帯域変調ＰＬＬを制御するための１つの制御部により出力されてもよい。さらに、このような広帯域変調ＰＬＬを、移動端末装置や無線基地局等の無線通信装置等に適用された場合、このような無線通信装置等の動作を制御する制御部によって、これらの制御信号およびデータが出力されてもよい。
図３は第１の実施形態に係る広帯域変調ＰＬＬのＶＣＯの原理図である。インダクタＬと、コンデンサＣ、可変容量ダイオードＣvl、可変容量ダイオードＣvm、能動素子１００とを備え、発振周波数ｆvcoは数２で決まる。
Figure 0003852939
ここで、本実施形態では、ＶＣＯ２１の周波数は電圧Ｖtlの制御によりＣvlの容量値を変えてコントロールする。これにより、ＶＣＯ２１の周波数によらずＶtmのバイアス電位を固定にできるので、Ｖtmの変化によるＶＣＯ２１の変調感度をほぼ一定にすることができる。
図４は、ＶＣＯのＰＬＬ用制御電圧端子と変調用制御電圧端子それぞれへの印加電圧対発振周波数特性示す図である。図４（ａ）はＰＬＬ用制御電圧端子への印加電圧Ｖtl対ＶＣＯ２１の発振周波数ｆvco特性であり、この時、変調用の制御電圧Ｖtmは固定値Ｖtm0としている。図４（ｂ）は、変調用制御電圧端子への印加電圧Ｖtm対ＶＣＯ２１の発振周波数ｆvco特性であり、この時、ＰＬＬ用の制御電圧Ｖtlは固定値Ｖtl0としている。このように、制御電圧ＶtlおよびＶtmのいずれか一方を固定値にした場合、他方の制御電圧を変化させることによってＶＣＯ２１の発振周波数を変化させることができる。
次に、本実施形態に係る広帯域変調ＰＬＬにおける変調度の調整方法について説明する。本実施形態では、図２に示す制御信号生成部２８において、ＶＣＯ２１の変調用制御電圧端子における変調感度Ｋmを算出し、この変調感度Ｋmに基づいて、分周比による変調度との利得誤差を補償するように変調データの変調度を調整する。
ここで、ＶＣＯ２１の変調用制御電圧端子における変調感度Ｋmは、ＰＬＬ用制御電圧端子における変調感度Ｋlに依存するものであるので、まずＫlを求める必要がある。以下、ＰＬＬ用制御電圧端子における変調感度Ｋl及び変調用制御電圧端子における変調感度Ｋmの測定および算出方法について説明する。
まず、制御信号生成部２８のキャリブレーションデータ生成部３４により、制御電圧Ｖtmを、固定値Ｖtm0に設定する。出力信号制御部３５は、変調感度を測定している状態であるので、キャリブレーションデータ生成部３４の出力信号を、Ｄ／Ａ変換器２９を介してＶＣＯ２１へ制御電圧の固定値Ｖtm0を入力する。
この状態において、分周比生成部２６に対して、ＶＣＯ２１の周波数がｆ0にロックするようなキャリア周波数データを入力する。ここで、周波数ｆ0は最終的に使用したいチャネルの周波数である。基準周波数をｆref、分周器に設定される分周比をＮ0とすると、Ｎ0は数３で表される。
Figure 0003852939
数３を満たすＮ0が分周器２２に入力されると、その結果ｆvcoは周波数ｆ0でロックする（図４（ｂ）における点αm）。この時、図４（ａ）の点αtに示されるように、ＶＣＯ２１のＰＬＬ用制御電圧端子に印加される電圧は、Ｖtl＝Ｖtl0となっており、Ａ／Ｄ変換器２７を用いてこの値をディジタル値に変換し、制御信号生成部２８の測定結果記憶部３０でＶtl0を記憶する。
次に、同様にして、分周比生成部２６にＶＣＯ２１の周波数をｆ1にロックするようなキャリア周波数を入力する。この時、分周器に設定される分周比をＮ1とすると、Ｎ1は、数４に示される。
Figure 0003852939
数４を満たすＮ1が分周器２６に入力されると、その結果ｆvcoは周波数ｆ1でロックする。この時、図４（ａ）の点βtに示されるように、ＶＣＯ２１のＰＬＬ用制御電圧端子への印加電圧は、Ｖtl＝Ｖtl1となっており、同様にＡ／Ｄ変換器２７によりディジタル値に変換し、制御信号生成部２８の測定結果記憶部３０でＶtl1を記憶する。
制御信号生成部２８の演算部３１は、測定した結果に基づいて、ＰＬＬ用制御電圧端子における変調感度Ｋlを算出する。ここで、変調感度Ｋlは、数５であらわされる。
Figure 0003852939
以上により、チャネル周波数ｆ0付近でのＰＬＬ用制御電圧端子の変調感度Ｋlを求めることができる。この結果を、制御信号生成部２８の演算結果記憶部３２に記憶する。
次に、ＶＣＯ２１の変調用制御電圧端子における変調感度Ｋmの算出方法について説明する。まず、変調感度Ｋlを求める場合と同様に、変調用制御電圧端子の入力制御電圧Ｖtmの電圧値がＶtm＝Ｖtm0に設定されている場合において、ＶＣＯ２１の周波数がｆ0でロックしている状態を考える。この時のＰＬＬ用電圧制御端子への入力制御電圧であるＶtl0の値は変調感度Ｋlの計算過程において求められており、測定結果記憶部３０に既に記憶済みである。
次に、キャリブレーションデータ生成部３４の設定値、すなわち、制御信号生成部２８から出力される値を、Ｖtm＝Ｖtm1に変化させる。すると、図４（ｂ）に示すように、Ｖt＝Ｖtl0において、ｆvcoは周波数ｆ2に変化しようとする（図４（ｂ）において点αmからδmへ移動しようとする）。しかしながら、ＰＬＬのループ特性によりｆvcoが周波数ｆ0になるようにVtlが変化して、矢印のように制御電圧Ｖtm−周波数ｆvco特性が変化し、最終的には周波数ｆ0でロックする（図４（ｂ）において点δmからγmへ移動する）。
この時のＰＬＬ用制御電圧端子への入力制御電圧をＶtlをＶtl2とする（図４（ｂ）における点γt）。制御信号生成部２８の測定結果記憶部３０は、このＶtl2をＡ／Ｄ変換器２７によってディジタル値に変換したものをに記憶する。この時、変調感度Ｋmと変調感度Ｋlとの間には数６で示される関係が成立する。
Figure 0003852939
ここで、Ｋlは既に求まっており、制御信号生成部２８の演算結果記憶部３２に記憶されており、また、Ｖtl0、Ｖtl2、Ｖtm0、Ｖtm1は、測定結果記憶部３０に記憶されているので、演算部３１は、数６に基づいてキャリア周波数ｆ0付近での変調信号用制御電圧端子の変調感度Ｋmを求め、演算結果記憶部３２は求められた変調感度Ｋmを記憶する。
ところで、数６は、変調感度Ｋmと変調感度Ｋlの比を示す数式を変換したものであるので、測定したＶtl0、Ｖtl2、Ｖtm0、Ｖtm1は、変調感度ＫmとＫlの比を示す要素となる。したがって、変調感度Ｋmを求める方法は、言い換えれば、変調感度ＫmとＫlとの比を測定して算出するものであるといえる。
このようにして求められた変調感度Ｋmに基づいて、変調度調整手段３３は、位相変調データに対するゲインを決定する。変調度調整が終了すると、広帯域変調ＰＬＬは通常の変調動作を開始し、制御信号生成部２８の出力信号制御部３５は、選択制御信号により、変調度調整手段３３からの出力をＤ／Ａ変換器２９へ出力するように切換えられる。変調度調整手段３３でゲインを調整された位相変調データに基づいてＶＣＯ２１の電圧を制御することで、分周器２２の分周比変調と電圧制御発振器２１の制御電圧変調のゲイン誤差を補償することができる。
このような変調度調整は、例えば、広帯域変調ＰＬＬを起動する場合毎に、および、使用するキャリア周波数を変更する場合毎に行なわれる（以下、初期補正とする）。以下に、この初期補正時の手順について、図５を参照して説明する。図５は、変調度調整のタイミングチャートを示す図である。ここで、中心周波数ｆ0、Ｖtm=Ｖtm0において変調をかける場合を例にとって説明する。
まず、時刻ｔ0において、周波数ｆ1のキャリア周波数データを入力する。この時、キャリブレーションデータ生成部３４は、ＶtmをＶtm0に設定する。ＰＬＬは時刻ｔ1までに周波数ｆ1に収束し、測定結果記憶部３０は、ｔ1からｔ2の間で、Ｖtl1を測定・記憶する。
次に、時刻ｔ2でキャリア周波数データを周波数ｆ0に設定し、かつキャリブレーションデータ生成部３４は、ＶtmをＶtm1に設定する。この状態で、測定結果記憶部３０は、Ｖtl2を測定・記憶する。最後に、時刻ｔ3でキャリブレーションデータ生成部３４は、ＶtmをＶtm0に設定することによって、ＰＬＬのループ特性によって周波数ｆ0は変動しないが、ＶtlがＶtl2からＶtl0に変動する。測定結果記憶部３０は、この状態でＶtl0を測定・記憶し、演算部３１は、数５および数６に基づいて変調感度Ｋmを算出する。このようにして、変調度調整手段３３により、ゲインが適切な値に設定され、時刻ｔ4から通常の変調動作を開始する。
なお、上述のように、ＶＣＯ２１のＰＬＬ用制御電圧端子への入力電圧Ｖtを測定する順番の具体例として、Ｖtl1、Ｖtl2、Ｖtl0としたことにより、通常変調動作開始時には、すでにキャリア周波数ｆ0および制御電圧Ｖtm0に設定されていることから、広帯域変調ＰＬＬは、速やかに通常変調動作へ移行することができる。しかしながら、このＶtの測定はどのような順番でも実現可能である。
次に、初期補正後、すなわち通常変調動作の開始後の環境変動に対する補正方法について説明する。初期補正の終了時または終了後に、測定結果記憶部３０は、ＶＣＯ２１のＰＬＬ用制御電圧端子におけるＶtlの振動振幅のピーク値をＡ／Ｄ変換器２７をとおして記憶する。この時、Ｖtmの値（直流値）はＶtm0として対応付けておく。そして、その後も同様にして、適当な時間間隔ごとに振動振幅をモニターする。ここで、適当な時間間隔とは、温度や電源電圧の変動をモニターできる程度である。このピーク値が変動した場合、その割合だけＰＬＬ制御電圧端子における変調感度Ｋlが変化したことになり、初期補正で求めた変調感度Ｋlから変化した変調感度Ｋlの絶対値が求まる。
一方で、やはり適当な時間間隔ごとに、ＶtmをＶtm0からＶtm0’へと微小変化させる。この時、初期補正と同様にＶtlが微小変化する。この変化分を記憶し、Ｖtmの値をＶtm0へと再び変化させる。このＶtlの変化分の割合と変調感度Ｋlとから、初期補正と同様に変調用制御電圧端子側の変調感度Ｋmが求まる。この変調感度Ｋmに基づいて変調度を調整することにより、温度変動や電源電圧変動などによる環境変動に対しても常に良好かつ安定な変調精度を提供することができる。
このような第１の実施形態の広帯域変調ＰＬＬによれば、各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬを提供することができる。さらに、初期動作毎や通常変調動作等、実使用時の環境変動に追従することが可能なため、常に良好かつ安定な変調精度を実現する広帯域変調ＰＬＬを提供することができる。
（第２の実施形態）
図６は、本発明の第２の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。第１の実施形態で説明した図１と重複する部分には同一の符号を付す。
図６において、第２の実施形態に係る広帯域変調ＰＬＬは、ダイレクトディジタルシンセサイザ（Direct Digital Synthesizer、以下ＤＤＳ）４０を備え、位相変調を行う箇所が、ＤＤＳ４０とＶＣＯ２１の２ヶ所であることが第１の実施の形態とは異なる。
ＤＤＳ４０は数値演算の結果を、内蔵するＤ／Ａ変換回路等を通して直接出力するものであり、図６に示すように、キャリア周波数データと位相変調データに基づいて数値計算を行い、キャリア信号および変調信号を出力することができる。ＤＤＳ４０での変調は第１の実施形態の分周比変調と同等であるため、変調信号用電圧制御端子の変調感度の算出および変調度の調整は同様の方法で求めることができる。
ただし、ＤＤＳ４０の出力は数値演算で直接波形を生成するため、広帯域変調ＰＬＬに設けられる分周器２として、分周比固定の固定分周器を適用することができる。固定分周器は、複数の分周器を縦続接続して構成することができ、さらに後段にいくほど動作周波数が下がるので、消費電力を少なくすることができる。
このような本発明の第２の実施形態によれば、温度変動や電源電圧変動などによる環境変動に対しても常に良好かつ安定な変調制度を提供することができる。また、各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬシステムを提供することができる。さらに、分周器として固定分周器を適用できるので、消費電力を減少させることができる。
（第３の実施形態）
図７は、本発明の第３の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。第１の実施形態で説明した図１と重複する部分には同一の符号を付す。
本実施形態では、制御信号生成部２８から出力された信号をＤ／Ａ変換せず、ディジタル信号のままＶＣＯ５０に入力している。ＶＣＯ５０は、ＬＣ共振器に並列に微小な容量とスイッチを持ち、このスイッチをディジタル信号で制御することによって総容量値を変化させることによって図３に示したＶＣＯ２１と同等の動作を行うものである。変調感度の測定および調整方法は第１の実施形態と同様である。
図８は、第３の実施形態に係る広帯域変調ＰＬＬに用いられるＶＣＯの一例を示す原理図である。図８に示すように、ＶＣＯ５０は、ｎ個の、入力ディジタル信号によって容量が２値に可変なＣvm(1)ないしＣvm(n)が並列に接続されており、各々の容量を切換えることにより、これらの容量の合計によって変調をかけることが可能となるものである。この構成により、制御信号生成部２８のディジタル出力Ｖtmを用いて、ＶＣＯ５０を制御して変調をかけることが可能となる。
このような本発明の第３の実施形態によれば、温度変動や電源電圧変動などによる環境変動に対しても常に良好かつ安定な変調制度を提供することができる。また、Ｄ／Ａ変換器や各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬシステムを提供することができる。
（第４の実施形態）
図９は、本発明の第４の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図である。第１、第２、第３の実施形態で説明した図１、図６、図７と重複する部分には同一の符号を付す。
図９に示すように、本実施の形態の広帯域変調ＰＬＬは、変調をかける箇所がＤＤＳ４０とＶＣＯ５０であり、制御信号生成部２８からＶＣＯ５０の変調側制御端子に入力される変調信号は、ディジタル信号が印加される。変調感度の測定・補正方法は第１の実施形態と同様であり、ＤＤＳ４０の動作については第２の実施形態と同様であり、ＶＣＯ５０の動作については、第３の実施形態と同様である。
このような本発明の第４の実施形態によれば、温度変動や電源電圧変動などによる環境変動に対しても常に良好かつ安定な変調制度を提供することができる。また、Ｄ／Ａ変換器や各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬシステムを提供することができる。さらに、分周器として固定分周器を適用できるので、消費電力を減少させることができる。
以上、第１ないし第４の実施形態を参照して説明したが、本発明はこれらの構成に限られない。例えば、分周比の設定をループ内の可変分周器に対して行ったが、基準信号を分周して位相比較器に出力する可変分周器を設け、その可変分周器により分周比の設定を行う構成でも同様に実現可能である。また、Ａ／Ｄ変換器やＤ／Ａ変換器は説明で用いた場所でなくても同様に実現可能であり、アナログとディジタルの境界はどこであってもよい。また、Ｄ／Ａ変換器は出力側に低域通過フィルタを含んでも同様に実現可能である。
本発明の広帯域変調ＰＬＬは、良好な変調精度を低コストで実現することができる効果を有し、移動無線機や無線基地局装置等の無線通信装置等に有用である。
本発明の第１の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図 第１の実施形態に係る広帯域変調ＰＬＬの制御信号生成部を示す概略構成図 第１の実施形態に係る広帯域変調ＰＬＬのＶＣＯの原理図 ＶＣＯのＰＬＬ用制御電圧端子と変調用制御電圧端子それぞれへの印加電圧対発振周波数特性示す図 変調度調整のタイミングチャートを示す図 本発明の第２の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図 本発明の第３の実施形態を説明するための広帯域変調ＰＬＬを示す概略構成図 第３の実施形態に係る広帯域変調ＰＬＬに用いられるＶＣＯの一例を示す原理図 本発明の第４の実施形態を説明するための広帯域変調ＰＬＬ 従来の広帯域変調ＰＬＬを示す概略構成図 広帯域変調ＰＬＬの動作説明のための周波数特性を示す図 広帯域変調ＰＬＬの動作説明のための周波数特性を示す図 一般的なＶＣＯの制御電圧に対する出力信号周波数の変化を表す特性の一例を示す図 一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図 ＶＣＯの原理図の一例
符号の説明
２１、５０ 電圧制御発振器
２２ 分周器
２３ 位相比較器
２４ チャージポンプ
２５ ループフィルタ
２６ 分周比生成部
２７ Ａ／Ｄ変換器
２８ 制御信号生成部
２９ Ｄ／Ａ変換器
３０ 測定結果記憶部
３１ 演算部
３２ 演算結果記憶部
３３ 変調度調整手段
３４ キャリブレーションデータ生成部
３５ 出力信号制御部
４０ ＤＤＳ

Claims (8)

  1. 電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を平均化して前記電圧制御発振器に出力するループフィルタとを含むＰＬＬ部と、
    入力された変調データに基づき、前記電圧制御発振器に第１の変調信号を入力して変調をかける第１の変調入力部と、
    前記変調データに基づき、前記ＰＬＬ部の前記分周器又は前記位相比較器に第２の変調信号を入力する第２の変調入力部と、
    を備え、
    前記電圧制御発振器は、前記第１の変調信号が入力される第１の制御端子と、前記ループフィルタから出力された信号が入力される第２の制御端子を有し、
    前記第１の変調入力部は、前記第１の制御端子における第１の変調感度を算出する変調感度算出手段と、前記算出された第１の変調感度に基づいて前記変調データの変調度を調整して前記第１の変調信号を出力する変調度調整手段とを有する広帯域変調ＰＬＬ。
  2. 請求項１記載の広帯域変調ＰＬＬであって、
    前記変調感度算出手段は、前記第２の制御端子に入力される信号を測定して、前記第２の制御端子における第２の変調感度を算出するとともに、前記第２の変調感度と前記第１の変調感度との比を示す値を測定して、算出された前記第２の変調感度に基づいて前記第１の変調感度を算出する変調感度算出部を有する広帯域変調ＰＬＬ。
  3. 請求項１または２記載の広帯域変調ＰＬＬであって、
    前記第１の変調入力部は、前記電圧制御発振器の前記第２の制御端子に入力される信号をディジタル変換して前記変調感度算出手段に出力するＡ／Ｄ変換器と、前記変調感度算出手段と、前記変調度調整手段と、前記変調度調整手段の出力をアナログ変換して前記第１の制御端子へ出力するＤ／Ａ変換器とを有する広帯域変調ＰＬＬ。
  4. 請求項１または２のいずれか一項記載の広帯域変調ＰＬＬであって、
    前記第１の変調入力部は、前記電圧制御発振器の前記第２の制御端子に入力される信号をディジタル変換して前記変調感度算出手段に出力するＡ／Ｄ変換器と、前記変調感度算出手段と、前記変調度調整手段とを備え、前記変調度調整手段は前記第１の制御端子へディジタル信号を出力し、
    前記電圧制御発振器は、前記第１の制御端子へ入力されるディジタル信号によって周波数が変化するものである広帯域変調ＰＬＬ。
  5. 請求項１ないし４のいずれか一項記載の広帯域変調ＰＬＬであって、
    前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて前記分周器の分周比を制御する分周比生成手段を有する広帯域変調ＰＬＬ。
  6. 請求項１ないし４のいずれか一項記載の広帯域変調ＰＬＬであって、
    前記第２の変調入力部は、キャリア周波数データと前記変調データに基づいて変調信号を生成して、前記位相比較器へ出力するダイレクトディジタルシンセサイザを有する広帯域変調ＰＬＬ。
  7. 請求項１ないし６のいずれか一項記載の広帯域変調ＰＬＬを備えた無線端末装置。
  8. 電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を平均化して前記電圧制御発振器に出力するループフィルタとを含むＰＬＬ部を備えた広帯域変調ＰＬＬの変調度調整方法であって、
    前記電圧制御発振器の第１の制御端子に第１の変調信号を入力して変調をかけるステップと、
    キャリア周波数データを入力して、前記ＰＬＬに基づき、前記ＰＬＬ部の前記分周器又は前記位相比較器に第２の変調信号を入力するステップと、
    前記電圧制御発振器の第１の制御端子における第１の変調感度を算出するステップと、
    前記算出された第１の変調感度に基づいて前記第１の変調信号の変調度を調整するステップと、
    を備え、
    前記第１の変調感度を算出するステップは、
    前記電圧制御発振器の第１の制御端子とはことなる第２の制御端子に入力される、前記ループフィルタの出力電圧を測定するステップと、
    前記キャリア周波数データと前記ループフィルタの出力電圧とに基づいて、前記第２の制御端子における第２の変調感度を算出するステップと、
    前記第２の変調感度と前記第１の変調感度との比を示す値を測定し、算出された前記第２の変調感度に基づいて前記第１の変調感度を算出するステップと、
    を有する広帯域変調ＰＬＬの変調度調整方法。
JP2003298858A 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法 Expired - Fee Related JP3852939B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003298858A JP3852939B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法
PCT/JP2004/010776 WO2005020429A1 (ja) 2003-08-22 2004-07-22 広帯域変調ｐｌｌおよびその変調度調整方法
US10/539,426 US7236063B2 (en) 2003-08-22 2004-07-22 Broadband modulation PLL, and modulation factor adjustment method thereof
EP04748041A EP1657812A4 (en) 2003-08-22 2004-07-22 WIDEBAND MODULATION PLL AND METHOD FOR ADJUSTING THE ASSOCIATED MODULATION FACTOR
CNA2004800234085A CN1836370A (zh) 2003-08-22 2004-07-22 宽带调制锁相环路及其调制系数调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298858A JP3852939B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法

Publications (2)

Publication Number Publication Date
JP2005072876A JP2005072876A (ja) 2005-03-17
JP3852939B2 true JP3852939B2 (ja) 2006-12-06

Family

ID=34213735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298858A Expired - Fee Related JP3852939B2 (ja) 2003-08-22 2003-08-22 広帯域変調ｐｌｌおよびその変調度調整方法

Country Status (5)

Country Link
US (1) US7236063B2 (ja)
EP (1) EP1657812A4 (ja)
JP (1) JP3852939B2 (ja)
CN (1) CN1836370A (ja)
WO (1) WO2005020429A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL176231A (en) * 2005-06-14 2010-12-30 Given Imaging Ltd Modulator and method for producing a modulated signal
JPWO2007004465A1 (ja) * 2005-07-04 2009-01-22 パナソニック株式会社 半導体装置およびそれを用いた無線回路装置
JP4755193B2 (ja) * 2005-10-21 2011-08-24 パナソニック株式会社 Ｆｍ変調器
US20090098834A1 (en) * 2006-03-07 2009-04-16 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer, radio communication system, and semiconductor device
KR20080027975A (ko) * 2006-09-25 2008-03-31 삼성전자주식회사 투-포인트 모듈레이션 장치 및 방법
CN101013894B (zh) * 2007-02-02 2011-09-28 智原科技股份有限公司 具有宽锁频范围的锁相回路及其操作方法
US8467748B2 (en) 2007-03-02 2013-06-18 Freescale Semiconductor, Inc. Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
JP5099630B2 (ja) * 2007-11-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
EP2173029B1 (fr) * 2008-10-03 2010-12-22 The Swatch Group Research and Development Ltd. Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points
JP5234088B2 (ja) * 2010-10-19 2013-07-10 株式会社Ｊｖｃケンウッド 無線通信機
CN103427839B (zh) * 2013-08-28 2017-03-01 北京中科汉天下电子技术有限公司 用于两点调制的数/模转换器的校准方法及两点调制电路
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
US10614774B2 (en) * 2018-06-27 2020-04-07 Intel Corporation Device, method and system for on-chip generation of a reference clock signal
DE112018007795T5 (de) * 2018-07-04 2021-04-01 Mitsubishi Electric Corporation Frequenzmodulierte oszillationsquelle, radarvorrichtung und verfahren zur steuerung einer frequenzmodulierten oszillationsquelle

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661083B2 (ja) 1987-12-25 1997-10-08 東洋紡績株式会社 磁気記録媒体
JPH01171114U (ja) * 1988-05-12 1989-12-04
JP3354453B2 (ja) 1997-08-21 2002-12-09 株式会社ケンウッド Ｆｍ通信機の変調特性調整回路
DE69826835T2 (de) 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
JP3433194B2 (ja) 2001-09-19 2003-08-04 沖電気工業株式会社 変調度偏移補正機能を有する変調装置
US7095819B2 (en) * 2001-12-26 2006-08-22 Texas Instruments Incorporated Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission

Also Published As

Publication number Publication date
EP1657812A1 (en) 2006-05-17
JP2005072876A (ja) 2005-03-17
WO2005020429A1 (ja) 2005-03-03
EP1657812A4 (en) 2009-01-21
US20060055467A1 (en) 2006-03-16
US7236063B2 (en) 2007-06-26
CN1836370A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
JP3852939B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
KR101208846B1 (ko) 2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법
CN100466460C (zh) 调制器及其校正方法
US7301405B2 (en) Phase locked loop circuit
US8384450B2 (en) Frequency synthesizer device and modulation frequency displacement adjustment method
US7142062B2 (en) VCO center frequency tuning and limiting gain variation
US7148760B2 (en) VCO gain tuning using voltage measurements and frequency iteration
US9438301B2 (en) PLL circuit, calibration method, and wireless communication apparatus
JP3947915B2 (ja) 周波数ホッピングスペクトル拡散通信装置、その周波数偏移制御方法及び周波数偏移制御に用いられる係数を求める方法
JP4742219B2 (ja) 電圧制御発振器プリセット回路
US7587180B2 (en) FM modulator
JP3934585B2 (ja) 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
JP3852938B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US7902891B1 (en) Two point modulator using voltage control oscillator and calibration processing method
JP3889278B2 (ja) 送信装置
US7884676B1 (en) PLL/FLL circuit with gain control
JPH10154934A (ja) 高安定化されたｐｌｌ周波数シンセサイザ回路
JPH10145229A (ja) Ｐｌｌシンセサイザ
JP4815572B2 (ja) 補償された高速ｐｌｌ回路
JP3226838B2 (ja) Ｐｌｌ周波数シンセサイザ
US8373466B1 (en) Frequency locking method, frequency locking circuit, oscillator gain anticipating method and oscillator gain anticipating circuit
GB2337382A (en) Voltage controlled oscillators
JP2004328724A (ja) オシレータの作動用装置及び方法
JPH09321621A (ja) 周波数シンセサイザ
JPH10229352A (ja) 周波数ホッピング発振装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees