JP3433194B2 - 変調度偏移補正機能を有する変調装置 - Google Patents
変調度偏移補正機能を有する変調装置Info
- Publication number
- JP3433194B2 JP3433194B2 JP2001284537A JP2001284537A JP3433194B2 JP 3433194 B2 JP3433194 B2 JP 3433194B2 JP 2001284537 A JP2001284537 A JP 2001284537A JP 2001284537 A JP2001284537 A JP 2001284537A JP 3433194 B2 JP3433194 B2 JP 3433194B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- voltage
- modulation
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信機器に装
備される変調装置に関する。
備される変調装置に関する。
【０００２】
【従来の技術】従来、いわゆる直接変調方式による変調
装置は、一般に図１に示すような構成となっている。こ
こで直接変調方式とは、例えばデータパルス列などの変
調信号を、変調装置を構成する電圧制御発振（Voltage
Controlled Oscillator；以下、単に“ＶＣＯ”と称す
る）回路（２）に含まれる共振回路内の電圧制御リアク
タンス素子に直接に印加して周波数変調や位相変調を行
う方式を言う。
装置は、一般に図１に示すような構成となっている。こ
こで直接変調方式とは、例えばデータパルス列などの変
調信号を、変調装置を構成する電圧制御発振（Voltage
Controlled Oscillator；以下、単に“ＶＣＯ”と称す
る）回路（２）に含まれる共振回路内の電圧制御リアク
タンス素子に直接に印加して周波数変調や位相変調を行
う方式を言う。
【０００３】このような変調装置においては、図１に示
す如く、ＶＣＯ回路（２）に含まれる共振回路が、例え
ばバラクタダイオードなどの電圧制御リアクタンス素子
を２組有している。そして、１組のバラクタダイオード
ＶＤ１には、直流バイアス電圧として、搬送波周波数設
定用の位相同期ループ（Phase-Locked Loop；以下、単
に“ＰＬＬ”と称する）回路（１）からの制御出力電圧
が印加され、他の１組のバラクタダイオードＶＤ２に
は、直流バイアス電圧として変調信号（３）が直接に印
加される。
す如く、ＶＣＯ回路（２）に含まれる共振回路が、例え
ばバラクタダイオードなどの電圧制御リアクタンス素子
を２組有している。そして、１組のバラクタダイオード
ＶＤ１には、直流バイアス電圧として、搬送波周波数設
定用の位相同期ループ（Phase-Locked Loop；以下、単
に“ＰＬＬ”と称する）回路（１）からの制御出力電圧
が印加され、他の１組のバラクタダイオードＶＤ２に
は、直流バイアス電圧として変調信号（３）が直接に印
加される。
【０００４】一般に、図１に示すような変調装置におけ
る変調度は、 変調度＝周波数偏差／（変調信号データ速度／２） …（１） として定義される。因みに、（１）式の分母は、変調信
号の周波数を示すものである。一方、（１）式の分子で
ある周波数偏差は、 ΔＣ２／（Ｃ１＋Ｃ２） …（２） なる計算式によって導かれる値によって影響を受ける。
（２）式において、Ｃ１及びＣ２は、バラクタダイオー
ドＶＤ１及びＶＤ２の各直列枝の静電容量を表し、ΔＣ
２は静電容量Ｃ２の容量変動値を示している。
る変調度は、 変調度＝周波数偏差／（変調信号データ速度／２） …（１） として定義される。因みに、（１）式の分母は、変調信
号の周波数を示すものである。一方、（１）式の分子で
ある周波数偏差は、 ΔＣ２／（Ｃ１＋Ｃ２） …（２） なる計算式によって導かれる値によって影響を受ける。
（２）式において、Ｃ１及びＣ２は、バラクタダイオー
ドＶＤ１及びＶＤ２の各直列枝の静電容量を表し、ΔＣ
２は静電容量Ｃ２の容量変動値を示している。
【０００５】ところで、図１の変調装置における搬送波
周波数の設定を変えた場合、当然、搬送波設定用のバラ
クタダイオードＶＤ１の容量値Ｃ１は、ＰＬＬ（１）か
らの制御出力電圧に追随して変化する。これに対し、直
接変調用のバラクタダイオードＶＤ２の容量値Ｃ２は、
変調信号である送信データのマーク率に比例してほぼ一
定である。
周波数の設定を変えた場合、当然、搬送波設定用のバラ
クタダイオードＶＤ１の容量値Ｃ１は、ＰＬＬ（１）か
らの制御出力電圧に追随して変化する。これに対し、直
接変調用のバラクタダイオードＶＤ２の容量値Ｃ２は、
変調信号である送信データのマーク率に比例してほぼ一
定である。
【０００６】例えば、搬送波周波数を高くした場合、Ｐ
ＬＬ（１）からの制御出力電圧も増加してバラクタダイ
オードＶＤ１の容量値Ｃ１は減少する。何故ならバラク
タダイオードは、印加される直流バイアス電圧でＰＮ接
合面に生ずる空乏層の厚みを制御して可変リアクタンス
特性を実現するものである。従って、直流バイアス電圧
が増加すればＰＮ接合面における逆方向電界が強まって
空乏層が拡がり、これによって空乏層を利用した静電容
量の値Ｃ１も減少することになる。一方、前述の如くバ
ラクタダイオードＶＤ２の容量Ｃ２は、搬送波信号と直
接の関係はなく、その周波数が変化しても容量値は一定
である。
ＬＬ（１）からの制御出力電圧も増加してバラクタダイ
オードＶＤ１の容量値Ｃ１は減少する。何故ならバラク
タダイオードは、印加される直流バイアス電圧でＰＮ接
合面に生ずる空乏層の厚みを制御して可変リアクタンス
特性を実現するものである。従って、直流バイアス電圧
が増加すればＰＮ接合面における逆方向電界が強まって
空乏層が拡がり、これによって空乏層を利用した静電容
量の値Ｃ１も減少することになる。一方、前述の如くバ
ラクタダイオードＶＤ２の容量Ｃ２は、搬送波信号と直
接の関係はなく、その周波数が変化しても容量値は一定
である。
【０００７】つまり、搬送波信号の周波数を変化させる
と、（２）式におけるＣ１の値が変動してそれに伴い周
波数偏差の値も影響を受け、かかる周波数偏差の変化に
よって（１）式に示す変調度も変動してしまう。一般
に、変調装置における変調度は、搬送波信号に対する変
調信号の変調の深さを示すものである。従って、変調度
の値が変化すると、変調装置の出力信号である変調を施
された搬送波信号の占有周波数帯域や周波数スペクトラ
ムの分布が変動し、受信機側における復調処理が円滑に
行えなくなるおそれがある。
と、（２）式におけるＣ１の値が変動してそれに伴い周
波数偏差の値も影響を受け、かかる周波数偏差の変化に
よって（１）式に示す変調度も変動してしまう。一般
に、変調装置における変調度は、搬送波信号に対する変
調信号の変調の深さを示すものである。従って、変調度
の値が変化すると、変調装置の出力信号である変調を施
された搬送波信号の占有周波数帯域や周波数スペクトラ
ムの分布が変動し、受信機側における復調処理が円滑に
行えなくなるおそれがある。
【０００８】
【発明が解決しようとする課題】本発明は、かかる欠点
を解消するためになされたものであり、搬送波信号の周
波数が変化した場合であっても、変調度の偏移を補正す
る機能を有する変調装置を提供する。
を解消するためになされたものであり、搬送波信号の周
波数が変化した場合であっても、変調度の偏移を補正す
る機能を有する変調装置を提供する。
【０００９】
【課題を解決するための手段】本発明は、搬送波信号の
周波数を決定する位相同期ループ回路と、前記位相同期
ループ回路の制御出力電圧が印加される第１の電圧制御
リアクタンス素子と、変調信号が印加されるの第２の電
圧制御リアクタンス素子と、前記第１及び前記第２の電
圧制御リアクタンス素子を共振回路の一部とする電圧制
御発振回路とを含む変調装置であって、前記位相同期ル
ープ回路の制御出力電圧に応じて、或いは、前記位相同
期ループ回路に含まれる分周回路に設定された分周比に
応じて、その利得が変化する可変利得増幅回路をさらに
含み、前記変調信号は、前記可変利得増幅回路を経て前
記第２の電圧制御リアクタンス素子に印加されることを
特徴とする。
周波数を決定する位相同期ループ回路と、前記位相同期
ループ回路の制御出力電圧が印加される第１の電圧制御
リアクタンス素子と、変調信号が印加されるの第２の電
圧制御リアクタンス素子と、前記第１及び前記第２の電
圧制御リアクタンス素子を共振回路の一部とする電圧制
御発振回路とを含む変調装置であって、前記位相同期ル
ープ回路の制御出力電圧に応じて、或いは、前記位相同
期ループ回路に含まれる分周回路に設定された分周比に
応じて、その利得が変化する可変利得増幅回路をさらに
含み、前記変調信号は、前記可変利得増幅回路を経て前
記第２の電圧制御リアクタンス素子に印加されることを
特徴とする。
【００１０】また、本発明は、搬送波信号の周波数を決
定する位相同期ループ回路と、前記位相同期ループ回路
の制御出力電圧が印加される第１の電圧制御リアクタン
ス素子と、変調信号が印加されるの第２の電圧制御リア
クタンス素子と、前記第１及び前記第２の電圧制御リア
クタンス素子を共振回路の一部とする電圧制御発振回路
とを含む変調装置であって、少なくとも１つの電圧制御
リアクタンス素子から成る電圧制御リアクタンス素子群
と、前記電圧制御リアクタンス素子群に含まれる各々の
電圧制御リアクタンス素子を自在に組み合わせて、これ
を前記第２の電圧制御リアクタンス素子に付加接続する
接続選択回路と、前記位相同期ループ回路の制御出力電
圧に応じて、或いは、前記位相同期ループ回路に含まれ
る分周回路に設定された分周比に応じて、前記接続選択
回路の制御を為す選択制御回路と、をさらに含むことを
特徴とする。
定する位相同期ループ回路と、前記位相同期ループ回路
の制御出力電圧が印加される第１の電圧制御リアクタン
ス素子と、変調信号が印加されるの第２の電圧制御リア
クタンス素子と、前記第１及び前記第２の電圧制御リア
クタンス素子を共振回路の一部とする電圧制御発振回路
とを含む変調装置であって、少なくとも１つの電圧制御
リアクタンス素子から成る電圧制御リアクタンス素子群
と、前記電圧制御リアクタンス素子群に含まれる各々の
電圧制御リアクタンス素子を自在に組み合わせて、これ
を前記第２の電圧制御リアクタンス素子に付加接続する
接続選択回路と、前記位相同期ループ回路の制御出力電
圧に応じて、或いは、前記位相同期ループ回路に含まれ
る分周回路に設定された分周比に応じて、前記接続選択
回路の制御を為す選択制御回路と、をさらに含むことを
特徴とする。
【００１１】
【発明の実施の形態】図２は、本発明による第１の実施
例である変調装置を表すブロック図である。以下、図２
に従って本実施例に基づく変調装置の構成を説明する。
先ず、本実施例に基づく変調装置は、主にＰＬＬ回路
（１０）、ＶＣＯ回路（２０）、可変利得増幅（以下、
単に“ＡＧＣ”と称する）回路（４０）、及び変調信号
源（３０）から構成されている。なお、本装置における
変調信号（送信信号）は、例えばデータパルス列などの
デジタルデータであり、本装置以外の他のデータ端末装
置から供給されるものであるため変調信号源（３０）に
関しての説明は省略する。
例である変調装置を表すブロック図である。以下、図２
に従って本実施例に基づく変調装置の構成を説明する。
先ず、本実施例に基づく変調装置は、主にＰＬＬ回路
（１０）、ＶＣＯ回路（２０）、可変利得増幅（以下、
単に“ＡＧＣ”と称する）回路（４０）、及び変調信号
源（３０）から構成されている。なお、本装置における
変調信号（送信信号）は、例えばデータパルス列などの
デジタルデータであり、本装置以外の他のデータ端末装
置から供給されるものであるため変調信号源（３０）に
関しての説明は省略する。
【００１２】ＰＬＬ回路（１０）は、図２に示す変調装
置における搬送波信号の周波数を決定するためのＰＬＬ
回路である。同回路は、主に基準周波数発振器（１
１）、分周器（１２），位相・周波数コンパレータ（以
下、単に“コンパレータ”と称する）（１３），及びル
ープフィルタ（１４）から構成されている。基準周波数
発振器（１１）は、例えば、水晶素子やセラミック素子
などの振動子を発振源として用いた高精度及び高安定度
の発振器であり、搬送波信号周波数の基準となる基準周
波数信号を生成する。分周器（１２）は、後述するＶＣ
Ｏ回路（２０）からの変調出力信号の周波数を、上記の
基準周波数と同じ周波数まで低下させる分周回路であ
り、例えばダウンカウンタ回路やフリップフロップの従
属接続回路によって構成されている。なお、分周器（１
２）における分周比；１／Ｎは、所望する搬送波信号の
周波数に応じて、使用者が変調装置の外部から任意に設
定し得るものとする。コンパレータ（１３）は、基準周
波数発振器（１１）からの基準周波数信号と、分周器
（１２）からの出力信号との周波数及び位相を比較する
コンパレータ回路である。ループフィルタ（１４）は、
例えばバターワース(Butterworth)特性や、チェビシェ
フ(Chebychev)特性などの伝達関数特性を有する低域通
過フィルタであり、コンパレータ（１３）の出力信号か
ら高周波成分をカットするものである。
置における搬送波信号の周波数を決定するためのＰＬＬ
回路である。同回路は、主に基準周波数発振器（１
１）、分周器（１２），位相・周波数コンパレータ（以
下、単に“コンパレータ”と称する）（１３），及びル
ープフィルタ（１４）から構成されている。基準周波数
発振器（１１）は、例えば、水晶素子やセラミック素子
などの振動子を発振源として用いた高精度及び高安定度
の発振器であり、搬送波信号周波数の基準となる基準周
波数信号を生成する。分周器（１２）は、後述するＶＣ
Ｏ回路（２０）からの変調出力信号の周波数を、上記の
基準周波数と同じ周波数まで低下させる分周回路であ
り、例えばダウンカウンタ回路やフリップフロップの従
属接続回路によって構成されている。なお、分周器（１
２）における分周比；１／Ｎは、所望する搬送波信号の
周波数に応じて、使用者が変調装置の外部から任意に設
定し得るものとする。コンパレータ（１３）は、基準周
波数発振器（１１）からの基準周波数信号と、分周器
（１２）からの出力信号との周波数及び位相を比較する
コンパレータ回路である。ループフィルタ（１４）は、
例えばバターワース(Butterworth)特性や、チェビシェ
フ(Chebychev)特性などの伝達関数特性を有する低域通
過フィルタであり、コンパレータ（１３）の出力信号か
ら高周波成分をカットするものである。
【００１３】ＶＣＯ回路（２０）は、主に、バラクタダ
イオードＶＤ１（以下、単に“ＶＤ１”と称する）（２
１）、バラクタダイオードＶＤ２（以下、単に“ＶＤ
２”と称する）（２２）、及びインダクタンス素子（２
４）からなる共振回路と、高周波発振器（２５）とから
構成されている。因みに、ＶＤ１（２１）の直列枝が示
す静電容量Ｃ１と、ＶＤ２（２２）の直列枝が示す静電
容量Ｃ２、及びインダクタンス素子（２４）のインダク
タンスＬによってＶＣＯ回路（２０）の発振周波数が決
定される。また、高周波発振器（２５）は、例えば、ハ
ートレ回路やコルピッツ回路、或いはマルチバイブレー
タ型回路から成る高周波発振回路であり、上記の共振回
路と協働して搬送波信号周波数帯域の発振動作を行う。
イオードＶＤ１（以下、単に“ＶＤ１”と称する）（２
１）、バラクタダイオードＶＤ２（以下、単に“ＶＤ
２”と称する）（２２）、及びインダクタンス素子（２
４）からなる共振回路と、高周波発振器（２５）とから
構成されている。因みに、ＶＤ１（２１）の直列枝が示
す静電容量Ｃ１と、ＶＤ２（２２）の直列枝が示す静電
容量Ｃ２、及びインダクタンス素子（２４）のインダク
タンスＬによってＶＣＯ回路（２０）の発振周波数が決
定される。また、高周波発振器（２５）は、例えば、ハ
ートレ回路やコルピッツ回路、或いはマルチバイブレー
タ型回路から成る高周波発振回路であり、上記の共振回
路と協働して搬送波信号周波数帯域の発振動作を行う。
【００１４】なお、ＶＣＯ回路（２０）の共振回路に含
まれるバラクタダイオード回路の構成は、図２に示す形
態に限定されるものではなく、例えば図３に示す様な構
成としても良い。因みに、同図におけるキャパシタＣ
は、直流バイアス電圧をカットするためのものであり回
路動作と直接の関係はない。ＡＧＣ回路（４０）は、可
変利得増幅回路であり、その利得制御端子には、ＰＬＬ
回路（１０）のループフィルタ（１４）からの制御出力
電圧が印加される。また、変調信号源（３０）からの変
調信号（送信信号）は、ＡＧＣ回路（４０）で増幅され
た後、ＶＣＯ回路（２０）内のＶＤ２（２２）に直流バ
イアス電圧として印加される。
まれるバラクタダイオード回路の構成は、図２に示す形
態に限定されるものではなく、例えば図３に示す様な構
成としても良い。因みに、同図におけるキャパシタＣ
は、直流バイアス電圧をカットするためのものであり回
路動作と直接の関係はない。ＡＧＣ回路（４０）は、可
変利得増幅回路であり、その利得制御端子には、ＰＬＬ
回路（１０）のループフィルタ（１４）からの制御出力
電圧が印加される。また、変調信号源（３０）からの変
調信号（送信信号）は、ＡＧＣ回路（４０）で増幅され
た後、ＶＣＯ回路（２０）内のＶＤ２（２２）に直流バ
イアス電圧として印加される。
【００１５】次に、本実施例における動作を図２のブロ
ック図に基づいて説明する。ＶＣＯ回路（２０）の出力
である変調を施された搬送波信号は、図２に示す変調装
置から、例えば送信用電力増幅装置の前置励振増幅回路
（図示せず）へ出力されると共に、その一部がＰＬＬ回
路（１０）内の分周器（１２）へ分岐供給される。ＰＬ
Ｌ回路（１０）の内部では、分周器（１２）で分周され
た搬送波信号と、基準周波数発振器（１１）からの基準
周波数信号とがコンパレータ（１３）に供給され、両者
の周波数及び位相が比較される。コンパレータ（１３）
は、両者の周波数及び位相が一致した場合は、その出力
を所定の値にロックし、両信号の周波数及び位相の間に
偏差がある場合は、かかる偏差を是正する方向で出力値
の増加或いは減少を図る。コンパレータ（１３）の出力
は、ループフィルタ（１４）に印加され同フィルタによ
って交流成分が除去された後、直流の制御出力電圧とし
てＶＣＯ回路（２０）のＶＤ１（２１）に供給される。
図２に示す変調装置において搬送波信号の周波数の値
は、かかる帰還ループの作用によって所定の設定値に維
持されるわけである。なお、搬送波信号周波数の設定を
変更する場合は、前述の如く、分周器（１２）にセット
する分周比を所望の値に変更すればよい。
ック図に基づいて説明する。ＶＣＯ回路（２０）の出力
である変調を施された搬送波信号は、図２に示す変調装
置から、例えば送信用電力増幅装置の前置励振増幅回路
（図示せず）へ出力されると共に、その一部がＰＬＬ回
路（１０）内の分周器（１２）へ分岐供給される。ＰＬ
Ｌ回路（１０）の内部では、分周器（１２）で分周され
た搬送波信号と、基準周波数発振器（１１）からの基準
周波数信号とがコンパレータ（１３）に供給され、両者
の周波数及び位相が比較される。コンパレータ（１３）
は、両者の周波数及び位相が一致した場合は、その出力
を所定の値にロックし、両信号の周波数及び位相の間に
偏差がある場合は、かかる偏差を是正する方向で出力値
の増加或いは減少を図る。コンパレータ（１３）の出力
は、ループフィルタ（１４）に印加され同フィルタによ
って交流成分が除去された後、直流の制御出力電圧とし
てＶＣＯ回路（２０）のＶＤ１（２１）に供給される。
図２に示す変調装置において搬送波信号の周波数の値
は、かかる帰還ループの作用によって所定の設定値に維
持されるわけである。なお、搬送波信号周波数の設定を
変更する場合は、前述の如く、分周器（１２）にセット
する分周比を所望の値に変更すればよい。
【００１６】本実施例においては、ＰＬＬ回路（１０）
からの制御電圧出力は、ＶＣＯ回路（２０）内のＶＤ１
（２１）に直流バイアス電圧として供給されるだけでは
なく、ＡＧＣ回路（４０）の利得制御端子にも並行して
供給される。ところで、ＡＧＣ回路（４０）の利得は、
その利得制御端子に印加される制御電圧によって図４
（ａ）に示すような特性を示す。一方、ＰＬＬ回路（１
０）においては、搬送波信号の周波数と、その制御出力
電圧との間に図４（ｂ）に示すような関係が存在する。
これは、前述した如く、ＶＤ１（２１）へ印加される直
流バイアス電圧の値が高まれば、バラクタダイオードの
ＰＮ接合面における空乏層を利用した静電容量値Ｃ１が
減少し、ＶＣＯ回路（２０）における発振周波数、即ち
変調を施された搬送波信号の周波数が高まるためであ
る。従って、図４（ａ）及び図４（ｂ）を用いて、ＡＧ
Ｃ回路（４０）の利得と搬送波信号周波数との関係を求
めれば図４（ｃ）に示すような特性となる。
からの制御電圧出力は、ＶＣＯ回路（２０）内のＶＤ１
（２１）に直流バイアス電圧として供給されるだけでは
なく、ＡＧＣ回路（４０）の利得制御端子にも並行して
供給される。ところで、ＡＧＣ回路（４０）の利得は、
その利得制御端子に印加される制御電圧によって図４
（ａ）に示すような特性を示す。一方、ＰＬＬ回路（１
０）においては、搬送波信号の周波数と、その制御出力
電圧との間に図４（ｂ）に示すような関係が存在する。
これは、前述した如く、ＶＤ１（２１）へ印加される直
流バイアス電圧の値が高まれば、バラクタダイオードの
ＰＮ接合面における空乏層を利用した静電容量値Ｃ１が
減少し、ＶＣＯ回路（２０）における発振周波数、即ち
変調を施された搬送波信号の周波数が高まるためであ
る。従って、図４（ａ）及び図４（ｂ）を用いて、ＡＧ
Ｃ回路（４０）の利得と搬送波信号周波数との関係を求
めれば図４（ｃ）に示すような特性となる。
【００１７】つまり、搬送波信号周波数が高まると、Ａ
ＧＣ回路（４０）の利得が低下して同回路から出力され
る変調信号の振幅も相対的に減少する。ＡＧＣ回路（４
０）の出力は、ＶＣＯ回路（２０）におけるＶＤ２（２
２）の直流バイアス電圧となるので、当然バイアス電圧
の値も減少し、かかるバイアス電圧の変動によってＶＤ
２（２２）の静電容量Ｃ２及び容量変動値ΔＣ２も変化
することになる。
ＧＣ回路（４０）の利得が低下して同回路から出力され
る変調信号の振幅も相対的に減少する。ＡＧＣ回路（４
０）の出力は、ＶＣＯ回路（２０）におけるＶＤ２（２
２）の直流バイアス電圧となるので、当然バイアス電圧
の値も減少し、かかるバイアス電圧の変動によってＶＤ
２（２２）の静電容量Ｃ２及び容量変動値ΔＣ２も変化
することになる。
【００１８】すなわち、本実施例による装置構成によれ
ば、ＶＤ１（２１）の静電容量Ｃ１が変化した場合、そ
れに追従してＶＤ２（２２）の静電容量Ｃ２及び容量変
動値ΔＣ２も変動する。このため、これらの各定数間に
おける関係を適切に設定することにより、搬送波信号周
波数の変動に対する（２）式（ΔＣ２／（Ｃ１＋Ｃ
２））の値を常に一定に保つことができる。これによっ
て、変調装置の搬送波信号の周波数設定を変更した場合
であっても、前述した（１）式における周波数偏差の値
は一定となり、変調装置における変調度を一定に保持す
ることが可能となる。
ば、ＶＤ１（２１）の静電容量Ｃ１が変化した場合、そ
れに追従してＶＤ２（２２）の静電容量Ｃ２及び容量変
動値ΔＣ２も変動する。このため、これらの各定数間に
おける関係を適切に設定することにより、搬送波信号周
波数の変動に対する（２）式（ΔＣ２／（Ｃ１＋Ｃ
２））の値を常に一定に保つことができる。これによっ
て、変調装置の搬送波信号の周波数設定を変更した場合
であっても、前述した（１）式における周波数偏差の値
は一定となり、変調装置における変調度を一定に保持す
ることが可能となる。
【００１９】本実施例による変調装置の構成は、図２に
示す形態に限定されるものではなく、例えば図５に示す
如く、ＡＧＣ回路（４０）の利得をＰＬＬ回路（１０）
内の分周器（１２）に設定された分周比；１／Ｎによっ
て可変し得るようにしても良い。つまり、搬送波信号の
周波数が高い場合は、これを基準周波数発振器（１１）
の基準周波数まで低減するのに必要とする分周比は、搬
送波信号周波数が低い場合に較べて大きくなる。従っ
て、かかる搬送波周波数の高低による分周比の相異を利
用して、例えば、分周器（１２）に設定された分周比の
値をデジタル／アナログ変換によって適当なアナログ電
圧に変換し、これをＡＧＣ回路（４０）の利得制御端子
に印加することでその利得を可変するようにしても良
い。これによって、ＶＤ２（２２）の直流バイアス電圧
として印加される変調信号の振幅が、搬送波周波数の高
低により制御され、図２に示す実施例と同様の効果を得
ることができる。
示す形態に限定されるものではなく、例えば図５に示す
如く、ＡＧＣ回路（４０）の利得をＰＬＬ回路（１０）
内の分周器（１２）に設定された分周比；１／Ｎによっ
て可変し得るようにしても良い。つまり、搬送波信号の
周波数が高い場合は、これを基準周波数発振器（１１）
の基準周波数まで低減するのに必要とする分周比は、搬
送波信号周波数が低い場合に較べて大きくなる。従っ
て、かかる搬送波周波数の高低による分周比の相異を利
用して、例えば、分周器（１２）に設定された分周比の
値をデジタル／アナログ変換によって適当なアナログ電
圧に変換し、これをＡＧＣ回路（４０）の利得制御端子
に印加することでその利得を可変するようにしても良
い。これによって、ＶＤ２（２２）の直流バイアス電圧
として印加される変調信号の振幅が、搬送波周波数の高
低により制御され、図２に示す実施例と同様の効果を得
ることができる。
【００２０】次に、本発明による第２の実施例につい
て、図６に示すブロック図を基に説明を行う。なお、第
２の実施例の構成要素で、第１の実施例と同じ構成要素
については同一番号の符号を付しており、記載の冗長を
避けるべくかかる要素についての説明は省略する。図６
に示す第２の実施例では、ＶＣＯ回路（２０）内の共振
回路がさらに、Ｃ３なる静電容量を有するバラクタダイ
オードＶＤ３（以下、単に“ＶＤ３”と称する）（２
３）の直列枝を有している。また、第１の実施例におけ
るＡＧＣ回路（４０）に代わり、選択切換回路（５０）
が設けられている。選択切換回路（５０）は、その切換
制御端子に印加された電圧値によって、内蔵する切換回
路が予め定められた切換動作を為す一種のスイッチ回路
である。図６に示す如く、選択切換回路（５０）の入力
は変調信号であり、その出力はＶＣＯ回路（２０）内の
ＶＤ２及びＶＤ３に接続されている。
て、図６に示すブロック図を基に説明を行う。なお、第
２の実施例の構成要素で、第１の実施例と同じ構成要素
については同一番号の符号を付しており、記載の冗長を
避けるべくかかる要素についての説明は省略する。図６
に示す第２の実施例では、ＶＣＯ回路（２０）内の共振
回路がさらに、Ｃ３なる静電容量を有するバラクタダイ
オードＶＤ３（以下、単に“ＶＤ３”と称する）（２
３）の直列枝を有している。また、第１の実施例におけ
るＡＧＣ回路（４０）に代わり、選択切換回路（５０）
が設けられている。選択切換回路（５０）は、その切換
制御端子に印加された電圧値によって、内蔵する切換回
路が予め定められた切換動作を為す一種のスイッチ回路
である。図６に示す如く、選択切換回路（５０）の入力
は変調信号であり、その出力はＶＣＯ回路（２０）内の
ＶＤ２及びＶＤ３に接続されている。
【００２１】以下に、図６に示す第２の実施例における
動作を説明する。但し、動作中において第１の実施例と
共通する部分についての説明は割愛する。本実施例で
は、ＰＬＬ回路（１０）からの制御出力電圧は、ＶＣＯ
回路（２０）内のＶＤ１（２１）に直流バイアス電圧と
して供給されると共に、選択切換回路（５０）の切換制
御端子にも供給される。選択切換回路（５０）では、か
かる制御電圧の大きさに応じて内部に有する各スイッチ
回路の動作を決定する。例えば、該電圧が高いときは選
択切換回路（５０）内のスイッチ（ＳＷ１）のみをＯＮ
とし、該電圧が低いときは選択切換回路（５０）内のス
イッチ（ＳＷ１）及びスイッチ（ＳＷ２）を共にＯＮと
する。これらの切換処理を行うことによって、直接変調
用のバラクタダイオードの静電容量は、Ｃ２のみ或いは
Ｃ２＋Ｃ３の並列接続と変化する。従って、搬送波周波
数の設定変更により搬送波周波数決定用のＶＤ１の静電
容量Ｃ１が変化しても、それに追従して直接変調用のバ
ラクタダイオードの静電容量も変化するため、周波数偏
差に影響を与える上記（２）式の変動幅を抑えることが
できる。その結果、変調装置における搬送波信号周波数
の設定の変更に伴う変調度の変化を抑えることが可能と
なる。
動作を説明する。但し、動作中において第１の実施例と
共通する部分についての説明は割愛する。本実施例で
は、ＰＬＬ回路（１０）からの制御出力電圧は、ＶＣＯ
回路（２０）内のＶＤ１（２１）に直流バイアス電圧と
して供給されると共に、選択切換回路（５０）の切換制
御端子にも供給される。選択切換回路（５０）では、か
かる制御電圧の大きさに応じて内部に有する各スイッチ
回路の動作を決定する。例えば、該電圧が高いときは選
択切換回路（５０）内のスイッチ（ＳＷ１）のみをＯＮ
とし、該電圧が低いときは選択切換回路（５０）内のス
イッチ（ＳＷ１）及びスイッチ（ＳＷ２）を共にＯＮと
する。これらの切換処理を行うことによって、直接変調
用のバラクタダイオードの静電容量は、Ｃ２のみ或いは
Ｃ２＋Ｃ３の並列接続と変化する。従って、搬送波周波
数の設定変更により搬送波周波数決定用のＶＤ１の静電
容量Ｃ１が変化しても、それに追従して直接変調用のバ
ラクタダイオードの静電容量も変化するため、周波数偏
差に影響を与える上記（２）式の変動幅を抑えることが
できる。その結果、変調装置における搬送波信号周波数
の設定の変更に伴う変調度の変化を抑えることが可能と
なる。
【００２２】本実施例による変調装置の構成は、図６に
示す形態に限定されるものではなく、例えば図７に示す
如く、選択切換回路（５０）内の各スイッチの切換をＰ
ＬＬ回路（１０）内の分周器（１２）に設定された分周
比；１／Ｎの値によって制御し得るようにしても良い。
つまり、搬送波信号の周波数が高い場合は、これを基準
周波数周波数発振器（１１）の基準周波数まで低減する
のに要する分周比は、搬送波信号周波数が低い場合に較
べて大きくなる。従って、かかる設定された分周比の値
を、例えばデジタル／アナログ変換によって適当なアナ
ログ電圧に変換し、これを選択切換回路（５０）の切換
制御端子に印加することでスイッチの切換を制御しても
良い。これによって、直接変調用に供されるバラクタダ
イオードの並列接続容量が可変でき、図６に示す実施例
と同様の効果を得ることが可能となる。
示す形態に限定されるものではなく、例えば図７に示す
如く、選択切換回路（５０）内の各スイッチの切換をＰ
ＬＬ回路（１０）内の分周器（１２）に設定された分周
比；１／Ｎの値によって制御し得るようにしても良い。
つまり、搬送波信号の周波数が高い場合は、これを基準
周波数周波数発振器（１１）の基準周波数まで低減する
のに要する分周比は、搬送波信号周波数が低い場合に較
べて大きくなる。従って、かかる設定された分周比の値
を、例えばデジタル／アナログ変換によって適当なアナ
ログ電圧に変換し、これを選択切換回路（５０）の切換
制御端子に印加することでスイッチの切換を制御しても
良い。これによって、直接変調用に供されるバラクタダ
イオードの並列接続容量が可変でき、図６に示す実施例
と同様の効果を得ることが可能となる。
【００２３】また、第２の実施例におけるバラクタダイ
オードの使用数は、図６及び図７に示す構成に限定され
るものではなく、ＶＣＯ回路（２０）内の共振回路にお
けるバラクタダイオードの直列枝及び、選択切換回路
（５０）内のスイッチ回路を２以上に増やし、搬送波周
波数の変化に伴う変調度偏移の補正をさらに細かく行う
ようにしても良い。
オードの使用数は、図６及び図７に示す構成に限定され
るものではなく、ＶＣＯ回路（２０）内の共振回路にお
けるバラクタダイオードの直列枝及び、選択切換回路
（５０）内のスイッチ回路を２以上に増やし、搬送波周
波数の変化に伴う変調度偏移の補正をさらに細かく行う
ようにしても良い。
【００２４】本実施例によれば、分割したバラクタダイ
オードをスイッチ切換によって、任意に接続して直接変
調用のバラクタダイオードの静電容量を形成し得るた
め、搬送周波数を変化させたときの変調度を、容易に一
定範囲内に抑えることが可能となる。
オードをスイッチ切換によって、任意に接続して直接変
調用のバラクタダイオードの静電容量を形成し得るた
め、搬送周波数を変化させたときの変調度を、容易に一
定範囲内に抑えることが可能となる。
【００２５】
【発明の効果】以上詳述した如く、本発明によれば、直
接変調方式を用いた変調装置において搬送波信号の周波
数設定を変更した場合の変調度偏移を補正して、これを
一定値に維持する変調装置を提供することができる。
接変調方式を用いた変調装置において搬送波信号の周波
数設定を変更した場合の変調度偏移を補正して、これを
一定値に維持する変調装置を提供することができる。
【図１】従来の直接変調方式による変調装置の構成を示
すブロック図である。
すブロック図である。
【図２】本発明による第１の実施例である変調装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】図２の変調装置における他の共振回路の構成を
示す回路図である。
示す回路図である。
【図４】図１の変調装置における、搬送波信号周波数、
ＶＣＯ回路制御出力電圧、及びＡＧＣ回路利得の各々の
関係を表す特性図である。
ＶＣＯ回路制御出力電圧、及びＡＧＣ回路利得の各々の
関係を表す特性図である。
【図５】図１に示す変調装置の変形実施例の構成を示す
ブロック図である。
ブロック図である。
【図６】本発明による第２の実施例である変調装置の構
成を示すブロック図である。
成を示すブロック図である。
【図７】図６に示す変調装置の変形実施例の構成を示す
ブロック図である。
ブロック図である。
１０ 位相同期ループ（ＰＬＬ）回路
１１ 基準周波数発振器
１２ 分周器
１３ 位相・周波数コンパレータ
１４ ループフィルタ
２０ 電圧制御発振（ＶＣＯ）回路
２１ バラクタダイオードＶＤ１
２２ バラクタダイオードＶＤ２
２３ バラクタダイオードＶＤ３
２４ インダクタンス素子
２５ 高周波発振器
３０ 変調信号（送信信号）源
４０ 可変利得増幅回路（ＡＧＣ）回路
５０ 選択切換回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03C 3/00 - 3/42
Claims (2)
- 【請求項１】 搬送波信号の周波数を決定する位相同期
ループ回路と、前記位相同期ループ回路の制御出力電圧
が印加される第１の電圧制御リアクタンス素子と、変調
信号が印加される第２の電圧制御リアクタンス素子と、
前記第１及び前記第２の電圧制御リアクタンス素子を共
振回路の一部とする電圧制御発振回路とを含む変調装置
であって、 前記位相同期ループ回路に含まれる分周回路に設定され
た分周比に応じて、その利得が変化する可変利得増幅回
路をさらに含み、 前記変調信号は、前記可変利得増幅回路を経て前記第２
の電圧制御リアクタンス素子に印加されることを特徴と
する変調装置。 - 【請求項２】 搬送波信号の周波数を決定する位相同期
ループ回路と、前記位相同期ループ回路の制御出力電圧
が印加される第１の電圧制御リアクタンス素子と、変調
信号が印加される第２の電圧制御リアクタンス素子と、
前記第１及び前記第２の電圧制御リアクタンス素子を共
振回路の一部とする電圧制御発振回路とを含む変調装置
であって、 少なくとも１つの電圧制御リアクタンス素子から成る電
圧制御リアクタンス素子群と、 該電圧制御リアクタンス素子群に含まれる各々の電圧制
御リアクタンス素子を自在に組み合わせて、前記第２の
電圧制御リアクタンス素子に付加接続する接続選択回路
と、 前記位相同期ループ回路に含まれる分周回路に設定され
た分周比に応じて、前記接続選択回路の制御を為す選択
制御回路と、をさらに含むことを特徴とする変調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284537A JP3433194B2 (ja) | 2001-09-19 | 2001-09-19 | 変調度偏移補正機能を有する変調装置 |
| US10/053,897 US6717476B2 (en) | 2001-09-19 | 2002-01-24 | Modulator |
| US10/724,117 US7292118B2 (en) | 2001-09-19 | 2003-12-01 | Modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284537A JP3433194B2 (ja) | 2001-09-19 | 2001-09-19 | 変調度偏移補正機能を有する変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092513A JP2003092513A (ja) | 2003-03-28 |
| JP3433194B2 true JP3433194B2 (ja) | 2003-08-04 |
Family
ID=19107836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284537A Expired - Fee Related JP3433194B2 (ja) | 2001-09-19 | 2001-09-19 | 変調度偏移補正機能を有する変調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6717476B2 (ja) |
| JP (1) | JP3433194B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3433194B2 (ja) * | 2001-09-19 | 2003-08-04 | 沖電気工業株式会社 | 変調度偏移補正機能を有する変調装置 |
| JP3956795B2 (ja) * | 2002-08-09 | 2007-08-08 | 松下電器産業株式会社 | 変調機能付き電圧制御発振器 |
| US20040212439A1 (en) * | 2003-04-24 | 2004-10-28 | Goddard Simon Peter | Voltage controlled oscillator |
| DE10320513A1 (de) * | 2003-04-28 | 2004-11-18 | Atmel Germany Gmbh | Vorrichtung und Verfahren zum Betreiben eines Oszillators |
| US7386065B2 (en) * | 2003-08-15 | 2008-06-10 | Novatek Microelectronics Corp. | Voltage controlled oscillator (VCO) suitable for use in frequency shift keying (FSK) system |
| JP3852939B2 (ja) * | 2003-08-22 | 2006-12-06 | 松下電器産業株式会社 | 広帯域変調ｐｌｌおよびその変調度調整方法 |
| US7352249B2 (en) * | 2003-10-03 | 2008-04-01 | Analog Devices, Inc. | Phase-locked loop bandwidth calibration circuit and method thereof |
| JP2006114974A (ja) * | 2004-10-12 | 2006-04-27 | Epson Toyocom Corp | 直線的周波数制御が可能な電圧制御型圧電発振器 |
| US20060267694A1 (en) * | 2005-05-25 | 2006-11-30 | Integrated Device Technology, Inc. | VCO with large frequency range but low control voltage gain |
| US7579922B2 (en) * | 2006-06-20 | 2009-08-25 | Broadcom Corporation | Two-point modulation polar transmitter architecture and method for performance enhancement |
| RU2663558C1 (ru) * | 2017-06-27 | 2018-08-07 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Способ модуляции амплитуды и фазы высокочастотных сигналов и устройство его реализации |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4510465A (en) * | 1983-08-12 | 1985-04-09 | Motorola, Inc. | Linear gain voltage controlled oscillator with modulation compensation |
| JPS616597A (ja) | 1984-06-20 | 1986-01-13 | Showa Alum Corp | 熱交換器 |
| JPH067727B2 (ja) | 1985-06-27 | 1994-01-26 | 川重防災工業株式会社 | 絶縁監視装置 |
| EP0317258B1 (en) | 1987-11-18 | 1994-06-29 | Zeneca Limited | Aqueous polyurethane dispersions |
| US4994768A (en) * | 1989-03-27 | 1991-02-19 | Motorola, Inc. | Frequency synthesizer with FM modulation |
| JPH0354426A (ja) | 1989-07-24 | 1991-03-08 | Canon Inc | 定着装置 |
| JPH066597A (ja) | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | ノイズ除去装置 |
| JPH06276022A (ja) | 1993-03-22 | 1994-09-30 | Mitsubishi Electric Corp | 変調器 |
| JP3354453B2 (ja) | 1997-08-21 | 2002-12-09 | 株式会社ケンウッド | Ｆｍ通信機の変調特性調整回路 |
| KR100396880B1 (ko) * | 2000-08-28 | 2003-09-02 | 삼성전자주식회사 | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 |
| JP3433194B2 (ja) * | 2001-09-19 | 2003-08-04 | 沖電気工業株式会社 | 変調度偏移補正機能を有する変調装置 |
-
2001
- 2001-09-19 JP JP2001284537A patent/JP3433194B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-24 US US10/053,897 patent/US6717476B2/en not_active Expired - Fee Related
-
2003
- 2003-12-01 US US10/724,117 patent/US7292118B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6717476B2 (en) | 2004-04-06 |
| US20030052744A1 (en) | 2003-03-20 |
| US7292118B2 (en) | 2007-11-06 |
| US20040108912A1 (en) | 2004-06-10 |
| JP2003092513A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3433194B2 (ja) | 変調度偏移補正機能を有する変調装置 | |
| JP5988662B2 (ja) | 周波数変調発振源およびレーダ装置 | |
| JPH04119705A (ja) | 電圧制御発振器 | |
| US5357222A (en) | Voltage controlled component including a capacitive diode biased to operate in the linear region | |
| JPH062333Y2 (ja) | 変調器付電圧制御発振器 | |
| KR100341622B1 (ko) | 차동 차지펌프를 이용한 위상동기루프의 필터부 | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| US7190232B1 (en) | Self-biased active VCO level shifter | |
| CN219268839U (zh) | 一种频率源及双工器 | |
| CN219761001U (zh) | 一种频率源 | |
| JP3902383B2 (ja) | 直交信号発生回路 | |
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| JPH066597Y2 (ja) | Ｆｍ変調回路 | |
| JP4618554B2 (ja) | Ｆｓｋ変調装置及びそれを備えた無線通信装置 | |
| JPH0349457Y2 (ja) | ||
| JP3029712B2 (ja) | Ｒｆモジュレータ回路 | |
| JPH0831744B2 (ja) | 電圧制御発振器 | |
| JPH0257367B2 (ja) | ||
| JPS58154936A (ja) | 選局装置 | |
| JP2000068746A (ja) | Ｆｍ変調回路 | |
| JPH0680983B2 (ja) | Ｐｌｌ方式復調回路 | |
| JPH0936657A (ja) | 電圧制御発振器 | |
| JPH05160644A (ja) | 位相差発振回路 | |
| JPH0621981A (ja) | 無線送受信設備 | |
| JPS61202501A (ja) | Ｐｌｌ用電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |