CN219761001U - 一种频率源 - Google Patents

一种频率源 Download PDF

Info

Publication number
CN219761001U
CN219761001U CN202320459075.0U CN202320459075U CN219761001U CN 219761001 U CN219761001 U CN 219761001U CN 202320459075 U CN202320459075 U CN 202320459075U CN 219761001 U CN219761001 U CN 219761001U
Authority
CN
China
Prior art keywords
phase
locked loop
signal
frequency
port modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320459075.0U
Other languages
English (en)
Inventor
康园园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haides Communication Co ltd
Original Assignee
Haides Communication Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haides Communication Co ltd filed Critical Haides Communication Co ltd
Priority to CN202320459075.0U priority Critical patent/CN219761001U/zh
Application granted granted Critical
Publication of CN219761001U publication Critical patent/CN219761001U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种频率源。该频率源包括第一锁相环、第二锁相环及振荡电路。第一锁相环用于接入低口调制信号,并基于低口调制信号产生低口调制频偏信号;第二锁相环与第一锁相环连接,用于接入时钟参考信号;振荡电路与第二锁相环连接,用于接入高口调制信号,基于高口调制信号产生高口调制频偏信号,并反馈给第二锁相环,第二锁相环将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环,第一锁相环基于时钟参考信号、低口调制频偏信号及高口调制频偏信号实现频率源的两点调制。通过上述方式,本申请能够扩宽频率源的频率范围,能够提高其频率调整的灵活性。

Description

一种频率源
技术领域
本申请涉及电子技术领域,特别是涉及一种频率源。
背景技术
集成化频率源是集射频载波输出、调制信息加载为一体的设计。现有对讲机等电子设备的频率源采用分离的压控振荡器(Voltage Controlled Oscillator,VCO)及锁相环(Phase-locked Loop,PLL)的方式,频率源的调制采用传统的两点调制,频率源存在集成度不高、VCO的振荡频率范围窄的问题。且现有的调制方式、调制效果与VCO相关性强,频率源需根据使用频段进行不同的调整,不利于频率源的集成化。
针对目前宽频、多频段的应用场景,现有对讲机等电子设备的频率源已严重滞后。在现有技术的两点调制频率源方案中,调制特性与VCO强相关,若VCO振荡范围发生变化,整个频率源就需重新调试,不能随意更改频率源的使用范围。且频率源的振荡频率来源于VCO,由于VCO采用分立器件搭建,一致性较差,导致频率源的高低温指标变化较大。
实用新型内容
本申请提供一种频率源,能够扩宽频率源的频率范围,能够提高其频率调节的灵活性。
为了解决上述技术问题,本申请采用的一个技术方案是:提供一种频率源,包括:第一锁相环,用于接入低口调制信号,并基于低口调制信号产生低口调制频偏信号;第二锁相环,与第一锁相环连接,用于接入时钟参考信号;振荡电路,与第二锁相环连接,用于接入高口调制信号,基于高口调制信号产生高口调制频偏信号,并反馈给第二锁相环,第二锁相环将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环,第一锁相环基于时钟参考信号、低口调制频偏信号及高口调制频偏信号实现频率源的两点调制。
可选地,频率源还包括:控制电路,与第一锁相环及振荡电路连接,用于产生低口调制信号及高口调制信号。
可选地,频率源还包括:滤波电路,与第二锁相环及振荡电路连接,用于对第二锁相环输出的频率信号进行滤波处理。
可选地,滤波电路为环路滤波电路。
可选地,频率源还包括:时钟发生电路,与第二锁相环连接,用于产生时钟参考信号。
可选地,频率源的频偏为9-11kHz。
可选地,第一锁相环包括内部振荡电路,内部振荡电路用于加载低口调制频偏信号及高口调制频偏信号。
可选地,振荡电路为时钟振荡电路。
可选地,频率源还包括:发射电路,与第一锁相环连接,用于发送信号。
与现有技术相比,本申请的有益效果为:本申请的频率源包括第一锁相环、第二锁相环及振荡电路。第一锁相环用于接入低口调制信号,并基于低口调制信号产生低口调制频偏信号;第二锁相环与第一锁相环连接,用于接入时钟参考信号;振荡电路与第二锁相环连接,用于接入高口调制信号,基于高口调制信号产生高口调制频偏信号,并反馈给第二锁相环,第二锁相环将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环,第一锁相环基于时钟参考信号、低口调制频偏信号及高口调制频偏信号实现频率源的两点调制。通过上述方式,本申请利用振荡电路加载高口调制信号,产生高口调制频偏信号并反馈至第二锁相环,第二锁相环将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环,并利用第一锁相环加载低口调制信号,第一锁相环将时钟参考信号、低口调制频偏信号及高口调制频偏信号进行处理,以实现频率源的两点调制,扩宽频率源的频偏范围,进而扩宽频率源的频率范围,可以灵活调制频率源的频率。因此,本申请能够扩宽频率源的频率范围,能够提高频率源的频率调整的灵活性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本申请频率源一实施例的结构示意图;
图2是图1实施例中频率源的高口调制频偏的示意图;
图3是图1实施例中频率源的低口调制频偏的示意图;
图4是图1实施例中频率源的两点调制频偏的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为了解决上述技术问题,本申请提出一种频率源,如图1所示,图1是本申请频率源一实施例的结构示意图。本实施例的频率源包括第一锁相环10、第二锁相环20及振荡电路30。第一锁相环10用于接入低口调制信号,并基于低口调制信号产生低口调制频偏信号;第二锁相环20与第一锁相环10连接,用于接入时钟参考信号;振荡电路30与第二锁相环20连接,用于接入高口调制信号,基于高口调制信号产生高口调制频偏信号,并反馈给第二锁相环20,第二锁相环20将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环10,第一锁相环10基于时钟参考信号、低口调制频偏信号及高口调制频偏信号实现频率源的两点调制。
通过上述方式,本申请利用振荡电路30加载高口调制信号,产生高口调制频偏信号并反馈至第二锁相环20,第二锁相环20将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环10,并利用第一锁相环10加载低口调制信号,第一锁相环10将时钟参考信号、低口调制频偏信号及高口调制频偏信号进行处理,以实现频率源的两点调制,扩宽频率源的频偏范围,进而扩宽频率源的频率范围,可以灵活调制频率源的频率。因此,本申请能够扩宽频率源的频率范围,能够提高频率源的频率调整的灵活性。
进一步地,本申请采用双锁相环(即上述第一锁相环10及第二锁相环20)加入两点调制(即上述低口调制信号及高口调制信号)的方案,可以实现近似软件无线电(SoftwareDefined Radio,SDR)频率源。SDR是一种无线电广播通信技术,基于软件定义的无线通信协议而非通过硬连线来实现。本申请的频率源拆分高口调制与振荡电路30的相关性,扩宽频率源提供的频率范围,可任意调整频率源的频率。且频率源的电路硬件相对固化,不受使用频率的限制,整体电路更为模块化、集成化、软件化,使用频率源只需更改频率源对应的软件配置即可实现频率调整及调制加载,从而推进频率源的SDR进程。且频率源的调制相关指标一致性、高低温稳定性更好,发射邻道、小数杂散指标同比更优。
进一步地,振荡电路30是完成高口调制的核心,同时也是第一锁相环10的参考时钟来源。第一锁相环10是完成低口调制的核心,同时也是SDR频率源的射频频率的来源。第二锁相环20完成第一锁相环10的时钟提供及振荡电路30的高口调制调制加载,第一锁相环10完成两点调制及输出射频载波。
可选地,振荡电路30为时钟振荡电路。
其中,时钟振荡电路可以是时钟压控振荡器(Voltage Controlled Oscillator,VCO)。时钟VCO是利用晶体的压电效应制造的,当在晶体中晶片的两面上加入交变电压时,晶片会进行反复的机械变形而产生机械振动,这种机械振动将产生交变电压。时钟VCO包括温度补偿电路,能够使振荡频率更加准确,且可以外加电压,在一定范围内对频率进行调整。
可选地,本实施例中第一锁相环10包括内部振荡电路,内部振荡电路用于加载低口调制频偏信号及高口调制频偏信号。
其中,内部振荡电路可以是VCO,VCO基于低口调制频偏信号产生对应的低口调制频偏,及基于时钟参考信号与高口调制频偏信号产生对应的高口调制频偏,实现频率源的两点调制,进而将低口调制频偏与高口调制频偏相结合,能够扩宽频率源的频率信号的频率范围。
可选地,如图1所示,本实施例中频率源还包括控制电路40。控制电路40与第一锁相环10及振荡电路30连接,用于产生低口调制信号及高口调制信号。
其中,控制电路40产生高口调制信号,将高口调制加载至振荡电路30上,控制振荡电路30产生相应的频偏,继而完成振荡电路30的高口调制的加载。控制电路40产生低口调制信号,将低口调制加载至第一锁相环10上,控制第一锁相环10的内部振荡电路产生相应的频偏,继而完成低口调制的加载。第二锁相环20为第一锁相环10提供参考信号,该参考信号会带有振荡电路30的高口调制频偏信号,该高口调制频偏信号会从第一锁相环10进入至第一锁相环10的内部振荡电路中继而完成两点调制的加载。
进一步地,控制电路40能够根据不同的使用场景完成对振荡电路30的高口调制。
可选地,如图1所示,本实施例中频率源还包括滤波电路50。滤波电路50与第二锁相环20及振荡电路30连接,用于对第二锁相环20输出的频率信号进行滤波处理。
其中,滤波电路50能够对第二锁相环20输出的频率信号进行滤波处理,滤波处理后的频率信号为持续稳定的输出信号,并将该输出信号输出至振荡电路30。
可选地,滤波电路50为环路滤波电路。
其中,环路滤波电路可以是环路滤波器(Low-pass Filter,LPF),环路滤波器是一种线性的低通滤波器,能够滤除第二锁相环20的输出电压中的高频分量和噪声。环路滤波能够使频率源的环路的稳定性较高,带宽较低。且能够维持环路的稳定性,能够控制带内外噪声与杂散及防止VCO调谐电压突变。能够滤除数据变化等不稳定因素对整个频率源的影响。
可选地,如图1所示,本实施例中频率源还包括时钟发生电路60。时钟发生电路60与第二锁相环20连接,用于产生时钟参考信号。
其中,时钟发生电路60能够输出精确的时钟频率信号,即时钟参考信号为精确的时钟频率信号。时钟发生电路60产生时钟参考信号后输出至第二锁相环20,时钟参考信号经第二锁相环20处理后输出至第一锁相环10,经第二锁相环20处理的时钟参考信号及高口调制频偏信号的频率更稳定。且能够减弱高口调制频偏信号与振荡电路30的相关性,进而扩宽频率源的输出频率范围,使频率源的调制特性好、性能指标优。
在一应用场景中,频率源完成自身的锁定,同时控制电路40根据使用场景完成对振荡电路30的调制,继而第二锁相环20形成带高口调制的时钟参考信号。该时钟参考信号输入至第一锁相环10,成为第一锁相环10的参考信号,从而将高口调制频偏信号传输至第一锁相环10内,与第一锁相环10的低口调制频偏信号相结合。第一锁相环10完成SDR频率源载波的锁定,同时控制电路40根据使用场景完成对第一锁相环10的低口调制,继而第一锁相环10形成带低口调制的载波信号,即低口调制频偏信号。
如图2所示,图2是图1实施例中频率源的高口调制频偏的示意图。其中,VCO曲线表示高口调制信号频率与调制频偏的变化,点虚线表示SDR频率源整体所需的频偏曲线。振荡电路30的高口调制在5kHz调制信号以后,调制频偏达到设计要求,5kHz以前有不同程度的偏离,单独的高口调制不能满足10kHz以内调制信号的频偏要求。
如图3所示,图3是图1实施例中频率源的低口调制频偏的示意图。其中,锁相环曲线表示低口调制信号频率与调制频偏的变化,点虚线表示SDR频率源整体所需的频偏曲线。第一锁相环10的低口调制在4kHz调制信号以内,频偏达到设计要求,4kHz以后有不同程度的偏离,单独的低口调制不能满足10kHz以内调制信号的频偏要求。
进一步地,如图4所示,图4是图1实施例中频率源的两点调制频偏的示意图。本实施例中频率源的两点调制结合上述振荡电路30的高口调制及上述第一锁相环10的低口调制,以实现扩宽频率源的频偏范围,进而扩宽频率源的频率范围。本实施例能够实现频率源的10kHz调制信号的频偏要求。
其中,锁相环曲线为第一锁相环10低口调制信号频率与调制频偏的变化,VCO曲线为高口调制信号频率与调制频偏的变化,点虚线为SDR频率源整体所需的频偏曲线,点横线为高口调制曲线与低口调制曲线的叠加曲线。叠加曲线与SDR频率源整体所需的频偏曲线基本重合,能够满足10kHz调制信号的频偏要求。
本申请中频率源的频偏为9-11kHz,该频偏具体可以是9kHz、10kHz、11kHz或者其它频偏值等。
可选地,本实施例中频率源还包括发射电路。发射电路与第一锁相环10连接,用于发送信号。
其中,发射电路可以是微波混频器中的射频/本振RF_LO,使用非线性元件或时变元件产生一个包含两个输入信号的和频率与差频率的输出信号,并发送该输出信号。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请实施例中的具体含义。
在本申请实施例中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种频率源,其特征在于,包括:
第一锁相环,用于接入低口调制信号,并基于所述低口调制信号产生低口调制频偏信号;
第二锁相环,与所述第一锁相环连接,用于接入时钟参考信号;
振荡电路,与所述第二锁相环连接,用于接入高口调制信号,基于所述高口调制信号产生高口调制频偏信号,并反馈给所述第二锁相环,所述第二锁相环将所述高口调制频偏信号与所述时钟参考信号进行同步处理并反馈给所述第一锁相环,所述第一锁相环基于所述时钟参考信号、所述低口调制频偏信号及所述高口调制频偏信号实现所述频率源的两点调制。
2.根据权利要求1所述的频率源,其特征在于,还包括:
控制电路,与所述第一锁相环及所述振荡电路连接,用于产生所述低口调制信号及所述高口调制信号。
3.根据权利要求1所述的频率源,其特征在于,还包括:
滤波电路,与所述第二锁相环及所述振荡电路连接,用于对所述第二锁相环输出的频率信号进行滤波处理。
4.根据权利要求3所述的频率源,其特征在于,所述滤波电路为环路滤波电路。
5.根据权利要求1所述的频率源,其特征在于,还包括:
时钟发生电路,与所述第二锁相环连接,用于产生所述时钟参考信号。
6.根据权利要求1所述的频率源,其特征在于,所述频率源的频偏为9-11kHz。
7.根据权利要求1所述的频率源,其特征在于,所述第一锁相环包括内部振荡电路,所述内部振荡电路用于加载所述低口调制频偏信号及所述高口调制频偏信号。
8.根据权利要求1所述的频率源,其特征在于,所述振荡电路为时钟振荡电路。
9.根据权利要求1所述的频率源,其特征在于,还包括:
发射电路,与所述第一锁相环连接,用于发送信号。
CN202320459075.0U 2023-03-02 2023-03-02 一种频率源 Active CN219761001U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320459075.0U CN219761001U (zh) 2023-03-02 2023-03-02 一种频率源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320459075.0U CN219761001U (zh) 2023-03-02 2023-03-02 一种频率源

Publications (1)

Publication Number Publication Date
CN219761001U true CN219761001U (zh) 2023-09-26

Family

ID=88081453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320459075.0U Active CN219761001U (zh) 2023-03-02 2023-03-02 一种频率源

Country Status (1)

Country Link
CN (1) CN219761001U (zh)

Similar Documents

Publication Publication Date Title
US5301367A (en) Direct digital synthesizer for producing a modulated intermediate frequency in a radio apparatus
US7215215B2 (en) Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
JP2002541707A (ja) 雑音フィードフォワードにより発振器雑音を減らす方法と装置
CN101136631B (zh) 频率合成器及其频率合成方法
US8013681B2 (en) Wide spectrum radio transmit architecture
TWI678888B (zh) 頻率合成器及其頻率合成方法
CN1874142B (zh) 产生参考信号的电路装置
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
CN102217399B (zh) 用于生成载频信号的方法和设备
JP3433194B2 (ja) 変調度偏移補正機能を有する変調装置
CN219761001U (zh) 一种频率源
CN113726334A (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN111147073B (zh) 一种微波频率锁定装置
US4162447A (en) Frequency synthesis method for an AM-SSB transmitter-receiver
CN105553468A (zh) 一种低相位噪声的参考源
US4095190A (en) Tuning system
US8595538B2 (en) Single-clock-based multiple-clock frequency generator
CN219268839U (zh) 一种频率源及双工器
JPS5832810B2 (ja) 位相同期形ディジタル周波数シンセサイザ
CN107026615B (zh) 一种两点调制电路及其工作方法
JP2638101B2 (ja) Fm変調回路
EP2579454A2 (en) Apparatus generating subcarrier for transmission between ultra-high frequency channels and method generating the same
TWI226755B (en) Fast frequency synthesizing and modulating apparatus and method
JPH07154272A (ja) 送信装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant