KR101208846B1 - 2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법 - Google Patents

2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법 Download PDF

Info

Publication number
KR101208846B1
KR101208846B1 KR1020090089366A KR20090089366A KR101208846B1 KR 101208846 B1 KR101208846 B1 KR 101208846B1 KR 1020090089366 A KR1020090089366 A KR 1020090089366A KR 20090089366 A KR20090089366 A KR 20090089366A KR 101208846 B1 KR101208846 B1 KR 101208846B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
oscillator
input
loop
Prior art date
Application number
KR1020090089366A
Other languages
English (en)
Other versions
KR20100038139A (ko
Inventor
아노드 카사그랑데
Original Assignee
더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디 filed Critical 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디
Publication of KR20100038139A publication Critical patent/KR20100038139A/ko
Application granted granted Critical
Publication of KR101208846B1 publication Critical patent/KR101208846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods

Abstract

셀프-교정 방법을 실행하기 위한 주파수 합성기(1)가 제 1 위상 고정 루프 그리고 고 주파수 접근 장치를 포함하며, 상기 고 주파수 접근 장치는 상기 방법에 의해 교정된 디지털-아날로그 변환기(20)를 포함하며, 전압-조정 발진기 제 2 입력에 연결된다. 상기 제 1 위상 고정 루프는 기준 발진기(2), 위상 비교기(3), 제 1 충전 펌프(4), 제 1 루프 필터(5), 상기 제 1 루프 내에서 제 1 입력에 의해 연결된 전압 조정 발진기(10), 변조기(11)에 의해 조정되며, 상기 위상 비교기에 연결된 다중 모드 디바이더 계수기(9)를 포함한다. 교정 동작을 위해, 상기 주파수 합성기는 상기 위상 비교기(3)에 연결된 제 2 충전 펌프(14), 그리고 상기 고 주파수 접근 장치 내 제 2 루프 필터(15)를 포함한다. 상기 제 2 충전 펌프가 스위치 온 되는 때, 상기 전압-조정 발진기에 연결된 제 2 필터와 함께 제 2 위상 고정 루프를 형성시킨다. 상기 변환기 이득을 교정하기 위해, 앞서 결정된 출력 주파수에 고정된 제 2 위상 고정 루프 제 2 충전 펌프를 차단시킨 뒤에, 전압 비교기(21)가 상기 디지털-아날로그 변환기(20) 출력 전압을 상기 제 2 루프 필터에 저장된 전압과 비교한다.

Description

2 포인트 ＦＳＫ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법{SELF-CALIBRATION METHOD FOR A FREQUENCY SYNTHESIZER USING TWO POINT FSK MODULATION}
본 발명은 데이터를 송신하기 위한 2 포인트 FSK 변조를 사용하는 주파수 합성기를 위한 셀프-교정 방법에 대한 것이다. 특히 저전력 타입 주파수 합성기는, 전압 조정 발진기가 위치한 제 1 저 주파수 위상 잠금 루프, 그리고 상기 전압 조정 발진기에 연결된 디지털-아날로그 변환기를 포함하는 고 주파수 접근장치를 포함한다. 상기 제 1 위상 잠금 루프는 또한 기준 발진기, 상기 기준 발진기에 연결된 위상 비교기, 제 1 저역 통과 루프 필터, 그리고 상기 위상 비교기에 상기 합성기로부터의 고 주파수 출력 신호를 기초로 하여 분할된 신호를 공급하기 위한 변조기에 의해 조정된 다중 모드 디바이더 계수기를 포함한다. 상기 전압 조정 발진기는 상기 제 1 루프 필터로부터 발생된 제 1 제어 전압 신호에 의해 제 1 입력에서 조정되며, 상기 고 주파수 데이터를 변조하기 위해 제 2 제어 전압에 의해 제 2 입력에서 조정된다.
본 발명은 또한 셀프-교정 방법을 실현하기 위한 2 포인트 FSK 변조를 사용하는 주파수 합성기에 대한 것이다.
2-포인트 주파수 변조는 상기 전압 조정 발진기에서 저 주파수 위상 고정 루프 내 저 주파수 경로 그리고 디지털-아날로그 변환기를 갖는 고 주파수 경로를 추가하여 만들어진다. 고 주파수 상태 전이 중이, 고 주파수 경로가 가장 중요하며, 저 주파수 상태 전이 동안에는 저 주파수 경로가 가장 중요하다. 그러나, 두 경로 모두 결정된 대역 폭을 커버하기 위해 고 변조 주파수에서 연장되는 데이터 주파수를 변조하도록 기여한다.
EP 특허 No. 0 961 412는 데이터를 전송하기 위한 2 포인트 주파수 변조를 위한 주파수 합성기를 공개한다. 이 같은 주파수 합성기는 저 주파수 위상 고정 루프 내 가변 디바이더를 제어함에 의해 데이터 변조를 위한 시그마 델타 타입 변조기, 그리고 고 주파수 변조를 위한 DAC 디지털-아날로그 변환기를 사용한다. 이 같은 DAC 변환기는 디지털 제어 유닛에 의해 조정되는 가변 이득을 가지며, 그리고 데이터 주파수 변조를 위한 디지털 제어 신호에 의해 조정된다. 이 같은 디지털 제어 신호는 또한 상기 시그마 델타 변조기로 전송되어 상기 저 주파수 변조를 상기 DAC 변환기에 의해 공급된 것과 결합시키도록 한다.
상대적인 지연 변화가 저 주파수 루프내 변조와 관련된 DAC 변환기를 통과하는 변조 신호에 대한 합성기에서 수행된다. 그러나, 상기 특허는 저 주파수 위상 고정 루프에 의해 그리고 DAC 변환기를 통해 변조된 데이터의 스펙트럼 진폭 레벨 적용과 관련된 어떠한 것도 공개하지 않는다. 결과적으로, 데이터 전송을 위한 상태 전이 주파수에 따라 바람직하지 않은 간섭이 일어난다.
미국 특허 출원 제 2003/0043950호는 2-포인트 주파수 변조를 사용하여 위상 고정 루프 주파수 합성기를 공개한다. 이 같은 주파수 합성기는 또한 저 주파수 위상 고정 루프 그리고 시그마 델타 변조기를 포함하며, 출력이 직접 상기 전압 조정 발진기 VCO에 작용하는 DAC 디지털-아날로그 발진기 VCO를 포함한다. 데이터가 한편으로는 상기 변조기에 의해 조정된 다중 모드 디바이더를 통하여 상기 전압 조정 발진기 제 1 입력에서 변조되고, 상기 DAC 변환기에 의해 VCO 변조기 제 2 입력에서 변조된다. 상기 2-포인트 변조 때문에, 이 같은 주파수 합성기는 위상 고정 루프의 협 대역으로 인해 고 주파수 변조 데이터 감쇄를 막는다.
상기 DAC 변환기 이득이 조정될 수 있다하여도, 상기 저 주파수 루프에서 변조된 데이터의 스펙트럼 진폭 레벨을 등화(일정하게) 하기 위한(equalising) 어떠한 제안도 없는 것이다. 이전의 합성기 경우, 이는 상태 전이 중에 상기 데이터 변조를 위한 왜곡 문제를 일으킬 수 있다.
미국 특허 출원 제 2005/0046488호 에서는, 2 포인트 변조를 사용하여 주파수 합성기를 위한 보상 방법을 설명한다. 상기 주파수 합성기는 특히 제 1 저역 통과 위상 고정 루프 PLL, 그리고 2 포인트 데이터 변조를 동작시키기 위해 아날로그 변조 신호와 디지털 변조 신호사이 진폭을 보상하기 위한 고 주파수 변조를 포함한다.
상기 발명의 제 1 위상 고정 루프는 위상 주파수 탐지기, 제 1 충전 펌프, 제 1 저역-통과 루프 필터 그리고 전압 조정 발지니 VCO를 포함한다. 상기 전압 조정 발진기는 입력에서 제 1 입력이 상기 제 1 저역-통과 필터에 연결되는 가산기를 포함하며, 뒤이어 주파수 발생 유닛이 따르게 된다. 부분적인-N 프로그램가능 디바이더가 상기 전압 조정 발진기와 위상 주파수 탐지기 사이 제 1 루프를 폐쇄하며, 기준 발진기로부터 기준 신호를 수신한다. 이 같은 디바이더는 변조기에 의해 제공된 디지털 변조 신호에 의해 조정된다.
상기 발명의 고 주파수 보상 경로는 또한 제 2 위상 고정 루프, 제 2 충전 펌프 그리고 스위치를 통해 상기 전압 조정 발진기의 가산기 제 2 입력으로 연결된 제 2 저역-통과 루프 필터를 포함한다. 상기 제 2 충전 펌프 그리고 제 2 저역-통과 필터는 상기 제 1 충전 펌프 및 제 1 저역-통과 필터와 같은 구조를 갖는다. 이 같은 고 주파수 경로는 또한 비교 유닛, 비교기를 포함하며, 그 출력이 한 아날로그 변조 유닛에 연결되고, 한 디지털-아날로그 변환기로부터 아날로그 변조 신호를 수신한다.
상기 발명의 보상 방법에 따라, 제 1 디지털 변조 신호는 상기 변조기에 의해 공급되어, 상기 제 1 위상 고정 루프를 제 1 주파수에 맞추도록 하는데, 이때의 주파수는 디지털 변조 진폭에 의해 감해진 전송 채널의 선택된 반송 주파수에 해당한다. 제 2 위상에서, 제 2 디지털 변조 신호는 상기 변조기에 의해 공급되어 상기 제 2 고정 루프를 동작시키도록 하며, 그동안 상기 차단된 루프 제 1 필터에서 제 1 주파수에 해당되는 제 1 전압을 유지시킨다. 이 같은 제 2 디지털 변조 신호로, 제 2 주파수가 합성되며, 한 디지털 변조 진폭이 가산된 선택된 반송 주파수에 해당된다. 상기 전압 조정 발진기의 가산기에 의해 가산이 수행되기 때문에, 제 2 필터에서의 제 2 전압은 상기 아날로그 변조 진폭 더블(double)과 관련된 차등 신호(differential signal)를 나타낸다. 따라서, 이 같은 차등 신호는 분리 아날로그 변조 유닛의 출력에서 제공된 2가 곱셈된 전압과 비교된다. 상기 비교된 신호들의 진폭은 비교기에 의해 등화(equalization)되며, 이때 비교기는 상기 아날로그 변조 유닛에 작용하여 상기 아날로그 진폭 출력 신호의 진폭을 적용시키도록 한다.
상기 미국 특허 제 2005/0046488호의 2 포인트 변조를 사용하는 주파수 합성기 한 가지 단점은 상기 제 1 루프와 제 2 루프 사이에 동일한 이득이 있다는 것이 다. 이는 그와 같은 합성기를 위해 만들어진 집적 회로에서 같은 크기를 갖는 저역-통과 루프 필터 각각에 대해 중요한 위치를 제공함을 필요로 한다. 또 다른 단점은 상기 전압 조정 발진기가 입력에서 가산기를 포함하며, 이는 고 주파수 경로에 상기 합성기의 저 주파수 경로를 추가시킴을 허용한다. 상기 발진기를 위한 제 1 및 제 2 제어 전압은 서로 독립적이지 않으나, 그 같은 가산 결과가 상기 발진기의 출력 주파수를 결정하도록 직접 추가된다. 이는 상기 전압 조정 발진기의 2 입력에 대한 각기 다른 민감도를 적응시킴을 허용하지 않는다. 또 다른 단점은 직접 교정되는 것은 디지털-아날로그 변환기가 아니라, 아날로그 변조 유닛이라는 것이며, 이는 두 유닛이 항상 작용중이기 때문에, 상기 합성기 집적 문제를 일으키게 된다.
따라서 본 발명의 목적은 제 1 저역 주파수 위상 고정 루프와 결합된 디지털-아날로그 변환기에 의해 변조된 데이터의 스펙트럼 진폭 레벨을 용이하게 등화할 수 있는 주파수 합성기 셀프-교정 방법을 제공하는 것으로서, 상기 제 1 저 주파수 위상 고정 루프와 결합되고, 종래 기술의 상기 언급된 단점을 극복하는 것에 대한 것이다. 이와 같이 함으로서, 전송되어질 데이터의 고 주파수 상태 전이 중 발생되는 왜곡 또는 상기 저 주파수 루프에 의한 상태 전이 지연을 막도록 함이며, 합성기를 만들기 위한 고 주파수 접근 장치에서의 전자 장치 컴포넌트 크기를 최소로 하고, 그리고 일반 전기 소모를 줄이도록 하기 위함이다.
본 발명은 상기 설명된 주파수 합성기를 위한 셀프-교정 방법에 대한 것이며, 상기 셀프-교정 방법이;
a) 제 1 단계에서, 상기 제 1 저역 통과 위상 고정 루프를 합성기 출력에서 결정된 반송 주파수를 갖는 전송 채널로 고정시키고, 그리고 제 1 명령 워드를 상기 결정된 반송 주파수에 상응하는 고 주파수 접근 장치 내 변환기로 공급하여 제 1 기본 전압 레벨에서 상기 전압-조정 발진기를 위한 제 2 제어 전압을 발생시키도록 하며,
b) 제 2 단계에서, 제 1 위상 고정 루프를 개방하고, 제 1 루프 필터를 통하여, 상기 전압-조정 발진기 제 1 입력을 위한 결정된 반송 주파수에 해당하는 제 1 제어 전압 신호를 유지시키고, 상기 제 1 루프 위상 비교기와 상기 전압-조정 발진기 제 2 입력 사이에 연결된 고 주파수 접근 장치 내에 제 2 저역 통과 루프 필터를 포함하는 제 2 위상 고정 루프를, 제 1 출력 주파수로 고정시키며, 이때 이 주파수는 최대 변조 주파수 이동으로 반송 주파수를 추가 시킴에 해당하고, 그리고 상기 디지털-아날로그 변환기로 상기 제 1 출력 주파수를 나타내는 제 2 명령 워드를 공급하며,
c) 제 3 단계에서, 제 2 위상 고정 루프를 개방하며, 상기 전압-조정 발진기 제 2 입력을 위한 제 1 출력 주파수에 해당하는 제 2 제어 전압 신호를 제 2 루프 필터를 통하여 유지시키고, 그리고 상기 변환기 출력을 변환기 이득을 자동으로 교정하기 위해 제 2 루프 필터 내에 저장된 전압과 비교하여, 상기 변환기 출력 전압이 제 2 전압 레벨에서 상기 제 2 필터 내에 저장된 전압과 같아지도록 하고, 상기 제 1 기본 전압 레벨에서의 이동이 최대 등화 변조 주파수 이동 이도록 하며, 그리고
d) 데이터 변조 단계에서, 상기 제 1 위상 고정 루프를 폐쇄하고, 교정된 디지털-아날로그 변환기 그리고 제 1 위상 고정 루프 변조기로 제때 공급된 일련의 명령 워드를 사용하여, 전압-조정 발진기에 의한 2 포인트 데이터 변조를 위해, 상기 전압-조정 발진기 제 2 입력으로 상기 변환기 출력을 연결시킴을 포함한다.
셀프-교정 방법의 특정 단계는 종속 청구 항 2-7항에서 정해진다.
본 발명에 따른 상기 셀프-교정 방법의 한 장점은 상기 디지털-아날로그 변환기가 동작 중 제 2 위상 로크 루프의 고 주파수 접근 장치 내 제 2 루프 필터에서의 전압을 상기 변환기 출력 전압과 비교함으로써 그 이득을 조정하여 자동 교정될 수 있다는 것이다. 이 같은 변환기 이득 은 상기 제 1 위상 로크 루프 제 1 로크 위상이 결정된 반송 주파수 전송 채널을 통해 수행된 뒤에, 그리고 제 1 명령 워드가 상기 반송 주파수에 해당하는 변환기 입력으로 공급된 뒤에 조정된다.
제 2 루프에 의해 제 1 고 출력 변조 주파수에서 제 2 로크 위상 이후에, 상기 제 2 루프가 제 2 단계에서 차단된다. 이는 제 2 루프 필터에서의 어떠한 변동 없이도 거의 일정한 교정 전압을 유지시킨다. 따라서, 고 주파수 접근 장치에서 상기 전압 비교는 상기 제 1 고 출력 변조 주파수에 해당하는 제 2 단계에서, 대개 변환기로 공급된 제 2 명령 워드를 기초로 하여, 이 같은 제 3 단계에서 수행됨이 바람직하다. 따라서 상기 변환기 출력에서 상기 전압 오프셋(voltage offset) 또는 이동(shift)은 제 1 위상 고정 루프와 고 주파수 접근 장치 사이 동일한 변조 주파수 편차에 대하여, 제 2 필터에서 일정한 교정 전압에 의해 교정된다.
바람직하게, 제 2 위상 고정 루프가 제 2 저 출력 변조 주파수에서 폐쇄되고 고정되는, 제 4 단계 다음에 상기 셀프-교정 방법의 제 5 단계가 오며, 상기 제 2 루프가 차단되어 상기 제 2 루프에서 낮은 교정 전압을 저장하도록 한다. 이와 같이 함으로서, 상기 제 2 루프 필터에서 저장된 전압의 비교를 바탕으로 상기 디지털-아날로그 변환기가 교정되도록 한다. 이를 실행하기 위해, 제 3 명령 워드가 상기 변환기로 공급되어 상기 변환기 출력 전압을 상기 제 2 루프 필터에서의 전압과 비교하도록 하여 상기 변환기 이득을 다시 조정할 수 있도록 한다. 데이터 전송을 위한 주파수 변조는 상기 반송 주파수 주위 상기 제 1 출력 주파수와 제 2 출력 주파수 사이 스위칭에 의해 수행됨이 바람직하다.
바람직하게, 상기 제 2 위상 고정 루프는 상기 제 1 위상 로크 루프 제 1 필터와 관련하여 작은 크기를 갖는 제 2 필터를 포함한다. 이 같은 제 2의 작은 크기 필터는 상기 전압 조정 발진기의 제 2 입력으로 제 2 제어 전압을 제공하며, 이는 상기 발진기의 제 1 입력 제 1 감도보다 가령 100배가 작은 굉장히 작은 제 2 감도를 갖는다. 따라서 디지털-아날로그 변환기의 전체 교정 동작은 최소 수의 컴포넌트로 수행되며, 이는 상기 제 1 위상 고정 루프에 연결된 컴포넌트와 관련하여 상당히 제한된 공간을 차지한다.
바람직하게, 상기 제 1 및/또는 제 2 위상 고정 루프는 특히 충전 펌프 그리고 루프 필터와 같은 차동 구조(differential structure) 를 갖는다. 상기 차동 구조로 인해, 몇 가지 에러가 상기 제 1 및/또는 제 2 충전 펌프의 점차적인 차단 중에 제 1 및/또는 제 2 루프 필터에 저장된 전압에서 피하여 질 수 있다.
본 발명의 목적은 또한 2-포인트 주파수 변조를 사용하여 주파수 합성기를 제공하는 것이며, 이는 제 1 위상 고정 루프와 결합된 상기 디지털-아날로그 변환 기에 의해 변조된 데이터의 스펙트럼 진폭 레벨을 등화(equalising)하기 위한 수단을 포함한다.
따라서 본 발명은 상기 셀프-교정 방법을 실현하기 위한 주파수 합성기에 대한 것으로서;
- 기준 발진기, 기준 발진기에 연결된 위상 비교기, 제 1 충전 펌프를 통하여 상기 위상 비교기에 연결된 제 1 저역 통과 루프 필터, 제 1 저역 통과 필터를 통하여 제 1 제어 전압 신호를 수신하기 위해 제 1 저 주파수 루프 내 제 1 감도를 갖는 제 1 버랙터(varactor) 제 1 입력을 통해 연결된 전압-조정 발진기, 상기 전압 조정 발진기에 의해 발생된 고 주파수 신호를 바탕으로하여 고 주파수 출력 신호를 주파수 분할하기 위해 변조기에 의해 조정된 다중 모드 계수기-디바이더가 위치하도록 되어서, 상기 위상 비교기 내 기준 발진기 기준 신호와의 비교를 위해 분할된 신호를 공급하도록 하는, 제 1 저 주파수 위상 고정 루프, 그리고
- 고 주파수 데이터 변조를 위해 상기 전압 조정 발진기 제 2 감도를 갖는 제 2 버랙터 제 2 입력으로 제 2 제어 전압 신호를 공급하기 위한 디지털-아날로그 변환기가 위치하며, 상기 제 2 감도가 상기 제 1 감도보다 굉장히(가령 수백배) 적으며 그리고 상기 제 2 버랙터가 제 1 버랙터와는 독립적인 고 주파수 접근 장치를 포함하며,
상기 주파수 합성기가 제 1 루프의 위상 비교기와 상기 전압-조정 발진기 제 2 출력 사이 제 2 충전 펌프를 통해 연결될 수 있으며, 따라서 디지털-아날로그 변환기 교정 동작을 위해 제2 저 주파수 위상 고정 루프를 형성하도록 하는 고 주파 수 접근 장치 내 제 2 루프 필터를 포함하며,
상기 고 주파수 접근 장치가 전압 비교기를 포함하여, 상기 디지털-아날로그 변환기로부터 직접 오는 출력 전압을 상기 제 2 위상 고정 루프를 결정된 출력 주파수에 고정시킨 후, 제 2 루프 필터 내에 저장된 전압과 비교하도록 하여, 자동으로 상기 디지털-아날로그 변환기 이득을 조정하도록 한다.
주파수 합성기의 바람직한 실시예가 종속 청구항 9항 내지 15항에서 청구된다.
2 포인트 주파수 변조를 사용하는 주파수 합성기를 위한 셀프-교정 방법 그리고 상기 방법을 실행하기 위한 주파수 합성기의 목적, 장점, 및 특징이 첨부 도면을 참조로 다음 설명에서 더욱 상세하게 설명될 것이다.
다음 설명에서는, 2 포인트(FSK) 주파수 변조를 사용하는 주파수 합성기 모든 컴포넌트가 간단히 설명되며, 이들 모두는 본 발명 기술분야 당업자에게 잘 알려져 있다. 상기 주파수 합성기에 의해 변조된 데이터 스펙트럼 진폭 레벨을 등화하기 위한 셀프-교정 방법을 실현하도록 하는 주파수 합성기 모든 요소가 명시된다.
도 1은 2-포인트 주파수 변조를 사용하는 주파수 합성기(1)의 바람직한 실시 예를 도시한다. 이 같은 주파수 합성기는 특히 무선-주파수 신호로 주파수-변조 데이터를 전송하기 위해 사용된다. 상기 주파수 합성기는 2.45 GHz 근처 주파수 대역 에서 동작하는 GFSK 중요 부분을 형성할 수 있다. 이 같은 주파수 합성기는 가령 0.18 ㎲ CMOS 기술로 만들어질 수 있다.
주파수 합성기(1)는 제 1 저 주파수 또는 저역 통과 위상 고정 루프, 그리고 제 1 위상 고정 루프의 전압 조정 발진기 VCO(10)에 연결된 고 주파수 접근 장치를 포함한다. 상기 고 주파수 접근 장치는 디지털-아날로그 변환기(20) 그리고 하기 설명되는 바와 같이 변환기 이득을 자동 교정하기 위한 수단을 포함한다. 주파수 정밀도는 상기 제 1 저 주파수 위상 고정 루프를 통해 얻어지며, 그리고 스위칭 신속도는 상기 고 주파수 접근 장치에 의해 얻어진다. 데이터 변조 중 고 주파수 상태 전이를 위해, 상기 고 주파수 접근 장치가 주로 사용되며, 이에 반해 저 주파수 상태 변이를 위해서는 더욱 정밀한 제 1 위상 고정 루프가 사용된다.
상기 제 1 저 주파수 위상 고정 루프는 우선 위상 비교기(3)로 16 과 26 MHz 사이에 위치한 주파수를 갖는 한 기준 신호를 공급하기 위한, 수정 발진기와 같은 기준 발진기(2)를 포함한다. 제 1 저역 통과 루프 필터(5)는 연결 수단의 일부를 형성시키는 제 1 충전 펌프(4)에 의해 상기 위상 비교기로 연결된다. 두 개의 도선이 상기 위상 비교기(3)를 제 1 충전 펌프로 연결시키어, 잘 알려진 고 및 저 디지털 신호를 제 1 펌프 충전장치(4)로 공급하도록 한다. 상기 전형적인 충전 펌프의 극 성량(polaising current)은 약 3 μA일 수 있다.
상기 VCO 전압-조정 발진기(10)는 서로 독립된 두 병렬 버랙터를 포함할 수 있다. 제 1 발진기 버랙터는 제 1 고 감도 입력을 가지며, 제 2 발진기 버랙터는 제 2 저 감도 입력을 갖는다. 상기 발진기 출력 주파수 f(V)는 제 1 버랙터에 의해 발생된 주파수 f1 (V1) 그리고 제 2 버랙터에 의해 발생된 주파수 f2 (V2) 추가 결과이다. 용량성 합산이 이들 두 버랙터에 의해 수행되며, 종래의 입력 전압 합산 의해서는 수행되지 않는다.
따라서 이 같은 전압-조정 발진기는 가령 상기 제 1 위상 고정 루프 내 대략 400 MHz/V 크기의 제 1 버랙터인 제 1 고 감도 입력에 의해 연결된다. 상기 압력 조정 발진기 제 1 입력은 제 1 루프 필터(5)를 통하여 제 1 조정 전압 신호 KVCO를 수신할 수 있다. 이 같은 루프 필터는 세 개의 콘덴서 (가령, 20 pF, 200 pF, 10 pF) 인 배열로 도시된 바, 제 2 단계 저역 통과 필터이며 그리고 저역 통과 필터 유닛(5)의 두 저항기(가령, 100 kOhm, 16 kOhm) 이다. 상기 제 1 루프 필터의 차단 주파수는 기준 발진기(2)의 주파수에 따라 100 kHz인 것으로 선택될 수 있다.
전압 조정 발진기(10)는 주파수가 5 GHz에 가까운 고 주파수 신호를 발생할 수 있다. 그러나, 송신기 GFSK로부터 변조된 데이터의 송신은 2.45 GHz에 가까운 송신 채널 반송 주파수로 수행된다. 결과적으로 전압 조정 발진기(10) 다음에는 상기 제 1 위상 고정 루프에서 2-디바아더(8)가 뒤이어 져서, 송신을 위해 변조된 데이터를 포함하는 고 주파수 출력 신호 SOUT 를 공급하도록 한다.
고 주파수 출력 신호 SOUT 는 잘 알려진 시그마 델타 변조기(11)와 같은 변조기에 의해 조정된 다중 모드 디바이더 계수기(9)에 의해 분할된다. 이 같은 시그마 델타 변조기는 기본 제 3 단계 1-1-1 MASH 구조를 바탕으로 만들어 질 수 있다. 이 같은 다중 모드 디바이더 계수기(9)는 기준 발진기(2)의 기준 신호와 비교하기 위 해 상기 제 1 위상 고정 루프 위상 비교기(3)로 부분-N 인수로 나뉘어진 신호를 공급한다.
셀프-교정 방법을 실현하기 위해, 상기 제 1 위상 고정 루프는 또한 상기 제 1 루프 필터(5)에 병렬로, 입력이 제 1 충전 펌프(4)와 제 1 루프 필터(5) 사이에 연결되는, 단일 전압 폴러워 (unitary voltage follower)(6)를 포함한다. 제 1 멀티플렉서(7)는 제 1 입력에서 단일 전압 폴로워(6)로부터 전압 신호를, 그리고 제 2 전압에서 제 1 루프 필터(5)로부터 전압 신호를 수신한다. 상기 제 1 멀티플렉서 출력은 제 1 제어 전압 신호 KVCO를 공급하기 위해, 전압 조정 발진기(10) 제 1 입력에 직접 연결된다. 상기 제 1 제어 전압 신호 KVCO는 도면에는 도시되지 않은 제 1 멀티플렉서로 공급된 한 제어 신호 상태에 따라 상기 제 1 루프 필터(5)로부터 직접 오거나, 또는 상기 전압 폴로워로부터 직접 온다.
하기에서 설명되는 바, 단일 전압 폴로워(6)는 특히 제 1 충전 펌프가 꺼지는 때 셀프-교정 방법에서 사용된다. 이 같은 경우, 전압 조정 발진기(10) 버랙터가 약간의 전류를 잃으며, 이는 상기 전압 폴로워에 의해 보상되어, 상기 제 1 루프 필터(5)에서의 전압이 일정하게 유지되어 제 1 제어 전압 신호 KVCO를 공급하도록 한다. 그러나, 일단 상기 교정 작업이 종료되면, 단일 전압 폴로워(6)는 데이터 변조를 위해 차단되어야 한다.
상기 전압 폴로워는 약 100 kHz인 제 1 루프 필터 차단 주파수 10배 이상이어야 하기 때문에, 안정성을 위해 차단되어야 한다. 더욱이, 단일 전압 폴로워(6)에 의해 발생된 잡음은 위상 잡음으로 변환되며, 이는 제 1 제어 전압 신호 KVCO에 연결된 전압 제어 발진기(10) 광 대역 이득(broad gain)에 문제가 될 수 있다.
제 1 위상 고정 루프는 제 1 충전 펌프(4) 그리고 전압 조정 발진기(10) 사이 차동 구조(differential structure )(도시되지 않음)를 포함할 수 있다. 이 같은 구조는 제 1 차동 충전 펌프, 제 1 차동 루프 필터(5) 그리고 단일 이득 차동 전압 폴로워(6)로 형성될 수 있다. 상기 제 1 멀티플렉서(7)는 따라서 상기 차동 전압 폴로워 출력 또는 제 1 루프 필터 출력을 상기 전압 조정 발진기 제 1 차동 입력으로 연결시킬 수 있다. 이 같은 차동 구조에서, 상기 제 1 차동 루프 필터 용량성 크기는 제 1 비 대칭 루프 필터 용량성 값의 절반이며, 이는 집적 중에 그 표면적을 줄인다.
상기 제 1 차동 충전 펌프(4)로부터의 차동 구조로 인해, 제 1 저 주파수 위상 고정 루프가 따라서 발생될 수 있는 간섭으로부터 절연된다. 이 같은 간섭은 따라서 삭제될 수 있으며, 이는 전압-조정 발진기(10) 제 1 입력에서 고 주파수로 인해(400 MHz/V) 중요할 수 있다. 따라서, 상기 선택된 전송 채널 반송 주파수는 상기 제 1 위상 고정 루프를 통해 정확하게 발생된다.
따라서 2 포인트 주파수 변조를 위한 주파수 합성기(1) 고 주파수 접근장치는 상기 디지털-아날로그 변환기를 포함한다. 이 같은 디지털-아날로그 변환기(20)는 스위치 전류 전원 그리고 능동 폴리-저항 로드 OTA으로 실시 될 수 있다. 상기 전류 전원은 가령 상기 셀프-교정 방법의 제 1 위상에서 0과 같은 수신된 명령어 com의 경우에 삭제될 수 있다. 이는 도 2a 내지 2f와 관련하여 하기에서 설명되는 바, 상기 변환기를 위한 교정 작업을 위해 바람직하다.
디지털-아날로그 변환기의 출력 전압 신호는 저역 통과 필터(25)에서 필터될 수 있으며, 이는 상기 변환기 클록 주파수 n 배 변조 데이터 스펙트럼으로 영상 주파수를 제거할 수 있는 앤티에일리어싱 필터(anti-aliasing filter)이다. 이 같은 클록 주파수는 가령, 기준 신호 주파수와 동일할 수 있다. 상기 저역 통과 필터(25)는 제 1 필터링 작업이 디지털-아날로그 변환기(20)에서 이미 수행되었기 때문에, 단순한 제 1 단계 RC 구조로 형성될 수 있다.
저역-통과 필터(25)에 의해 필터된 신호는 제 2 제어 전압 신호 KVCO 모드(mod)로서 전압-조정 발진기(10) 제 2 버랙터 제 2 입력으로 공급될 수 있다. 제 1 입력과는 독립적으로 상기 전압-조정 발진기 제 2 입력에서 전압 감도는 약 4 MHz/V이며, 이는 상기 언급된 제 1 입력 감도 100배 이하이다. 이는 디지털-아날로그 변환기(20)가 보다 큰 진폭으로 작용하도록 하며, 상기 변환기 클록 주입으로인해 더욱 작은 자극을 갖는다.
주파수 편차 특징을 갖는 플랫 전압을 발생시키기 위해, 전압-조정 발진기(10) 변조 버랙터가 최대 작업 이득에서 극성화 되어야 한다. 4.9 GHz에서 +500 kHz의 최대 편차는, 4 MHz/V 마진 내 감도에 대한, 전압 조정 발진기(10) 주파수 특성을 갖는 전압의 충분히 선형인 근사치에 이르도록 한다. 이 경우, +500 kHz의 주파수 편차를 발생시키기 위해 필요한 최대 양 전압 편차는 제 2 제어 전압 신호 KVCO 모드(mod)에서 125 mV내에 있다.
제 1 위상 고정 루프 제 1 버랙터 감도 보다 훨씬 감도가 적은 상기 전압-조정 발진기 제 2 버랙터를 사용하여, 필요한 전압 또는 주파수 이동을 최대로 하도록 한다. 이는 결과적으로 Mv 수준인 비교기(21) 오프셋 영향, 그리고 디지털-아날로그 변환기(20) 잡음 영향을 최소로 한다. 이와 같은 오프셋은 제 3 위상에서 최대 변조 주파수 이동(Δf), 그리고 제 5 교정 위상에서 최소 변조 주파수 이동(-Δf)을 갖는 디지털-아날로그 변환기 더블 교정으로 제거될 수 있기도 하다.
디지털-아날로그 변환기(20)의 이득을 자동적으로 교정하기 위해, 고 주파수 접근장치는 교정 수단을 포함하기도 하는 데, 이는 상기 변환기 셀프-교정 동작 중에 스위치 온된다. 상기 교정 수단은 위상 비교기(3)에 연결된 제 2 충전 펌프(14), 제 2 저역 통과 루프 필터(15), 상기 제 2 루프 필터(15)에서의 전압을 상기 변환기(20)의 출력 전압과 비교하기 위한 전압 비교기(21), 그리고 상기 변환기 이득을 적용시키기 위한 상기 비교기 출력에서의 제어 논리(22)에 의해 형성된다. 상기 제 2 충전 펌프(14)의 전형적인 극성량은 대략 40 μA이다.
상기 제 2 루프 필터(15)는 저항기(가령 400 kOhm)와 병렬인 제 1 콘덴서(가령 1 Pf) 그리고 제 2 콘덴서(가령 20 pF)에 의해 형성된다. 이 같은 제 2 루프 필터가 제 1 입력의 감도 보다 낮은 감도를 갖는 전압 조정 발진기 제 2 입력에서 한 제어 전압을 제공하도록 제 2 위상 고정 루프의 일부인 조건에서, 상기 제 2 루프 필터는 제 1 루프 필터 크기보다 작은 크기를 갖는다. 이 같은 제 2 필터의 차단 주파수는 약 77　kHz의 크기를 갖는다. 상기 전압 비교기의 경우, 동 비교기의 오프셋은 낮으며, 가령 1mV 보다 낮아서 작은 에러가 해당하는 주파수 편차로 추가되도록 한다. 또한, 상기 비교기는 상기 디지털-아날로그 변환기 논리 교정 위상을 늦추지 않을 정도로 충분히 높은 슬류래이트(slew rate)를 가져야한다. 오프셋 보상 스위치 콘덴서(capacitor topology)가 사용될 수 있다.
상기 제 2 위상 고정 루프는 또한 제 2 충전 펌프(14) 그리고 전압-조정 발진기(10) 사이 차동 구조(differential structure)(도시되지 않음)를 포함 할 수 있다. 이 같은 구조는 제 2 차동 구조 펌프 그리고 제 2 차동 루프 필터(15)로부터 형성된다. 상기 제 2 멀티플렉서(17)는 따라서 상기 제 2 루프가 고정된 때 상기 제 2 루프 필터의 출력을 상기 전압-조정 발진기 제 2 차동 입력에 연결 시킬 수 있다. 상기 차동 구조로 인해, 종전 제 2 충전 펌프의 점진적 차단 중에 제 2 루프 필터 내 전압 오류를 막는 데, 이는 PMOS 트랜지스터의 차단이 NMOS 트랜지스터 차단 보다 느리거나 빠를 수 있기 때문이다. 이와 같은 차동 구조에서, 상기 제 2 차동 루프 필터의 용량성 크기는 제 2 비대칭 루프 필터의 용량성 크기 절반인 것이 바람직하며, 이는 집적 중에 표면적을 줄인다.
제 2 충전 펌프 그리고 제 2 루프 필터의 차동 구조로, 그리고 비교기(21), 제어 논리(22) 그리고 비대칭 구조의 디지털-아날로그 변환기(20)를 유지 시키기 위해, 상기 제 2 루프 필터 그리고 상기 비교기(21) 입력 사이에 변환 장치를 배치시키는 것이 바람직하다. 이 같은 변환 장치(도시되지 않음)는 제 2 필터에서의 차동 전압을 절대 전압으로 변환시키어 상기 디지털-아날로그 변환기 출력 전압과 비교될 수 있도록 한다. 이 같은 변환 장치는 증폭기, 그리고 상기 증폭기 입력 및 출력에 연결된 동일한 크기의 4개 저항기를 통해 통상의 방법으로 만들어질 수 있다. 두 개의 전압 폴로워가 또한 상기 제 2 차동 루프 필터 그리고 상기 증폭기 입력에 연결된 저항기들 사이에 제공될 수 있기도 하다.
제어 논리(22)는 5 비트 이상 규정된 이득을 공급할 수 있다. 이는 250 kHz 과 750 kHz 사이 모든 가능한 이득이 최대 편차이도록 하며, 이는 8 kHz 의 최대 편차 에러를 만들도록 하고 제 2 제어 전압 신호 KVCO 모드(KVCO mod)가 선형이도록 한다. 이 같은 알고리즘은 뉴톤 방법(Newton method)을 기초로 할 수 있다.
변환기 셀프-교정의 경우, 상기 제 2 루프 필터(15)는 제 2 멀티플렉서(17)를 통하여 전압-조정 발진기(10) 제 2 입력으로 연결된다. 이 같은 경우, 어떠한 전압 신호도 제 2 멀티플렉서(17)의 또다른 입력으로 연결된 저역 통과 필터(25)를 통하여 전송되지 않으며, 제 2 제어 전압 신호 KVCO 모드(mod)로서 전압 조정 발진기(10) 제 2 입력으로 전송된다. 셀프-교정 동작 중에, 제 2 저역 통과 위상 고정 루프는 스위치 온되고, 두 도선에 의해 위상 비교기(3)에 연결된 제 2 충전 펌프, 그리고 전압 조정 발진기 제 2 입력에 연결된 제 2 루프 필터(15)로 달성된다. 이 같은 제 2 위상 고정 루프는 제 1 위상 고정 루프의 각기 다른 다이네믹(dynamic)을 갖도록 만들어진다.
따라서 상기 제 2 충전 펌프(14)는 제 1 충전 펌프(4)에서와 같이 연결 수단의 일부이다. 충전 펌프는 어느 하나가 스위치 오프되는 때 다른 하나가 스위치 온되어서, 도 2a 내지 2f와 관련하여 하기에서 설명되는 바와 같이, 한 위상 고정 루프 또는 다른 한 위상 고정 루프를 폐쇄하거나 개방하도록 한다.
고정 탐지기(13)가 또한 제공되고, 상기 충전 펌프(4, 14) 두 입력 도선에 연결되어, 두 스위치-온 위상 고정 루프 중 하나가 프로그램된 주파수에 고정되는 순간을 탐지하도록 한다. 그러나, 특히 상기 셀프-교정 방법에서 여러가지 이유로 이 같은 타입의 고정 탐지기를 사용하는 것이 자주 유용하지 않았다. 상기 고정 탐지기는 상기 셀프-교정 방법에서 한 단계에서 다른 한 단계로 스위칭되는 동안 바람직하지 않은 반응 시간을 갖기 때문에, 상기 고정 탐지기는 사용되지 않을 수 있다. 이는 큰 주파수 이동이 있는 전송 채널의 큰 변화가 있는 동안 유용할 수 있을 뿐이다. 제 1 위상 고정 루프가 고정되기만 하면, 상기 위상 이동은 매우 작으며 탐지하기가 곤란할 수 있다. 더구나, 이 같은 종류의 위상 고정 루프 고정 시간은 한 전송 채널로부터 또 다른 인접 채널로 통과 시키기 위한 것으로 일반적으로 알려져 있다.
결과적으로, 한 교정 위상으로부터 다른 한 교정 위상으로의 스위칭 시간을 고정하는 것이 바람직할 수 있다.
제 2 위상 고정 루프를 가령 바람직한 최대 변조 주파수 편차 또는 이동으로 추가되거나 이로부터 감하여 지는 선택된 반송 주파수에 해당되는 주파수로 제 2 위상 고정 루프를 고정시킴으로서, 뒤따르는 위상에서 상기 디지털-아날로그 변환기를 교정하는 것이 가능하다. 이를 실행하기 위해서, 제 2 위상 고정 루프가 한 변조 출력 주파수 또는 다른 한 변조 출력 주파수로 고정된 뒤에, 상기 제 2 루프가 점차 차단되어 제 2 루프 필터(15)에서 대략 일정하게 저장된 전압을 유지시키도록 한다. 상기 제 2 필터에서 이 같은 전압이 전압 비교기(21)에 의해 변환기(20)의 출력 전압과 비교된다. 상기 변환기 출력 전압은 상기 변환기 입력으로 공급된 한 명령어 콤(command word com)에 달려있으며, 가령 하나 또는 다른 하나의 바람직한 변환 출력 주파수를 나타내도록 한다. 따라서 상기 변환기 이득은 제 어 논리(22)에 의해 적용될 수 있으며, 이는 상기 비교기를 폴로우(follow)하여 변환기 출력 전압이 제 2 루프 필터에서 저장된 전압과 같아지도록 한다. 이 같은 이득은 가령 상기 합성기 출력에서 바람직한 반송 주파수를 나타내는 명령어 함수로서 한 기본 변환기 출력 전압과 상관하여 적용된다.
상기 셀프-교정 방법을 위해 합성되어질 주파수를 프로그램하는 동안, 시그마-델타 변조기(11)는 디지털-아날로그 변환기(20)에서와 같은 동일한 명령어를 수신한다. 이를 실행하기 위해, 제 3 멀티플렉서(37)가 입력에서 명령어 콤을 수신하거나, 혹은 상기 송신기 GFSK 수신 모드에서 주파수 이동을 수신한다. 이 같은 주파수 이동은 상기 송신기에 의해 수신된 무선-주파수 신호 주파수 함수로서 상기 주파수가 합성될 수 있도록 함을 가능하게 한다.
따라서, 모드 Tx(33)에 의해 조정된 변조 모드에서, 이 같은 제 3 멀티플렉서(37)는 상기 명령어 콤을 한 가산기(12)로 전송한다. 상기 가산기는 한 주파수 레지스터(34)로부터 발생된 바람직한 전송 채널 주파수와 관련된 워드(word)의 추가를 수행한다.
디지털-아날로그 변환기(20) 또는 시그마-델타 변조기(11)에 대한 이진 명령어 콤 각각은 4비트 워드인 것이 바람직하다. 이진 명령어 각각은 변조 멀티플렉서로 정해진 멀티플렉서(27)를 통해 공급된다. 대개 변환기 교정 동작을 위한 이진 명령 워드 4 비트가 - 8 과 + 7 사이인 것으로 규정되며, 그러나 0에 대하여 대칭이도록 하기 위해, -7 에서 +7 사이 만으로 선택된다. 이 경우에, 전송 채널을 위해 선택된 반송파 주파수를 나타내는 이진 워드 0은 1000 이다. 상기 반송 주파수 로 추가될 최대 변조 주파수 편차를 나타내기 위한 이진 워드 Max는 이진 워드 1111이다. 마지막으로, 상기 반송 주파수로부터 감하여질 최대 변조 주파수를 나타내기 위한 이진 워드 Min은 이진 워드 0001이다. 이 같은 구성은 N-사인됨(N-signed) 으로 정해진다.
변조 멀티플렉서(27)가 디지털-아날로그 변환기(20)로 이진 워드(0)를 공급하기 위해 2-비트 신호에 의해 공급되는 때, 상기 기본 변환기 출력 전압이 상기 변환기 이득으로의 변경에 의해 영향을 받지 않는다. 그러나, 변조 멀티플렉서(27)가 변환기 교정 동작을 위해 이진 워드 Max 또는 이진 워드 Min 어느 하나를 공급하도록 명령되는 때, 교정된 변환기 이득이 디지털-아날로그 변환기 출력 전압 레벨에 직접적인 영향을 미친다. 전압 비교기(21)에서 전압 비교에 의해, 상기 변압기 출력 전압 편차가 반송 주파를 나타내는 출력 전압과 상기 변조 출력 주파수 하나를 대표하는 출력 전압 사이에서 조정되도록 한다. 이와 같이 하여, 도 2a 내지 2f와 관련하여 하기에 설명되는 바, 제 1 위상 고정 루프 내 그리고 고 주파수 접근장치 내 주파수 편차를 등화(equalise)하여, 데이터 변조 중 상태 변이 왜곡을 피할 수 있도록 한다.
상기 디지털-아날로그 변환기 이득이 자동으로 교정되는 때, 상기 합성기를 데이터 변조 모드로 하는 것이 가능하다. 이를 실행하기 위해, 변조 멀티플렉서(27)는 기준 발진기(2)로부터 기준 신호에 의해 제공된 클록 신호에 의해 클록된 가우시안 타입(Gaussian type) 디지털 필터(30)로 연결되도록 조정된다. 상기 가우시안 타입 필터는 데이터 신호(Tx 31)를 형성하여, 가령 전송되어질 데이터 함수로 서 2 MHz까지의 주파수로 시간에 대한 상태를 변경시킬 수 있는 일련의 2진 명령어를 제공하도록 한다. 결과적으로, 상기 디지털-아날로그 변환기는 적어도 1 Mbit/sec, 최대 2 Mbit/sec의 변조 비트-스트림 최대 속도, 를 폴로우 하는데 충분한 속도이어야 한다.
전압 조정 발진기(10)에 의해 발생된 고 주파수 신호 주파수 값은 고 주파수 출력 신호 SOUT 더블이며, 이는 2-디바이더(8) 출력에서 주파수 변조 데이터를 포함한다. 결과적으로, 최대 변조 주파수 편차 또는 이동 Δf 그리고 반송 주파수 f0 두배(double)가 고주파수 출력 신호 SOUT 에서 바람직한 주파수를 얻기 위해 제공되어야 한다. 상기 선택된 전송 채널의 반송 주파수는 출력 신호 SOUT 에서 2.45 GHz에 근접한 값을 가지며, 이 같은 반송 주파수 주변에서 적어도 1 MHz 주파수에서 주파수-변조 데이터를 갖는다.
상기 고 주파수 접근 장치에 의해 상기 변조 주파수 편차가 상기 교정 작업이전에 제 1 위상 잠금 루프에 의한 변조 주파수 편차와 동일하지 않은 때, 이는 상기 주파수 합성기 출력 신호에서의 일정 왜곡 또는 스위칭 지연에 이르게 된다. 합성기 변조 대역 폭 전체 주파수 범위에서 변조 중에 거의 일정한 주파수 편차를 얻기위해, 디지털-아날로그 변환기가 교정되어야 한다.
제 1 위상 고정 루프와 교정되지 않은 주파수 합성기 고 주파수 접근 장치사이 주파수 편차 이동을 나타내기 위해, 상기 변조된 데이터 스펙트럼 도 3a 및 3b 를 참조한다. 이들 도 3a 및 3b는 제 1 위상 고정 루프 제 1 전달 함수 H1 그리고 고 주파수 접근 장치 제 2 전달 함수 H2 를 설명한다. 이들 전달 함수들은 가령 상기 입력 신호에 의해 나뉘어진 주파수 편차에 대하여 dB로 표시될 수 있다. 상기 두 전달 함수의 크기는 상기 고 주파수 접근 장치 그리고 제 1 위상 고정 루프를 교정하기 위해 등화되어야 한다.
사선으로 채워진 부분으로 도시된 바, 상기 제 1 전달함수 H1은 저 주파수 변조 대역(BWPLL)을 커버하는 데, 여기서 제 1 루프 필터는 가령 약 100 kHz의 차단 주파수를 가진다. 그러나 상기 제 2 전달 함수 H2는 fm (1 MHz)에 의해 규정된 최대 변조 주파수 이상인 대역 폭을 커버한다. 상기 주파수 합성기는 1 MHz 이상 까지의 변조 대역폭(Bwmod) 을 갖도록 교정되어야 한다.
제 1 전달 함수 H1의 최대 진폭은 제 2 전달 함수 H2의 최대 진폭 보다 작도록 도시된다. 진폭 이동 DH는 전체 일정 변조 대역폭 Bwmod 에서의 최대 진폭을 얻도록 교정되어야 한다. 상기 전압-조정 발진기는 두 전달함수를 겹치도록 하며, 도 3b에서 도시된 바와 같이, 두 함수의 가산을 수행한다.
도 4a 내지 4c는 또한 교정된 또는 교정되지 않은 주파수 합성기로부터 출력 신호 SOUT 에서의 데이터 변조에 해당하는, 선택된 반송 주파수와 관련하여 시간에 대한 주파수 변화 그래프를 도시한 것이다. 데이터 변조는 상기 제 1 위상 고정 루 프 그리고 상기 전압 조정 발진기를 통한 고 주파수 접근 장치에 의해 결합된다.
상기 "1" 변조 상태는 반송 주파수 f0 그리고 최대 변조 주파수 편차 또는 이동 Δf을 가산함으로써, 즉 f0+Δf에 의해, 상기 출력 신호 SOUT 에서 정해진다. 이 같은 "1" 상태는 워드 Max에 해당하는 명령어에 의해 상기 디지털-아날로그 변환기로 그리고 상기 시그마-델타 변조기로 제공될 수 있다.
상기 "0" 변조 상태는 상기 반송 주파수 f0로부터 상기 최대 변조 주파수 편차 또는 이동 Δf을 감산하여, 즉 f0-Δf라는 값으로 출력 신호 SOUT로 정해진다. 이 같은 "0" 상태는 워드 Min에 해당하는 명령어에 의해 상기 디지털-아날로그 변환기로 그리고 상기 시그마-델타 변조기로 제공될 수 있다.
만약 제 2 전달 함수의 최대 진폭이 도 3a 및 3b에 의해 도시된 바, 제 1 전달 함수 최대 진폭보다 크다면, 상기 고 주파수 전이는 도 4a에서 도시된 바와 같이, 저 주파수 전이와 관련하여 강하여진다. 따라서 상기 디지털-아날로그 변환기에서는 너무 많은 이득이 있다. 상기 최대 변조 상태 변경 주파수는 1/Tc 로 정해진다.
반대로, 상기 제 1 위상 고정 루프의 최대 크기가 고 주파수 접근 장치보다 크다면, 상기 상태 전이는 도 b에서 도시된 바와 같이 상대적으로 느리다. 따라서 상기 디지털-아날로그 변환기에서 충분한 이득이 없다.
일단 상기 디지털-아날로그 변환기 이득이 도 2a 내지 2f 와 관련하여 하기에서 설명되는 바와 같이, 교정된다면, 어떠한 왜곡 또는 스위칭 지연도 도 4c 에 서 도시된 바, 상기 전체 변조 대역 폭 출력 신호에서 나타나지 않는다.
물론, 도 4a 내지 4c를 대신하여, 제 1 루프와 디지털-아날로그 변환기를 갖는 고 주파수 접근 장치 사이 교정되지 않은 상태를 도시하기 위해 아이-형상 다이어그램을 도시하는 것이 가능하였다. 교정이 수행된다면, 상기 아이(eye)의 구멍을 최대화 할 것이나, 도 4a 또는 4b에 따른 비-교정은 상기 도면 또는 다른 도면 한 축을 따라 플랫 아이(flattened eye) 형상을 도시할 것이다.
도 2a 내지 2f 와 관련하여, 주파수 합성기(1) 셀프-교정 방법 모든 위상 또는 단계가 상기 제 1 저 주파수 위상 고정 루프와 결합된 디지털-아날로그 변환기(20)에 의해 변조된 데이터 스펙트럼 진폭 레벨을 등화하는 것으로 도시된다. 이들 도면 각각에서, 휴지이거나 스위치 오프인 합성기 다양한 부분들이 점선으로 도시된다. 따라서, 실제 데이터 변조 위상에 이르기 까지 상기 디지털-아날로그 변환기를 자동으로 교정하기 위한 다양한 위상을 이해하는 것이 더욱 용이하다. 주파수 합성기(1) 모든 엘리먼트들이 도 1 과 관련하여 이미 설명되었기 때문에, 이들에 대하여는 상세히 설명하지 않는다.
도 2a는 주파수 합성기에 대한 셀프-교정 방법 제 1 단계를 도시한다. 이 같은 제 1 단계에서, 제 1 위상 고정 루프는 선택된 한 전송 채널의 반송 주파수 f0에 고정되어야 한다.
변조 멀티플렉서(27)는 반송 주파수 f0 를 나타내도록 이진 명령어 0을 제공하도록 제어된다. 이 같은 이진 워드 0은 디지털-아날로그 변환기(20)로 그리고 멀 티플렉서(37)과 가산가(12)를 통하여 시그마-델타 변조기(11)로 공급된다. 상기 시그마-델타 변조기는 또한 주파수 레지스터(34)로부터 발생되는 주파수 워드를 수신하여, 제 1 위상 고정 루프에 의해 합성될 반송 주파수 f0 를 규정할 수 있도록 한다.
이 같은 제 1 단계에서, 제 1 충전 펌프(4)는 스위치 온되며, 반면 제 2 충전 펌프(14)는 차단된다. 또한, 상기 제 1 멀티플렉서(7)는 단일 전압 폴로워(6) 출력을 상기 전압 조정 발진기 메인 버랙터 제 1 입력으로 연결기키도록 조정된다. 이와 같은 방식으로, 제 1 루프 필터(5) 내 저장된 전압은 전압 폴로워(6)를 통해 전송되어 제 1 제어 전압 신호 KVCO를 공급하도록 한다.
제 2 멀티플렉서(17)는 저역 통과 앤티에일리어싱 필터(anti-aliasing filter)(25) 출력을 전압 조정 발진기(10) 제 2 변조 입력으로 연결시키도록 조정된다. 따라서 디지털-아날로그 변환기(20)는 상기 저역 통과 필터 그리고 제 2 멀티플렉서(17)를 통하여 제 2 제어 전압 신호를 공급하도록 하며, 이때의 전압 신호 공급 레벨은 이진 워드 0인 명령어 콤에 달려 있다. 이 같은 이진 워드 0으로, 상기 변환기의 제 1 기본 출력 전압 레벨은 상기 변환기 이득 변경이 있어도 변경되지 않는다.
다시 확인하는 차원에서, 제 1 위상 고정 루프 저 차단 주파수가 제공된다면, 가령 1 또는 2 Mbit/sec에서 데이터 주파수 변조는 상기 제 1 저 주파수 루프에 의해 수행될 수 없다. 이는 또한 상기 기준 발진기 기준 주파수가 16 과 26 MHz 사이이라는 사실에 기인하기도 하며, 그리고 충분히 빠른 루프를 갖도록 하기 위해 약 150 MHz의 주파수를 갖는 것이 필요하다. 그러나 150 MHz의 기준 주파수로는 상기 주파수 합성기 전력 소모를 줄이는 것이 가능하지 않으며, 전력 소모의 감소가 요구 되어 질 수 있다.
만약 차단 주파수가 이 같은 저 주파수 위상 고정 루프에서 그와 같이 낮게 정해진다면, 상기 시그마 델타 변조기에 의해 발생된 잡음에 주로 기인되는 것이며, 이는 제거되어야 한다. 그러나, 대략 100 kHz의 차단 주파수에서, 상기 주파수 합성기는 16 MHz 에서의 기준 주파수에서보다 10배가 느리다.
출력 신호 SOUT에서 1 MHz 주파수의 주파수 데이터를 변조하고자 한다면, 그 대역 폭은 제 1 충전 펌프 이후 1 MHz로 증가되어야 한다. 저 주파수 루프의 이 같은 신속함은 그와 같은 저 주파수를 갖는 수정 발진기에서는 기대되지 않는다. 따라서 고 주파수 전이 경우, 고 주파수 접근 장치가 전압-조정 발진기에 사용되기도 한다. 상기 주파수 변조에 대한 주파수 차이는 제 1 위상 고정 루프에 의해 조정되며, 작은 전압 편차가 큰 주파수 차이를 만들도록 한다. 따라서 상기 디지털-아날로그 변환기는 정확한 이득을 제공받아서, 특히 도 2b 내지 2e를 참조로 하기에서 설명되는 바, 상기 고 주파수 접근 장치에 의해 제 1 루프 내 변조된 데이터의 스펙트럼 진폭 레벨을 등화할 수 있도록 하여야 한다.
다이얼-아날로그 변환기를 통한 고 주파수 접근 장치로 인해, 상기 변환기는 더욱 정확한 제 1 저 주파수 루프와 결합하여 상기 주파수 변조내로 높은 상태 전 이를 주입할 수 있다. 한 상태에서 다른 한 상태로 변조 데이터가 신속하게 통과하면, 출력 신호에서 어떠한 왜곡 또는 지연도 관찰되지 않는데, 이는 교정된 다면 상기 디지털-아날로그 변환기에 의한 것이며, 바람직한 것이다.
고정 탐지기(13)에 의한 고정 탐지는 제 1 위상 고정 루프가 상기 선택된 반송 주파수에 고정되는 순간을 결정할 수 있다. 일단 선택되면, 이는 도 2b에서 도시된 셀프-교정 방법의 제 2 단계로 보내질 수 있다. 그러나, 앞서 표시된 바와 같이, 위상 고정 루프의 이 같은 타입 고정 시간은 공지되어 있으며, 상기 셀프-교정 방법의 제 1 단계로부터 제 2 단계로 자동으로 통과되도록 세트되거나 프로그램될 수 있다.
도 2b는 주파수 합성기(1)의 셀프-교정 방법 제 2 단계를 도시한다. 이 같은 제 2 단계에서, 상기 제 1 충전 펌프(4)는 상기 제 1 위상 고정 루프를 개방시키기 위해 차단되어야 하며, 상기 제 2 충전 펌프(14)는 제 2 루프 필터(15)를 갖는 제 2 위상 고정 루프를 형성시키도록 스위치되어야 한다. 이와 같은 제 2 단계 에서, 비교기(21) 그리고 제어 논리(22)가 차단 될 수 있다.
상기 방법의 제 2 단계에서는 제 1 충전 펌프(4)를 돌연히 차단하지 않도록 주의가 요구되어지는 데, 이는 적은 콘스탄트 전압 에러라 할지라도 제 1 루프 필터(5)내에 저장되어 질 수 있으며, 이 것이 상기 디지털-아날로그 변환기에는 상당한 교정 에러를 일으킬 수 있기 때문이다. 결과적으로, 이 같은 에러를 피하기 위해 상기 제 1 충전 펌프를 서서히 차단시키는 것이 바람직하다. 상기 충전 펌프를 차단시키기 위해서는 약 60 사이클이 필요하다. 따라서 상기 제 1 위상 고정 루프 의 대역폭은 준-고정 처리(quasi-stationary process)이도록 연속적으로 0 Hz로 줄어든다.
이 같은 제 2 단계에서, 상기 선택된 반송 주파수를 나타내는 제 1 루프 필터(5)에 저장된 전압은 제 1 제어 전압 신호 KVCO로서 단일 전압 폴로워(6) 그리고 제 1 멀티플렉서(7)를 통하여 상기 전압 조정 발진기의 제 1 입력으로 전달된다. 이와 같이 저장된 전압은 제 1 제어 전압 신호KVCO를 나타낸다. 앞서 설명된 바와 같이, 상기 전압 폴로워는 상기 전압 조정 발진기에서 상실된 전류를 보상하여 제 1 루프 필터(5)에서 콘스탄트 전압을 유지 시킬 수 있도록 한다.
제 2 멀티플렉서(17)는 제 2 위상 고정 루프를 폐쇄시키기 위해 상기 전압-조정 발진기 제 2 입력으로 제 2 루프 필터(15)를 연결시키도록 조정된다. 이 같은 제 2 위상 고정 루프는 제 2 단계에서 최대 변조 주파수 편차 또는 이동 Δf으로 반송 주파수 f0를 추가 시킴에 해당하는, 제 1 합성기 출력 주파수 f0+Δf 으로 고정되어야 한다. 상기 제 2 루프 고정 동작 지속 시간은 약 40 ㎲이다. 이와 같이 실행하기 위해, 변조 멀티플렉서(27)가 이진 워드 Max를 상기 제 2 단계에서는 작용되지 않는 디지털-아날로그 변환기(20)로 공급하도록 조정되어야 하며, 특히 시그마 델타 변환기(11)로 공급하도록 하여야 한다.
상기 제 2 루프 필터(15)에 저장된 전압은 제 3제어 전압 신호로서 전압-조정 발진기(10) 제 2 입력으로 공급되며, 이는 제 2 전압 레벨로 유지된다. 제 2 필터(15)내에 저장된 이 같은 전압은 디지털-아날로그 변환기(20)가 제 3 단계에서 자동으로 교정될 수 있도록 할 것이다.
도 2c는 주파수 합성기(1)의 셀프-교정 방법 제 3 단계를 도시한다. 이 같은 제 3 단계에서, 제 1 충전 펌프(4)는 차단된 상태로 유지되며, 제 2 충전 펌프(14)는 차단되어 제 2 루프 필터(15)내에 저장된 교정 전압을 유지시킨다. 제 2 루프 필터 내 이 같은 교정 전압은, 비록 전압-조정 발진기(10) 제 2 입력과 관련하여 낮은 누수 전류가 관찰된다 하여도 전체 변환기 교정 단계 중에는 거의 일정하게 유지된다. 상기 교정 기간은 약 4 ㎲이며, 이는 상기 제 2 루프 고정 지속시간보다 10배가 적다.
이 같은 제 3단계에서, 비교기(21), 제어 논리(22), 그리고 상기 디지털-아날로그 변환기가 동작된다. 따라서, 상기 동작 전압 비교기(21)는 이진 워드 Max를 수신한 변환기(20)의 출력 전압을 상기 제 2 루프 필터(15)에 저장된 전압과 비교한다. 전압 비교기(21)는 제어 논리(22)에 작용한다. 상기 제어 논리는 변환기(20) 출력 전압이 제 2 전압 레벨로 제 2 루프 필터(15)내에 저장된 전압과 동일할 때까지, 상기 변환기 이득을 교정하는 이진 워드 이득을 공급한다.
상기 디지털-아날로그 변환기 교정 동작 중에, 여러 전압 점프가 상기 변환기 이득을 적용시키는 이진 워드 이득 변경으로 인해, 상기 변환기 출력 내에서 관찰된다. 가령 상기 감하여진 이득이 변환기(20)에서 얻어지기 전에, 비교기(21) 그리고 제어 논리(22)를 통하여 5회의 측정이 수행될 수 있다. 이를 위해 2분법 매칭 알고리즘이 사용될 수 있다.
디지털-아날로그 변환기(20) 출력에서 상기 제 1 전압 레벨 그리고 제 2 전 압 레벨 사이의 전압 편차 또는 이동은 상기 제 1 위상 고정 루프와 관련하여 교정되어질 최대 변조 주파수 편차 또는 이동 Δf을 나타낸다.
도 2d는 주파수 합성기(1)에 대한 셀프-교정 방법 제 4 단계를 도시한다. 이 같은 제 4 단계는 상기 주파수 합성기 교정을 위해 엄격히 필요로 하는 것은 아니다. 그러나, 제 4 단계는 주파수 합성기가 더욱 선형화되도록 한다. 이 같은 제 4 단계에서, 비교기(21) 그리고 제어 논리(22)는 차단될 수 있기도 하다.
제 4 단계에서, 상기 제 1 충전 펌프(4)는 차단되어 상기 제 1 위상 고정 루프를 개방시키도록 하며, 제 2 충전 펌프(14)는 다시 스위치 온되어서 제 2 루프 필터(15)와 함께 제 2 위상 고정 루프를 형성시키도록 한다. 이 같은 제 2 위상 고정 루프는 이제는 반송 주파수 f0로부터 상기 최대 변조 주파수 편차 또는 이동 Δf을 감쇄함에 해당하는, 제 2 합성기 출력 주파수 f0-Δf로 고정되어야 한다. 이를 실행하기 위해, 변조 멀티플레서(27)는 이진 워드 Min를 이 같은 4 단계에서는 동작하지 않는 디지털-아날로그 변환기(20)로, 그리고 특히 시그마 델타 변조기(11)로 공급하도록 조정되어야 한다. 따라서, 제 2 루프 필터(15)에 저장된 새로운 전압은 이번에는 제 3 전압 레벨로 유지된다.
도 2e는 주파수 합성기의 셀프-교정 방법 제 5 단계를 도시한다. 이 같은 제 5 단계에서, 제 1 충전 펌프(4)는 차단된 상태로 유지되며, 제 2 충전 펌프(14)는 다시 차단되어 제 2 루프 필터(15)에서 제 3 전압 레벨로 저장된 새로운 교정 전압을 유지시킨다. 제 2 루프 필터 내 이 같은 교정 전압은, 비록 낮은 누수 전류가 전압-조정 발진기(10) 제 2 입력과 관련하여 관찰될 수 있다 하여도, 상기 전체 변환기 교정 단계 중에 거의 일정하게 유지된다.
이 같은 제 5 단계에서, 비교기(21), 제어 논리(22) 그리고 디지털-아날로그 변환기는 동작중이다. 따라서, 전압 비교기(21)는 상기 제 2 루프 필터(15)내에 저장된 전압을 이진 위드 Min를 수신한 디지털-아날로그 변환기(20) 출력 전압과 비교한다. 전압 비교기(21)의 출력은 제어 논리(22)에 작용하여 상기 변환기 출력 전압과 제 2 루프 필터(15)에 저장된 전압이 동일하게 만들도록 상기 변환기 이득을 적용시키도록 한다. 이와 같은 변환기 이득의 새로운 매칭은 상기 주파수 합성기 비-선형 결함을 제거할 수 있도록 한다.
마지막으로, 도 2f는 상기 주파수 합성기가 교정되자 마자, 주파수 합성기(1)에 대한 셀프-교정 종료시 변조 단계를 도시한다.
이 같은 변조 단계에서, 제 2 충전 펌프(14)는 차단되며, 그리고 제 1 충전 펌프(4)는 다시 스위치 온된다. 그러나, 이 같은 변조 단계에서, 단일 전압 폴로워(6)는 차단되어야 한다. 결과적으로, 제 1 멀티플렉서(7)가 상기 제 1 루프 필터(5)를 상기 전압-조정 발진기(10) 제 1 입력으로 직접 연결시키도록 조정된다.
다음 상기 고 주파수 접근 장치로, 제 2 멀티플렉서(17)가 안티-폴딩(anti-folding) 저역 통과 필터(25)를 전압-조정 발진기(10) 제 2 입력으로 직접 연결시키도록 조정된다. 제 2 제어 전압 신호 KVCO-모드(mod)는 디지털-아날로그 변환기(20)에 의해 제공된다.
변조 멀티플렉서(27)는 이번에는 고 주파수 출력 신호 SOUT로 변조되기 위해 데이터 Tx(31)를 기초로 하여 가우시안 타입 디지털 필터(30)로부터 발생된 일련의 명령 워드를 출력에서 공급하도록 조정된다. 이와 같은 일련의 명령 워드는 멀티플렉서(37) 그리고 가산기(12)를 통하여 변환기(20) 그리고 시그마 델타 변환기(11) 모두로 제공된다. 변환기(20)의 이득이 교정되기 때문에, 상기 제 1 위상 고정 루프를 고 주파수 접근 장치와 결합시킴은 고 주파수 신호가 어떠한 왜곡이나 데이터 변조 스위칭 지연도 없이 얻어질 수 있도록 한다.
상기 설명으로부터, 합성기 셀프-교정 방법 그리고 상기 방법을 실현시키기 위한 합성기에 대한 여러가지 변경이, 본원 청구범위에 의해 규정된 발명의 범위를 벗어남이 없이, 당업자에 의해 만들어 질 수 있다. 연결 수단으로서, 상기 충전 펌프는 스위치로 대체될 수 있으며, 그러나 상기 충전 펌프 구조는 스위치 구조보다 상대적으로 작고 빠르다. 상기 전압-조정(voltage-controlled) 발진기 두 입력에서의 감도는 변경될 수 있다. 두 개 또는 그 이상의 디지털-아날로그 변환기가 교정될 수 있으며 상기 전압-조정 발진기의 제 2 입력에 연결될 수 있다. 상기 기준 발진기 주파수는 변경되거나 적용될 수 있다. 마지막으로, 상기 전압-조정 발진기는 출력에서 반대 위상의 두 고 주파수 신호를 발생시킬 수 있다.
도 1은 본 발명에 따른 2-포인트 주파수 변조를 위한 주파수 합성기 한 실시 예를 도시한 도면.
도 2a - 2f는 본 발명에 따른 상기 방법의 각 단계에 대한 도 1의 2 포인트 주파수 변조를 사용한 주파수 합성기 동작에서 다양한 엘리먼트를 도시한 도면.
도 3a 및 3b는 상기 제 1 저 주파수 위상 고정 루프에 의해 그리고 상기 2 포인트 주파수 합성기 고 주파수 접근장치에 의해 변조된 데이터의 전달 또는 스펙트럼 기능 그래프를 도시한 도면.
도 4a 내지 4c는 상기 디지털-아날로그 변환기 이득이 도 4a 및 4b에서 도시된 바와 같이 교정되지 않은 때 발생되는 신호 왜곡 또는 지연을 갖는 시간에 대한 주파수 변조 그래프를 도시한 도면.

Claims (15)

  1. 데이터 전송을 위한 2 포인트 주파수 변조를 수행할 수 있는 주파수 합성기(1) 셀프-교정 방법으로서, 상기 주파수 합성기가
    - 기준 발진기(2), 기준 발진기에 연결된 위상 비교기(3), 제 1 저역 통과 루프 필터(5), 전압-조정 발진기(10)를 포함하며, 이때 상기 전압-조정 발진기는 제 1 저역 통과 필터를 통하여 제 1 제어 전압 신호(KVCO)를 수신하기 위해 제 1 저 주파수 루프 내 제 1 감도를 갖는 제 1 버랙터(varactor) 제 1 입력을 통해 연결되고,
    상기 전압 조정 발진기(10)에 의해 발생된 고 주파수 신호를 바탕으로 하여 고 주파수 출력 신호(SOUT)를 주파수 분할하기 위해 변조기(11)에 의해 조정된 다중 모드 계수기-디바이더(9)를 더욱 포함하여서, 상기 위상 비교기 내 기준 발진기 기준 신호와의 비교를 위해 분할된 신호를 공급하도록 하는 제 1 저 주파수 위상 고정 루프; 그리고
    -고 주파수 데이터 변조를 위해 상기 전압 조정 발진기(10)의 제 2입력으로 제 2 제어 전압 신호(KVCO_mod)를 공급하기 위한 디지털-아날로그 변환기(20)를 포함하며, 이때 상기 제 2 입력은 제 2 감도를 갖는 제 2 버랙터의 입력이고,
    상기 제 2 감도가 상기 제 1 감도보다 수배가 적으며 그리고 상기 제 2 버랙터가 제 1 버랙터와는 독립적인 고 주파수 접근 장치를 포함하며,
    상기 셀프-교정 방법이;
    a) 제 1 단계에서, 상기 제 1 저역 통과 위상 고정 루프를 합성기 출력에서 결정된 반송 주파수(f0)를 갖는 전송 채널로 고정시키고, 그리고 제 1 명령 워드(0, com)를 상기 결정된 반송 주파수에 상응하는 고 주파수 접근 장치 내 변환기로 공급하여 제 1 기본 전압 레벨에서 상기 전압-조정 발진기를 위한 제 2 제어 전압을 발생시키도록 하며,
    b) 제 2 단계에서, 제 1 위상 고정 루프를 개방하고, 제 1 루프 필터를 통하여, 상기 전압-조정 발진기 제 1 입력을 위한 결정된 반송 주파수에 해당하는 제 1 제어 전압 신호를 유지시키고, 상기 제 1 루프 위상 비교기(3)와 상기 전압-조정 발진기 제 2 입력 사이에 연결된 고 주파수 접근 장치 내에 제 2 저역 통과 루프 필터(15)를 포함하는 제 2 위상 고정 루프를, 제 1 출력 주파수(f0+Δf)로 고정시키며, 이때 이 주파수는 최대 변조 주파수 이동 Δf으로 반송 주파수 f0를 추가 시킴에 해당하고, 그리고 상기 디지털-아날로그 변환기로 상기 제 1 출력 주파수(f0+Δf)를 나타내는 제 2 명령 워드(Max, com)를 공급하며,
    c) 제 3 단계에서, 제 2 위상 고정 루프를 개방하며, 상기 전압-조정 발진기 제 2 입력을 위한 제 1 출력 주파수(f0+Δf)에 해당하는 제 2 제어 전압 신호를 제 2 루프 필터를 통하여 유지시키고, 그리고 상기 변환기 출력을 변환기 이득을 자동으로 교정하기 위해 제 2 루프 필터 내에 저장된 전압과 비교하여, 상기 변환기 출력 전압이 제 2 전압 레벨에서 상기 제 2 필터 내에 저장된 전압과 같아지도록 하고, 상기 제 1 기본 전압 레벨을 갖는 이동이 최대 등화 변조 주파수 이동을 규정하며, 그리고
    d) 데이터 변조 단계에서, 상기 제 1 위상 고정 루프를 폐쇄하고, 교정된 디지털-아날로그 변환기 그리고 제 1 위상 고정 루프 변조기로 제때 공급된 일련의 명령 워드(30, 31)를 사용하여, 전압-조정 발진기에 의한 2 포인트 데이터 변조를 위해, 상기 전압-조정 발진기 제 2 입력으로 상기 변환기 출력을 연결시킴을 포함함을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  2. 제 1 항에 있어서, 단계 c)와 단계 d) 사이에서,
    - 제 4 단계에서, 제 2 위상 고정 루프를 상기 반송 주파수로부터 최대 변조 주파수 편차를 감쇄한 결과인 제 2 출력 주파수(f0-Δf)로 폐쇄하고 고정시키며, 그리고 제 3 명령 워드(Min, com)를 제 2 출력 주파수를 나타내는 디지털-아날로그 변환기(20)로 공급하며, 그리고
    -제 5 단계에서, 제 2 위상 고정 루프를 개방하며, 제 2 루프 필터를 통하여, 상기 전압-조정 발진기 제 2 입력을 위한 제 2 출력 주파수(f0-Δf)에 해당하는 제 2 제어 전압 신호를 유지시키고, 그리고 상기 변환기 이득을 자동으로 교정하기 위해 상기 제 2 루프 필터 내에 저장된 전압에 상기 변환기 출력 전압을 비교하여,
    상기 변환기 출력 전압이 제 3 전압 레벨에서 상기 제 2 필터 내에 저장된 전압과 같아지도록 하고, 상기 제 1 기본 전압 레벨 이동이 최대 등화 변조 주파수 이동 이도록 함을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  3. 제 1 항에 있어서, 상기 제 1 위상 고정 루프가 상기 위상 비교기(3)와 제 1 루프 필터(5) 사이에 제 1 충전 펌프(4)를 포함하고, 상기 제 2 위상 고정 루프가 상기 위상 비교기(3)와 제 2 루프 필터(15) 사이에 제 2 충전 펌프(14)를 포함하며, 상기 제 1 충전 펌프를 통하여 상기 제 1 위상 고정 루프가 개방되거나 폐쇄되고, 제 2 위상 고정 루프가 제 2 충전 펌프를 통하여 개방되거나 폐쇄되며, 그리고
    개방 단계 중에, 상기 제 1 충전 펌프 및/또는 제 2 충전 펌프가 점차 차단되며, 상기 제 1 및/또는 제 2 위상 고정 루프 대역 폭이 0 Hz로 줄어들어서, 상기 제 1 필터 및/또는 제 2 필터에서 일정한 전압을 유지시키도록 함을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  4. 제 2 항에 있어서, 제 1 내지 5 단계에서, 제 1 제어 전압 신호가 상기 제 1 루프 필터로의 입력에 연결된 단일 전압 폴로워(6)에 의해 공급되어, 상기 전압-조정 발진기 제 1 버랙터 내 누수 전류를 보상하도록 함을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  5. 제 4항에 있어서, 제 1 멀티플렉서(7)가 상기 전압-조정 발진기(10) 제 1 입력과 제 1 루프 필터(5) 출력 그리고 단일 전압 폴로워(6)사이에 배치되고, 제 1 내지 5 단계에서, 상기 제 1 멀티플렉서(7)가 상기 전압 폴로워를 상기 전압-조정 발진기 제 1 입력에 연결시키도록 조정되고, 상기 데이터 변조 단계에서, 상기 제 1 멀티플렉서가 제 1 저역 통과 필터를 상기 전압-조정 발진기 제 1 입력으로 연결시키도록 조정됨을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  6. 제 2 항에 있어서, 제 2 멀티플렉서(17)는 전압-조정 발진기 제 2 입력과 제 2 루프 필터(15) 출력 사이, 그리고 상기 전압-조정 발진기 제 2 입력과 상기 디지털-아날로그 변환기(20)에 연결된 저역 통과 앤티에일리어싱(anti-aliasing) 필터(25) 사이에 배치되고, 상기 제 1 단계 및 데이터 변조 단계에서, 상기 제 2 멀티플렉서(17)가 상기 전압-조정 발진기 제 2 입력을 앤티에일리어싱(anti-aliasing) 필터(25)에 연결시키어, 디지털-아날로그 변환기(20) 출력으로부터 발생되는 제 2 제어 전압 신호를 직접 공급하도록 조정되며, 제 2 내지 제 5 단계에서, 상기 제 2 멀티플렉서가 제 3 제어 전압 신호를 수신하기 위해, 상기 전압-조정 발진기 제 2 입력을 제 2 루프 필터로 연결시키도록 조정됨을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  7. 제 1 항에 있어서, 상기 디지털-아날로그 변환기 교정 단계들이 프로그램된 동작 주기 각각 종료 시에 상기 합성기가 스위치 온 되자마자 수행되며, 출력에서 비교기(21)에 연결된 제어 논리(22)가 5-비트 워드와 같은 이진 워드에 의해 상기 변환기 이득을 적용시킴을 특징으로 하는 주파수 합성기(1) 셀프-교정 방법.
  8. 제 1 항에 따른 셀프-교정 방법을 실행하기 위한 주파수 합성기로서, 상기 주파수 합성기가 데이터 변조를 위한 2 포인트 주파수 변조를 수행할 수 있으며, 상기 주파수 합성기가,
    - 기준 발진기(2), 기준 발진기에 연결된 위상 비교기(3), 제 1 충전 펌프(4)를 통하여 상기 위상 비교기에 연결된 제 1 저역 통과 루프 필터(5), 제 1 저역 통과 필터를 통하여 제 1 제어 전압 신호(KVCO)를 수신하기 위해 제 1 저 주파수 루프 내 제 1 감도를 갖는 제 1 버랙터(varactor) 제 1 입력을 통해 연결된 전압-조정 발진기(10), 상기 전압 조정 발진기에 의해 발생된 고 주파수 신호를 바탕으로하여 고 주파수 출력 신호(SOUT)를 주파수 분할하기 위해 변조기(11)에 의해 조정된 다중 모드 계수기-디바이더(9)를 포함하여서, 상기 위상 비교기 내 기준 발진기 기준 신호와의 비교를 위해 분할된 신호를 공급하도록 하는, 제 1 저 주파수 위상 고정 루프, 그리고
    - 고 주파수 데이터 변조를 위해 상기 전압 조정 발진기(10) 제 2 감도를 갖는 제 2 버랙터 제 2 입력으로 제 2 제어 전압 신호(KVCO_mod)를 공급하기 위한 디지털-아날로그 변환기(20)가 위치하며, 상기 제 2 감도가 상기 제 1 감도보다 수배가 적으며 그리고 상기 제 2 버랙터가 제 1 버랙터와는 독립적인 고 주파수 접근 장치를 포함하는 주파수 합성기에 있어서,
    상기 주파수 합성기가 제 1 루프의 위상 비교기(3)와 상기 전압-조정 발진기(10) 제 2 입력 사이에서 제 2 충전 펌프(14)를 통해 연결될 수 있으며, 따라서 디지털-아날로그 변환기 교정 동작을 위해 제2 저 주파수 위상 고정 루프를 형성하도록 하는 고 주파수 접근 장치 내 제 2 루프 필터(15)를 포함하며,
    상기 고 주파수 접근 장치가 전압 비교기(21)를 포함하여, 상기 디지털-아날로그 변환기(20)로부터 직접 오는 출력 전압을, 상기 제 2 위상 고정 루프를 결정된 출력 주파수에 고정시킨 후, 제 2 루프 필터 내에 저장된 전압과 비교하도록 하여, 자동으로 상기 디지털-아날로그 변환기 이득을 조정하도록 함을 특징으로 하는 주파수 합성기.
  9. 제 8항에 있어서, 상기 전압 비교기(21)로부터 출력 신호를 수신하기 위해, 상기 고 주파수 접근 장치 내에 상기 고 주파수 제어 논리(22)를 포함하여, 상기 디지털-아날로그 변환기(20) 이득을 조정하기 위한 이진 워드를 공급하도록 하며, 이때 상기 이진 워드가 5-비트 워드임을 특징으로 하는 주파수 합성기.
  10. 제 8항에 있어서, 상기 제 1 위상 로크 루프 내에 단일 전압 폴로워(6)를 포함하며, 그 한 입력이 상기 제 1 루프 필터 한 입력에 연결되고, 상기 전압 폴로워의 한 출력은 상기 전압-조정 발진기 제 1 입력에 연결될 수 있으며, 상기 단일 전압 폴로워가 상기 전압-조정 발진기 버랙터 내 어떠한 전류 누수도 보상하도록 제공됨을 특징으로 하는 주파수 합성기.
  11. 제 10항에 있어서, 상기 전압-조정 발진기(10) 제 1 입력과 제 1 루프 필터(5) 출력 사이 그리고 상기 제 1 입력과 단일 전압 폴로워(6) 사이에 제 1 멀티플렉서(7)가 배치되고, 상기 제 1 멀티플렉서가 상기 전압 폴로워 또는 상기 제 1 루프 필터를 상기 전압-조정 발진기 제 1 입력에 연결하도록 조정됨을 특징으로 하는 주파수 합성기.
  12. 제 8항에 있어서, 상기 전압-조정 발진기(10) 제 2 입력과 상기 디지털-아날로그 변환기(20)에 연결된 저역 통과 앤티에일리어싱(anti-aliasing) 필터(25) 사이 그리고 상기 제 2 입력과 제 2 루프 필터(15) 한 출력 사이에 배치되고, 상기 발진기의 제 2 감도가 제 1 입력의 제 1 감도보다 100배가 적으며, 4 MHz/V이고, 상기 제 2 멀티플렉서가 상기 앤티에일리어싱(anti-aliasing) 필터 또는 제 2 루프 필터를 상기 전압-조정 발진기의 제 2 입력에 연결시키도록 조정됨을 특징으로 하는 주파수 합성기.
  13. 제 8항에 있어서, 상기 제 1 위상 고정 루프가 제 1 차동 충전 펌프로 형성된 차동 구조, 제 1 차동 루프 필터 그리고 차동 전압 폴로워를 포함하여, 상기 차동 전압 폴로워 출력 또는 상기 제 1 루프 필터 출력 어는 하나를 상기 전압-조정 발진기 제 1 차동 입력에 연결시키도록 함을 특징으로 하는 주파수 합성기.
  14. 제 8항에 있어서, 상기 제 2 위상 고정 루프가 제 2 차동 충전 펌프 그리고 제 2 차동 루프 필터로 구성된 차동 구조를 포함하며, 상기 제 2 루프 필터 출력이 제 2 위상 고정 루프가 폐쇄되는 때 전압-조정 발진기 제 2 차동 입력으로 연결시키기 위함임을 특징으로 하는 주파수 합성기.
  15. 제 8항에 있어서, 제 1 또는 제 2 위상 고정 루프의 다중 모드 계수기-디바이더를 조정하기 위해, 상기 디지털-아날로그 변환기(20)로 그리고 시그마 델타 변조기로 하나 이상의 변조 주파수 명령 워드를 공급하기 위한 변조 멀티플렉서(27)를 포함하며, 상기 디지털-아날로그 변환기(20)가 스위치된 전원 그리고 능동 폴리-저항 부하 OTA로 구성됨을 특징으로 하는 주파수 합성기.
KR1020090089366A 2008-10-03 2009-09-22 2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법 KR101208846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08165830.4 2008-10-03
EP08165830A EP2173029B1 (fr) 2008-10-03 2008-10-03 Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points

Publications (2)

Publication Number Publication Date
KR20100038139A KR20100038139A (ko) 2010-04-13
KR101208846B1 true KR101208846B1 (ko) 2012-12-05

Family

ID=40601444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089366A KR101208846B1 (ko) 2008-10-03 2009-09-22 2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법

Country Status (8)

Country Link
US (1) US7982510B2 (ko)
EP (1) EP2173029B1 (ko)
JP (1) JP5161184B2 (ko)
KR (1) KR101208846B1 (ko)
CN (1) CN101777873B (ko)
DE (1) DE602008004158D1 (ko)
HK (1) HK1146160A1 (ko)
TW (1) TWI426702B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8599965B2 (en) * 2009-08-06 2013-12-03 Panasonic Corporation Wireless communication apparatus
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
JP5557634B2 (ja) * 2010-07-20 2014-07-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US9705514B2 (en) * 2013-11-27 2017-07-11 Silicon Laboratories Inc. Hybrid analog and digital control of oscillator frequency
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops
US8942315B1 (en) 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
US9479181B1 (en) * 2014-07-24 2016-10-25 Altera Corporation Reference clock architecture for integrated circuit device
CN104218948B (zh) * 2014-09-01 2018-05-04 长沙景嘉微电子股份有限公司 一种实现宽范围调制深度补偿的频率调制系统
CN104242929B (zh) * 2014-09-01 2018-09-25 长沙景嘉微电子股份有限公司 一种带调制深度补偿的频率调制系统
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
CN104300976B (zh) * 2014-09-25 2018-05-04 长沙景嘉微电子股份有限公司 一种应用于多种码率通信、带调制深度补偿的频率调制系统
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) * 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
CN105553441A (zh) * 2015-08-26 2016-05-04 深圳清华大学研究院 两点调制器及其延迟失配校准电路及相位顺序校准模块
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
CN106840216A (zh) * 2015-12-04 2017-06-13 财团法人交大思源基金会 阻抗至数字转换器、阻抗至数字转换装置及方法
JP2017112458A (ja) * 2015-12-15 2017-06-22 株式会社リコー スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10873403B2 (en) * 2016-09-02 2020-12-22 Qualcomm Incorporated Signaling mechanism to enable local operation for multi-antenna wireless communication systems
US9973197B2 (en) * 2016-09-07 2018-05-15 Toshiba Memory Corporation Phase-locked loop circuit
CN107968687B (zh) * 2016-10-20 2021-08-24 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
CN111801920B (zh) * 2018-03-01 2023-05-30 瑞典爱立信有限公司 用于信号解调的方法和装置
CN109104186A (zh) * 2018-06-11 2018-12-28 珠海市微半导体有限公司 一种pll电路及芯片
CN109039294B (zh) * 2018-08-08 2022-02-18 义乌工商职业技术学院 计算机信号自动校正电路
JP2022012391A (ja) * 2020-07-01 2022-01-17 株式会社Ｊｖｃケンウッド 位相同期回路
US11095293B1 (en) * 2020-12-31 2021-08-17 Texas Instruments Incorporated Low-power fractional analog PLL without feedback divider
CN113037280A (zh) * 2021-04-08 2021-06-25 上海磐启微电子有限公司 一种基于锁相环的带宽校准方法及电路
CN113556187B (zh) * 2021-06-11 2023-02-17 苏州磐启微电子有限公司 一种两点式调制发射机的频偏校准系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046488A1 (en) 2001-09-28 2005-03-03 Christian Grewing Compensating method for a pll circuit that functions according to the two-point principle, and pll circuit provided with a compensating device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
DE69826835T2 (de) 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
US20030043950A1 (en) 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6993300B2 (en) * 2002-04-25 2006-01-31 Agere Systems Inc. Accurate gain direct modulation (KMOD) using a dual-loop PLL
JP3852938B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
JP3852939B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
JP2005304004A (ja) * 2004-03-15 2005-10-27 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路及びポーラ変調装置
TWI311865B (en) * 2005-07-01 2009-07-01 Via Tech Inc Clock and data recovery circuit and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046488A1 (en) 2001-09-28 2005-03-03 Christian Grewing Compensating method for a pll circuit that functions according to the two-point principle, and pll circuit provided with a compensating device

Also Published As

Publication number Publication date
CN101777873B (zh) 2013-12-04
TWI426702B (zh) 2014-02-11
EP2173029A1 (fr) 2010-04-07
TW201021401A (en) 2010-06-01
US7982510B2 (en) 2011-07-19
DE602008004158D1 (de) 2011-02-03
HK1146160A1 (en) 2011-05-13
EP2173029B1 (fr) 2010-12-22
JP5161184B2 (ja) 2013-03-13
JP2010093808A (ja) 2010-04-22
CN101777873A (zh) 2010-07-14
US20100090731A1 (en) 2010-04-15
KR20100038139A (ko) 2010-04-13

Similar Documents

Publication Publication Date Title
KR101208846B1 (ko) 2 포인트 ｆｓｋ 변조를 사용하는 주파수 합성기 및 이를 위한 셀프-교정 방법
US8022782B2 (en) Two-point phase modulator and method of calibrating conversion gain of the same
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
US6625424B1 (en) Autocalibration of a transceiver through nulling of a DC-voltage in a receiver and injecting of DC-signals in a transmitter
US7142062B2 (en) VCO center frequency tuning and limiting gain variation
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
US7061341B1 (en) System for highly linear phase modulation
US20040183602A1 (en) RC and SC filter compensation in a radio transceiver
US10862427B1 (en) Advanced multi-gain calibration for direct modulation synthesizer
US7161443B2 (en) Temperature compensated crystal oscillator
US7138839B2 (en) Phase-locked loops
US7420433B2 (en) Phase lock loop RF modulator system
US7893788B2 (en) Charge pump-based frequency modulator
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
CN116671015A (zh) 数字到时间转换器的参数误差校准
JP3852939B2 (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
JP3858021B2 (ja) 変調器、半導体集積回路、有線および無線通信装置
CN106941351A (zh) 用于随机扩频调制器的双校准环路
US7158603B2 (en) Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
US10536153B1 (en) Signal generator
US8085107B2 (en) Transmission module
CN112425077A (zh) 直接调制合成器的高级多增益校准
KR101483855B1 (ko) Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
TW200935721A (en) Self-calibrating method for a frequency synthesizer using two point FSK modulation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7