DE69826835T2

DE69826835T2 - Frequenzsynthetisierer

Info

Publication number: DE69826835T2
Application number: DE69826835T
Authority: DE
Inventors: Jacques Trichet; Christophe Fourtet
Original assignee: Motorola Semiconducteurs SA
Current assignee: Freescale Semiconducteurs France SAS
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 2006-02-23
Anticipated expiration: 2018-05-30
Also published as: DE69826835D1; EP0961412B1; EP0961412A1; US6211747B1

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Frequenzsynthesizer und im Besonderen auf einen Frequenzsynthesizer, der zum Erzeugen eines breitbandmodulierten Funkfrequenzsignals zur Verwendung z. B. in tragbaren Funkkommunikationsvorrichtungen oder drahtlosen lokalen Netzwerk (WLAN)-Systemen geeignet ist.
Hintergrund der Erfindung
In den letzten Jahren sind Frequenzsynthesizer entwickelt worden, die eine direkte Modulation eines Trägersignals zulassen, das durch eine Phase-Locked-Loop (PLL)-Schaltung durch schnelles Variieren des Momentanwertes eines variablen Teilers erzeugt wird, der einen Teil der PLL-Schaltung bildet; der variable Teiler wird durch ein digitales Signal gesteuert, das von einer digitalen Mehrfach- Akkumulatorschaltung vom Sigma-Delta-Typ ausgegeben wird, die arbeitet, um das Rauschen, das durch ein solches System erzeugt wird, zu formen, so dass es meistens bei höheren Frequenzen auftritt, wo es vor der Übertragung des Signals leichter herausgefiltert werden kann (durch das natürliche Tiefpassfilterverhalten der geschlossenen PLL). Solche Frequenzsynthesizer sind als Direktmodulations-Mehrfachakkumulator-Bruchzahl-N-Synthesizer bekannt und ein Beispiel eines solchen Synthesizers wird in den US-Patenten Nr. 5,166,642 und 5,021,754 beschrieben.
Solche Frequenzsynthesizer sind in der Lage, eine sehr gut gesteuerte Modulation mit einem hinreichend niedrigen Signal-Rausch-Verhältnis (SNR) – und im Besonderen Signalphasen-Rausch-Verhältnis – bei relativ niedrigen Modulationsfrequenzen zu erzeugen, um viele praktische Anwendungen zu finden. Als ein Ergebnis der durch die digitale Mehrfach-Akkumulatorschaltung eingesetzte Art von Rauschformung ist es jedoch schwierig, ein solches niedriges SNR aufrecht zu erhalten, wo eine höhere Bandbreite für das Modulationssignal erforderlich ist. Dies hat seinen Grund darin, dass die Rauschformung die Menge an Niederfrequenzrauschen auf Kosten eines Erhöhens der Menge von Hochfrequenzrauschen verringert. Aus diesem Grunde sind Mehrfachakkumulator-Bruchzahl-N-Frequenzsynthesizer bis heute nicht für eine Anwendung in großen Modulationsbandbreitenanwendungen vorgesehen und praktische Anwendungen sind auf eine analoge Modulation beschränkt gewesen.
Zusammenfassung der Erfindung
Gemäß der vorliegenden Erfindung wird ein Direktmodulations-Mehrfachakkumulator-Bruchzahl-N-Frequenzsynthesizer zum Erzeugen eines Trägersignals, das durch ein Modulationssignal moduliert wird, zur Verfügung gestellt, wobei der Frequenzsynthesizer einen spannungsgesteuerten Oszillator, VCO, umfasst, der einen Abstimmport zum Steuern der Frequenz des Signals, das durch den VCO ausgegeben wird, einen variablen Teiler und einen Mehrfachakkumulator-Sequenzgenerator zum Steuern des variablen Teilers, einen Referenzsignalgenerator, einen Phasendetektor und ein Tiefpassfilter aufweist, wobei diese Elemente angeordnet sind, um eine Phase-Locked-Loop-Anordnung zu bilden, deren direkt moduliertes Ausgangssignal an dem Ausgang des VCO abgenommen wird, in dem eine bandinterne Modulation durch Variieren des variablen Teilers durchgeführt wird und eine bandexterne Modulation durch ein direktes Zuführen des Modulationssignals an den VCO-Abstimmport durchgeführt wird. Das Modulationssignal wird als ein digitales Signal sowohl dem Sequenzgenerator als auch einem Digital-Analog-Wandler, DAC, zur Verfügung gestellt, dessen Ausgangssignal mit dem Ausgangssignal des Tiefpassfilters kombiniert wird, bevor es dem VCO-Abstimmport zugeführt wird, wobei der Synthesizer weiter Verzögerungsmittel zum Variieren der relativen Verzögerung des Modulationssignals entlang eines bandexternen Pfades verglichen mit einem bandinternen Modulationspfad umfasst.
Dem Fachmann auf dem Gebiet der Radiofrequenzsynthesizer ist klar, dass sich eine bandinterne Modulation auf eine Modulation der Trägerfrequenz durch Komponenten des vollständigen Modulationssignals bezieht, dessen Frequenz die Eckfrequenz des Tiefpassfilters nicht übersteigt, während sich eine bandexterne Modulation auf eine Modulation der Trägerfrequenz durch Komponenten des vollständigen Modulationssignals bezieht, dessen Frequenz die Eckfrequenz des Tiefpassfilters übersteigt. Tatsächlich ist dies nur eine ungefähre Definition, weil andere Komponenten in der PLL-Anordnung zusätzlich zu dem Tiefpassfilter selbst Tiefpassfiltermerkmale haben, und die Eckfrequenzen selbst stellen einen willkürlichen Grenzpunkt dar für etwas, das tatsächlich ein weicher Übergang ist. Wie dem Fachmann auf dem Gebiet klar ist, ist die genaue Definition einer bandinternen oder bandexternen Modulation in der vorliegenden Erfindung im Besonderen uninteressant, vorausgesetzt, die zwei Definitionen sind komplementär, da die Übertragungsmerkmale der bandexternen Modulation, als ein direktes Ergebnis der Natur vorliegenden Erfindung, zu den Übertragungsmerkmalen der bandinternen Modulation komplementär sind.
Es ist wesentlich, dass die ganze bandinterne Modulation direkt durch Variieren des variablen Teilers durchgeführt wird (d. h. durch Variieren des Momentanwertes des Divisors des variablen Teilers), da dies ein rein digitales Verfahren ist und somit sehr genau gesteuert werden kann. Weiterhin ist die Tatsache, dass die bandinterne Modulation in einer rein digitalen Weise durchgeführt wird, außerdem wesentlich für das Freigeben einer genauen Steuerung der relativen Verzögerungen zwischen den bandinternen und den bandexternen Modulationen, was ein wesentlicher Vorteil der vorliegenden Erfindung ist.
Da das Modulationssignal als ein digitales Signal sowohl dem Sequenzgenerator als auch einem Digital-Analog-Wandler, DAC, zur Verfügung gestellt wird, dessen Ausgangssignal mit dem Ausgangssignal des Tiefpassfilters kombiniert wird, bevor es dem VCO-Abstimmport zugeführt wird, kann das zu übertragene Modulationssignal für eine wünschenswerte große Zahl von Signalverarbeitungsschritten vor der Übertragung in einem digitalen Format aufrechterhalten werden. Vorzugsweise hat der DAC eine variable Verstärkung, die vorzugsweise mit Hilfe eines geeigneten digitalen Steuersignals steuerbar ist.
Vorzugsweise wird das digitale Modulationssignal durch eine Nachschlagetabelle zur Verfügung gestellt, in die eine Bitreihe eingegeben wird. Solch eine Anordnung stellt nicht nur eine bessere Steuerung des Modulationssignals zur Verfügung, als durch ein einfaches Passieren der Bitreihe durch ein Tiefpassfilter erreicht werden kann. In einer bevorzugten Ausführungsform der vorliegenden Erfindung gestattet sie zusätzlich eine sehr feine Steuerung der relativen Verzögerungen des Modulationssignals entlang des bandinternen Modulationspfades und des bandexternen Modulationspfades, was eine sehr enge Übereinstimmung dieser Verzögerungen ermöglicht, um Phasenfehler zu minimieren, die sich aus einer schlechten Übereinstimmung dieser Verzögerungen ergeben. Die Feinsteuerung der relativen Verzögerungen kann vorteilhafter Weise durch ein Verfügen über zwei Adressenzeiger zum Zugreifen auf Daten aus der Nachschlagetabelle zur Verfügung gestellt werden, von denen einer Daten aus der Nachschlagetabelle dem bandinternen Modulationspfad zuführt, während der andere Daten aus der Nachschlagetabelle dem bandexternen Modulationspfad zuführt, wobei ein Zeiger auf die selben Daten aus der Nachschlagetabelle in einer etwas späteren oder früheren Zeitperiode zugreifen kann als der andere Zeiger. Die relative Verzögerung zwischen den Adressenzeigern kann entweder während der ursprünglichen Konstruktion des Frequenzsynthesizers, während der Kalibrierung im Werk eingestellt werden, oder sie kann unter der Steuerung einer geeigneten digitalen Steuereinheit dynamisch eingestellt und angepasst werden. Wo zwei Zeiger verwendet werden, kann die minimale Auflösung für eine Verzögerungskompensation die Periode oder Zykluszeit sein, die verwendet wird, um die Nachschlagetabelle zu lesen. In einer bevorzugten Ausführungsform der Erfindung kann jedoch die minimale Auflösung durch Speichern der Ausgangswerte der Nachschlagetabelle in gestapelte Register vom FIFO-Typ weiter verringert werden, herunter bis zu der Periode der Vergleichsfrequenz oder der Referenzfrequenz.
Zusätzlich wird, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, ein Analog-Digital-Wandler, ADC, zur Verfügung gestellt, der zwischen den Eingang in den VCO und eine digitale Steuereinheit, wie z. B. eine Mikroprozessorsteuerungseinheit, MCU, oder einen digitalen Signalprozessor, DSP, geschaltet ist. Durch ein weiteres Bereitstellen eines digitalen Steuersignals von der digitalen Steuereinheit an den DAC ist es möglich, die Verstärkung des DAC zu variieren, so dass die Übertragungsfunktionen der bandinternen und bandexternen Modulationen gut übereinstimmen, um so eine Allpass-Übertragungsfunktion für den Synthesizer als ganzes zur Verfügung zu stellen, mit einer konstanten Gruppenverzögerung verglichen mit der Frequenz, ungeachtet der Grenzfrequenz der geschlossenen Schleife der PLL (oder der Bandbreite der bandinternen Mo dulation), die somit ausgewählt werden kann, um einen optimalen Vorteil aus der Rauschformung zu ziehen, die durch den Sequenzgenerator ungeachtet der erforderlichen Modulationsbandbreite zur Verfügung gestellt wird.
Kurze Beschreibung der Zeichnungen
Zum besseren Verständnis der vorliegenden Erfindung wird nun eine Ausführungsform davon mit Bezug auf die begleitende Zeichnung, in der die einzige Abbildung ein schematisches Blockdiagramm einer bevorzugten Ausführungsform eines Direktmodulations-Mehrfachakkumulator-Bruchzahl-N-Frequenzsynthesizers gemäß der vorliegenden Erfindung ist, nur beispielhaft beschrieben.
Beschreibung einer bevorzugten Ausführungsform Der Frequenzsynthesizer 1, der in der Abbildung gezeigt wird, umfasst eine Phase-Locked-Loop (PLL)-Anordnung 10, 20, 30, 40, 41, 50, die bandinternen Modulationselemente 21, 60, 61, 90 und die bandexternen Modulationselemente 60, 70, 80, 90.
Die PLL-Anordnung 10, 20, 30, 40, 41, 50 umfasst einen spannungsgesteuerten Radiofrequenzoszillator (VCO) 10, einen variablen Teiler 20, einen Phasen- (oder Frequenz-) Diskriminator 30, ein Schleifenfilter 40, einen Addierer 41 und eine Quarzoszillatorschaltung 50.
Die bandinternen Modulationselemente umfassen einen Mehrfach-Akkumulator-Sequenzgenerator 21, wie z. B. den in dem US-Patent Nr. 5,166,642 beschriebenen oder die in den mit angemeldeten Europäischen Patentanmeldungen Nr. EP 98400805.2 und Nr. EP 98400498.6 beschriebenen, von denen Kopien hierzu beigefügt werden. Es ist zu beachten, dass der Ausdruck Mehrfach-Akkumulator Anordnungen umfassen soll, wo kompliziertere Elemente, wie z. B. Multiplizierer, anstelle von oder zusätzlich zu einem oder mehreren Akkumulatoren verwendet werden, oder wo ein Verarbeitungselement, wie z. B. eine MCU oder ein DSP die Verarbeitung eines Mehrfach-Akkumulator-Sequenzgenerators simuliert. Zusätzlich umfassen die bandinternen Modulationselemente eine Frequenzabweichungsnachschlagtabelle 60, einen Addierer 61 und eine digitale Steuereinheit 90, wie z. B. eine Mikroprozessorsteuerungseinheit (MCU) oder einen digitalen Signalprozessor (DSP).
Die bandexternen Modulationselemente umfassen die Nachschlagetabelle 60, einen Digital-Analog-Wandler (DAC) mit variabler Verstärkung 70, einen Analog-Digital-Wandler (ADC) 80 und die digitale Steuereinheit 90.
In der PLL-Anordnung gibt der VCO 10 ein moduliertes Radiofrequenz (RF)-Signal 110 aus, das zusätzlich dazu, dass es das Ausgangssignal des Frequenzsynthesizers 1 bildet, in den variablen Teiler 20 eingegeben wird. Der variable Teiler 20 teilt das modulierte RF-Signal 110 abwärts, um ein abwärtsgeteiltes Signal 120 zu erzeugen, das in einen ersten Eingang 28 des Phasendiskriminators 30 eingespeist wird. Die Quarzoszillatorschaltung 50 erzeugt ein stabiles festes Frequenzreferenzsignal (Fref) 150, das in einen zweiten Eingang 29 des Phasendiskriminators 30 eingegeben wird. Der Phasendiskriminator vergleicht die Phasen der zwei Signale 120, 150, die in ihn eingegeben wurden, und gibt ein analoges Spannungssignal 130 aus, das die Phasendifferenz zwischen den eingegebenen Signalen 120, 150 darstellt. Wie dem Fachmann auf dem Gebiet von PLL-Anordnungen bekannt ist, ist das Signal 130 so beschaffen, dass es bewirkt, dass das Ausgangssignal des VCO 10 seine Frequenz einstellt, um eine beliebige Änderung in der relativen Phasendifferenz zwischen den Eingangssignalen 120, 150 an den Phasendiskriminator 30 zu minimieren. In dieser Weise wird eine konstante Phasendifferenz zwischen den Eingangssignalen 120, 150 etabliert, die natürlich den Eingangssignalen 120, 150 entspricht, die jeweils dieselbe Frequenz (Fref) haben.
Bevor das von dem Phasendiskriminator ausgegebene Signal 130 dem VCO 10 zugeführt wird, wird es jedoch durch das Tiefpassfilter 40 geführt, was den Effekt hat, dass das Ausgangssignal 130 von dem Phasendiskriminator 30 hinsichtlich Schwankungen in dem Ausgangssignal 130 gemittelt wird, die bei einer Frequenz auftreten, die größer ist als die Eckfrequenz des Tiefpassfilters. In dieser Weise haben schnell fluktuierende Variationen in dem variablen Teiler den Nettoeffekt, dass der VCO 10 veranlasst wird, ein Signal bei einer Frequenz auszugeben, die gleich dem Mittelwert des Divisors des variablen Teilers hinsichtlich Schwankungen in dem Divisor ist, die bei einer Frequenz auftreten, die oberhalb der Grenzfrequenz der Tiefpassfilterantwort der geschlossenen PLL liegen. In dieser Weise ist es möglich, bei dem Ausgang des VCO 10 Frequenzen zu erzeugen, die nicht ein ganzzahliges Vielfaches der Frequenz Fref des Referenzsignals 150 sind, sogar obwohl der variable Teiler in jedem beliebigen Moment nur in der Lage ist, das modulierte RF-Signal 110 durch eine ganzzahlige Menge zu teilen.
Die bandinternen Modulationselemente sind angeordnet, um einen bandinternen Modulationspfad zur Verfügung zu stellen, der folgendes umfasst: die Nachschlagetabelle 60, einen digitalen Addierer 61, der bei einem ersten Eingang dazu Daten aus der Nachschlagetabelle 60 gemäß einem ersten Adressenzeiger empfängt, den Mehrfach-Akkumulator-Sequenzgenerator 21, der Daten von dem digitalen Addierer 61 empfängt und eine Sequenz von Zahlen an den variablen Teiler 20 ausgibt, die den Divisor des variablen Teilers 20 und danach die restlichen Elemente in der PLL-Anordnung zwischen dem variablen Teiler 20 und dem VCO 10 steuern. Die Steuereinheit 90 gibt Kanalauswahldaten an einen zweiten Eingang des digitalen Addierers 61 aus. In dieser Weise stellen die Daten, die in den Sequenzgenerator eingegeben werden, das modulierte RF-Signal 110 in einem digitalen Format dar.
Die bandexternen Modulationselemente sind angeordnet, um einen bandexternen Modulationspfad zur Verfügung zu stellen, der die Nachschlagetabelle 60, den variablen DAC 70, der Daten aus der Nachschlagetabelle 60 empfängt und ein analoges Modulationssignal 170 ausgibt (das in einer analogen Weise das Modulationssignal darstellt, das dem Trägersignal zugeführt werden soll, um das modulierte RF-Signal 110 zu erzeugen) und den analogen Spannungsaddierer 41, der das Ausgangssignal des Tiefpassfilters 40 mit dem Ausgangssignal des variablen DAC 70 kombiniert, um ein VCO-Steuersignal 141 zu erzeugen (das die Frequenz des modulierten RF-Signals 110 steuert, das durch den VCO 10 ausgegeben wird), umfasst. Die zusätzlichen bandexternen Modulationselemente umfassen den ADC 80, der das VCO-Steuersignal 141 als ein Eingangssignal empfängt und eine digitale Dar stellung dieses Signals an die Steuereinheit 90 ausgibt. Die Steuereinheit 90 erzeugt ein DAC-Steuersignal 190, das die Verstärkung des DAC mit variabler Verstärkung 70 steuert. Die zusätzlichen bandexternen Modulationselemente sind als eine Selbstkalibrierungsschleife angeordnet.
Der Betrieb des oben beschriebenen Frequenzsynthesizers 1 der einzigen Abbildung wird nun unten beschrieben. Die Datenbitreihe 100, die übertragen werden soll (durch den Funksender, von dem der Frequenzsynthesizer geeignet ist einen Teil zu bilden), wird in die Nachschlagetabelle 60 eingegeben. Die Nachschlagetabelle 60 umfasst einen Speicher, der digitale Darstellungen von verschiedenen möglichen unterschiedlichen Kombinationen der eingegebenen Bitreihen speichert. Zum Beispiel kann sie 2⁴ Sequenzen speichern, die das optimale Modulationssignal zum Darstellen von Bitpaaren darstellen, die gegebene vorangehende und nachfolgende Bits aufweisen (z. B. kann die Sequenz 1 die Bits 00 darstellen, die ein vorangehendes Bit 0 und ein nachfolgendes Bit 0 aufweisen, während eine leicht verschiedene Sequenz (Sequenz 2) die Bits 00 darstellen würde, wenn ihr ein Bit 0 voranginge und wenn sie durch ein Bit 1 gefolgt würde). Die Nachschlagetabelle benötigt außerdem eine Steuerlogik zum Steuern mindestens eines Adressenzeigers zum Auswählen, welcher Speicherplatz (oder Plätze) zu jedem beliebigen Moment aus der Nachschlagetabelle ausgegeben wird (werden). Es ist zu beachten, dass in einer alternativen Ausführungsform die Nachschlagetabelle 60 durch ein Standarddigitalfilter, wie z. B, ein FIR, ersetzt werden kann.
Als ein Beispiel, in dem nur ein Adressenzeiger verwendet wird, kann der Speicherteil der Nachschlagetabelle 60 als eine Matrix von z. B. 2⁸ Speicherplätzen vorgesehen sein, die als 2⁴ Zeilen und 2⁴ Spalten angeordnet sind, wobei jeder Speicherplatz eine Mehrfachbitzahl speichert. Jede Zeile enthält eine einzelne Sequenz (Sequenz 1 – 16), wobei jede Sequenz eine Länge von 16 Mehrfachbitzahlen hat. Jeder Speicherplatz kann so vorgesehen sein, dass er eine 8 Bit-Adresse hat, wobei die 4 signifikantesten Bits die in Frage kommende Zeile adressieren und die 4 am wenigsten signifikanten Bits die Spalte adressieren. Da die Bits durch die Nachschlagetabelle 60 bei einer ersten Taktrate empfangen werden, können sie durch ein serielles Register passieren, von denen dann 4 Bits verwendet werden können, um die Zeilenadresse zu erzeugen (wobei die 4 in Frage kommenden Bits die 2 Bits, die durch das Modulationssignal dargestellt werden sollen und 1 Bit auf jeder Seite umfassen). 2 Perioden später (bezüglich der ersten Taktrate) wird eine neue Zeilenadresse erzeugt (in der die letzten 2 Bits jene sind, die die ersten 2 Bits des vorherigen Adressencodes bildeten). Inzwischen bewegt sich der Adressenzeiger entlang der adressierten Zeile bei einer zweiten Taktrate (die in diesem Beispiel 8 mal die erste Taktrate ist), um jede der Mehrfachbitzahlen auszugeben, die in der Sequenz enthalten sind, die in der adressierten Zeile sowohl zu dem digitalen Addierer 61 als auch dem DAC 70 gespeichert sind.
In einer bevorzugten Ausführungsform werden zwei getrennte Verbindungen von der Nachschlagetabelle 60 jeweils zu dem digitalen Addierer 61 und dem DAC 70 eingerichtet, wobei zwei getrennte Adressenzeiger in einer solchen Weise verwendet werden, dass es möglich ist, eine variable relative Verzögerung zwischen der Ausgabe aus der Nachschlage tabelle zu dem Addierer 61 und zu dem DAC 70 zur Verfügung zu stellen. Alternativ können ein oder mehrere getrennte variable Verzögerungselemente in einem oder beiden der Modulationspfade eingefügt werden, so wie z. B. gestapelte Register. Die Steuerung der variablen relativen Verzögerung zwischen den Modulationspfaden unterliegt vorzugsweise der Steuerung durch die Steuereinheit 90.
Zuerst wird der bandinterne Modulationspfad berücksichtigt, darin bilden die Mehrfachbitzahlen, die durch die Nachschlagetabelle ausgegeben werden, eine digitale Darstellung des Modulationssignals und werden zu einer digitalen Darstellung der Kanalfrequenz, die durch die Steuereinheit 90 ausgewählt wird, hinzugefügt. Das von dem Addierer 61 ausgegebene Signal 161 ist somit eine digitale Darstellung des modulierten RF-Signals, das durch den VCO 10 ausgegeben werden soll. Dieses Signal 161 wird dem Mehrfach-Akkumulatorsequenzgenerator 21 bei der zweiten Taktrate zugeführt, wo es in ein äquivalentes Signal 121 umgewandelt wird, das von dem Sequenzgenerator 21 ausgegeben wird. Das äquivalente Signal 121 hat eine kleinere Bitbreite als das Signal 161, wird jedoch bei einer dritten Taktrate ausgegeben, die höher ist als (oder mindestens gleich wie) die zweite Taktrate ist. Das äquivalente Signal 121 wird über den variablen Teiler 20 der PLL-Anordnung zugeführt, die arbeitet, um hochfrequente, bandexterne Komponenten des äquivalenten Signals 121 herauszufiltern. Die bandexternen Komponenten des äquivalenten Signals 121 umfassen, als ein Ergebnis der Rauschformgebungsmerkmale des Sequenzgenerators, zusammen mit beliebigen bandexternen Komponenten des Modulationssignals, sehr viel Rauschen.
Gleichzeitig werden entlang des bandexternen Modulationspfades die Mehrfachbitzahlen, die durch die Nachschlagetabelle ausgegeben werden (die eine digitale Darstellung des Modulationssignals darstellen), dem DAC 70 zugeführt, der ein analoges Signal 170 ausgibt, das das Modulationssignal darstellt. Dieses Signal wird dann, über den analogen Addierer 41, der nach dem Tiefpassfilter 40 angeordnet ist, der PLL-Anordnung zugeführt, so dass die bandexternen Frequenzkomponenten der Modulation durch das Tiefpassfilter 40 nicht entfernt werden (es ist zu beachten, dass diese Addiererfunktion in geeigneter Weise durch Verwenden zweier getrennter Abstimmports auf dem VCO realisiert werden kann). Die PLL-Anordnung arbeitet jedoch, um jede beliebige niederfrequente, bandinterne Komponente des analogen Signals 141, das dem VCO 10 als ein Ergebnis des "Schließens" der PLL-Anordnung zugeführt wird, zu entfernen.
Der Frequenzsynthesizer 1 umfasst zusätzlich eine Selbstkalibrierungsschleife, die den ADC 80, die Speichereinheit 90 und den DAC mit variabler Verstärkung 70 umfasst. Die Selbstkalibrierungsschleife ist im Besonderen wichtig, wo der Frequenzsynthesizer adaptiert ist, um über einen breiten Bereich von Kanalfrequenzen zu arbeiten; und im Besonderen, wo der VCO 10 in hohem Maße nicht-linear ist (hinsichtlich seiner Steuerflanke). Dies ist häufig in PLL-Anordnungen der Fall, weil es keinen Bedarf gibt, einen teuren linearen VCO für einen sehr guten bandinternen Betrieb des PLL zu verwenden. Die Selbstkalibrierungsschleife arbeitet dadurch, dass sie der Steuereinheit erlaubt, die Spannungsänderung zu messen, die erforderlich ist, um zu bewirken, dass der VCO 10 Nachbar- oder nachbarnahe Kanal-frequenzen in unterschiedlichen Bereichen in dem vollen Be triebsbereich des Frequenzsynthesizers erzeugt. Mit anderen Worten, es ist möglich, die Verstärkung des VCO 10, Kvco (f)=<f/<V, zu messen, wo f die Frequenz des Signals ist, das durch den VCO 10 ausgegeben wird, und v die Spannung ist, die dem VCO 10 zugeführt wird.
Informationen über Kvco bei unterschiedlichen Frequenzen in dem Bereich des VCO 10 können in geeigneter Weise in einer Nachschlagetabelle gespeichert und periodisch durch die Steuerung aktualisiert werden. Vorausgesetzt, Kvco ist für jeden beliebigen Kanal, bei dem der Frequenzsynthesizer 1 arbeiten kann, bekannt, ist es für die Steuereinheit 90 einfach sicherzustellen, dass die Verstärkung des DAC 70 so ist, dass ein Wert, der durch die Nachschlagetabelle 60 ausgegeben wird, derselben Frequenzabweichung, für sowohl den bandinternen als auch den bandexternen Modulationspfad, entspricht. Dies ist so, weil der VCO für die kleinen Schwankungen, die mit dem Modulationssignal verknüpft sind, annähernd linear ist, im Gegensatz zu den großen Schwankungen, die durch ein Bewegen zwischen weit voneinander getrennten Kanälen verursacht werden.

Claims

Direktmodulations-Mehrfachakkumulator-Bruchzahl-N-Frequenzsynthesizer (1) zum Erzeugen eines Trägersignals (150), das durch ein Modulationssignal moduliert wird, wobei der Frequenzsynthesizer einen spannungsgesteuerten Oszillator, VCO (10), umfasst, der einen Abstimmport zum Steuern der Frequenz des Signals (110), das durch den VCO (10) ausgegeben wird, einen variablen Teiler (20) und einen Mehrfachakkumulator-Sequenzgenerator (21) zum Steuern des variablen Teilers, einen Referenzsignalgenerator (50), einen Phasendetektor (30) und ein Tiefpassfilter (40) aufweist, wobei diese Elemente angeordnet sind, um eine Phase-Locked-Loop-Anordnung zu bilden, deren direkt moduliertes Ausgangssignal (110) an dem Ausgang des VCO (10) abgenommen wird, in dem eine bandinterne Modulation durch Variieren des variablen Teilers (20) durchgeführt wird und eine bandexterne Modulation durch ein direktes Zuführen des Modulationssignals an den VCO-Abstimmport (41) durchgeführt wird, dadurch gekennzeichnet, dass das Modulationssignal als ein digitales Signal sowohl dem Sequenzgenerator (21) als auch einem Digital-Analog-Wandler, DAC (70), zur Verfügung gestellt wird, dessen Ausgangssignal (170) mit dem Ausgangssignal des Tiefpassfilters (40) kombiniert wird, bevor es dem VCO (10) zugeführt wird, wobei der Synthesizer weiter Verzögerungsmittel zum Variieren der relativen Verzögerung des Modulationssignals entlang eines bandexternen Pfades verglichen mit einem bandinternen Modulationspfad umfasst.
Frequenzsynthesizer, wie in Anspruch 1 beansprucht, wobei der DAC (70) eine variable Verstärkung hat, die vorzugsweise mit Hilfe eines geeigneten Steuersignals (190) steuerbar ist.
Frequenzsynthesizer nach Anspruch 1 oder 2, wobei das digitale Modulationssignal durch eine Nachschlagetabelle (60) zur Verfügung gestellt wird, in die eine Bitreihe (100) eingegeben wird.
Frequenzsynthesizer, wie in einem beliebigen der vorhergehenden Ansprüche beansprucht, wobei die Verzögerungsmittel einen ersten Adressenzeiger zum Ausgeben von Daten aus der Nachschlagetabelle (60) entlang dem bandexternen Modulationspfad, einen zweiten Adressenzeiger zum Ausgeben von Daten aus der Nachschlagetabelle (60) entlang dem bandinternen Modulationspfad und Steuermittel zum Steuern der relativen Verzögerung zwischen dem ersten und zweiten Adressenzeiger, die dieselben Daten aus der Nachschlagetabelle ausgeben, umfassen.
Frequenzsynthesizer, wie in einem beliebigen der vorhergehenden Ansprüche beansprucht, wobei die Verzögerungsmittel eine Mehrzahl gestapelter Register umfassen.
Frequenzsynthesizer, wie in einem beliebigen der vorhergehenden Ansprüche beansprucht, der weiter einen Analog-Digital-Wandler, ADC (80), umfasst, der zwischen den Eingang in den VCO (10) und eine digitalen Steuereinheit (90) geschaltet ist, wobei die Verstärkung des VCO als eine Funktion der Betriebsfrequenz des VCO berechnet werden kann.
Frequenzsynthesizer, wie in Anspruch 6 beansprucht, der weiter Verstärkungssteuermittel zum Variieren der Amplitude des dem VCO (10) zugeführten Signals zum Durchführen der bandexternen Modulation umfasst.
Frequenzsynthesizer, wie in Anspruch 7 beansprucht, wobei die Verstärkungssteuermittel den DAC (70) umfassen, wobei die Verstärkung des DAC durch die digitale Steuereinheit (90) gesteuert wird.