JP6354932B2 - 発振回路、発振器、電子機器および移動体 - Google Patents
発振回路、発振器、電子機器および移動体 Download PDFInfo
- Publication number
- JP6354932B2 JP6354932B2 JP2013215623A JP2013215623A JP6354932B2 JP 6354932 B2 JP6354932 B2 JP 6354932B2 JP 2013215623 A JP2013215623 A JP 2013215623A JP 2013215623 A JP2013215623 A JP 2013215623A JP 6354932 B2 JP6354932 B2 JP 6354932B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation circuit
- register
- setting data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 201
- 238000004891 communication Methods 0.000 claims description 58
- 238000012546 transfer Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 24
- 239000013078 crystal Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 8
- 230000033001 locomotion Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- 102220467216 Receptor tyrosine-protein kinase erbB-3_S20Y_mutation Human genes 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QLNWXBAGRTUKKI-UHFFFAOYSA-N metacetamol Chemical compound CC(=O)NC1=CC=CC(O)=C1 QLNWXBAGRTUKKI-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 102220064253 rs779277447 Human genes 0.000 description 1
- 102220082690 rs863224215 Human genes 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
由で設定することで出力周波数を調整する。特許文献3の発振器は、使用範囲に応じて可変幅を設定し、その可変幅の中で、特許文献1および特許文献2の発明と比べて高精度な周波数の設定が可能である。しかし、例えば電源投入時に周波数調整が実行されることを想定しており(特許文献3の0029段落)連続的な周波数変更が困難である。例えば、公称周波数に対する比率を記憶する第2のレジスターは、高精度に周波数の設定を行う要請に応えるため3つのアドレスに分割されており(特許文献3の図4)、周波数を変更するためには、3つのアドレスすべての情報を書き換える必要があるため、変調帯域を低くする要因となる。
本適用例に係る発振回路は、発振素子を発振させて発振信号を生成する発振回路であって、前記発振信号の周波数を設定する周波数設定データと、前記周波数設定データに基づいて前記発振信号の周波数を変更するタイミングを与える周波数変更データと、をシリアル転送によって受け取る通信部と、前記通信部が受け取った前記周波数設定データ、前記周波数変更データが記憶されるレジスターと、を含み、前記周波数設定データが記憶されるレジスターのアドレスと、前記周波数変更データが記憶されるレジスターのアドレスとが、連続している。
本適用例に係る発振回路は、発振素子を発振させて発振信号を生成する発振回路であって、前記発振信号の周波数を設定する周波数設定データを、シリアル転送によって受け取る通信部と、前記通信部が受け取った前記周波数設定データを、前記シリアル転送の転送単位で分割して記憶するレジスターと、を含み、前記周波数設定データが記憶されるレジスターのうち、所定のアドレスのレジスターへ前記周波数設定データが書き込まれることによって、前記周波数設定データに基づいて前記発振信号の周波数が変更される。
調整可能である。例えば、周波数変更データが記憶されるレジスターのうちアドレスが最も大きいものを上記の所定のアドレスとすれば、本適用例に係る発振回路がI2Cのスレーブである場合、アドレスの自動インクリメントによって、全ての周波数設定データが書き込まれてから出力周波数が変更されることになる。そのため、周波数変更データの一部が変更された状態で意図しない周波数の発振信号が出力されるという問題も生じない。また、デジタル信号を用いており、周波数設定データのビット長を調整することで高精度な出力周波数の調整が可能である。そして、出力周波数の変更のタイミングを指示する専用のデータを転送する必要がないので、発振信号の周波数を設定するのに受け取るデータを減らすことができ、変調帯域を高めることができる。
上記適用例に係る発振回路において、前記通信部は、第1設定データおよび第2設定データを含む前記周波数設定データを受け取り、前記発振信号の変更前の周波数と変更後の周波数との差が、前記第1設定データと前記第2設定データとを乗じた値で与えられてもよい。
上記適用例に係る発振回路において、前記通信部は、第1設定データおよび第2設定データを含む前記周波数設定データを受け取り、前記発振信号の変更前の周波数と変更後の周波数との差が、前記第1設定データと前記第2設定データとを乗じた値で与えられ、前記所定のアドレスのレジスターは、前記第1設定データが記憶されるレジスターであってもよい。
上記適用例に係る発振回路において、前記第2設定データは、前記第1設定データのシフト量を定めるデータであってもよい。
本適用例に係る発振器は、前記適用例に係る発振回路と、前記発振素子と、を含む。
本適用例に係る電子機器は、前記適用例に係る発振回路、または前記適用例に係る発振器を含む。
本適用例に係る移動体は、前記適用例に係る発振回路、または前記適用例に係る発振器を含む。
1.1.第1実施形態
1.1.1.全体構成について
図1は、第1実施形態の発振回路12を含む発振器200のブロック図である。発振回路12は、発振素子を発振させて発振信号124を生成する発振部220と、発振部220から発振信号124を受け取って所定の出力形式に変換して出力する出力部221と、外部とのシリアル通信を行う通信部222と、シリアル通信によって外部から更新可能なレジスターを含む記憶部223と、を含む。
rystal oscillator:温度補償型発振器)、VCXO(voltage-controlled crystal oscillator:電圧制御型発振器)、OCXO(oven-controlled crystal oscillator:恒温型発振器)といった圧電発振器(水晶発振器等)や、SAW発振器、シリコン発振器、原子発振器等が挙げられる。本実施形態の発振回路12は、SPXOの一部を構成するとして説明する。ここで、発振器200と発振回路12の構成要素の違いは水晶振動子26だけであり、発振回路12と水晶振動子26とを備えたものが発振器200である。以下では特に断ることなく、発振器200についての説明をもって、発振回路12の説明とすることがある。
発振部220は、水晶振動子26を発振させて基発振信号122(発振信号124の基となる信号)を生成するメイン回路部と、フラクショナルN−PLL(図1のfpll)と、デルタシグマ変調器1220と、フラクショナルN−PLLから受け取った信号を分周して発振信号124として出力する出力分周器ODを含む。
る。CP1212は、UP信号、DOWN信号に応じた値の電流を出力する。LPF1213は、その電流から高周波雑音成分を取り除き、電圧に変換する事でVCO1214を制御する。VCO1214はLPF1213から出力される制御用電圧に応じて出力周波数を変化させる。分周器1215はVCO1214の出力信号を分周してPFD1211へ帰還信号として出力する。
上記のように、発振信号124の周波数FOは、式(2)のパラメーターであるNINT、NFRAC、ODIVによって変化させることができる。このことは、発振回路12で様々な周波数の発振信号124を生成することを可能にし、ユーザーにとって使い勝手のよい発振回路12を提供する。ここで、端子の数を大きく増加させることなく、これらのパラメーターを更新するために、本実施形態の発振回路12ではシリアルインターフェースの方式として2線式のシリアル通信であるI2Cを用いる。発振回路12は、I2Cを用いた通信で、1つのスレーブとして扱われる。
から出力するデータをシリアルデータに変換する。図1のように、通信部222は式(2)のパラメーターを受け取ると、記憶部223に出力し、レジスターの値を更新する。記憶部223には、NINT、NFRAC、ODIVのそれぞれを記憶するレジスターU_NINT、U_NFRAC、U_ODIVが含まれている。なお、上記のパラメーターのNINT、NFRAC、ODIVは、本発明の周波数設定データに対応する。
発振回路12が、例えば網同期を構成する装置に用いられる場合、高精度に周波数が連続的に指定できるのと同時に、その変調帯域を高める必要がある。例えば、必要とされる変調帯域が4kHzの場合、1秒間に4000回、出力周波数を調整する必要がある。I
2CのシリアルクロックSCLは、例えば400kHzであるから、周波数の設定(周波数の変更)に必要なパラメーターの転送量を減らして変調帯域を高める必要がある。
、シリアルデータSDAをローレベルからハイレベルに遷移させる状態である。
一方、図2は本実施形態の発振回路12のレジスターマップを示す図である。なお、図18と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12のレジスターマップは、比較例とは異なり、レジスターNEWFが割り当てられている“SysCtrl”のアドレスが15である。つまり、レジスターNEWFは、レジスターU_NFRACと連続してマッピングされている。
ACといったパラメーターを用いて出力周波数を高精度に調整でき、かつ出力周波数の変更のタイミングをNEWFによって調整可能であり、NEWFを上記のパラメーターと連続するアドレスとすることでデータの転送量を少なくして、変調帯域を高めることができる。
図4は、第2実施形態の発振回路12を含む発振器200のブロック図である。図1と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12は、第1実施形態の発振回路12と異なり、出力周波数の変更のタイミングをNEWFによらずに調整するので、記憶部223はレジスターNEWFを含まない。また、マスターはNEWFを送信する必要がないため、第1実施形態の発振回路12よりもデータの転送量をさらに少なくできる。よって、本実施形態の発振回路12では変調帯域をさらに高めることができる。
出力する必要はなく、一部だけを出力してもよい。また、データ(Freq00)〜データ(Freq03)を出力することなく、データ(Freq04)だけを出力してもよい。
図7は、第3実施形態の発振回路12を含む発振器200のブロック図である。図1、図4と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12は、第1実施形態、第2実施形態の発振回路12と異なり、マスターは、現在の出力周波数との差を与えるパラメーターであるCOEFとADSUBを指定する。そして、本実施形態の発振回路12は演算部224を含み、演算部224がCOEFとADSUBから、新たな周波数を定めるパラメーター(NINT、NFRAC、ODIV)を計算して出力する。よって、マスターは、周波数設定データとしては、COEFおよびADSUBの少なくとも一方を出力すればよいため、第1実施形態、第2実施形態の発振回路12よりもデータの転送量をさらに少なくできる。よって、本実施形態の発振回路12では変調帯域をさらに高めることができる。
算部230は、レジスターCOEF、ADSUBの値を乗じて、新しい出力周波数と現在の出力周波数との差(以下、差分値とする)を計算する。ここで、本実施形態のCOEFは2のべき乗の指数部の値であって、ADSUBのシフト量を定める。よって、乗算部230は乗算器であってもよいが、COEFを2のべき乗の指数に限定すれば、ビットシフターで実現可能である。このとき、乗算器を用いる場合と比べて、乗算部230の回路規模の増大を抑えることができ、小型の発振回路12を実現できる。
図10は、第4実施形態の発振回路12を含む発振器200のブロック図である。図1、図4、図7と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12は、第3実施形態の発振回路12と異なり、出力周波数の変更のタイミングをNEWFによらずに調整するので、記憶部223はレジスターNEWFを含まない。また、マスターはNEWFを送信する必要がないため、第3実施形態の発振回路12よりもデータの転送量をさらに少なくできる。よって、本実施形態の発振回路12では変調帯域をさらに高めることができる。
れ、これらを反映した出力周波数が得られる。
本実施形態の電子機器300について、図13〜図16を用いて説明する。なお、図1〜図12、図18、図19と同じ要素については同じ番号、符号を付しており説明を省略する。
を起動時、電源復旧時等に読み込む処理を行ってもよい。
値)との差(差分値)を算出する(S110)。
本実施形態の移動体400について、図17を用いて説明する。図17は、本実施形態の移動体400の一例を示す図(上面図)である。図17に示す移動体400は、発振回路410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420、430、440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体400は、図17の構成要素(各部)の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
本発明は、上記の実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
水晶振動子、28 帰還抵抗、43 容量素子、44 容量素子、122 基発振信号、124 発振信号、200 発振器、220 発振部、221 出力部、222 通信部、223 記憶部、224 演算部、230 乗算部、231 加算部、232 パラメーター計算部、300 電子機器、300A ジッタクリーナー、320 CPU、330 操作部、340 ROM、350 RAM、360 通信部、370 表示部、380 音出力部、400 移動体、410 発振回路、420 コントローラー、430
コントローラー、440 コントローラー、450 バッテリー、460 バックアップ用バッテリー、1211 PFD、1212 CP、1213 LPF、1214 VCO、1215 分周器、1220 デルタシグマ変調器、GND 接地電圧、OBUF
出力バッファー、OD 出力分周器、OUTN 反転出力信号、OUTP 非反転出力信号、SCL シリアルクロック、SDA シリアルデータ、T1〜T8 端子、VC 電圧制御信号、VCC 電源電圧
Claims (8)
- 発振素子を発振させて発振信号を生成する発振回路であって、
前記発振信号の周波数を設定する周波数設定データと、前記周波数設定データに基づいて前記発振信号の周波数を変更するタイミングを与える周波数変更データと、をシリアル転送によって受け取る通信部と、
前記通信部が受け取った前記周波数設定データ、前記周波数変更データが記憶される第1のレジスターと、
前記第1のレジスターに記憶された前記周波数変更データの値に応じて、前記第1のレジスターから前記周波数設定データを受け取る第2のレジスターと、を含み、
前記第1のレジスターにおいて、前記周波数設定データが記憶されるレジスターのアドレスと、前記周波数変更データが記憶されるレジスターのアドレスとが、連続している発振回路。 - 発振素子を発振させて発振信号を生成する発振回路であって、
前記発振信号の周波数を設定する周波数設定データを、シリアル転送によって受け取る通信部と、
前記通信部が受け取った前記周波数設定データを、前記シリアル転送の転送単位で分割して記憶するレジスターと、を含み、
前記周波数設定データが記憶されるレジスターのうち、最後のアドレスのレジスターへ前記周波数設定データが書き込まれることによって、前記周波数設定データに基づいて前記発振信号の周波数が変更される発振回路。 - 前記通信部は、
第1設定データおよび第2設定データを含む前記周波数設定データを受け取り、
前記発振信号の変更前の周波数と変更後の周波数との差が、前記第1設定データと前記第2設定データとを乗じた値で与えられる請求項1に記載の発振回路。 - 前記通信部は、
第1設定データおよび第2設定データを含む前記周波数設定データを受け取り、
前記発振信号の変更前の周波数と変更後の周波数との差が、前記第1設定データと前記第2設定データとを乗じた値で与えられ、
前記最後のアドレスのレジスターは、前記第1設定データが記憶されるレジスターである請求項2に記載の発振回路。 - 前記第2設定データは、
前記第1設定データのシフト量を定めるデータである請求項3または4に記載の発振回路。 - 請求項1から5のいずれか1項に記載の発振回路と、
前記発振素子と、
を含む発振器。 - 請求項1から5のいずれか1項に記載の発振回路、または請求項6に記載の発振器
を含む電子機器。 - 請求項1から5のいずれか1項に記載の発振回路、または請求項6に記載の発振器
を含む移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215623A JP6354932B2 (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
US14/514,816 US9503108B2 (en) | 2013-10-16 | 2014-10-15 | Oscillation circuit, oscillator, electronic device, and moving object |
CN201410545296.5A CN104579328B (zh) | 2013-10-16 | 2014-10-15 | 振荡电路、振荡器、电子设备以及移动体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215623A JP6354932B2 (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015080071A JP2015080071A (ja) | 2015-04-23 |
JP6354932B2 true JP6354932B2 (ja) | 2018-07-11 |
Family
ID=52809176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215623A Active JP6354932B2 (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9503108B2 (ja) |
JP (1) | JP6354932B2 (ja) |
CN (1) | CN104579328B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092698A (ja) * | 2015-11-10 | 2017-05-25 | セイコーエプソン株式会社 | 発振器、電子機器、及び、移動体 |
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
DE102016120326A1 (de) * | 2016-10-25 | 2018-04-26 | Endress+Hauser SE+Co. KG | Verfahren zur Zustandsüberwachung eines elektromechanischen Resonators |
US11160443B2 (en) * | 2017-03-30 | 2021-11-02 | Hoya Corporation | Electronic endoscope device for changing observation image brightness |
CN108011661B (zh) * | 2017-11-29 | 2020-01-14 | 清华大学 | 一种卫星网络路由震荡抑制方法和系统 |
JP2022103739A (ja) * | 2020-12-28 | 2022-07-08 | セイコーエプソン株式会社 | 回路装置及び発振器 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3526363A1 (de) * | 1985-07-19 | 1987-01-22 | Siemens Ag | Verfahren zum herstellen eines einstellbaren frequenzgenerators |
US5142247A (en) * | 1991-08-06 | 1992-08-25 | Compaq Computer Corporation | Multiple frequency phase-locked loop clock generator with stable transitions between frequencies |
US5160900A (en) * | 1992-01-21 | 1992-11-03 | Nokia Mobile Phones Ltd. | Method to speed up the training of a shift oscillator in a frequency synthesizer |
JPH05284021A (ja) | 1992-04-06 | 1993-10-29 | Sony Corp | 周波数シンセサイザ |
JP2953992B2 (ja) * | 1995-06-02 | 1999-09-27 | 埼玉日本電気株式会社 | Pll回路 |
JP2842847B2 (ja) * | 1995-07-18 | 1999-01-06 | 山形日本電気株式会社 | Pllシンセサイザ回路 |
US5748047A (en) * | 1996-08-15 | 1998-05-05 | Northrop Grumman Corporation | Microwave frequency generator and method of generating a desired microwave frequency signal |
WO1998031104A1 (fr) * | 1997-01-09 | 1998-07-16 | Seiko Epson Corporation | Oscillateur a boucle a verrouillage de phase et son procede de fabrication |
US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
DE69826835T2 (de) * | 1998-05-29 | 2006-02-23 | Motorola Semiconducteurs S.A. | Frequenzsynthetisierer |
JP2001187455A (ja) * | 1998-11-02 | 2001-07-10 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
JP2000242553A (ja) * | 1999-02-19 | 2000-09-08 | Kenwood Corp | データ転送方法 |
US6292507B1 (en) * | 1999-09-01 | 2001-09-18 | Lexmark International, Inc. | Method and apparatus for compensating a spread spectrum clock generator |
JP2003158453A (ja) | 2001-11-20 | 2003-05-30 | Sharp Corp | ローカル信号発生回路 |
JP2006005489A (ja) | 2004-06-15 | 2006-01-05 | Sharp Corp | Pll回路および高周波受信装置 |
JP2006015700A (ja) * | 2004-07-05 | 2006-01-19 | Canon Inc | 画像形成装置及びその制御方法 |
JP2007124478A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Pll回路 |
JP4718566B2 (ja) * | 2006-02-07 | 2011-07-06 | 三菱電機株式会社 | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
JP4879765B2 (ja) * | 2007-01-29 | 2012-02-22 | パナソニック株式会社 | I2cバス制御回路 |
US7755527B2 (en) | 2008-01-16 | 2010-07-13 | Microchip Technology Incorporated | Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory |
JP5863395B2 (ja) * | 2011-11-02 | 2016-02-16 | 日本電波工業株式会社 | 発振器 |
JP6206006B2 (ja) * | 2013-08-30 | 2017-10-04 | 京セラドキュメントソリューションズ株式会社 | データ処理装置及び画像形成装置 |
-
2013
- 2013-10-16 JP JP2013215623A patent/JP6354932B2/ja active Active
-
2014
- 2014-10-15 US US14/514,816 patent/US9503108B2/en active Active
- 2014-10-15 CN CN201410545296.5A patent/CN104579328B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20150102860A1 (en) | 2015-04-16 |
JP2015080071A (ja) | 2015-04-23 |
CN104579328A (zh) | 2015-04-29 |
US9503108B2 (en) | 2016-11-22 |
CN104579328B (zh) | 2019-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6354932B2 (ja) | 発振回路、発振器、電子機器および移動体 | |
JP6750320B2 (ja) | 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
CN105429639B (zh) | 分数n分频pll电路、振荡器、电子设备以及移动体 | |
US10268164B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
CN107306132B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
US10305496B2 (en) | Circuit device, physical quantity measurement apparatus, electronic apparatus, and vehicle | |
US10908558B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
US10222759B2 (en) | Integrated circuit device, electronic apparatus, and vehicle | |
JP2015128220A (ja) | 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法 | |
JP2017199948A (ja) | 回路装置、発振器、電子機器及び移動体 | |
US10686457B2 (en) | Circuit device, oscillator, electronic apparatus and vehicle | |
JP2017199946A (ja) | 回路装置、発振器、電子機器及び移動体 | |
US9628096B2 (en) | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit | |
JP2018137512A (ja) | 回路装置、発振器、電子機器、移動体及び発振器の製造方法 | |
JP6414382B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
CN104579171B (zh) | 振荡电路、振荡器、电子设备以及移动体 | |
JP6217904B2 (ja) | 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法 | |
JP2016134735A (ja) | 発振器、電子機器及び移動体 | |
RU150424U1 (ru) | Термокомпенсированный кварцевый генератор для синхронизации систем радиосвязи | |
JP6778715B2 (ja) | 発振回路、発振器、電子機器および移動体 | |
JP2002135116A (ja) | Pll回路と分周方法 | |
JP6736871B2 (ja) | 回路装置、発振器、電子機器及び移動体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6354932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |