CN104579171B - 振荡电路、振荡器、电子设备以及移动体 - Google Patents

振荡电路、振荡器、电子设备以及移动体 Download PDF

Info

Publication number
CN104579171B
CN104579171B CN201410545133.7A CN201410545133A CN104579171B CN 104579171 B CN104579171 B CN 104579171B CN 201410545133 A CN201410545133 A CN 201410545133A CN 104579171 B CN104579171 B CN 104579171B
Authority
CN
China
Prior art keywords
output
signal
oscillation
oscillator
oscillation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410545133.7A
Other languages
English (en)
Other versions
CN104579171A (zh
Inventor
鸟海裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104579171A publication Critical patent/CN104579171A/zh
Application granted granted Critical
Publication of CN104579171B publication Critical patent/CN104579171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供振荡电路、振荡器、电子设备以及移动体，无需利用开关进行排他的切换控制就能够实现输出使能的控制、至少具备串行接口以及输出使能功能。振荡电路使振荡元件进行振荡来生成振荡信号，该振荡电路具备第1端子，该第1端子被输入对至少包含频率在内的振荡信号的特性进行控制的特性控制数据，并且被输入对振荡信号的输出进行控制的第1输出控制信号的控制数据。

Description

振荡电路、振荡器、电子设备以及移动体
技术领域
本发明涉及振荡电路、振荡器、电子设备以及移动体。
背景技术
近年来，有时采用具备串行接口的振荡器。在这样的振荡器中，可实现这样的使用方法：利用从串行接口输入的信号来操作振荡器内的寄存器，从而变更例如PLL(phaselocked loop：锁相环路)的倍增数设定等而改变输出频率。
在这样的振荡器中需要串行接口用的端子，但一般要求振荡器是小型的。例如，在专利文献1的发明中，利用进行切换，来兼用石英振子的检查端子和振荡器的功能端子，从而实现小型化。这里，在专利文献1的发明的实施方式中，功能端子是备用端子，该端子是功能与输出使能端子相同、逻辑相反的端子。
专利文献1：日本特开2009-201097号公报
但是，在专利文献1的发明中，为了切换兼用端子，需要进行开关的控制。即，需要从振荡器的外部施加用于控制开关的信号，所以必须准备用于开关控制的电路及布线，从而具有切换的处理变得冗长、用于控制振荡器的布线增加等的问题。
发明内容
本发明是鉴于以上的情况而完成的，根据本发明的几个方式，可提供不用进行开关的排他切换控制就能实现输出使能的控制(是否输出振荡信号的控制)的、至少具有串行接口以及输出使能功能的振荡电路、振荡器、电子设备以及移动体。
本发明是为了解决上述课题的至少一部分而完成的，可作为以下的方式或应用例进行实现。
[应用例1]
本应用例的振荡电路是使振荡元件进行振荡来生成振荡信号，该振荡电路具备第1端子，该第1端子被输入对至少包含频率在内的所述振荡信号的特性进行控制的特性控制数据，并且被输入对所述振荡信号的输出进行控制的第1输出控制信号的控制数据。
这里，特性控制数据是用于控制振荡信号的特性的数据。振荡信号的特性以频率为代表，例如还包含振幅、波形等。在例如包含PLL的情况下，本应用例的振荡电路利用特性控制数据来变更反馈环路的分频器的分频比、VCO(Voltage-Controlled Oscillator：压控振荡器)的变换增益等，由此能够控制振荡信号的特性。
本应用例的振荡电路将特性控制数据通过串行数据输入到第1端子，所以与输入并行数据的情况相比能够减少端子数。本应用例的振荡电路还将第1输出控制信号的控制数据与特性控制数据同样地输入到第1端子。此时，无需利用开关进行排他的切换控制，可根据第1输出控制信号的控制数据来实现输出使能的控制(输出或停止振荡信号的控制)。因此，不需要用于开关控制的电路或布线，也不会产生切换的处理变得冗长、用于控制振荡器的布线增加的问题。
另外，本应用例的振荡电路可利用相同的串行数据来接收特性控制数据和第1输出控制信号的控制数据，集中到同一通信部的处理中。因此，本应用例的振荡电路能够容易地关联基于特性控制数据的振荡信号的特性变更和基于第1输出控制信号的振荡信号的输出定时的前后关系。
[应用例2]
在上述应用例的振荡电路中，具备第2端子，该第2端子被输入对所述振荡信号的输出进行控制的第2输出控制信号。
根据本应用例的振荡电路，具有第2端子，可从第2端子接收对振荡信号的输出进行控制的第2输出控制信号。此时，来自第2端子的第2输出控制信号可与第1输出控制信号同样地实现输出使能的控制。在利用第1输出控制信号实现输出使能的控制时和利用第2输出控制信号实现输出使能的控制时，从在振荡电路的外部指示控制开始到输出振荡信号(或者停止输出)为止的时间有时是不同的。
由此，根据本应用例的振荡电路，可区分使用第1输出控制信号和第2输出控制信号，从而还能够选择输出振荡信号(或者停止输出)之前的时间。例如，在更新了特性控制数据时，如果利用第1输出控制信号，至少在特性控制数据的更新结束之前无法输出振荡信号(或者停止振荡信号的输出)。但是，如果采用第2输出控制信号，无论是否更新了特性控制数据，都能够立刻输出振荡信号(或者停止振荡信号的输出)。
[应用例3]
在上述应用例的振荡电路中，包含存储部，该存储部存储所述特性控制数据以及所述第1输出控制信号的控制数据。
[应用例4]
在上述应用例的振荡电路中，根据存储在所述存储部中的所述特性控制数据以及所述第1输出控制信号的控制数据，控制所述振荡信号的特性以及所述振荡信号的输出。
根据本应用例的振荡电路，包含存储特性控制数据以及第1输出控制信号的控制数据的存储部(例如寄存器等)。另外，根据存储部的值来控制振荡信号的特性以及振荡信号的输出。因为将特性控制数据以及第1输出控制信号的控制数据集中为存储部的值，所以，例如可通过从振荡电路的外部参照存储部来掌握振荡信号的特性以及输出状态。因此，例如能够使控制本应用例的振荡电路的程序简化。
[应用例5]
在上述应用例的振荡电路中，包含：振荡部，其生成所述振荡信号；以及输出缓冲器，其从所述振荡部输入所述振荡信号，所述第1端子被输入指示所述振荡信号的输出停止的所述第1输出控制信号的控制数据，使来自所述输出缓冲器的输出停止，停止所述振荡信号的输出。
根据本应用例的振荡电路，基于第1输出控制信号的控制数据的指示内容来控制输出缓冲器。具体地说，第1端子被输入指示振荡信号的输出停止的第1输出控制信号的控制数据，使从输出缓冲器输出的信号停止，停止振荡信号的输出。此时，生成振荡信号的振荡部持续进行动作，所以当再次指示振荡信号的输出时，可迅速地重新开始振荡信号的输出。
[应用例6]
在上述应用例的振荡电路中，包含：振荡部，其生成所述振荡信号；以及输出缓冲器，其从所述振荡部输入所述振荡信号，所述第1端子被输入指示所述振荡信号的输出停止的所述第1输出控制信号的控制数据，使所述振荡部的动作停止，停止所述振荡信号的输出。
根据本应用例的振荡电路，基于第1输出控制信号的控制数据的指示内容来控制振荡部的动作。具体地说，第1端子被输入指示振荡信号的输出停止的第1输出控制信号的控制数据，例如，不对振荡部提供电源，由此使振荡部的动作停止，停止振荡信号的输出。在不输出振荡信号的情况下，使振荡部的动作停止，所以，能够降低功耗。
[应用例7]
在上述应用例的振荡电路中，该振荡电路具备输出所述振荡信号的多个输出端子，所述第1输出控制信号的控制数据是多位的值的数据，根据所述多位的值的各个值独立地控制来自所述多个输出端子的所述振荡信号的输出。
根据本应用例的振荡电路，第1输出控制信号的控制数据是串行数据，所以，能够与其数据大小无关地仅通过第1端子进行接收。由此，在包含输出振荡信号的多个输出端子的情况下，无需增加输入端子(例如上述第2端子)数，可利用第1输出控制信号的控制数据来独立地控制从多个输出端子输出振荡信号或者停止输出。此外，所谓输出振荡信号不仅仅是直接输出振荡信号，还包含进行规定的变换(例如变换为差动输出)后输出。所谓“多位的值”就是2位以上的值，“多位的值的各自的值”是各位的值。
[应用例8]
本应用例的振荡器包含上述应用例的振荡电路和上述振荡元件。
[应用例9]
本应用例的电子设备包含上述应用例的振荡电路或上述应用例的振荡器。
[应用例10]
本应用例的移动体包含上述应用例的振荡电路或上述应用例的振荡器。
根据本应用例的振荡器、电子设备、移动体，包含对第1端子输入特性控制数据以及第1输出控制信号的控制数据的振荡电路。因此，无需利用开关进行排他的切换控制，就能够基于第1输出控制信号的控制数据来实现输出使能的控制。另外，能够容易地关联基于特性控制数据的振荡信号的特性变更和基于第1输出控制信号的控制数据的振荡信号的输出时间的前后关系，能够使控制程序简化。
附图说明
图1是包含第1实施方式的振荡电路的振荡器的框图。
图2的(A)是包含现有例的振荡电路的振荡器的外观图，图2的(B)是包含第1实施方式的振荡电路的振荡器的外观图。
图3是包含第2实施方式的振荡电路的振荡器的框图。
图4的(A)是包含第2实施方式的振荡电路的振荡器的外观图，图4的(B)是包含第2实施方式的振荡电路的振荡器的其它外观图。
图5是包含第3实施方式的振荡电路的振荡器的框图。
图6是包含第3实施方式的振荡电路的振荡器的外观图。
图7的(A)、图7的(B)是可进行单线式串行通信时的振荡器的外观图。
图8是包含现有例的振荡电路的振荡器的框图。
图9是电子设备的功能框图。
图10是示出电子设备的外观的一例的图。
图11是示出移动体的一例的图。
图12是示出采用整数分频PLL的振荡电路的结构例的图。
标号说明
12振荡电路；24反相器；26石英振子；28反馈电阻；29振幅限制电阻；43振荡稳定化电容；44振荡稳定化电容；122基准振荡信号；124振荡信号；126内部信号；127内部信号；200振荡器；220振荡部；221输出控制部；222通信部；223存储部；300电子设备；320CPU；330操作部；340ROM；350RAM；360通信部；370显示部；380声音输出部；400移动体；410振荡电路；420控制器；430控制器；440控制器；450电池；460备用电池；1012振荡电路；1200振荡器；1211PFD；1212CP；1213LPF；1214VCO；1215分频器；1215A分频器；1220Δ-Σ调制器；a1 AND电路；a2 AND电路；GND接地电压；OBUF输出缓冲器；OBUF1输出缓冲器；OBUF2输出缓冲器；OD输出分频器；OE1第1输出控制信号；OE2第2输出控制信号；OEF输出使能信号；OEF1输出使能信号；OEF2输出使能信号；OUT单端输出；OUTN反相输出信号；OUTN1反相输出信号；OUTN2反相输出信号；OUTP同相输出信号；OUTP1同相输出信号；OUTP2同相输出信号；SCL串行时钟；SDA串行数据；T1～T9端子；VC控制电压；VCC电源电压；Vreg调节电压。
具体实施方式
以下，使用附图来详细说明本发明的优选实施方式。此外，以下说明的实施方式并分不当地限定权利要求记载的本发明的内容。另外，以下说明的全部结构并非是本发明的必须构成要件。
1.振荡电路、振荡器
1.1.第1实施方式
1.1.1.关于整体结构
图1是包含第1实施方式的振荡电路12的振荡器200的框图。振荡电路12包含：振荡部220，其使振荡元件进行振荡来生成振荡信号124；输出控制部221，其从振荡部220输入振荡信号124，变换为规定的输出形式而输出；通信部222，其从外部输入串行数据；以及存储部223，其包含能够通过所输入的串行数据从外部更新数据内容的寄存器。此外，存储部223只要能够从外部更新数据内容的部件即可，例如可以由EEPROM(Electrically ErasableProgrammable Read-Only Memory：电可擦可编程只读存储器)或闪存等可改写的各种公知的非易失性存储器构成，或者可构成为包含非易失性存储器和寄存器。
在本实施方式中，振荡元件可采用AT切的石英振子26，但不限于此，例如也可以采用SC切的石英振子、音叉型石英振子、SAW(Surface Acoustic Wave：表面声波)谐振器、其它压电振子或MEMS(Micro Electro Mechanical Systems：微机电系统)振子等。
振荡电路12构成振荡器200的一部分。作为振荡器，可举出TCXO(temperaturecompensated crystal oscillator：温度补偿型振荡器)、VCXO(voltage-controlledcrystal oscillator：压控型振荡器)、OCXO(oven-controlled crystal oscillator：恒温型振荡器)这样的压电振荡器(石英振荡器等)或SAW振荡器、硅振荡器、原子振荡器等。在本实施方式中说明振荡电路12构成尤其是作为不进行温度补偿等的石英振荡器的SPXO(Simple Packaged Crystal Oscillator：标准封装晶体振荡器)的一部分的情况。此时，振荡器200与振荡电路12的构成要素的差别仅仅是石英振子26，因此，以下，在没有特别声明的情况下，有时用振荡器200的说明来作为振荡电路12的说明。
如图1那样，振荡电路12进行了集成电路(Integrated Circuit：IC)化，可具备用于与石英振子26进行连接的端子T1、T2。这里，将端子T1侧的输入信号设为XI，将端子T2侧的输出信号设为XO。振荡电路12可具备用于对振荡信号124进行差动输出的端子T3、T4。这里，将端子T3侧的同相输出信号设为OUTP，将端子T4侧的反相输出信号设为OUTN。振荡电路12可具备分别用于提供电源电压VCC、接地电压GND的端子T5、T6。振荡电路12可具备双线式的串行接口的端子T7、T8。在本实施方式中，作为串行接口的方式，采用I2C(Inter-Integrated Circuit)，将端子T7侧的串行数据设为SDA，将端子T8侧的串行时钟设为SCL。另外，振荡电路12可具备用于接收第2输出控制信号OE2的端子T9，该第2输出控制信号控制是否对振荡信号124进行差动输出。
此外，振荡电路12也可包含石英振子26而一体化，构成封装后的振荡器200。此时，与石英振子26连接的端子T1、T2以外的端子T3～T9可直接用作振荡器200的端子。另外，也可采用例如SPI(Serial Peripheral Interface)这样的3线式串行接口，或者采用例如1-WIRE(注册商标)这样的单线式串行接口，而不是双线式的串行接口。另外，在本实施方式中，虽然对振荡信号124进行差动输出，但也可以是单端输出。
1.1.2.关于振荡部
振荡部220包含：主电路部，其使石英振子26进行振荡而生成基准振荡信号122(作为振荡信号124的基准的信号)；分数N-PLL(图1的fpll)；Δ-Σ调制器1220；以及输出分频器OD，其对从分数N-PLL接收的信号进行分频，作为振荡信号124进行输出。
主电路部是作为模拟反相放大器发挥功能的具备反馈电阻28的反相器24、振荡稳定化电容43、44、与振幅限制电阻29如图1那样连接而构成的。反相器24的输入侧、输出侧分别经由端子T1、T2与石英振子26连接，使石英振子26进行振荡来生成基准振荡信号122。
分数N-PLL(图1的fpll)通过切换对VCO1214的输出进行分频的分频器1215的分频比，来平均地实现作为整数NINT与NINT+1之间的小数的分频比。分数N-PLL包含PFD 1211(Phase Frequency Detector：相位频率比较器)、CP 1212(Charge Pump：电荷泵)、LPF1213(Low-pass filter：低通滤波器)、VCO 1214、分频器1215。另外，Δ-Σ调制器1220生成指示分频器1215的分频比的切换的信号。
PFD1211接收基准振荡信号122作为基准信号，检测与从分频器1215接收的反馈信号的相位差，根据相位差来输出UP信号、DOWN信号。CP 1212输出与UP信号、DOWN信号相应的值的电流。LPF 1213从该电流中去除高频噪声成分，变换为电压，由此控制VCO 1214。VCO1214根据从LPF 1213输出的控制用电压而使输出频率变化。分频器1215对VCO 1214的输出信号进行分频，作为反馈信号输出至PFD 1211。
Δ-Σ调制器1220通过分频比的设定来在时间上在NINT与NINT+1之间切换分频器1215的分频比。在设基准信号(基准振荡信号122)的频率为FREF、分频比的整数部分为NINT、分数部分(小数点以下的部分)为NFRAC/2m时，利用下式(1)表示VCO 1214的输出信号的频率FVCO。
Figure GDA0002510794460000081
此外，“m”是NFRAC的位数，NFRAC/2m为小于1的值。例如，NFRAC可以是24位(m＝24)的值。另外，NINT例如可以是6位的值。
另外，通过采用Δ-Σ调制器1220，能够非周期性地切换分频比，因此，具有不易产生作为与切换的周期相应的固有杂散的分数杂散(fractional spurious)的优点。此外，可使用采用了累加器的累加器型分数N-PLL，来代替Δ-Σ调制器1220。
输出分频器OD对从分数N-PLL接收的信号进行分频，作为振荡信号124进行输出。在设输出分频器OD的分频比为ODIV时，利用下式(2)表示振荡信号124的频率FO。
Figure GDA0002510794460000082
1.1.3.关于通信部以及存储部
如上所述，振荡信号124的频率FO可根据式(2)的参数NINT、NFRAC、ODIV进行变化。这样，能够在振荡电路12中生成各种频率的振荡信号124，能够提供方便用户使用的振荡电路12。这里，为了在不大幅增加端子数量的情况下更新这些参数，在本实施方式的振荡电路12中，串行接口的方式采用作为双线式串行通信的I2C。
通信部222并行地变换已接收的串行数据，另外，将从振荡电路12输出的数据变换为串行数据。如图1那样，通信部222在接收到式(2)的参数后，输出至存储部223，更新参数。在存储部223中包含分别存储NINT、NFRAC、ODIV的寄存器，通过更新该寄存器的值来更新参数。
例如，Δ-Σ调制器1220通过接收存储有NINT以及NFRAC的寄存器的值作为内部信号126，来掌握分频比的设定，在时间上在NINT与NINT+1之间切换分频器1215的分频比。另外，例如输出分频器OD接收存储有ODIV的寄存器的值作为内部信号127，对从分数N-PLL接收的信号进行分频来生成振荡信号124。
此外，作为振荡信号124的特性，除了频率FO以外，例如还可以举出振幅、波形等，存储部223可以在寄存器中存储能够变更这些特性的参数。例如，存储部223可包含存储规定VCO(Voltage-Controlled Oscillator：压控振荡器)的变换增益的参数的寄存器。这里，将串行数据SDA中的这种用于控制振荡信号124的特性的参数与后述的第1输出控制信号OE1的控制数据进行区分，称为特性控制数据。
1.1.4.关于输出控制部
输出控制部221利用输出缓冲器OBUF将振荡信号124变换为差动信号而进行输出。本实施方式的振荡电路12从端子T3输出同相输出信号OUTP，从端子T4输出反相输出信号OUTN。并且，利用输出使能信号OEF来控制是否输出同相输出信号OUTP以及反相输出信号OUTN。在本实施方式的振荡电路12中，当输出使能信号OEF为高电平(“1”)时，输出同相输出信号OUTP以及反相输出信号OUTN，当输出使能信号OEF为低电平(“0”)时，不输出同相输出信号OUTP以及反相输出信号OUTN。例如，在振荡信号124的振幅没有充分增大而不稳定的状态下，能够控制为使输出使能信号OEF成为“0”，不输出同相输出信号OUTP以及反相输出信号OUTN，即，停止同相输出信号OUTP以及反相输出信号OUTN的输出。
输出控制部221将接收第1输出控制信号OE1和第2输出控制信号OE2的OR电路的输出作为输出使能信号OEF。如图1那样，第2输出控制信号OE2是从端子T9(与本发明的第2端子对应)输入的信号。另一方面，第1输出控制信号OE1的控制数据是与特性控制数据同样地作为串行数据SDA从端子T7(与本发明的第1端子对应)输入并存储到存储部223的寄存器中的信号。在第1输出控制信号OE1以及第2输出控制信号OE2的至少一方是“1”时，输出使能信号OEF成为“1”，输出同相输出信号OUTP以及反相输出信号OUTN。
这里，说明现有例的振荡电路1012，以进行比较。图8是包含现有例的振荡电路1012的振荡器1200的框图。此外，对与图1相同的要素标注相同的标号并省略说明。
如图8那样，在现有例的振荡电路1012中，从端子T9输入的第2输出控制信号OE2经由缓冲器直接成为输出使能信号OEF。在振荡电路1012的外部，在使第2输出控制信号OE2例如从“0”变化到“1”时，立刻输出同相输出信号OUTP以及反相输出信号OUTN。即，能够进行延迟少的输出控制。
但是，在现有例的振荡电路1012中，输出使能信号OEF(即，第2输出控制信号OE2)和NINT、NFRAC、ODIV这些参数被设定为彼此没有关系。因此，例如，当更新NFRAC并希望输出基于所更新的NFRAC的频率的同相输出信号OUTP以及反相输出信号OUTN时，需要与NFRAC的更新对应地调整(延迟)使第2输出控制信号OE2从“0”变化到“1”的定时。这是因为，例如在同时进行NFRAC的更新和使第2输出控制信号OE2从“0”到“1”的变化的情况下，可能会输出基于更新前的NFRAC的频率的同相输出信号OUTP以及反相输出信号OUTN。但是，关于第2输出控制信号OE2和特性控制数据的输入的端子不同，可以料想到控制程序本身也是独立的。因此，一般情况下，很难使它们关联起来调整定时。另外，在不更新NINT、NFRAC、ODIV这些参数的情况下，也可以不延迟第2输出控制信号OE2变化的定时。因此，现有例的第2输出控制信号OE2的控制存在下这样的问题：需要始终掌握特性控制数据的更新状况，区分情况，从而控制变得复杂。
这里，再次参照图1，本实施方式的振荡电路12可利用第1输出控制信号OE1控制输出缓冲器OBUF。第1输出控制信号OE1的控制数据是与特性控制数据同样地作为串行数据SDA从端子T7输入并存储到存储部223的寄存器中的信号。因此，在本实施方式的振荡电路12中，可采用与特性控制数据相同的程序来变更第1输出控制信号OE1的控制数据的值。这样，能够容易地关联基于特性控制数据的振荡信号124的特性变更与基于第1输出控制信号OE1的控制数据的同相输出信号OUTP以及反相输出信号OUTN的输出定时的前后关系，解决现有例的振荡电路1012中的问题。另外，在利用特性控制数据对振荡信号124的特性进行变更时，因为振荡部220的动作不稳定，所以，例如可能使振荡信号124的振幅过大，或者同相输出信号OUTP以及反相输出信号OUTN引起异常振荡，导致频率大幅偏差。在本实施方式中，当利用特性控制数据对振荡信号124的特性进行变更时，在第1输出控制信号OE1的控制数据是“0”的情况下，使输出使能信号OEF成为“0”来使输出缓冲器OBUF的动作停止，由此停止同相输出信号OUTP以及反相输出信号OUTN的输出，然后，利用特性控制数据对振荡信号124的特性进行变更，所以，能够防止向例如与振荡器200连接的外部设备输出过大振幅的信号或频率偏差的信号，能够降低安装有振荡器200的电子设备的误动作，或者提高电子设备的可靠性。
此外，本实施方式的振荡电路12还可以基于第2输出控制信号OE2来输出同相输出信号OUTP以及反相输出信号OUTN。因此，在不更新NINT、NFRAC、ODIV这些参数时，本实施方式的振荡电路12通过使用第2输出控制信号OE2，能够立刻输出同相输出信号OUTP以及反相输出信号OUTN。
图2的(A)是包含现有例的振荡电路1012的振荡器1200的外观图。振荡器1200具有第1至第8的端子。对第1端子分配振荡电路1012的端子T9，输入第2输出控制信号OE2。第2端子是NC(Non Connection：无连接)引脚。对第3、第6端子分别分配振荡电路1012的端子T6、T5，分别被提供接地电压GND、电源电压VCC。对第4、第5端子分别分配振荡电路1012的端子T3、T4，分别输出同相输出信号OUTP、反相输出信号OUTN。对第7、第8端子分别分配振荡电路1012的端子T7、T8，分别用作I2C总线的串行数据SDA、串行时钟SCL。在振荡器1200中，需要从第1端子输入在振荡器1200的内部作为输出使能信号OEF使用的第2输出控制信号OE2。此外，振荡电路1012的端子T1、T2与石英振子26连接，封闭在振荡器1200的内部。
图2的(B)是包含本实施方式的振荡电路12的振荡器200的外观图。此外，对与图2的(A)相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与现有例的振荡电路1012不同，能够从与特性控制数据相同的端子T7输入第1输出控制信号OE1的控制数据，控制同相输出信号OUTP和反相输出信号OUTN的输出。
因此，根据需要使用第2输出控制信号OE2即可，也可以不使用。从而，通过在振荡电路12的内部对第2输出控制信号OE2进行上拉(或下拉)，能够如图2的(B)那样将第1端子(分配振荡电路12的端子T9)作为NC引脚。此时，不需要在安装振荡器200的基板上对第1端子进行布线，所以，与包含现有例的振荡电路1012的振荡器1200相比，能够实现方便用户使用的振荡器200。
如以上那样，本实施方式的振荡电路12以及包含振荡电路12的振荡器200具有串行接口，可基于作为向串行接口输入的串行数据的第1输出控制信号OE1的控制数据，控制同相输出信号OUTP以及反相输出信号OUTN的输出，不用进行开关的排他切换控制就能进行输出使能信号OEF的控制。此时，能够容易地关联基于作为向串行接口输入的串行数据的特性控制数据的振荡信号124的特性变更与基于第1输出控制信号OE1的控制数据的同相输出信号OUTP以及反相输出信号OUTN的输出定时的前后关系。另外，也可以将现有的分配第2输出控制信号OE2的端子作为NC引脚。
1.2.第2实施方式
图3是包含第2实施方式的振荡电路12的振荡器200的框图。对与图1相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第1实施方式的振荡电路12不同，利用第1输出控制信号OE1，控制使石英振子26进行振荡来生成基准振荡信号122的主电路部的动作。在图3中省略输出使能信号OEF(参照图1)的表述，本实施方式的振荡电路12的输出缓冲器OBUF是使能状态。此外，关于输出缓冲器OBUF，使能状态是输出同相输出信号OUTP以及反相输出信号OUTN的状态，禁能状态是不输出同相输出信号OUTP以及反相输出信号OUTN的状态。
本实施方式的振荡电路12在存储第1输出控制信号OE1的控制数据的存储部223的寄存器的值是“0”时，停止向作为放大器发挥功能的反相器24提供调节电压Vreg。此时，主电路部不使石英振子26进行振荡，不生成基准振荡信号122。因此，振荡电路12不输出同相输出信号OUTP以及反相输出信号OUTN。
这里，即使第1输出控制信号OE1的控制数据是“0”，第1实施方式的振荡电路12也不使主电路部停止。因此，在第1输出控制信号OE1的控制数据变化为“1”时，能够立刻输出同相输出信号OUTP以及反相输出信号OUTN，另一方面，在主电路部中始终消耗电力。本实施方式的振荡电路12在第1输出控制信号OE1的控制数据是“0”时使主电路部停止，所以，能够降低功耗。本实施方式的振荡电路12包含双输入的AND电路a1，该AND电路a1被输入基准振荡信号122和存储在寄存器中的第1输出控制信号OE1。PFD 1211接收AND电路a1的输出，作为基准信号。通过包含AND电路a1，即使在存储第1输出控制信号OE1的控制数据的存储部223的寄存器的值是“0”时，也能够防止PFD 1211的输入变得不稳定。另外，本实施方式的振荡电路12包含双输入的AND电路a2，该AND电路a2被输入振荡信号124和存储在寄存器中的第1输出控制信号OE1。输出缓冲器OBUF将AND电路a2的输出变换为差动输出。通过包含AND电路a2，即使在存储第1输出控制信号OE1的控制数据的存储部223的寄存器的值是“0”时，同相输出信号OUTP以及反相输出信号OUTN的值也是唯一确定的，所以，成为用户容易使用的振荡电路12。此外，作为其它实施方式，可一并使用第1输出控制信号OE1作为输出使能信号OEF。即，在第1输出控制信号OE1的控制数据是“0”时，停止主电路部，并且使输出缓冲器OBUF成为禁能状态。
另外，本实施方式的振荡电路12仅利用第1输出控制信号OE1进行同相输出信号OUTP以及反相输出信号OUTN的输出控制。即，与第1实施方式的振荡电路12不同，不采用第2输出控制信号OE2。因此，可省略第2输出控制信号OE2所需的端子(图1的端子T9)，通过减少端子数，能够实现尺寸小的振荡电路12。另外，也可以将对第2输出控制信号OE2分配的端子用于其它用途。
图4的(A)、图4的(B)是例示包含本实施方式的振荡电路12的振荡器200的外观的图。对与图1～图3相同的要素标注相同的标号并省略说明。图4的(A)是采用具有第1至第6的端子的6引脚封装的振荡器200的外观图。在包含第1实施方式的振荡电路12的振荡器200(参照图2的(B))中，采用8引脚的封装，但在本实施方式中，因为可省略对第2输出控制信号OE2分配的端子，所以，通过与图2的(B)的NC引脚一起省略，能够采用6引脚的封装。从而能够使振荡器200小型化，具有通过减少线接合的数量带来的可靠性提高和成本降低的效果。
另外，图4的(B)是采用具有第1至第8的端子的8引脚封装的振荡器200的外观图。在此例中，不是削减封装的引脚数，而是使电源强化。即，用于提供电源电压VCC、接地电压GND的端子不是2个，而是第1～第3以及第6这4个端子。例如，对第1端子以及第6端子提供电源电压VCC，使电源强化。这里，根据安装振荡器200的基板的布局选择性地使用这些端子。例如，能够实现这样的使用方法：为了避免长的布线，在某基板中选择第1端子(仅向第1端子)提供电源电压VCC、在其它基板中选择第6端子(仅向第6端子)提供电源电压VCC。即，图4的(B)的振荡器200能够选择使用电源的端子，因此方便用户使用。
如上所述，本实施方式的振荡电路12以及包含振荡电路12的振荡器200具有串行接口，可基于作为向串行接口输入的串行数据的第1输出控制信号OE1的控制数据，控制同相输出信号OUTP以及反相输出信号OUTN的输出，不用进行开关的排他切换控制就能进行输出使能信号OEF的控制。此时，能够容易地关联基于作为向串行接口输入的串行数据的特性控制数据的振荡信号124的特性变更与基于第1输出控制信号OE1的控制数据的同相输出信号OUTP以及反相输出信号OUTN的输出定时的前后关系。另外，因为不使用第2输出控制信号OE2，所以，如果省略其端子，则能够小型化，如果将该端子分配至其它用途，则能够提高性能和使用方便性。
1.3.第3实施方式
图5是包含第3实施方式的振荡电路12的振荡器200的框图。对与图1、图3相同的要素标注相同的标号并省略说明。本实施方式的振荡电路12与第1实施方式的振荡电路12不同，包含可独立控制的多个输出缓冲器OBUF1、OBUF2。此时，如现有例的振荡电路1012(参照图8)那样，当利用第2输出控制信号OE2独立地控制多个输出缓冲器OBUF1、OBUF2时，需要多个端子。但是，本实施方式的振荡电路12通过利用第1输出控制信号OE1的控制数据，不增加端子数也能够独立地控制多个输出缓冲器OBUF1、OBUF2。
如图5所示，输出控制部221包含输出缓冲器OBUF1以及输出缓冲器OBUF2。输出缓冲器OBUF1在输出使能信号OEF1是“1”的情况下输出同相输出信号OUTP1以及反相输出信号OUTN1，在输出使能信号OEF1是“0”的情况下不输出同相输出信号OUTP1以及反相输出信号OUTN1。另外，输出缓冲器OBUF2在输出使能信号OEF2是“1”的情况下输出同相输出信号OUTP2以及反相输出信号OUTN2，在输出使能信号OEF2是“0”的情况下不输出同相输出信号OUTP2以及反相输出信号OUTN2。
此外，在本实施方式中，输出缓冲器数是2个，但不限于此，例如，也可以是3个以上。另外，在本实施方式中，向多个输出缓冲器输入的信号是相同的，具体地说是来自振荡部220的振荡信号124，但也可以各自输入不同的信号。例如，作为其它实施方式的振荡电路12，还可以构成为包含生成向输出缓冲器OBUF1输入的信号的振荡部220和生成向输出缓冲器OBUF2输入的信号的其它振荡部220。
存储部223包含与多个输出使能信号对应的多位的寄存器。在本实施方式中，寄存器OE11所存储的值为输出使能信号OEF1，寄存器OE12所存储的值为输出使能信号OEF2。此时，寄存器OE11、寄存器OE12分别是1位，第1输出控制信号OE1是包含这2位的值(与本发明的多位的值对应)的信号。因为第1输出控制信号OE1的控制数据作为串行数据SDA从端子T7输入，所以即使包含多位的值，也不会增加振荡电路12的端子数。即，本实施方式的振荡电路12通过利用第1输出控制信号OE1的控制数据，不增加端子数也能够独立地控制多个输出缓冲器OBUF1、OBUF2。例如，第1输出控制信号OE1的控制数据包含2位的值“01”，在寄存器OE11中存储“0”，在寄存器OE12中存储“1”。此时，输出缓冲器OBUF1是禁能状态，输出缓冲器OBUF2成为使能状态。
图6是例示包含本实施方式的振荡电路12的振荡器200的外观的图。此外，对与图1～图5相同的要素标注相同的标号并省略说明。图6是采用具有第1至第8的端子的8引脚封装的振荡器200的外观图。与包含第1实施方式的振荡电路12的振荡器200(参照图2的(B))进行比较，在本实施方式中，可省略对第2输出控制信号OE2分配的端子，所以能够与NC引脚(参照图2的(B))一并将2个端子分配为其它用途。因此，能够实现这样的振荡器200：将第1端子和第2端子分配给来自第2个输出缓冲器OBUF2的差动输出信号(反相输出信号OUTN2、同相输出信号OUTP2)，利用8引脚封装进行2组的差动输出。
如以上那样，本实施方式的振荡电路12以及包含振荡电路12的振荡器200具有串行接口，能够控制同相输出信号OUTP以及反相输出信号OUTN的输出，不用进行开关的排他切换控制就能进行输出使能信号OEF的控制。此时，能够容易地关联基于特性控制数据的振荡信号124的特性变更与基于第1输出控制信号OE1的控制数据的同相输出信号OUTP以及反相输出信号OUTN的输出定时的前后关系。另外，因为没有使用第2输出控制信号OE2，所以不用增加端子数就能独立地控制多个输出缓冲器OBUF1、OBUF2。另外，将在现有例中对第2输出控制信号OE2分配的端子用作输出端子，由此能够利用较少端子数的封装来实现具备多个输出的振荡器200。
1.4.变形例
在第1～第3实施方式的振荡电路12以及包含振荡电路12的振荡器200中使用双线式的串行接口(具体为I2C)，但也可以通过使其成为单线式的串行接口，来再削减1个端子而实现小型化。单线式的串行接口例如可采用1-WIRE(注册商标)。
图7的(A)、图7的(B)是示出采用单线式串行接口时的振荡器200的外观的例子的图。此外，对与图1～图6相同的要素标注相同的标号并省略说明。图7的(A)是采用具有第1至第6的端子的6引脚封装的振荡器200的外观图。例如与图4的(A)的振荡器200进行比较，仅利用第2端子(图7的(A)的1WS)就能够进行串行通信，所以可对第1端子分配其它功能。例如，在图7的(A)的振荡器200可利用控制电压VC进行振荡信号124的频率调整时，能够对第1端子分配控制电压VC。由此，与图4的(A)的振荡器200相比，在本变形例中可进一步追加功能。
另外，图7的(B)是采用具有第1至第4的端子的4引脚封装的振荡器200的外观图。当振荡器200采用单端输出OUT而不是差动输出时，可仅利用4个端子就实现还具备串行通信的小型的振荡器200。
2.电子设备
采用图9～图10来说明本实施方式的电子设备300。此外，对与图1～图8相同的要素标注相同的编号、标号并省略说明。
图9是电子设备300的功能框图。电子设备300构成为包含：具有振荡电路12和石英振子26的振荡器200、CPU(Central Processing Unit)320、操作部330、ROM(Read OnlyMemory)340、RAM(Random Access Memory)350、通信部360、显示部370、声音输出部380。此外，电子设备300可省略或变更图9的构成要素(各部)的一部分，也可以是附加其它构成要素后的结构。
除了CPU320以外，振荡器200还向各部提供时钟脉冲(省略图示)。此外，振荡器200可以是使振荡电路12和石英振子26一体化而进行封装的振荡器。
CPU320根据存储在ROM340等中的程序，采用振荡电路12输出的时钟脉冲进行各种计算处理或控制处理。具体地说，CPU320执行与来自操作部330的操作信号相应的各种处理、为了与外部进行数据通信而控制通信部360的处理、发送用于使显示部370显示各种信息的显示信号的处理、使声音输出部380输出各种声音的处理等。
操作部330是由操作键或按钮开关等构成的输入装置，向CPU320输出与用户的操作相应的操作信号。
ROM340存储用于供CPU320进行各种计算处理或控制处理的程序或数据等。
RAM350作为CPU320的作业区域进行使用，临时存储从ROM340读出的程序或数据、由操作部330输入的数据、CPU320根据各种程序而执行的运算结果等。
通信部360进行用于建立CPU320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从CPU320输入的显示信号来显示各种信息。
并且，声音输出部380是扬声器等输出声音的装置。
如上所述，振荡器200包含的振荡电路12生成振荡信号124作为时钟脉冲，无需利用开关进行排他的切换控制，而基于第1输出控制信号OE1的控制数据来实现输出使能的控制。另外，能够容易地关联基于特性控制数据的振荡信号124的特性变更和基于第1输出控制信号OE1的控制数据的振荡信号124的输出定时的前后关系，可简化控制程序(例如由CPU320执行)。
电子设备300可考虑各种设备。例如，个人计算机(例如移动型个人计算机、膝上型个人计算机、平板型个人计算机)、移动电话机等移动体终端、数字照相机、喷墨式排出装置(例如喷墨打印机)、路由器或开关等存储区域网络设备、局域网设备、移动终端基站用设备、电视机、摄像机、录像机、汽车导航装置、寻呼机、电子笔记本(还包含附带通信功能)、电子词典、电子计算机、电子游戏设备、游戏用控制器、文字处理器、工作站、电视电话、防犯用电视监视器、电子双眼镜、POS终端、医疗设备(例如电子体温计、血压计、血糖计、心电图测量装置、超声波诊断装置、电子内窥镜)、鱼群探测器、各种测定设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器、头戴式显示器、运动轨迹仪、运动跟踪器、运动控制器、PDR(步行者位置方位测量)等。
图10是示出作为电子设备300一例的智能手机的外观的一例的图。作为电子设备300的智能手机具备按钮作为操作部330，具备LCD作为显示部370。并且，作为电子设备300的智能手机包含振荡电路12，由此不利用开关进行排他的切换控制，而基于第1输出控制信号OE1的控制数据来实现输出使能的控制。另外，能够容易地关联基于特性控制数据的振荡信号124的特性变更和基于第1输出控制信号OE1的控制数据的振荡信号124的输出定时的前后关系，可简化控制程序。
3.移动体
采用图11来说明本实施方式的移动体400。图11是示出本实施方式的移动体400的一例的图(俯视图)。图11所示的移动体400构成为包含振荡电路410、进行发动机系统、制动系统、无钥匙进入系统等的各种控制的控制器420、430、440、电池450、备用电池460。此外，本实施方式的移动体400可省略或变更图11的构成要素(各部)的一部分，也可以是附加其它构成要素后的结构。
振荡电路410对应于上述振荡电路12，与未图示的石英振子26连接后进行使用，但也可以置换为振荡器200。省略其它构成要素的详细说明，为了对移动体400的移动进行必要的控制而需要较高的可靠性。例如，除了电池450之外，还具有备用电池460，由此提高可靠性。
关于振荡电路410输出的时钟脉冲，在不稳定的情况下需要可靠地停止输出。振荡电路410包含振荡电路12，由此无需利用开关进行排他的切换控制，而基于第1输出控制信号OE1的控制数据来实现输出使能的控制。另外，能够容易地关联基于特性控制数据的振荡信号124的特性变更和基于第1输出控制信号OE1的控制数据的振荡信号124的输出定时的前后关系。
作为这样的移动体400可考虑各种设备，例如可举出汽车(也包含电动车)、喷气式飞机或直升机等飞机、船舶、火箭、人造卫星等。
4.其它
本发明包括与上述实施方式所说明的结构实质相同的结构(例如，功能、方法以及结果相同的结构或者目的以及效果相同的结构)。另外，本发明包含实施方式所说明的结构中的置换了非本质部分的结构。
例如，图12是示出在第1实施方式的振荡电路12中将分数N-PLL(图1的fpll)置换为整数分频PLL(图12的pll)的结构的图。整数分频PLL包含进行整数分频的分频器1215A，不需要Δ-Σ调制器1220。由此，与第1实施方式不同，存储部223不包含存储NINT以及NFRAC的寄存器。这样的结构的振荡电路12也具有串行接口，能够控制同相输出信号OUTP以及反相输出信号OUTN的输出，无需利用开关进行排他的切换控制就能够进行输出使能信号OEF的控制。并且，能够容易地关联基于特性控制数据(在图12的例子中为ODIV)的振荡信号124的特性变更和基于第1输出控制信号OE1的控制数据的同相输出信号OUTP以及反相输出信号OUTN的输出定时的前后关系。
另外，本发明包含可实现与实施方式所说明的结构相同的作用效果的结构或可达成同一目的的结构。另外，本发明包含对实施方式所说明的结构附加公知技术后的结构。

Claims (8)

1.一种振荡电路，其使振荡元件进行振荡来生成振荡信号并使该振荡信号从输出端子输出，
该振荡电路具备：
第3端子，该第3端子输出所述振荡信号；
第1端子，该第1端子被输入对至少包含频率在内的所述振荡信号的特性进行控制的特性控制数据，并且被输入对从所述第3端子输出所述振荡信号进行控制的第1输出控制信号；
第2端子，该第2端子被输入对从所述第3端子输出所述振荡信号进行控制的第2输出控制信号；以及
输出控制部，该输出控制部具有接收所述第1输出控制信号和所述第2输出控制信号的OR电路，所述OR电路的输出作为输出使能信号，
在所述第1输出控制信号和所述第2输出控制信号都指示停止所述振荡信号的输出的情况下，所述输出使能信号变为低电平而停止从所述第3端子输出所述振荡信号。
2.根据权利要求1所述的振荡电路，
该振荡电路包含存储部，该存储部存储所述特性控制数据以及所述第1输出控制信号。
3.根据权利要求2所述的振荡电路，
该振荡电路根据存储在所述存储部中的所述特性控制数据以及所述第1输出控制信号，控制所述振荡信号的特性以及所述振荡信号的输出。
4.根据权利要求1所述的振荡电路，该振荡电路包含：
振荡部，其生成所述振荡信号；以及
输出缓冲器，其从所述振荡部输入所述振荡信号，
在所述第1输出控制信号和所述第2输出控制信号都指示停止所述振荡信号的输出的情况下，使来自所述输出缓冲器的输出停止，停止所述振荡信号的输出。
5.根据权利要求1所述的振荡电路，
该振荡电路具备输出所述振荡信号的多个输出端子，
所述第1输出控制信号是多位的值的数据，
根据所述多位的值的各个值独立地控制来自所述多个输出端子的所述振荡信号的输出。
6.一种振荡器，其包含：
权利要求1至5中任意一项所述的振荡电路；以及
所述振荡元件。
7.一种电子设备，其包含权利要求1至5中任意一项所述的振荡电路或权利要求6所述的振荡器。
8.一种移动体，其包含权利要求1至5中任意一项所述的振荡电路或权利要求6所述的振荡器。
CN201410545133.7A 2013-10-16 2014-10-15 振荡电路、振荡器、电子设备以及移动体 Active CN104579171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-215622 2013-10-16
JP2013215622A JP2015080070A (ja) 2013-10-16 2013-10-16 発振回路、発振器、電子機器および移動体

Publications (2)

Publication Number Publication Date
CN104579171A CN104579171A (zh) 2015-04-29
CN104579171B true CN104579171B (zh) 2020-09-15

Family

ID=52809168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410545133.7A Active CN104579171B (zh) 2013-10-16 2014-10-15 振荡电路、振荡器、电子设备以及移动体

Country Status (3)

Country Link
US (1) US9473153B2 (zh)
JP (1) JP2015080070A (zh)
CN (1) CN104579171B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080070A (ja) * 2013-10-16 2015-04-23 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
JP2017092698A (ja) * 2015-11-10 2017-05-25 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337600B1 (en) * 1997-02-27 2002-01-08 Seiko Epson Corporation Oscillator and oscillation frequency setting method for the oscillator
CN1416215A (zh) * 2001-11-02 2003-05-07 精工爱普生株式会社 振荡器及使用该振荡器的电子仪器
US20090016135A1 (en) * 2007-07-10 2009-01-15 Fujitsu Limited Oscillating device, method of adjusting the same and memory
JP2013162358A (ja) * 2012-02-06 2013-08-19 Seiko Epson Corp 発振器回路、半導体集積回路素子、電子機器、及び半導体集積回路素子の出力制御方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711024U (ja) 1993-07-09 1995-02-14 シチズン時計株式会社 温度補償型発振器
JPH088740A (ja) 1994-04-19 1996-01-12 Seiko Epson Corp Ｐｌｌ発振器及び圧電発振器
CN1178009A (zh) * 1996-01-25 1998-04-01 株式会社爱德万测试 延迟时间测定方法及延迟时间测定用脉冲发生装置
JP4092870B2 (ja) 1997-02-27 2008-05-28 セイコーエプソン株式会社 発振装置の発振周波数設定方法
JP2001186020A (ja) * 1997-02-27 2001-07-06 Seiko Epson Corp 発振装置およびその発振周波数設定方法
JP2001177405A (ja) 1997-02-27 2001-06-29 Seiko Epson Corp 発振装置およびその発振周波数設定方法
JP3991549B2 (ja) 2000-03-09 2007-10-17 セイコーエプソン株式会社 温度補償型発振器、通信装置及び電子機器
JP4074166B2 (ja) * 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
JP2004048518A (ja) * 2002-07-15 2004-02-12 Kawasaki Microelectronics Kk 半導体集積回路とその調整方法および調整装置
DE102005060470A1 (de) * 2005-12-17 2007-06-21 Atmel Germany Gmbh PLL-Frequenzgenerator
WO2007113726A1 (en) * 2006-03-30 2007-10-11 Nxp B.V. Multi-mode radio transmitters and a method of their operation
US20120244824A1 (en) * 2007-02-12 2012-09-27 Texas Instruments Incorporated Minimization of rms phase error in a phase locked loop by dithering of a frequency reference
JP5300425B2 (ja) 2008-01-25 2013-09-25 日本電波工業株式会社 表面実装用の水晶発振器
US8452241B2 (en) * 2008-04-04 2013-05-28 Broadcom Corporation Enhanced granularity operational parameters adjustment of components and modules in a multi-band, multi-standard communication device
JP5235534B2 (ja) * 2008-07-02 2013-07-10 日本電波工業株式会社 発振器
JP2011234094A (ja) 2010-04-27 2011-11-17 Seiko Epson Corp 圧電発振器、圧電発振器の製造方法、圧電発振器の温度補償方法
JP5564111B2 (ja) * 2010-06-22 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2012191275A (ja) * 2011-03-09 2012-10-04 Toshiba Corp Ｖｃｏ回路
JP5741479B2 (ja) * 2011-03-29 2015-07-01 日立金属株式会社 高周波スイッチモジュール
JP2013009128A (ja) 2011-06-24 2013-01-10 Nippon Dempa Kogyo Co Ltd 発振器
JP2013143601A (ja) * 2012-01-06 2013-07-22 Nippon Dempa Kogyo Co Ltd 発振装置
CN102412811B (zh) * 2012-01-06 2013-11-20 桂林电子科技大学 一种可调非重叠时钟发生方法及发生器
US9143085B2 (en) * 2012-03-01 2015-09-22 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
US20140241335A1 (en) * 2013-02-28 2014-08-28 Qualcomm Incorporated Phase-locked loop using dual loop mode to achieve fast resettling
JP2015080070A (ja) * 2013-10-16 2015-04-23 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337600B1 (en) * 1997-02-27 2002-01-08 Seiko Epson Corporation Oscillator and oscillation frequency setting method for the oscillator
CN1416215A (zh) * 2001-11-02 2003-05-07 精工爱普生株式会社 振荡器及使用该振荡器的电子仪器
US20090016135A1 (en) * 2007-07-10 2009-01-15 Fujitsu Limited Oscillating device, method of adjusting the same and memory
JP2013162358A (ja) * 2012-02-06 2013-08-19 Seiko Epson Corp 発振器回路、半導体集積回路素子、電子機器、及び半導体集積回路素子の出力制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Si570/Si571 ANY-RATE I2C PROGRAMMABLE XO/VCXO;互联网;《https://wenku.baidu.com/view/8b67b37da26925c52cc5bfdc.html》;20100902;第1-6页 *

Also Published As

Publication number Publication date
US20150102843A1 (en) 2015-04-16
CN104579171A (zh) 2015-04-29
JP2015080070A (ja) 2015-04-23
US9473153B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP6439915B2 (ja) フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体
JP6750320B2 (ja) 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法
JP2015128220A (ja) 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
US9294101B2 (en) Integrated circuit, vibrating device, electronic apparatus, moving object, and method of switching modes of integrated circuit
US9503108B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
US9628096B2 (en) Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit
CN104579171B (zh) 振荡电路、振荡器、电子设备以及移动体
US11341080B2 (en) Electronic part, electronic instrument, and vehicle
CN105471390B (zh) 半导体电路、振荡器、电子设备以及移动体
US9537448B2 (en) Oscillator, electronic apparatus, and moving object
JP6778715B2 (ja) 発振回路、発振器、電子機器および移動体
JP6217904B2 (ja) 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法
JP2016134735A (ja) 発振器、電子機器及び移動体
CN105406852B (zh) 振荡电路、振荡器、电子设备、移动体及振荡器的控制方法
JP7392311B2 (ja) 回路装置、発振器、電子機器、及び移動体
JP2014197750A (ja) 周波数選択回路、発振器、電子機器、移動体及び周波数選択回路の動作方法
JP5962895B2 (ja) 発振器及び電子機器
JP2019220855A (ja) 分周回路、発振器、電子機器及び移動体
JP2015070399A (ja) 発振回路、発振器、電子機器及び移動体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant