JPH088740A - Pll発振器及び圧電発振器 - Google Patents
Pll発振器及び圧電発振器Info
- Publication number
- JPH088740A JPH088740A JP7094022A JP9402295A JPH088740A JP H088740 A JPH088740 A JP H088740A JP 7094022 A JP7094022 A JP 7094022A JP 9402295 A JP9402295 A JP 9402295A JP H088740 A JPH088740 A JP H088740A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- pll
- oscillator
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】コンピュータ等のクロック源として圧電振動子
とこの圧電振動子を発振させる発振回路とPLL回路と
を含むPLLICを1パッケージ化したPLL発振器の
クロックを提供する。 【構成】圧電振動子とこの圧電振動子を発振させる発振
回路とPLL回路とを含むPLLICを1パッケージ化
したPLL発振器。
とこの圧電振動子を発振させる発振回路とPLL回路と
を含むPLLICを1パッケージ化したPLL発振器の
クロックを提供する。 【構成】圧電振動子とこの圧電振動子を発振させる発振
回路とPLL回路とを含むPLLICを1パッケージ化
したPLL発振器。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路及び圧
電振動子から構成され、マイクロコンピュータ等へクロ
ックを供給するPLL発振器に関する。
電振動子から構成され、マイクロコンピュータ等へクロ
ックを供給するPLL発振器に関する。
【0002】
【従来の技術】従来の半導体集積回路及び圧電振動子等
からなるコンピュータ等への動作クロックの供給の第一
の公知例を図20を用いて説明する。コンピュータの基
板201において、水晶振動子等の圧電振動子202を
用いた水晶発振器203をそれぞれCPUユニット20
4、HDDユニット205、コミュニケーションユニッ
ト206等のクロック源として必要な周波数ごと用いて
供給していた。またCPUユニットやHDDユニットの
ように40MHz以上の高周波クロックでは、オーバー
トーン発振をさせた水晶発振器を用いて供給していた。
オーバートーン発振回路の基本的回路図例を図21に示
す。
からなるコンピュータ等への動作クロックの供給の第一
の公知例を図20を用いて説明する。コンピュータの基
板201において、水晶振動子等の圧電振動子202を
用いた水晶発振器203をそれぞれCPUユニット20
4、HDDユニット205、コミュニケーションユニッ
ト206等のクロック源として必要な周波数ごと用いて
供給していた。またCPUユニットやHDDユニットの
ように40MHz以上の高周波クロックでは、オーバー
トーン発振をさせた水晶発振器を用いて供給していた。
オーバートーン発振回路の基本的回路図例を図21に示
す。
【0003】次に、図22に示す第二の公知例は、PL
L回路を用いたPLL発振器である。14.31818
MHzの水晶振動子を発振させる発振回路と、その発振
信号を基準信号として動作するPLL回路とからなり、
水晶振動子の発振周波数とPLL回路のプログラマブル
デバイダーの分周数とによって周波数が決定される。そ
して、PLL回路のプログラマブルデバイダーの分周数
が2つ以上有り、これら分周数のうち任意の1つを選択
して、所定の周波数を出力させる事ができる。
L回路を用いたPLL発振器である。14.31818
MHzの水晶振動子を発振させる発振回路と、その発振
信号を基準信号として動作するPLL回路とからなり、
水晶振動子の発振周波数とPLL回路のプログラマブル
デバイダーの分周数とによって周波数が決定される。そ
して、PLL回路のプログラマブルデバイダーの分周数
が2つ以上有り、これら分周数のうち任意の1つを選択
して、所定の周波数を出力させる事ができる。
【0004】
【発明が解決しようとする課題】以上に示す従来のクロ
ック発振器においては、CMOS等のICチップと水晶
振動子を組み合わせた水晶発振器を使用しており、特に
CPU、HDDのように高周波数が必要なユニットへは
オーバートーン発振の水晶発振器を使用していた。しか
し、オーバートーン発振回路は、発振を安定させるのが
難しかった。具体的には、3次オーバートーン発振回路
を例に取ると、回路側で3次オーバートーン共振のみを
選択して発振させ他の1次、5次の共振を抑圧する工夫
が必要である。この特性を表す物として、一般的に図2
3に示すような負性抵抗の周波数特性カーブがある。こ
の図のカーブ210は、3次オーバートーンで50MH
zを発振する回路の特性カーブであり、3次50MHz
で最も負性抵抗が大きく1次16.6MHz、5次8
3.3MHzで負性抵抗が少なく、その結果3次50M
Hzで発振する事になる。ところが、この負性抵抗特性
は、ゲート容量(Cg)、ドレイン容量(Cd)、帰還
抵抗(Rf)、インバータの増幅度(β)により決定す
る為、各素子のバラツキにより3次発振が不安定になり
他次数の発振をしてしまうという問題を有していた。具
体的には、ゲート容量やドレイン容量、帰還抵抗の値が
大きくなったりインバータの増幅度が小さくなったりす
ると、負性抵抗カーブが低周波側に移動して基本波発振
を起こしてしまったり、ゲート容量やドレイン容量、帰
還抵抗の値が小さくなったりインバータの増幅度が大き
くなったりすると、負性抵抗カーブが高周波側に移動し
て5次オーバートーン発振を起こしてしまった。また、
各素子自身、温度特性と電圧特性を持つため、温度、電
圧環境が変化すると同じく負性抵抗カーブが変化し、傾
向として低温・高電圧下では、高周波側に、高温・低電
圧下では、低周波側にそれぞれ移動する。そのため、オ
ーバートーン発振回路は、余り大きな環境変化の下で
は、動作させる事が出来なかった。更に、発振周波数を
調整するためゲート容量やドレイン容量を変化させると
やはり同じように負性抵抗カーブが変化して、3次発振
が不安定になり他次数発振を起こす恐れがある。又、オ
ーバートーン発振の特徴として周波数可変量が基本波発
振に比べて小さいという特徴があり、この為周波数を大
きく可変したい用途には不向きであった。
ック発振器においては、CMOS等のICチップと水晶
振動子を組み合わせた水晶発振器を使用しており、特に
CPU、HDDのように高周波数が必要なユニットへは
オーバートーン発振の水晶発振器を使用していた。しか
し、オーバートーン発振回路は、発振を安定させるのが
難しかった。具体的には、3次オーバートーン発振回路
を例に取ると、回路側で3次オーバートーン共振のみを
選択して発振させ他の1次、5次の共振を抑圧する工夫
が必要である。この特性を表す物として、一般的に図2
3に示すような負性抵抗の周波数特性カーブがある。こ
の図のカーブ210は、3次オーバートーンで50MH
zを発振する回路の特性カーブであり、3次50MHz
で最も負性抵抗が大きく1次16.6MHz、5次8
3.3MHzで負性抵抗が少なく、その結果3次50M
Hzで発振する事になる。ところが、この負性抵抗特性
は、ゲート容量(Cg)、ドレイン容量(Cd)、帰還
抵抗(Rf)、インバータの増幅度(β)により決定す
る為、各素子のバラツキにより3次発振が不安定になり
他次数の発振をしてしまうという問題を有していた。具
体的には、ゲート容量やドレイン容量、帰還抵抗の値が
大きくなったりインバータの増幅度が小さくなったりす
ると、負性抵抗カーブが低周波側に移動して基本波発振
を起こしてしまったり、ゲート容量やドレイン容量、帰
還抵抗の値が小さくなったりインバータの増幅度が大き
くなったりすると、負性抵抗カーブが高周波側に移動し
て5次オーバートーン発振を起こしてしまった。また、
各素子自身、温度特性と電圧特性を持つため、温度、電
圧環境が変化すると同じく負性抵抗カーブが変化し、傾
向として低温・高電圧下では、高周波側に、高温・低電
圧下では、低周波側にそれぞれ移動する。そのため、オ
ーバートーン発振回路は、余り大きな環境変化の下で
は、動作させる事が出来なかった。更に、発振周波数を
調整するためゲート容量やドレイン容量を変化させると
やはり同じように負性抵抗カーブが変化して、3次発振
が不安定になり他次数発振を起こす恐れがある。又、オ
ーバートーン発振の特徴として周波数可変量が基本波発
振に比べて小さいという特徴があり、この為周波数を大
きく可変したい用途には不向きであった。
【0005】次に、第2の公知例は、PLL回路を用い
たPLL発振器である。14.31818MHzの水晶
振動子の発振周波数とPLL回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるが、プロ
グラマブルデバイダーの分周数は整数値であるため、実
際に出力する周波数は要求される周波数に対して若干ず
れている。したがって、高い周波数精度を必要とする用
途には使えない。又、あらかじめ出力周波数を4から1
6種類程度設定されているが、それ以外の周波数を使い
たい場合は、プログラマブルデバイダーの分周数を設定
し直さなければならず、具体的には、ICのアルミマス
ク変更をしなければならない為、開発のための時間と費
用が多く掛かっていた。
たPLL発振器である。14.31818MHzの水晶
振動子の発振周波数とPLL回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるが、プロ
グラマブルデバイダーの分周数は整数値であるため、実
際に出力する周波数は要求される周波数に対して若干ず
れている。したがって、高い周波数精度を必要とする用
途には使えない。又、あらかじめ出力周波数を4から1
6種類程度設定されているが、それ以外の周波数を使い
たい場合は、プログラマブルデバイダーの分周数を設定
し直さなければならず、具体的には、ICのアルミマス
ク変更をしなければならない為、開発のための時間と費
用が多く掛かっていた。
【0006】そこで、本発明の目的は、以上の従来技術
の課題を解決するためになされたものであり、その目的
とするところはコンピュータ等のクロック源として、基
本波の水晶発振器では出力が困難なおよそ40MHzを
超えるような高周波数を出力でき、基本波発振の水晶発
振器と同様に安定に動作し、又、周波数の設定が容易
で、かつ短納期で安価で従来の水晶発振器と同様に扱い
の容易な小型のPLL発振器を提供することである。
の課題を解決するためになされたものであり、その目的
とするところはコンピュータ等のクロック源として、基
本波の水晶発振器では出力が困難なおよそ40MHzを
超えるような高周波数を出力でき、基本波発振の水晶発
振器と同様に安定に動作し、又、周波数の設定が容易
で、かつ短納期で安価で従来の水晶発振器と同様に扱い
の容易な小型のPLL発振器を提供することである。
【0007】
【課題を解決するための手段】請求項1記載の発明は、
圧電振動子と、前記圧電振動子を発振させる発振回路
と、前記発振回路の発振信号を基準信号として動作する
PLL(Phase Locked Loop)回路と
が同一パッケージに封入されており、さらに、前記圧電
振動子の発振周波数と前記PLL回路のプログラマブル
デバイダーの分周数とによって周波数が決定されるPL
L発振器において、前記PLL回路のプログラマブルデ
バイダーの分周数を選択して、所定の周波数を出力させ
る手段を備えた事を特徴とする。
圧電振動子と、前記圧電振動子を発振させる発振回路
と、前記発振回路の発振信号を基準信号として動作する
PLL(Phase Locked Loop)回路と
が同一パッケージに封入されており、さらに、前記圧電
振動子の発振周波数と前記PLL回路のプログラマブル
デバイダーの分周数とによって周波数が決定されるPL
L発振器において、前記PLL回路のプログラマブルデ
バイダーの分周数を選択して、所定の周波数を出力させ
る手段を備えた事を特徴とする。
【0008】請求項2記載の発明は、圧電振動子と、前
記圧電振動子を発振させる発振回路と、前記発振回路の
発振信号を基準信号として動作するPLL回路とが、同
一パッケージに封入されており、さらに、前記圧電振動
子の発振周波数と前記PLL回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるPLL発
振器において、前記PLL回路のプログラマブルデバイ
ダーの分周数を選択して、且つ前記圧電振動子の発振周
波数を選択して、任意の周波数を出力させる手段を備え
た事を特徴とする。
記圧電振動子を発振させる発振回路と、前記発振回路の
発振信号を基準信号として動作するPLL回路とが、同
一パッケージに封入されており、さらに、前記圧電振動
子の発振周波数と前記PLL回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるPLL発
振器において、前記PLL回路のプログラマブルデバイ
ダーの分周数を選択して、且つ前記圧電振動子の発振周
波数を選択して、任意の周波数を出力させる手段を備え
た事を特徴とする。
【0009】請求項3記載の発明は、前記PLL回路の
プログラマブルデバイダーの分周数を選択する端子が前
記PLL回路のIC上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ内の電源またはグランドレベル
の導電体に選択的に接続し、PLL回路の出力周波数を
設定する手段を備えた事を特徴とする。
プログラマブルデバイダーの分周数を選択する端子が前
記PLL回路のIC上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ内の電源またはグランドレベル
の導電体に選択的に接続し、PLL回路の出力周波数を
設定する手段を備えた事を特徴とする。
【0010】請求項4記載の発明は、前記周波数選択パ
ッドと接続される前記パッケージ内部の導体を選択的に
切断して、PLL回路の出力周波数を設定する手段を備
えた事を特徴とする。
ッドと接続される前記パッケージ内部の導体を選択的に
切断して、PLL回路の出力周波数を設定する手段を備
えた事を特徴とする。
【0011】請求項5記載の発明は、前記PLL回路の
プログラマブルデバイダーの分周数を選択する端子が前
記PLL回路のIC上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ外部に導出されているリード端
子と接続されている事を特徴とする。
プログラマブルデバイダーの分周数を選択する端子が前
記PLL回路のIC上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ外部に導出されているリード端
子と接続されている事を特徴とする。
【0012】請求項6記載の発明は、1つの周波数選択
パッドの制御によって得られる2つの出力周波数の比が
1.01から1.15の範囲にある事を特徴とする。
パッドの制御によって得られる2つの出力周波数の比が
1.01から1.15の範囲にある事を特徴とする。
【0013】請求項7記載の発明は、前記PLL回路の
プログラマブルデバイダーの分周数を選択する周波数選
択端子と、前記周波数選択端子の状態を決定するデータ
ーを記憶するプログラマブルリードオンリーメモリを備
えている事を特徴とする。
プログラマブルデバイダーの分周数を選択する周波数選
択端子と、前記周波数選択端子の状態を決定するデータ
ーを記憶するプログラマブルリードオンリーメモリを備
えている事を特徴とする。
【0014】請求項8記載の発明は、前記周波数選択端
子がパッケージの外部に導出されていて、前記PLL回
路のICと前記圧電振動子を同一パッケージに封入後、
前記周波数選択端子を通じて前記プログラマブルリード
オンリーメモリに前記周波数選択端子の状態を決定する
データーを書き込む手段を備えた事を特徴とする。
子がパッケージの外部に導出されていて、前記PLL回
路のICと前記圧電振動子を同一パッケージに封入後、
前記周波数選択端子を通じて前記プログラマブルリード
オンリーメモリに前記周波数選択端子の状態を決定する
データーを書き込む手段を備えた事を特徴とする。
【0015】請求項9記載の発明は、前記プログラマブ
ルリードオンリーメモリに前記データーを書き込み後、
前記周波数選択端子を切断する事を特徴とする。
ルリードオンリーメモリに前記データーを書き込み後、
前記周波数選択端子を切断する事を特徴とする。
【0016】請求項10記載の発明は、前記PLL回路
のプログラマブルデバイダーの分周数を記憶するプログ
ラマブルリードオンリーメモリと、前記プログラマブル
リードオンリーメモリに分周数を書き込む手段を備えた
事を特徴とする。
のプログラマブルデバイダーの分周数を記憶するプログ
ラマブルリードオンリーメモリと、前記プログラマブル
リードオンリーメモリに分周数を書き込む手段を備えた
事を特徴とする。
【0017】請求項11記載の発明は、前記PLL回路
のICと前記圧電振動子を同一パッケージに封入後、前
記プログラマブルリードオンリーメモリに前記分周数を
書き込む手段を備えたことを特徴とする。
のICと前記圧電振動子を同一パッケージに封入後、前
記プログラマブルリードオンリーメモリに前記分周数を
書き込む手段を備えたことを特徴とする。
【0018】請求項12記載の発明は、前記プログラマ
ブルリードオンリーメモリに前記分周数を書き込み後、
書き込み端子を切断することを特徴とする。
ブルリードオンリーメモリに前記分周数を書き込み後、
書き込み端子を切断することを特徴とする。
【0019】請求項13記載の発明は、プログラマブル
リードオンリーメモリーは、ヒューズロムである事を特
徴とする。
リードオンリーメモリーは、ヒューズロムである事を特
徴とする。
【0020】請求項14記載の発明は、前記圧電振動子
は、コンベックス加工しない基本波水晶振動子である事
を特徴とする。
は、コンベックス加工しない基本波水晶振動子である事
を特徴とする。
【0021】請求項15記載の発明は、前記PLL回路
のICと前記圧電振動子を同一パッケージに実装後、前
記圧電振動子の周波数調整をしてパッケージの封止をす
る事を特徴とする。
のICと前記圧電振動子を同一パッケージに実装後、前
記圧電振動子の周波数調整をしてパッケージの封止をす
る事を特徴とする。
【0022】請求項16記載の発明は、前記圧電振動子
を発振させる発振回路と、前記発振回路の信号を出力す
る出力回路とからなる圧電発振器において、前記発振回
路の動作を停止させると同時に前記出力回路をハイイン
ピーダンス状態にする手段を備えたことを特徴とする。
を発振させる発振回路と、前記発振回路の信号を出力す
る出力回路とからなる圧電発振器において、前記発振回
路の動作を停止させると同時に前記出力回路をハイイン
ピーダンス状態にする手段を備えたことを特徴とする。
【0023】請求項17記載の発明は、前記発振回路を
停止させる制御パッドと前記出力回路をハイインピーダ
ンス状態にさせる制御パッドをIC上に備え、前記2つ
の制御パッドをパッケージ外部に導出される一本のリー
ド端子にワイヤーボンディングにより選択的に接続する
ことを特徴とする。
停止させる制御パッドと前記出力回路をハイインピーダ
ンス状態にさせる制御パッドをIC上に備え、前記2つ
の制御パッドをパッケージ外部に導出される一本のリー
ド端子にワイヤーボンディングにより選択的に接続する
ことを特徴とする。
【0024】請求項18記載の発明は、前記圧電振動子
と、前記発振回路と、前記発振回路の発振信号を基準信
号として動作するPLL回路とが同一パッケージに封入
されており、さらに、前記圧電振動子の発振周波数と前
記PLL回路のプログラマブルデバイダーの分周数とに
よって周波数が決定され、前記PLL回路のプログラマ
ブルデバイダーの分周数を選択して、所定の周波数を出
力させる手段を備えた事を特徴とする。
と、前記発振回路と、前記発振回路の発振信号を基準信
号として動作するPLL回路とが同一パッケージに封入
されており、さらに、前記圧電振動子の発振周波数と前
記PLL回路のプログラマブルデバイダーの分周数とに
よって周波数が決定され、前記PLL回路のプログラマ
ブルデバイダーの分周数を選択して、所定の周波数を出
力させる手段を備えた事を特徴とする。
【0025】請求項19記載の発明は、圧電振動子と、
前記発振回路と、前記発振回路の発振信号を基準信号と
して動作するPLL回路とが、同一パッケージに封入さ
れており、さらに、前記圧電振動子の発振周波数と前記
PLL回路のプログラマブルデバイダーの分周数とによ
って周波数が決定され、前記PLL回路のプログラマブ
ルデバイダーの分周数を選択して、且つ前記圧電振動子
の発振周波数を選択して、任意の周波数を出力させる手
段を備えた事を特徴とする。
前記発振回路と、前記発振回路の発振信号を基準信号と
して動作するPLL回路とが、同一パッケージに封入さ
れており、さらに、前記圧電振動子の発振周波数と前記
PLL回路のプログラマブルデバイダーの分周数とによ
って周波数が決定され、前記PLL回路のプログラマブ
ルデバイダーの分周数を選択して、且つ前記圧電振動子
の発振周波数を選択して、任意の周波数を出力させる手
段を備えた事を特徴とする。
【0026】請求項20記載の発明は、音叉型水晶振動
子と、前記音叉水晶型振動子を発振させる発振回路と、
前記発振回路の発振信号を出力する出力回路とからなる
圧電発振器とが同一パッケージに封入されており、さら
に、前記発振回路と前記出力回路の動作を停止させるス
タンバイ機能を備えた圧電発振器において、前記スタン
バイ機能を選択時に、前記音叉型水晶振動子の発振部の
み動作させることを特徴とする。
子と、前記音叉水晶型振動子を発振させる発振回路と、
前記発振回路の発振信号を出力する出力回路とからなる
圧電発振器とが同一パッケージに封入されており、さら
に、前記発振回路と前記出力回路の動作を停止させるス
タンバイ機能を備えた圧電発振器において、前記スタン
バイ機能を選択時に、前記音叉型水晶振動子の発振部の
み動作させることを特徴とする。
【0027】請求項21記載の発明は、前記音叉型水晶
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するPLL回路とが同一パッケージ
に封入されており、さらに、前記圧電振動子の発振周波
数と前記PLL回路のプログラマブルデバイダーの分周
数とによって周波数が決定され、前記PLL回路のプロ
グラマブルデバイダーの分周数を選択して、所定の周波
数を出力させる手段を備えた事を特徴とする。
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するPLL回路とが同一パッケージ
に封入されており、さらに、前記圧電振動子の発振周波
数と前記PLL回路のプログラマブルデバイダーの分周
数とによって周波数が決定され、前記PLL回路のプロ
グラマブルデバイダーの分周数を選択して、所定の周波
数を出力させる手段を備えた事を特徴とする。
【0028】請求項22記載の発明は、前記音叉型水晶
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するPLL回路とが、同一パッケー
ジに封入されており、さらに、前記圧電振動子の発振周
波数と前記PLL回路のプログラマブルデバイダーの分
周数とによって周波数が決定され、前記PLL回路のプ
ログラマブルデバイダーの分周数を選択して、且つ前記
圧電振動子の発振周波数を選択して、任意の周波数を出
力させる手段を備えた事を特徴とする。
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するPLL回路とが、同一パッケー
ジに封入されており、さらに、前記圧電振動子の発振周
波数と前記PLL回路のプログラマブルデバイダーの分
周数とによって周波数が決定され、前記PLL回路のプ
ログラマブルデバイダーの分周数を選択して、且つ前記
圧電振動子の発振周波数を選択して、任意の周波数を出
力させる手段を備えた事を特徴とする。
【0029】請求項23記載の発明は、圧電振動子と、
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するPLL回路とから
なるPLL発振器において、前記PLL回路のローパス
フィルターを構成する素子を前記PLL回路のIC外部
の部品で構成し、これらが前記圧電振動子と前記発振回
路と前記PLL回路と共に同一パッケージに封入されて
いることを特徴とする。
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するPLL回路とから
なるPLL発振器において、前記PLL回路のローパス
フィルターを構成する素子を前記PLL回路のIC外部
の部品で構成し、これらが前記圧電振動子と前記発振回
路と前記PLL回路と共に同一パッケージに封入されて
いることを特徴とする。
【0030】請求項24記載の発明は、前記圧電振動子
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。
【0031】請求項25記載の発明は、前記圧電振動子
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。
【0032】請求項26記載の発明は、前記パッケージ
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの抵抗素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの抵抗素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。
【0033】請求項27記載の発明は、前記パッケージ
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの容量素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの容量素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。
【0034】請求項28記載の発明は、前記容量素子の
片側電極は、前記PLLのICを実装するステージであ
ることを特徴とする。
片側電極は、前記PLLのICを実装するステージであ
ることを特徴とする。
【0035】請求項29記載の発明は、圧電振動子と、
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するPLL回路とが同
一パッケージに封入されているPLL発振器において、
前記発振回路に可変容量素子を有し、発振周波数を調整
する手段を備えた事を特徴とする。
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するPLL回路とが同
一パッケージに封入されているPLL発振器において、
前記発振回路に可変容量素子を有し、発振周波数を調整
する手段を備えた事を特徴とする。
【0036】請求項30記載の発明は、前記圧電振動子
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。
【0037】請求項31記載の発明は、前記圧電振動子
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。
の発振周波数と前記PLL回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記PLL
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。
【0038】請求項32記載の発明は、前記可変容量素
子は、容量アレイであることを特徴とする。
子は、容量アレイであることを特徴とする。
【0039】請求項33記載の発明は、前記容量アレイ
の制御データーを記憶するプログラマブルリードオンリ
ーメモリーと、前記パッケージ封入後に前記プログラマ
ブルリードオンリーメモリーにデーターを書き込む手段
を有することを特徴とする。
の制御データーを記憶するプログラマブルリードオンリ
ーメモリーと、前記パッケージ封入後に前記プログラマ
ブルリードオンリーメモリーにデーターを書き込む手段
を有することを特徴とする。
【0040】請求項34記載の発明は、前記プログラマ
ブルリードオンリーメモリーは、ヒューズロムで、前記
データーを書き込み後書き込み端子を切断することを特
徴とする。
ブルリードオンリーメモリーは、ヒューズロムで、前記
データーを書き込み後書き込み端子を切断することを特
徴とする。
【0041】請求項35記載の発明は、前記容量素子
は、可変容量ダイオードであることを特徴とする。
は、可変容量ダイオードであることを特徴とする。
【0042】請求項36記載の発明は、、前記容量素子
は、温度検出機能を有する制御回路により制御される事
を特徴とする。
は、温度検出機能を有する制御回路により制御される事
を特徴とする。
【0043】
〔実施例1〕図1は請求項1記載の発明に係わるPLL
(Phase Locked Loop)発振器のブロ
ック図である。
(Phase Locked Loop)発振器のブロ
ック図である。
【0044】水晶振動子1と水晶振動子1を発振させる
発振回路2からの信号をリファレンスデバイダー3によ
って分周し位相比較器4に基準信号として入力する。ま
た電圧制御発振器(以下VCOと記す)6の発振信号は
フィードバックデバイダー9によって分周された後、位
相比較器4に入力される。位相比較器4は前記二つの入
力信号の位相差を比較し、その位相差に応じた電圧をロ
ーパスフィルター(以下LPFと記す)5を介してVC
O6に供給し発振周波数を制御する。VCO6の発振信
号は、更にアウトプットデバイダー7により分周された
後、出力バッファー8を介して出力される。リファレン
スデバイダー3、フィードバックデバイダー9、アウト
プットデバイダー7は、いずれも可変可能な整数値で分
周できるプログラマブルデバイダーである。
発振回路2からの信号をリファレンスデバイダー3によ
って分周し位相比較器4に基準信号として入力する。ま
た電圧制御発振器(以下VCOと記す)6の発振信号は
フィードバックデバイダー9によって分周された後、位
相比較器4に入力される。位相比較器4は前記二つの入
力信号の位相差を比較し、その位相差に応じた電圧をロ
ーパスフィルター(以下LPFと記す)5を介してVC
O6に供給し発振周波数を制御する。VCO6の発振信
号は、更にアウトプットデバイダー7により分周された
後、出力バッファー8を介して出力される。リファレン
スデバイダー3、フィードバックデバイダー9、アウト
プットデバイダー7は、いずれも可変可能な整数値で分
周できるプログラマブルデバイダーである。
【0045】ここで出力周波数は、各プログラマブルデ
バイダー3、9、7の分周数により決まり、その関係
は、次式で示される。
バイダー3、9、7の分周数により決まり、その関係
は、次式で示される。
【0046】
【数1】
【0047】ここでMは、リファレンスデバイダー3の
分周数、Nは、フィードバックデバイダー9の分周数、
Xは、アウトプットデバイダー7の分周数、fCは、水
晶発振周波数でこの実施例では32.768KHzであ
り、fOは、出力周波数である。
分周数、Nは、フィードバックデバイダー9の分周数、
Xは、アウトプットデバイダー7の分周数、fCは、水
晶発振周波数でこの実施例では32.768KHzであ
り、fOは、出力周波数である。
【0048】これらの分周数は、メモリ11に記憶され
ていて、周波数選択端子のS0端子13、S1端子1
4、S2端子15、S3端子16の信号がデコーダー1
0を介して出力されてくるアドレス信号17により分周
数18が呼び出され各プログラマブルデバイダー3、
9、7に送られる。。
ていて、周波数選択端子のS0端子13、S1端子1
4、S2端子15、S3端子16の信号がデコーダー1
0を介して出力されてくるアドレス信号17により分周
数18が呼び出され各プログラマブルデバイダー3、
9、7に送られる。。
【0049】図2は、請求項1記載の周波数テーブルの
一例であり、周波数選択端子の信号に応じてメモリ11
から呼び出される分周数及びそれに応じてPLLで合成
される出力周波数を示している。但し、実際の出力周波
数は、実周波数欄に示す値の周波数が出力される。出力
周波数欄の周波数が一般的に要求される周波数とすれば
要求周波数より若干誤差が生じているが、問題にならな
いレベルである。
一例であり、周波数選択端子の信号に応じてメモリ11
から呼び出される分周数及びそれに応じてPLLで合成
される出力周波数を示している。但し、実際の出力周波
数は、実周波数欄に示す値の周波数が出力される。出力
周波数欄の周波数が一般的に要求される周波数とすれば
要求周波数より若干誤差が生じているが、問題にならな
いレベルである。
【0050】以上の実施例では、周波数選択端子はS0
端子13、S1端子14、S2端子15、S3端子16
の4ビットの信号である為、出力周波数は16種類であ
るが、周波数選択端子のビット数に限定はない。
端子13、S1端子14、S2端子15、S3端子16
の4ビットの信号である為、出力周波数は16種類であ
るが、周波数選択端子のビット数に限定はない。
【0051】本周波数テーブルはパーソナルコンピュー
タのクロックに必要とされる周波数を集めたものであ
り、コンピューター用発振器市場で需要が多い周波数で
ある。20、25、33.3、40、50、60、6
6.6、80、100MHzは、主にCPU用として、
1.8432MHzは、通信クロックとして、14.3
18MHzはシステムの基準クロックとして、16MH
zは、バスクロックとして、24MHzは、フロッピー
あるいはハードディスククロックとして、22.11
8、32、48MHzは、その他の周辺回路用としてそ
れぞれ用いられる。
タのクロックに必要とされる周波数を集めたものであ
り、コンピューター用発振器市場で需要が多い周波数で
ある。20、25、33.3、40、50、60、6
6.6、80、100MHzは、主にCPU用として、
1.8432MHzは、通信クロックとして、14.3
18MHzはシステムの基準クロックとして、16MH
zは、バスクロックとして、24MHzは、フロッピー
あるいはハードディスククロックとして、22.11
8、32、48MHzは、その他の周辺回路用としてそ
れぞれ用いられる。
【0052】たとえば、66.6MHzを出力させたい
場合は、周波数選択端子S0、S1、S2、S3にそれ
ぞれ”L”、”H”、”H”、”H”レベルを入力す
る。(”L”レベルは、GNDレベル、”H”レベル
は、VDDレベルである。)出力周波数は、本実施例で
示した周波数に限定されるものでなく、メモリ11内の
分周数データM、N、Xを書き換えることにより変更で
きる。
場合は、周波数選択端子S0、S1、S2、S3にそれ
ぞれ”L”、”H”、”H”、”H”レベルを入力す
る。(”L”レベルは、GNDレベル、”H”レベル
は、VDDレベルである。)出力周波数は、本実施例で
示した周波数に限定されるものでなく、メモリ11内の
分周数データM、N、Xを書き換えることにより変更で
きる。
【0053】図3は基準周波数発生用の水晶振動子とし
てMHz帯のAT振動子を用いた場合の周波数テーブル
例である。この例での水晶発振周波数は20MHzであ
り、コンピュータで必要とされるクロックの中でも特に
40、50、60、66.6MHz等のCPU用のクロ
ックを出力する様に設定してある。この場合、実際に出
力される周波数は、要求される周波数と一致している。
てMHz帯のAT振動子を用いた場合の周波数テーブル
例である。この例での水晶発振周波数は20MHzであ
り、コンピュータで必要とされるクロックの中でも特に
40、50、60、66.6MHz等のCPU用のクロ
ックを出力する様に設定してある。この場合、実際に出
力される周波数は、要求される周波数と一致している。
【0054】本実施例では、圧電振動子として時計用3
2.768KHz水晶振動子と20MHzのAT水晶振
動子を用いたが、他の周波数でも良いし、セラミック振
動子等の他の圧電振動子を用いても良い。ただし、基準
周波数が違う場合は、前述の出力周波数計算式に基づき
各デバイダーの分周数を設定し直す必要がある。
2.768KHz水晶振動子と20MHzのAT水晶振
動子を用いたが、他の周波数でも良いし、セラミック振
動子等の他の圧電振動子を用いても良い。ただし、基準
周波数が違う場合は、前述の出力周波数計算式に基づき
各デバイダーの分周数を設定し直す必要がある。
【0055】上述のような構成によれば、メモリ11に
設定している各プログラマブルデバイダー3、9、7の
分周数M、N、Xを周波数選択端子で選択できるように
しているため、1種類の水晶振動子と1種類のPLLI
Cの組み合わせで複数の周波数を出力することができ、
特に実施例で示した周波数を設定して於けば、コンピュ
ータで需要のあるほとんどの周波数をカバーできる。
設定している各プログラマブルデバイダー3、9、7の
分周数M、N、Xを周波数選択端子で選択できるように
しているため、1種類の水晶振動子と1種類のPLLI
Cの組み合わせで複数の周波数を出力することができ、
特に実施例で示した周波数を設定して於けば、コンピュ
ータで需要のあるほとんどの周波数をカバーできる。
【0056】〔実施例2〕図4は請求項2記載の発明に
係わるPLL発振器の周波数テーブルである。これは、
実施例1記載の各プログラマブルデバイダー3、9、7
の分周数M、N、Xを変更したものである。このテーブ
ルでは、PLLの基準となる水晶振動子の周波数を24
MHzから27MHzの狭い範囲に絞りながら、出力周
波数は36MHzから140MHzまで切れ目なく任意
の周波数を出力する様にしたテーブル例である。つま
り、水晶振動子の周波数とPLLのプログラマブルデバ
イダーの分周数両方を選択してある範囲の任意の周波数
が出力させる事ができるものである。
係わるPLL発振器の周波数テーブルである。これは、
実施例1記載の各プログラマブルデバイダー3、9、7
の分周数M、N、Xを変更したものである。このテーブ
ルでは、PLLの基準となる水晶振動子の周波数を24
MHzから27MHzの狭い範囲に絞りながら、出力周
波数は36MHzから140MHzまで切れ目なく任意
の周波数を出力する様にしたテーブル例である。つま
り、水晶振動子の周波数とPLLのプログラマブルデバ
イダーの分周数両方を選択してある範囲の任意の周波数
が出力させる事ができるものである。
【0057】一例として66.6MHzの周波数を出力
させる場合の周波数選択端子と水晶振動子の選択の仕方
を説明する。図3より66.6MHzの出力周波数は、
66MHzから72MHzまでの帯域にあるため、周波
数選択端子S0、S1、S2、S3がそれぞれ”
L”、”L”、”L”、”H”のアドレスが選ばれる。
この時出力周波数と水晶振動子の周波数の比、いわゆる
逓倍数は2.75倍となる。66.6MHzを2.75
で割れば24.24MHzとなりこれが水晶振動子に要
求される周波数となる。以上の様に選択設定することで
66.6MHzが得られる。
させる場合の周波数選択端子と水晶振動子の選択の仕方
を説明する。図3より66.6MHzの出力周波数は、
66MHzから72MHzまでの帯域にあるため、周波
数選択端子S0、S1、S2、S3がそれぞれ”
L”、”L”、”L”、”H”のアドレスが選ばれる。
この時出力周波数と水晶振動子の周波数の比、いわゆる
逓倍数は2.75倍となる。66.6MHzを2.75
で割れば24.24MHzとなりこれが水晶振動子に要
求される周波数となる。以上の様に選択設定することで
66.6MHzが得られる。
【0058】ここで同じ66.6MHzを出力させる方
法として、33.3MHzの水晶振動子と逓倍数として
2を選択することでも可能であるが、実際には、より安
価でCI値の低い水晶振動子を組み合わせるようにす
る。例えばAT振動子ではコンベックス加工を施す低周
波AT振動子より、コンベクッスのないフラットな高周
波AT振動子の方がより安価に製造できる。ただし、周
波数が高くなりすぎると水晶振動片を薄く研磨しなけれ
ばならなく、またそのために、ウェハーも小さくしなけ
ればならないので限度がある。また基本波発振のAT振
動子はオーバートーン発振のAT振動子に比べてCI値
(クリスタルインピーダンス)も低く、回路側も、3次
共振の選択回路が不要なので、基本波振動子の方がよ
い。さらに基本波発振のAT振動子でもより歩留まりの
良い周波数帯を選ぶ。このようにすることで水晶振動子
の周波数は安価で発振の安定した範囲を使用できる。本
実施例では、以上のような点から選択した周波数を24
から27MHzとしたが、この周波数範囲は、振動片の
大きさ、工場の設備によって異なる。要するにより安価
でCI値の低い水晶振動子を組み合わせて使用すること
である。
法として、33.3MHzの水晶振動子と逓倍数として
2を選択することでも可能であるが、実際には、より安
価でCI値の低い水晶振動子を組み合わせるようにす
る。例えばAT振動子ではコンベックス加工を施す低周
波AT振動子より、コンベクッスのないフラットな高周
波AT振動子の方がより安価に製造できる。ただし、周
波数が高くなりすぎると水晶振動片を薄く研磨しなけれ
ばならなく、またそのために、ウェハーも小さくしなけ
ればならないので限度がある。また基本波発振のAT振
動子はオーバートーン発振のAT振動子に比べてCI値
(クリスタルインピーダンス)も低く、回路側も、3次
共振の選択回路が不要なので、基本波振動子の方がよ
い。さらに基本波発振のAT振動子でもより歩留まりの
良い周波数帯を選ぶ。このようにすることで水晶振動子
の周波数は安価で発振の安定した範囲を使用できる。本
実施例では、以上のような点から選択した周波数を24
から27MHzとしたが、この周波数範囲は、振動片の
大きさ、工場の設備によって異なる。要するにより安価
でCI値の低い水晶振動子を組み合わせて使用すること
である。
【0059】さらに水晶振動子の周波数を決定する工程
は、水晶の原石切断工程、研磨工程、エッチング工程、
蒸着工程、周波数微調整工程である。一例としてエッチ
ング工程以降の各工程の周波数調整量を、エッチング工
程+16000ppm、蒸着工程−9000ppm、周
波数微調整工程−7000ppmとすると、合計+16
000/−16000ppmである。つまり水晶振動子
には、エッチング工程以降32000ppmの周波数調
整量がある事になる。32000ppmの周波数は、2
4から27MHzの周波数帯では、約800KHzに相
当するので24から27MHzでは4分割することがで
きる。これは、水晶の原石切断、研磨工程まで粗調整し
た水晶片を4種類作っておけばその後のエッチング工程
以降で周波数調整をして24から27MHzまでの任意
の周波数の水晶振動子ができることを意味する。この4
種類の水晶片は、常に使われるため、在庫を気にしない
で予め研磨工程まで終わったところまで加工しておき、
ストックしておくことができるため、従来の水晶発振器
に比べて製造リードタイムを短くすることができる。本
実施例では、一例としてエッチング工程以降+1600
0/−16000ppmの周波数調整量としたので4種
類の水晶片となったが、周波数調整量が大きくなれば、
水晶片の種類数は更に少なくて済む。
は、水晶の原石切断工程、研磨工程、エッチング工程、
蒸着工程、周波数微調整工程である。一例としてエッチ
ング工程以降の各工程の周波数調整量を、エッチング工
程+16000ppm、蒸着工程−9000ppm、周
波数微調整工程−7000ppmとすると、合計+16
000/−16000ppmである。つまり水晶振動子
には、エッチング工程以降32000ppmの周波数調
整量がある事になる。32000ppmの周波数は、2
4から27MHzの周波数帯では、約800KHzに相
当するので24から27MHzでは4分割することがで
きる。これは、水晶の原石切断、研磨工程まで粗調整し
た水晶片を4種類作っておけばその後のエッチング工程
以降で周波数調整をして24から27MHzまでの任意
の周波数の水晶振動子ができることを意味する。この4
種類の水晶片は、常に使われるため、在庫を気にしない
で予め研磨工程まで終わったところまで加工しておき、
ストックしておくことができるため、従来の水晶発振器
に比べて製造リードタイムを短くすることができる。本
実施例では、一例としてエッチング工程以降+1600
0/−16000ppmの周波数調整量としたので4種
類の水晶片となったが、周波数調整量が大きくなれば、
水晶片の種類数は更に少なくて済む。
【0060】また本実施例のように、16種類の逓倍数
を使用した場合には用意する水晶片は4種類であった
が、周波数逓倍テーブルを増やし、逓倍数を細かく設定
すれば、組み合わせる水晶振動子は24〜27MHzよ
り狭くできるため、1種類の水晶片だけをストックして
おくだけでもよくなる。
を使用した場合には用意する水晶片は4種類であった
が、周波数逓倍テーブルを増やし、逓倍数を細かく設定
すれば、組み合わせる水晶振動子は24〜27MHzよ
り狭くできるため、1種類の水晶片だけをストックして
おくだけでもよくなる。
【0061】さらに逓倍数を細かく設定した場合には、
同じ1種類の水晶片を用意するにしてもより少ない周波
数調整量で済む。つまり組み合わせる水晶振動子を50
00ppmの間に限定した場合には、周波数微調整工程
の−7000ppmだけで周波数の合わせ込みができる
ため水晶片は蒸着工程まで終了させておけばよい。その
ため、より水晶の加工工程を進めたところでストックし
ておくことができ、より製造リードタイムの短縮ができ
る。
同じ1種類の水晶片を用意するにしてもより少ない周波
数調整量で済む。つまり組み合わせる水晶振動子を50
00ppmの間に限定した場合には、周波数微調整工程
の−7000ppmだけで周波数の合わせ込みができる
ため水晶片は蒸着工程まで終了させておけばよい。その
ため、より水晶の加工工程を進めたところでストックし
ておくことができ、より製造リードタイムの短縮ができ
る。
【0062】上述のような構成によれば、周波数逓倍テ
ーブルの逓倍数の選択、つまりPLLのプログラマブル
デバイダーの分周数と水晶振動子の周波数の組み合わせ
で、任意の出力周波数を出力できる。
ーブルの逓倍数の選択、つまりPLLのプログラマブル
デバイダーの分周数と水晶振動子の周波数の組み合わせ
で、任意の出力周波数を出力できる。
【0063】〔実施例3〕図5は、請求項3記載の発明
に係わるPLL発振器の周波数テーブルの選択方法の一
実施例である。
に係わるPLL発振器の周波数テーブルの選択方法の一
実施例である。
【0064】図1で説明をした機能ブロックを含んだP
LLICチップ21がアイランド部22にマウントされ
ており、PLLICチップ21の各パッドとアイランド
部22の周囲を取り囲む複数のリード端子がワイヤーボ
ンディングにより接続されている。アイランド部は、放
熱用のフィン27としてパッケージ外へ出ている。
LLICチップ21がアイランド部22にマウントされ
ており、PLLICチップ21の各パッドとアイランド
部22の周囲を取り囲む複数のリード端子がワイヤーボ
ンディングにより接続されている。アイランド部は、放
熱用のフィン27としてパッケージ外へ出ている。
【0065】本実施例では、PLLのプログラマブルデ
バイダーの分周数を選択する端子は、パッド23、2
4、25、26としてPLLICチップ21上に備えら
れている。パッドはプルアップされているため、”H”
レベルを入力するパッドはそのままワイヤーボンディン
グをしないかVDDに接続されるリードフレームにワイ
ヤーボンディングをすれば良い。また”L”レベルを入
力するパッドはGNDに接続されるリードフレームにワ
イヤーボンディングをすれば良い。このようにしてパッ
ド23、24、25、26に”H”または”L”レベル
を入力し、デコーダーを介して出力されるアドレス信号
により、メモリに記憶されている分周数が呼び出され出
力周波数が決まる。本実施例のパッドはプルアップされ
ていたがプルダウンされていても、ワイヤーボンディン
グにより選択ができる。
バイダーの分周数を選択する端子は、パッド23、2
4、25、26としてPLLICチップ21上に備えら
れている。パッドはプルアップされているため、”H”
レベルを入力するパッドはそのままワイヤーボンディン
グをしないかVDDに接続されるリードフレームにワイ
ヤーボンディングをすれば良い。また”L”レベルを入
力するパッドはGNDに接続されるリードフレームにワ
イヤーボンディングをすれば良い。このようにしてパッ
ド23、24、25、26に”H”または”L”レベル
を入力し、デコーダーを介して出力されるアドレス信号
により、メモリに記憶されている分周数が呼び出され出
力周波数が決まる。本実施例のパッドはプルアップされ
ていたがプルダウンされていても、ワイヤーボンディン
グにより選択ができる。
【0066】上述のような構成によれば、出力周波数を
ワイヤーボンディングにより内部設定してしまうので、
ユーザーで特に処理をしなくても出力周波数が設定でき
る。
ワイヤーボンディングにより内部設定してしまうので、
ユーザーで特に処理をしなくても出力周波数が設定でき
る。
【0067】上記実施例では、ワイヤーボンディングの
状態によって出力周波数を決定したが、他の実施例とし
て、パッド23、24、25、26が接続するパッケー
ジ内部のパターンを切断するか切断しないかによって
も”H”又は、”L”レベル入力できるので同様の効果
が得られる。
状態によって出力周波数を決定したが、他の実施例とし
て、パッド23、24、25、26が接続するパッケー
ジ内部のパターンを切断するか切断しないかによって
も”H”又は、”L”レベル入力できるので同様の効果
が得られる。
【0068】〔実施例4〕図6(a)、(b)は、請求
項4記載の発明に係わるPLL発振器の周波数テーブル
の選択方法の一実施例である。
項4記載の発明に係わるPLL発振器の周波数テーブル
の選択方法の一実施例である。
【0069】図1で説明をした機能ブロックを含んだP
LLICチップ37と水晶振動子36を同一ケース内に
封止したパッケージ31がある。PLLのプログラマブ
ルデバイダーの分周数を選択する端子は、パッドとして
PLLICチップ上に備えられていて、それぞれのパッ
ドは出力周波数を選択するS0端子32、S1端子3
3、S2端子34、S3端子35としてパッケージ31
の外部に出されている。この様に構成したPLL発振器
が、一例として図2の周波数テーブルを持っていたとし
た場合の使用例を説明する。まずこのPLL発振器をC
PUのクロック源として使用する場合で50MHzを出
力させたい場合は、周波数選択の端子S0、S1、S
2、S3にそれぞれ”L”、”H”、”H”、”L”レ
ベルが入力できるように設定する。あるいは、66.6
MHzを出力させたい場合は、周波数選択の端子S0、
S1、S2、S3にそれぞれ”L”、”H”、”
H”、”H”レベルが入力できるようにする。このと
き、実装する基板のパターンを上記の様に配線しておけ
ば良い。またCPU以外の別のユニットには、そのユニ
ットが必要とする周波数が出力できるように基板の配線
をしておけば良い。この様に同じ仕様のPLL発振器で
あっても基板の配線によってS0、S1、S2、S3端
子への入力状態をかえる事によってパーソナルコンピュ
ータの各ユニットが必要とする所定の出力周波数を出力
できる。
LLICチップ37と水晶振動子36を同一ケース内に
封止したパッケージ31がある。PLLのプログラマブ
ルデバイダーの分周数を選択する端子は、パッドとして
PLLICチップ上に備えられていて、それぞれのパッ
ドは出力周波数を選択するS0端子32、S1端子3
3、S2端子34、S3端子35としてパッケージ31
の外部に出されている。この様に構成したPLL発振器
が、一例として図2の周波数テーブルを持っていたとし
た場合の使用例を説明する。まずこのPLL発振器をC
PUのクロック源として使用する場合で50MHzを出
力させたい場合は、周波数選択の端子S0、S1、S
2、S3にそれぞれ”L”、”H”、”H”、”L”レ
ベルが入力できるように設定する。あるいは、66.6
MHzを出力させたい場合は、周波数選択の端子S0、
S1、S2、S3にそれぞれ”L”、”H”、”
H”、”H”レベルが入力できるようにする。このと
き、実装する基板のパターンを上記の様に配線しておけ
ば良い。またCPU以外の別のユニットには、そのユニ
ットが必要とする周波数が出力できるように基板の配線
をしておけば良い。この様に同じ仕様のPLL発振器で
あっても基板の配線によってS0、S1、S2、S3端
子への入力状態をかえる事によってパーソナルコンピュ
ータの各ユニットが必要とする所定の出力周波数を出力
できる。
【0070】つまり、従来パーソナルコンピュータには
多くの種類の発振器が必要であったが、本実施例のPL
L発振器が1種類あればすべての周波数に対応が可能に
なり、部品の共通化ができる。
多くの種類の発振器が必要であったが、本実施例のPL
L発振器が1種類あればすべての周波数に対応が可能に
なり、部品の共通化ができる。
【0071】また、ユーザー自身がCPUを交換してア
ップグレードをする場合、50MHzで動作するCPU
を66.6MHzで動作するCPUに交換するときは、
CPUのクロック周波数の変更もしなければならない
が、本実施例のPLL発振器であればS3端子への入力
を”L”レベルから”H”レベルへ変更するだけでよ
い。実際には、S3端子をジャンパースイッチ等にして
おけばより容易に変更することができる。
ップグレードをする場合、50MHzで動作するCPU
を66.6MHzで動作するCPUに交換するときは、
CPUのクロック周波数の変更もしなければならない
が、本実施例のPLL発振器であればS3端子への入力
を”L”レベルから”H”レベルへ変更するだけでよ
い。実際には、S3端子をジャンパースイッチ等にして
おけばより容易に変更することができる。
【0072】また、周波数の選択にあたっては、基板の
配線やジャンパースイッチで決めるだけでなく、CPU
やコントロールICを使って周波数選択端子に信号を送
り、周波数を選択する事もできる。
配線やジャンパースイッチで決めるだけでなく、CPU
やコントロールICを使って周波数選択端子に信号を送
り、周波数を選択する事もできる。
【0073】次に、本実施例を応用して、他の使用例を
説明する。図7は、図2の分周数を変更したものであ
る。この周波数設定では、50、60、66.6MHz
等一般的なCPUに必要な周波数を設定しているが更に
周波数選択端子S0を”H”から”L”にする事でそれ
ぞれの周波数に対して10%高い周波数を設定してい
る。たとえば、周波数選択端子S0、S1、S2、S3
がそれぞれ”H”、”H”、”H”、”H”のときの5
0MHzに対しては、”L”、”H”、”H”、”H”
のとき55MHzが設定されている。又、”H”、”
L”、”H”、”H”のときの60MHzに対して
は、”L”、”L”、”H”、”H”のとき66MHz
が設定されている。この実施例の具体的な使用例として
は、コンピューター製造後の検査の動作マージンテスト
としてCPUのクロックに通常の動作周波数より約10
%程度高い周波数を入力して正常に動作するかどうかを
チェックする場合に本実施例のPLL発振器は有効であ
る。たとえば通常50MHzで動作するCPUでは、S
1、S2、S3端子をすべて”H”にしておき、テスト
時にS0端子を”L”にして55MHzを出力させて動
作チェックして、その後S0端子を”H”にして50M
Hzを出力する様にして出荷する。従来この様なテスト
をする時は、基板に実装されている発振器の動作を一旦
停止させてボードテスター等外部装置から10%程度高
い周波数のクロックを供給していたが、本実施例のPL
L発振器であれば、周波数選択端子のS0端子を”H”
から”L”にするだけでテストができる。この事は、今
後CPUの周波数が高くなった時に、高周波クロックを
外部の装置より長い配線やコンタクトプローブを経由し
て供給するとクロック波形の歪みが生じて正常なテスト
ができなくなり問題になる。しかし、本実施例のPLL
発振器を使用すれば、通常動作時と同じ発振器より通常
時にほぼ近いクロック波形を供給してテストするので簡
単で正確なテストが可能になる。
説明する。図7は、図2の分周数を変更したものであ
る。この周波数設定では、50、60、66.6MHz
等一般的なCPUに必要な周波数を設定しているが更に
周波数選択端子S0を”H”から”L”にする事でそれ
ぞれの周波数に対して10%高い周波数を設定してい
る。たとえば、周波数選択端子S0、S1、S2、S3
がそれぞれ”H”、”H”、”H”、”H”のときの5
0MHzに対しては、”L”、”H”、”H”、”H”
のとき55MHzが設定されている。又、”H”、”
L”、”H”、”H”のときの60MHzに対して
は、”L”、”L”、”H”、”H”のとき66MHz
が設定されている。この実施例の具体的な使用例として
は、コンピューター製造後の検査の動作マージンテスト
としてCPUのクロックに通常の動作周波数より約10
%程度高い周波数を入力して正常に動作するかどうかを
チェックする場合に本実施例のPLL発振器は有効であ
る。たとえば通常50MHzで動作するCPUでは、S
1、S2、S3端子をすべて”H”にしておき、テスト
時にS0端子を”L”にして55MHzを出力させて動
作チェックして、その後S0端子を”H”にして50M
Hzを出力する様にして出荷する。従来この様なテスト
をする時は、基板に実装されている発振器の動作を一旦
停止させてボードテスター等外部装置から10%程度高
い周波数のクロックを供給していたが、本実施例のPL
L発振器であれば、周波数選択端子のS0端子を”H”
から”L”にするだけでテストができる。この事は、今
後CPUの周波数が高くなった時に、高周波クロックを
外部の装置より長い配線やコンタクトプローブを経由し
て供給するとクロック波形の歪みが生じて正常なテスト
ができなくなり問題になる。しかし、本実施例のPLL
発振器を使用すれば、通常動作時と同じ発振器より通常
時にほぼ近いクロック波形を供給してテストするので簡
単で正確なテストが可能になる。
【0074】〔実施例5〕図8は、請求項7、8記載の
発明に係わるPLL発振器の周波数テーブルの選択方法
の一実施例である。
発明に係わるPLL発振器の周波数テーブルの選択方法
の一実施例である。
【0075】外部から出力周波数を選択する端子S0端
子41、S1端子42、S2端子43、S3端子44
は、デコーダー45に接続されている。各周波数選択端
子は、プルアップ抵抗46によりVDD(電源電圧電
位)に接続され、IC上に形成されたヒューズ47によ
りGND(グランド電位)に接続されている。
子41、S1端子42、S2端子43、S3端子44
は、デコーダー45に接続されている。各周波数選択端
子は、プルアップ抵抗46によりVDD(電源電圧電
位)に接続され、IC上に形成されたヒューズ47によ
りGND(グランド電位)に接続されている。
【0076】周波数選択端子は、プルアップ抵抗により
VDDに接続されてはいるが、ヒューズによりGNDに
短絡されているため、デコーダーには”L”レベルが入
力される。
VDDに接続されてはいるが、ヒューズによりGNDに
短絡されているため、デコーダーには”L”レベルが入
力される。
【0077】しかし、外部選択端子及びGND間に電圧
を印加する事によりヒューズに電流を流し溶断させる。
この時には外部選択端子は、プルアップ抵抗によりVD
Dに接続されているだけであるため、デコーダーには”
H”レベルが入力できる。このようにヒューズを切断す
ることによりデコーダー回路へ”H”または”L”レベ
ルの信号を入力することができる。
を印加する事によりヒューズに電流を流し溶断させる。
この時には外部選択端子は、プルアップ抵抗によりVD
Dに接続されているだけであるため、デコーダーには”
H”レベルが入力できる。このようにヒューズを切断す
ることによりデコーダー回路へ”H”または”L”レベ
ルの信号を入力することができる。
【0078】ヒューズの切断は、電圧を印加する以外に
もヒューズ部分にレーザーを照射して切断を行う場合も
あるが、電圧を印加して切断をする場合にはPLLIC
や水晶振動子を実装後、切断をすることができるため、
ユーザーへの出荷直前にヒューズを切断することもでき
る。また単に電圧を印加するだけなので、発振器の製造
工場段階ばかりではなく、発振器の販売の段階で行うこ
ともできる。
もヒューズ部分にレーザーを照射して切断を行う場合も
あるが、電圧を印加して切断をする場合にはPLLIC
や水晶振動子を実装後、切断をすることができるため、
ユーザーへの出荷直前にヒューズを切断することもでき
る。また単に電圧を印加するだけなので、発振器の製造
工場段階ばかりではなく、発振器の販売の段階で行うこ
ともできる。
【0079】ヒューズはIC上に形成できるだけでな
く、リードフレームをヒューズとして利用したりするこ
ともできる。
く、リードフレームをヒューズとして利用したりするこ
ともできる。
【0080】また本実施例では、デコーダー回路へ”
L”レベルの信号を入力するために、ヒューズをプルダ
ウン用に使用したが、プルアップでも同じである。
L”レベルの信号を入力するために、ヒューズをプルダ
ウン用に使用したが、プルアップでも同じである。
【0081】上述のような構成によれば、出力周波数の
選択をするヒューズを、容易に切断でき、発振器の実装
後にも出力周波数を設定できるので、短い納期でユーザ
ーに出すことができ、特に小量のサンプル提示の時に
は、販売店等での設定さえ可能になり、即時にユーザー
に出すこともできる。
選択をするヒューズを、容易に切断でき、発振器の実装
後にも出力周波数を設定できるので、短い納期でユーザ
ーに出すことができ、特に小量のサンプル提示の時に
は、販売店等での設定さえ可能になり、即時にユーザー
に出すこともできる。
【0082】〔実施例6〕図9は、請求項9記載の発明
に係わるPLL発振器の周波数を決定するプログラマブ
ルデバイダーの分周数データーの書き込み方法の一実施
例である。
に係わるPLL発振器の周波数を決定するプログラマブ
ルデバイダーの分周数データーの書き込み方法の一実施
例である。
【0083】3つのプログラマブルデバイダー(リファ
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー)の分周数がメモリに記憶されてい
る。メモリは、プログラマブルリードオンリーメモリ
(以下PROMと記す)51であり、ヒューズ52で構
成したPROM51について説明をする。PROM51
はヒューズ52の状態に応じて、分周数を出力する。ヒ
ューズ52は、データ入力端子53と電圧印加端子54
により切断される。
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー)の分周数がメモリに記憶されてい
る。メモリは、プログラマブルリードオンリーメモリ
(以下PROMと記す)51であり、ヒューズ52で構
成したPROM51について説明をする。PROM51
はヒューズ52の状態に応じて、分周数を出力する。ヒ
ューズ52は、データ入力端子53と電圧印加端子54
により切断される。
【0084】所定の周波数を出力するように、ヒューズ
52を切断してプログラマブルデバイダーの分周数を固
定する。切断をするヒューズのデータは、データ入力端
子53からシリアル転送する。データ転送後、電圧印加
端子54に電圧を印加してヒューズ52を切断する。切
断をしていないヒューズは”L”レベルを出力し、切断
をしたヒューズは”H”レベルを出力する。プログラマ
ブルデバイダーは、このバイナリーデータにより、分周
数が決められる。
52を切断してプログラマブルデバイダーの分周数を固
定する。切断をするヒューズのデータは、データ入力端
子53からシリアル転送する。データ転送後、電圧印加
端子54に電圧を印加してヒューズ52を切断する。切
断をしていないヒューズは”L”レベルを出力し、切断
をしたヒューズは”H”レベルを出力する。プログラマ
ブルデバイダーは、このバイナリーデータにより、分周
数が決められる。
【0085】また別のヒューズの切断方法としては、P
LLICチップ上のヒューズ部分にレーザーを照射して
ヒューズの切断を行うこともできる。
LLICチップ上のヒューズ部分にレーザーを照射して
ヒューズの切断を行うこともできる。
【0086】PROMは、ヒューズタイプ以外にも、一
般的な電気消去タイプや紫外線消去タイプ等でも良い。
般的な電気消去タイプや紫外線消去タイプ等でも良い。
【0087】上述のような構成によれば、出力周波数の
設定データをPROMに書き込んでから出荷しているの
で、ユーザーでは一般的な水晶発振器として扱うことが
できる。
設定データをPROMに書き込んでから出荷しているの
で、ユーザーでは一般的な水晶発振器として扱うことが
できる。
【0088】〔実施例7〕図10は、請求項10記載の
発明に係わるPLL発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に水晶振動子を実装後、分
周データー書き込みを行う場合の実施例を説明する。
発明に係わるPLL発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に水晶振動子を実装後、分
周データー書き込みを行う場合の実施例を説明する。
【0089】PLLIC及び水晶振動子を内蔵した樹脂
モールドパッケージ61より内部のPLLICにワイヤ
ーボンディングで接続されたリード端子62が出てい
る。またリード端子62と別に内部のPLLICにワイ
ヤーボンディングで接続されたデータ入力端子63及び
電圧印加端子64がある。
モールドパッケージ61より内部のPLLICにワイヤ
ーボンディングで接続されたリード端子62が出てい
る。またリード端子62と別に内部のPLLICにワイ
ヤーボンディングで接続されたデータ入力端子63及び
電圧印加端子64がある。
【0090】切断するヒューズを選択するためのデータ
を入力するデータ入力端子63にデータを転送し、電圧
印加端子64に電圧を印加してヒューズを切断する。ヒ
ューズ切断後データ入力端子63及び電圧印加端子64
はヒューズ切断後、切断する。
を入力するデータ入力端子63にデータを転送し、電圧
印加端子64に電圧を印加してヒューズを切断する。ヒ
ューズ切断後データ入力端子63及び電圧印加端子64
はヒューズ切断後、切断する。
【0091】従来の水晶発振器では、ユーザーから注文
が入ると、その時点からPLLICのダイアタッチ、ワ
イヤーボンディング、水晶振動子の実装、樹脂モールド
パッケージ、リード端子のメッキ、プレスを行い出荷し
ていた。さらに水晶振動子がなければ、水晶振動子から
製造をしなければならない場合もあった。しかし、本P
LL発振器では、予めPLLICや水晶振動子の実装を
し、樹脂モールドパッケージ、リード端子のメッキ、プ
レスまでをしておく。そしてユーザーからの注文が入っ
た時点で、ヒューズの切断をして出荷する。またヒュー
ズの代わりに、PROMを使い、このPROMにデータ
を書き込んで、プログラマブルデバイダーの分周数を固
定して、所定の周波数を出力することもできる。
が入ると、その時点からPLLICのダイアタッチ、ワ
イヤーボンディング、水晶振動子の実装、樹脂モールド
パッケージ、リード端子のメッキ、プレスを行い出荷し
ていた。さらに水晶振動子がなければ、水晶振動子から
製造をしなければならない場合もあった。しかし、本P
LL発振器では、予めPLLICや水晶振動子の実装を
し、樹脂モールドパッケージ、リード端子のメッキ、プ
レスまでをしておく。そしてユーザーからの注文が入っ
た時点で、ヒューズの切断をして出荷する。またヒュー
ズの代わりに、PROMを使い、このPROMにデータ
を書き込んで、プログラマブルデバイダーの分周数を固
定して、所定の周波数を出力することもできる。
【0092】上述のような構成によれば、予め製造して
おいたPLL発振器の出力周波数を出荷直前に設定でき
るようにしているため、短納期でユーザーへの出荷をす
ることができる。
おいたPLL発振器の出力周波数を出荷直前に設定でき
るようにしているため、短納期でユーザーへの出荷をす
ることができる。
【0093】〔実施例8〕図11は、請求項11記載の
発明に係わるPLL発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に、2つ以上の出力周波数
を設定可能な周波数テーブルを有する場合の実施例であ
る。
発明に係わるPLL発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に、2つ以上の出力周波数
を設定可能な周波数テーブルを有する場合の実施例であ
る。
【0094】PROM71は、デコーダー72により、
指定されたアドレスのデータをプログラマブルデバイダ
ーに出力する。
指定されたアドレスのデータをプログラマブルデバイダ
ーに出力する。
【0095】3つのプログラマブルデバイダー(リファ
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー)の分周数をPROM71のデータに
より制御する。PROM71には予めプログラマブルデ
バイダーの分周数は記憶されていないため、希望周波数
に合わせてプログラマブルデバイダーの分周数を、デー
タ入力端子73より入力して記憶させる。PROMとし
ては、一般的な電気消去タイプや紫外線消去タイプ、ヒ
ューズタイプ等でも良いし、PLLICのメタルマスク
で行う方法もある。メタルマスクで行う方法以外は、P
LL発振器の製造工程中でもできる。予めメモリにプロ
グラマブルデバイダーの分周数のデータが記憶されてい
て、その中から出力周波数を選択する方法では、ユーザ
ーからの特殊な周波数の注文に対しては、対応すること
ができない場合もあったが、メモリにPROMを使うこ
とにより、分周数のデータを記憶させることができる。
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー)の分周数をPROM71のデータに
より制御する。PROM71には予めプログラマブルデ
バイダーの分周数は記憶されていないため、希望周波数
に合わせてプログラマブルデバイダーの分周数を、デー
タ入力端子73より入力して記憶させる。PROMとし
ては、一般的な電気消去タイプや紫外線消去タイプ、ヒ
ューズタイプ等でも良いし、PLLICのメタルマスク
で行う方法もある。メタルマスクで行う方法以外は、P
LL発振器の製造工程中でもできる。予めメモリにプロ
グラマブルデバイダーの分周数のデータが記憶されてい
て、その中から出力周波数を選択する方法では、ユーザ
ーからの特殊な周波数の注文に対しては、対応すること
ができない場合もあったが、メモリにPROMを使うこ
とにより、分周数のデータを記憶させることができる。
【0096】上述のような構成によれば、PLL発振器
の出力周波数や周波数の逓倍数のデータを容易に設定で
きるようにしているため、ユーザーの特殊な周波数の要
求にも応じることができる。
の出力周波数や周波数の逓倍数のデータを容易に設定で
きるようにしているため、ユーザーの特殊な周波数の要
求にも応じることができる。
【0097】〔実施例9〕図5により、請求項16記載
の発振器を説明する。
の発振器を説明する。
【0098】PLLIC21上のアウトプットイネーブ
ル機能(以下OE機能と記す)を選択するパッド28
と、スタンバイ機能(以下ST機能と記す)を選択する
パッド29がリード端子30にワイヤーボンディングさ
れている。
ル機能(以下OE機能と記す)を選択するパッド28
と、スタンバイ機能(以下ST機能と記す)を選択する
パッド29がリード端子30にワイヤーボンディングさ
れている。
【0099】OE機能を選択するパッド28とST機能
を選択するパッド29がPLLIC21上で近傍に配置
されているため、どちらか一方のパッドを一本のリード
端子30にワイヤーボンディングできるだけでなく、両
方のパッドを一本のリード端子30にワイヤーボンディ
ングすることもでき、その場合新たにOE機能とスタン
バイ機能を複合した機能(以下STZ機能と記す)を作
り出すことができる。図12は、OE機能、ST機能、
STZ機能を説明するための機能図である。
を選択するパッド29がPLLIC21上で近傍に配置
されているため、どちらか一方のパッドを一本のリード
端子30にワイヤーボンディングできるだけでなく、両
方のパッドを一本のリード端子30にワイヤーボンディ
ングすることもでき、その場合新たにOE機能とスタン
バイ機能を複合した機能(以下STZ機能と記す)を作
り出すことができる。図12は、OE機能、ST機能、
STZ機能を説明するための機能図である。
【0100】OE機能とは、水晶振動子の発振回路とP
LL回路は動作させまま、出力端子をハイインピーダン
ス状態にする機能であり、コンピューター等の製造時に
おける動作テストで発振器のクロック出力を止めて外部
からクロックを入れる場合に使う。
LL回路は動作させまま、出力端子をハイインピーダン
ス状態にする機能であり、コンピューター等の製造時に
おける動作テストで発振器のクロック出力を止めて外部
からクロックを入れる場合に使う。
【0101】またスタンバイ機能とは、水晶振動子の発
振回路とPLL回路を停止状態にし、消費電流を減少さ
せ、出力端子を”L”又は”H”レベルに固定する機能
で、コンピューター等電子機器の省エネルギー化に効果
がある。
振回路とPLL回路を停止状態にし、消費電流を減少さ
せ、出力端子を”L”又は”H”レベルに固定する機能
で、コンピューター等電子機器の省エネルギー化に効果
がある。
【0102】STZ機能は、上記2つの機能を複合し、
水晶振動子の発振回路とPLL回路を停止状態にし消費
電流を減少させながら、出力端子をハイインピーダンス
状態にする機能である。これは、コンピュター等の製造
時の動作テストにも通常の使用時に於ける省エネルギー
化にも利用できる機能である。
水晶振動子の発振回路とPLL回路を停止状態にし消費
電流を減少させながら、出力端子をハイインピーダンス
状態にする機能である。これは、コンピュター等の製造
時の動作テストにも通常の使用時に於ける省エネルギー
化にも利用できる機能である。
【0103】〔実施例9〕請求項20記載の発振器を説
明する。
明する。
【0104】前述したST機能、STZ機能に関し、P
LL回路の基準信号として32KHzのように発振開始
時間が長い音叉型振動子を使用した場合、スタンバイ時
に一旦水晶発振を停止させてしまうとスタンバイを解除
したときに発振が開始するまでに数百m秒から数秒の時
間が掛かってしまう。そこで、早く発振を立ち上げるた
めに、水晶振動子の発振回路だけは動作させておき、S
T機能、STZ機能の解除後の発振開始時間を短縮させ
る。これにより、約数m秒の発振開始時間が可能であ
る。尚、32KHzのような低い周波数では発振回路を
動作させておいても消費電流は数μA程度で済む為S
T、STZ機能の本来の狙いは、失われない。
LL回路の基準信号として32KHzのように発振開始
時間が長い音叉型振動子を使用した場合、スタンバイ時
に一旦水晶発振を停止させてしまうとスタンバイを解除
したときに発振が開始するまでに数百m秒から数秒の時
間が掛かってしまう。そこで、早く発振を立ち上げるた
めに、水晶振動子の発振回路だけは動作させておき、S
T機能、STZ機能の解除後の発振開始時間を短縮させ
る。これにより、約数m秒の発振開始時間が可能であ
る。尚、32KHzのような低い周波数では発振回路を
動作させておいても消費電流は数μA程度で済む為S
T、STZ機能の本来の狙いは、失われない。
【0105】〔実施例10〕図13は請求項23記載の
PLL回路のLPFを構成するコンデンサーとしてIC
外部の部品を使用した実施例であり、一実施例としてチ
ップコンデンサーを用いて水晶振動子及びPLLICチ
ップと共に1パッケージ化した場合の説明をする。
PLL回路のLPFを構成するコンデンサーとしてIC
外部の部品を使用した実施例であり、一実施例としてチ
ップコンデンサーを用いて水晶振動子及びPLLICチ
ップと共に1パッケージ化した場合の説明をする。
【0106】PLLICチップ81がアイランド部82
にマウントされており、PLLICチップ81の各パッ
ドとアイランド部82の周囲を取り囲む複数のリード端
子をワイヤーボンディングにより接続している。水晶振
動子83及びチップコンデンサー84もリード端子85
に接続しており以上を樹脂モールド材等によりモールド
成形している。
にマウントされており、PLLICチップ81の各パッ
ドとアイランド部82の周囲を取り囲む複数のリード端
子をワイヤーボンディングにより接続している。水晶振
動子83及びチップコンデンサー84もリード端子85
に接続しており以上を樹脂モールド材等によりモールド
成形している。
【0107】PLL回路のLPFの容量は、一般的に少
なくとも数百pF以上の容量が必要で、IC上に作ると
面積的にコンデンサが占める割合が大きくなり、したが
ってICの価格が高くなってしまう。そこでLPFの容
量を安価なチップコンデンサーにしてPLLICと水晶
振動子と共に同一パッケージにモールド成形する事によ
り、製造コストを下げられる。
なくとも数百pF以上の容量が必要で、IC上に作ると
面積的にコンデンサが占める割合が大きくなり、したが
ってICの価格が高くなってしまう。そこでLPFの容
量を安価なチップコンデンサーにしてPLLICと水晶
振動子と共に同一パッケージにモールド成形する事によ
り、製造コストを下げられる。
【0108】又、PLL回路では、出力周波数のゆらぎ
やジッター等を抑えるため、基準信号の周波数に応じ
て、最適なLPFの定数を設定する必要があるが、容量
をチップコンデンサーにすることで、LPFの定数の変
更を容易にできる。
やジッター等を抑えるため、基準信号の周波数に応じ
て、最適なLPFの定数を設定する必要があるが、容量
をチップコンデンサーにすることで、LPFの定数の変
更を容易にできる。
【0109】本実施例ではLPFの容量をチップコンデ
ンサーに置き換えたが、LPFの抵抗やインダクタ等の
他の素子をチップ部品として置き換えても良い。
ンサーに置き換えたが、LPFの抵抗やインダクタ等の
他の素子をチップ部品として置き換えても良い。
【0110】上述のような構成によれば、LPFの構成
素子をIC外部の安価で定数の変更が容易な部品に置き
換えているので、ICを安価にできる上、最適なLPF
の定数の設定が容易にできるPLL発振器を実現でき
る。
素子をIC外部の安価で定数の変更が容易な部品に置き
換えているので、ICを安価にできる上、最適なLPF
の定数の設定が容易にできるPLL発振器を実現でき
る。
【0111】〔実施例11〕図14(a)、(b)は請
求項26記載のPLL発振器をセラミックパッケージで
実装した場合の実施例である。図14(a)はパッケー
ジを上から見た図であり、図14(b)はパッケージを
横からみた図である。
求項26記載のPLL発振器をセラミックパッケージで
実装した場合の実施例である。図14(a)はパッケー
ジを上から見た図であり、図14(b)はパッケージを
横からみた図である。
【0112】セラミック基板91上にPLLIC92及
び水晶振動片93がマウントされている。さらにLPF
は、抵抗94、95と、コンデンサ96で構成されてい
る。抵抗94、95は印刷抵抗で、コンデンサ96は、
セラミック基板91上に誘電体98を電極99ではさみ
形成されている。
び水晶振動片93がマウントされている。さらにLPF
は、抵抗94、95と、コンデンサ96で構成されてい
る。抵抗94、95は印刷抵抗で、コンデンサ96は、
セラミック基板91上に誘電体98を電極99ではさみ
形成されている。
【0113】本実施例でのLPFは、PLL回路のLP
Fとしては最も一般的なラグリードフィルタであるが、
ラグフィルタやアクティブフィルタ等でも良い。また、
図15(a)、(b)に示すようにコンデンサは、誘電
体100をパッケージのセラミックと兼ねてセラミック
基板内に一体的に形成できる。又、コンデンサの片側電
極をICのステージ101と兼ねる事によりパッケージ
の小型化が可能で、更に、多層セラミック基板を使え
ば、コンデンサを内層に積層化して形成できるのでより
小型化できる。
Fとしては最も一般的なラグリードフィルタであるが、
ラグフィルタやアクティブフィルタ等でも良い。また、
図15(a)、(b)に示すようにコンデンサは、誘電
体100をパッケージのセラミックと兼ねてセラミック
基板内に一体的に形成できる。又、コンデンサの片側電
極をICのステージ101と兼ねる事によりパッケージ
の小型化が可能で、更に、多層セラミック基板を使え
ば、コンデンサを内層に積層化して形成できるのでより
小型化できる。
【0114】上述のような構成によれば、LPFの抵抗
及びコンデンサをセラミック基板内に形成しているの
で、PLLICが小型化できICを安価にできる上にパ
ッケージを小型化したPLL発振器を実現できる。
及びコンデンサをセラミック基板内に形成しているの
で、PLLICが小型化できICを安価にできる上にパ
ッケージを小型化したPLL発振器を実現できる。
【0115】〔実施例12〕図14(a)、(b)によ
り、請求項15記載のPLL発振器の製造方法を説明す
る。
り、請求項15記載のPLL発振器の製造方法を説明す
る。
【0116】PLL発振器は、PLLIC92をマウン
トし、ワイヤーボンディングをし、出力周波数を決定し
た後で、水晶振動片93をマウントし、カバー97をし
て封止している。
トし、ワイヤーボンディングをし、出力周波数を決定し
た後で、水晶振動片93をマウントし、カバー97をし
て封止している。
【0117】PLLIC92は既にワイヤーボンディン
グされている為、水晶振動子片93をマウントして電源
を供給すれば動作する状態にある。そこで、水晶振動子
片93をマウントした後、PLL発振器を動作させて、
出力周波数を測定しながら水晶振動子片を周波数調整
し、その後カバーをする。こうすれば、PLLICと水
晶振動子片を組み合わせて実際に発振させて、目的の周
波数からずれている分周波数調整を行っているため、周
波数ズレのない高精度なPLL発振器ができる。水晶振
動子片の周波数調整方法としては、電極へ金属蒸着する
方法、電極をレーザー等により削る方法等がある。
グされている為、水晶振動子片93をマウントして電源
を供給すれば動作する状態にある。そこで、水晶振動子
片93をマウントした後、PLL発振器を動作させて、
出力周波数を測定しながら水晶振動子片を周波数調整
し、その後カバーをする。こうすれば、PLLICと水
晶振動子片を組み合わせて実際に発振させて、目的の周
波数からずれている分周波数調整を行っているため、周
波数ズレのない高精度なPLL発振器ができる。水晶振
動子片の周波数調整方法としては、電極へ金属蒸着する
方法、電極をレーザー等により削る方法等がある。
【0118】実施例では、セラミックパッケージのPL
L発振器について説明したが、水晶振動子片を封止しな
いで裸の状態で実装をするパッケージングであればメタ
ルキャンタイプやプラスチックパッケージでも良い。
L発振器について説明したが、水晶振動子片を封止しな
いで裸の状態で実装をするパッケージングであればメタ
ルキャンタイプやプラスチックパッケージでも良い。
【0119】また、上述のような構成を、実施例2で説
明した構成のPLLICと水晶振動子とを併用すれば、
発振器の封止直前の水晶周波数調整工程で出力周波数を
決定する事ができるため製造リードタイムの短縮が可能
である。
明した構成のPLLICと水晶振動子とを併用すれば、
発振器の封止直前の水晶周波数調整工程で出力周波数を
決定する事ができるため製造リードタイムの短縮が可能
である。
【0120】〔実施例13〕図16は請求項29記載の
周波数調整可能な高精度PLL発振器の一実施例であ
る。PLL回路の基準信号となる水晶振動子111に
は、基本波発振のAT振動子を用いインバーター112
と帰還抵抗113とドレイン抵抗114及びゲート容量
116、ドレイン容量115により発振回路を構成して
いる。ゲート容量116は周波数の合わせ込みを行うた
め、容量の可変ができる構成としている。
周波数調整可能な高精度PLL発振器の一実施例であ
る。PLL回路の基準信号となる水晶振動子111に
は、基本波発振のAT振動子を用いインバーター112
と帰還抵抗113とドレイン抵抗114及びゲート容量
116、ドレイン容量115により発振回路を構成して
いる。ゲート容量116は周波数の合わせ込みを行うた
め、容量の可変ができる構成としている。
【0121】一例として出力周波数が50MHzのPL
L発振器を考えた場合、図4より25MHzの水晶振動
子と逓倍数の2を組み合わせることにより出力できる
が、実際はICの発振回路定数のばらつきや水晶振動子
の周波数のばらつきにより、50MHzに対して周波数
のズレが生じる。この周波数ズレをなくすためゲート容
量を変化させて周波数の合わせ込みを行う。出力周波数
が50MHzより高い場合は、ゲート容量を大きくする
ことで周波数を低くして50MHzに合わせ込み、出力
周波数が50MHzよりも低い場合にはゲート容量を小
さくすることで周波数を高くして50MHzに合わせ込
み、高精度な出力周波数を得る事ができる。出力周波数
を50MHzに合わせ込むわけではあるが、実際は、2
逓倍のPLL発振器の場合、PLLの基準信号の25M
Hzの合わせ込みをしてPLL回路で2倍にして出力し
ている訳である。
L発振器を考えた場合、図4より25MHzの水晶振動
子と逓倍数の2を組み合わせることにより出力できる
が、実際はICの発振回路定数のばらつきや水晶振動子
の周波数のばらつきにより、50MHzに対して周波数
のズレが生じる。この周波数ズレをなくすためゲート容
量を変化させて周波数の合わせ込みを行う。出力周波数
が50MHzより高い場合は、ゲート容量を大きくする
ことで周波数を低くして50MHzに合わせ込み、出力
周波数が50MHzよりも低い場合にはゲート容量を小
さくすることで周波数を高くして50MHzに合わせ込
み、高精度な出力周波数を得る事ができる。出力周波数
を50MHzに合わせ込むわけではあるが、実際は、2
逓倍のPLL発振器の場合、PLLの基準信号の25M
Hzの合わせ込みをしてPLL回路で2倍にして出力し
ている訳である。
【0122】ここで、水晶振動子の基本波発振では、発
振段の容量を変化させた場合の周波数の変化量は、オー
バートーン発振させた場合に比べて大きいため、小さな
容量の変化で周波数の合わせ込みができる。これは、同
じ容量で周波数の合わせ込みを行う場合には、基本波発
振の方が大きな周波数のズレ量に対しても合わせ込みが
できる事になる。理論的には、同じ容量で周波数調整し
た場合、基本波発振は3次オーバートーン発振より9倍
の周波数変化が得られる。さらにオーバートーンの発振
回路では発振段の容量を大きく変えてしまうと負性抵抗
の周波数特性が変化して他の次数での発振をしてしまう
ことがある為、オーバートーン発振回路での周波数調整
は、大変危険である。例えば、3次オーバートーン発振
回路で50MHz出力の場合、1次の16.6MHzや
3次の83.3MHzが出力してしまう場合がある。
振段の容量を変化させた場合の周波数の変化量は、オー
バートーン発振させた場合に比べて大きいため、小さな
容量の変化で周波数の合わせ込みができる。これは、同
じ容量で周波数の合わせ込みを行う場合には、基本波発
振の方が大きな周波数のズレ量に対しても合わせ込みが
できる事になる。理論的には、同じ容量で周波数調整し
た場合、基本波発振は3次オーバートーン発振より9倍
の周波数変化が得られる。さらにオーバートーンの発振
回路では発振段の容量を大きく変えてしまうと負性抵抗
の周波数特性が変化して他の次数での発振をしてしまう
ことがある為、オーバートーン発振回路での周波数調整
は、大変危険である。例えば、3次オーバートーン発振
回路で50MHz出力の場合、1次の16.6MHzや
3次の83.3MHzが出力してしまう場合がある。
【0123】可変容量としては、トリマーコンデンサー
や可変容量ダイオードやICに内蔵できる容量アレイ等
を用いる事ができる。
や可変容量ダイオードやICに内蔵できる容量アレイ等
を用いる事ができる。
【0124】〔実施例14〕図17を用いて請求項32
記載の周波数合わせ込みのための容量に、IC上の容量
アレイを用いる方法について説明をする。
記載の周波数合わせ込みのための容量に、IC上の容量
アレイを用いる方法について説明をする。
【0125】容量アレイは、容量の異なるまたは同じコ
ンデンサー117が1つ以上あり、それぞれがトランジ
スター118のオンまたはオフにより選択できる構成を
言う。PLL回路の基準信号の周波数を合わせ込むため
のデータを、データ入力端子120からメモリ119へ
書き込む。メモリ119のデータに応じて、容量アレイ
の中からトランジスター118により最適な容量のコン
デンサー117を選択をする。この場合、複数のコンデ
ンサーを組み合わせより正確に合わせ込むこともでき
る。
ンデンサー117が1つ以上あり、それぞれがトランジ
スター118のオンまたはオフにより選択できる構成を
言う。PLL回路の基準信号の周波数を合わせ込むため
のデータを、データ入力端子120からメモリ119へ
書き込む。メモリ119のデータに応じて、容量アレイ
の中からトランジスター118により最適な容量のコン
デンサー117を選択をする。この場合、複数のコンデ
ンサーを組み合わせより正確に合わせ込むこともでき
る。
【0126】この様な、IC上の容量アレイを用いてオ
ーバートーン発振の水晶発振器で周波数の合わせ込みを
行う場合は、前述したようにオーバートーン発振では大
きな容量を必要とするため、ICの面積が大きくなりI
Cのコストが高くなってしまう。そこで周波数の合わせ
込みを少ない容量で行える基本波発振を用いて周波数の
合わせ込みを行い、PLL回路でオーバートーン発振の
周波数を出力させれば、オーバートーン帯の周波数を出
力する発振器であっても、小さな容量のコンデンサーだ
けで可能である。
ーバートーン発振の水晶発振器で周波数の合わせ込みを
行う場合は、前述したようにオーバートーン発振では大
きな容量を必要とするため、ICの面積が大きくなりI
Cのコストが高くなってしまう。そこで周波数の合わせ
込みを少ない容量で行える基本波発振を用いて周波数の
合わせ込みを行い、PLL回路でオーバートーン発振の
周波数を出力させれば、オーバートーン帯の周波数を出
力する発振器であっても、小さな容量のコンデンサーだ
けで可能である。
【0127】上述のような構成によれば、オーバートー
ン発振に比べて緩急量の大きな基本波発振をPLLの基
準信号にしているので、安価なICチップで安定した発
振で容易にオーバートーン帯の高精度発振器が実現でき
る。
ン発振に比べて緩急量の大きな基本波発振をPLLの基
準信号にしているので、安価なICチップで安定した発
振で容易にオーバートーン帯の高精度発振器が実現でき
る。
【0128】〔実施例15〕図18を用いて、請求項3
5記載のPLL回路の基準信号の周波数の合わせ込みの
可変容量として、可変容量ダイオードを用いた場合につ
いて説明する。
5記載のPLL回路の基準信号の周波数の合わせ込みの
可変容量として、可変容量ダイオードを用いた場合につ
いて説明する。
【0129】可変容量ダイオード121は印加電圧によ
り容量値が変化するダイオードである。そのためこの可
変容量ダイオードの印加電圧を変化させると発振段の容
量が変化し、結果的に発振周波数を制御することができ
る。これは電圧制御水晶発振器(以下VCXOと記す)
と同じ構成であるが、本実施例の特徴は、基本波発振の
発振周波数を電圧制御して、その発振信号をPLLの基
準信号として周波数を逓倍している。このため同じオー
バートーン帯の周波数を出力する場合、オーバートーン
発振させてそれを直接出力しているVCXOよりも基本
波発振の信号をPLLで逓倍しているVCXOの方が、
発振段の容量を同量変化をせた場合には、可変できる周
波数の範囲を広くすることができる。
り容量値が変化するダイオードである。そのためこの可
変容量ダイオードの印加電圧を変化させると発振段の容
量が変化し、結果的に発振周波数を制御することができ
る。これは電圧制御水晶発振器(以下VCXOと記す)
と同じ構成であるが、本実施例の特徴は、基本波発振の
発振周波数を電圧制御して、その発振信号をPLLの基
準信号として周波数を逓倍している。このため同じオー
バートーン帯の周波数を出力する場合、オーバートーン
発振させてそれを直接出力しているVCXOよりも基本
波発振の信号をPLLで逓倍しているVCXOの方が、
発振段の容量を同量変化をせた場合には、可変できる周
波数の範囲を広くすることができる。
【0130】上述のような構成によれば、PLL回路の
基準信号に周波数変調をかけ、PLL回路で周波数を逓
倍しているので、オーバートーン帯の周波数を出力する
VCXOが実現できる。
基準信号に周波数変調をかけ、PLL回路で周波数を逓
倍しているので、オーバートーン帯の周波数を出力する
VCXOが実現できる。
【0131】〔実施例16〕図19は、請求項36記載
の水晶発振回路の負荷容量を温度検出回路123と制御
回路122により制御し、温度に対して安定した周波数
を出力するPLL発振器についての説明図である。
の水晶発振回路の負荷容量を温度検出回路123と制御
回路122により制御し、温度に対して安定した周波数
を出力するPLL発振器についての説明図である。
【0132】温度検出回路により周囲の温度の検出を行
い、制御回路に温度データを転送する。制御回路は、温
度検出回路から得られた温度のデータに基づいて可変容
量ダイオードへの印加電圧を制御して、温度の変化によ
る周波数の変化を抑える。
い、制御回路に温度データを転送する。制御回路は、温
度検出回路から得られた温度のデータに基づいて可変容
量ダイオードへの印加電圧を制御して、温度の変化によ
る周波数の変化を抑える。
【0133】水晶振動子の周波数は固有の温度特性を持
っているため、温度による周波数の変化を補正すること
により、周囲の温度により水晶発振回路の負荷容量を制
御して、温度の変化に係わらず安定した周波数を出力す
る。
っているため、温度による周波数の変化を補正すること
により、周囲の温度により水晶発振回路の負荷容量を制
御して、温度の変化に係わらず安定した周波数を出力す
る。
【0134】上述のような構成によれば、温度による出
力周波数の変化を抑えることができるため、温度変化の
激しい屋外で使用される通信機にも、安定した周波数を
供給できる。
力周波数の変化を抑えることができるため、温度変化の
激しい屋外で使用される通信機にも、安定した周波数を
供給できる。
【0135】
【発明の効果】請求項1、2、3、4、5、6、7、
8、9、10、11、12、13、14記載の発明によ
れば水晶振動子の発振信号をPLLの基準信号として用
いPLLで新たに信号を作り出しているため従来なら出
力周波数毎必要であった水晶振動子を安価な周波数帯の
水晶振動子だけを使用できるという効果を有する。
8、9、10、11、12、13、14記載の発明によ
れば水晶振動子の発振信号をPLLの基準信号として用
いPLLで新たに信号を作り出しているため従来なら出
力周波数毎必要であった水晶振動子を安価な周波数帯の
水晶振動子だけを使用できるという効果を有する。
【0136】さらにオーバートーン発振が必要な高い周
波数の要求に対しても、水晶振動子の発振には安定した
基本波発振を用いることができるだけでなく、オーバー
トーン発振でも対応が難しい80MHzを超えるような
高い周波数に対しても、基本波発振を用いて対応できる
という効果を有する。
波数の要求に対しても、水晶振動子の発振には安定した
基本波発振を用いることができるだけでなく、オーバー
トーン発振でも対応が難しい80MHzを超えるような
高い周波数に対しても、基本波発振を用いて対応できる
という効果を有する。
【0137】また、PLL発振器は、水晶発振を基本波
周波数帯出発振させるためオーバートーン周波数帯出発
振させるオーバートーン発振器より低消費電流化ができ
る。
周波数帯出発振させるためオーバートーン周波数帯出発
振させるオーバートーン発振器より低消費電流化ができ
る。
【0138】さらにPLLICはコンピュータ等で必要
な周波数を網羅した周波数テーブルを有しているためI
Cのマスク等の変更をしないで1種類のPLLICだけ
で対応できるという効果を有する。
な周波数を網羅した周波数テーブルを有しているためI
Cのマスク等の変更をしないで1種類のPLLICだけ
で対応できるという効果を有する。
【0139】さらに出力周波数はワイヤーボンディン
グ、ヒューズ、PROM等で行いそこで設定するデータ
を変えるだけで行うためそれ以外の製造は同一工程で行
われるため量産効果も有する。
グ、ヒューズ、PROM等で行いそこで設定するデータ
を変えるだけで行うためそれ以外の製造は同一工程で行
われるため量産効果も有する。
【0140】さらに出力周波数を設定するデータを書き
込むまでは同一の発振器として扱えるため今までのよう
に周波数毎に何種類もの在庫を持つ必要もなく1種類の
在庫で対応をすれば良いという効果を有する。
込むまでは同一の発振器として扱えるため今までのよう
に周波数毎に何種類もの在庫を持つ必要もなく1種類の
在庫で対応をすれば良いという効果を有する。
【0141】さらに予め製造に必要な水晶振動子が限ら
れているためユーザーからの注文の前に用意したり、発
振器として製造して出力周波数のデータへ書き込むだけ
の状態にしておくことによりリードタイムも大幅に短縮
できるという効果を有する。
れているためユーザーからの注文の前に用意したり、発
振器として製造して出力周波数のデータへ書き込むだけ
の状態にしておくことによりリードタイムも大幅に短縮
できるという効果を有する。
【0142】請求項16、17、18、19、20、2
1、22記載の発明によれば、同時にOE機能とST機
能を選択することにより、新たにSTZ機能の選択もで
きるという効果を有する。
1、22記載の発明によれば、同時にOE機能とST機
能を選択することにより、新たにSTZ機能の選択もで
きるという効果を有する。
【0143】またST機能とSTZ機能選択時でも、発
振開始時間が長い水晶振動子を使う場合には、水晶振動
子の発振を止めないで用いることにより、発振開始時間
を短縮できるという効果を有する。
振開始時間が長い水晶振動子を使う場合には、水晶振動
子の発振を止めないで用いることにより、発振開始時間
を短縮できるという効果を有する。
【0144】請求項23、24、25記載の発明によれ
ばLPFを構成する素子をチップ部品に置き換えること
により出力周波数に応じてLPFの定数の変更が容易に
できるため動作状態に合わせたPLLの設定ができると
いう効果を有する。
ばLPFを構成する素子をチップ部品に置き換えること
により出力周波数に応じてLPFの定数の変更が容易に
できるため動作状態に合わせたPLLの設定ができると
いう効果を有する。
【0145】さらに水晶振動子とPLLICと共にLP
Fのチップ部品を1パッケージ化したことにより、ユー
ザーで外付け部品を実装する必要もなく使い勝手が良い
という効果を有する。
Fのチップ部品を1パッケージ化したことにより、ユー
ザーで外付け部品を実装する必要もなく使い勝手が良い
という効果を有する。
【0146】請求項26、27、28記載の発明によれ
ばLPFを構成する素子を、セラミックパッケージ内に
形成してしまうため、PLLIC上に作り込む必要がな
いという効果を有する。
ばLPFを構成する素子を、セラミックパッケージ内に
形成してしまうため、PLLIC上に作り込む必要がな
いという効果を有する。
【0147】請求項15記載の発明によれば実際に使わ
れる水晶振動片とPLLICを組み合わせ、発振させて
周波数を測定しながら、周波数調整をしている。そのた
め、PLLICの発振段の負荷容量にばらつきがあって
も、周波数ズレのないPLL発振器が実現できる。
れる水晶振動片とPLLICを組み合わせ、発振させて
周波数を測定しながら、周波数調整をしている。そのた
め、PLLICの発振段の負荷容量にばらつきがあって
も、周波数ズレのないPLL発振器が実現できる。
【0148】請求項29、30、31、32、33、3
4記載の発明によれば基本波発振の水晶振動子を用いて
いるため発振段の負荷容量を変えての周波数の合わせ込
みが容易に行えるため高精度な発振器ができ、かつPL
Lを利用して出力周波数にはオーバートーン帯の周波数
を出力させればオーバートーン帯の高精度発振器もでき
るという効果を有する。
4記載の発明によれば基本波発振の水晶振動子を用いて
いるため発振段の負荷容量を変えての周波数の合わせ込
みが容易に行えるため高精度な発振器ができ、かつPL
Lを利用して出力周波数にはオーバートーン帯の周波数
を出力させればオーバートーン帯の高精度発振器もでき
るという効果を有する。
【0149】請求項35記載の発明によれば発振段の負
荷容量を外部からの電圧制御により可変することでVC
XOを構成することができ、PLLを利用して出力周波
数にはオーバートーン帯の周波数を出力させればオーバ
ートーン帯のVCXOもできるという効果を有する。
荷容量を外部からの電圧制御により可変することでVC
XOを構成することができ、PLLを利用して出力周波
数にはオーバートーン帯の周波数を出力させればオーバ
ートーン帯のVCXOもできるという効果を有する。
【0150】請求項36記載の発明によれば発振段の負
荷容量を温度により可変することで温度の変化に係わら
ず安定した周波数を出力できるという効果を有する。
荷容量を温度により可変することで温度の変化に係わら
ず安定した周波数を出力できるという効果を有する。
【図1】本発明のPLL発振器の一実施例を示すPLL
回路ブロック図。
回路ブロック図。
【図2】本発明のPLL発振器の一実施例を示す出力周
波数テーブル図。
波数テーブル図。
【図3】本発明のPLL発振器の一実施例を示す出力周
波数テーブル図。
波数テーブル図。
【図4】本発明のPLL発振器の一実施例を示す出力周
波数テーブル図。
波数テーブル図。
【図5】本発明のPLL発振器の一実施例を示す構造
図。
図。
【図6】[a] 本発明のPLL発振器の一実施例を示
す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
【図7】本発明のPLL発振器の一実施例を示す出力周
波数テーブル図。
波数テーブル図。
【図8】本発明のPLL発振器の一実施例を示す機能ブ
ロック図。
ロック図。
【図9】本発明のPLL発振器の一実施例を示す機能ブ
ロック図。
ロック図。
【図10】本発明のPLL発振器の一実施例を示す構造
図。
図。
【図11】本発明のPLL発振器の一実施例を示す機能
ブロック図。
ブロック図。
【図12】本発明のPLL発振器の一実施例を示す機能
一覧図。
一覧図。
【図13】本発明のPLL発振器の一実施例を示す構造
図。
図。
【図14】[a] 本発明のPLL発振器の一実施例を
示す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
示す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
【図15】[a] 本発明のPLL発振器の一実施例を
示す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
示す構造図。 [b] 本発明のPLL発振器の一実施例を示す構造
図。
【図16】本発明のPLL発振器の一実施例を示す発振
回路図。
回路図。
【図17】本発明のPLL発振器の一実施例を示す発振
回路図。
回路図。
【図18】本発明のPLL発振器の一実施例を示す発振
回路図。
回路図。
【図19】本発明のPLL発振器の一実施例を示す発振
回路図。
回路図。
【図20】従来の技術を示すブロック図。
【図21】従来の技術を示すブロック図。
【図22】従来の技術を示す機能ブロック図。
【図23】水晶発振回路の負性抵抗を示す特性図。
1 水晶振動子 2 発振回路 3 リファレンスデバイダー 4 位相比較器 5 ローパスフィルタ 6 電圧制御発振器 7 アウトプットデバイダー 8 出力バッファー 9 フィードバックデバイダー 10 デコーダー 11 メモリ 12 PLLIC 13 S0端子 14 S1端子 15 S2端子 16 S3端子 21 PLLICチップ 22 アイランド部 23、24、25、26 パッド 27 放熱フィン 28 OE機能を選択するパッド 29 ST機能を選択するパッド 30 リード端子 31 パッケージ 32 S0端子 33 S1端子 34 S2端子 35 S3端子 36 水晶振動子 37 PLLICチップ 41 S0端子 42 S1端子 43 S2端子 44 S3端子 45 デコーダー 46 プルアップ抵抗 47 ヒューズ 51 PROM 52 ヒューズ 53 データ入力端子 54 電圧印加端子 61 樹脂モールドパッケージ 62 リード端子 63 データ入力端子 64 電圧印加端子 71 PROM 72 デコーダー 73 データ入力端子 81 PLLICチップ 82 アイランド部 83 水晶振動子 84 チップコンデンサー 85 リード端子 91 セラミック基板 92 PLLIC 93 水晶振動片 94、95 抵抗 96 コンデンサ 97 カバー 98 誘電体 99 電極 100 誘電体 101 ステージ 111 水晶振動子 112 インバーター 113 帰還抵抗 114 ドレイン抵抗 115 ドレイン容量 116 ゲート容量 117 コンデンサ 118 トランジスター 119 メモリ 120 データ入力端子 121 可変容量ダイオード 122 制御回路 123 温度検出回路 201 コンピュータの基板 202 圧電振動子 203 水晶発振器 204 CPUユニット 205 HDDユニット 206 コミュニケーションニュニット 210 カーブ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03B 5/32 D
Claims (36)
- 【請求項1】圧電振動子と、前記圧電振動子を発振させ
る発振回路と、前記発振回路の発振信号を基準信号とし
て動作するPLL(Phase LockedLoo
p)回路とが同一パッケージに封入されており、さら
に、前記圧電振動子の発振周波数と前記PLL回路のプ
ログラマブルデバイダーの分周数とによって周波数が決
定されるPLL発振器において、前記PLL回路のプロ
グラマブルデバイダーの分周数を選択して、所定の周波
数を出力させる手段を備えた事を特徴とするPLL発振
器。 - 【請求項2】圧電振動子と、前記圧電振動子を発振させ
る発振回路と、前記発振回路の発振信号を基準信号とし
て動作するPLL回路とが、同一パッケージに封入され
ており、さらに、前記圧電振動子の発振周波数と前記P
LL回路のプログラマブルデバイダーの分周数とによっ
て周波数が決定されるPLL発振器において、前記PL
L回路のプログラマブルデバイダーの分周数を選択し
て、且つ前記圧電振動子の発振周波数を選択して、任意
の周波数を出力させる手段を備えた事を特徴とするPL
L発振器。 - 【請求項3】請求項1または2において、前記PLL回
路のプログラマブルデバイダーの分周数を選択する端子
が前記PLL回路のIC上に周波数選択パッドとして備
えられていて、前記周波数選択パッドがワイヤーボンデ
ィングにより前記パッケージ内の電源またはグランドレ
ベルの導電体に選択的に接続し、PLL回路の出力周波
数を設定する手段を備えた事を特徴とするPLL発振
器。 - 【請求項4】請求項3において、前記周波数選択パッド
と接続される前記パッケージ内部の導体を選択的に切断
して、PLL回路の出力周波数を設定する手段を備えた
事を特徴とするPLL発振器。 - 【請求項5】請求項1または2において、前記PLL回
路のプログラマブルデバイダーの分周数を選択する端子
が前記PLL回路のIC上に周波数選択パッドとして備
えられていて、前記周波数選択パッドがワイヤーボンデ
ィングにより前記パッケージ外部に導出されているリー
ド端子と接続されている事を特徴とするPLL発振器。 - 【請求項6】請求項5において、1つの周波数選択パッ
ドの制御によって得られる2つの出力周波数において、
高い前記出力周波数÷低い前記出力周波数が1.01か
ら1.15の範囲にある事を特徴とするPLL発振器。 - 【請求項7】請求項1または2において、前記PLL回
路のプログラマブルデバイダーの分周数を選択する周波
数選択端子と、前記周波数選択端子の状態を決定するデ
ーターを記憶するプログラマブルリードオンリーメモリ
を備えている事を特徴とするPLL発振器。 - 【請求項8】請求項7において、前記周波数選択端子が
パッケージの外部に導出されていて、前記PLL回路の
ICと前記圧電振動子を同一パッケージに封入後、前記
周波数選択端子を通じて前記プログラマブルリードオン
リーメモリに前記周波数選択端子の状態を決定するデー
ターを書き込む手段を備えた事を特徴とするPLL発振
器。 - 【請求項9】請求項8において、前記プログラマブルリ
ードオンリーメモリに前記データーを書き込み後、前記
周波数選択端子を切断する事を特徴とするPLL発振
器。 - 【請求項10】請求項1または2において、前記PLL
回路のプログラマブルデバイダーの分周数を記憶するプ
ログラマブルリードオンリーメモリと、前記プログラマ
ブルリードオンリーメモリに分周数を書き込む手段を備
えた事を特徴とするPLL発振器。 - 【請求項11】請求項10において、前記PLL回路の
ICと前記圧電振動子を同一パッケージに封入後、前記
プログラマブルリードオンリーメモリに前記分周数を書
き込む手段を備えたことを特徴とするPLL発振器。 - 【請求項12】請求項11において、前記プログラマブ
ルリードオンリーメモリに前記分周数を書き込み後、書
き込み端子を切断することを特徴とするPLL発振器。 - 【請求項13】請求項7または10において、プログラ
マブルリードオンリーメモリーは、ヒューズロムである
事を特徴とするPLL発振器。 - 【請求項14】請求項1または2において、前記圧電振
動子は、コンベックス加工しない基本波水晶振動子であ
る事を特徴とするPLL発振器。 - 【請求項15】請求項1または2において、前記PLL
回路のICと前記圧電振動子を同一パッケージに実装
後、前記圧電振動子の周波数調整をしてパッケージの封
止をする事を特徴とするPLL発振器。 - 【請求項16】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の信号を出力する出力回
路とからなる圧電発振器において、前記発振回路の動作
を停止させると同時に前記出力回路をハイインピーダン
ス状態にする手段を備えたことを特徴とする圧電発振
器。 - 【請求項17】請求項16において、前記発振回路を停
止させる制御パッドと前記出力回路をハイインピーダン
ス状態にさせる制御パッドをIC上に備え、前記2つの
制御パッドをパッケージ外部に導出される一本のリード
端子にワイヤーボンディングにより選択的に接続するこ
とを特徴とする圧電発振器。 - 【請求項18】請求項16において、前記圧電振動子
と、前記発振回路と、前記発振回路の発振信号を基準信
号として動作するPLL回路とが同一パッケージに封入
されており、さらに、前記圧電振動子の発振周波数と前
記PLL回路のプログラマブルデバイダーの分周数とに
よって周波数が決定され、前記PLL回路のプログラマ
ブルデバイダーの分周数を選択して、所定の周波数を出
力させる手段を備えた事を特徴とするPLL発振器。 - 【請求項19】請求項16において、圧電振動子と、前
記発振回路と、前記発振回路の発振信号を基準信号とし
て動作するPLL回路とが、同一パッケージに封入され
ており、さらに、前記圧電振動子の発振周波数と前記P
LL回路のプログラマブルデバイダーの分周数とによっ
て周波数が決定され、前記PLL回路のプログラマブル
デバイダーの分周数を選択して、且つ前記圧電振動子の
発振周波数を選択して、任意の周波数を出力させる手段
を備えた事を特徴とするPLL発振器。 - 【請求項20】音叉型水晶振動子と、前記音叉型水晶振
動子を発振させる発振回路と、前記発振回路の発振信号
を出力する出力回路とからなる圧電発振器とが同一パッ
ケージに封入されており、さらに、前記発振回路と前記
出力回路の動作を停止させるスタンバイ機能を備えた圧
電発振器において、前記スタンバイ機能を選択時に、前
記音叉型水晶振動子の発振部のみ動作させることを特徴
とするPLL発振器。 - 【請求項21】請求項20において、前記音叉型水晶振
動子と、前記発振回路と、前記発振回路の発振信号を基
準信号として動作するPLL回路とが同一パッケージに
封入されており、さらに、前記圧電振動子の発振周波数
と前記PLL回路のプログラマブルデバイダーの分周数
とによって周波数が決定され、前記PLL回路のプログ
ラマブルデバイダーの分周数を選択して、所定の周波数
を出力させる手段を備えた事を特徴とするPLL発振
器。 - 【請求項22】請求項20において、前記音叉型水晶振
動子と、前記発振回路と、前記発振回路の発振信号を基
準信号として動作するPLL回路とが、同一パッケージ
に封入されており、さらに、前記圧電振動子の発振周波
数と前記PLL回路のプログラマブルデバイダーの分周
数とによって周波数が決定され、前記PLL回路のプロ
グラマブルデバイダーの分周数を選択して、且つ前記圧
電振動子の発振周波数を選択して、任意の周波数を出力
させる手段を備えた事を特徴とするPLL発振器。 - 【請求項23】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の発振信号を基準信号と
して動作するPLL回路とからなるPLL発振器におい
て、前記PLL回路のローパスフィルターを構成する素
子を前記PLL回路のIC外部の部品で構成し、これら
が前記圧電振動子と前記発振回路と前記PLL回路と共
に同一パッケージに封入されていることを特徴とするP
LL発振器。 - 【請求項24】請求項23において、前記圧電振動子の
発振周波数と前記PLL回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記PLL回
路のプログラマブルデバイダーの分周数を選択して、所
定の周波数を出力させる手段を備えた事を特徴とするP
LL発振器。 - 【請求項25】請求項23において、前記圧電振動子の
発振周波数と前記PLL回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記PLL回
路のプログラマブルデバイダーの分周数を選択して、且
つ前記圧電振動子の発振周波数を選択して、任意の周波
数を出力させる手段を備えた事を特徴とするPLL発振
器。 - 【請求項26】請求項23において、前記パッケージ
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの抵抗素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とするPLL発振器。 - 【請求項27】請求項23において、前記パッケージ
は、セラミックパッケージであり、前記PLL回路のロ
ーパスフィルターの容量素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とするPLL発振器。 - 【請求項28】請求項27において、前記容量素子の片
側電極は、前記PLLのICを実装するステージである
ことを特徴とするPLL発振器。 - 【請求項29】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の発振信号を基準信号と
して動作するPLL回路とが同一パッケージに封入され
ているPLL発振器において、前記発振回路に可変容量
素子を有し、発振周波数を調整する手段を備えた事を特
徴とするPLL発振器。 - 【請求項30】請求項29において、前記圧電振動子の
発振周波数と前記PLL回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記PLL回
路のプログラマブルデバイダーの分周数を選択して、所
定の周波数を出力させる手段を備えた事を特徴とするP
LL発振器。 - 【請求項31】請求項29において、前記圧電振動子の
発振周波数と前記PLL回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記PLL回
路のプログラマブルデバイダーの分周数を選択して、且
つ前記圧電振動子の発振周波数を選択して、任意の周波
数を出力させる手段を備えた事を特徴とするPLL発振
器。 - 【請求項32】請求項29において、前記可変容量素子
は、容量アレイであることを特徴とするPLL発振器。 - 【請求項33】請求項32において、前記容量アレイの
制御データーを記憶するプログラマブルリードオンリー
メモリーと、前記パッケージ封入後に前記プログラマブ
ルリードオンリーメモリーにデーターを書き込む手段を
有することを特徴とするPLL発振器。 - 【請求項34】請求項33において、前記プログラマブ
ルリードオンリーメモリーは、ヒューズロムで、前記デ
ーターを書き込み後書き込み端子を切断することを特徴
とするPLL発振器。 - 【請求項35】請求項29において、前記容量素子は、
可変容量ダイオードであることを特徴とするPLL発振
器。 - 【請求項36】請求項29において、前記容量素子は、
温度検出機能を有する制御回路により制御される事を特
徴とするPLL発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7094022A JPH088740A (ja) | 1994-04-19 | 1995-04-19 | Pll発振器及び圧電発振器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-80672 | 1994-04-19 | ||
JP8067294 | 1994-04-19 | ||
JP7094022A JPH088740A (ja) | 1994-04-19 | 1995-04-19 | Pll発振器及び圧電発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH088740A true JPH088740A (ja) | 1996-01-12 |
Family
ID=26421647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7094022A Pending JPH088740A (ja) | 1994-04-19 | 1995-04-19 | Pll発振器及び圧電発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH088740A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154095A (en) * | 1997-02-27 | 2000-11-28 | Seiko Epson Corporation | Phase locked loop clock source provided with a plurality of frequency adjustments |
US6255882B1 (en) * | 1998-04-28 | 2001-07-03 | Nec Corporation | Method and system of switching clock signal |
JP2003101408A (ja) * | 2001-09-21 | 2003-04-04 | Citizen Watch Co Ltd | 発振器 |
WO2003063335A1 (fr) * | 2002-01-21 | 2003-07-31 | Citizen Watch Co., Ltd. | Oscillateur du type a compensation de temperature |
JP2007036936A (ja) * | 2005-07-29 | 2007-02-08 | Icom Inc | クロック再生回路およびクロック再生方法 |
JP2007209022A (ja) * | 2007-03-19 | 2007-08-16 | Nippon Dempa Kogyo Co Ltd | Pll制御発振器 |
JP2008072770A (ja) * | 2001-10-31 | 2008-03-27 | Piedekku Gijutsu Kenkyusho:Kk | 水晶発振器 |
JP2009188738A (ja) * | 2008-02-06 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 起動制御回路付き水晶発振回路および位相同期回路 |
JP2010206432A (ja) * | 2009-03-03 | 2010-09-16 | Citizen Finetech Miyota Co Ltd | 水晶発振器 |
JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
US9473153B2 (en) | 2013-10-16 | 2016-10-18 | Seiko Epson Corporation | Oscillation circuit, oscillator, electronic device, and moving object |
US9628096B2 (en) | 2014-01-29 | 2017-04-18 | Seiko Epson Corporation | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit |
-
1995
- 1995-04-19 JP JP7094022A patent/JPH088740A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154095A (en) * | 1997-02-27 | 2000-11-28 | Seiko Epson Corporation | Phase locked loop clock source provided with a plurality of frequency adjustments |
US6255882B1 (en) * | 1998-04-28 | 2001-07-03 | Nec Corporation | Method and system of switching clock signal |
JP2003101408A (ja) * | 2001-09-21 | 2003-04-04 | Citizen Watch Co Ltd | 発振器 |
JP2008072770A (ja) * | 2001-10-31 | 2008-03-27 | Piedekku Gijutsu Kenkyusho:Kk | 水晶発振器 |
WO2003063335A1 (fr) * | 2002-01-21 | 2003-07-31 | Citizen Watch Co., Ltd. | Oscillateur du type a compensation de temperature |
US7583157B2 (en) | 2002-01-21 | 2009-09-01 | Citizen Holdings Co., Ltd. | Method of manufacturing a temperature compensated oscillator |
JP2007036936A (ja) * | 2005-07-29 | 2007-02-08 | Icom Inc | クロック再生回路およびクロック再生方法 |
JP2007209022A (ja) * | 2007-03-19 | 2007-08-16 | Nippon Dempa Kogyo Co Ltd | Pll制御発振器 |
JP4695110B2 (ja) * | 2007-03-19 | 2011-06-08 | 日本電波工業株式会社 | Pll制御発振器 |
JP2009188738A (ja) * | 2008-02-06 | 2009-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 起動制御回路付き水晶発振回路および位相同期回路 |
JP2010206432A (ja) * | 2009-03-03 | 2010-09-16 | Citizen Finetech Miyota Co Ltd | 水晶発振器 |
JP2011055035A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 発振回路 |
US9473153B2 (en) | 2013-10-16 | 2016-10-18 | Seiko Epson Corporation | Oscillation circuit, oscillator, electronic device, and moving object |
US9628096B2 (en) | 2014-01-29 | 2017-04-18 | Seiko Epson Corporation | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1998031104A1 (fr) | Oscillateur a boucle a verrouillage de phase et son procede de fabrication | |
US6337600B1 (en) | Oscillator and oscillation frequency setting method for the oscillator | |
TW525349B (en) | System and method for programming oscillators | |
EP0958652B1 (en) | Programmable crystal oscillator | |
US7332975B2 (en) | Reference-less clock circuit | |
US7583157B2 (en) | Method of manufacturing a temperature compensated oscillator | |
US5696950A (en) | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers | |
JPH088740A (ja) | Pll発振器及び圧電発振器 | |
JP2003218636A5 (ja) | ||
JP2008515294A (ja) | 不揮発性プログラマブル水晶発振回路 | |
JP6123979B2 (ja) | 発振装置及び電子機器 | |
US8058933B2 (en) | Low frequency clock generation | |
JP4926539B2 (ja) | 低周波クロックの生成 | |
JP4545769B2 (ja) | 温度補償型発振器 | |
JP2001186020A (ja) | 発振装置およびその発振周波数設定方法 | |
JP2001177405A (ja) | 発振装置およびその発振周波数設定方法 | |
JP2001177406A (ja) | 発振装置およびその発振周波数設定方法 | |
JP2001177344A (ja) | 圧電発振器の制御周波数特性の調整方法 | |
JP2001016037A (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |