JPH088740A

JPH088740A - Ｐｌｌ発振器及び圧電発振器

Info

Publication number: JPH088740A
Application number: JP7094022A
Authority: JP
Inventors: Hideo Karasawa; 英雄唐澤; Mikio Shigemori; 三喜男重盛
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-04-19
Filing date: 1995-04-19
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】コンピュータ等のクロック源として圧電振動子
とこの圧電振動子を発振させる発振回路とＰＬＬ回路と
を含むＰＬＬＩＣを１パッケージ化したＰＬＬ発振器の
クロックを提供する。【構成】圧電振動子とこの圧電振動子を発振させる発振
回路とＰＬＬ回路とを含むＰＬＬＩＣを１パッケージ化
したＰＬＬ発振器。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路及び圧
電振動子から構成され、マイクロコンピュータ等へクロ
ックを供給するＰＬＬ発振器に関する。

【０００２】

【従来の技術】従来の半導体集積回路及び圧電振動子等
からなるコンピュータ等への動作クロックの供給の第一
の公知例を図２０を用いて説明する。コンピュータの基
板２０１において、水晶振動子等の圧電振動子２０２を
用いた水晶発振器２０３をそれぞれＣＰＵユニット２０
４、ＨＤＤユニット２０５、コミュニケーションユニッ
ト２０６等のクロック源として必要な周波数ごと用いて
供給していた。またＣＰＵユニットやＨＤＤユニットの
ように４０ＭＨｚ以上の高周波クロックでは、オーバー
トーン発振をさせた水晶発振器を用いて供給していた。
オーバートーン発振回路の基本的回路図例を図２１に示
す。

【０００３】次に、図２２に示す第二の公知例は、ＰＬ
Ｌ回路を用いたＰＬＬ発振器である。１４．３１８１８
ＭＨｚの水晶振動子を発振させる発振回路と、その発振
信号を基準信号として動作するＰＬＬ回路とからなり、
水晶振動子の発振周波数とＰＬＬ回路のプログラマブル
デバイダーの分周数とによって周波数が決定される。そ
して、ＰＬＬ回路のプログラマブルデバイダーの分周数
が２つ以上有り、これら分周数のうち任意の１つを選択
して、所定の周波数を出力させる事ができる。

【０００４】

【発明が解決しようとする課題】以上に示す従来のクロ
ック発振器においては、ＣＭＯＳ等のＩＣチップと水晶
振動子を組み合わせた水晶発振器を使用しており、特に
ＣＰＵ、ＨＤＤのように高周波数が必要なユニットへは
オーバートーン発振の水晶発振器を使用していた。しか
し、オーバートーン発振回路は、発振を安定させるのが
難しかった。具体的には、３次オーバートーン発振回路
を例に取ると、回路側で３次オーバートーン共振のみを
選択して発振させ他の１次、５次の共振を抑圧する工夫
が必要である。この特性を表す物として、一般的に図２
３に示すような負性抵抗の周波数特性カーブがある。こ
の図のカーブ２１０は、３次オーバートーンで５０ＭＨ
ｚを発振する回路の特性カーブであり、３次５０ＭＨｚ
で最も負性抵抗が大きく１次１６．６ＭＨｚ、５次８
３．３ＭＨｚで負性抵抗が少なく、その結果３次５０Ｍ
Ｈｚで発振する事になる。ところが、この負性抵抗特性
は、ゲート容量（Ｃｇ）、ドレイン容量（Ｃｄ）、帰還
抵抗（Ｒｆ）、インバータの増幅度（β）により決定す
る為、各素子のバラツキにより３次発振が不安定になり
他次数の発振をしてしまうという問題を有していた。具
体的には、ゲート容量やドレイン容量、帰還抵抗の値が
大きくなったりインバータの増幅度が小さくなったりす
ると、負性抵抗カーブが低周波側に移動して基本波発振
を起こしてしまったり、ゲート容量やドレイン容量、帰
還抵抗の値が小さくなったりインバータの増幅度が大き
くなったりすると、負性抵抗カーブが高周波側に移動し
て５次オーバートーン発振を起こしてしまった。また、
各素子自身、温度特性と電圧特性を持つため、温度、電
圧環境が変化すると同じく負性抵抗カーブが変化し、傾
向として低温・高電圧下では、高周波側に、高温・低電
圧下では、低周波側にそれぞれ移動する。そのため、オ
ーバートーン発振回路は、余り大きな環境変化の下で
は、動作させる事が出来なかった。更に、発振周波数を
調整するためゲート容量やドレイン容量を変化させると
やはり同じように負性抵抗カーブが変化して、３次発振
が不安定になり他次数発振を起こす恐れがある。又、オ
ーバートーン発振の特徴として周波数可変量が基本波発
振に比べて小さいという特徴があり、この為周波数を大
きく可変したい用途には不向きであった。

【０００５】次に、第２の公知例は、ＰＬＬ回路を用い
たＰＬＬ発振器である。１４．３１８１８ＭＨｚの水晶
振動子の発振周波数とＰＬＬ回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるが、プロ
グラマブルデバイダーの分周数は整数値であるため、実
際に出力する周波数は要求される周波数に対して若干ず
れている。したがって、高い周波数精度を必要とする用
途には使えない。又、あらかじめ出力周波数を４から１
６種類程度設定されているが、それ以外の周波数を使い
たい場合は、プログラマブルデバイダーの分周数を設定
し直さなければならず、具体的には、ＩＣのアルミマス
ク変更をしなければならない為、開発のための時間と費
用が多く掛かっていた。

【０００６】そこで、本発明の目的は、以上の従来技術
の課題を解決するためになされたものであり、その目的
とするところはコンピュータ等のクロック源として、基
本波の水晶発振器では出力が困難なおよそ４０ＭＨｚを
超えるような高周波数を出力でき、基本波発振の水晶発
振器と同様に安定に動作し、又、周波数の設定が容易
で、かつ短納期で安価で従来の水晶発振器と同様に扱い
の容易な小型のＰＬＬ発振器を提供することである。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
圧電振動子と、前記圧電振動子を発振させる発振回路
と、前記発振回路の発振信号を基準信号として動作する
ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路と
が同一パッケージに封入されており、さらに、前記圧電
振動子の発振周波数と前記ＰＬＬ回路のプログラマブル
デバイダーの分周数とによって周波数が決定されるＰＬ
Ｌ発振器において、前記ＰＬＬ回路のプログラマブルデ
バイダーの分周数を選択して、所定の周波数を出力させ
る手段を備えた事を特徴とする。

【０００８】請求項２記載の発明は、圧電振動子と、前
記圧電振動子を発振させる発振回路と、前記発振回路の
発振信号を基準信号として動作するＰＬＬ回路とが、同
一パッケージに封入されており、さらに、前記圧電振動
子の発振周波数と前記ＰＬＬ回路のプログラマブルデバ
イダーの分周数とによって周波数が決定されるＰＬＬ発
振器において、前記ＰＬＬ回路のプログラマブルデバイ
ダーの分周数を選択して、且つ前記圧電振動子の発振周
波数を選択して、任意の周波数を出力させる手段を備え
た事を特徴とする。

【０００９】請求項３記載の発明は、前記ＰＬＬ回路の
プログラマブルデバイダーの分周数を選択する端子が前
記ＰＬＬ回路のＩＣ上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ内の電源またはグランドレベル
の導電体に選択的に接続し、ＰＬＬ回路の出力周波数を
設定する手段を備えた事を特徴とする。

【００１０】請求項４記載の発明は、前記周波数選択パ
ッドと接続される前記パッケージ内部の導体を選択的に
切断して、ＰＬＬ回路の出力周波数を設定する手段を備
えた事を特徴とする。

【００１１】請求項５記載の発明は、前記ＰＬＬ回路の
プログラマブルデバイダーの分周数を選択する端子が前
記ＰＬＬ回路のＩＣ上に周波数選択パッドとして備えら
れていて、前記周波数選択パッドがワイヤーボンディン
グにより前記パッケージ外部に導出されているリード端
子と接続されている事を特徴とする。

【００１２】請求項６記載の発明は、１つの周波数選択
パッドの制御によって得られる２つの出力周波数の比が
１．０１から１．１５の範囲にある事を特徴とする。

【００１３】請求項７記載の発明は、前記ＰＬＬ回路の
プログラマブルデバイダーの分周数を選択する周波数選
択端子と、前記周波数選択端子の状態を決定するデータ
ーを記憶するプログラマブルリードオンリーメモリを備
えている事を特徴とする。

【００１４】請求項８記載の発明は、前記周波数選択端
子がパッケージの外部に導出されていて、前記ＰＬＬ回
路のＩＣと前記圧電振動子を同一パッケージに封入後、
前記周波数選択端子を通じて前記プログラマブルリード
オンリーメモリに前記周波数選択端子の状態を決定する
データーを書き込む手段を備えた事を特徴とする。

【００１５】請求項９記載の発明は、前記プログラマブ
ルリードオンリーメモリに前記データーを書き込み後、
前記周波数選択端子を切断する事を特徴とする。

【００１６】請求項１０記載の発明は、前記ＰＬＬ回路
のプログラマブルデバイダーの分周数を記憶するプログ
ラマブルリードオンリーメモリと、前記プログラマブル
リードオンリーメモリに分周数を書き込む手段を備えた
事を特徴とする。

【００１７】請求項１１記載の発明は、前記ＰＬＬ回路
のＩＣと前記圧電振動子を同一パッケージに封入後、前
記プログラマブルリードオンリーメモリに前記分周数を
書き込む手段を備えたことを特徴とする。

【００１８】請求項１２記載の発明は、前記プログラマ
ブルリードオンリーメモリに前記分周数を書き込み後、
書き込み端子を切断することを特徴とする。

【００１９】請求項１３記載の発明は、プログラマブル
リードオンリーメモリーは、ヒューズロムである事を特
徴とする。

【００２０】請求項１４記載の発明は、前記圧電振動子
は、コンベックス加工しない基本波水晶振動子である事
を特徴とする。

【００２１】請求項１５記載の発明は、前記ＰＬＬ回路
のＩＣと前記圧電振動子を同一パッケージに実装後、前
記圧電振動子の周波数調整をしてパッケージの封止をす
る事を特徴とする。

【００２２】請求項１６記載の発明は、前記圧電振動子
を発振させる発振回路と、前記発振回路の信号を出力す
る出力回路とからなる圧電発振器において、前記発振回
路の動作を停止させると同時に前記出力回路をハイイン
ピーダンス状態にする手段を備えたことを特徴とする。

【００２３】請求項１７記載の発明は、前記発振回路を
停止させる制御パッドと前記出力回路をハイインピーダ
ンス状態にさせる制御パッドをＩＣ上に備え、前記２つ
の制御パッドをパッケージ外部に導出される一本のリー
ド端子にワイヤーボンディングにより選択的に接続する
ことを特徴とする。

【００２４】請求項１８記載の発明は、前記圧電振動子
と、前記発振回路と、前記発振回路の発振信号を基準信
号として動作するＰＬＬ回路とが同一パッケージに封入
されており、さらに、前記圧電振動子の発振周波数と前
記ＰＬＬ回路のプログラマブルデバイダーの分周数とに
よって周波数が決定され、前記ＰＬＬ回路のプログラマ
ブルデバイダーの分周数を選択して、所定の周波数を出
力させる手段を備えた事を特徴とする。

【００２５】請求項１９記載の発明は、圧電振動子と、
前記発振回路と、前記発振回路の発振信号を基準信号と
して動作するＰＬＬ回路とが、同一パッケージに封入さ
れており、さらに、前記圧電振動子の発振周波数と前記
ＰＬＬ回路のプログラマブルデバイダーの分周数とによ
って周波数が決定され、前記ＰＬＬ回路のプログラマブ
ルデバイダーの分周数を選択して、且つ前記圧電振動子
の発振周波数を選択して、任意の周波数を出力させる手
段を備えた事を特徴とする。

【００２６】請求項２０記載の発明は、音叉型水晶振動
子と、前記音叉水晶型振動子を発振させる発振回路と、
前記発振回路の発振信号を出力する出力回路とからなる
圧電発振器とが同一パッケージに封入されており、さら
に、前記発振回路と前記出力回路の動作を停止させるス
タンバイ機能を備えた圧電発振器において、前記スタン
バイ機能を選択時に、前記音叉型水晶振動子の発振部の
み動作させることを特徴とする。

【００２７】請求項２１記載の発明は、前記音叉型水晶
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するＰＬＬ回路とが同一パッケージ
に封入されており、さらに、前記圧電振動子の発振周波
数と前記ＰＬＬ回路のプログラマブルデバイダーの分周
数とによって周波数が決定され、前記ＰＬＬ回路のプロ
グラマブルデバイダーの分周数を選択して、所定の周波
数を出力させる手段を備えた事を特徴とする。

【００２８】請求項２２記載の発明は、前記音叉型水晶
振動子と、前記発振回路と、前記発振回路の発振信号を
基準信号として動作するＰＬＬ回路とが、同一パッケー
ジに封入されており、さらに、前記圧電振動子の発振周
波数と前記ＰＬＬ回路のプログラマブルデバイダーの分
周数とによって周波数が決定され、前記ＰＬＬ回路のプ
ログラマブルデバイダーの分周数を選択して、且つ前記
圧電振動子の発振周波数を選択して、任意の周波数を出
力させる手段を備えた事を特徴とする。

【００２９】請求項２３記載の発明は、圧電振動子と、
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するＰＬＬ回路とから
なるＰＬＬ発振器において、前記ＰＬＬ回路のローパス
フィルターを構成する素子を前記ＰＬＬ回路のＩＣ外部
の部品で構成し、これらが前記圧電振動子と前記発振回
路と前記ＰＬＬ回路と共に同一パッケージに封入されて
いることを特徴とする。

【００３０】請求項２４記載の発明は、前記圧電振動子
の発振周波数と前記ＰＬＬ回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記ＰＬＬ
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。

【００３１】請求項２５記載の発明は、前記圧電振動子
の発振周波数と前記ＰＬＬ回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記ＰＬＬ
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。

【００３２】請求項２６記載の発明は、前記パッケージ
は、セラミックパッケージであり、前記ＰＬＬ回路のロ
ーパスフィルターの抵抗素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。

【００３３】請求項２７記載の発明は、前記パッケージ
は、セラミックパッケージであり、前記ＰＬＬ回路のロ
ーパスフィルターの容量素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とする。

【００３４】請求項２８記載の発明は、前記容量素子の
片側電極は、前記ＰＬＬのＩＣを実装するステージであ
ることを特徴とする。

【００３５】請求項２９記載の発明は、圧電振動子と、
前記圧電振動子を発振させる発振回路と、前記発振回路
の発振信号を基準信号として動作するＰＬＬ回路とが同
一パッケージに封入されているＰＬＬ発振器において、
前記発振回路に可変容量素子を有し、発振周波数を調整
する手段を備えた事を特徴とする。

【００３６】請求項３０記載の発明は、前記圧電振動子
の発振周波数と前記ＰＬＬ回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記ＰＬＬ
回路のプログラマブルデバイダーの分周数を選択して、
所定の周波数を出力させる手段を備えた事を特徴とす
る。

【００３７】請求項３１記載の発明は、前記圧電振動子
の発振周波数と前記ＰＬＬ回路のプログラマブルデバイ
ダーの分周数とによって周波数が決定され、前記ＰＬＬ
回路のプログラマブルデバイダーの分周数を選択して、
且つ前記圧電振動子の発振周波数を選択して、任意の周
波数を出力させる手段を備えた事を特徴とする。

【００３８】請求項３２記載の発明は、前記可変容量素
子は、容量アレイであることを特徴とする。

【００３９】請求項３３記載の発明は、前記容量アレイ
の制御データーを記憶するプログラマブルリードオンリ
ーメモリーと、前記パッケージ封入後に前記プログラマ
ブルリードオンリーメモリーにデーターを書き込む手段
を有することを特徴とする。

【００４０】請求項３４記載の発明は、前記プログラマ
ブルリードオンリーメモリーは、ヒューズロムで、前記
データーを書き込み後書き込み端子を切断することを特
徴とする。

【００４１】請求項３５記載の発明は、前記容量素子
は、可変容量ダイオードであることを特徴とする。

【００４２】請求項３６記載の発明は、、前記容量素子
は、温度検出機能を有する制御回路により制御される事
を特徴とする。

【００４３】

【実施例】

〔実施例１〕図１は請求項１記載の発明に係わるＰＬＬ
（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）発振器のブロ
ック図である。

【００４４】水晶振動子１と水晶振動子１を発振させる
発振回路２からの信号をリファレンスデバイダー３によ
って分周し位相比較器４に基準信号として入力する。ま
た電圧制御発振器（以下ＶＣＯと記す）６の発振信号は
フィードバックデバイダー９によって分周された後、位
相比較器４に入力される。位相比較器４は前記二つの入
力信号の位相差を比較し、その位相差に応じた電圧をロ
ーパスフィルター（以下ＬＰＦと記す）５を介してＶＣ
Ｏ６に供給し発振周波数を制御する。ＶＣＯ６の発振信
号は、更にアウトプットデバイダー７により分周された
後、出力バッファー８を介して出力される。リファレン
スデバイダー３、フィードバックデバイダー９、アウト
プットデバイダー７は、いずれも可変可能な整数値で分
周できるプログラマブルデバイダーである。

【００４５】ここで出力周波数は、各プログラマブルデ
バイダー３、９、７の分周数により決まり、その関係
は、次式で示される。

【００４６】

【数１】

【００４７】ここでＭは、リファレンスデバイダー３の
分周数、Ｎは、フィードバックデバイダー９の分周数、
Ｘは、アウトプットデバイダー７の分周数、ｆＣは、水
晶発振周波数でこの実施例では３２．７６８ＫＨｚであ
り、ｆＯは、出力周波数である。

【００４８】これらの分周数は、メモリ１１に記憶され
ていて、周波数選択端子のＳ０端子１３、Ｓ１端子１
４、Ｓ２端子１５、Ｓ３端子１６の信号がデコーダー１
０を介して出力されてくるアドレス信号１７により分周
数１８が呼び出され各プログラマブルデバイダー３、
９、７に送られる。。

【００４９】図２は、請求項１記載の周波数テーブルの
一例であり、周波数選択端子の信号に応じてメモリ１１
から呼び出される分周数及びそれに応じてＰＬＬで合成
される出力周波数を示している。但し、実際の出力周波
数は、実周波数欄に示す値の周波数が出力される。出力
周波数欄の周波数が一般的に要求される周波数とすれば
要求周波数より若干誤差が生じているが、問題にならな
いレベルである。

【００５０】以上の実施例では、周波数選択端子はＳ０
端子１３、Ｓ１端子１４、Ｓ２端子１５、Ｓ３端子１６
の４ビットの信号である為、出力周波数は１６種類であ
るが、周波数選択端子のビット数に限定はない。

【００５１】本周波数テーブルはパーソナルコンピュー
タのクロックに必要とされる周波数を集めたものであ
り、コンピューター用発振器市場で需要が多い周波数で
ある。２０、２５、３３．３、４０、５０、６０、６
６．６、８０、１００ＭＨｚは、主にＣＰＵ用として、
１．８４３２ＭＨｚは、通信クロックとして、１４．３
１８ＭＨｚはシステムの基準クロックとして、１６ＭＨ
ｚは、バスクロックとして、２４ＭＨｚは、フロッピー
あるいはハードディスククロックとして、２２．１１
８、３２、４８ＭＨｚは、その他の周辺回路用としてそ
れぞれ用いられる。

【００５２】たとえば、６６．６ＭＨｚを出力させたい
場合は、周波数選択端子Ｓ０、Ｓ１、Ｓ２、Ｓ３にそれ
ぞれ”Ｌ”、”Ｈ”、”Ｈ”、”Ｈ”レベルを入力す
る。（”Ｌ”レベルは、ＧＮＤレベル、”Ｈ”レベル
は、ＶＤＤレベルである。）出力周波数は、本実施例で
示した周波数に限定されるものでなく、メモリ１１内の
分周数データＭ、Ｎ、Ｘを書き換えることにより変更で
きる。

【００５３】図３は基準周波数発生用の水晶振動子とし
てＭＨｚ帯のＡＴ振動子を用いた場合の周波数テーブル
例である。この例での水晶発振周波数は２０ＭＨｚであ
り、コンピュータで必要とされるクロックの中でも特に
４０、５０、６０、６６．６ＭＨｚ等のＣＰＵ用のクロ
ックを出力する様に設定してある。この場合、実際に出
力される周波数は、要求される周波数と一致している。

【００５４】本実施例では、圧電振動子として時計用３
２．７６８ＫＨｚ水晶振動子と２０ＭＨｚのＡＴ水晶振
動子を用いたが、他の周波数でも良いし、セラミック振
動子等の他の圧電振動子を用いても良い。ただし、基準
周波数が違う場合は、前述の出力周波数計算式に基づき
各デバイダーの分周数を設定し直す必要がある。

【００５５】上述のような構成によれば、メモリ１１に
設定している各プログラマブルデバイダー３、９、７の
分周数Ｍ、Ｎ、Ｘを周波数選択端子で選択できるように
しているため、１種類の水晶振動子と１種類のＰＬＬＩ
Ｃの組み合わせで複数の周波数を出力することができ、
特に実施例で示した周波数を設定して於けば、コンピュ
ータで需要のあるほとんどの周波数をカバーできる。

【００５６】〔実施例２〕図４は請求項２記載の発明に
係わるＰＬＬ発振器の周波数テーブルである。これは、
実施例１記載の各プログラマブルデバイダー３、９、７
の分周数Ｍ、Ｎ、Ｘを変更したものである。このテーブ
ルでは、ＰＬＬの基準となる水晶振動子の周波数を２４
ＭＨｚから２７ＭＨｚの狭い範囲に絞りながら、出力周
波数は３６ＭＨｚから１４０ＭＨｚまで切れ目なく任意
の周波数を出力する様にしたテーブル例である。つま
り、水晶振動子の周波数とＰＬＬのプログラマブルデバ
イダーの分周数両方を選択してある範囲の任意の周波数
が出力させる事ができるものである。

【００５７】一例として６６．６ＭＨｚの周波数を出力
させる場合の周波数選択端子と水晶振動子の選択の仕方
を説明する。図３より６６．６ＭＨｚの出力周波数は、
６６ＭＨｚから７２ＭＨｚまでの帯域にあるため、周波
数選択端子Ｓ０、Ｓ１、Ｓ２、Ｓ３がそれぞれ”
Ｌ”、”Ｌ”、”Ｌ”、”Ｈ”のアドレスが選ばれる。
この時出力周波数と水晶振動子の周波数の比、いわゆる
逓倍数は２．７５倍となる。６６．６ＭＨｚを２．７５
で割れば２４．２４ＭＨｚとなりこれが水晶振動子に要
求される周波数となる。以上の様に選択設定することで
６６．６ＭＨｚが得られる。

【００５８】ここで同じ６６．６ＭＨｚを出力させる方
法として、３３．３ＭＨｚの水晶振動子と逓倍数として
２を選択することでも可能であるが、実際には、より安
価でＣＩ値の低い水晶振動子を組み合わせるようにす
る。例えばＡＴ振動子ではコンベックス加工を施す低周
波ＡＴ振動子より、コンベクッスのないフラットな高周
波ＡＴ振動子の方がより安価に製造できる。ただし、周
波数が高くなりすぎると水晶振動片を薄く研磨しなけれ
ばならなく、またそのために、ウェハーも小さくしなけ
ればならないので限度がある。また基本波発振のＡＴ振
動子はオーバートーン発振のＡＴ振動子に比べてＣＩ値
（クリスタルインピーダンス）も低く、回路側も、３次
共振の選択回路が不要なので、基本波振動子の方がよ
い。さらに基本波発振のＡＴ振動子でもより歩留まりの
良い周波数帯を選ぶ。このようにすることで水晶振動子
の周波数は安価で発振の安定した範囲を使用できる。本
実施例では、以上のような点から選択した周波数を２４
から２７ＭＨｚとしたが、この周波数範囲は、振動片の
大きさ、工場の設備によって異なる。要するにより安価
でＣＩ値の低い水晶振動子を組み合わせて使用すること
である。

【００５９】さらに水晶振動子の周波数を決定する工程
は、水晶の原石切断工程、研磨工程、エッチング工程、
蒸着工程、周波数微調整工程である。一例としてエッチ
ング工程以降の各工程の周波数調整量を、エッチング工
程＋１６０００ｐｐｍ、蒸着工程−９０００ｐｐｍ、周
波数微調整工程−７０００ｐｐｍとすると、合計＋１６
０００／−１６０００ｐｐｍである。つまり水晶振動子
には、エッチング工程以降３２０００ｐｐｍの周波数調
整量がある事になる。３２０００ｐｐｍの周波数は、２
４から２７ＭＨｚの周波数帯では、約８００ＫＨｚに相
当するので２４から２７ＭＨｚでは４分割することがで
きる。これは、水晶の原石切断、研磨工程まで粗調整し
た水晶片を４種類作っておけばその後のエッチング工程
以降で周波数調整をして２４から２７ＭＨｚまでの任意
の周波数の水晶振動子ができることを意味する。この４
種類の水晶片は、常に使われるため、在庫を気にしない
で予め研磨工程まで終わったところまで加工しておき、
ストックしておくことができるため、従来の水晶発振器
に比べて製造リードタイムを短くすることができる。本
実施例では、一例としてエッチング工程以降＋１６００
０／−１６０００ｐｐｍの周波数調整量としたので４種
類の水晶片となったが、周波数調整量が大きくなれば、
水晶片の種類数は更に少なくて済む。

【００６０】また本実施例のように、１６種類の逓倍数
を使用した場合には用意する水晶片は４種類であった
が、周波数逓倍テーブルを増やし、逓倍数を細かく設定
すれば、組み合わせる水晶振動子は２４〜２７ＭＨｚよ
り狭くできるため、１種類の水晶片だけをストックして
おくだけでもよくなる。

【００６１】さらに逓倍数を細かく設定した場合には、
同じ１種類の水晶片を用意するにしてもより少ない周波
数調整量で済む。つまり組み合わせる水晶振動子を５０
００ｐｐｍの間に限定した場合には、周波数微調整工程
の−７０００ｐｐｍだけで周波数の合わせ込みができる
ため水晶片は蒸着工程まで終了させておけばよい。その
ため、より水晶の加工工程を進めたところでストックし
ておくことができ、より製造リードタイムの短縮ができ
る。

【００６２】上述のような構成によれば、周波数逓倍テ
ーブルの逓倍数の選択、つまりＰＬＬのプログラマブル
デバイダーの分周数と水晶振動子の周波数の組み合わせ
で、任意の出力周波数を出力できる。

【００６３】〔実施例３〕図５は、請求項３記載の発明
に係わるＰＬＬ発振器の周波数テーブルの選択方法の一
実施例である。

【００６４】図１で説明をした機能ブロックを含んだＰ
ＬＬＩＣチップ２１がアイランド部２２にマウントされ
ており、ＰＬＬＩＣチップ２１の各パッドとアイランド
部２２の周囲を取り囲む複数のリード端子がワイヤーボ
ンディングにより接続されている。アイランド部は、放
熱用のフィン２７としてパッケージ外へ出ている。

【００６５】本実施例では、ＰＬＬのプログラマブルデ
バイダーの分周数を選択する端子は、パッド２３、２
４、２５、２６としてＰＬＬＩＣチップ２１上に備えら
れている。パッドはプルアップされているため、”Ｈ”
レベルを入力するパッドはそのままワイヤーボンディン
グをしないかＶＤＤに接続されるリードフレームにワイ
ヤーボンディングをすれば良い。また”Ｌ”レベルを入
力するパッドはＧＮＤに接続されるリードフレームにワ
イヤーボンディングをすれば良い。このようにしてパッ
ド２３、２４、２５、２６に”Ｈ”または”Ｌ”レベル
を入力し、デコーダーを介して出力されるアドレス信号
により、メモリに記憶されている分周数が呼び出され出
力周波数が決まる。本実施例のパッドはプルアップされ
ていたがプルダウンされていても、ワイヤーボンディン
グにより選択ができる。

【００６６】上述のような構成によれば、出力周波数を
ワイヤーボンディングにより内部設定してしまうので、
ユーザーで特に処理をしなくても出力周波数が設定でき
る。

【００６７】上記実施例では、ワイヤーボンディングの
状態によって出力周波数を決定したが、他の実施例とし
て、パッド２３、２４、２５、２６が接続するパッケー
ジ内部のパターンを切断するか切断しないかによって
も”Ｈ”又は、”Ｌ”レベル入力できるので同様の効果
が得られる。

【００６８】〔実施例４〕図６（ａ）、（ｂ）は、請求
項４記載の発明に係わるＰＬＬ発振器の周波数テーブル
の選択方法の一実施例である。

【００６９】図１で説明をした機能ブロックを含んだＰ
ＬＬＩＣチップ３７と水晶振動子３６を同一ケース内に
封止したパッケージ３１がある。ＰＬＬのプログラマブ
ルデバイダーの分周数を選択する端子は、パッドとして
ＰＬＬＩＣチップ上に備えられていて、それぞれのパッ
ドは出力周波数を選択するＳ０端子３２、Ｓ１端子３
３、Ｓ２端子３４、Ｓ３端子３５としてパッケージ３１
の外部に出されている。この様に構成したＰＬＬ発振器
が、一例として図２の周波数テーブルを持っていたとし
た場合の使用例を説明する。まずこのＰＬＬ発振器をＣ
ＰＵのクロック源として使用する場合で５０ＭＨｚを出
力させたい場合は、周波数選択の端子Ｓ０、Ｓ１、Ｓ
２、Ｓ３にそれぞれ”Ｌ”、”Ｈ”、”Ｈ”、”Ｌ”レ
ベルが入力できるように設定する。あるいは、６６．６
ＭＨｚを出力させたい場合は、周波数選択の端子Ｓ０、
Ｓ１、Ｓ２、Ｓ３にそれぞれ”Ｌ”、”Ｈ”、”
Ｈ”、”Ｈ”レベルが入力できるようにする。このと
き、実装する基板のパターンを上記の様に配線しておけ
ば良い。またＣＰＵ以外の別のユニットには、そのユニ
ットが必要とする周波数が出力できるように基板の配線
をしておけば良い。この様に同じ仕様のＰＬＬ発振器で
あっても基板の配線によってＳ０、Ｓ１、Ｓ２、Ｓ３端
子への入力状態をかえる事によってパーソナルコンピュ
ータの各ユニットが必要とする所定の出力周波数を出力
できる。

【００７０】つまり、従来パーソナルコンピュータには
多くの種類の発振器が必要であったが、本実施例のＰＬ
Ｌ発振器が１種類あればすべての周波数に対応が可能に
なり、部品の共通化ができる。

【００７１】また、ユーザー自身がＣＰＵを交換してア
ップグレードをする場合、５０ＭＨｚで動作するＣＰＵ
を６６．６ＭＨｚで動作するＣＰＵに交換するときは、
ＣＰＵのクロック周波数の変更もしなければならない
が、本実施例のＰＬＬ発振器であればＳ３端子への入力
を”Ｌ”レベルから”Ｈ”レベルへ変更するだけでよ
い。実際には、Ｓ３端子をジャンパースイッチ等にして
おけばより容易に変更することができる。

【００７２】また、周波数の選択にあたっては、基板の
配線やジャンパースイッチで決めるだけでなく、ＣＰＵ
やコントロールＩＣを使って周波数選択端子に信号を送
り、周波数を選択する事もできる。

【００７３】次に、本実施例を応用して、他の使用例を
説明する。図７は、図２の分周数を変更したものであ
る。この周波数設定では、５０、６０、６６．６ＭＨｚ
等一般的なＣＰＵに必要な周波数を設定しているが更に
周波数選択端子Ｓ０を”Ｈ”から”Ｌ”にする事でそれ
ぞれの周波数に対して１０％高い周波数を設定してい
る。たとえば、周波数選択端子Ｓ０、Ｓ１、Ｓ２、Ｓ３
がそれぞれ”Ｈ”、”Ｈ”、”Ｈ”、”Ｈ”のときの５
０ＭＨｚに対しては、”Ｌ”、”Ｈ”、”Ｈ”、”Ｈ”
のとき５５ＭＨｚが設定されている。又、”Ｈ”、”
Ｌ”、”Ｈ”、”Ｈ”のときの６０ＭＨｚに対して
は、”Ｌ”、”Ｌ”、”Ｈ”、”Ｈ”のとき６６ＭＨｚ
が設定されている。この実施例の具体的な使用例として
は、コンピューター製造後の検査の動作マージンテスト
としてＣＰＵのクロックに通常の動作周波数より約１０
％程度高い周波数を入力して正常に動作するかどうかを
チェックする場合に本実施例のＰＬＬ発振器は有効であ
る。たとえば通常５０ＭＨｚで動作するＣＰＵでは、Ｓ
１、Ｓ２、Ｓ３端子をすべて”Ｈ”にしておき、テスト
時にＳ０端子を”Ｌ”にして５５ＭＨｚを出力させて動
作チェックして、その後Ｓ０端子を”Ｈ”にして５０Ｍ
Ｈｚを出力する様にして出荷する。従来この様なテスト
をする時は、基板に実装されている発振器の動作を一旦
停止させてボードテスター等外部装置から１０％程度高
い周波数のクロックを供給していたが、本実施例のＰＬ
Ｌ発振器であれば、周波数選択端子のＳ０端子を”Ｈ”
から”Ｌ”にするだけでテストができる。この事は、今
後ＣＰＵの周波数が高くなった時に、高周波クロックを
外部の装置より長い配線やコンタクトプローブを経由し
て供給するとクロック波形の歪みが生じて正常なテスト
ができなくなり問題になる。しかし、本実施例のＰＬＬ
発振器を使用すれば、通常動作時と同じ発振器より通常
時にほぼ近いクロック波形を供給してテストするので簡
単で正確なテストが可能になる。

【００７４】〔実施例５〕図８は、請求項７、８記載の
発明に係わるＰＬＬ発振器の周波数テーブルの選択方法
の一実施例である。

【００７５】外部から出力周波数を選択する端子Ｓ０端
子４１、Ｓ１端子４２、Ｓ２端子４３、Ｓ３端子４４
は、デコーダー４５に接続されている。各周波数選択端
子は、プルアップ抵抗４６によりＶＤＤ（電源電圧電
位）に接続され、ＩＣ上に形成されたヒューズ４７によ
りＧＮＤ（グランド電位）に接続されている。

【００７６】周波数選択端子は、プルアップ抵抗により
ＶＤＤに接続されてはいるが、ヒューズによりＧＮＤに
短絡されているため、デコーダーには”Ｌ”レベルが入
力される。

【００７７】しかし、外部選択端子及びＧＮＤ間に電圧
を印加する事によりヒューズに電流を流し溶断させる。
この時には外部選択端子は、プルアップ抵抗によりＶＤ
Ｄに接続されているだけであるため、デコーダーには”
Ｈ”レベルが入力できる。このようにヒューズを切断す
ることによりデコーダー回路へ”Ｈ”または”Ｌ”レベ
ルの信号を入力することができる。

【００７８】ヒューズの切断は、電圧を印加する以外に
もヒューズ部分にレーザーを照射して切断を行う場合も
あるが、電圧を印加して切断をする場合にはＰＬＬＩＣ
や水晶振動子を実装後、切断をすることができるため、
ユーザーへの出荷直前にヒューズを切断することもでき
る。また単に電圧を印加するだけなので、発振器の製造
工場段階ばかりではなく、発振器の販売の段階で行うこ
ともできる。

【００７９】ヒューズはＩＣ上に形成できるだけでな
く、リードフレームをヒューズとして利用したりするこ
ともできる。

【００８０】また本実施例では、デコーダー回路へ”
Ｌ”レベルの信号を入力するために、ヒューズをプルダ
ウン用に使用したが、プルアップでも同じである。

【００８１】上述のような構成によれば、出力周波数の
選択をするヒューズを、容易に切断でき、発振器の実装
後にも出力周波数を設定できるので、短い納期でユーザ
ーに出すことができ、特に小量のサンプル提示の時に
は、販売店等での設定さえ可能になり、即時にユーザー
に出すこともできる。

【００８２】〔実施例６〕図９は、請求項９記載の発明
に係わるＰＬＬ発振器の周波数を決定するプログラマブ
ルデバイダーの分周数データーの書き込み方法の一実施
例である。

【００８３】３つのプログラマブルデバイダー（リファ
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー）の分周数がメモリに記憶されてい
る。メモリは、プログラマブルリードオンリーメモリ
（以下ＰＲＯＭと記す）５１であり、ヒューズ５２で構
成したＰＲＯＭ５１について説明をする。ＰＲＯＭ５１
はヒューズ５２の状態に応じて、分周数を出力する。ヒ
ューズ５２は、データ入力端子５３と電圧印加端子５４
により切断される。

【００８４】所定の周波数を出力するように、ヒューズ
５２を切断してプログラマブルデバイダーの分周数を固
定する。切断をするヒューズのデータは、データ入力端
子５３からシリアル転送する。データ転送後、電圧印加
端子５４に電圧を印加してヒューズ５２を切断する。切
断をしていないヒューズは”Ｌ”レベルを出力し、切断
をしたヒューズは”Ｈ”レベルを出力する。プログラマ
ブルデバイダーは、このバイナリーデータにより、分周
数が決められる。

【００８５】また別のヒューズの切断方法としては、Ｐ
ＬＬＩＣチップ上のヒューズ部分にレーザーを照射して
ヒューズの切断を行うこともできる。

【００８６】ＰＲＯＭは、ヒューズタイプ以外にも、一
般的な電気消去タイプや紫外線消去タイプ等でも良い。

【００８７】上述のような構成によれば、出力周波数の
設定データをＰＲＯＭに書き込んでから出荷しているの
で、ユーザーでは一般的な水晶発振器として扱うことが
できる。

【００８８】〔実施例７〕図１０は、請求項１０記載の
発明に係わるＰＬＬ発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に水晶振動子を実装後、分
周データー書き込みを行う場合の実施例を説明する。

【００８９】ＰＬＬＩＣ及び水晶振動子を内蔵した樹脂
モールドパッケージ６１より内部のＰＬＬＩＣにワイヤ
ーボンディングで接続されたリード端子６２が出てい
る。またリード端子６２と別に内部のＰＬＬＩＣにワイ
ヤーボンディングで接続されたデータ入力端子６３及び
電圧印加端子６４がある。

【００９０】切断するヒューズを選択するためのデータ
を入力するデータ入力端子６３にデータを転送し、電圧
印加端子６４に電圧を印加してヒューズを切断する。ヒ
ューズ切断後データ入力端子６３及び電圧印加端子６４
はヒューズ切断後、切断する。

【００９１】従来の水晶発振器では、ユーザーから注文
が入ると、その時点からＰＬＬＩＣのダイアタッチ、ワ
イヤーボンディング、水晶振動子の実装、樹脂モールド
パッケージ、リード端子のメッキ、プレスを行い出荷し
ていた。さらに水晶振動子がなければ、水晶振動子から
製造をしなければならない場合もあった。しかし、本Ｐ
ＬＬ発振器では、予めＰＬＬＩＣや水晶振動子の実装を
し、樹脂モールドパッケージ、リード端子のメッキ、プ
レスまでをしておく。そしてユーザーからの注文が入っ
た時点で、ヒューズの切断をして出荷する。またヒュー
ズの代わりに、ＰＲＯＭを使い、このＰＲＯＭにデータ
を書き込んで、プログラマブルデバイダーの分周数を固
定して、所定の周波数を出力することもできる。

【００９２】上述のような構成によれば、予め製造して
おいたＰＬＬ発振器の出力周波数を出荷直前に設定でき
るようにしているため、短納期でユーザーへの出荷をす
ることができる。

【００９３】〔実施例８〕図１１は、請求項１１記載の
発明に係わるＰＬＬ発振器の周波数を決定する分周数デ
ーターの書き込み方法で、特に、２つ以上の出力周波数
を設定可能な周波数テーブルを有する場合の実施例であ
る。

【００９４】ＰＲＯＭ７１は、デコーダー７２により、
指定されたアドレスのデータをプログラマブルデバイダ
ーに出力する。

【００９５】３つのプログラマブルデバイダー（リファ
レンスデバイダー、フィードバックデバイダー、アウト
プットデバイダー）の分周数をＰＲＯＭ７１のデータに
より制御する。ＰＲＯＭ７１には予めプログラマブルデ
バイダーの分周数は記憶されていないため、希望周波数
に合わせてプログラマブルデバイダーの分周数を、デー
タ入力端子７３より入力して記憶させる。ＰＲＯＭとし
ては、一般的な電気消去タイプや紫外線消去タイプ、ヒ
ューズタイプ等でも良いし、ＰＬＬＩＣのメタルマスク
で行う方法もある。メタルマスクで行う方法以外は、Ｐ
ＬＬ発振器の製造工程中でもできる。予めメモリにプロ
グラマブルデバイダーの分周数のデータが記憶されてい
て、その中から出力周波数を選択する方法では、ユーザ
ーからの特殊な周波数の注文に対しては、対応すること
ができない場合もあったが、メモリにＰＲＯＭを使うこ
とにより、分周数のデータを記憶させることができる。

【００９６】上述のような構成によれば、ＰＬＬ発振器
の出力周波数や周波数の逓倍数のデータを容易に設定で
きるようにしているため、ユーザーの特殊な周波数の要
求にも応じることができる。

【００９７】〔実施例９〕図５により、請求項１６記載
の発振器を説明する。

【００９８】ＰＬＬＩＣ２１上のアウトプットイネーブ
ル機能（以下ＯＥ機能と記す）を選択するパッド２８
と、スタンバイ機能（以下ＳＴ機能と記す）を選択する
パッド２９がリード端子３０にワイヤーボンディングさ
れている。

【００９９】ＯＥ機能を選択するパッド２８とＳＴ機能
を選択するパッド２９がＰＬＬＩＣ２１上で近傍に配置
されているため、どちらか一方のパッドを一本のリード
端子３０にワイヤーボンディングできるだけでなく、両
方のパッドを一本のリード端子３０にワイヤーボンディ
ングすることもでき、その場合新たにＯＥ機能とスタン
バイ機能を複合した機能（以下ＳＴＺ機能と記す）を作
り出すことができる。図１２は、ＯＥ機能、ＳＴ機能、
ＳＴＺ機能を説明するための機能図である。

【０１００】ＯＥ機能とは、水晶振動子の発振回路とＰ
ＬＬ回路は動作させまま、出力端子をハイインピーダン
ス状態にする機能であり、コンピューター等の製造時に
おける動作テストで発振器のクロック出力を止めて外部
からクロックを入れる場合に使う。

【０１０１】またスタンバイ機能とは、水晶振動子の発
振回路とＰＬＬ回路を停止状態にし、消費電流を減少さ
せ、出力端子を”Ｌ”又は”Ｈ”レベルに固定する機能
で、コンピューター等電子機器の省エネルギー化に効果
がある。

【０１０２】ＳＴＺ機能は、上記２つの機能を複合し、
水晶振動子の発振回路とＰＬＬ回路を停止状態にし消費
電流を減少させながら、出力端子をハイインピーダンス
状態にする機能である。これは、コンピュター等の製造
時の動作テストにも通常の使用時に於ける省エネルギー
化にも利用できる機能である。

【０１０３】〔実施例９〕請求項２０記載の発振器を説
明する。

【０１０４】前述したＳＴ機能、ＳＴＺ機能に関し、Ｐ
ＬＬ回路の基準信号として３２ＫＨｚのように発振開始
時間が長い音叉型振動子を使用した場合、スタンバイ時
に一旦水晶発振を停止させてしまうとスタンバイを解除
したときに発振が開始するまでに数百ｍ秒から数秒の時
間が掛かってしまう。そこで、早く発振を立ち上げるた
めに、水晶振動子の発振回路だけは動作させておき、Ｓ
Ｔ機能、ＳＴＺ機能の解除後の発振開始時間を短縮させ
る。これにより、約数ｍ秒の発振開始時間が可能であ
る。尚、３２ＫＨｚのような低い周波数では発振回路を
動作させておいても消費電流は数μＡ程度で済む為Ｓ
Ｔ、ＳＴＺ機能の本来の狙いは、失われない。

【０１０５】〔実施例１０〕図１３は請求項２３記載の
ＰＬＬ回路のＬＰＦを構成するコンデンサーとしてＩＣ
外部の部品を使用した実施例であり、一実施例としてチ
ップコンデンサーを用いて水晶振動子及びＰＬＬＩＣチ
ップと共に１パッケージ化した場合の説明をする。

【０１０６】ＰＬＬＩＣチップ８１がアイランド部８２
にマウントされており、ＰＬＬＩＣチップ８１の各パッ
ドとアイランド部８２の周囲を取り囲む複数のリード端
子をワイヤーボンディングにより接続している。水晶振
動子８３及びチップコンデンサー８４もリード端子８５
に接続しており以上を樹脂モールド材等によりモールド
成形している。

【０１０７】ＰＬＬ回路のＬＰＦの容量は、一般的に少
なくとも数百ｐＦ以上の容量が必要で、ＩＣ上に作ると
面積的にコンデンサが占める割合が大きくなり、したが
ってＩＣの価格が高くなってしまう。そこでＬＰＦの容
量を安価なチップコンデンサーにしてＰＬＬＩＣと水晶
振動子と共に同一パッケージにモールド成形する事によ
り、製造コストを下げられる。

【０１０８】又、ＰＬＬ回路では、出力周波数のゆらぎ
やジッター等を抑えるため、基準信号の周波数に応じ
て、最適なＬＰＦの定数を設定する必要があるが、容量
をチップコンデンサーにすることで、ＬＰＦの定数の変
更を容易にできる。

【０１０９】本実施例ではＬＰＦの容量をチップコンデ
ンサーに置き換えたが、ＬＰＦの抵抗やインダクタ等の
他の素子をチップ部品として置き換えても良い。

【０１１０】上述のような構成によれば、ＬＰＦの構成
素子をＩＣ外部の安価で定数の変更が容易な部品に置き
換えているので、ＩＣを安価にできる上、最適なＬＰＦ
の定数の設定が容易にできるＰＬＬ発振器を実現でき
る。

【０１１１】〔実施例１１〕図１４（ａ）、（ｂ）は請
求項２６記載のＰＬＬ発振器をセラミックパッケージで
実装した場合の実施例である。図１４（ａ）はパッケー
ジを上から見た図であり、図１４（ｂ）はパッケージを
横からみた図である。

【０１１２】セラミック基板９１上にＰＬＬＩＣ９２及
び水晶振動片９３がマウントされている。さらにＬＰＦ
は、抵抗９４、９５と、コンデンサ９６で構成されてい
る。抵抗９４、９５は印刷抵抗で、コンデンサ９６は、
セラミック基板９１上に誘電体９８を電極９９ではさみ
形成されている。

【０１１３】本実施例でのＬＰＦは、ＰＬＬ回路のＬＰ
Ｆとしては最も一般的なラグリードフィルタであるが、
ラグフィルタやアクティブフィルタ等でも良い。また、
図１５（ａ）、（ｂ）に示すようにコンデンサは、誘電
体１００をパッケージのセラミックと兼ねてセラミック
基板内に一体的に形成できる。又、コンデンサの片側電
極をＩＣのステージ１０１と兼ねる事によりパッケージ
の小型化が可能で、更に、多層セラミック基板を使え
ば、コンデンサを内層に積層化して形成できるのでより
小型化できる。

【０１１４】上述のような構成によれば、ＬＰＦの抵抗
及びコンデンサをセラミック基板内に形成しているの
で、ＰＬＬＩＣが小型化できＩＣを安価にできる上にパ
ッケージを小型化したＰＬＬ発振器を実現できる。

【０１１５】〔実施例１２〕図１４（ａ）、（ｂ）によ
り、請求項１５記載のＰＬＬ発振器の製造方法を説明す
る。

【０１１６】ＰＬＬ発振器は、ＰＬＬＩＣ９２をマウン
トし、ワイヤーボンディングをし、出力周波数を決定し
た後で、水晶振動片９３をマウントし、カバー９７をし
て封止している。

【０１１７】ＰＬＬＩＣ９２は既にワイヤーボンディン
グされている為、水晶振動子片９３をマウントして電源
を供給すれば動作する状態にある。そこで、水晶振動子
片９３をマウントした後、ＰＬＬ発振器を動作させて、
出力周波数を測定しながら水晶振動子片を周波数調整
し、その後カバーをする。こうすれば、ＰＬＬＩＣと水
晶振動子片を組み合わせて実際に発振させて、目的の周
波数からずれている分周波数調整を行っているため、周
波数ズレのない高精度なＰＬＬ発振器ができる。水晶振
動子片の周波数調整方法としては、電極へ金属蒸着する
方法、電極をレーザー等により削る方法等がある。

【０１１８】実施例では、セラミックパッケージのＰＬ
Ｌ発振器について説明したが、水晶振動子片を封止しな
いで裸の状態で実装をするパッケージングであればメタ
ルキャンタイプやプラスチックパッケージでも良い。

【０１１９】また、上述のような構成を、実施例２で説
明した構成のＰＬＬＩＣと水晶振動子とを併用すれば、
発振器の封止直前の水晶周波数調整工程で出力周波数を
決定する事ができるため製造リードタイムの短縮が可能
である。

【０１２０】〔実施例１３〕図１６は請求項２９記載の
周波数調整可能な高精度ＰＬＬ発振器の一実施例であ
る。ＰＬＬ回路の基準信号となる水晶振動子１１１に
は、基本波発振のＡＴ振動子を用いインバーター１１２
と帰還抵抗１１３とドレイン抵抗１１４及びゲート容量
１１６、ドレイン容量１１５により発振回路を構成して
いる。ゲート容量１１６は周波数の合わせ込みを行うた
め、容量の可変ができる構成としている。

【０１２１】一例として出力周波数が５０ＭＨｚのＰＬ
Ｌ発振器を考えた場合、図４より２５ＭＨｚの水晶振動
子と逓倍数の２を組み合わせることにより出力できる
が、実際はＩＣの発振回路定数のばらつきや水晶振動子
の周波数のばらつきにより、５０ＭＨｚに対して周波数
のズレが生じる。この周波数ズレをなくすためゲート容
量を変化させて周波数の合わせ込みを行う。出力周波数
が５０ＭＨｚより高い場合は、ゲート容量を大きくする
ことで周波数を低くして５０ＭＨｚに合わせ込み、出力
周波数が５０ＭＨｚよりも低い場合にはゲート容量を小
さくすることで周波数を高くして５０ＭＨｚに合わせ込
み、高精度な出力周波数を得る事ができる。出力周波数
を５０ＭＨｚに合わせ込むわけではあるが、実際は、２
逓倍のＰＬＬ発振器の場合、ＰＬＬの基準信号の２５Ｍ
Ｈｚの合わせ込みをしてＰＬＬ回路で２倍にして出力し
ている訳である。

【０１２２】ここで、水晶振動子の基本波発振では、発
振段の容量を変化させた場合の周波数の変化量は、オー
バートーン発振させた場合に比べて大きいため、小さな
容量の変化で周波数の合わせ込みができる。これは、同
じ容量で周波数の合わせ込みを行う場合には、基本波発
振の方が大きな周波数のズレ量に対しても合わせ込みが
できる事になる。理論的には、同じ容量で周波数調整し
た場合、基本波発振は３次オーバートーン発振より９倍
の周波数変化が得られる。さらにオーバートーンの発振
回路では発振段の容量を大きく変えてしまうと負性抵抗
の周波数特性が変化して他の次数での発振をしてしまう
ことがある為、オーバートーン発振回路での周波数調整
は、大変危険である。例えば、３次オーバートーン発振
回路で５０ＭＨｚ出力の場合、１次の１６．６ＭＨｚや
３次の８３．３ＭＨｚが出力してしまう場合がある。

【０１２３】可変容量としては、トリマーコンデンサー
や可変容量ダイオードやＩＣに内蔵できる容量アレイ等
を用いる事ができる。

【０１２４】〔実施例１４〕図１７を用いて請求項３２
記載の周波数合わせ込みのための容量に、ＩＣ上の容量
アレイを用いる方法について説明をする。

【０１２５】容量アレイは、容量の異なるまたは同じコ
ンデンサー１１７が１つ以上あり、それぞれがトランジ
スター１１８のオンまたはオフにより選択できる構成を
言う。ＰＬＬ回路の基準信号の周波数を合わせ込むため
のデータを、データ入力端子１２０からメモリ１１９へ
書き込む。メモリ１１９のデータに応じて、容量アレイ
の中からトランジスター１１８により最適な容量のコン
デンサー１１７を選択をする。この場合、複数のコンデ
ンサーを組み合わせより正確に合わせ込むこともでき
る。

【０１２６】この様な、ＩＣ上の容量アレイを用いてオ
ーバートーン発振の水晶発振器で周波数の合わせ込みを
行う場合は、前述したようにオーバートーン発振では大
きな容量を必要とするため、ＩＣの面積が大きくなりＩ
Ｃのコストが高くなってしまう。そこで周波数の合わせ
込みを少ない容量で行える基本波発振を用いて周波数の
合わせ込みを行い、ＰＬＬ回路でオーバートーン発振の
周波数を出力させれば、オーバートーン帯の周波数を出
力する発振器であっても、小さな容量のコンデンサーだ
けで可能である。

【０１２７】上述のような構成によれば、オーバートー
ン発振に比べて緩急量の大きな基本波発振をＰＬＬの基
準信号にしているので、安価なＩＣチップで安定した発
振で容易にオーバートーン帯の高精度発振器が実現でき
る。

【０１２８】〔実施例１５〕図１８を用いて、請求項３
５記載のＰＬＬ回路の基準信号の周波数の合わせ込みの
可変容量として、可変容量ダイオードを用いた場合につ
いて説明する。

【０１２９】可変容量ダイオード１２１は印加電圧によ
り容量値が変化するダイオードである。そのためこの可
変容量ダイオードの印加電圧を変化させると発振段の容
量が変化し、結果的に発振周波数を制御することができ
る。これは電圧制御水晶発振器（以下ＶＣＸＯと記す）
と同じ構成であるが、本実施例の特徴は、基本波発振の
発振周波数を電圧制御して、その発振信号をＰＬＬの基
準信号として周波数を逓倍している。このため同じオー
バートーン帯の周波数を出力する場合、オーバートーン
発振させてそれを直接出力しているＶＣＸＯよりも基本
波発振の信号をＰＬＬで逓倍しているＶＣＸＯの方が、
発振段の容量を同量変化をせた場合には、可変できる周
波数の範囲を広くすることができる。

【０１３０】上述のような構成によれば、ＰＬＬ回路の
基準信号に周波数変調をかけ、ＰＬＬ回路で周波数を逓
倍しているので、オーバートーン帯の周波数を出力する
ＶＣＸＯが実現できる。

【０１３１】〔実施例１６〕図１９は、請求項３６記載
の水晶発振回路の負荷容量を温度検出回路１２３と制御
回路１２２により制御し、温度に対して安定した周波数
を出力するＰＬＬ発振器についての説明図である。

【０１３２】温度検出回路により周囲の温度の検出を行
い、制御回路に温度データを転送する。制御回路は、温
度検出回路から得られた温度のデータに基づいて可変容
量ダイオードへの印加電圧を制御して、温度の変化によ
る周波数の変化を抑える。

【０１３３】水晶振動子の周波数は固有の温度特性を持
っているため、温度による周波数の変化を補正すること
により、周囲の温度により水晶発振回路の負荷容量を制
御して、温度の変化に係わらず安定した周波数を出力す
る。

【０１３４】上述のような構成によれば、温度による出
力周波数の変化を抑えることができるため、温度変化の
激しい屋外で使用される通信機にも、安定した周波数を
供給できる。

【０１３５】

【発明の効果】請求項１、２、３、４、５、６、７、
８、９、１０、１１、１２、１３、１４記載の発明によ
れば水晶振動子の発振信号をＰＬＬの基準信号として用
いＰＬＬで新たに信号を作り出しているため従来なら出
力周波数毎必要であった水晶振動子を安価な周波数帯の
水晶振動子だけを使用できるという効果を有する。

【０１３６】さらにオーバートーン発振が必要な高い周
波数の要求に対しても、水晶振動子の発振には安定した
基本波発振を用いることができるだけでなく、オーバー
トーン発振でも対応が難しい８０ＭＨｚを超えるような
高い周波数に対しても、基本波発振を用いて対応できる
という効果を有する。

【０１３７】また、ＰＬＬ発振器は、水晶発振を基本波
周波数帯出発振させるためオーバートーン周波数帯出発
振させるオーバートーン発振器より低消費電流化ができ
る。

【０１３８】さらにＰＬＬＩＣはコンピュータ等で必要
な周波数を網羅した周波数テーブルを有しているためＩ
Ｃのマスク等の変更をしないで１種類のＰＬＬＩＣだけ
で対応できるという効果を有する。

【０１３９】さらに出力周波数はワイヤーボンディン
グ、ヒューズ、ＰＲＯＭ等で行いそこで設定するデータ
を変えるだけで行うためそれ以外の製造は同一工程で行
われるため量産効果も有する。

【０１４０】さらに出力周波数を設定するデータを書き
込むまでは同一の発振器として扱えるため今までのよう
に周波数毎に何種類もの在庫を持つ必要もなく１種類の
在庫で対応をすれば良いという効果を有する。

【０１４１】さらに予め製造に必要な水晶振動子が限ら
れているためユーザーからの注文の前に用意したり、発
振器として製造して出力周波数のデータへ書き込むだけ
の状態にしておくことによりリードタイムも大幅に短縮
できるという効果を有する。

【０１４２】請求項１６、１７、１８、１９、２０、２
１、２２記載の発明によれば、同時にＯＥ機能とＳＴ機
能を選択することにより、新たにＳＴＺ機能の選択もで
きるという効果を有する。

【０１４３】またＳＴ機能とＳＴＺ機能選択時でも、発
振開始時間が長い水晶振動子を使う場合には、水晶振動
子の発振を止めないで用いることにより、発振開始時間
を短縮できるという効果を有する。

【０１４４】請求項２３、２４、２５記載の発明によれ
ばＬＰＦを構成する素子をチップ部品に置き換えること
により出力周波数に応じてＬＰＦの定数の変更が容易に
できるため動作状態に合わせたＰＬＬの設定ができると
いう効果を有する。

【０１４５】さらに水晶振動子とＰＬＬＩＣと共にＬＰ
Ｆのチップ部品を１パッケージ化したことにより、ユー
ザーで外付け部品を実装する必要もなく使い勝手が良い
という効果を有する。

【０１４６】請求項２６、２７、２８記載の発明によれ
ばＬＰＦを構成する素子を、セラミックパッケージ内に
形成してしまうため、ＰＬＬＩＣ上に作り込む必要がな
いという効果を有する。

【０１４７】請求項１５記載の発明によれば実際に使わ
れる水晶振動片とＰＬＬＩＣを組み合わせ、発振させて
周波数を測定しながら、周波数調整をしている。そのた
め、ＰＬＬＩＣの発振段の負荷容量にばらつきがあって
も、周波数ズレのないＰＬＬ発振器が実現できる。

【０１４８】請求項２９、３０、３１、３２、３３、３
４記載の発明によれば基本波発振の水晶振動子を用いて
いるため発振段の負荷容量を変えての周波数の合わせ込
みが容易に行えるため高精度な発振器ができ、かつＰＬ
Ｌを利用して出力周波数にはオーバートーン帯の周波数
を出力させればオーバートーン帯の高精度発振器もでき
るという効果を有する。

【０１４９】請求項３５記載の発明によれば発振段の負
荷容量を外部からの電圧制御により可変することでＶＣ
ＸＯを構成することができ、ＰＬＬを利用して出力周波
数にはオーバートーン帯の周波数を出力させればオーバ
ートーン帯のＶＣＸＯもできるという効果を有する。

【０１５０】請求項３６記載の発明によれば発振段の負
荷容量を温度により可変することで温度の変化に係わら
ず安定した周波数を出力できるという効果を有する。

【図面の簡単な説明】

【図１】本発明のＰＬＬ発振器の一実施例を示すＰＬＬ
回路ブロック図。

【図２】本発明のＰＬＬ発振器の一実施例を示す出力周
波数テーブル図。

【図３】本発明のＰＬＬ発振器の一実施例を示す出力周
波数テーブル図。

【図４】本発明のＰＬＬ発振器の一実施例を示す出力周
波数テーブル図。

【図５】本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図６】［ａ］本発明のＰＬＬ発振器の一実施例を示
す構造図。［ｂ］本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図７】本発明のＰＬＬ発振器の一実施例を示す出力周
波数テーブル図。

【図８】本発明のＰＬＬ発振器の一実施例を示す機能ブ
ロック図。

【図９】本発明のＰＬＬ発振器の一実施例を示す機能ブ
ロック図。

【図１０】本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図１１】本発明のＰＬＬ発振器の一実施例を示す機能
ブロック図。

【図１２】本発明のＰＬＬ発振器の一実施例を示す機能
一覧図。

【図１３】本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図１４】［ａ］本発明のＰＬＬ発振器の一実施例を
示す構造図。［ｂ］本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図１５】［ａ］本発明のＰＬＬ発振器の一実施例を
示す構造図。［ｂ］本発明のＰＬＬ発振器の一実施例を示す構造
図。

【図１６】本発明のＰＬＬ発振器の一実施例を示す発振
回路図。

【図１７】本発明のＰＬＬ発振器の一実施例を示す発振
回路図。

【図１８】本発明のＰＬＬ発振器の一実施例を示す発振
回路図。

【図１９】本発明のＰＬＬ発振器の一実施例を示す発振
回路図。

【図２０】従来の技術を示すブロック図。

【図２１】従来の技術を示すブロック図。

【図２２】従来の技術を示す機能ブロック図。

【図２３】水晶発振回路の負性抵抗を示す特性図。

【符号の説明】

１水晶振動子２発振回路３リファレンスデバイダー４位相比較器５ローパスフィルタ６電圧制御発振器７アウトプットデバイダー８出力バッファー９フィードバックデバイダー１０デコーダー１１メモリ１２ＰＬＬＩＣ１３Ｓ０端子１４Ｓ１端子１５Ｓ２端子１６Ｓ３端子２１ＰＬＬＩＣチップ２２アイランド部２３、２４、２５、２６パッド２７放熱フィン２８ＯＥ機能を選択するパッド２９ＳＴ機能を選択するパッド３０リード端子３１パッケージ３２Ｓ０端子３３Ｓ１端子３４Ｓ２端子３５Ｓ３端子３６水晶振動子３７ＰＬＬＩＣチップ４１Ｓ０端子４２Ｓ１端子４３Ｓ２端子４４Ｓ３端子４５デコーダー４６プルアップ抵抗４７ヒューズ５１ＰＲＯＭ５２ヒューズ５３データ入力端子５４電圧印加端子６１樹脂モールドパッケージ６２リード端子６３データ入力端子６４電圧印加端子７１ＰＲＯＭ７２デコーダー７３データ入力端子８１ＰＬＬＩＣチップ８２アイランド部８３水晶振動子８４チップコンデンサー８５リード端子９１セラミック基板９２ＰＬＬＩＣ９３水晶振動片９４、９５抵抗９６コンデンサ９７カバー９８誘電体９９電極１００誘電体１０１ステージ１１１水晶振動子１１２インバーター１１３帰還抵抗１１４ドレイン抵抗１１５ドレイン容量１１６ゲート容量１１７コンデンサ１１８トランジスター１１９メモリ１２０データ入力端子１２１可変容量ダイオード１２２制御回路１２３温度検出回路２０１コンピュータの基板２０２圧電振動子２０３水晶発振器２０４ＣＰＵユニット２０５ＨＤＤユニット２０６コミュニケーションニュニット２１０カーブ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０３Ｂ 5/32 Ｄ

Claims

【特許請求の範囲】

【請求項１】圧電振動子と、前記圧電振動子を発振させ
る発振回路と、前記発振回路の発振信号を基準信号とし
て動作するＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏ
ｐ）回路とが同一パッケージに封入されており、さら
に、前記圧電振動子の発振周波数と前記ＰＬＬ回路のプ
ログラマブルデバイダーの分周数とによって周波数が決
定されるＰＬＬ発振器において、前記ＰＬＬ回路のプロ
グラマブルデバイダーの分周数を選択して、所定の周波
数を出力させる手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項２】圧電振動子と、前記圧電振動子を発振させ
る発振回路と、前記発振回路の発振信号を基準信号とし
て動作するＰＬＬ回路とが、同一パッケージに封入され
ており、さらに、前記圧電振動子の発振周波数と前記Ｐ
ＬＬ回路のプログラマブルデバイダーの分周数とによっ
て周波数が決定されるＰＬＬ発振器において、前記ＰＬ
Ｌ回路のプログラマブルデバイダーの分周数を選択し
て、且つ前記圧電振動子の発振周波数を選択して、任意
の周波数を出力させる手段を備えた事を特徴とするＰＬ
Ｌ発振器。
【請求項３】請求項１または２において、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択する端子
が前記ＰＬＬ回路のＩＣ上に周波数選択パッドとして備
えられていて、前記周波数選択パッドがワイヤーボンデ
ィングにより前記パッケージ内の電源またはグランドレ
ベルの導電体に選択的に接続し、ＰＬＬ回路の出力周波
数を設定する手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項４】請求項３において、前記周波数選択パッド
と接続される前記パッケージ内部の導体を選択的に切断
して、ＰＬＬ回路の出力周波数を設定する手段を備えた
事を特徴とするＰＬＬ発振器。
【請求項５】請求項１または２において、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択する端子
が前記ＰＬＬ回路のＩＣ上に周波数選択パッドとして備
えられていて、前記周波数選択パッドがワイヤーボンデ
ィングにより前記パッケージ外部に導出されているリー
ド端子と接続されている事を特徴とするＰＬＬ発振器。
【請求項６】請求項５において、１つの周波数選択パッ
ドの制御によって得られる２つの出力周波数において、
高い前記出力周波数÷低い前記出力周波数が１．０１か
ら１．１５の範囲にある事を特徴とするＰＬＬ発振器。
【請求項７】請求項１または２において、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択する周波
数選択端子と、前記周波数選択端子の状態を決定するデ
ーターを記憶するプログラマブルリードオンリーメモリ
を備えている事を特徴とするＰＬＬ発振器。
【請求項８】請求項７において、前記周波数選択端子が
パッケージの外部に導出されていて、前記ＰＬＬ回路の
ＩＣと前記圧電振動子を同一パッケージに封入後、前記
周波数選択端子を通じて前記プログラマブルリードオン
リーメモリに前記周波数選択端子の状態を決定するデー
ターを書き込む手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項９】請求項８において、前記プログラマブルリ
ードオンリーメモリに前記データーを書き込み後、前記
周波数選択端子を切断する事を特徴とするＰＬＬ発振
器。
【請求項１０】請求項１または２において、前記ＰＬＬ
回路のプログラマブルデバイダーの分周数を記憶するプ
ログラマブルリードオンリーメモリと、前記プログラマ
ブルリードオンリーメモリに分周数を書き込む手段を備
えた事を特徴とするＰＬＬ発振器。
【請求項１１】請求項１０において、前記ＰＬＬ回路の
ＩＣと前記圧電振動子を同一パッケージに封入後、前記
プログラマブルリードオンリーメモリに前記分周数を書
き込む手段を備えたことを特徴とするＰＬＬ発振器。
【請求項１２】請求項１１において、前記プログラマブ
ルリードオンリーメモリに前記分周数を書き込み後、書
き込み端子を切断することを特徴とするＰＬＬ発振器。
【請求項１３】請求項７または１０において、プログラ
マブルリードオンリーメモリーは、ヒューズロムである
事を特徴とするＰＬＬ発振器。
【請求項１４】請求項１または２において、前記圧電振
動子は、コンベックス加工しない基本波水晶振動子であ
る事を特徴とするＰＬＬ発振器。
【請求項１５】請求項１または２において、前記ＰＬＬ
回路のＩＣと前記圧電振動子を同一パッケージに実装
後、前記圧電振動子の周波数調整をしてパッケージの封
止をする事を特徴とするＰＬＬ発振器。
【請求項１６】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の信号を出力する出力回
路とからなる圧電発振器において、前記発振回路の動作
を停止させると同時に前記出力回路をハイインピーダン
ス状態にする手段を備えたことを特徴とする圧電発振
器。
【請求項１７】請求項１６において、前記発振回路を停
止させる制御パッドと前記出力回路をハイインピーダン
ス状態にさせる制御パッドをＩＣ上に備え、前記２つの
制御パッドをパッケージ外部に導出される一本のリード
端子にワイヤーボンディングにより選択的に接続するこ
とを特徴とする圧電発振器。
【請求項１８】請求項１６において、前記圧電振動子
と、前記発振回路と、前記発振回路の発振信号を基準信
号として動作するＰＬＬ回路とが同一パッケージに封入
されており、さらに、前記圧電振動子の発振周波数と前
記ＰＬＬ回路のプログラマブルデバイダーの分周数とに
よって周波数が決定され、前記ＰＬＬ回路のプログラマ
ブルデバイダーの分周数を選択して、所定の周波数を出
力させる手段を備えた事を特徴とするＰＬＬ発振器。
【請求項１９】請求項１６において、圧電振動子と、前
記発振回路と、前記発振回路の発振信号を基準信号とし
て動作するＰＬＬ回路とが、同一パッケージに封入され
ており、さらに、前記圧電振動子の発振周波数と前記Ｐ
ＬＬ回路のプログラマブルデバイダーの分周数とによっ
て周波数が決定され、前記ＰＬＬ回路のプログラマブル
デバイダーの分周数を選択して、且つ前記圧電振動子の
発振周波数を選択して、任意の周波数を出力させる手段
を備えた事を特徴とするＰＬＬ発振器。
【請求項２０】音叉型水晶振動子と、前記音叉型水晶振
動子を発振させる発振回路と、前記発振回路の発振信号
を出力する出力回路とからなる圧電発振器とが同一パッ
ケージに封入されており、さらに、前記発振回路と前記
出力回路の動作を停止させるスタンバイ機能を備えた圧
電発振器において、前記スタンバイ機能を選択時に、前
記音叉型水晶振動子の発振部のみ動作させることを特徴
とするＰＬＬ発振器。
【請求項２１】請求項２０において、前記音叉型水晶振
動子と、前記発振回路と、前記発振回路の発振信号を基
準信号として動作するＰＬＬ回路とが同一パッケージに
封入されており、さらに、前記圧電振動子の発振周波数
と前記ＰＬＬ回路のプログラマブルデバイダーの分周数
とによって周波数が決定され、前記ＰＬＬ回路のプログ
ラマブルデバイダーの分周数を選択して、所定の周波数
を出力させる手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項２２】請求項２０において、前記音叉型水晶振
動子と、前記発振回路と、前記発振回路の発振信号を基
準信号として動作するＰＬＬ回路とが、同一パッケージ
に封入されており、さらに、前記圧電振動子の発振周波
数と前記ＰＬＬ回路のプログラマブルデバイダーの分周
数とによって周波数が決定され、前記ＰＬＬ回路のプロ
グラマブルデバイダーの分周数を選択して、且つ前記圧
電振動子の発振周波数を選択して、任意の周波数を出力
させる手段を備えた事を特徴とするＰＬＬ発振器。
【請求項２３】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の発振信号を基準信号と
して動作するＰＬＬ回路とからなるＰＬＬ発振器におい
て、前記ＰＬＬ回路のローパスフィルターを構成する素
子を前記ＰＬＬ回路のＩＣ外部の部品で構成し、これら
が前記圧電振動子と前記発振回路と前記ＰＬＬ回路と共
に同一パッケージに封入されていることを特徴とするＰ
ＬＬ発振器。
【請求項２４】請求項２３において、前記圧電振動子の
発振周波数と前記ＰＬＬ回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択して、所
定の周波数を出力させる手段を備えた事を特徴とするＰ
ＬＬ発振器。
【請求項２５】請求項２３において、前記圧電振動子の
発振周波数と前記ＰＬＬ回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択して、且
つ前記圧電振動子の発振周波数を選択して、任意の周波
数を出力させる手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項２６】請求項２３において、前記パッケージ
は、セラミックパッケージであり、前記ＰＬＬ回路のロ
ーパスフィルターの抵抗素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とするＰＬＬ発振器。
【請求項２７】請求項２３において、前記パッケージ
は、セラミックパッケージであり、前記ＰＬＬ回路のロ
ーパスフィルターの容量素子を前記セラミックパッケー
ジ基板上に形成したことを特徴とするＰＬＬ発振器。
【請求項２８】請求項２７において、前記容量素子の片
側電極は、前記ＰＬＬのＩＣを実装するステージである
ことを特徴とするＰＬＬ発振器。
【請求項２９】圧電振動子と、前記圧電振動子を発振さ
せる発振回路と、前記発振回路の発振信号を基準信号と
して動作するＰＬＬ回路とが同一パッケージに封入され
ているＰＬＬ発振器において、前記発振回路に可変容量
素子を有し、発振周波数を調整する手段を備えた事を特
徴とするＰＬＬ発振器。
【請求項３０】請求項２９において、前記圧電振動子の
発振周波数と前記ＰＬＬ回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択して、所
定の周波数を出力させる手段を備えた事を特徴とするＰ
ＬＬ発振器。
【請求項３１】請求項２９において、前記圧電振動子の
発振周波数と前記ＰＬＬ回路のプログラマブルデバイダ
ーの分周数とによって周波数が決定され、前記ＰＬＬ回
路のプログラマブルデバイダーの分周数を選択して、且
つ前記圧電振動子の発振周波数を選択して、任意の周波
数を出力させる手段を備えた事を特徴とするＰＬＬ発振
器。
【請求項３２】請求項２９において、前記可変容量素子
は、容量アレイであることを特徴とするＰＬＬ発振器。
【請求項３３】請求項３２において、前記容量アレイの
制御データーを記憶するプログラマブルリードオンリー
メモリーと、前記パッケージ封入後に前記プログラマブ
ルリードオンリーメモリーにデーターを書き込む手段を
有することを特徴とするＰＬＬ発振器。
【請求項３４】請求項３３において、前記プログラマブ
ルリードオンリーメモリーは、ヒューズロムで、前記デ
ーターを書き込み後書き込み端子を切断することを特徴
とするＰＬＬ発振器。
【請求項３５】請求項２９において、前記容量素子は、
可変容量ダイオードであることを特徴とするＰＬＬ発振
器。
【請求項３６】請求項２９において、前記容量素子は、
温度検出機能を有する制御回路により制御される事を特
徴とするＰＬＬ発振器。