JP2003101408A - 発振器 - Google Patents

Abstract

(57)【要約】 【課題】 スペクトラム拡散制御機能を有し、放射ノイ
ズが少なく、基板上の専有面積が小さい発振器を提供
し、また回路設計者がクロック信号発生部の設計に要す
る手間を大幅に削減し、製品の品質、納期、コストの改
善を図ること。 【解決手段】 電圧依存性の圧電発振回路、あるいは電
圧依存性の発振回路を含むＰＬＬ発振回路とスペクトラ
ム拡散信号生成回路とが同一パッケージに封入されてい
ること。あるいは更に、拡散信号の動作・振幅・周波数
の制御手段、ＰＬＬ回路中のプログラマブルデバイダー
の分周比設定手段、およびそれらの手段の動作を外部か
ら設定するためのＩＣパッドおよび外部端子を備えたこ
と。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タその他の電子機器に動作制御信号を供給するための発
振器に関する。更に詳しくはスペクトラム拡散を行うた
めの手段を一体化した発振器に関する。

【０００２】

【従来の技術】コンピュータ等にクロック信号を供給す
るための発振器は年々高周波化が進み、圧電振動子の固
有振動数をそのままクロック信号に使用したり、ＰＬＬ
回路を導入して高周波化する場合が増えている。一方で
は高周波化の進行と共に発振回路からの放射ノイズによ
る、コンピュータ本体や、周辺回路や、更には外部機器
への誤動作等悪影響の事例も発生している。このような
の事態への対策として、回路設計者は、圧電振動子発振
器の他にＰＬＬ回路やスペクトラム拡散を行うための回
路を別途用意して組み合わせねばならなかった。

【０００３】図１１は従来の発振器の回路構成の一例を
示したものである。この従来例ではＰＬＬ回路としてＴ
ｅｘａｓＩｎｓｔｒｕｍｅｎｔｓ社製のＩＣであるＴＬ
Ｃ２９３２を用いている。１１０１は水晶振動子を用い
た発振回路、１１０２はデバイダー、１１０３は位相比
較器、１１０４はループフィルタであって積分作用を持
ち、通常抵抗とコンデンサで構成される。１１０５は加
算器で、２つの信号を加算する。１１０６はＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔ
ｏｒ）である。位相比較器１１０３とＶＣＯ１１０６と
は既存ＩＣ１１０７であるＴＬＣ２９３２を構成する。
１１０８は出力バッファ、１１０９はＰＬＬ回路のフィ
ードバック経路にあるデバイダー、１１１０はスペクト
ラム拡散制御回路である。１１２０はＣＰＵで、ＰＬＬ
回路から出力され出力バッファ１１０８を経由したクロ
ック信号により動作する。

【０００４】図１１の回路の動作を説明する。発振回路
１１０１の出力信号はデバイダー１１０２により分周さ
れ、位相比較器１１０３の２つの入力部の一方に入力さ
れる。他方の入力部にはＶＣＯ１１０６の出力信号をデ
バイダー１１０９によって分周した信号が入力される。
位相比較器１１０３は２つの入力信号の位相差を比較し
て位相のずれに応じた電圧信号を発生し、その電圧信号
はループフィルタ１１０４により平滑されて加算器１１
０５に加えられる。

【０００５】加算器１１０５にはスペクトラム拡散制御
回路１１１０の生成した電圧信号も入力され、加算器１
１０５は２つの入力電圧信号を加算合成してその出力を
ＶＣＯ１１０６のコントロール端子に制御信号として入
力する。ＶＣＯ１１０６はその制御信号の電圧値に対応
する周波数の信号を出力する。圧電発振器１１０１の出
力周波数はデバイダー１１０２の分周比だけ低減され、
更にＰＬＬ回路によりデバイダー１１０９の分周比だけ
逓倍された高周波となり、この高周波信号は出力バッフ
ァ１１０８を介してクロック信号としてＣＰＵ１１２０
に供給される。

【０００６】スペクトラム拡散とは電子機器が放射する
電磁雑音（本例の場合はクロック信号自体が他の回路に
対して雑音となり得る）のエネルギのスペクトルが狭い
帯域に集中しないようにクロック信号に積極的にパルス
幅を若干変調させるような低周波のジッタを与え、放射
電磁雑音のエネルギをある周波数の帯域幅に分散させる
ことによってそのピーク値を抑圧する技術である。スペ
クトラム拡散制御回路１１１０はその周波数変調用の電
圧信号を作成する。その波形は例えば小振幅のほぼ三角
波であって、これが加算器１１０５によってループフィ
ルタ１１０４の比較的変化の少ない出力電圧に加算され
てＶＣＯ１１０６を制御するので、その出力周波数は時
間と共に常に僅かに変化する。

【０００７】図１０を用いてスペクトラム拡散制御作用
を更に説明する。図１０は下半分が発振器およびその周
辺回路から放射される電磁雑音のエネルギの周波数に関
する分布図、上半分が電磁雑音の周波数の時間的変化を
示している。点線で描いた波形１００１は拡散制御を行
わない場合で、発振器の発振周波数Ｆ0 の極く近傍に放
射エネルギが集中しており、そのピーク値は高い。発振
器の出力周波数（周期）を曲線１００４（太い実線）ま
たは１００５（細い実線）のように時間的に変化させる
と放射エネルギの周波数分布は曲線１００２（太い実
線）または１００３（細い実線）のように広がり、周波
数（周期）の変化幅を大きくするほどピーク値を低くす
ることができる。

【０００８】

【発明が解決しようとする課題】以上の説明で理解され
る通り、放射ノイズを低減した高周波のクロック信号を
得るためには、圧電振動子、圧電発振回路、既存のＩＣ
回路に加えて、ＰＬＬ回路、スペクトラム拡散制御回路
が別途必要となり、クロック生成のための回路がプリン
ト基板を専有する割合が多くなると共に、回路設計や基
板設計を複雑化せざるを得ない。また基板専有率の増加
や複雑化に伴ってクロック信号用の配線パターンを基板
上に引き回すこととなり、期待したほどに放射ノイズが
低減できないどころか、引き回し方が不適切であるとパ
ターン自体がアンテナとなって逆に放射ノイズを増大さ
せる危険性さえあり、これらの問題点の解決が緊急の課
題となってきた。

【０００９】本発明の目的は、上記課題を解決し、比較
的高周波でかつスペクトラム拡散制御機能を有し、実際
に放射ノイズが少なく、基板上の専有面積が十分に小さ
い発振器を提供することである。また更なる目的は、回
路設計者がクロック信号発生部の設計に要する手間を大
幅に削減し、製品の品質、納期、コストの改善を図るこ
とである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
本発明の発振器は次の特徴を備える。 （１）圧電振動子と該圧電振動子に接続されて発振しか
つ出力周波数が制御信号に依存して変化する特性を有す
る発振回路と、スペクトラム拡散を行うための拡散信号
を生成し、該拡散信号を前記制御信号とする拡散信号生
成回路とが同一パッケージに封入されていること。

【００１１】上記目的を達成するため本発明の発振器は
あるいは次の特徴を備える。 （２）圧電振動子と該圧電振動子に接続されて発振する
発振回路と、該発振回路の発振信号を基準信号として動
作し該基準信号を任意の比率で分周あるいは逓倍した信
号を出力するＰＬＬ回路と、スペクトラム拡散を行うた
めの拡散信号を生成する拡散信号生成回路と、前記拡散
信号と前記ＰＬＬ回路内のループ信号とを加算するため
の加算器とが同一パッケージに封入されていること。

【００１２】本発明の発振器は更に以下の特徴の少なく
とも一つを備えることがある。 （３）上記（１）あるいは（２）の特徴に加え、前記発
振器は更に前記拡散信号の作用を無効にする無効手段を
備えたこと。

【００１３】（４）上記（３）の特徴に加え、前記無効
手段は前記拡散信号の通過を制御するゲート手段である
こと。

【００１４】（５）上記（３）の特徴に加え、前記無効
手段は前記拡散信号生成回路の動作を停止させるために
該拡散信号生成回路への電源供給を停止する電源スイッ
チ手段であること。

【００１５】（６）上記（１）あるいは（２）の特徴に
加え、前記拡散信号生成回路は前記拡散信号の振幅を可
変にする振幅調整回路を備えたこと。

【００１６】（７）上記（１）あるいは（２）の特徴に
加え、前記拡散信号生成回路は前記拡散信号の周波数を
可変にする周波数調整回路を備えたこと。

【００１７】（８）上記（２）の特徴に加え、前記ＰＬ
Ｌ回路は、そのループ中に分周比が設定可能なプログラ
マブルデバイダーを有すると共に、前記分周比を設定す
ることができる分周比設定回路を備えたこと。

【００１８】（９）上記（８）の特徴に加え、前記分周
比設定回路は、外部から印加される分周比設定電圧のレ
ベルを検出する電圧検出回路と、該電圧検出回路で検出
した電圧レベルに基づき所定の分周比設定信号を選択し
出力する分周比選択回路とを備えていること。

【００１９】（１０）上記（９）の特徴に加え、前記電
圧検出回路は、前記分周比設定電圧と第１電源電位とを
比較して第１比較信号を出力する第１比較手段と、前記
分周比設定電圧と第２電源電位とを比較して第２比較信
号を出力する第２比較手段とから構成されており、前記
分周比選択回路は前記第１比較信号および第２比較信号
に基づいて前記分周比設定電圧レベルを判定し、該判定
結果に対応した前記分周比設定信号を出力すること。

【００２０】（１１）上記（８）あるいは（９）の特徴
に加え、前記分周比設定電圧は、前記第１電源電位、前
記第２電源電位、または前記第１電源電位と前記第２電
源電位の間の電位のいずれかであること。

【００２１】（１２）上記（９）ないし（１１）のいず
れかの特徴に加え、前記ＰＬＬ回路はＩＣチップで構成
されており、該ＩＣチップは分周比設定電圧を印加する
ためのパッドを有すること。

【００２２】（１３）上記（１２）の特徴に加え、前記
ＰＬＬ回路を封入するパッケージが前記パッドに接続さ
れた外部端子を有すること。 （１４）上記（１）の特徴に加え、前記発振回路と前記
拡散信号生成回路とが１つのＩＣチップに収納されてい
ること。 （１５）上記（２）の特徴に加え、前記発振
回路と前記ＰＬＬ回路と前記拡散信号生成回路とが１つ
のＩＣチップに収納されていること。

【００２３】

【発明の実施の形態】図１は本発明の第１の実施の形態
である発振器の回路構成のブロック図である。水晶振動
子等の圧電振動子１０１を接続した発振回路１０２の出
力はプログラマブルデバイダーａ１０３で所定の比率に
分周され、その出力Ｓ１０３は位相比較器１０４の一方
の入力に印加される。位相比較器１０４の他方の入力に
はＶＣＯ１０７の出力Ｓ１０７をプログラマブルデバイ
ダーｂ１０８で分周した出力Ｓ１０８が印加される。位
相比較器１０４は２つの入力の位相差に比例した信号を
出力し、それがループフィルタ１０５で平滑化され、そ
の出力Ｓ１０５が加算器１０６の一方の入力となる。

【００２４】加算器１０６の他方の入力は別途生成され
るスペクトラム拡散信号Ｓ１１４であり、これら２入力
の加算値がＶＣＯ１０７の周波数制御端子に入力され
る。ＶＣＯ１０７の出力信号Ｓ１０７は出力バッファ１
１０を経由してクロック信号等としてＣＰＵ等（図示せ
ず）に与えられる。なお細い実線で囲んだＰＬＬ回路１
０９の基本的な動作は図９の従来例のＰＬＬ回路に準じ
るものであるが、図１の全回路が集積化され同一のパッ
ケージに封入されている点が従来例と異なる。

【００２５】スペクトラム拡散信号Ｓ１１４の原信号は
信号生成回路１１１の出力信号Ｓ１１１であるが、その
信号の周期は周期調整回路１１２によって変化させるこ
とができ、また信号の振幅は振幅調整回路１１３によっ
て変化させることができる。それらの制御はＩＣパッド
１１５に与えられる外部信号Ｓ１１５（例えば所定の電
位源と結線して所定の電圧を与える等の手段を用いる）
によって制御する。また切替回路１１４はスペクトラム
拡散信号Ｓ１１４を加算器１０６に印加しあるいは遮断
する。この動作もＩＣパッド１１５に与える外部信号Ｓ
１１５（各回路につき各パッドから１個ずつの信号が与
えられるように図示してあるが、実際には複数の信号が
与えられる場合もある）によって制御される。

【００２６】またプログラマブルデバイダーａ１０３お
よびプログラマブルデバイダーｂ１０８の分周比も外部
からの操作で変更できる構成である。すなわちＩＣパッ
ド１２１に与える外部信号Ｓ１２１の組合わせにより選
択回路１２０が作成し出力する分周比設定信号Ｓ１２０
（複数の信号である場合が多いから太線で表示してあ
る）が各デバイダーの分周比制御端子に印加されること
によって制御を行う。本実施の形態では回路の集積化に
よって回路が小型化するとともに、配線の短縮等の効果
で外部に放射されるノイズは極度に抑えられる。また全
回路が制御部分も含めて十分に設計検討された上で集積
・パッケージされある程度標準化された回路として供給
されるから、回路設計者が個別の設計で悩む必要もなく
なり、クロックを供給する対象となる機器を含む全体の
製品の品質・納期・コストが改善されることになる。

【００２７】図２は本発明の第２の実施の形態である発
振器の回路構成のブロック図である。本例は分周回路を
持たないので発振周波数に大きな自由度はないが、発明
の本質を抑え、しかも簡潔な構成を持つ。即ち第１の実
施の形態におけるＰＬＬ発振回路に代えてＶＣＸＯ（電
圧制御水晶発振器）を用いる。ＶＣＸＯ２０１は、水晶
振動子の負荷容量の一方にバリキャップＶＣを含み、そ
の容量値を制御端子２０２に印加する電圧で変化させ、
発振周波数を調節する。故にこの制御端子２０２に第１
の実施の形態に用いたと同様なスペクトラム拡散信号Ｓ
１１４を印加する。この構成により、また更に全回路が
集積化されることにより、放射ノイズが十分低く抑えら
れるし、また回路も標準化され使用上有利となる。

【００２８】以下に本発明の他の各部に使用される回路
の例について個別に検討する。図３は本発明の実施の形
態におけるスペクトラム拡散信号の周期調整を行う回路
の一例を示す。ＶＣＯ３０１は図１の信号生成回路１１
１の具体例であり、帰還抵抗付き増幅器で、図１０の曲
線１００４、１００５の周期に相当する周波数で発振す
る。この回路の入力容量は直流阻止容量Ｃ３と直列に接
続したバリキャップＶＣ（これが図１の周期調整回路１
１２に対応する）を持ち、その制御端子３０２に図１の
ＩＣパッド１１５からの外部信号Ｓ１１５が印加され
る。この印加電圧を変化させることによりスペクトラム
拡散信号Ｓ１１１の発振周波数を変化させることができ
る。

【００２９】図４は本発明の実施の形態におけるスペク
トラム拡散信号の周期調整を行う回路の他の一例を示
す。全体は図示の通りやはりＶＣＯであるが、その入力
容量はそれぞれスイッチング素子Ｔ４が直列にされた固
定容量Ｃ４が複数組ある。スイッチング素子Ｔ４に制御
入力Ｓ１１２（複数）を加えて選択的にＯＮまたはＯＦ
Ｆさせることにより入力容量値、結果的にＶＣＯの発振
周波数を変化させ、スペクトラム拡散用信号の周期調整
を行うことができる。この制御入力はＩＣパッド（図示
せず）に与える外部信号によって変化させ選択させるこ
とができる。

【００３０】図５は本発明の実施の形態におけるスペク
トラム拡散信号の振幅調整回路の一例の回路図である。
本例においては振幅調整回路１１３の主体は演算増幅器
であり、その１つの入力は図１の信号生成回路１１１の
出力信号Ｓ１１１である。増幅器の帰還抵抗Ｒ５はスイ
ッチング素子Ｔ５と直列にされたものを含む複数本が並
列になっており、そのスイッチング素子Ｔ５のあるもの
をＩＣパッドから与えられる外部信号Ｓ１１５の電圧に
よって選択的にＯＮ／ＯＦＦすることにより、帰還抵抗
値を変え増幅率を変化させて出力信号Ｓ１１３の振幅を
変化させる。

【００３１】図６は本発明の実施の形態におけるスペク
トラム拡散信号の振幅調整回路の他の一例の回路図であ
る。本例における振幅調整回路１１３の主体は抵抗Ｒ６
１、Ｒ６２、Ｒ６３より成り入力信号Ｓ１１１を分圧す
る分圧回路であり、分圧点Ｖ６１、Ｖ６２に接続したス
イッチング素子Ｔ６１、Ｔ６２を適宜な外部信号Ｓ１１
５によって制御し、分圧点を選択したり抵抗Ｒ６２を短
絡して分圧比を変えたりし、その結果を出力容量Ｃ６を
経由して取り出し、信号Ｓ１１３の振幅を変化させる。

【００３２】図７は本発明の実施の形態における分周比
を選定するための選択回路（図１の１２０）の入力信号
作成部の一例の回路図である。図１においてはＩＣパッ
ドは３個であったが、本例では１個のみのＩＣパッド１
２１によって３個の電位を作成し、パッド数を減らすこ
とができる構成である。ＩＣパッド１２１の電位Ｖ１２
１は抵抗Ｒ７４とＲ７５によってＶＤＤと接地電位との
中間に吊られており、ＩＣパッド１２１の電位はそれが
無接続（ｏｐｅｎ）であればその中間電位に留まるが、
ＶＤＤかＧＮＤのいずれかに接続すればその電位にな
る。

【００３３】またＶＤＤとＧＮＤ間の電圧は抵抗Ｒ７
１、Ｒ７２、Ｒ７３によって３分割されており、パッド
電位Ｖ１２１と分圧点電位Ｖ７１、パッド電位Ｖ１２１
と分圧点電位Ｖ７２とはそれぞれ２個の比較器７１、７
２の比較入力となっている。比較器７１、７２の出力は
いずれも、パッド電位Ｖ１２１が比較される分圧点電位
より高いときＨ、逆のときＬとなるものとする。その結
果比較器７１と７２の出力は、パッド電位Ｖ１２１がＶ
ＤＤのときＨとＨ（これを状態１が指定されたとす
る）、パッド電位Ｖ１２１がｏｐｅｎのときＬとＨ（状
態２）、パッド電位Ｖ１２１がＧＮＤのときＬとＬ（状
態３）となる。この結果により選択回路１２０は分周比
の３状態のいずれが指定されたかを知り、それに対応し
た分周比設定信号Ｓ１２０を分周回路に対して出力す
る。プログラマブルデバイダー１０３、１０８（図１）
は受けた分周比設定信号Ｓ１２０に応じた分周比がそれ
ぞれ設定される。（両デバイダーは同じ設定信号を受け
ても一般的に異なる分周比となし得ることは勿論であ
る。）

【００３４】図８は本発明の実施の形態における発振器
のパッケージの構造の一例を示し、（ａ）は内部平面
図、（ｂ）は断面図である。なお内部平面図（ａ）はパ
ッケージ内部の最上部にある薄板状の水晶振動子８７を
取り除いて、その下部構造を見せている。８１はパッケ
ージであり、例えば型抜きしたセラミックス板を積層す
るなどして作成され、内部にはいくつかの内面電極８２
があり、その一部は水晶振動子８７（図１の圧電振動子
１０１に相当する）の電極に接続され（詳細は図示せ
ず）、残部はパッケージの４隅の外部表面に設けた側面
電極８３（側面は一部のみ示す）および下面電極８４と
接続している。図１又は図２に示した回路部分の全ては
１個のＩＣチップ８５に搭載されている。

【００３５】ＩＣチップ８５はパッケージ８１内部の中
央に設けた凹部の底にダイボンディングされ、ＩＣチッ
プ８５の表面周辺部に設けた接続パッドと内面電極８２
とはボンディングワイヤ８６によって結線されている。
ボンディングワイヤ８６の一部が破線で表わされている
が、これはＩＣチップ８５の接続パッドを異なる内面電
極８２に対して選択的に接続することにより、例えば図
７の説明で述べたような分周比の設定の選択や、図１の
スペクトラム拡散信号の条件設定を行いうる構成を示し
ている。（図示しないが、これらの設定は外部電極によ
って選択することも勿論可能である。）本例のようにス
ペクトラム拡散制御回路と（ＰＬＬ）発振回路とが１個
のＩＣチップに納められていることで、発振器の小型
化、放射ノイズ減少、使い勝手の向上等の本発明の効果
は最大限に発揮される。（水晶振動子も同じパッケージ
に含まれるので一層小型化効果は大きい。）

【００３６】図９は本発明の実施の形態における発振器
のパッケージの構造の他の一例を示し、（ａ）は内部平
面図、（ｂ）は断面図である。前図と同様に内部平面図
（ａ）は水晶振動子９７を取り除いて（但しその位置を
２点鎖線で示す）その下部構造を見せている。９１はパ
ッケージ、９２は内部電極、９４は下面電極、９６はボ
ンディングワイヤであり、これらは図８と類似の構成で
ある。

【００３７】本例が図８と異なる部分は、図１の如き発
振器を構成する回路がＩＣチップ９５ａとＩＣチップ９
５ｂの２個に分割されていることである。例えばＰＬＬ
発振器をＩＣチップ９５ａに、スペクトラム拡散制御回
路をＩＣチップ９５ｂに搭載するが、回路を複数のＩＣ
チップにどのように振り分けるかは設計上の都合に応じ
て任意に行うことができる。本例のように内部回路が複
数チップであっても、全体が１個のパッケージ９１に収
納されたことにより、発振器の小型化、放射ノイズ減
少、使い勝手の向上等において、従来例よりははるかに
優れることになり、図７のような１チップ１パッケージ
の構成に迫る高度な効果が得られる。発振器回路を３個
以上のＩＣチップで構成してもよいことは勿論である。

【００３８】以上本発明の実施の形態について述べた
が、回路的には既述の例の変形やその他の構成を用いた
り、既存の回路の応用によって同様の目的を達成できる
場合が多く、そのような場合も本発明の技術範囲の含ま
れることは勿論であり、本発明の適用範囲は広いもので
ある。

【００３９】

【発明の効果】（１）請求項１あるいは２の構成によ
り、圧電発振回路あるいはＰＬＬ発振回路とスペクトラ
ム拡散制御回路とを同一パッケージに封入したことによ
り、基板上の専有面積が極めて小さく有利であり、配線
の引回しも短いため放射ノイズの発生が少なく、また回
路設計者側の負担が少なくてすみ、製品の品質、納期、
コストが総合的に改善された（クロック用の）発振器が
得られる効果がある。 （２）更に請求項１の構成においては、使用する圧電振
動子の周波数の選択およびＰＬＬ発振器の出力周波数の
設定に大幅な自由度が得られ、合理的なコストで必要な
発振器が製造できる効果を有する。

【００４０】（３）請求項３、４、５、６、あるいは７
の構成により、スペクトラム拡散制御の有無、あるいは
その振幅や周波数を使用者が任意に選択して最適な制御
状態を実現できる効果がある。 （４）請求項８の構成により、上記（１）の発振器の分
周比設定の自由度が製造後の発振器においても確保さ
れ、使用上極めて有利となる効果がある。

【００４１】（５）請求項９、１０、あるいは１１の構
成により、分周比が外部から印加される電圧レベルによ
って選択されるので、上記（４）の効果が更に容易に得
られる効果がある。 （６）請求項１２の構成により、回路が集積化されて極
めて小型であるから、上記（１）の効果が最大限に得ら
れると共に、ＩＣの製造後に分周比を設定できるため製
品の適応範囲が広く、上記（４）の効果が一層強力に発
揮できる。 （７）請求項１３の構成により、回路のパッケージが完
成された後においても外部端子の操作によって上記
（６）の効果が得られるので、極めて使用し易い汎用の
製品が得られる効果がある。 （８）請求項１４、１５の構成により、発振器の小型
化、放射ノイズ減少、使い勝手の向上等の本発明の効果
は最大限に発揮される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である発振器の回路
構成のブロック図である。

【図２】本発明の第２の実施の形態である発振器の回路
構成のブロック図である。

【図３】本発明の実施の形態におけるスペクトラム拡散
信号の周期調整回路の一例の回路図である。

【図４】本発明の実施の形態におけるスペクトラム拡散
信号の周期調整回路の他の一例の回路図である。

【図５】本発明の実施の形態におけるスペクトラム拡散
信号の振幅調整回路の一例の回路図である。

【図６】本発明の実施の形態におけるスペクトラム拡散
信号の振幅調整回路の他の一例の回路図である。

【図７】本発明の実施の形態における選択回路の入力信
号作成部の一例の回路図である。

【図８】本発明の実施の形態における発振器のパッケー
ジの一例を示し、（ａ）は内部平面図、（ｂ）は断面図
である。

【図９】本発明の実施の形態における発振器のパッケー
ジの他の一例を示し、（ａ）は内部平面図、（ｂ）は断
面図である。

【図１０】スペクトラム拡散作用の説明図である。

【図１１】従来の発振器の回路構成の一例のブロック図
である。

【符号の説明】

８１、９１ パッケージ ８５、９５ａ、９５ｂ ＩＣチップ １０１ 圧電振動子 １０２、１１０１ 発振回路 １０３、１０８ プログラマブルデバイダー １０４、１１０３ 位相比較器 １０５、１１０４ ループフィルタ １０６、１１０５ 加算器 １０７、１１０６ ＶＣＯ １０９ ＰＬＬ回路 １１０、１１０８ 出力バッファ １１１ 信号生成回路 １１２ 周期調整回路 １１３ 振幅調整回路 １１４ 切替回路 １１５、１２１ ＩＣパッド １２０ 選択回路 ２０１ ＶＣＸＯ ３０１ ＶＣＯ ３０２ 制御端子 ７１、７２ 比較器 １１０２、１１０９ デバイダー １１０７ 既存ＩＣ １１２０ ＣＰＵ Ｓ１１４ スペクトラム拡散信号 Ｓ１１５、Ｓ１２１ 外部信号 ＶＣ バリキャップ Ｃ３、Ｃ４、Ｃ６ 容量 Ｒ５、Ｒ６１〜Ｒ６３、Ｒ７１〜Ｒ７５ 抵抗 Ｔ４、Ｔ５、Ｔ６１、Ｔ６２ スイッチング素子

Claims (15)

【特許請求の範囲】
1. 【請求項１】 圧電振動子と、該圧電振動子に接続され
   て発振しかつ出力周波数が制御信号に依存して変化する
   特性を有する発振回路と、スペクトラム拡散を行うため
   の拡散信号を生成し、該拡散信号を前記制御信号とする
   拡散信号生成回路とが同一パッケージに封入されている
   ことを特徴とする発振器。
2. 【請求項２】 圧電振動子と、該圧電振動子に接続され
   て発振する発振回路と、該発振回路の発振信号を基準信
   号として動作し該基準信号を任意の比率で分周あるいは
   逓倍した信号を出力するＰＬＬ回路と、スペクトラム拡
   散を行うための拡散信号を生成する拡散信号生成回路
   と、前記拡散信号と前記ＰＬＬ回路内のループ信号とを
   加算するための加算器とが同一パッケージに封入されて
   いることを特徴とする発振器。
3. 【請求項３】 前記発振器は更に前記拡散信号の作用を
   無効にする無効手段を備えたことを特徴とする請求項１
   あるいは２の発振器。
4. 【請求項４】 前記無効手段は前記拡散信号の通過を制
   御するゲート手段であることを特徴とする請求項３の発
   振器。
5. 【請求項５】 前記無効手段は前記拡散信号生成回路の
   動作を停止させるために該拡散信号生成回路への電源供
   給を停止する電源スイッチ手段であることを特徴とする
   請求項３の発振器。
6. 【請求項６】 前記拡散信号生成回路は前記拡散信号の
   振幅を可変にする振幅調整回路を備えたことを特徴とす
   る請求項１あるいは２の発振器。
7. 【請求項７】 前記拡散信号生成回路は前記拡散信号の
   周波数を可変にする周波数調整回路を備えたことを特徴
   とする請求項１あるいは２の発振器。
8. 【請求項８】 前記ＰＬＬ回路は、そのループ中に分周
   比が設定可能なプログラマブルデバイダーを有すると共
   に、前記分周比を設定するための分周比設定信号を出力
   する分周比設定信号出力回路を備えたことを特徴とする
   請求項２の発振器。
9. 【請求項９】 前記分周比設定信号出力回路は、外部か
   ら印加される分周比設定電圧のレベルを検出する電圧検
   出回路と、該電圧検出回路で検出した電圧レベルに基づ
   き所定の分周比設定信号を選択して出力する分周比選択
   回路とを備えていることを特徴とする請求項８の発振
   器。
10. 【請求項１０】 前記電圧検出回路は、前記分周比設定
    電圧と第１電源電位とを比較して第１比較信号を出力す
    る第１比較手段と、前記分周比設定電圧と第２電源電位
    とを比較して第２比較信号を出力する第２比較手段とか
    ら構成されており、前記分周比選択回路は前記第１比較
    信号および第２比較信号に基づいて前記分周比設定電圧
    レベルを判定し、該判定結果に対応した前記分周比設定
    信号を出力することを特徴とする請求項９の発振器。
11. 【請求項１１】 前記分周比設定電圧は、前記第１電源
    電位、前記第２電源電位、または前記第１電源電位と前
    記第２電源電位の間の電位のいずれかであることを特徴
    とする請求項８あるいは９の発振器。
12. 【請求項１２】 前記ＰＬＬ回路はＩＣチップで構成さ
    れており、該ＩＣチップは分周比設定電圧を印加するた
    めのパッドを有することを特徴とする請求項９ないし１
    １のいずれかの発振器。
13. 【請求項１３】 前記ＰＬＬ回路を封入するパッケージ
    が前記パッドに接続された外部端子を有することを特徴
    とする請求項１２の発振器。
14. 【請求項１４】 前記発振回路と前記拡散信号生成回路
    とが１つのＩＣチップに収納されていることを特徴とす
    る請求項１の発振器。
15. 【請求項１５】 前記発振回路と前記ＰＬＬ回路と前記
    拡散信号生成回路とが１つのＩＣチップに収納されてい
    ることを特徴とする請求項２の発振器。