JP2001045245A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JP2001045245A JP2001045245A JP11220650A JP22065099A JP2001045245A JP 2001045245 A JP2001045245 A JP 2001045245A JP 11220650 A JP11220650 A JP 11220650A JP 22065099 A JP22065099 A JP 22065099A JP 2001045245 A JP2001045245 A JP 2001045245A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion means
- image
- analog
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 最小システム構成として少なくとも光電変換
手段とＡ／Ｄ変換手段部分をスペクトラム拡散クロック
で駆動することで、世界各国のＥＭＩ規制をクリアし得
る程度にＥＭＩを低減し得る画像読取装置を提供する。 【解決手段】 主走査ライン同期信号ＬＳＹＮＣの周期
をスペクトラム拡散クロック発生手段の変調周波数の整
数倍＋半周期に設定することで、１主走査ライン毎のノ
イズのレベル自体には変化はないが、次の１主走査ライ
ンのノイズレベルが反転していることにより２主走査ラ
インの積分効果によって打ち消し合ってノイズを目立た
なくすることができる。
手段とＡ／Ｄ変換手段部分をスペクトラム拡散クロック
で駆動することで、世界各国のＥＭＩ規制をクリアし得
る程度にＥＭＩを低減し得る画像読取装置を提供する。 【解決手段】 主走査ライン同期信号ＬＳＹＮＣの周期
をスペクトラム拡散クロック発生手段の変調周波数の整
数倍＋半周期に設定することで、１主走査ライン毎のノ
イズのレベル自体には変化はないが、次の１主走査ライ
ンのノイズレベルが反転していることにより２主走査ラ
インの積分効果によって打ち消し合ってノイズを目立た
なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、イメージスキャ
ナ、デジタル複写機のスキャナ部等のライン状のＣＣＤ
固体撮像素子等の光電変換手段を用いて原稿画像を読み
取る画像読取装置に関する。
ナ、デジタル複写機のスキャナ部等のライン状のＣＣＤ
固体撮像素子等の光電変換手段を用いて原稿画像を読み
取る画像読取装置に関する。
【０００２】
【従来の技術】一般に、この種の画像読取装置で用いら
れるＣＣＤ固体撮像素子等の光電変換素子を駆動するの
に転送クロック×２、リセットクロック、クランプクロ
ック、最終段クロック等の多数のクロックを使用してい
るので、この駆動クロックの基本周波数成分の高調波が
発生する。また、ＣＣＤ固体撮像素子を搭載した基板
は、光学系の構成上、結像レンズ面に対して平行に取り
付けられるため、駆動クロック発生用のタイミング信号
発生回路とは別基板になっていることが多い。この場
合、ハーネス接続となり、この部分からの電磁波放射も
避けられない状態である。このような放射電磁波がある
と、近くにある他の機器が誤動作してしまう可能性もあ
るので、ＥＭＩ（ＥＬｅｃｔｒｏｍａｇｎｅｔｉｃ int
erference：電磁波干渉）対策が必要となる。
れるＣＣＤ固体撮像素子等の光電変換素子を駆動するの
に転送クロック×２、リセットクロック、クランプクロ
ック、最終段クロック等の多数のクロックを使用してい
るので、この駆動クロックの基本周波数成分の高調波が
発生する。また、ＣＣＤ固体撮像素子を搭載した基板
は、光学系の構成上、結像レンズ面に対して平行に取り
付けられるため、駆動クロック発生用のタイミング信号
発生回路とは別基板になっていることが多い。この場
合、ハーネス接続となり、この部分からの電磁波放射も
避けられない状態である。このような放射電磁波がある
と、近くにある他の機器が誤動作してしまう可能性もあ
るので、ＥＭＩ（ＥＬｅｃｔｒｏｍａｇｎｅｔｉｃ int
erference：電磁波干渉）対策が必要となる。
【０００３】この点、例えば、特開平９−９８１５２号
公報によれば、マイコンや同期クロックを使用するデジ
タル回路に対する一般的なＥＭＩ対策法として拡散スペ
クトラムクロック生成装置を基準クロック発生装置の後
段に設けることが提案されている。即ち、基準クロック
発生装置によるクロック信号を周波数変調するスペクト
ラム拡散技術を使用することで、高調波のピークの周波
数分布を広げてピークを下げることで、クロックによる
高調波成分を下げてＥＭＩ低減を図るようにしたもので
ある。
公報によれば、マイコンや同期クロックを使用するデジ
タル回路に対する一般的なＥＭＩ対策法として拡散スペ
クトラムクロック生成装置を基準クロック発生装置の後
段に設けることが提案されている。即ち、基準クロック
発生装置によるクロック信号を周波数変調するスペクト
ラム拡散技術を使用することで、高調波のピークの周波
数分布を広げてピークを下げることで、クロックによる
高調波成分を下げてＥＭＩ低減を図るようにしたもので
ある。
【０００４】
【発明が解決しようとする課題】ところが、特開平９−
９８１５２号公報例による場合、一般的なＥＭＩ対策に
留まるものであり、画像読取装置固有のＥＭＩ対策は特
に考慮されておらず、世界各国のＥＭＩ規制をクリアし
得るものではない。
９８１５２号公報例による場合、一般的なＥＭＩ対策に
留まるものであり、画像読取装置固有のＥＭＩ対策は特
に考慮されておらず、世界各国のＥＭＩ規制をクリアし
得るものではない。
【０００５】より具体的には、例えば、光電変換手段
（ＣＣＤ）からのアナログ信号に対してアナログ処理手
段においてアナログ信号のサンプルホールドを実行し
て、出力平坦部を広く取ることにより高速動作化を図っ
た場合にそのまま適用すると、拡散クロックの変調によ
るノイズが混入してしまう。また、光電変換手段（ＣＣ
Ｄ）やアナログ処理手段の駆動クロックにスペクトラム
拡散クロックによる変調をかけるとサンプリングする信
号の波形形状によっては周期的なノイズが発生してしま
うことが考えられる。
（ＣＣＤ）からのアナログ信号に対してアナログ処理手
段においてアナログ信号のサンプルホールドを実行し
て、出力平坦部を広く取ることにより高速動作化を図っ
た場合にそのまま適用すると、拡散クロックの変調によ
るノイズが混入してしまう。また、光電変換手段（ＣＣ
Ｄ）やアナログ処理手段の駆動クロックにスペクトラム
拡散クロックによる変調をかけるとサンプリングする信
号の波形形状によっては周期的なノイズが発生してしま
うことが考えられる。
【０００６】このようなことから、現状では、ＥＭＩフ
ィルタを用いるとか６層基板等の多層基板を用いると
か、板金や板ばねのグランディングやシールド強化を図
るといったメカ的な対策が必要で、コストが嵩むものと
なっている。
ィルタを用いるとか６層基板等の多層基板を用いると
か、板金や板ばねのグランディングやシールド強化を図
るといったメカ的な対策が必要で、コストが嵩むものと
なっている。
【０００７】そこで、本発明は、最小システム構成とし
て少なくとも光電変換手段とＡ／Ｄ変換手段部分をスペ
クトラム拡散クロックで駆動することで、世界各国のＥ
ＭＩ規制をクリアし得る程度にＥＭＩを低減し得る画像
読取装置を提供することを目的とする。
て少なくとも光電変換手段とＡ／Ｄ変換手段部分をスペ
クトラム拡散クロックで駆動することで、世界各国のＥ
ＭＩ規制をクリアし得る程度にＥＭＩを低減し得る画像
読取装置を提供することを目的とする。
【０００８】併せて、本発明は、光電変換手段用の基板
に対する対策、板金や板ばねのグランディングやシール
ド強化を図るといったメカ的な対策を最低限で済ませる
ことができ、コスト低減を図れる画像読取装置を提供す
ることを目的とする。
に対する対策、板金や板ばねのグランディングやシール
ド強化を図るといったメカ的な対策を最低限で済ませる
ことができ、コスト低減を図れる画像読取装置を提供す
ることを目的とする。
【０００９】また、本発明は、光電変換手段からのアナ
ログ信号に対してアナログ処理手段においてアナログ信
号のサンプルホールドを実行して、出力平坦部を広く取
ることにより高速動作化した場合の拡散クロックの変調
によるノイズの混入を低減できる画像読取装置を提供す
ることを目的とする。
ログ信号に対してアナログ処理手段においてアナログ信
号のサンプルホールドを実行して、出力平坦部を広く取
ることにより高速動作化した場合の拡散クロックの変調
によるノイズの混入を低減できる画像読取装置を提供す
ることを目的とする。
【００１０】また、光電変換手段やアナログ処理手段の
駆動クロックにスペクトラム拡散クロックによる変調を
かけた場合にサンプリングする信号の波形形状により周
期的なノイズが発生し得るが、そのノイズを目立たなく
したり、取り除いたりすることができる画像読取装置を
提供することを目的とする。
駆動クロックにスペクトラム拡散クロックによる変調を
かけた場合にサンプリングする信号の波形形状により周
期的なノイズが発生し得るが、そのノイズを目立たなく
したり、取り除いたりすることができる画像読取装置を
提供することを目的とする。
【００１１】さらには、変調によるノイズは黒部側に影
響度が大きいが、この変調による変動を確実に取ること
ができる画像読取装置を提供することを目的とする。
響度が大きいが、この変調による変動を確実に取ること
ができる画像読取装置を提供することを目的とする。
【００１２】さらには、システム全体としてのＥＭＩ低
減を図れる画像読取装置を提供することを目的とする。
減を図れる画像読取装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１記載の発明は、
光像を受光して受光量に応じたアナログ信号を出力する
ライン状の光電変換手段と、原稿画像を露光してその原
稿画像に応じた光像を前記光電変換手段へ導く光学系
と、前記光電変換手段から出力されるアナログ信号をデ
ジタル信号に変換するＡ／Ｄ変換手段と、少なくとも前
記光電変換手段及び前記Ａ／Ｄ変換手段の各動作クロッ
クを発生させるタイミング信号発生手段と、このタイミ
ング信号発生手段に対する基準クロックを発生させる基
準クロック発生手段と、これらのタイミング信号発生手
段と基準クロック発生手段との間に介在されて前記基準
クロックを周波数変調するスペクトラム拡散クロック発
生手段とを備え、主走査ライン同期信号の周期が前記ス
ペクトラム拡散クロック発生手段の変調周波数の約整数
倍＋半周期に設定されている。
光像を受光して受光量に応じたアナログ信号を出力する
ライン状の光電変換手段と、原稿画像を露光してその原
稿画像に応じた光像を前記光電変換手段へ導く光学系
と、前記光電変換手段から出力されるアナログ信号をデ
ジタル信号に変換するＡ／Ｄ変換手段と、少なくとも前
記光電変換手段及び前記Ａ／Ｄ変換手段の各動作クロッ
クを発生させるタイミング信号発生手段と、このタイミ
ング信号発生手段に対する基準クロックを発生させる基
準クロック発生手段と、これらのタイミング信号発生手
段と基準クロック発生手段との間に介在されて前記基準
クロックを周波数変調するスペクトラム拡散クロック発
生手段とを備え、主走査ライン同期信号の周期が前記ス
ペクトラム拡散クロック発生手段の変調周波数の約整数
倍＋半周期に設定されている。
【００１４】従って、主走査ライン同期信号の周期をス
ペクトラム拡散クロック発生手段の変調周波数の約整数
倍＋半周期に設定した上で、最小システム構成として少
なくとも光電変換手段とＡ／Ｄ変換手段部分をスペクト
ラム拡散クロックで駆動することで世界各国のＥＭＩ規
制をクリアできる程にＥＭＩを低減させることができ、
結果として、放射電磁波のレベルを小さくでき、近くに
ある他の機器が誤動作してしまうことを防止でき、よっ
て、光電変換手段用の基板に対する対策、板金や板ばね
のグランディングやシールド強化を図るといったメカ的
な対策を最低限で済ませることができ、コスト低減を図
ることもできる。
ペクトラム拡散クロック発生手段の変調周波数の約整数
倍＋半周期に設定した上で、最小システム構成として少
なくとも光電変換手段とＡ／Ｄ変換手段部分をスペクト
ラム拡散クロックで駆動することで世界各国のＥＭＩ規
制をクリアできる程にＥＭＩを低減させることができ、
結果として、放射電磁波のレベルを小さくでき、近くに
ある他の機器が誤動作してしまうことを防止でき、よっ
て、光電変換手段用の基板に対する対策、板金や板ばね
のグランディングやシールド強化を図るといったメカ的
な対策を最低限で済ませることができ、コスト低減を図
ることもできる。
【００１５】請求項２記載の発明は、光像を受光して受
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、少なくとも前記光電変換手段、前記アナログ処理
手段及び前記Ａ／Ｄ変換手段の各動作クロックを発生さ
せるタイミング信号発生手段と、このタイミング信号発
生手段に対する基準クロックを発生させる基準クロック
発生手段と、これらのタイミング信号発生手段と基準ク
ロック発生手段との間に介在されて前記基準クロックを
周波数変調するスペクトラム拡散クロック発生手段とを
備え、主走査ライン同期信号の周期が前記スペクトラム
拡散クロック発生手段の変調周波数の約整数倍＋半周期
に設定されている。
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、少なくとも前記光電変換手段、前記アナログ処理
手段及び前記Ａ／Ｄ変換手段の各動作クロックを発生さ
せるタイミング信号発生手段と、このタイミング信号発
生手段に対する基準クロックを発生させる基準クロック
発生手段と、これらのタイミング信号発生手段と基準ク
ロック発生手段との間に介在されて前記基準クロックを
周波数変調するスペクトラム拡散クロック発生手段とを
備え、主走査ライン同期信号の周期が前記スペクトラム
拡散クロック発生手段の変調周波数の約整数倍＋半周期
に設定されている。
【００１６】従って、基本的には請求項1記載の発明と
同様であるが、特に、光電変換手段からのアナログ信号
に対してアナログ処理手段においてアナログ信号のサン
プルホールドを実行して、出力平坦部を広く取ることに
より高速動作化した場合の拡散クロックの変調によるノ
イズの混入を低減させることができる。
同様であるが、特に、光電変換手段からのアナログ信号
に対してアナログ処理手段においてアナログ信号のサン
プルホールドを実行して、出力平坦部を広く取ることに
より高速動作化した場合の拡散クロックの変調によるノ
イズの混入を低減させることができる。
【００１７】請求項３記載の発明は、光像を受光して受
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段により変換されたデジタル信
号をシェーディング処理するシェーディング処理手段
と、少なくとも前記光電変換手段、前記アナログ処理手
段、前記Ａ／Ｄ変換手段及び前記シェーディング処理手
段の各動作クロックを発生させるタイミング信号発生手
段と、このタイミング信号発生手段に対する基準クロッ
クを発生させる基準クロック発生手段と、これらのタイ
ミング信号発生手段と基準クロック発生手段との間に介
在されて前記基準クロックを周波数変調するスペクトラ
ム拡散クロック発生手段とを備え、主走査ライン同期信
号の周期が前記スペクトラム拡散クロック発生手段の変
調周波数の約整数倍＋半周期に設定されている。
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段により変換されたデジタル信
号をシェーディング処理するシェーディング処理手段
と、少なくとも前記光電変換手段、前記アナログ処理手
段、前記Ａ／Ｄ変換手段及び前記シェーディング処理手
段の各動作クロックを発生させるタイミング信号発生手
段と、このタイミング信号発生手段に対する基準クロッ
クを発生させる基準クロック発生手段と、これらのタイ
ミング信号発生手段と基準クロック発生手段との間に介
在されて前記基準クロックを周波数変調するスペクトラ
ム拡散クロック発生手段とを備え、主走査ライン同期信
号の周期が前記スペクトラム拡散クロック発生手段の変
調周波数の約整数倍＋半周期に設定されている。
【００１８】従って、光電変換手段やアナログ処理手段
の駆動クロックにスペクトラム拡散クロックによる変調
をかけるとサンプリングする信号の波形形状により周期
的なノイズが発生することが考えられるが、主走査ライ
ン同期信号周期を変調周波数の整数倍＋半周期に設定す
ることで、主走査ラインと次の主走査ラインで変調周波
数が半周期ずれることにより周期的なノイズも半周期ず
れることとなり、人間の目としては積分的に打ち消し合
ってノイズが目立たなくなり、また、光電変換手段の蓄
積時間も主走査ライン間でずれることになるものの、同
様の効果で２ラインで打ち消し合うので認識できないよ
うにすることができる。
の駆動クロックにスペクトラム拡散クロックによる変調
をかけるとサンプリングする信号の波形形状により周期
的なノイズが発生することが考えられるが、主走査ライ
ン同期信号周期を変調周波数の整数倍＋半周期に設定す
ることで、主走査ラインと次の主走査ラインで変調周波
数が半周期ずれることにより周期的なノイズも半周期ず
れることとなり、人間の目としては積分的に打ち消し合
ってノイズが目立たなくなり、また、光電変換手段の蓄
積時間も主走査ライン間でずれることになるものの、同
様の効果で２ラインで打ち消し合うので認識できないよ
うにすることができる。
【００１９】請求項４記載の発明は、光像を受光して受
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段により変換されたデジタル信
号をシェーディング処理するシェーディング処理手段
と、少なくとも前記光電変換手段、前記アナログ処理手
段、前記Ａ／Ｄ変換手段及び前記シェーディング処理手
段の各動作クロックを発生させるタイミング信号発生手
段と、このタイミング信号発生手段に対する基準クロッ
クを発生させる基準クロック発生手段と、これらのタイ
ミング信号発生手段と基準クロック発生手段との間に介
在されて前記基準クロックを周波数変調するスペクトラ
ム拡散クロック発生手段とを備え、主走査ライン同期信
号の周期が前記スペクトラム拡散クロック発生手段の変
調周波数の約整数倍に設定されている。
光量に応じたアナログ信号を出力するライン状の光電変
換手段と、原稿画像を露光してその原稿画像に応じた光
像を前記光電変換手段へ導く光学系と、前記光電変換手
段から出力されるアナログ信号に対するサンプルホール
ド手段を含み前記アナログ信号をアナログ処理するアナ
ログ処理手段と、このアナログ処理手段により処理され
たアナログ信号をデジタル信号に変換するＡ／Ｄ変換手
段と、このＡ／Ｄ変換手段により変換されたデジタル信
号をシェーディング処理するシェーディング処理手段
と、少なくとも前記光電変換手段、前記アナログ処理手
段、前記Ａ／Ｄ変換手段及び前記シェーディング処理手
段の各動作クロックを発生させるタイミング信号発生手
段と、このタイミング信号発生手段に対する基準クロッ
クを発生させる基準クロック発生手段と、これらのタイ
ミング信号発生手段と基準クロック発生手段との間に介
在されて前記基準クロックを周波数変調するスペクトラ
ム拡散クロック発生手段とを備え、主走査ライン同期信
号の周期が前記スペクトラム拡散クロック発生手段の変
調周波数の約整数倍に設定されている。
【００２０】従って、光電変換手段やアナログ処理手段
の駆動クロックにスペクトラム拡散クロックによる変調
をかけるとサンプリングする信号の波形形状により周期
的なノイズが発生することが考えられるが、主走査ライ
ン同期信号の周期を変調周波数の約整数倍に設定するこ
とで変調周波数の位相が一致するので主走査ラインの周
期的なノイズを次の主走査ライン以降に対しても等しく
することにより、後段のシェーディング補正手段で取り
除くことができ、また、主走査ライン同期信号の周期を
変調周波数の約整数倍にしているので、主走査ライン間
で周期は一定となり、主走査ライン信号に同期している
移送ゲート信号も一定となり光電変換手段の電荷蓄積時
間が変調周波数によってばらつくことを防止できる。
の駆動クロックにスペクトラム拡散クロックによる変調
をかけるとサンプリングする信号の波形形状により周期
的なノイズが発生することが考えられるが、主走査ライ
ン同期信号の周期を変調周波数の約整数倍に設定するこ
とで変調周波数の位相が一致するので主走査ラインの周
期的なノイズを次の主走査ライン以降に対しても等しく
することにより、後段のシェーディング補正手段で取り
除くことができ、また、主走査ライン同期信号の周期を
変調周波数の約整数倍にしているので、主走査ライン間
で周期は一定となり、主走査ライン信号に同期している
移送ゲート信号も一定となり光電変換手段の電荷蓄積時
間が変調周波数によってばらつくことを防止できる。
【００２１】請求項５記載の発明は、請求項３又は４記
載の画像読取装置において、前記シェーディング処理手
段は、前記光電変換手段の全画素分の黒メモリを備え
る。
載の画像読取装置において、前記シェーディング処理手
段は、前記光電変換手段の全画素分の黒メモリを備え
る。
【００２２】従って、変調によるノイズは黒部側に影響
度が大きいが、シェーディング処理手段に黒メモリを全
画素分持つことにより、変調による変動を確実に取るこ
とができる。
度が大きいが、シェーディング処理手段に黒メモリを全
画素分持つことにより、変調による変動を確実に取るこ
とができる。
【００２３】請求項６記載の発明は、請求項１ないし５
の何れか一に記載の画像読取装置において、前記タイミ
ング信号発生手段は、前記スペクトラム拡散クロック発
生手段による周波数変調に基づく拡散クロックを前記Ａ
／Ｄ変換手段より後段の画像処理手段に対して供給す
る。
の何れか一に記載の画像読取装置において、前記タイミ
ング信号発生手段は、前記スペクトラム拡散クロック発
生手段による周波数変調に基づく拡散クロックを前記Ａ
／Ｄ変換手段より後段の画像処理手段に対して供給す
る。
【００２４】従って、後段の画像処理手段に対して拡散
クロックを供給することでシステム全体としてのＥＭＩ
低減効果が得られる。特に、後段にＤＲＡＭ等のページ
メモリを搭載している場合にはＤＲＡＭから発生する高
調波を大きく低減させることができる。
クロックを供給することでシステム全体としてのＥＭＩ
低減効果が得られる。特に、後段にＤＲＡＭ等のページ
メモリを搭載している場合にはＤＲＡＭから発生する高
調波を大きく低減させることができる。
【００２５】
【発明の実施の形態】本発明の一実施の形態を図面に基
づいて説明する。まず、図１に基づいて本実施の形態が
適用されるデジタル複写機１の概略構成について説明す
る。このデジタル複写機は、原稿から画像を読み取る画
像読取装置であるスキャナ部２と、印刷用紙に画像を形
成するプリンタ部３とを有する。
づいて説明する。まず、図１に基づいて本実施の形態が
適用されるデジタル複写機１の概略構成について説明す
る。このデジタル複写機は、原稿から画像を読み取る画
像読取装置であるスキャナ部２と、印刷用紙に画像を形
成するプリンタ部３とを有する。
【００２６】このプリンタ部３は、内部上方に配置され
たドラム状の感光体４の周囲に、トナークリーナ５、帯
電チャージャ６、レーザスキャナ７、４個の現像器８、
転写ベルト９等が配置されており、この転写ベルト９や
定着器１０が用紙搬送路１１に配置されることにより電
子写真機構１２が形成されている。
たドラム状の感光体４の周囲に、トナークリーナ５、帯
電チャージャ６、レーザスキャナ７、４個の現像器８、
転写ベルト９等が配置されており、この転写ベルト９や
定着器１０が用紙搬送路１１に配置されることにより電
子写真機構１２が形成されている。
【００２７】また、この電子写真機構１２に用紙搬送路
１１で連通する位置には、サイズや方向が相違する印刷
用紙を供給する複数の給紙カセット１３や手差トレイ１
４が設けられており、これらの手差トレイ１４や給紙カ
セット１３にセットされた印刷用紙を駆動制御機構（図
示せず）が電子写真機構１２に供給する。なお、本実施
の形態のプリンタ部３は、電子写真機構１２により印刷
用紙にフルカラーで画像を形成するので、４個の現像器
８の各々には、ＹＭＣＢｋ（Ｙellow，Ｍagenta，Ｃyan
ide，Ｂlack）のカラートナー（図示せず）が個々に収
納されている。
１１で連通する位置には、サイズや方向が相違する印刷
用紙を供給する複数の給紙カセット１３や手差トレイ１
４が設けられており、これらの手差トレイ１４や給紙カ
セット１３にセットされた印刷用紙を駆動制御機構（図
示せず）が電子写真機構１２に供給する。なお、本実施
の形態のプリンタ部３は、電子写真機構１２により印刷
用紙にフルカラーで画像を形成するので、４個の現像器
８の各々には、ＹＭＣＢｋ（Ｙellow，Ｍagenta，Ｃyan
ide，Ｂlack）のカラートナー（図示せず）が個々に収
納されている。
【００２８】また、スキャナ部２は、本体ハウジング１
５の上面にコンタクトガラス１６が設けられており、こ
のコンタクトガラス１６の上面に読取原稿（図示せず）
が載置される。そして、このコンタクトガラス１６に対
向する位置に第１の走査ユニット１７が移動自在に支持
されており、この第１の走査ユニット１７と対向する位
置に第２の走査ユニット１８が移動自在に支持されてい
る。ここで、第１の走査ユニット１７は、ハロゲンラン
プ１９と反射面が４５度に傾斜した反射ミラー２０とで
形成されており、第２の走査ユニット１８は、各々４５
度に傾斜して内角９０度で対向する一対の反射ミラー２
１，２２で形成されている。
５の上面にコンタクトガラス１６が設けられており、こ
のコンタクトガラス１６の上面に読取原稿（図示せず）
が載置される。そして、このコンタクトガラス１６に対
向する位置に第１の走査ユニット１７が移動自在に支持
されており、この第１の走査ユニット１７と対向する位
置に第２の走査ユニット１８が移動自在に支持されてい
る。ここで、第１の走査ユニット１７は、ハロゲンラン
プ１９と反射面が４５度に傾斜した反射ミラー２０とで
形成されており、第２の走査ユニット１８は、各々４５
度に傾斜して内角９０度で対向する一対の反射ミラー２
１，２２で形成されている。
【００２９】そして、この第２の走査ユニット１８の反
射ミラー２２と対向する位置には、結像光学系２３を介
して光電変換手段としての３ラインＣＣＤ２４が固定的
に配置されており、この３ラインＣＣＤ２４には、ＣＣ
ＤアレイからなりＢ光とＧ光とＲ光とを各々読み取るＢ
ラインとＧラインとＲライン（何れも図示せず）とが、
数ラインの間隔で連設されている。
射ミラー２２と対向する位置には、結像光学系２３を介
して光電変換手段としての３ラインＣＣＤ２４が固定的
に配置されており、この３ラインＣＣＤ２４には、ＣＣ
ＤアレイからなりＢ光とＧ光とＲ光とを各々読み取るＢ
ラインとＧラインとＲライン（何れも図示せず）とが、
数ラインの間隔で連設されている。
【００３０】ここで、第１・第２の走査ユニット１７，
１８の走査速度は２：１に設定されているので、コンタ
クトガラス１６から第１・第２の走査ユニット１７，１
８を介して３ラインＣＣＤ２４まで連通する結像光路の
光路長は、第１・第２の走査ユニット１７，１８が移動
しても一定である。そして、このような一定長の結像光
路により、コンタクトガラス１６に載置されてハロゲン
ランプ１９により照明された読取原稿の反射光を、３ラ
インＣＣＤ２４が画像データに光電変換する。
１８の走査速度は２：１に設定されているので、コンタ
クトガラス１６から第１・第２の走査ユニット１７，１
８を介して３ラインＣＣＤ２４まで連通する結像光路の
光路長は、第１・第２の走査ユニット１７，１８が移動
しても一定である。そして、このような一定長の結像光
路により、コンタクトガラス１６に載置されてハロゲン
ランプ１９により照明された読取原稿の反射光を、３ラ
インＣＣＤ２４が画像データに光電変換する。
【００３１】また、本体ハウジング１５の上面でコンタ
クトガラス１６より手前には操作パネル２５が設けられ
ている。この操作パネル２５には、外観的には図２に示
すように、１個のタッチパネル２６と各種キー２７〜３
６とが設けられている。
クトガラス１６より手前には操作パネル２５が設けられ
ている。この操作パネル２５には、外観的には図２に示
すように、１個のタッチパネル２６と各種キー２７〜３
６とが設けられている。
【００３２】より詳細には、この操作パネル２５には、
複写動作に関連した基本的な各種キーとして、数値を入
力操作するテンキー２７、モード初期化や予熱開始を入
力操作するクリア／予熱キー２８、割込動作の開始を入
力操作する割込キー２９、画質調整を入力操作する画質
調整キー３０、モード登録やモード呼出の開始を入力操
作するプログラムキー３１、複写開始を入力操作するス
タートキー３２、データ初期化や動作中止を入力操作す
るクリア／ストップキー３３、画像データのエリア加工
の開始を入力操作するエリア加工キー３４、手差両面モ
ードのモード設定を入力操作する手差両面キー３５、タ
ッチパネル２６の輝度を調節する調光キー３６等が設け
られている。
複写動作に関連した基本的な各種キーとして、数値を入
力操作するテンキー２７、モード初期化や予熱開始を入
力操作するクリア／予熱キー２８、割込動作の開始を入
力操作する割込キー２９、画質調整を入力操作する画質
調整キー３０、モード登録やモード呼出の開始を入力操
作するプログラムキー３１、複写開始を入力操作するス
タートキー３２、データ初期化や動作中止を入力操作す
るクリア／ストップキー３３、画像データのエリア加工
の開始を入力操作するエリア加工キー３４、手差両面モ
ードのモード設定を入力操作する手差両面キー３５、タ
ッチパネル２６の輝度を調節する調光キー３６等が設け
られている。
【００３３】そして、上述のような各種キー２７〜３６
によりキーボード３７が１個のユニットとして形成され
ており、このキーボード３７にタッチパネル２６を組み
込むことにより操作パネル２５が形成されている。
によりキーボード３７が１個のユニットとして形成され
ており、このキーボード３７にタッチパネル２６を組み
込むことにより操作パネル２５が形成されている。
【００３４】さらに、タッチパネル２６の周囲には、図
３に示すように、その画像表示に関連した各種キーとし
て、画像読取の開始を入力操作する読取キー３８、画像
データの全体表示を入力操作する全体キー３９、画像表
示の倍率が約１５０，２００，３００（％）として入力
操作される３個の拡大キー４０、表示画面の移動を入力
操作する画面移動キー４１、カーソルの移動を入力操作
するカーソルキー４２、カーソルを指定点にプロットす
ることを入力操作する点指定キー４３、指定点による加
工エリアの設定を入力操作する閉じるキー４４、最後の
指定点の消去を入力操作するクリアキー４５、全部の指
定点の消去を入力操作するオールクリアキー４６等が設
けられている。
３に示すように、その画像表示に関連した各種キーとし
て、画像読取の開始を入力操作する読取キー３８、画像
データの全体表示を入力操作する全体キー３９、画像表
示の倍率が約１５０，２００，３００（％）として入力
操作される３個の拡大キー４０、表示画面の移動を入力
操作する画面移動キー４１、カーソルの移動を入力操作
するカーソルキー４２、カーソルを指定点にプロットす
ることを入力操作する点指定キー４３、指定点による加
工エリアの設定を入力操作する閉じるキー４４、最後の
指定点の消去を入力操作するクリアキー４５、全部の指
定点の消去を入力操作するオールクリアキー４６等が設
けられている。
【００３５】ここで、本実施の形態のデジタル複写機１
の電気的なブロック構造を図４に基づいて説明する。ス
キャナ部２とプリンタ部３との各々が、各種制御を実行
するシステム制御ユニット４７と、画像データを加工処
理する画像処理ユニット４８とに各々接続されている。
そして、システム制御ユニット４７には、各種コマンド
を通信するシリアル通信ドライバ４９を介してＣＰＵ５
０が接続されており、画像処理ユニット４８には、画像
データを通信するデータバッファ５１、画像データの転
送をスケジューリングするＦＩＦＯ（Ｆirst Ｉn Ｆirs
t Ｏut）のラインバッファ５２、画像データを蓄積する
ＤＲＡＭ（Ｄynamic RAM）５３が順次接続されている。
の電気的なブロック構造を図４に基づいて説明する。ス
キャナ部２とプリンタ部３との各々が、各種制御を実行
するシステム制御ユニット４７と、画像データを加工処
理する画像処理ユニット４８とに各々接続されている。
そして、システム制御ユニット４７には、各種コマンド
を通信するシリアル通信ドライバ４９を介してＣＰＵ５
０が接続されており、画像処理ユニット４８には、画像
データを通信するデータバッファ５１、画像データの転
送をスケジューリングするＦＩＦＯ（Ｆirst Ｉn Ｆirs
t Ｏut）のラインバッファ５２、画像データを蓄積する
ＤＲＡＭ（Ｄynamic RAM）５３が順次接続されている。
【００３６】ここで、ＣＰＵ５０には、ＤＭＡＣ（Ｄir
ect Ｍemory Ａccess Ｃontroller）が内蔵されてお
り、このＤＭＡＣがＤＲＡＭ５３に接続されている。さ
らに、ＣＰＵ５０には、タッチパネル２６の表示を制御
するＬＣＤコントローラ５４とキーボード３７等とが接
続されており、制御プログラムなどを記憶したＲＯＭ５
５及びＳＲＡＭ（Ｓtatic ＲＡＭ）５６も接続されてい
る。そして、ＬＣＤコントローラ５４には、画像データ
が展開されるＶＲＡＭ（Ｖideo ＲＡＭ）５７が接続さ
れており、このＶＲＡＭ５７にＬＣＤコントローラ５４
を介してＤＲＡＭ５３が接続されている。
ect Ｍemory Ａccess Ｃontroller）が内蔵されてお
り、このＤＭＡＣがＤＲＡＭ５３に接続されている。さ
らに、ＣＰＵ５０には、タッチパネル２６の表示を制御
するＬＣＤコントローラ５４とキーボード３７等とが接
続されており、制御プログラムなどを記憶したＲＯＭ５
５及びＳＲＡＭ（Ｓtatic ＲＡＭ）５６も接続されてい
る。そして、ＬＣＤコントローラ５４には、画像データ
が展開されるＶＲＡＭ（Ｖideo ＲＡＭ）５７が接続さ
れており、このＶＲＡＭ５７にＬＣＤコントローラ５４
を介してＤＲＡＭ５３が接続されている。
【００３７】なお、タッチパネル２６は、ＥＬ（Ｅlect
ro Ｌuminescence）等のバックライト（図示せず）とド
ットマトリクスのＬＣＤモジュール５８とアナログのス
イッチプレート５９とを順次積層した構造となってい
る。ＬＣＤモジュール５８により操作キーとして表示さ
れたメニューをスイッチプレート５９により入力操作で
き、ディスプレイエディタとしても機能する。
ro Ｌuminescence）等のバックライト（図示せず）とド
ットマトリクスのＬＣＤモジュール５８とアナログのス
イッチプレート５９とを順次積層した構造となってい
る。ＬＣＤモジュール５８により操作キーとして表示さ
れたメニューをスイッチプレート５９により入力操作で
き、ディスプレイエディタとしても機能する。
【００３８】さらに、操作パネル２５の電気的なブロッ
ク構造を図５に基づいて説明する。まず、ＲＯＭ６０ａ
とＲＡＭ６１とが直結されたＬＣＤコントローラ５４
に、タッチパネル２６のＬＣＤモジュール５８とスイッ
チプレート５９とキーボード３７とが接続されている。
なお、このキーボード３７のキー２７〜３６の一部に
は、ＬＥＤが内蔵されているので、キーボード３７には
ＬＥＤドライバ６２が接続されている。
ク構造を図５に基づいて説明する。まず、ＲＯＭ６０ａ
とＲＡＭ６１とが直結されたＬＣＤコントローラ５４
に、タッチパネル２６のＬＣＤモジュール５８とスイッ
チプレート５９とキーボード３７とが接続されている。
なお、このキーボード３７のキー２７〜３６の一部に
は、ＬＥＤが内蔵されているので、キーボード３７には
ＬＥＤドライバ６２が接続されている。
【００３９】そして、ＬＣＤコントローラ５４には、ア
ドレスラッチ６３が接続されており、このアドレスラッ
チ６３とＬＣＤコントローラ５４とは、ＣＰＵ６４に接
続されている。このＣＰＵ６４には光トランシーバ６５
が接続されており、この光トランシーバ６５は、外部装
置（図示せず）と各種データを光線でシリアル通信す
る。さらに、アドレスラッチ６３にはアドレスデコーダ
６６が接続されており、このアドレスデコーダ６６は、
ＬＣＤコントローラ５４とＬＥＤドライバ６２とＲＯＭ
６０ｂに直結されると共に、ＣＰＵ６４にシステムリセ
ット６７を介して接続されている。
ドレスラッチ６３が接続されており、このアドレスラッ
チ６３とＬＣＤコントローラ５４とは、ＣＰＵ６４に接
続されている。このＣＰＵ６４には光トランシーバ６５
が接続されており、この光トランシーバ６５は、外部装
置（図示せず）と各種データを光線でシリアル通信す
る。さらに、アドレスラッチ６３にはアドレスデコーダ
６６が接続されており、このアドレスデコーダ６６は、
ＬＣＤコントローラ５４とＬＥＤドライバ６２とＲＯＭ
６０ｂに直結されると共に、ＣＰＵ６４にシステムリセ
ット６７を介して接続されている。
【００４０】さらに、タッチパネル２６のスイッチプレ
ート５９は、図６に示すように、Ｘ方向の両端部に透明
電極が形成された透明基板６８と、Ｙ方向の両端部に透
明電極が形成された透明基板６９とを積層した構造とな
っている。そしてこのスイッチプレート５９に接続され
た座標検出回路７０は、アナログスイッチ７１やプルア
ップ抵抗７２や各種ゲート７３〜８０やＡ／Ｄ変換手段
８１及びコントローラ８２により形成されている。
ート５９は、図６に示すように、Ｘ方向の両端部に透明
電極が形成された透明基板６８と、Ｙ方向の両端部に透
明電極が形成された透明基板６９とを積層した構造とな
っている。そしてこのスイッチプレート５９に接続され
た座標検出回路７０は、アナログスイッチ７１やプルア
ップ抵抗７２や各種ゲート７３〜８０やＡ／Ｄ変換手段
８１及びコントローラ８２により形成されている。
【００４１】なお、このような座標検出回路７０による
タッチパネル２６の操作位置の座標検出は、透明基板６
８，６９の電位Ｘ１，Ｙ１，Ｘ２，Ｙ２とに従って下記
の表１のような条件の演算処理で実行される。
タッチパネル２６の操作位置の座標検出は、透明基板６
８，６９の電位Ｘ１，Ｙ１，Ｘ２，Ｙ２とに従って下記
の表１のような条件の演算処理で実行される。
【００４２】
【表１】
【００４３】このような基本構成において、本実施の形
態のデジタル複写機１により読取原稿の画像を複写する
場合は、読取原稿がスキャナ部２により読取走査されて
ＲＧＢの画像データが出力され、このＲＧＢの画像デー
タから生成されたＹＭＣＢｋの画像データがプリンタ部
３により印刷用紙に印刷される。このような画像複写を
実行する場合は、タッチパネル２６の手動操作によりス
キャナ部２やプリンタ部３等に各種情報が設定され、こ
の設定情報に対応してスキャナ部２やプリンタ部３が動
作する。
態のデジタル複写機１により読取原稿の画像を複写する
場合は、読取原稿がスキャナ部２により読取走査されて
ＲＧＢの画像データが出力され、このＲＧＢの画像デー
タから生成されたＹＭＣＢｋの画像データがプリンタ部
３により印刷用紙に印刷される。このような画像複写を
実行する場合は、タッチパネル２６の手動操作によりス
キャナ部２やプリンタ部３等に各種情報が設定され、こ
の設定情報に対応してスキャナ部２やプリンタ部３が動
作する。
【００４４】ここで、タッチパネル２６の表示画面の具
体例を図７及び図８に示す。複写動作の基本画面には、
図７に示すように、カラーモード、自動濃度、マニュア
ル濃度、画質モード、自動用紙選択、用紙トレイ、用紙
自動変倍、等倍、ソート、スタック等のモード選択のメ
ニューが表示され、さらに、クリエイト、カラー加工、
移動／ブック加工、変倍等のサブ画面選択のメニューも
表示される。図８は、手差両面モードに設定された場合
の画面例を示す。
体例を図７及び図８に示す。複写動作の基本画面には、
図７に示すように、カラーモード、自動濃度、マニュア
ル濃度、画質モード、自動用紙選択、用紙トレイ、用紙
自動変倍、等倍、ソート、スタック等のモード選択のメ
ニューが表示され、さらに、クリエイト、カラー加工、
移動／ブック加工、変倍等のサブ画面選択のメニューも
表示される。図８は、手差両面モードに設定された場合
の画面例を示す。
【００４５】次に、３ラインＣＣＤ２４により光電変換
されて得られる画像データを処理するスキャナＩＰＵ
（Ｉmage Ｐrocessing Ｕnit）９１関連のハードウェア
構成をその作用とともに図９を参照して説明する。この
スキャナＩＰＵ９１の制御部上の制御手段であるＣＰＵ
９２は、ＲＯＭ９３に格納されたプログラムを実行し、
ＲＡＭ９４にデータ等を書き込むことで、スキャナＩＰ
Ｕ９１の全体を制御する。このＣＰＵ９２はデジタル複
写機１の全体に対するシステム制御ユニット４７側とシ
リアル通信により接続されており、コマンド及びデータ
の送受信により指令された動作を実行する。さらに、シ
ステム制御ユニット４７は操作パネル２５とシリアル通
信により接続されており、ユーザからのキー入力指示に
より動作モード等を設定する。
されて得られる画像データを処理するスキャナＩＰＵ
（Ｉmage Ｐrocessing Ｕnit）９１関連のハードウェア
構成をその作用とともに図９を参照して説明する。この
スキャナＩＰＵ９１の制御部上の制御手段であるＣＰＵ
９２は、ＲＯＭ９３に格納されたプログラムを実行し、
ＲＡＭ９４にデータ等を書き込むことで、スキャナＩＰ
Ｕ９１の全体を制御する。このＣＰＵ９２はデジタル複
写機１の全体に対するシステム制御ユニット４７側とシ
リアル通信により接続されており、コマンド及びデータ
の送受信により指令された動作を実行する。さらに、シ
ステム制御ユニット４７は操作パネル２５とシリアル通
信により接続されており、ユーザからのキー入力指示に
より動作モード等を設定する。
【００４６】また、ＣＰＵ９２にはＩ／Ｏ（原稿検知セ
ンサ、ホームポジションセンサ、原稿圧板開閉センサ、
冷却ファン等）９５が接続されており、Ｉ／Ｏ９５の検
知及びオン／オフの制御がなされる。モータドライバ９
６は、ＣＰＵ９２からのＰＷＭ出力によりドライブされ
ることで励磁パルスシーケンスを発生し、第１，２の走
査ユニット１７，１８をスキャニング駆動させるパルス
モータ９７を駆動する。ハロゲンランプ１９を点灯させ
るランプレギュレータ９８もＣＰＵ９２に接続されてい
る。
ンサ、ホームポジションセンサ、原稿圧板開閉センサ、
冷却ファン等）９５が接続されており、Ｉ／Ｏ９５の検
知及びオン／オフの制御がなされる。モータドライバ９
６は、ＣＰＵ９２からのＰＷＭ出力によりドライブされ
ることで励磁パルスシーケンスを発生し、第１，２の走
査ユニット１７，１８をスキャニング駆動させるパルス
モータ９７を駆動する。ハロゲンランプ１９を点灯させ
るランプレギュレータ９８もＣＰＵ９２に接続されてい
る。
【００４７】また、スキャナＩＰＵ９１上には３ライン
ＣＣＤ２４から出力される画像データを順次処理する各
種の処理回路等が設けられている。まず、３ラインＣＣ
Ｄ２４はスキャナＩＰＵ９１の制御部上のタイミング回
路（タイミング信号発生手段）９９によってタイミング
信号として各駆動クロックが与えられており、所定タイ
ミングで各ＲＧＢのodd （偶数画素）、even（奇数画
素）のアナログ信号をエミッタフォロワ回路１００R ，
１００G ，１００B に出力する。これらのエミッタフォ
ロワ回路１００R ，１００G ，１００B からアナログ処
理手段を構成するアナログ処理回路１０１R ，１０１
G ，１０１B へ入力されたアナログ信号は、アナログ処
理として減算法ＣＤＳ（相関二重サンプリング）法によ
るサンプリング処理を受け、３ラインＣＣＤ２４のオプ
ティカルブラック部でラインクランプを実施し、odd、e
ven 間の出力差を補正することで、各々の系統毎のアン
プゲインの調整を行う。ゲイン調整後は、odd、even の
２系統がマルチプレクサにより時系列的に合成されて１
系統のアナログ信号となり、最終的に、ＤＣレベルのオ
フセット調整を受けた後、Ａ／Ｄコンバータ（Ａ／Ｄ変
換手段）１０２R ，１０２G ，１０２B に入力される。
ＣＣＤ２４から出力される画像データを順次処理する各
種の処理回路等が設けられている。まず、３ラインＣＣ
Ｄ２４はスキャナＩＰＵ９１の制御部上のタイミング回
路（タイミング信号発生手段）９９によってタイミング
信号として各駆動クロックが与えられており、所定タイ
ミングで各ＲＧＢのodd （偶数画素）、even（奇数画
素）のアナログ信号をエミッタフォロワ回路１００R ，
１００G ，１００B に出力する。これらのエミッタフォ
ロワ回路１００R ，１００G ，１００B からアナログ処
理手段を構成するアナログ処理回路１０１R ，１０１
G ，１０１B へ入力されたアナログ信号は、アナログ処
理として減算法ＣＤＳ（相関二重サンプリング）法によ
るサンプリング処理を受け、３ラインＣＣＤ２４のオプ
ティカルブラック部でラインクランプを実施し、odd、e
ven 間の出力差を補正することで、各々の系統毎のアン
プゲインの調整を行う。ゲイン調整後は、odd、even の
２系統がマルチプレクサにより時系列的に合成されて１
系統のアナログ信号となり、最終的に、ＤＣレベルのオ
フセット調整を受けた後、Ａ／Ｄコンバータ（Ａ／Ｄ変
換手段）１０２R ，１０２G ，１０２B に入力される。
【００４８】Ａ／Ｄコンバータ１０２R ，１０２G ，１
０２B に入力されたアナログ信号は、デジタル信号に変
換された後、シェーディング補正回路（シェーディング
補正手段）１０３に入力されてシェーディング補正処理
を受ける。即ち、照明系の光量不均一や３ラインＣＣＤ
２４の画素出力（感度）のばらつきがシェーディング補
正処理により補正される。シェーディング補正回路１０
３によりシェーディング補正された画像データ（デジタ
ルデータ）のうち、Ｇ，Ｒ用の画像データはライン間補
正メモリ１０４G ，１０４R へ入力されて、３ラインＣ
ＣＤ２４上におけるＲＧＢ用のライン間のライン数分だ
け遅延させることでライン上の位置合わせを行わせる処
理を行い、ドット補正回路１０５へ入力される。ドット
補正回路１０５では、ライン間補正メモリ１０４G ，１
０４R から出力されたＧ，Ｒ用の画像データとシェーデ
ィング補正回路１０３から出力されたＢ用の画像データ
に関して、１ライン以内のドットずれの補正処理が行わ
れる。次いで、スキャナγ補正回路１０６では反射率リ
ニアデータをルックアップテーブル方式により補正す
る。
０２B に入力されたアナログ信号は、デジタル信号に変
換された後、シェーディング補正回路（シェーディング
補正手段）１０３に入力されてシェーディング補正処理
を受ける。即ち、照明系の光量不均一や３ラインＣＣＤ
２４の画素出力（感度）のばらつきがシェーディング補
正処理により補正される。シェーディング補正回路１０
３によりシェーディング補正された画像データ（デジタ
ルデータ）のうち、Ｇ，Ｒ用の画像データはライン間補
正メモリ１０４G ，１０４R へ入力されて、３ラインＣ
ＣＤ２４上におけるＲＧＢ用のライン間のライン数分だ
け遅延させることでライン上の位置合わせを行わせる処
理を行い、ドット補正回路１０５へ入力される。ドット
補正回路１０５では、ライン間補正メモリ１０４G ，１
０４R から出力されたＧ，Ｒ用の画像データとシェーデ
ィング補正回路１０３から出力されたＢ用の画像データ
に関して、１ライン以内のドットずれの補正処理が行わ
れる。次いで、スキャナγ補正回路１０６では反射率リ
ニアデータをルックアップテーブル方式により補正す
る。
【００４９】スキャナγ補正回路１０６により補正され
たデジタルデータは、第１のルートでは、自動原稿色判
定回路１０７と自動画像分離回路１０８とディレーメモ
リ１０９とを介してＲＧＢフィルタ・色変換処理・変倍
処理・クリエイト回路１１０、プリンタγ補正、書込処
理回路１１１に入力される。スキャナγ補正回路１０６
により補正されたデジタルデータは、第2のルートで
は、画像データメモリ１１２R ，１１２G ，１１２B に
入力される。画像データメモリ１１２R ，１１２ G ，１
１２B はスキャナ最大読取領域の画像データをＲＧＢ別
に蓄積できるＤＲＡＭで構成されており、１スキャンで
ＲＧＢの画像データを取り込み、フルカラー重ね画像出
力時やリピート複写時にはこの画像データメモリ１１２
R ，１１２ G ，１１２B はからＲＧＢ画像データを出力
し第１ルートに戻ることで対応できるようになってい
る。
たデジタルデータは、第１のルートでは、自動原稿色判
定回路１０７と自動画像分離回路１０８とディレーメモ
リ１０９とを介してＲＧＢフィルタ・色変換処理・変倍
処理・クリエイト回路１１０、プリンタγ補正、書込処
理回路１１１に入力される。スキャナγ補正回路１０６
により補正されたデジタルデータは、第2のルートで
は、画像データメモリ１１２R ，１１２G ，１１２B に
入力される。画像データメモリ１１２R ，１１２ G ，１
１２B はスキャナ最大読取領域の画像データをＲＧＢ別
に蓄積できるＤＲＡＭで構成されており、１スキャンで
ＲＧＢの画像データを取り込み、フルカラー重ね画像出
力時やリピート複写時にはこの画像データメモリ１１２
R ，１１２ G ，１１２B はからＲＧＢ画像データを出力
し第１ルートに戻ることで対応できるようになってい
る。
【００５０】自動原稿色判定回路１０７では、ＡＣＳ
（有彩／無彩判定）処理を行う。このＡＣＳ処理では、
黒／灰色の判定が行われる。自動画像分離回路１０８で
は、像域分離処理として、エッジ判定（白画素と黒画素
の連続性により判定）、網点判定（画像中の山／谷ピー
ク画素の繰返しパターンにより判定）、写真判定（文字
・網点外で画像データのある場合）を行うことで、文字
及び印刷部（網点部）、写真部の領域を判定してＣＰＵ
９２に伝え、後段のＲＧＢフィルタ・色変換、プリンタ
γ補正、ＹＭＣＢｋフィルタ、階調処理でパラメータや
係数の切換えに使用される。
（有彩／無彩判定）処理を行う。このＡＣＳ処理では、
黒／灰色の判定が行われる。自動画像分離回路１０８で
は、像域分離処理として、エッジ判定（白画素と黒画素
の連続性により判定）、網点判定（画像中の山／谷ピー
ク画素の繰返しパターンにより判定）、写真判定（文字
・網点外で画像データのある場合）を行うことで、文字
及び印刷部（網点部）、写真部の領域を判定してＣＰＵ
９２に伝え、後段のＲＧＢフィルタ・色変換、プリンタ
γ補正、ＹＭＣＢｋフィルタ、階調処理でパラメータや
係数の切換えに使用される。
【００５１】ＲＧＢフィルタでは、ＲＧＢのＭＴＦ補
正、平滑化、エッジ強調、スルー等のフィルタ係数を、
先の領域判定結果に応じて切換え設定する。色変換処理
では、ＲＧＢのデジタルデータから、ＹＭＣＢｋ変換、
ＵＣＲ、ＵＣＡ処理を行う。変倍処理回路では、画像デ
ータの主走査方向に対して拡大／縮小処理を行う。ＲＧ
Ｂフィルタ・色変換処理・変倍処理・クリエイト回路１
１０に対しては画像表示部１１２が接続されており、拡
大／縮小処理後のデジタルデータの表示が可能とされて
いる。クリエイト回路では、クリエイト編集、カラー加
工を行う。クリエイト編集では、斜体、ミラー、影付
け、中抜き処理等を行い、カラー加工ではカラー変換、
指定色消去、アンダーカラー処理等を行う。プリンタγ
補正、書込処理回路１１１では、先の領域判定結果に基
づいてプリンタγ変換とフィルタ係数の設定を行う。階
調処理では、ディザ処理を行い、ビデオコントロールで
は書込タイミング設定や画像領域、白抜き領域の設定や
グレースケールやカラーパッチ等のテストパターン発生
を行うことができ、最終画像データを書き込み処理でレ
ーザスキャナ７中のレーザダイオードへ出力できるよう
に処理する。
正、平滑化、エッジ強調、スルー等のフィルタ係数を、
先の領域判定結果に応じて切換え設定する。色変換処理
では、ＲＧＢのデジタルデータから、ＹＭＣＢｋ変換、
ＵＣＲ、ＵＣＡ処理を行う。変倍処理回路では、画像デ
ータの主走査方向に対して拡大／縮小処理を行う。ＲＧ
Ｂフィルタ・色変換処理・変倍処理・クリエイト回路１
１０に対しては画像表示部１１２が接続されており、拡
大／縮小処理後のデジタルデータの表示が可能とされて
いる。クリエイト回路では、クリエイト編集、カラー加
工を行う。クリエイト編集では、斜体、ミラー、影付
け、中抜き処理等を行い、カラー加工ではカラー変換、
指定色消去、アンダーカラー処理等を行う。プリンタγ
補正、書込処理回路１１１では、先の領域判定結果に基
づいてプリンタγ変換とフィルタ係数の設定を行う。階
調処理では、ディザ処理を行い、ビデオコントロールで
は書込タイミング設定や画像領域、白抜き領域の設定や
グレースケールやカラーパッチ等のテストパターン発生
を行うことができ、最終画像データを書き込み処理でレ
ーザスキャナ７中のレーザダイオードへ出力できるよう
に処理する。
【００５２】このような各機能処理は、ＣＰＵ９２に接
続されておりＲＯＭ９３に格納されたプログラムにより
各処理の設定と動作とをシステム制御ユニット４７の指
示により実行される。
続されておりＲＯＭ９３に格納されたプログラムにより
各処理の設定と動作とをシステム制御ユニット４７の指
示により実行される。
【００５３】ここで、アナログ処理回路１０１R ，１０
１G ，１０１B の駆動等に関して図１０を参照して説明
する。アナログ処理回路１０１R ，１０１G ，１０１B
に対してタイミング回路９９からは、図１０に示すよう
に、３ラインＣＣＤ２４用のクロックとして、φ１，φ
２，φ１Ｌ，φＣＬＢ，φＲＢ，φＴＧ（ＣＣＤ移送ゲ
ートクロック）、アナログ処理系クロックとして、ＳＨ
Ｐ（Ｐ相サンプルホールドパルス），ＳＨＤ（Ｄ相サン
プルホールドパルス），ＳＨＤＥ２（Ｄ相サンプルホー
ルドパルス２段目），ＭＰＸ（ＭＰＸパルス），ＣＬＰ
（ラインクランプ）、Ａ／Ｄコンバータ１０２に対して
ＡＤＣクロック、シェーディング補正回路１０３に対し
てＩＣＬＫ（ＩＰＵクロック）なる各種の駆動クロック
（タイミング信号）が出力されるように設定されてい
る。
１G ，１０１B の駆動等に関して図１０を参照して説明
する。アナログ処理回路１０１R ，１０１G ，１０１B
に対してタイミング回路９９からは、図１０に示すよう
に、３ラインＣＣＤ２４用のクロックとして、φ１，φ
２，φ１Ｌ，φＣＬＢ，φＲＢ，φＴＧ（ＣＣＤ移送ゲ
ートクロック）、アナログ処理系クロックとして、ＳＨ
Ｐ（Ｐ相サンプルホールドパルス），ＳＨＤ（Ｄ相サン
プルホールドパルス），ＳＨＤＥ２（Ｄ相サンプルホー
ルドパルス２段目），ＭＰＸ（ＭＰＸパルス），ＣＬＰ
（ラインクランプ）、Ａ／Ｄコンバータ１０２に対して
ＡＤＣクロック、シェーディング補正回路１０３に対し
てＩＣＬＫ（ＩＰＵクロック）なる各種の駆動クロック
（タイミング信号）が出力されるように設定されてい
る。
【００５４】このタイミング回路９９は、ＣＰＵ９２等
に対してアドレスバス／データバス等のバスライン１１
３を介して接続されたバスＩ／Ｆ（インタフェース）１
１４を有しており、ＣＰＵ９２にこのバスＩ／Ｆ１１４
を介して接続されたレジスタ・設定部・コントロール回
路１１５が設けられている。また、タイミング回路９９
は基準クロック発振器（基準クロック発生手段）１１６
から入力される基準クロックを基本とするものである
が、この基準クロック発振器１１６とタイミング回路９
９との間にはスペクトラム拡散クロック発生器（スペク
トラム拡散クロック発生手段）１１７が介在されてい
る。ここに、スペクトラム拡散クロック発生器１１７を
介在させることで、タイミング回路９９から出力される
全てのクロックに対して同期を取って拡散クロックとし
て各回路へ入力される。
に対してアドレスバス／データバス等のバスライン１１
３を介して接続されたバスＩ／Ｆ（インタフェース）１
１４を有しており、ＣＰＵ９２にこのバスＩ／Ｆ１１４
を介して接続されたレジスタ・設定部・コントロール回
路１１５が設けられている。また、タイミング回路９９
は基準クロック発振器（基準クロック発生手段）１１６
から入力される基準クロックを基本とするものである
が、この基準クロック発振器１１６とタイミング回路９
９との間にはスペクトラム拡散クロック発生器（スペク
トラム拡散クロック発生手段）１１７が介在されてい
る。ここに、スペクトラム拡散クロック発生器１１７を
介在させることで、タイミング回路９９から出力される
全てのクロックに対して同期を取って拡散クロックとし
て各回路へ入力される。
【００５５】ここで、スペクトラム拡散クロック発生器
１１７について説明する。このスペクトラム拡散クロッ
ク発生器１１７は、例えば、ＩＣ−ＷＯＲＫＳ Ｉｎ
ｃ．のＳＳＦＴＧ（Ｗ４２Ｃ３１−０３）マニュアルを
参照すれば、図1１に示すように、水晶発振子を用いた
基準クロック発振器１１６の出力を分周する分周比Ｎの
分周器１５１と、ＰＬＬ回路１５２と、出力側分周器１
５３とにより構成されている。ＰＬＬ回路１５２は、位
相比較器１５４とチャージポンプ１５５と電圧制御発振
器（ＶＣＯ）１５６と分周比Ｍのフィードバック分周器
１５７とチャージポンプ１５５・電圧制御発振器１５７
間に介在されて変調周波数との加算処理を行う加算器１
５７とにより構成されている。
１１７について説明する。このスペクトラム拡散クロッ
ク発生器１１７は、例えば、ＩＣ−ＷＯＲＫＳ Ｉｎ
ｃ．のＳＳＦＴＧ（Ｗ４２Ｃ３１−０３）マニュアルを
参照すれば、図1１に示すように、水晶発振子を用いた
基準クロック発振器１１６の出力を分周する分周比Ｎの
分周器１５１と、ＰＬＬ回路１５２と、出力側分周器１
５３とにより構成されている。ＰＬＬ回路１５２は、位
相比較器１５４とチャージポンプ１５５と電圧制御発振
器（ＶＣＯ）１５６と分周比Ｍのフィードバック分周器
１５７とチャージポンプ１５５・電圧制御発振器１５７
間に介在されて変調周波数との加算処理を行う加算器１
５７とにより構成されている。
【００５６】このようなスペクトラム拡散クロック発生
器１１７は、基準クロック発振器１１６から入力された
基準クロックを±１％の範囲で周波数変調する。即ち、
図１２に示す周波数変調プロファイルのように周期変調
させる。
器１１７は、基準クロック発振器１１６から入力された
基準クロックを±１％の範囲で周波数変調する。即ち、
図１２に示す周波数変調プロファイルのように周期変調
させる。
【００５７】変調周波数ｆｍは、基準クロック周波数１
７．５ＭＨｚとすると ｆｍ＝３１×（基準クロック周波数／１６）＝３３．９
０６ｋＨｚ Ｔｍ＝１／ｆｍ＝２９．４９３μＳ で求められる。
７．５ＭＨｚとすると ｆｍ＝３１×（基準クロック周波数／１６）＝３３．９
０６ｋＨｚ Ｔｍ＝１／ｆｍ＝２９．４９３μＳ で求められる。
【００５８】この変調周波数で拡散された前後のクロッ
ク出力の周波数帯域は、上述のマニュアル中で示されて
いるように、図１３に示すようになる。スペクトラム拡
散クロック発生器１１７の内部のＰＬＬ回路１５２の出
力を変調して、同調したクロック信号の帯域を拡散させ
ることでピーク値を減衰させる。ピーク値の減衰率は高
調波の次数や変調の度合い依存し、 ｄＢ＝６．５＋９．１log１０（Ｐ）＋９．１log１０
（Ｆ） Ｐ＝拡散の割合（％）、Ｆ＝減衰を測定した周波数（Ｍ
Ｈｚ）で求められる。このように拡散の割合が大きく周
波数が高いほど減衰効果が大きくなる。
ク出力の周波数帯域は、上述のマニュアル中で示されて
いるように、図１３に示すようになる。スペクトラム拡
散クロック発生器１１７の内部のＰＬＬ回路１５２の出
力を変調して、同調したクロック信号の帯域を拡散させ
ることでピーク値を減衰させる。ピーク値の減衰率は高
調波の次数や変調の度合い依存し、 ｄＢ＝６．５＋９．１log１０（Ｐ）＋９．１log１０
（Ｆ） Ｐ＝拡散の割合（％）、Ｆ＝減衰を測定した周波数（Ｍ
Ｈｚ）で求められる。このように拡散の割合が大きく周
波数が高いほど減衰効果が大きくなる。
【００５９】このようなスペクトラム拡散クロック発生
器１１７を前述した読取系に適用した場合について説明
する。前述したように、タイミング回路９９からＣＣＤ
系各クロック、アナログ処理系各クロック、ＡＤＣクロ
ック、ＩＰＵクロック等が各々各ブロック２４，１０
１，１０２，１０３等へ供給される。基準クロックに対
してスペクトラム拡散クロック発生器１１７にて変調し
たクロックをタイミング回路９９へ入力しているので、
全ての同期が取れておりクロック信号に対するセットア
ップタイムとホールドタイムも損ねることなく同期回路
を伴ったデジタル回路では動作上問題はない。これに対
して、アナログ回路では、アナログ出力部においては信
号出力部分が十分な平坦性を保てれば問題ないが、保て
なくなってくると問題となる。これは、一般的に動作周
波数が高くなればなるほど困難となってくる。
器１１７を前述した読取系に適用した場合について説明
する。前述したように、タイミング回路９９からＣＣＤ
系各クロック、アナログ処理系各クロック、ＡＤＣクロ
ック、ＩＰＵクロック等が各々各ブロック２４，１０
１，１０２，１０３等へ供給される。基準クロックに対
してスペクトラム拡散クロック発生器１１７にて変調し
たクロックをタイミング回路９９へ入力しているので、
全ての同期が取れておりクロック信号に対するセットア
ップタイムとホールドタイムも損ねることなく同期回路
を伴ったデジタル回路では動作上問題はない。これに対
して、アナログ回路では、アナログ出力部においては信
号出力部分が十分な平坦性を保てれば問題ないが、保て
なくなってくると問題となる。これは、一般的に動作周
波数が高くなればなるほど困難となってくる。
【００６０】アナログ信号とサンプリングクロックは同
期は取れているもののサンプリングポイントに傾斜があ
る場合にはサンプル値が微妙に変化する。特に、ＣＣＤ
２４出力やアナログ処理回路１０１の内部信号はクロッ
クノイズ等の影響もあり、拡散クロックの変調周波数に
依存する周期的なノイズが発生する。例えば、ＣＣＤ２
４からアナログ信号がエミッタフォロワ１００を介して
アナログ処理回路１０１に入力され、ＳＨＤクロック信
号によってサンプルした時の周期的なノイズがのった場
合について図１４を参照して説明する。
期は取れているもののサンプリングポイントに傾斜があ
る場合にはサンプル値が微妙に変化する。特に、ＣＣＤ
２４出力やアナログ処理回路１０１の内部信号はクロッ
クノイズ等の影響もあり、拡散クロックの変調周波数に
依存する周期的なノイズが発生する。例えば、ＣＣＤ２
４からアナログ信号がエミッタフォロワ１００を介して
アナログ処理回路１０１に入力され、ＳＨＤクロック信
号によってサンプルした時の周期的なノイズがのった場
合について図１４を参照して説明する。
【００６１】図１４は、ＣＣＤ２４の黒出力部のサンプ
リングポイント部を拡大して示したものである。ここで
は、説明を簡略化するためにこの部分が単調増加してい
る場合について説明する。基準周波数のサンプリングポ
イントに対して±１％の周波数変調により＋１％変動し
た場合は画像データはＭＩＮ値を取り、−１％変動した
場合はＭＡＸ値を取る、このように画像データが周期的
な変動を持つこととなる。
リングポイント部を拡大して示したものである。ここで
は、説明を簡略化するためにこの部分が単調増加してい
る場合について説明する。基準周波数のサンプリングポ
イントに対して±１％の周波数変調により＋１％変動し
た場合は画像データはＭＩＮ値を取り、−１％変動した
場合はＭＡＸ値を取る、このように画像データが周期的
な変動を持つこととなる。
【００６２】図１５により主走査ライン毎のノイズの発
生について説明する。図１５は変調周波数によるノイズ
が主走査ライン毎に移動していく様子を示した図であ
る。山の部分は画像データが高い明るい部分、谷の部分
は画像データが低い暗い部分である。各主走査ライン上
の横破線はＣＬＰクロック（ラインクランプ信号）によ
る主走査ライン毎のＤＣレベルを決めている信号であ
る。即ち、横破線との差で画像データレベルが決定す
る。図示例では、山の部分の矢印が長い物ほど画像デー
タが高くなり画像ノイズとなる。図１５に示す例では、
ＣＬＰ、ＬＳＹＮＣ（主走査ライン同期信号）、図示し
ないＴＧ（ＣＣＤ移送ゲートクロック）ともに変調周波
数の位相と同期が取れていない場合である。位相が主走
査ライン毎にずれていくことにより周期的な画像ノイズ
となる。これは、スジ状の画像ノイズとして現れる場合
がある。
生について説明する。図１５は変調周波数によるノイズ
が主走査ライン毎に移動していく様子を示した図であ
る。山の部分は画像データが高い明るい部分、谷の部分
は画像データが低い暗い部分である。各主走査ライン上
の横破線はＣＬＰクロック（ラインクランプ信号）によ
る主走査ライン毎のＤＣレベルを決めている信号であ
る。即ち、横破線との差で画像データレベルが決定す
る。図示例では、山の部分の矢印が長い物ほど画像デー
タが高くなり画像ノイズとなる。図１５に示す例では、
ＣＬＰ、ＬＳＹＮＣ（主走査ライン同期信号）、図示し
ないＴＧ（ＣＣＤ移送ゲートクロック）ともに変調周波
数の位相と同期が取れていない場合である。位相が主走
査ライン毎にずれていくことにより周期的な画像ノイズ
となる。これは、スジ状の画像ノイズとして現れる場合
がある。
【００６３】この点、本実施の形態では、ＬＳＹＮＣ、
ＣＬＰ周期を変調周波数の整数倍＋半周期に設定されて
いる。このように、ＬＳＹＮＣ、ＣＬＰ周期が変調周波
数の整数倍＋半周期に設定された場合の様子を図１６に
示す。これによれば、１主走査ライン毎のノイズのレベ
ルには変化はないが、次の１主走査ラインのノイズレベ
ルが反転していることにより２主走査ラインの積分効果
によって打ち消し合ってノイズを目立たなくする効果が
得れる。ＬＳＹＮＣの周期はタイミング回路（タイミン
グＡＳＩＣ）９９のＬＳＹＮＣ設定レジスタの設定値を
変更することで対応できる。或いは、基準クロック発振
器１１６の基準クロックの発振周波数を変更することに
より本条件を得ることも可能である。また、ＣＣＤ２４
の蓄積時間も主走査ライン間でずれることになるもの
の、同様の効果で２ラインで打ち消し合うので認識でき
ないようにすることができる。また、ＣＣＤ２４からの
アナログ信号に対してアナログ処理回路１０１において
アナログ信号のサンプルホールドを実行して、出力平坦
部を広く取ることにより高速動作化させた構成の場合の
拡散クロックの変調によるノイズの混入を低減させるこ
ともできる。
ＣＬＰ周期を変調周波数の整数倍＋半周期に設定されて
いる。このように、ＬＳＹＮＣ、ＣＬＰ周期が変調周波
数の整数倍＋半周期に設定された場合の様子を図１６に
示す。これによれば、１主走査ライン毎のノイズのレベ
ルには変化はないが、次の１主走査ラインのノイズレベ
ルが反転していることにより２主走査ラインの積分効果
によって打ち消し合ってノイズを目立たなくする効果が
得れる。ＬＳＹＮＣの周期はタイミング回路（タイミン
グＡＳＩＣ）９９のＬＳＹＮＣ設定レジスタの設定値を
変更することで対応できる。或いは、基準クロック発振
器１１６の基準クロックの発振周波数を変更することに
より本条件を得ることも可能である。また、ＣＣＤ２４
の蓄積時間も主走査ライン間でずれることになるもの
の、同様の効果で２ラインで打ち消し合うので認識でき
ないようにすることができる。また、ＣＣＤ２４からの
アナログ信号に対してアナログ処理回路１０１において
アナログ信号のサンプルホールドを実行して、出力平坦
部を広く取ることにより高速動作化させた構成の場合の
拡散クロックの変調によるノイズの混入を低減させるこ
ともできる。
【００６４】また、図１７に示すように、ＬＳＹＮＣ、
ＣＬＰの周期を変調周波数の整数倍に設定するようにし
てもよい。この場合は、ノイズレベルの位相が主走査ラ
イン毎に揃ってくるので、シェーディング補正回路１０
３でこのノイズを補正することが可能となる。特に、シ
ェーディング補正回路１０３に全画素分の黒メモリ１２
３を搭載していれば、補正効果も大きく黒側での変動を
補正することが可能となる。
ＣＬＰの周期を変調周波数の整数倍に設定するようにし
てもよい。この場合は、ノイズレベルの位相が主走査ラ
イン毎に揃ってくるので、シェーディング補正回路１０
３でこのノイズを補正することが可能となる。特に、シ
ェーディング補正回路１０３に全画素分の黒メモリ１２
３を搭載していれば、補正効果も大きく黒側での変動を
補正することが可能となる。
【００６５】シェーディング補正の計算式（１０ｂｉｔ
時）を示すと、 （（（１画素毎の読取データ）−（１画素毎の黒補正デ
ータ））／（（１画素毎の白補正データ）−（１画素毎
の黒補正データ）））×１０２３ のようになる。
時）を示すと、 （（（１画素毎の読取データ）−（１画素毎の黒補正デ
ータ））／（（１画素毎の白補正データ）−（１画素毎
の黒補正データ）））×１０２３ のようになる。
【００６６】また、図１７に示すように、ＬＳＹＮＣ、
ＣＬＰの周期を変調周波数の整数倍にすることにより、
主走査ライン間で周期は一定となり、主走査ライン信号
に同期している移送ゲート信号も一定となり、ＣＣＤ２
４の蓄積時間のバラツキも発生しなくなる効果もある。
ＬＣＹＮＣ周期はタイミング回路（タイミングＡＳＩ
Ｃ）９９のＬＳＹＮＣ設定レジスタの設定値を変更する
ことで対応できる。また、基準クロック発振器１１６の
基準クロックの発振周波数を変更することにより本条件
を得ることも可能である。
ＣＬＰの周期を変調周波数の整数倍にすることにより、
主走査ライン間で周期は一定となり、主走査ライン信号
に同期している移送ゲート信号も一定となり、ＣＣＤ２
４の蓄積時間のバラツキも発生しなくなる効果もある。
ＬＣＹＮＣ周期はタイミング回路（タイミングＡＳＩ
Ｃ）９９のＬＳＹＮＣ設定レジスタの設定値を変更する
ことで対応できる。また、基準クロック発振器１１６の
基準クロックの発振周波数を変更することにより本条件
を得ることも可能である。
【００６７】さらに、図１０に示すように、タイミング
回路９９から拡散クロックとなったＩＣＬＫが後段の画
像処理手段である次段のＩＰＵ回路ブロック、例えば、
ＤＲＡＭ構成の大規模な画像データメモリ１１２でも動
作クロックとして使用されるので、ＥＭＩ低減効果の高
いものとなる。
回路９９から拡散クロックとなったＩＣＬＫが後段の画
像処理手段である次段のＩＰＵ回路ブロック、例えば、
ＤＲＡＭ構成の大規模な画像データメモリ１１２でも動
作クロックとして使用されるので、ＥＭＩ低減効果の高
いものとなる。
【００６８】
【発明の効果】請求項１記載の発明によれば、主走査ラ
イン同期信号の周期をスペクトラム拡散クロック発生手
段の変調周波数の約整数倍＋半周期に設定した上で、最
小システム構成として少なくとも光電変換手段とＡ／Ｄ
変換手段部分をスペクトラム拡散クロックで駆動するよ
うにしたので、世界各国のＥＭＩ規制をクリアできる程
にＥＭＩを低減させることができ、結果として、放射電
磁波のレベルを小さくでき、近くにある他の機器が誤動
作してしまうことを防止でき、よって、光電変換手段用
の基板に対する対策、板金や板ばねのグランディングや
シールド強化を図るといったメカ的な対策を最低限で済
ませることができ、コスト低減を図ることもできる。
イン同期信号の周期をスペクトラム拡散クロック発生手
段の変調周波数の約整数倍＋半周期に設定した上で、最
小システム構成として少なくとも光電変換手段とＡ／Ｄ
変換手段部分をスペクトラム拡散クロックで駆動するよ
うにしたので、世界各国のＥＭＩ規制をクリアできる程
にＥＭＩを低減させることができ、結果として、放射電
磁波のレベルを小さくでき、近くにある他の機器が誤動
作してしまうことを防止でき、よって、光電変換手段用
の基板に対する対策、板金や板ばねのグランディングや
シールド強化を図るといったメカ的な対策を最低限で済
ませることができ、コスト低減を図ることもできる。
【００６９】請求項２記載の発明によれば、基本的には
請求項1記載の発明と同様な効果が得られるが、特に、
光電変換手段からのアナログ信号に対してアナログ処理
手段においてアナログ信号のサンプルホールドを実行し
て、出力平坦部を広く取ることにより高速動作化させた
構成の場合の拡散クロックの変調によるノイズの混入を
低減させることができる。
請求項1記載の発明と同様な効果が得られるが、特に、
光電変換手段からのアナログ信号に対してアナログ処理
手段においてアナログ信号のサンプルホールドを実行し
て、出力平坦部を広く取ることにより高速動作化させた
構成の場合の拡散クロックの変調によるノイズの混入を
低減させることができる。
【００７０】請求項３記載の発明によれば、光電変換手
段やアナログ処理手段の駆動クロックにスペクトラム拡
散クロックによる変調をかけるとサンプリングする信号
の波形形状により周期的なノイズが発生することが考え
られるが、主走査ライン同期信号周期を変調周波数の整
数倍＋半周期に設定することで、主走査ラインと次の主
走査ラインで変調周波数が半周期ずれることにより周期
的なノイズも半周期ずれることとなり、人間の目として
は積分的に打ち消し合ってノイズが目立たなくなり、ま
た、光電変換手段の蓄積時間も主走査ライン間でずれる
ことになるものの、同様の効果で２ラインで打ち消し合
うので認識できないようにすることができる。
段やアナログ処理手段の駆動クロックにスペクトラム拡
散クロックによる変調をかけるとサンプリングする信号
の波形形状により周期的なノイズが発生することが考え
られるが、主走査ライン同期信号周期を変調周波数の整
数倍＋半周期に設定することで、主走査ラインと次の主
走査ラインで変調周波数が半周期ずれることにより周期
的なノイズも半周期ずれることとなり、人間の目として
は積分的に打ち消し合ってノイズが目立たなくなり、ま
た、光電変換手段の蓄積時間も主走査ライン間でずれる
ことになるものの、同様の効果で２ラインで打ち消し合
うので認識できないようにすることができる。
【００７１】請求項４記載の発明によれば、光電変換手
段やアナログ処理手段の駆動クロックにスペクトラム拡
散クロックによる変調をかけるとサンプリングする信号
の波形形状により周期的なノイズが発生することが考え
られるが、主走査ライン同期信号の周期を変調周波数の
約整数倍に設定することで変調周波数の位相が一致する
ので主走査ラインの周期的なノイズを次の主走査ライン
以降に対しても等しくすることにより、後段のシェーデ
ィング補正手段で取り除くことができ、また、主走査ラ
イン同期信号の周期を変調周波数の約整数倍にしている
ので、主走査ライン間で周期は一定となり、主走査ライ
ン信号に同期している移送ゲート信号も一定となり光電
変換手段の電荷蓄積時間が変調周波数によってばらつく
ことを防止できる。
段やアナログ処理手段の駆動クロックにスペクトラム拡
散クロックによる変調をかけるとサンプリングする信号
の波形形状により周期的なノイズが発生することが考え
られるが、主走査ライン同期信号の周期を変調周波数の
約整数倍に設定することで変調周波数の位相が一致する
ので主走査ラインの周期的なノイズを次の主走査ライン
以降に対しても等しくすることにより、後段のシェーデ
ィング補正手段で取り除くことができ、また、主走査ラ
イン同期信号の周期を変調周波数の約整数倍にしている
ので、主走査ライン間で周期は一定となり、主走査ライ
ン信号に同期している移送ゲート信号も一定となり光電
変換手段の電荷蓄積時間が変調周波数によってばらつく
ことを防止できる。
【００７２】請求項５記載の発明によれば、変調による
ノイズは黒部側に影響度が大きいが、シェーディング処
理手段に黒メモリを全画素分持つことにより、変調によ
る変動を確実に取ることができる。
ノイズは黒部側に影響度が大きいが、シェーディング処
理手段に黒メモリを全画素分持つことにより、変調によ
る変動を確実に取ることができる。
【００７３】請求項６記載の発明によれば、後段の画像
処理手段に対して拡散クロックを供給することでシステ
ム全体としてのＥＭＩ低減効果が得られる。特に、後段
にＤＲＡＭ等のページメモリを搭載している場合にはＤ
ＲＡＭから発生する高調波を大きく低減させることがで
きる。
処理手段に対して拡散クロックを供給することでシステ
ム全体としてのＥＭＩ低減効果が得られる。特に、後段
にＤＲＡＭ等のページメモリを搭載している場合にはＤ
ＲＡＭから発生する高調波を大きく低減させることがで
きる。
【図１】本発明の一実施の形態に係るデジタル複写機の
内部構造を示す縦断側面図である。
内部構造を示す縦断側面図である。
【図２】タッチパネルを一部とする操作パネルの外観を
示す平面図である。
示す平面図である。
【図３】タッチパネルの外観を示す平面図である。
【図４】デジタル複写機の回路構造を示すブロック図で
ある。
ある。
【図５】操作パネルの回路構造を示すブロック図であ
る。
る。
【図６】タッチパネルに接続された座標検出回路の回路
構造を示すブロック図である。
構造を示すブロック図である。
【図７】タッチパネルに基本動作の設定画面が表示出力
された状態を示す平面図である。
された状態を示す平面図である。
【図８】タッチパネルに手差両面モードの設定画面が表
示出力された状態を示す平面図である。
示出力された状態を示す平面図である。
【図９】スキャナＩＰＵ関連のハードウェア構成を示す
ブロック図である。
ブロック図である。
【図１０】タイミング回路等の詳細を含めて示すシェー
ディング補正回路までのハードウェア構成を示すブロッ
ク図である。
ディング補正回路までのハードウェア構成を示すブロッ
ク図である。
【図１１】スペクトラム拡散クロック発生器の構成例を
示すブロック図である。
示すブロック図である。
【図１２】周波数変調プロファイルを示す特性図であ
る。
る。
【図１３】変調周波数で拡散された前後のクロック出力
の周波数帯域を示す特性図である。
の周波数帯域を示す特性図である。
【図１４】ＣＣＤの黒出力部のサンプリングポイント部
を拡大して示す説明図である。
を拡大して示す説明図である。
【図１５】主走査ライン毎のノイズの発生について説明
するタイムチャートである。
するタイムチャートである。
【図１６】本実施の形態の特徴とする一例としてＬＳＹ
ＮＣ、ＣＬＰ周期を変調周波数の整数倍＋半周期に設定
した場合を説明するタイムチャートである。
ＮＣ、ＣＬＰ周期を変調周波数の整数倍＋半周期に設定
した場合を説明するタイムチャートである。
【図１７】本実施の形態の特徴とする他例としてＬＳＹ
ＮＣ、ＣＬＰ周期を変調周波数の整数倍に設定した場合
を説明するタイムチャートである。
ＮＣ、ＣＬＰ周期を変調周波数の整数倍に設定した場合
を説明するタイムチャートである。
２４ 光電変換手段 ９９ タイミング信号発生手段 １０１ アナログ処理手段 １０２ Ａ／Ｄ変換手段 １０３ シェーディング補正手段 １１６ 基準クロック発生手段 １１７ スペクトラム拡散クロック発生手段 １２３ 黒メモリ
Claims (6)
- 【請求項１】 光像を受光して受光量に応じたアナログ
信号を出力するライン状の光電変換手段と、原稿画像を
露光してその原稿画像に応じた光像を前記光電変換手段
へ導く光学系と、前記光電変換手段から出力されるアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
少なくとも前記光電変換手段及び前記Ａ／Ｄ変換手段の
各動作クロックを発生させるタイミング信号発生手段
と、このタイミング信号発生手段に対する基準クロック
を発生させる基準クロック発生手段と、これらのタイミ
ング信号発生手段と基準クロック発生手段との間に介在
されて前記基準クロックを周波数変調するスペクトラム
拡散クロック発生手段とを備え、主走査ライン同期信号
の周期が前記スペクトラム拡散クロック発生手段の変調
周波数の約整数倍＋半周期に設定されている画像読取装
置。 - 【請求項２】 光像を受光して受光量に応じたアナログ
信号を出力するライン状の光電変換手段と、原稿画像を
露光してその原稿画像に応じた光像を前記光電変換手段
へ導く光学系と、前記光電変換手段から出力されるアナ
ログ信号に対するサンプルホールド手段を含み前記アナ
ログ信号をアナログ処理するアナログ処理手段と、この
アナログ処理手段により処理されたアナログ信号をデジ
タル信号に変換するＡ／Ｄ変換手段と、少なくとも前記
光電変換手段、前記アナログ処理手段及び前記Ａ／Ｄ変
換手段の各動作クロックを発生させるタイミング信号発
生手段と、このタイミング信号発生手段に対する基準ク
ロックを発生させる基準クロック発生手段と、これらの
タイミング信号発生手段と基準クロック発生手段との間
に介在されて前記基準クロックを周波数変調するスペク
トラム拡散クロック発生手段とを備え、主走査ライン同
期信号の周期が前記スペクトラム拡散クロック発生手段
の変調周波数の約整数倍＋半周期に設定されている画像
読取装置。 - 【請求項３】 光像を受光して受光量に応じたアナログ
信号を出力するライン状の光電変換手段と、原稿画像を
露光してその原稿画像に応じた光像を前記光電変換手段
へ導く光学系と、前記光電変換手段から出力されるアナ
ログ信号に対するサンプルホールド手段を含み前記アナ
ログ信号をアナログ処理するアナログ処理手段と、この
アナログ処理手段により処理されたアナログ信号をデジ
タル信号に変換するＡ／Ｄ変換手段と、このＡ／Ｄ変換
手段により変換されたデジタル信号をシェーディング処
理するシェーディング処理手段と、少なくとも前記光電
変換手段、前記アナログ処理手段、前記Ａ／Ｄ変換手段
及び前記シェーディング処理手段の各動作クロックを発
生させるタイミング信号発生手段と、このタイミング信
号発生手段に対する基準クロックを発生させる基準クロ
ック発生手段と、これらのタイミング信号発生手段と基
準クロック発生手段との間に介在されて前記基準クロッ
クを周波数変調するスペクトラム拡散クロック発生手段
とを備え、主走査ライン同期信号の周期が前記スペクト
ラム拡散クロック発生手段の変調周波数の約整数倍＋半
周期に設定されている画像読取装置。 - 【請求項４】 光像を受光して受光量に応じたアナログ
信号を出力するライン状の光電変換手段と、原稿画像を
露光してその原稿画像に応じた光像を前記光電変換手段
へ導く光学系と、前記光電変換手段から出力されるアナ
ログ信号に対するサンプルホールド手段を含み前記アナ
ログ信号をアナログ処理するアナログ処理手段と、この
アナログ処理手段により処理されたアナログ信号をデジ
タル信号に変換するＡ／Ｄ変換手段と、このＡ／Ｄ変換
手段により変換されたデジタル信号をシェーディング処
理するシェーディング処理手段と、少なくとも前記光電
変換手段、前記アナログ処理手段、前記Ａ／Ｄ変換手段
及び前記シェーディング処理手段の各動作クロックを発
生させるタイミング信号発生手段と、このタイミング信
号発生手段に対する基準クロックを発生させる基準クロ
ック発生手段と、これらのタイミング信号発生手段と基
準クロック発生手段との間に介在されて前記基準クロッ
クを周波数変調するスペクトラム拡散クロック発生手段
とを備え、主走査ライン同期信号の周期が前記スペクト
ラム拡散クロック発生手段の変調周波数の約整数倍に設
定されている画像読取装置。 - 【請求項５】 前記シェーディング処理手段は、前記光
電変換手段の全画素分の黒メモリを備える請求項３又は
4記載の画像読取装置。 - 【請求項６】 前記タイミング信号発生手段は、前記ス
ペクトラム拡散クロック発生手段による周波数変調に基
づく拡散クロックを前記Ａ／Ｄ変換手段より後段の画像
処理手段に対して供給する請求項１ないし５の何れか一
に記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22065099A JP3631637B2 (ja) | 1999-08-04 | 1999-08-04 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22065099A JP3631637B2 (ja) | 1999-08-04 | 1999-08-04 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001045245A true JP2001045245A (ja) | 2001-02-16 |
| JP3631637B2 JP3631637B2 (ja) | 2005-03-23 |
Family
ID=16754304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22065099A Expired - Fee Related JP3631637B2 (ja) | 1999-08-04 | 1999-08-04 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631637B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008845A (ja) * | 2001-06-20 | 2003-01-10 | Ricoh Co Ltd | 画像処理装置 |
| JP2003101408A (ja) * | 2001-09-21 | 2003-04-04 | Citizen Watch Co Ltd | 発振器 |
| JP2006303729A (ja) * | 2005-04-18 | 2006-11-02 | Ricoh Co Ltd | 画像形成装置 |
| JP2007124144A (ja) * | 2005-10-26 | 2007-05-17 | Ricoh Co Ltd | デジタル撮像装置，画像読み取り装置および画像形成装置 |
| JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
| US10306105B2 (en) | 2016-11-14 | 2019-05-28 | Brother Kogyo Kabushiki Kaisha | Image scanner and line period determining method for image scanner |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5365437B2 (ja) | 2009-09-11 | 2013-12-11 | 株式会社リコー | 画像読取装置および画像形成装置 |
-
1999
- 1999-08-04 JP JP22065099A patent/JP3631637B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008845A (ja) * | 2001-06-20 | 2003-01-10 | Ricoh Co Ltd | 画像処理装置 |
| JP2003101408A (ja) * | 2001-09-21 | 2003-04-04 | Citizen Watch Co Ltd | 発振器 |
| JP2006303729A (ja) * | 2005-04-18 | 2006-11-02 | Ricoh Co Ltd | 画像形成装置 |
| JP2007124144A (ja) * | 2005-10-26 | 2007-05-17 | Ricoh Co Ltd | デジタル撮像装置，画像読み取り装置および画像形成装置 |
| JP4656648B2 (ja) * | 2005-10-26 | 2011-03-23 | 株式会社リコー | デジタル撮像装置，画像読み取り装置および画像形成装置 |
| JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
| US10306105B2 (en) | 2016-11-14 | 2019-05-28 | Brother Kogyo Kabushiki Kaisha | Image scanner and line period determining method for image scanner |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631637B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188419B1 (en) | color image-forming device | |
| JPS63125047A (ja) | フィルム読取装置 | |
| US6259811B1 (en) | Image processing apparatus and method | |
| US5912744A (en) | Image forming apparatus having image processing unit containing a plurality of filters arranged in parallel to each other | |
| US6271933B1 (en) | Image reading apparatus | |
| JP3631637B2 (ja) | 画像読取装置 | |
| JP2001268355A (ja) | 画像読取装置 | |
| US20090316172A1 (en) | Image reading apparatus and image forming apparatus | |
| JP3722403B2 (ja) | 画像読取装置 | |
| JPH08300765A (ja) | 画像処理装置およびその方法 | |
| JP2006222688A (ja) | 画像読取装置及び画像形成装置 | |
| US7580053B2 (en) | Laser control circuit and image forming apparatus | |
| JP2001268314A (ja) | 画像読取装置 | |
| EP2254323A1 (en) | Image forming apparatus and image reading device for use in the apparatus | |
| JP3846670B2 (ja) | 画像読取装置 | |
| JP2001268325A (ja) | 画像読取装置 | |
| JP3631597B2 (ja) | 画像読取装置 | |
| JPH05207274A (ja) | イメージ・ピクセルの可変角度スクリーニングを行うためのスクリーニング回路 | |
| JP4383326B2 (ja) | 画像読み取り装置及び画像形成装置 | |
| JP2000137179A (ja) | 画像記録装置 | |
| JP2001309136A (ja) | 画像読取装置及び該画像読取装置を備えた画像処理装置 | |
| JPH02308667A (ja) | 画像読取装置 | |
| JP2000125120A (ja) | 画像読取装置 | |
| JP3957287B2 (ja) | 画像読取装置 | |
| JP2002033858A (ja) | 画像読取装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |