JP2019514287A - デジタルフラクショナルn乗算注入同期発振器 - Google Patents
デジタルフラクショナルn乗算注入同期発振器 Download PDFInfo
- Publication number
- JP2019514287A JP2019514287A JP2018553117A JP2018553117A JP2019514287A JP 2019514287 A JP2019514287 A JP 2019514287A JP 2018553117 A JP2018553117 A JP 2018553117A JP 2018553117 A JP2018553117 A JP 2018553117A JP 2019514287 A JP2019514287 A JP 2019514287A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reference clock
- control
- generator
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 title claims abstract description 33
- 239000007924 injection Substances 0.000 title claims abstract description 33
- 230000003111 delayed effect Effects 0.000 claims abstract description 15
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 23
- 230000001934 delay Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (13)
- ベース基準クロックおよび位相誤差信号に応じて基準クロックを生成するように構成されるフラクショナル基準生成器であって、前記基準クロックが、前記ベース基準クロックの周波数の有理数倍である周波数を有するフラクショナル基準生成器と、
第1の制御コードに基づいて前記基準クロックを遅延させるように構成されるデジタル制御遅延線(DCDL)と、
前記遅延した基準クロックに基づいてパルスを生成するように構成されるパルス生成器と、
前記パルスを受け取るように前記パルス生成器に結合される注入入力を含むデジタル制御発振器(DCO)であって、前記パルスおよび第2の制御コードに基づいて出力クロックを生成するように構成されるDCOと、
前記出力クロックと前記基準クロックの位相を比較して前記位相誤差信号を生成するように構成される位相検出器と、
前記位相誤差信号に基づいて前記第1および第2の制御コードを生成するように構成される制御回路と
を備える、クロック生成回路。 - 前記パルス生成器がゲート動作速度で周期的に前記パルスをゲートするように制御するように制御ロジックがさらに構成される、請求項1に記載のクロック生成回路。
- 前記DCDLが第1のDCDLであり、前記フラクショナル基準生成器が、
第3の制御コードに基づいて少なくとも1つの制御信号を生成するように構成される少なくとも1つのデルタシグマ変調器と、
前記ベース基準クロックを遅延させて前記基準クロックを生成するように構成される第2のDCDLと、
前記少なくとも1つの制御信号および前記位相誤差信号に基づいて前記第2のDCDLの前記遅延を調整するように構成されるキャリブレーション回路と
を備える、請求項1に記載のクロック生成回路。 - 前記有理数倍が非整数倍である、請求項1に記載のクロック生成器。
- 前記制御回路が、
前記位相誤差信号に基づいて前記第1の制御コードを生成するように構成される第1のデジタルアキュムレータと、
前記位相誤差信号に基づいて前記第2の制御コードを生成するように構成される第2のデジタルアキュムレータと
を備える、請求項1に記載のクロック生成器。 - 前記制御回路が、
ゲート制御信号を生成するように構成されるゲート制御回路であって、前記ゲート制御信号が前記パルス生成器に結合されるゲート制御回路と、
前記ゲート制御信号に基づいて、前記位相誤差信号を前記第1のデジタルアキュムレータまたは前記第2のデジタルアキュムレータのいずれかに選択的に結合するように構成されるデマルチプレクサと
をさらに備える、請求項5に記載のクロック生成器。 - 選択信号に基づいて前記ベース基準クロックとして外部基準クロックまたは内部基準クロックのいずれかを選択するように構成されるマルチプレクサをさらに備える、請求項1に記載のクロック生成器。
- ベース基準クロックおよび位相誤差に応じて基準クロックを生成することであって、前記基準クロックが、前記ベース基準クロックの周波数の有理数倍である周波数を有することと、
第1の制御コードに基づいて前記基準クロックを遅延させることと、
前記遅延した基準クロックに基づいてパルスを生成することと、
第2の制御コードおよび前記パルスに基づいて前記出力クロックを生成することと、
前記出力クロックと前記基準クロックの位相を比較して前記位相誤差信号を生成することと、
前記位相誤差信号に基づいて前記第1および第2の制御コードを生成することと
を含む、出力クロックを生成する方法。 - ゲート動作速度で周期的に前記パルスをゲートすることをさらに含む、請求項8に記載の方法。
- 前記基準クロックを生成する前記ステップが、
第3の制御コードに基づいて少なくとも1つのデルタシグマ変調器を使用して少なくとも1つの制御信号を生成することと、
前記ベース基準クロックを遅延させて前記基準クロックを生成することと、
前記少なくとも1つの制御信号および前記位相誤差信号に基づいて前記第2のDCDLの前記遅延を調整することと
を含む、請求項8に記載の方法。 - 前記第1および第2の制御コードを生成する前記ステップが、
前記位相誤差信号に基づいて前記第1の制御コードを生成することと、
前記位相誤差信号に基づいて前記第2の制御コードを生成することと
を含む、請求項8に記載の方法。 - 前記第1および第2の制御コードを生成する前記ステップが、
ゲート制御信号を生成してゲート動作速度で前記パルスをゲートすることと、
前記ゲート制御信号に基づいて前記第1の制御コードまたは前記第2の制御コードを選択的に更新することと
をさらに含む、請求項11に記載の方法。 - 選択信号に基づいて前記ベース基準クロックとして外部基準クロックまたは内部基準クロックのいずれかを選択することをさらに含む、請求項8に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/093,655 | 2016-04-07 | ||
US15/093,655 US9614537B1 (en) | 2016-04-07 | 2016-04-07 | Digital fractional-N multiplying injection locked oscillator |
PCT/US2017/026449 WO2017177064A1 (en) | 2016-04-07 | 2017-04-06 | Digital fractional-n multiplying injection locked oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019514287A true JP2019514287A (ja) | 2019-05-30 |
JP6911046B2 JP6911046B2 (ja) | 2021-07-28 |
Family
ID=58419178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018553117A Active JP6911046B2 (ja) | 2016-04-07 | 2017-04-06 | デジタルフラクショナルn乗算注入同期発振器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9614537B1 (ja) |
EP (1) | EP3440774B1 (ja) |
JP (1) | JP6911046B2 (ja) |
KR (1) | KR102410491B1 (ja) |
CN (1) | CN109155631B (ja) |
WO (1) | WO2017177064A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3304754B1 (en) | 2015-06-01 | 2024-06-05 | Transfert Plus Limited Partnership | Systems and methods for spectrally efficient and energy efficient ultra- wideband impulse radios with scalable data rates |
US10411716B2 (en) * | 2016-06-06 | 2019-09-10 | Richwave Technology Corp. | Subsampling motion detector for detecting motion of object under measurement |
US10250264B2 (en) * | 2016-06-21 | 2019-04-02 | Marvell World Trade Ltd. | Multiplying delay-locked loop using sampling time-to-digital converter |
US10175715B2 (en) * | 2016-09-21 | 2019-01-08 | Omnivision Technologies, Inc. | Reference clock-less CMOS image sensor |
US10374617B2 (en) * | 2017-08-15 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Injection-locked digital bang-bang phase-locked loop with timing calibration |
US10367513B2 (en) | 2017-11-30 | 2019-07-30 | International Business Machines Corporation | Suppression of noise up-conversion mechanisms in LC oscillators |
KR102528561B1 (ko) | 2018-05-09 | 2023-05-04 | 삼성전자주식회사 | 클락 생성을 위한 장치 및 방법 |
CN110518906B (zh) * | 2019-08-30 | 2023-04-07 | 京东方科技集团股份有限公司 | 信号生成电路及其方法、数字时间转换电路及其方法 |
CN110719373B (zh) * | 2019-09-16 | 2021-04-27 | 烽火通信科技股份有限公司 | 一种防挂死xDSL系统及方法 |
KR20210042748A (ko) * | 2019-10-10 | 2021-04-20 | 삼성전자주식회사 | Pll 회로 및 이를 포함하는 클록 발생기 |
US10855291B1 (en) * | 2020-03-30 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Delay estimation device and delay estimation method |
EP3996280A1 (en) * | 2020-11-05 | 2022-05-11 | Stichting IMEC Nederland | Circuit and method for random edge injection locking |
KR20240021038A (ko) | 2022-08-09 | 2024-02-16 | 삼성전자주식회사 | 디지털 위상 고정 루프 및 이의 동작 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7127022B1 (en) * | 2003-03-21 | 2006-10-24 | Xilinx, Inc. | Clock and data recovery circuits utilizing digital delay lines and digitally controlled oscillators |
US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
US6937076B2 (en) * | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
US7236026B1 (en) * | 2005-06-29 | 2007-06-26 | Xilinx, Inc. | Circuit for and method of generating a frequency aligned clock signal |
US8045670B2 (en) * | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
TW201006133A (en) * | 2008-07-18 | 2010-02-01 | Univ Nat Chiao Tung | Digital delay line and application thereof |
WO2012106464A1 (en) * | 2011-02-04 | 2012-08-09 | Marvell World Trade Ltd. | REFERENCE CLOCK COMPENSATION FOR FRACTIONAL-N PHASE LOCK LOOPS (PLLs) |
WO2013006231A2 (en) * | 2011-07-01 | 2013-01-10 | Rambus Inc. | Low-latency, frequency-agile clock multiplier |
CN102957422B (zh) * | 2011-08-30 | 2015-06-03 | 中国科学院电子学研究所 | 一种数字延时锁定环电路 |
US8736325B1 (en) | 2012-09-27 | 2014-05-27 | Xilinx, Inc. | Wide frequency range clock generation using a single oscillator |
US8841948B1 (en) * | 2013-03-14 | 2014-09-23 | Xilinx, Inc. | Injection-controlled-locked phase-locked loop |
JP6185741B2 (ja) * | 2013-04-18 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 周波数同期ループ回路及び半導体集積回路 |
US9306730B1 (en) | 2015-02-04 | 2016-04-05 | Xilinx, Inc. | Fractional-N PLL-based CDR with a low-frequency reference |
US9306585B1 (en) | 2015-02-04 | 2016-04-05 | Xilinx, Inc. | Fractional-N multiplying injection-locked oscillation |
-
2016
- 2016-04-07 US US15/093,655 patent/US9614537B1/en active Active
-
2017
- 2017-04-06 WO PCT/US2017/026449 patent/WO2017177064A1/en active Application Filing
- 2017-04-06 KR KR1020187032204A patent/KR102410491B1/ko active IP Right Grant
- 2017-04-06 EP EP17718759.8A patent/EP3440774B1/en active Active
- 2017-04-06 JP JP2018553117A patent/JP6911046B2/ja active Active
- 2017-04-06 CN CN201780030575.XA patent/CN109155631B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017177064A1 (en) | 2017-10-12 |
KR102410491B1 (ko) | 2022-06-16 |
KR20180128487A (ko) | 2018-12-03 |
EP3440774A1 (en) | 2019-02-13 |
JP6911046B2 (ja) | 2021-07-28 |
EP3440774B1 (en) | 2020-02-12 |
US9614537B1 (en) | 2017-04-04 |
CN109155631A (zh) | 2019-01-04 |
CN109155631B (zh) | 2022-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6911046B2 (ja) | デジタルフラクショナルn乗算注入同期発振器 | |
US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
US9306585B1 (en) | Fractional-N multiplying injection-locked oscillation | |
US9306730B1 (en) | Fractional-N PLL-based CDR with a low-frequency reference | |
JP5636000B2 (ja) | デジタル位相ロック・ループ(dpll)、デジタル位相ロック・ループ(dpll)内のジッタを制御するための方法、デジタル制御発振器(dco)内のディザを最適化するための方法、および自己ディザリング・デジタル制御発振器(dco)回路 | |
EP3289687B1 (en) | Reconfigurable fractional-n frequency generation for a phase-locked loop | |
KR102614643B1 (ko) | 이중-경로 디지털-시간 변환기 | |
US7956696B2 (en) | Techniques for generating fractional clock signals | |
US7772900B2 (en) | Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
CN112204886B (zh) | 可编程数字σ-δ调制器 | |
US6977539B1 (en) | Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews | |
US10998911B1 (en) | Fractional N PLL with sigma-delta noise cancellation | |
US8788553B1 (en) | Method and circuit for providing digital frequency synthesis | |
US10498318B1 (en) | Electrical circuits and methods to correct duty cycle error | |
US7778377B2 (en) | Methods and apparatus for spread spectrum generation using a voltage controlled delay loop | |
Miletic et al. | Bandwidth Expansion in Sigma-Delta PLLs Using Multiphase VCOs | |
Bhambore et al. | Dynamically reconfiguration of PLL using FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6911046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |